KR20080061842A

KR20080061842A - 반도체 소자 제조를 위한 포토공정시 오버레이 정렬도 향상 방법

Info

Publication number: KR20080061842A
Application number: KR1020060136984A
Authority: KR
Inventors: 홍창영
Original assignee: 동부일렉트로닉스 주식회사
Priority date: 2006-12-28
Filing date: 2006-12-28
Publication date: 2008-07-03

Abstract

본 발명은 반도체 소자 제조를 위한 포토공정 시 다층의 반도체 기판간 오버레이 정렬도 향상방법에 관한 것이다. 즉, 본 발명은 반도체 소자 제조를 위한 포토공정 시 오버레이 정렬도를 향상시키는 방법에 있어서, 하부 2개층의 오버레이 마크가 모두 나타나는 새로운 오버레이 마크를 디자인하여 적용함으로써, 한번의 계측으로 상부층인 현재 레이어와 하부 2개층인 이전 레이어1과 그 이전 레이어2 간의 오버레이 데이터를 모두 읽을 수 있어 오버레이 측정시간을 크게 단축시킬 수 있으며, 이전 2개의 레이어와 현재 레이어를 최적으로 오버레이 매칭(matching) 시킬 수 있어 칩의 신뢰성을 크게 향상시킬 수 있다.

반도체, 포토, 오버레이, 정렬도

Description

반도체 소자 제조를 위한 포토공정시 오버레이 정렬도 향상방법{METHOD FOR IMPROVING OVERLAY MATCHING RATE ON PHOTO PROCESS IN A SEMICONDUCTOR DEVICE}

도 1a 내지 도 1b는 종래 다층 반도체 기판의 오버레이 마크 형성 예시도,

도 2는 종래 다층 반도체 기판의 오버레이 마크간 정렬도 측정 예시도,

도 3은 본 발명의 실시 예에 따른 다층 반도체 기판에서 오버레이 정렬도 향상을 위한 오버레이 마크 형성 예시도,

도 4는 본 발명의 실시 예에 따른 다층 반도체 기판에서 오버레이 마크간 정렬도 측정 예시도.

<도면의 주요 부호에 대한 간략한 설명>

301 : 이전 레이어2 오버레이 마크 302 : 이전 레이어1 오버레이 마크

303 :현재 레이어 오버레이 마크 401 : 이전 레이어2 오버레이 계측영역

402 :이전 레이어1 오버레이 계측영역 403 : 현재 레이어 오버레이 계측영역

404, 405 : X/Y축의 현재 레이어 오버레이 계측 신호 이미지

406, 407 : X/Y축의 이전 레이어2 오버레이 계측 신호 이미지

408, 409 : X/Y축의 이전 레이어1 오버레이 계측 신호 이미지

본 발명은 반도체 소자 제조방법에 관한 것으로, 특히 반도체 소자 제조를 위한 포토공정 시 다층의 반도체 기판간 오버레이 정렬도(overlay alignment) 향상방법에 관한 것이다.

최근 들어, 트랜지스터(transistor) 소자 뿐만 아니라 금속 배선의 미세화 및 다층화 요구에 따라 반도체 디바이스(device)의 사이즈(size)가 점점 작아지기 시작하면서 반도체 기판의 다수의 레이어(layer) 간 오버레이 마진(margin)은 점점 줄어들고 있다. 또한 반도체 소자의 집적도 증가에 따라 심지어 현재 공정의 패턴이 바로 이전 레이어1과 연결될 뿐만 아니라 그 이전 레이어2와도 연결되게 디자인되게 때문에 현재 레이어와 바로 이전 레이어1간 오버레이 관리 뿐만 아니라 현재 레이어와 두 개층 아래의 이전 레이어2와의 오버레이 관리도 중요한 관리항목으로 자리잡고 있다.

도 1a 내지 도 1b는 종래 다층 반도체 기판의 오버레이 정렬도(overlay alignment) 측정 중 특히 반도체 기판의 3개 레이어간 오버레이 정렬도 측정 예시를 도시한 것이다.

이하 위 도 1a내지 도 1b를 참조하면, 종래 3개 레이어간 정렬도 측정을 위해서는 위 도 1a에서 보여지는 바와 같이 현재 레이어의 바(bar)타입 내부박스 형태의 오버레이 마크(overlay mark)(103)와 2개층 아래 이전 레이어2의 바(bar)타입 외부박스(outer box) 형태의 오버레이 마크(101)와 먼저 오버레이 정렬을 측정하고, 이후 위 도 1b에서 보여지는 바와 같이 현재 레이어의 내부박스(inner box) 형태의 오버레이 마크(103)와 바로 아래층 이전 레이어1의 외부박스 형태의 오버레이 마크(102)간 오버레이 정렬을 측정하게 된다.

도 2는 종래 오버레이 장치에서 위 도 1에서와 같이 형성된 반도체 기판의 3개층 오버레이 마크(overlay mark)간 정렬도 측정 중 현재 레이어의 오버레이 마크(103)와 이전 레이어1의 오버레이 마크(102)간 정렬도 측정을 일 예로 도시한 것이다.

현재 레이어와 이전 레이어1의 오버레이 마크 정렬도 측정을 위해서는 먼저 위 도 2에서 보여지는 바와 같이, 현재 레이어의 오버레이 마크(103)를 계측하기 위한 계측영역(202)과 이전 레이어1의 오버레이 마크(102)를 계측하기 위한 계측영역(201)을 설정한다. 그런 후, X/Y축의 현재 레이어의 오버레이 계측 신호 이미지(203, 206)와, X/Y축의 이전 레이어1의 오버레이 계측 신호 이미지(204, 205)를 얻어 X/Y축간 오버레이 계측 신호간 차이값(207, 208)을 통해 오버레이 정렬도를 측정하고 있다.

그러나, 위 도 1, 도 2에서 보여지는 바와 같은 종래 3개층 이상의 다층 반도체 기판간 오버레이 마크 정렬도 측정에 있어서는, 한번 측정에 현재 레이어와 이전 1개 레이어와의 오버레이 정렬도만을 측정할 수 있기 때문에 현재 레이어와 이전 레이어1, 이전 레이어2와의 모든 오버레이 측정을 위해서는 측정 레시피를 2 개 만든 후 레시피 별로 오버레이를 측정해야 함으로 인해 오버레이 정렬도 측정 시간이 오래 걸리는 문제점이 있었다.

뿐만 아니라 오버레이 데이터가 좋지 않아 보정을 하게 되는 경우에는 이전 레이어 각각에 대한 보정데이터만 나올 뿐, 2개 층 아래 이전 레이어를 동시에 만족하는 데이터는 나오지 않기 때문에 실제 양산에는 적용하지 못하는 문제점이 있었다.

따라서, 본 발명의 목적은 반도체 소자 제조를 위한 포토공정 시 다층의 반도체 기판간 오버레이 정렬도 향상방법을 제공함에 있다.

상술한 목적을 달성하기 위한 본 발명은 반도체 소자 제조를 위한 포토공정시 오버레이 정렬도 향상방법으로서, (a)다층의 반도체 기판중 하부 2개층의 스크라이브 영역에 반도체 기판 층간 정렬을 위한 제1,2오버레이 마크를 바타입 외부박스 패턴으로 형성시키는 단계와, (b)상기 하부 2개층의 상부 층에는 상기 박스 패턴의 오버레이 마크 내부에 포함되도록 바타입 내부박스 패턴으로 제3오버레이 마크를 형성시키는 단계와, (c)상기 3개층의 제1, 제2, 제3오버레이 마크간 거리를 계측하여 다수의 반도체 기판 층의 오버레이 정렬도를 측정하는 단계를 포함하는 것을 특징으로 한다.

이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시 예의 동작을 상세하게 설명한다.

도 3은 본 발명의 실시 예에 따른 다층 반도체 기판의 오버레이 정렬도 측정 중 반도체 기판의 3개 레이어간 오버레이 정렬도 측정을 위한 오버레이 마크를 도시한 것이다.

이하 위 도 3을 참조하면, 본 발명의 오버레이 마크 형성에 있어서는 위 도 3에서 보여지는 바와 같이 하부 2개층의 이전 레이어1과 이전 레이어2의 오버레이 마크(302, 301)가 바(bar)타입 외부박스 패턴으로 형성되도록 하며, 현재 레이어의 오버레이 마크(303)는 위 바타입 외부박스 패턴의 오버레이 마크(302, 301)내 바타입 내부박스 패턴으로 형성되도록 한다.

즉, 본 발명에서는 위 도 3에서와 같이, 상기 하부 2개층상 박스패턴 오버레이 마크(302, 301)를 위 외부박스패턴의 서로 다른 바로 구성되도록 함으로써, 한번의 오버레이 계측으로 위 하부 2개층의 상부층인 현재 레이어(layer)의 오버레이 마크(overlay mark)와 위 하부 2개층 오버레이 마크간 정렬도가 동시에 측정 가능하도록 한다.

도 4는 위 도 3에서와 같이 형성된 반도체 기판의 3개층 오버레이 마크간 정렬도 측정 방법을 일예로 도시한 것이다.

이하, 위 도 3 및 도 4를 참조하여 본 발명의 실시 예에 따른 오버레이 마크 정렬도 측정 방법을 상세히 설명하기로 한다.

먼저, 현재 레이어와 이전 레이어1, 그 이전 레이어2와의 오버레이 마크 정렬도 측정을 위해서 위 도 3에서 보여지는 바와 같이, 현재 레이어의 오버레이 마크(303)를 계측하기 위한 계측영역(403)과 이전 레이어1의 오버레이 마크(302)를 계측하기 위한 계측영역(402), 그 이전 레이어2의 오버레이 마크(301)를 계측하기 위한 계측영역(401)을 설정한다.

그런 후, X/Y축의 현재 레이어의 오버레이 계측 신호 이미지(404, 405)와, X/Y축의 이전 레이어1의 오버레이 계측 신호 이미지(408, 409)와, 그 이전 레이어2의 오버레이 계측 신호 이미지(406, 407)를 동시에 모두 얻게 된다.

위와 같이, 각 레이어에서의 X/Y축 오버레이 계측 신호 이미지를 얻은 후에는 현재 레이어 오버레이 마크(303)와 이전 레이어1의 오버레이 마크(302)의 X/Y축간 오버레이 계측 신호간 차이값(410, 411)을 계측하여 현재 레이어와 이전 레이어1간 오버레이 정렬도를 측정하게 되며,

또한, 현재 레이어 오버레이 마크(303)와 이전 레이어2의 오버레이 마크(301)의 X/Y축간 오버레이 계측 신호간 차이값(412, 413)을 계측하여 현재 레이어와 이전 레이어2간 오버레이 정렬도를 측정하게 된다.

상기한 바와 같이, 본 발명에서는 위 도 3에서와 같이 하부 2개층의 오버레이 마크가 모두 나타나는 새로운 오버레이 마크를 적용함으로써 한번의 계측으로 현재 레이어와 이전 레이어1과 그 이전 레이어2 간의 오버레이 데이터를 모두 읽을 수 있어, 이전 2개의 레이어와 현재 레이어를 최적으로 오버레이 매칭(matching) 시킬 수 있어 칩의 신뢰성을 크게 향상시킬 수 있다

한편 상술한 본 발명의 설명에서 실시 예에는 구체적인 관해 설명하였으나, 여러 가지 변형이 본 발명의 범위에서 벗어나지 않고 실시될 수 있다. 따라서 발명의 범위는 설명된 실시 예에 의하여 정할 것이 아니고 특허청구범위에 의해 정하여져야 한다.

이상에서 설명한 바와 같이, 본 발명은 반도체 소자 제조를 위한 포토공정 시 오버레이 정렬도를 향상시키는 방법에 있어서, 하부 2개층의 오버레이 마크가 모두 나타나는 새로운 오버레이 마크를 디자인하여 적용함으로써, 한번의 계측으로 상부층인 현재 레이어와 하부 2개층인 이전 레이어1과 그 이전 레이어2 간의 오버레이 데이터를 모두 읽을 수 있어 오버레이 측정시간을 크게 단축시킬 수 있는 이점이 있다. 또한 이전 2개의 레이어와 현재 레이어를 최적으로 오버레이 매칭(matching) 시킬 수 있어 칩의 신뢰성을 크게 향상시킬 수 있는 이점이 있다.

Claims

(a) 다층의 반도체 기판중 하부 2개층의 스크라이브 영역에 반도체 기판 층간 정렬을 위한 제1,2오버레이 마크를 바타입 외부박스 패턴으로 형성시키는 단계와,

(b) 상기 하부 2개층의 상부 층에는 상기 박스 패턴의 오버레이 마크 내부에 포함되도록 바타입 내부박스 패턴으로 제3오버레이 마크를 형성시키는 단계와,

(c) 상기 3개층의 제1, 제2, 제3오버레이 마크간 거리를 계측하여 다수의 반도체 기판 층의 오버레이 정렬도를 측정하는 단계

를 포함하는 반도체 소자 제조를 위한 포토공정시 오버레이 정렬도 향상방법.
제 1 항에 있어서,

상기 하부 2개층의 제1, 제2오버레이 마크는, 상기 외부박스패턴을 이루는 서로 다른 바로 구성되는 것을 특징으로 하는 반도체 소자 제조를 위한 포토공정시 오버레이 정렬도 향상방법.
제 2 항에 있어서,

상기 하부 2개층상 박스패턴 오버레이 마크는, 상기 외부박스패턴의 서로 다른 바로 구성되어 한번의 계측으로 상기 상부층 제3오버레이 마크와 상기 하부층 두 개의 오버레이 마크간 정렬도가 동시에 측정되는 것을 특징으로 하는 반도체 소자 제조를 위한 포토공정시 오버레이 정렬도 향상방법.