KR20080060180A - 신호 처리 장치, 신호 처리 방법, 및 프로그램 - Google Patents

신호 처리 장치, 신호 처리 방법, 및 프로그램 Download PDF

Info

Publication number
KR20080060180A
KR20080060180A KR1020070136810A KR20070136810A KR20080060180A KR 20080060180 A KR20080060180 A KR 20080060180A KR 1020070136810 A KR1020070136810 A KR 1020070136810A KR 20070136810 A KR20070136810 A KR 20070136810A KR 20080060180 A KR20080060180 A KR 20080060180A
Authority
KR
South Korea
Prior art keywords
value
signal
specific symbol
distortion
symbol
Prior art date
Application number
KR1020070136810A
Other languages
English (en)
Inventor
šœ스께 모찌즈끼
다까시 나까니시
료스께 아라끼
세이지 와다
마사히로 요시오까
히로또 기무라
히로시 이찌끼
데쯔지로 곤도
Original Assignee
소니 가부시끼 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 가부시끼 가이샤 filed Critical 소니 가부시끼 가이샤
Publication of KR20080060180A publication Critical patent/KR20080060180A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
    • H04L25/03019—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception
    • H04L25/03057—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception with a recursive structure
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0202—Channel estimation
    • H04L25/0212—Channel estimation of impulse response
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0202—Channel estimation
    • H04L25/0224—Channel estimation using sounding signals
    • H04L25/0228—Channel estimation using sounding signals with direct estimation from sounding signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03178—Arrangements involving sequence estimation techniques
    • H04L25/03184—Details concerning the metric
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/14—Picture signal circuitry for video frequency region
    • H04N5/21—Circuitry for suppressing or minimising disturbance, e.g. moiré or halo

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Multimedia (AREA)
  • Dc Digital Transmission (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
  • Noise Elimination (AREA)
  • Mobile Radio Communication Systems (AREA)

Abstract

송신 경로를 통해서 송신되는 신호를 처리하는 신호 처리 장치에서, 상기 특정의 심볼 전에 송신된 심볼의 값에 따라서 생기는, 상기 특정의 심볼의 신호값이 나타내는 파형의 왜곡의 특성에 기초하여, 상기 특정의 심볼의 신호값이 나타내는 파형에 생기는 것으로 예측되는 왜곡을, 상기 수신된 신호의 파형으로부터 제거함으로써, 왜곡 제거 파형을 산출한다. 상기 왜곡 제거 파형으로부터 상기 특정값의 예측되는 신호값을 감산하여 특정 심볼의 각 허용값에 대한 비교값이 산출된다. 가장 작은 비교값에 대응하는 심볼값이 특정 심볼의 값으로서 결정된다. 각 심볼의 값이 틀린 정도를 나타내는 오류 계수 값이 소정수의 심볼 각각에 대해 산출되고, 이미 결정된 심볼값이 에러 계수값에 따라 정정된다..
Figure P1020070136810
송신 처리 장치, 케이스, 전원 모듈, 기판, 안테나, 커넥터, 입력 셀렉터, 신호 라우터, 기능 블록, 리모트 커맨더, 시스템 제어 블록A/D 컨버터, 클래스 레지스터

Description

신호 처리 장치, 신호 처리 방법, 및 프로그램{SIGNAL PROCESSING APPARATUS, SIGNAL PROCESSING METHOD, AND PROGRAM}
본 발명은 2006년 12월 26일 일본 특허청에 출원된 일본 특허 출원 JP 2006-350357호와 관련된 기술내용을 포함하고, 그 전체 내용이 이하 참조된다.
본 발명은, 신호 처리 장치 및 신호 처리 방법, 및 프로그램에 관한 것으로, 특히, 신호에 왜곡이 생기는 전송 경로를 통해서 행해지는 통신의 품질을 향상시킬 수 있도록 한 신호 처리 장치 및 신호 처리 방법, 및 프로그램에 관한 것이다.
종래, 예를 들면, 텔레비전 방송 신호를 수신하는 튜너나, DVD(Digital Versatile Disc) 플레이어 등의 외부 기기로부터 화상의 신호가 공급되어, 그 신호에 신호 처리를 실시하고, CRT(Cathode Ray Tube)나 LCD(Liquid Crystal Display) 등의 표시 장치에 화상의 신호를 공급하는 신호 처리 장치가 있다.
이와 같은 신호 처리 장치에서는, 외부 기기로부터 공급된 화상의 신호로부터 노이즈를 제거하는 노이즈 제거 처리나, 외부 기기로부터의 화상보다도 표시 장치에 표시되는 화상이 고화질로 되도록 화상의 신호를 변환하는 화상 변환 처리, 표시 장치에 표시되는 화상의 밝기나 콘트라스트를 조정하는 화상 조정 처리 등의 신호 처리가 행해진다.
도 1은, 종래의 신호 처리 장치의 구성예를 도시하는 블록도이다.
도 1에서, 신호 처리 장치(11)는, 케이스(12), 커넥터(131 내지 134), 입력 셀렉터(14), 신호 라우터(15), 커넥터(161 내지 164), 커넥터(171 내지 173), 기능 블록(181 내지 183), 커넥터(19), 리모트 커맨더(20), 조작부(21), 시스템 제어 블록(22), 및 제어 버스(23)로 구성된다.
신호 처리 장치(11)에서는, 커넥터(131 내지 134)가, 신호 케이블을 통해서 입력 셀렉터(14)에 접속되어 있고, 입력 셀렉터(14)가, 신호 케이블을 통해서 신호 라우터(15)에 접속되어 있다. 또한, 신호 라우터(15)는, 신호 케이블을 통해서 커넥터(161 내지 164)와 커넥터(19)에 접속되어 있고, 신호 라우터(15)는, 커넥 터(161 내지 163) 및 커넥터(171 내지 173)를 통해서, 기능 블록(181 내지 183)에 접속되어 있다. 또한, 입력 셀렉터(14), 신호 라우터(15), 커넥터(161 내지 164), 및 시스템 제어 블록(22)은, 제어 버스(23)를 통해서, 서로 접속되어 있다.
케이스(12)는, 예를 들면, 직방체 형상의 상자이며, 케이스(12)에는, 커넥터(131 내지 134), 커넥터(19), 및 조작부(21)가 외장되고, 케이스(12)의 내부에는, 입력 셀렉터(14), 신호 라우터(15), 커넥터(161 내지 164), 커넥터(171 내지 173), 기능 블록(181 내지 183), 시스템 제어 블록(22), 및 제어 버스(23)가 수납된다.
커넥터(131 내지 134)는, 신호 처리 장치(11)와, 신호 처리 장치(11)에 화상의 신호를 공급하는 튜너나 DVD 플레이어 등의 외부 기기(도시 생략)를 접속하는 케이블이 접속되는 접속부이다.
입력 셀렉터(14)에는, 커넥터(131 내지 134)를 통해서, 외부 기기로부터 화상의 신호가 공급되고, 입력 셀렉터(14)는, 시스템 제어 블록(22)의 제어에 따라서, 커넥터(131 내지 134) 중, 어느 하나에 접속된 외부 기기로부터 공급되는 화상의 신호를 신호 라우터(15)에 공급한다.
신호 라우터(15)는, 시스템 제어 블록(22)의 제어에 따라서, 입력 셀렉터(14)로부터 공급된 신호를, 커넥터(161 내지 163) 및 커넥터(171 내지 173)를 통해서, 기능 블록(181 내지 183)에 공급한다. 또한, 신호 라우터(15)에는, 신호 처리가 실시된 신호가 기능 블록(181 내지 183)으로부터 공급되고, 신호 라우터(15)는, 신호 처리가 실시된 신호를, 커넥터(19)를 통해서, 커넥터(19)에 접속되어 있는 표시 장치(도시 생략)에 공급한다.
커넥터(161 내지 163)와 커넥터(171 내지 173)는, 서로 착탈 가능하고, 신호 라우터(15) 또는 제어 버스(23)와, 기능 블록(181 내지 183)을 접속한다. 또한, 커넥터(164)에는, 신호 처리 장치(11)에 추가되는 새로운 기능 블록 등을 접속할 수 있다.
기능 블록(181 내지 183)은, 노이즈 제거 처리, 화상 변환 처리, 또는 화상 조정 처리 등의 신호 처리를 실시하는 신호 처리 회로를 각각 가지고 있다. 기능 블록(181 내지 183)은, 신호 라우터(15)로부터 공급되는 신호에 대하여 신호 처리를 실시하고, 신호 처리가 실시된 신호를, 신호 라우터(15)에 공급한다.
커넥터(19)는, 신호 처리 장치(11)와, 신호 처리 장치(11)로부터 출력되는 화상을 표시하는 표시 장치를 접속하는 케이블이 접속되는 접속부이다.
리모트 커맨더(20)는, 유저에 의해 조작되는 복수의 버튼 등을 구비하고 있고, 유저에 의해 조작되어, 유저의 조작에 따른 조작 신호를, 적외선 등을 이용하여, 시스템 제어 블록(22)에 공급한다.
조작부(21)는, 리모트 커맨더(20)와 마찬가지로, 유저에 의해 조작되는 복수의 버튼 등을 구비하고 있고, 유저에 의해 조작되어, 유저의 조작에 따른 조작 신호를, 시스템 제어 블록(22)에 공급한다.
시스템 제어 블록(22)은, 유저의 조작에 따른 조작 신호가, 리모트 커맨더(20) 또는 조작부(21)로부터 공급되면, 그 조작 신호에 따른 처리가 행해지도록, 제어 버스(23)를 통해서, 입력 셀렉터(14), 신호 라우터(15), 또는 기능 블록(181 내지 183)을 제어한다.
이상과 같이 구성되는 신호 처리 장치(11)에서는, 커넥터(131 내지 134) 및 입력 셀렉터(14)를 통해서 신호 라우터(15)에 화상의 신호가 공급되고, 신호 라우 터(15)와 기능 블록(181 내지 183) 사이에서, 신호 케이블을 통해서, 화상의 신호가 전송된다.
그런데, 최근, 화상의 고선명화에 수반하여, 신호 처리 장치(11)가 신호 처리를 실시하는 화상의 신호의 데이터량이, 커지는 경향이 있다. 데이터량이 큰 화상의 신호를 지연 없이 처리하기 위해서는, 예를 들면, 신호 라우터(15)와 기능 블록(181 내지 183) 사이에서, 신호 케이블을 통해서, 화상의 신호를 고속으로 전송할 필요가 있다. 그러나, 신호가 고속으로 전송되면, 신호 케이블의 주파수 특성이나, 크로스토크, 페럴렐 신호 케이블에서 생기는 타이밍의 어긋남(스큐) 등의 영향에 의해, 신호의 전송에 문제가 발생한다.
여기에서, 일본 미심사 특허 출원 공보 제2003-179821호에는, 케이스에 내장되는 기판끼리가, 전자파를 이용한 무선 통신에 의해 신호를 전송하고, 신호 처리를 행하는 신호 처리 장치가 개시되어 있다.
이와 같이, 예를 들면, 신호 라우터(15)와 기능 블록(181 내지 183)이, 전자파를 이용한 무선 통신에 의해 신호를 전송함으로써, 신호 케이블을 통해서 신호를 고속으로 전송함으로써 발생하는 문제를 회피할 수 있다.
그러나, 신호 라우터(15)와 기능 블록(181 내지 183)이, 신호 처리 장치(11)의 케이스(12)의 내부에서, 전자파를 이용한 무선 통신에 의해 신호를 전송하면, 케이스(12)의 벽면에서 전자파가 반사하거나, 케이스(12)에 내장되는 기판에서 전자파가 회절하거나 함으로써, 경로 거리가 상이한 복수의 전송 경로(멀티패스)가 발생한다. 그리고, 멀티패스를 통해서 신호가 전송되면, 신호를 수신하는 수신측에 도달하는 신호의 위상이 어긋나게 되어, 신호가 간섭하게 된다.
이와 같이, 케이스(12)의 내부에서의 무선 통신에서는, 즉, 신호의 간섭에 의해 신호의 파형에 왜곡이 생기는 전송 경로를 통해서 행해지는 통신에서는, 수신측의 기판은, 신호를 정상적으로 복조할 수 없어지고, 그 결과, 통신의 품질이 저하한다.
그런데, 케이스의 내부에서의 무선 통신 이외에, 예를 들면, 휴대 전화기에 의한 이동체 통신에서, 빌딩 등의 건설물에 의해 전자파가 반사함으로써 생기는 멀티패스에 의해서도, 신호의 위상이 어긋남으로써 간섭이 발생하여, 통신의 품질이 저하한다. 또한, 이와 같은 무선 통신 이외에도, 예를 들면, 케이블을 통해서 신호를 전송하는 데에 있어서, 케이블의 끝부에서 신호가 반사하고, 전송할 신호와 반사한 신호에 의해서도 간섭이 발생하여, 통신의 품질이 저하한다.
종래, 일반적인 무선 통신의 신호 처리에 의한 멀티패스 대책으로서, 변조 방식으로서 OFDM(Orthogonal Frequency Division Multiplexing: 직교 주파수 분할 다중 방식)을 이용하는 방법이나, 스펙트럼 확산(Spread Spectrum)과 레이크 수신을 이용하는 방법, 멀티 안테나를 이용하는 방법, 파형 등화기를 이용하는 방법 등이 있다.
그러나, 화상의 신호, 특히, 비압축의 화상의 신호와 같이, 고속으로 전송할 필요가 있는 신호에 대한 신호 처리에서는, 신호 처리에서 생기는 지연을 짧게 하는 것, 및 지연을 일정하게 하는 것이 필요하지만, 이들 멀티패스 대책을 이용하였 다고 하여도, 신호 처리에서 생기는 지연을 짧게 하는 것, 및 지연을 일정하게 하는 것은 곤란했다.
또한，OFDM을 변조 방식에 채용한 경우에는, 변조 및 복조에서 이용되는 FFT(Fast Fourier Transform)의 처리를 실행하는 디바이스에 큰 부하가 걸리고, 그들 디바이스의 발열량이 많아지거나, 코스트가 높아질 염려가 있다. 또한, 스펙트럼 확산을 이용한 경우에는, 고속의 통신을 실현하기 위해서, 송신 신호보다도 고속의 신호 처리가 필요하게 되지만, 그와 같은 고속의 신호 처리를 행하는 것은 어려워, 고속의 통신을 실현하는 것이 곤란했다.
또한, 멀티 안테나나 파형 등화기를 이용한 경우에는, 패킷에 UW(Unique Word)를 삽입하는 것이 필요하게 되거나, 전송 특성의 변화를 예측하는 정밀도를 향상시키기 위해서 대규모의 예측 회로가 필요하게 되거나 한다.
전술한 바와 같이, 종래의 신호 처리 장치의 케이스 내에서의 무선 통신에서는, 신호의 간섭에 의해 왜곡이 생겨, 통신의 품질이 저하하고 있었다.
본 발명은, 이와 같은 상황을 감안하여 이루어진 것으로, 신호에 왜곡이 생기는 전송 경로를 통해서 행해지는 통신의 품질을 향상시킬 수 있도록 하는 것이다.
본 발명의 일 측면의 신호 처리 장치는, 특정한 심볼 전에 송신된 심볼의 값에 따라서, 상기 특정의 심볼의 신호값이 나타내는 파형에, 정상적인 왜곡이 생기는 전송 경로를 통해서 전송되는 신호를 처리하는 신호 처리 장치로서, 상기 전송 경로를 통해서 전송되어 온 신호로부터, 상기 특정의 심볼의 신호값을 취득하는 취득 수단과, 상기 특정의 심볼전에 송신된 심볼의 값에 따라서 생기는, 상기 특정의 심볼의 신호값이 나타내는 파형의 왜곡 특성에 기초하여, 상기 특정의 심볼의 신호값이 나타내는 파형에 생기는 것으로 예측되는 왜곡을, 상기 취득 수단이 취득한 상기 특정의 심볼의 신호값이 나타내는 파형으로부터 제거함으로써 왜곡 제거 파형을 산출하는 왜곡 제거 수단과, 상기 특정의 심볼이 취할 수 있는 값마다, 상기 특정의 심볼의 값에 따른 상기 특정의 심볼의 신호값이 나타내는 파형의 특성에 기초하여 예측되는 상기 특정의 심볼의 신호값을, 상기 왜곡 제거 수단이 산출한 상기 왜곡 제거 파형의 신호값으로부터 감산하여, 상기 특정의 심볼이 취할 수 있는 값 마다의 비교값을 산출하는 비교값 산출 수단과, 상기 특정의 심볼이 취할 수 있는 값마다의 상기 비교값을 비교하여, 가장 작은 상기 비교값의 산출에 이용된 상기 특정의 심볼의 값을, 상기 전송 경로를 통해서 전송되어 온 신호의 특정한 심볼의 값으로서 결정하는 결정 수단과, 상기 특정의 심볼 전에 송신되어 상기 결정 수단에 의해 결정된 소정의 수의 심볼의 값과, 상기 왜곡의 특성과, 상기 가장 작은 비교값에 기초하여, 상기 소정의 수의 심볼에 대하여, 각 심볼의 값이 틀린 정도를 나타내는 오류 계수를 생성하는 오류 정정 후보 추출 수단과, 상기 오류 정정 후보 추출 수단이 생성한 상기 오류 계수에 따라서, 상기 결정 수단에 의해 결정된 상기 심볼의 값을 정정하는 오류 정정 수단을 구비한다.
본 발명의 일 측면의 신호 처리 방법은, 특정한 심볼 전에 송신된 심볼의 값에 따라서, 상기 특정의 심볼의 신호값이 나타내는 파형에, 정상적인 왜곡이 생기는 전송 경로를 통해서 전송되는 신호를 처리하는 신호 처리 방법으로서, 상기 전송 경로를 통해서 전송되어 온 신호로부터, 상기 특정의 심볼의 신호값을 취득하는 취득 단계와, 상기 특정의 심볼 전에 송신된 심볼의 값에 따라서 생기는, 상기 특정의 심볼의 신호값이 나타내는 파형의 왜곡 특성에 기초하여, 상기 특정의 심볼의 신호값이 나타내는 파형에 생기는 것으로 예측되는 왜곡을, 상기 취득 단계에서 취득한 상기 특정의 심볼의 신호값이 나타내는 파형으로부터 제거함으로써 왜곡 제거 파형을 산출하는 왜곡 제거 단계와, 상기 특정의 심볼이 취할 수 있는 값마다, 상기 특정의 심볼의 값에 따른 상기 특정의 심볼의 신호값이 나타내는 파형의 특성에 기초하여 예측되는 상기 특정의 심볼의 신호값을, 상기 왜곡 제거 단계에서 산출한 상기 왜곡 제거 파형의 신호값으로부터 감산하고, 상기 특정의 심볼이 취할 수 있는 값마다의 비교값을 산출하는 비교값 산출 단계와, 상기 특정의 심볼이 취할 수 있는 값마다의 상기 비교값을 비교하여, 가장 작은 상기 비교값의 산출에 이용된 상기 특정의 심볼의 값을, 상기 전송 경로를 통해서 전송되어 온 신호의 특정한 심볼의 값으로서 결정하는 결정 단계와, 상기 특정의 심볼 전에 송신되어 상기 결정 단계에 의해 결정된 소정의 수의 심볼의 값과, 상기 왜곡의 특성과, 상기 가장 작은 비교값에 기초하여, 상기 소정의 수의 심볼에 대하여, 각 심볼의 값이 틀린 정도를 나타내는 오류 계수를 생성하는 오류 정정 후보 추출 단계와, 상기 오류 정정 후보 추출 단계가 생성한 상기 오류 계수에 따라서, 상기 결정 단계에 의해 결정된 상기 심볼의 값을 정정하는 오류 정정 단계를 포함한다.
본 발명의 일 측면의 신호 처리 프로그램은, 특정한 심볼 전에 송신된 심볼의 값에 따라서, 상기 특정의 심볼의 신호값이 나타내는 파형에, 정상적인 왜곡이 생기는 전송 경로를 통해서 전송되는 신호를 처리하는 신호 처리를 컴퓨터에 실행시키는 프로그램으로서, 상기 전송 경로를 통해서 전송되어 온 신호로부터, 상기 특정의 심볼의 신호값을 취득하는 단계와, 상기 특정의 심볼 전에 송신된 심볼의 값에 따라서 생기는, 상기 특정의 심볼의 신호값이 나타내는 파형의 왜곡 특성에 기초하여, 상기 특정의 심볼의 신호값이 나타내는 파형에 생기는 것으로 예측되는 왜곡을, 상기 전송 경로를 통해서 전송되어 온 신호로부터 취득된 상기 특정의 심볼의 신호값이 나타내는 파형으로부터 제거함으로써 얻어지는 왜곡 제거 파형을 산출하는 단계와, 상기 특정의 심볼이 취할 수 있는 값마다, 상기 특정의 심볼의 값 에 따른 상기 특정의 심볼의 신호값이 나타내는 파형의 특성에 기초하여 예측되는 상기 특정의 심볼의 신호값을, 상기 왜곡 제거 파형의 신호값으로부터 감산하고, 상기 특정의 심볼이 취할 수 있는 값마다의 비교값을 산출하고, 상기 특정의 심볼이 취할 수 있는 값마다의 상기 비교값을 비교하여, 가장 작은 상기 비교값의 산출에 이용된 상기 특정의 심볼의 값을, 상기 전송 경로를 통해서 전송되어 온 신호의 특정한 심볼의 값으로서 결정하는 단계와, 상기 특정의 심볼 전에 송신되고, 결정된 소정의 수의 심볼의 값과, 상기 왜곡의 특성과, 상기 가장 작은 비교값에 기초하여, 상기 소정의 수의 심볼에 대하여, 각 심볼의 값이 틀린 정도를 나타내는 오류 계수를 생성하는 단계와, 상기 오류 계수에 따라서, 결정된 상기 심볼의 값을 정정하는 단계를 포함한다.
전술한 신호 처리 장치, 방법 및 프로그램에서는, 전송 경로를 통해서 전송되어 온 신호로부터, 특정한 심볼의 신호값이 취득되고, 특정의 심볼 전에 송신된 심볼의 값에 따라서 생기는, 특정의 심볼의 신호값이 나타내는 파형의 왜곡 특성에 기초하여, 특정한 심볼의 신호값이 나타내는 파형에 생기는 것으로 예측되는 왜곡을, 전송 경로를 통해서 전송되어 온 신호로부터 취득된 특정의 심볼의 신호값이 나타내는 파형으로부터 제거함으로써 얻어지는 왜곡 제거 파형이 산출된다. 또한, 특정의 심볼이 취할 수 있는 값마다, 특정의 심볼의 값에 따른 특정의 심볼의 신호값이 나타내는 파형의 특성에 기초하여 예측되는 특정한 심볼의 신호값을, 왜곡 제거 파형의 신호값으로부터 감산하고, 특정의 심볼이 취할 수 있는 값마다의 비교값이 산출된다. 또한，특정의 심볼이 취할 수 있는 값마다의 비교값을 비교하여, 가 장 작은 비교값의 산출에 이용된 특정의 심볼의 값이, 전송 경로를 통해서 전송되어 온 신호의 특정의 심볼의 값으로서 결정된다. 그리고, 특정의 심볼 전에 송신되고, 결정된 소정의 수의 심볼의 값과, 왜곡의 특성과, 가장 작은 비교값에 기초하여, 소정의 수의 심볼에 대하여, 각 심볼의 값이 틀린 정도를 나타내는 오류 계수가 생성되고, 오류 계수에 따라서, 결정된 심볼의 값이 정정된다.
전술한 바와 같이, 본 발명의 일 측면에 따르면, 신호에 왜곡이 생기는 전송 경로를 통해서 행해지는 통신의 품질을 향상시킬 수 있다.
이하에 본 발명의 실시 형태를 설명하지만, 본 발명의 구성 요건과, 명세서또는 도면에 기재된 실시 형태와의 대응 관계를 예시하면, 다음과 같이 된다. 이 기재는, 본 발명을 서포트하는 실시 형태가, 명세서 또는 도면에 기재되어 있는 것을 확인하기 위한 것이다. 따라서, 명세서 또는 도면 내에는 기재되어 있지만, 본 발명의 구성 요건에 대응하는 실시 형태로서, 여기에는 기재되어 있지 않은 실시 형태가 있었다고 하여도, 그것은, 그 실시 형태가, 그 구성 요건에 대응하는 것이 아닌 것을 의미하는 것은 아니다. 반대로, 실시 형태가 구성 요건에 대응하는 것으로서 여기에 기재되어 있었다고 하여도, 그것은, 그 실시 형태가, 그 구성 요건 이외의 구성 요건에는 대응하지 않는 것을 의미하는 것은 아니다.
본 발명의 일 측면의 신호 처리 장치는, 특정의 심볼 전에 송신된 심볼의 값에 따라서, 상기 특정의 심볼의 신호값이 나타내는 파형에, 정상적인 왜곡이 생기 는 전송 경로를 통해서 전송되는 신호를 처리하는 신호 처리 장치로서, 상기 전송 경로를 통해서 전송되어 온 신호로부터, 상기 특정의 심볼의 신호값을 취득하는 취득 수단(예를 들면, 도 8의 A/D 컨버터(82))과, 상기 특정의 심볼 전에 송신된 심볼의 값에 따라서 생기는, 상기 특정의 심볼의 신호값이 나타내는 파형의 왜곡의 특성에 기초하여, 상기 특정의 심볼의 신호값이 나타내는 파형에 생기는 것으로 예측되는 왜곡을, 상기 취득 수단이 취득한 상기 특정의 심볼의 신호값이 나타내는 파형으로부터 제거함으로써 얻어지는 왜곡 제거 파형을 산출하는 왜곡 제거 수단(예를 들면, 도 8의 왜곡 제거부(84))과, 상기 특정의 심볼이 취할 수 있는 값마다, 상기 특정의 심볼의 값에 따른 상기 특정의 심볼의 신호값이 나타내는 파형의 특성에 기초하여 예측되는 상기 특정의 심볼의 신호값을, 상기 왜곡 제거 수단이 산출한 상기 왜곡 제거 파형의 신호값으로부터 감산하고, 상기 특정의 심볼이 취할 수 있는 값마다의 비교값을 산출하는 비교값 산출 수단(예를 들면, 도 8의 비교값 산출부(85 및 86))과, 상기 특정의 심볼이 취할 수 있는 값마다의 상기 비교값을 비교하여, 가장 작은 상기 비교값의 산출에 이용된 상기 특정의 심볼의 값을, 상기 전송 경로를 통해서 전송되어 온 신호의 특정한 심볼의 값으로서 결정하는 결정 수단(예를 들면, 도 8의 비교부(87))과, 상기 특정의 심볼 전에 송신되어 상기 결정 수단에 의해 결정된 소정의 수의 심볼의 값과, 상기 왜곡의 특성과, 상기 가장 작은 비교값에 기초하여, 상기 소정의 수의 심볼에 대하여, 각 심볼의 값이 틀린 정도를 나타내는 오류 계수를 생성하는 오류 정정 후보 추출 수단(예를 들면, 도 8의 오류 정정 후보 추출부(88))과, 상기 오류 정정 후보 추출 수단이 생성한 상기 오 류 계수에 따라서, 상기 결정 수단에 의해 결정된 상기 심볼의 값을 정정하는 오류 정정 수단(예를 들면, 도 8의 오류 정정부(89))을 구비한다.
또한, 본 발명의 일 측면의 신호 처리 장치에서는, 상기 오류 정정 후보 추출 수단은, 상기 결정 수단에 의해 결정된 소정의 수의 심볼의 값을, 각각의 심볼이 취할 수 있는 다른 값으로 치환한 치환값과, 상기 왜곡의 특성과, 상기 가장 작은 비교값을 이용하여, 상기 비교값을 다시 산출하는 비교값 재산출 수단(예를 들면, 도 12의 비교값 산출부(1131 내지 113n))과 상기 비교값 재산출 수단이 산출한 상기 비교값 중, 가장 작은 값의 산출에 이용된 상기 치환값에 대응하는 심볼을, 오류 후보로서 선택하는 선택 수단(예를 들면, 도 12의 선택부(114))을 가지며, 상기 결정 수단에 의해 상기 특정의 심볼의 값이 결정될 때마다, 상기 비교값 재산출 수단에 의한 비교값의 산출과, 상기 선택 수단에 의한 오류 후보의 선택이 행해지고, 소정의 심볼이 상기 선택 수단에 의해 오류 후보로서 선택된 횟수를, 상기 소정의 심볼에 대한 오류 계수로 할 수 있다.
또한, 본 발명의 일 측면의 신호 처리 장치는, 미리 설정된 소정의 값을 취하는 복수의 상기 심볼로 이루어지는 테스트 신호를 수신하는 수신 수단(예를 들면, 도 5의 무선 수신부(73))과, 상기 수신 수단이 수신한 상기 테스트 신호의 특정의 심볼의 신호값과, 상기 테스트 신호의 복수의 심볼의 값에 기초하여, 상기 왜곡의 특성을 구하는 특성 취득 수단(예를 들면, 도 5의 통계 처리부(74))을 더 구비할 수 있다.
본 발명의 일 측면의 신호 처리 방법에서, 특정의 심볼 전에 송신된 심볼의 값에 따라서, 상기 특정의 심볼의 신호값이 나타내는 파형에, 정상적인 왜곡이 생기는 전송 경로를 통해서 전송되는 신호를 처리하는 신호 처리 방법은, 상기 전송 경로를 통해서 전송되어 온 신호로부터, 상기 특정의 심볼의 신호값을 취득하고(예를 들면, 도 16의 스텝 S32), 상기 특정의 심볼 전에 송신된 심볼의 값에 따라서 생기는, 상기 특정의 심볼의 신호값이 나타내는 파형의 왜곡 특성에 기초하여, 상기 특정의 심볼의 신호값이 나타내는 파형에 생기는 것으로 예측되는 왜곡을, 상기 전송 경로를 통해서 전송되어 온 신호로부터 취득된 상기 특정의 심볼의 신호값이 나타내는 파형으로부터 제거함으로써 얻어지는 왜곡 제거 파형을 산출하고(예를 들면, 도 16의 스텝 S33), 상기 특정의 심볼이 취할 수 있는 값마다, 상기 특정의 심볼의 값에 따른 상기 특정의 심볼의 신호값이 나타내는 파형의 특성에 기초하여 예측되는 상기 특정의 심볼의 신호값을, 상기 왜곡 제거 파형의 신호값으로부터 감산하고, 상기 특정의 심볼이 취할 수 있는 값마다의 비교값을 산출하고(예를 들면, 도 16의 스텝 S34 및 35), 상기 특정의 심볼이 취할 수 있는 값마다의 상기 비교값을 비교하여, 가장 작은 상기 비교값의 산출에 이용된 상기 특정의 심볼의 값을, 상기 전송 경로를 통해서 전송되어 온 신호의 특정한 심볼의 값으로서 결정하고(예를 들면, 도 16의 스텝 S36), 상기 특정의 심볼 전에 송신되고, 결정된 소정의 수의 심볼의 값과, 상기 왜곡의 특성과, 상기 가장 작은 비교값에 기초하여, 상기 소정의 수의 심볼에 대하여, 각 심볼의 값이 틀린 정도를 나타내는 오류 계수를 생성하고(예를 들면, 도 16의 스텝 S40), 상기 오류 계수에 따라서, 결정된 상기 심볼 의 값을 정정하는(예를 들면, 도 16의 스텝 S41) 단계를 포함한다.
본 발명의 일 측면에 따르면, 특정의 심볼 전에 송신된 심볼의 값에 따라서, 상기 특정의 심볼의 신호값이 나타내는 파형에, 정상적인 왜곡이 생기는 전송 경로를 통해서 전송되는 신호를 처리하는 신호 처리를 컴퓨터에 실행시키는 프로그램으로서, 상기 전송 경로를 통해서 전송되어 온 신호로부터, 상기 특정의 심볼의 신호값을 취득하고(예를 들면, 도 16의 스텝 S32), 상기 특정의 심볼 전에 송신된 심볼의 값에 따라서 생기는, 상기 특정의 심볼의 신호값이 나타내는 파형의 왜곡 특성에 기초하여, 상기 특정의 심볼의 신호값이 나타내는 파형에 생기는 것으로 예측되는 왜곡을, 상기 전송 경로를 통해서 전송되어 온 신호로부터 취득된 상기 특정의 심볼의 신호값이 나타내는 파형으로부터 제거함으로써 얻어지는 왜곡 제거 파형을 산출하고(예를 들면, 도 16의 스텝 S33), 상기 특정의 심볼이 취할 수 있는 값마다, 상기 특정의 심볼의 값에 따른 상기 특정의 심볼의 신호값이 나타내는 파형의 특성에 기초하여 예측되는 상기 특정의 심볼의 신호값을, 상기 왜곡 제거 파형의 신호값으로부터 감산하고, 상기 특정의 심볼이 취할 수 있는 값마다의 비교값을 산출하고(예를 들면, 도 16의 스텝 S34 및 35), 상기 특정의 심볼이 취할 수 있는 값마다의 상기 비교값을 비교하여, 가장 작은 상기 비교값의 산출에 이용된 상기 특정의 심볼의 값을, 상기 전송 경로를 통해서 전송되어 온 신호의 특정한 심볼의 값으로서 결정하고(예를 들면, 도 16의 스텝 S36), 상기 특정의 심볼 전에 송신되고, 결정된 소정의 수의 심볼의 값과, 상기 왜곡의 특성과, 상기 가장 작은 비교값에 기초하여, 상기 소정의 수의 심볼에 대하여, 각 심볼의 값이 틀린 정도를 나타내는 오류 계수를 생성하고(예를 들면, 도 16의 스텝 S40), 상기 오류 계수에 따라서, 결정된 상기 심볼의 값을 정정하는(예를 들면, 도 16의 스텝 S41) 단계를 포함한다.
이하, 본 발명을 적용한 구체적인 실시 형태에 대해서, 도면을 참조하면서 상세히 설명한다.
이하, 본 발명을 적용한 구체적인 실시 형태에 대해서, 도면을 참조하면서 상세히 설명한다.
도 2는, 본 발명을 적용한 신호 처리 장치의 일 실시 형태의 구성예를 도시하는 사시도이다.
도 2에서, 신호 처리 장치(31)는, 케이스(32), 전원 모듈(33), 플랫폼 기판(34), 입력 기판(35), 신호 처리 기판(361 내지 363), 및 출력 기판(37)으로 구성된다.
케이스(32)는, 직방체 형상의 상자이며, 그 내부에, 전원 모듈(33), 플랫폼 기판(34), 입력 기판(35), 신호 처리 기판(361 내지 363), 및 출력 기판(37)이 수납된다.
전원 모듈(33)은, 플랫폼 기판(34), 입력 기판(35), 신호 처리 기판(361 내지 363), 및 출력 기판(37)에, 구동에 필요한 전력을 공급한다.
플랫폼 기판(34)에는, 신호 처리 기판(361 내지 363)이 장착되고, 플랫폼 기 판(34)을 통해서, 예를 들면, 전원 모듈(33)로부터 신호 처리 기판(361 내지 363)에 전력이 공급된다.
입력 기판(35)은, 케이스(32)에 외장되어 있는 커넥터(예를 들면, 후술하는 도 3의 커넥터(431 내지 434))에 접속되어 있고, 입력 기판(35)에는, 이 커넥터를 통해서 접속되는 외부 기기(도시 생략)로부터 화상의 신호가 공급된다. 또한, 입력 기판(35)은, 전자파를 이용한 무선 통신을 행하기 위한 안테나(35a)를 구비하고 있고, 외부 기기로부터 공급된 화상의 신호를, 안테나(35a)를 통해서, 신호 처리 기판(361 내지 363)에 공급한다.
신호 처리 기판(361 내지 363)은, 전자파를 이용한 무선 통신을 행하기 위한 안테나(36a1 내지 36a3)를 구비하고 있고, 신호 처리 기판(361 내지 363)에는, 안테나(36a1 내지 36a3)를 통해서, 입력 기판(35)으로부터 화상의 신호가 공급된다. 신호 처리 기판(361 내지 363)은, 입력 기판(35)으로부터의 화상의 신호에 대하여, 노이즈 제거 처리, 화상 변환 처리, 또는 화상 조정 처리 등의 신호 처리를 각각 실시하고, 신호 처리를 실시한 화상의 신호를, 안테나(36a1 내지 36a3)를 통해서, 출력 기판(37)에 공급한다.
출력 기판(37)은, 전자파를 이용한 무선 통신을 행하기 위한 안테나(37a)를 구비함과 함께, 케이스(32)에 외장되어 있는 커넥터(예를 들면, 후술하는 도 3의 커넥터(47))에 접속되어 있다. 출력 기판(37)은, 안테나(37a)를 통해서, 신호 처 리 기판(361 내지 363)으로부터 공급되는 화상의 신호를, 케이스(32)에 외장되어 있는 커넥터에 접속되어 있는 표시 장치(도시 생략)에 공급한다.
다음으로, 도 3은, 도 2의 신호 처리 장치(31)의 구성예를 도시하는 블록도이다.
도 3에서, 신호 처리 장치(31)는, 케이스(42), 커넥터(431 내지 434), 입력 셀렉터(44), 신호 라우터(45), 기능 블록(461 내지 463), 커넥터(47), 리모트 커맨더(48), 조작부(49), 및 시스템 제어 블록(50)으로 구성된다.
신호 처리 장치(31)에서는, 커넥터(431 내지 434)가, 신호 케이블을 통해서 입력 셀렉터(44)에 접속되어 있고, 입력 셀렉터(44)가, 신호 케이블을 통해서 신호 라우터(45)에 접속되어 있고, 신호 라우터(45)가, 신호 케이블을 통해서 커넥터(47)에 접속되어 있다.
케이스(42)는, 도 2의 케이스(32)에 대응하여, 케이스(42)에는, 커넥터(431 내지 434), 커넥터(47), 및 조작부(49)가 외장되고, 케이스(42)의 내부에는, 입력 셀렉터(44), 신호 라우터(45), 기능 블록(461 내지 463), 및 시스템 제어 블록(50)이 수납된다.
커넥터(431 내지 434)는, 신호 처리 장치(31)와, 신호 처리 장치(31)에 화상의 신호를 공급하는 튜너나 DVD 플레이어 등의 외부 기기(도시 생략)를 접속하는 케이블이 접속되는 접속부이다.
입력 셀렉터(44)는, 예를 들면, 도 2의 입력 기판(35)에 설치되어 있고, 시스템 제어 블록(50)과 통신을 행하기 위한 안테나(44a)를 구비한다. 입력 셀렉터(44)에는, 커넥터(431 내지 434)를 통해서, 외부 기기로부터 화상의 신호가 공급되고, 입력 셀렉터(44)는, 시스템 제어 블록(50)의 제어에 따라서, 커넥터(431 내지 434) 중, 어느 하나에 접속된 외부 기기로부터 공급되는 화상의 신호를 신호 라우터(45)에 공급한다.
신호 라우터(45)는, 예를 들면, 도 2의 출력 기판(37)에 설치되어 있고, 시스템 제어 블록(50)이나, 기능 블록(461 내지 463) 등과 통신을 행하기 위한 안테나(45a)를 구비한다. 신호 라우터(45)는, 시스템 제어 블록(50)의 제어에 따라서, 입력 셀렉터(44)로부터 공급되는 화상의 신호를, 안테나(45a)를 통해서, 전자파를 이용한 무선 통신에 의해, 기능 블록(461 내지 463)에 송신한다.
또한, 신호 라우터(45)는, 안테나(45a)를 통해서, 전자파를 이용한 무선 통신에 의해, 기능 블록(461 내지 463)으로부터 송신되어 오는 화상의 신호를 수신하고, 기능 블록(461 내지 463)으로부터의 화상의 신호를, 커넥터(47)를 통해서, 커넥터(47)에 접속되어 있는 표시 장치(도시 생략)에 공급한다.
기능 블록(461 내지 463)은, 예를 들면, 도 2의 신호 처리 기판(361 내지 363)에 각각 설치되어 있고, 안테나(46a1 내지 46a3)를 구비한다.
기능 블록(461 내지 463)은, 안테나(46a1 내지 46a3)를 통해서, 전자파를 이용한 무선 통신에 의해, 신호 라우터(45)로부터 송신되어 오는 화상의 신호를 수신하고, 그 화상의 신호에 대하여, 노이즈 제거 처리, 화상 변환 처리, 또는 화상 조정 처리 등의 신호 처리를 각각 실시한다. 그리고, 기능 블록(461 내지 463)은, 신호 처리를 실시한 화상의 신호를, 안테나(46a1 내지 46a3)를 통해서, 전자파를 이용한 무선 통신에 의해, 신호 라우터(45)에 송신한다. 또한, 기능 블록(461 내지 463)끼리도, 각각이 구비하는 안테나(46a1 내지 46a3)를 통해서, 서로 신호의 송수신을 행한다.
또한, 기능 블록(461 내지 463)의 각각을 개개로 구별할 필요가 없는 경우, 이하, 적절하게, 기능 블록(461 내지 463)을 기능 블록(46)이라고 칭한다. 마찬가지로, 기능 블록(461 내지 463) 각각에 설치된 안테나(46a1 내지 46a3)도, 안테나(46a)라고 칭한다.
커넥터(47)는, 도 1의 커넥터(19)와 마찬가지로, 신호 처리 장치(31)와, 신호 처리 장치(31)로부터 출력되는 화상을 표시하는 표시 장치를 접속하는 케이블이 접속되는 접속부이다.
리모트 커맨더(48) 또는 조작부(49)는, 도 1의 리모트 커맨더(20) 또는 조작부(21)와 마찬가지로, 유저에 의해 조작되고, 유저의 조작에 따른 조작 신호를, 시스템 제어 블록(50)에 공급한다.
시스템 제어 블록(50)은, 예를 들면, 도 2의 플랫폼 기판(34)에 설치되어 있고, 안테나(50a)를 구비하고 있다. 시스템 제어 블록(50)은, 유저의 조작에 따른 조작 신호가, 리모트 커맨더(48) 또는 조작부(49)로부터 공급되면, 그 조작 신호에 따른 처리가 행해지도록, 안테나(50a)를 통해서, 전자파를 이용한 무선 통신에 의해, 입력 셀렉터(44), 신호 라우터(45), 또는 기능 블록(46)을 제어한다.
이상과 같이 신호 처리 장치(31)는 구성되고, 신호 처리 장치(31)의 케이스(42)의 내부에서, 신호 라우터(45)와 기능 블록(46)이, 전자파를 이용한 무선 통신에 의해, 화상의 신호를 송수신한다.
이와 같은 케이스(42)의 내부에서 무선 통신이 행해지면, 예를 들면, 신호 라우터(45)의 안테나(45a)로부터 출력된 전자파는, 케이스(42)의 벽면 등에서 반사함으로써 멀티패스를 통해서 전송되고, 기능 블록(46)에 도달하는 전자파(신호)의 위상이 어긋나게 된다. 이 위상의 편차에 의해, 기능 블록(46)이 수신하는 신호가 서로 간섭하고, 신호의 파형에 왜곡이 생기게 되어, 예를 들면, 신호의 심볼이 잘못 판정되는 경우가 있다.
다음으로, 도 4를 참조하여, 케이스(42)의 내부에서의 무선 통신에 의해 전송된 신호의 파형에 생기는 왜곡에 대해서 설명한다.
여기에서, 무선 통신에서, 변조 방식에 따라서는, 신호가 나타내는 1심볼에 의해, 복수의 비트를 전송할 수 있지만, 이하에서는, 예를 들면, BPSK(binary phase shift keying)과 같이, 1심볼에 의해 1비트(0 또는 1 중 어느 한쪽)가 전송되는 예에 대해서 설명한다. 또한, 신호 라우터(45)와 기능 블록(46) 사이, 또는 기능 블록(46)끼리의 사이에서 신호의 송수신이 행해지지만, 신호 라우터(45)로부터 기능 블록(46)에 신호가 송신되는 예에 대해서 설명한다.
도 4의 하측에는, 신호 라우터(45)로부터 기능 블록(46)에 송신되는 신호의 일부가 도시되어 있다. 즉, 도 4의 하측에는, 신호 라우터(45)로부터 송신되는 신호의 특정의 비트(이하, 적절하게, 현재의 비트라고 함)의 4비트 전에 송신된 비트로부터, 현재의 비트까지의 5비트의 신호가 나타나고 있고, 현재의 비트의 4비트 전에 송신된 비트로부터 현재의 비트까지의 각 비트를 「4비트 전, 3비트 전, 2비트 전, 1비트 전, 현재의 비트」로 나타내는 것으로 하면, 「0, 1, 0, 1, 1」의 5비트의 신호가 나타나고 있다.
또한, 도 4의 상측에는, 기능 블록(46)이 수신한 신호의 파형이 도시되어 있다. 도 4에서, 횡축은 시간을 나타내고, 종축은 신호의 신호값을 나타낸다. 또한, 도 4에서, 가는 선은, 기능 블록(46)이 복수 회 수신한 신호 그 자체의 파형(DATA)을 나타내고, 굵은 선은, 복수의 신호의 파형을 평균한 파형(AVG)을 나타낸다.
도 4의 우측 위에는, 무선 통신에 의해 기능 블록(46)이 수신한 신호의 파형으로서, 현재의 비트에 대응하는 신호의 파형이 도시되어 있다. 도 4의 좌측 위에는, 예를 들면, 신호 라우터(45)와 기능 블록(46)이 신호 케이블을 통해서 접속되어 있었던 것으로 했을 때에, 신호 케이블을 통해서 기능 블록(46)이 수신한 신호의 파형으로서, 현재의 비트에 대응하는 신호의 파형이 도시되어 있다.
신호 케이블을 통해서 신호가 전송되는 경우에는, 도 4의 좌측 위에 도시되 어 있는 바와 같이, 현재의 비트 「1」의 신호값의 평균값은 약 0.3으로 되고, 평균값의 파형은 직선적인 형상이다.
이에 대하여, 무선 통신에 의해 신호가 전송되는 경우에는, 케이스(42)의 내부와 같이 닫힌 계에서는, 전자파의 발산이 적기 때문에, 전자파의 감쇠는 작고, 현재의 비트의 수 비트 전의 비트, 예를 들면, 4비트 전부터 1비트 전까지의 각 비트가, 케이스(41)의 벽면에서 반사하거나, 각 기판에서 반사나 회절하거나 함으로써 지연되어 전송된다. 이와 같이, 4비트 전부터 1비트 전까지의 각 비트가 지연되어 전송되고, 현재의 비트에 중첩됨으로써, 현재의 비트의 신호값이 변화된다.
따라서, 도 4의 우측 위에 도시되어 있는 바와 같이, 기능 블록(46)이 수신한 신호로서, 현재의 비트에 대응하는 신호의 신호값에 의해 나타내는 파형(이하, 적절하게, 현재의 비트의 파형이라고 함)에 왜곡이 생기게 된다. 특히, 현재의 비트가 1임에도 불구하고, 비트의 값의 판정에 이용되는 임계값(즉, 0) 이하의 신호값도 있고, 이에 의해, 현재의 비트가 0이다라고, 잘못 판정될 가능성이 있다.
그러나, 도 4의 우측 위에 도시되어 있는 바와 같이, 왜곡이 생긴 파형의 분산은, 임의의 일정한 크기에 포함되어 있고, 파형에 생기는 왜곡은, 정상적인 특성을 가지고 있다.
즉, 도 2에 도시하는 바와 같이, 신호 처리 장치(31)의 케이스(32)의 내부에서는, 전원 모듈(33), 플랫폼 기판(34), 입력 기판(35), 신호 처리 기판(361 내지 363), 및 출력 기판(37)은, 각각 고정되어 있기 때문에, 케이스(32)의 벽면이나 각 기판 등에서는, 항상, 전자파가 마찬가지로 반사하고 있고, 그들 전자파의 간섭, 즉, 멀티패스에 의한 영향은, 정상적인 것이다라고 말할 수 있다. 이에 의해, 현재의 비트의 파형에 생기는 왜곡이 정상적인 것으로 된다.
즉, 예를 들면, 현재의 비트의 4비트 전에 송신된 비트로부터 현재의 비트까지의 각 비트가, 도 4의 하측에 도시하는 바와 같이 「0, 1, 0, 1, 1」이면, 케이스(42)의 내부에서의 무선 통신에 의해 현재의 비트의 파형에 생기는 왜곡은, 정상적으로, 도 4의 우측 위에 도시하는 바와 같은 것으로 된다.
따라서, 예를 들면, 현재의 비트 전에 송신된 복수의 비트가, 멀티패스를 통해서 지연되어 전송되는 영향에 의해, 정상적인 왜곡이 생긴 현재의 비트의 파형의 특성(이하, 적절하게, 지연 프로파일이라고 함)이, 기능 블록(46)에 미리 기억되어 있으면, 기능 블록(46)은, 지연 프로파일과, 신호 라우터(45)로부터 송신되어 온 신호의 현재의 비트의 파형에 기초하여, 신호 라우터(45)로부터 송신되어 온 신호의 비트를 정확하게 결정할 수 있다.
이와 같은 지연 프로파일은, 예를 들면, 신호 처리 장치(31)에서, 화상의 신호의 송수신을 무선 통신에 의해 행하기 전에, 신호 라우터(45)와 기능 블록(46)이, 미리 소정의 값이 설정된 복수의 비트가 조합으로 이루어지는 신호(이하, 적절하게, 테스트 패턴 신호라고 함)를, 복수 회, 송수신함으로써, 취득할 수 있다.
여기에서, 예를 들면, 테스트 패턴 신호가, 7비트의 신호인 경우에는, 각 비트가 「0」 또는 「1」일 때의 128(2의 7승)가지의 신호를, 테스트 패턴 신호(예를 들면, 후술하는 도 14의 테스트 패턴 신호)로서 이용하여도 되지만, 예를 들면, 어 느 하나의 비트가 「1」인 7가지의 신호를, 테스트 패턴 신호로서 이용하는 것뿐이어도 된다.
즉, 구체적으로는, 테스트 패턴 신호가, 7비트의 신호인 경우에는, 「0, 0, 0, 0, 0, 0, 1」, 「0, 0, 0, 0, 0, 1, 0」, 「0, 0, 0, 0, 1, 0, 0」, 「0, 0, 0, 1, 0, 0, 0」, 「0, 0, 1, 0, 0, 0, 0」, 「0, 1, 0, 0, 0, 0, 0」, 「1, 0, 0, 0, 0, 0, 0, 0」의 7가지의 신호를 테스트 패턴 신호로서 이용할 수 있다. 그리고, 후술하는 바와 같이, 이와 같은 7개의 테스트 패턴 신호를 이용하여 취득된 7개의 지연 프로파일과, 현재의 비트 전에 송신된 복수의 비트와의 연산(예를 들면, 후술하는 수학식 1의 연산)에 의해, 현재의 비트의 파형에 생기는 것으로 예측되는 왜곡이 제거되고, 왜곡이 제거된 파형에 기초하여, 현재의 비트가 「1」 또는 「0」중 어느 것인지가 판정된다.
다음으로, 도 5는, 도 3의 신호 라우터(45) 및 기능 블록(46)의 구성예를 도시하는 블록도이다. 도 5에는, 신호 라우터(45)가, 기능 블록(46)에 테스트 패턴 신호를 송신하고, 기능 블록(46)이, 지연 프로파일을 취득하는 처리에 필요한 블록이 나타내져 있다.
도 5에서, 신호 라우터(45)는, 안테나(45a), 송신측 제어부(61), 테스트 패턴 생성부(62), 및 무선 송신부(63)로 구성되고, 기능 블록(46)은, 안테나(46a), 수신측 제어부(71), 테스트 패턴 생성부(72), 무선 수신부(73), 통계 처리부(74), 및 지연 프로파일 축적부(75)로 구성된다.
송신측 제어부(61)는, 테스트 패턴 생성부(62)를 제어하고, 테스트 패턴 신 호를 생성시켜, 무선 송신부(63)를 제어하고, 테스트 패턴 생성부(62)에 의해 생성된 테스트 패턴 신호를 기능 블록(46)에 송신시킨다. 예를 들면, 테스트 패턴 신호가, 7비트의 신호인 경우에는, 송신측 제어부(61)는, 전술한 바와 같은 7개의 테스트 패턴 신호를 테스트 패턴 생성부(62)에 생성시킨다.
또한, 송신측 제어부(61)에는, 테스트 패턴 신호의 비트가 취하는 값의 조합이나, 그들 테스트 패턴 신호를 송신하는 순번, 동일한 테스트 패턴 신호를 반복하여 송신시키는 소정의 횟수 등이, 미리 설정되어 있다.
또한, 송신측 제어부(61)는, 테스트 패턴 신호의 송신을 개시하기 전에, 어떤 비트의 조합으로 이루어지는 테스트 패턴 신호를 송신하여 지연 프로파일을 취득할지 등을 지정하고, 지연 프로파일을 취득하는 처리의 개시를 지시하는 제어 신호(커맨드)를 무선 송신부(63)에 공급하고, 이 제어 신호를 기능 블록(46)에 송신시킨다.
여기에서, 예를 들면, 화상의 신호와 같이, 고속으로 전송되는 신호의 송수신이 행해지는 경우에는, 1비트당 시간적인 길이가 짧아지고, 멀티패스의 영향에 의해 신호에 생기는 왜곡의 영향이 크고, 신호가 나타내는 비트의 판정에 끼치는 영향도 커진다. 이에 대하여, 예를 들면, 처리의 개시를 지시하는 제어 신호와 같이, 어느 정도의 저속으로 전송되는 신호의 송수신이 행해지는 경우에는, 1비트당 시간적인 길이를 짧게 할 필요가 없이, 1비트당 시간적인 길이를 길게 할 수 있다. 이에 의해, 이 경우에는, 멀티패스의 영향에 의해 신호에 생기는 왜곡의 영향은 작고, 신호가 나타내는 비트의 판정에 끼치는 영향도 작아진다. 따라서, 송신측 제 어부(61)가 무선 통신에 의해 제어 신호를 송신하여도, 왜곡의 영향은 작고, 기능 블록(46)은, 제어 신호를 정상적으로 수신할 수 있다.
대안적으로, 예를 들면, 송신측 제어부(61)와 수신측 제어부(71)가 도시하지 않은 제어 버스로 접속되어 있고, 그 제어 버스를 통해서, 송신측 제어부(61)가 제어 신호를 수신측 제어부(71)에 송신하여도 된다.
테스트 패턴 생성부(62)는, 송신측 제어부(61)의 제어에 따라서, 테스트 패턴 신호를 생성하고, 무선 송신부(63)에 공급한다.
무선 송신부(63)는, 송신측 제어부(61)로부터 공급된 제어 신호, 또는 테스트 패턴 생성부(62)로부터 공급된 테스트 패턴 신호를, 안테나(45a)를 통해서, 기능 블록(46)에 송신한다.
수신측 제어부(71)에는, 송신측 제어부(61)와 마찬가지로, 테스트 패턴 신호의 비트가 취하는 값의 조합이나, 그들 테스트 패턴 신호를 송신하는 순번, 동일한 테스트 패턴 신호를 반복하여 송신시키는 소정의 횟수 등이, 미리 설정되어 있다. 그리고, 수신측 제어부(71)은, 신호 라우터(45)로부터 송신되어 온 지연 프로파일을 취득하는 처리의 개시를 지시하는 제어 신호가, 무선 수신부(73)로부터 공급되면, 그 제어 신호에서 지정된 테스트 패턴 신호를 생성하도록, 전술한 설정에 따라서, 테스트 패턴 생성부(72)를 제어하여, 테스트 패턴 신호를 생성시킨다.
테스트 패턴 생성부(72)는, 수신측 제어부(71)의 제어에 따라서, 테스트 패턴 신호를 생성하고, 통계 처리부(74)에 공급한다.
무선 수신부(73)는, 안테나(46a)를 통해서, 신호 라우터(45)로부터 송신되어 오는 제어 신호 또는 테스트 패턴 신호를 수신한다. 무선 수신부(73)는, 신호 라우터(45)로부터 송신되어 온 제어 신호를 수신측 제어부(71)에 공급한다. 또한, 무선 수신부(73)는, 신호 라우터(45)로부터 송신되어 온 테스트 패턴 신호로부터, 현재의 비트의 신호값을 취출하여, 통계 처리부(74)에 공급한다.
통계 처리부(74)에는, 무선 수신부(73)로부터, 신호 라우터(45)로부터 송신되어 오는 테스트 패턴 신호의 현재의 비트의 신호값이 공급되고, 통계 처리부(74)는, 현재의 비트의 신호값에 기초하여, 지연 프로파일을 취득한다.
즉, 예를 들면, 과거에 지연 프로파일을 취득하는 처리가 행해지고, 지연 프로파일 축적부(75)에, 이미 취득된 지연 프로파일이 축적되어 있으면, 통계 처리부(74)는, 테스트 패턴 생성부(72)로부터 공급된 테스트 패턴 신호에 대응하는 지연 프로파일을 지연 프로파일 축적부(75)로부터 읽어낸다. 그리고, 통계 처리부(74)는, 무선 수신부(73)로부터 공급된 현재의 비트의 신호값과, 지연 프로파일 축적부(75)로부터 읽어낸 지연 프로파일에 대하여 통계적인 처리를 행하고, 예를 들면, 현재의 비트의 신호값과 지연 프로파일과의 평균값을 연산하는 처리를 행하고, 그 연산의 결과 얻어진 값을, 새로운 지연 프로파일로서 취득한다.
또한, 통계 처리부(74)는, 지연 프로파일 축적부(75)에, 이미 취득된 지연 프로파일이 축적되어 있지 않으면, 무선 수신부(73)로부터 공급된 현재의 비트의 신호값을, 지연 프로파일로서 취득한다.
그리고, 통계 처리부(74)는, 자신이 취득한 지연 프로파일과, 테스트 패턴 생성부(72)로부터 공급된 테스트 패턴 신호를 대응지어, 통계 처리부(74)에 공급한 다.
또한, 송신측 제어부(61)가 테스트 패턴 생성부(62)에 생성시키는 테스트 패턴 신호와, 수신측 제어부(71)가 테스트 패턴 생성부(72)에 생성시키는 테스트 패턴 신호는, 동일한 설정에 따라서 생성되기 때문에, 통계 처리부(74)가 지연 프로파일의 취득에 이용한 테스트 패턴 신호의 비트가 취하는 값과, 테스트 패턴 생성부(72)로부터 통계 처리부(74)에 공급된 테스트 패턴 신호의 비트가 취하는 값과는, 동일하다.
그리고, 통계 처리부(74)는, 신호 라우터(45)로부터 송신되어 오는 모든 테스트 패턴 신호에 대하여, 전술한 처리와 마찬가지의 처리를 행하고, 모든 테스트 패턴 신호에 따른 지연 프로파일을 취득한다.
이와 같이 하여, 통계 처리부(74)는, 테스트 패턴 신호가 케이스(42)의 내부에서의 무선 통신에 의해 전송되었을 때에, 현재의 비트 전의 비트가 멀티패스를 통해서 지연되어 전송되는 영향에 의해 생기는, 테스트 패턴 신호의 현재의 비트의 파형의 왜곡의 특성, 즉, 지연 프로파일을 취득한다.
지연 프로파일 축적부(75)는, 통계 처리부(74)로부터 공급된 지연 프로파일과 테스트 패턴 신호를 대응지어 축적(기억)한다.
다음으로, 도 6은, 도 5의 신호 라우터(45)가 테스트 패턴 신호를 송신하고, 기능 블록(46)이 지연 프로파일을 취득하는 처리를 설명하는 플로우차트이다.
예를 들면, 도 3의 신호 처리 장치(31)의 초기화 시에, 지연 프로파일을 취득하는 처리를 행하도록, 신호 처리 장치(31)가 설정되어 있는 것으로 한다.
유저가, 신호 처리 장치(31)에 기판 등을 추가하고, 초기화를 행하도록 신호 처리 장치(31)를 조작한 후에, 신호 처리 장치(31)가 재기동하면 처리가 개시되고, 스텝 S11에서, 신호 라우터(45)의 송신측 제어부(61)는, 지연 프로파일을 취득하는 처리의 개시를 지시하는 제어 신호(커맨드)를 무선 송신부(63)에 공급하고, 무선 송신부(63)는, 그 제어 신호를 기능 블록(46)에 송신한다.
스텝 S11의 처리 후, 처리는 스텝 S12로 진행하고, 송신측 제어부(61)는, 테스트 패턴 생성부(62)를 제어하고, 예를 들면, 1번째로 송신하도록 설정되어 있는 테스트 패턴 신호를 생성시킨다. 테스트 패턴 생성부(62)는, 송신측 제어부(61)의 제어에 따라서, 테스트 패턴 신호를 생성하여 무선 송신부(63)에 공급하고, 처리는 스텝 S13으로 진행한다.
스텝 S13에서, 무선 송신부(63)는, 스텝 S12에서 테스트 패턴 생성부(62)로부터 공급된 테스트 패턴 신호를 기능 블록(46)에 송신하고, 처리는 스텝 S14로 진행한다.
스텝 S14에서, 송신측 제어부(61)는, 기능 블록(46)에 송신할 모든 테스트 패턴 신호가 무선 송신부(63)에 의해 송신되었는지의 여부를 판정한다. 즉, 예를 들면, 테스트 패턴 신호가 7비트의 신호인 경우, 송신측 제어부(61)는, 예를 들면, 테스트 패턴 신호가, 7비트의 신호인 경우, 송신측 제어부(61)는, 전술한 바와 같은 7개의 테스트 패턴 신호가 기능 블록(46)에 송신되었는지의 여부를 판정한다.
스텝 S14에서, 송신측 제어부(61)가, 기능 블록(46)에 송신할 모든 테스트 패턴 신호가 무선 송신부(63)에 의해 송신되어 있지 않다고 판정한 경우, 스텝 S12 로 되돌아가고, 송신측 제어부(61)는, 직전의 스텝 S13에서 무선 송신부(63)에 의해 송신된 테스트 패턴 신호의 다음으로 송신할 테스트 패턴 신호를 테스트 패턴 생성부(62)에 생성시키고, 이하, 마찬가지의 처리가 반복된다.
한편, 스텝 S14에서, 송신측 제어부(61)가, 기능 블록(46)에 송신할 모든 테스트 패턴 신호가 무선 송신부(63)에 의해 송신되었다고 판정한 경우, 신호 라우터(45)에서의 처리는 종료한다.
한편, 기능 블록(46)은, 지연 프로파일을 취득하는 처리의 개시를 지시하는 제어 신호가, 신호 라우터(45)로부터 송신되어 올 때까지 처리를 대기하고 있고, 전술한 스텝 S11에서, 신호 라우터(45)가, 지연 프로파일을 취득하는 처리의 개시를 지시하는 제어 신호를 송신하면, 스텝 S21에서, 무선 수신부(73)는, 그 제어 신호를 수신하여 수신측 제어부(71)에 공급한다.
스텝 S21의 처리 후, 처리는 스텝 S22로 진행하고, 수신측 제어부(71)는, 테스트 패턴 생성부(72)를 제어하고, 예를 들면, 신호 라우터(45)로부터 1번째로 송신되어 오는 것이 설정되어 있는 테스트 패턴 신호를 생성시킨다. 테스트 패턴 생성부(72)는, 송신측 제어부(71)의 제어에 따라서, 테스트 패턴 신호를 생성하여 통계 처리부(74)에 공급하고, 처리는 스텝 S23으로 진행한다.
스텝 S23에서, 무선 수신부(73)는, 신호 라우터(45)로부터 테스트 패턴 신호가 송신되어 올 때까지 대기하고, 전술한 스텝 S13에서 신호 라우터(45)가 테스트 패턴 신호를 송신하면, 그 테스트 패턴 신호를 수신한다. 그리고, 무선 수신부(73)는, 신호 라우터(45)로부터 송신되어 온 테스트 패턴 신호로부터, 현재의 비 트의 신호값을 취출하여, 통계 처리부(74)에 공급하고, 처리는 스텝 S24로 진행한다.
스텝 S24에서, 통계 처리부(74)는, 이미 취득되어 지연 프로파일 축적부(75)에 축적되어 있는 지연 프로파일로서, 스텝 S22에서 테스트 패턴 생성부(72)로부터 공급된 테스트 패턴 신호에 대응지어져 있는 지연 프로파일을, 지연 프로파일 축적부(75)로부터 읽어내고, 처리는 스텝 S25로 진행한다. 또한, 지연 프로파일 축적부(75)에 지연 프로파일이 축적되어 있지 않은 경우, 스텝 S24를 스킵하고 처리는 스텝 S25로 진행한다.
스텝 S25에서, 통계 처리부(74)는, 스텝 S23에서 무선 수신부(73)로부터 공급된 현재의 비트의 신호값과, 스텝 S24에서 지연 프로파일 축적부(75)로부터 읽어낸 지연 프로파일에 대하여 통계적인 처리를 실시하고, 예를 들면, 현재의 비트의 신호값과 지연 프로파일과의 평균값을 산출하고, 그 결과 얻어진 값을, 지연 프로파일로서 새롭게 취득한다. 또한, 스텝 S24를 스킵하고 처리가 스텝 S25로 진행된 경우, 통계 처리부(74)는, 스텝 S23에서 무선 수신부(73)로부터 공급된 현재의 비트의 신호값을, 지연 프로파일로서 취득한다.
스텝 S25의 처리 후, 처리는 스텝 S26으로 진행하고, 통계 처리부(74)는, 스텝 S25에서 취득한 지연 프로파일을 새롭게 지연 프로파일 축적부(75)에 축적하고, 처리는 스텝 S27로 진행한다.
스텝 S27에서, 수신측 제어부(71)는, 모든 패턴의 테스트 패턴 신호가 신호 라우터(45)로부터 송신되어 왔는지의 여부를 판정한다.
스텝 S27에서, 수신측 제어부(71)가, 모든 패턴의 테스트 패턴 신호가 신호 라우터(45)로부터 송신되어 오고 있지 않다고 판정한 경우, 스텝 S22로 되돌아가고, 수신측 제어부(71)는, 직전의 스텝 S23에서 무선 수신부(73)가 수신한 테스트 패턴 신호의 다음으로 신호 라우터(45)로부터 송신되어 오는 것이 설정되어 있는 테스트 패턴 신호를 테스트 패턴 생성부(72)에 생성시키고, 이하, 마찬가지의 처리가 반복된다.
한편, 스텝 S27에서, 수신측 제어부(71)가, 모든 패턴의 테스트 패턴 신호가 신호 라우터(45)로부터 송신되어 왔다고 판정한 경우, 처리는 종료한다.
이상과 같이, 신호 라우터(45)는, 테스트 패턴 신호를 송신하고, 기능 블록(46)은, 신호 라우터(45)로부터 송신되어 오는 테스트 패턴 신호에 따른 지연 프로파일을 취득할 수 있다. 또한, 지연 프로파일은, 케이스(42)의 내부에서의 무선 통신의 정상성을 이용한 것이기 때문에, 기능 블록(46)은, 초기화 시 등에 지연 프로파일을 취득하는 처리를 행하는 것만으로, 고품질이고 로버스트한 값을 취득할 수 있다.
다음으로, 도 7은, 도 5의 기능 블록(46)에 의해 취득되는 지연 프로파일의 예를 도시하는 도면이다.
도 7의 횡축은, 지연 프로파일의 위상을 나타내고, 도 7의 종축은, 지연 프로파일의 신호값을 나타낸다. 도 7에는, 7비트의 테스트 패턴 신호에 기초하여 취득된 지연 프로파일 L1 내지 L7이 도시되어 있다. 또한, 지연 프로파일 L1 내지 L7은, 테스트 패턴 신호의 현재의 비트의 신호값을, 13점의 샘플링 포인트에서 샘 플링함으로써, 취득된 것이다.
즉, 테스트 패턴 신호의 비트를, 「6비트 전, 5비트 전, 4비트 전, 3비트 전, 2비트 전, 1비트 전, 현재의 비트」로 나타내는 것으로 하면, 도 7에는, 테스트 패턴 신호 「1, 0, 0, 0, 0, 0, 0」에 기초하여 취득된 지연 프로파일 L1, 테스트 패턴 신호 「0, 1, 0, 0, 0, 0, 0」에 기초하여 취득된 지연 프로파일 L2, 테스트 패턴 신호 「0, 0, 1, 0, 0, 0, 0」에 기초하여 취득된 지연 프로파일 L3, 테스트 패턴 신호 「0, 0, 0, 1, 0, 0, 0」에 기초하여 취득된 지연 프로파일 L4, 테스트 패턴 신호 「0, 0, 0, 0, 1, 0, 0」에 기초하여 취득된 지연 프로파일 L5, 테스트 패턴 신호 「0, 0, 0, 0, 0, 1, 0」에 기초하여 취득된 지연 프로파일 L6, 테스트 패턴 신호 「0, 0, 0, 0, 0, 0, 1」에 기초하여 취득된 지연 프로파일 L7이 나타내져 있다.
기능 블록(46)은, 이와 같은 지연 프로파일을 이용하여, 신호 라우터(45)로부터 송신되고, 기능 블록(46)이 수신한 신호(이하, 적절하게, 수신 신호라고 함)의 비트를 결정한다.
즉, 기능 블록(46)은, 지연 프로파일의 신호값과, 현재의 비트 전에 송신된 비트의 값에 기초하여, 현재의 비트 전에 송신된 비트의 값에 따라서, 현재의 비트의 파형에 생기는 왜곡을 예측한다. 그리고, 기능 블록(46)은, 현재의 비트의 파형에 생기는 것으로 예측한 왜곡(이하, 적절하게, 예측 왜곡이라고 함)을, 수신 신호의 현재의 비트의 파형으로부터 제거하고, 그 결과 얻어지는 파형(이하, 적절하게, 왜곡 제거 파형이라고 함)에 기초하여, 수신 신호의 현재의 비트를 결정한다.
예를 들면, 현재의 비트의 n비트 전부터 1비트 전까지 송신된 비트의 값에 의해, 현재의 비트에 생기는 것으로 예측되는 예측 왜곡의 위상 k에서의 신호값 yk'는, 현재의 비트의 n비트 전에 송신된 비트를 xn으로 하고, 현재의 비트의 n비트 전에 송신된 비트가 「1」인 테스트 패턴 신호에 기초하여 구해진 지연 프로파일의 위상 k에서의 신호값을 an ,k로 하면, 다음의 수학식 1을 연산함으로써 구해진다.
Figure 112007092838315-PAT00001
또한, 예측 왜곡의 위상 0 내지 k(예를 들면, 도 7의 예에서는, 위상 0 내지 12)에서의 신호값 y0' 내지 yk'는, 다음 수학식으로 나타낸다.
Figure 112007092838315-PAT00002
여기에서, 현재의 비트의 n비트 전에 송신된 비트가 「1」일 때, 비트 xn=+1이며, 한편, 현재의 비트의 n비트 전에 송신된 비트가 「0」일 때, 비트 xn=-1이다. 또한, 수학식 2에서의 지연 프로파일의 위상 k에서의 신호값을 an ,k로 이루어지는 행렬을, 예를 들면, 수신 진폭값 예측 계수라고 한다.
그리고, 수신 신호의 현재의 비트의 파형으로부터 예측 왜곡을 제거한 왜곡 제거 파형의 위상 k에서의 신호값 Sk는, 수신 신호의 현재의 비트의 위상 k에서의 신호값 yk로부터, 예측 왜곡의 위상 k에서의 신호값 yk'를 감산함으로써 구해진다. 즉, 왜곡 제거 파형의 신호값 Sk는, 수학식 3으로 나타낸다.
Figure 112007092838315-PAT00003
여기에서, 수신 신호의 현재의 비트의 파형은, 현재의 비트의 값에 따른 파형에, 현재의 비트 전에 송신된 비트의 영향에 의해 왜곡이 생긴 파형이 되어 있기 때문에, 수신 신호의 현재의 비트의 파형으로부터 예측 왜곡을 제거함으로써, 왜곡 제거 파형은, 현재의 비트의 값에 따른 형상으로 된다.
즉, 왜곡 제거 파형의 신호값 Sk는, 수신 신호의 현재의 비트가 「1」인 경우에는, 현재의 비트가 「1」인 테스트 패턴 신호에 기초하여 구해진 지연 프로파일의 위상 k에서의 신호값 a0 ,k와 거의 동일한 값으로 된다. 또한, 수신 신호의 현재의 비트가 「0」인 경우에는, 현재의 비트가 「0」인 테스트 패턴 신호에 기초하여 구해진 지연 프로파일의 위상 k에서의 신호값 a0 ,k와 거의 동일한 값으로 된다. 또한, 수신 신호는, 전파 경로 중의 열 잡음 등의 잡음의 영향을 받기 때문에, 왜곡 제거 파형의 신호값 Sk는, 신호값 a0 ,k와 동일하게는 되지 않는다.
따라서, 수신 신호의 현재의 비트가 「1」인 경우에는, 현재의 비트가 「1」인 테스트 패턴 신호에 기초하여 구해진 지연 프로파일의 위상 k에서의 신호값 a0 ,k를, 왜곡 제거 파형의 신호값 Sk로부터 감산하면, 그 연산에 의해 얻어지는 값(이하, 적절하게, 비교값 B1이라고 함)은, 거의 0으로 된다. 비교값 B1은, 다음 수학식 4에 의해 나타낸다.
Figure 112007092838315-PAT00004
또한, 현재의 비트가 「0」인 테스트 패턴 신호에 기초하여 요청된 지연 프로파일은, 현재의 비트가 「1」인 테스트 패턴 신호에 기초하여 요청된 지연 프로파일을 반전시킴으로써 얻어진다. 따라서, 현재의 비트가 「0」인 테스트 패턴 신호에 기초하여 구해진 지연 프로파일의 위상 k에서의 신호값 a0 ,k를, 왜곡 제거 파형의 신호값 Sk로부터 감산함으로써 얻어지는 값(이하, 적절하게, 비교값 B0이라고 함)은, 현재의 비트가 「1」인 테스트 패턴 신호에 기초하여 구해진 지연 프로파일의 위상 k에서의 신호값 a0 ,k를, 왜곡 제거 파형의 신호값 Sk에 가산함으로써 구할 수 있다. 그리고, 수신 신호의 현재의 비트가 「0」인 경우에는, 비교값 B0은, 거 의 0으로 된다. 비교값 B0은, 다음 수학식 5에 의해 나타낸다.
Figure 112007092838315-PAT00005
따라서, 기능 블록(46)은, 비교값 B1 및 비교값 B0을 산출하고, 비교값 B1과 비교값 B0을 비교하여, 그 결과, 비교값 B0보다도 비교값 B1이 0에 가까우면, 현재의 비트는 「1」이다라고 결정하고, 한편, 비교값 B1보다도 비교값 B0이 0에 가까우면, 현재의 비트는 「0」이다라고 결정할 수 있다. 또한, 기능 블록(46)에서는, 이와 같이 하여 결정된 결정 완료된 복수의 비트를 이용하여, 결정된 비트의 값에 오류가 있는지의 여부가 판정되고, 오류가 있다고 판정된 경우, 그 비트의 값이 정정되어 출력된다.
다음으로, 도 8은, 도 3의 기능 블록(46)의 구성예를 도시하는 블록도이다. 도 8에서는, 기능 블록(46)이, 수신 신호의 비트를 결정하고, 결정된 비트의 오류를 정정하는 처리에 필요한 블록이 도시되어 있다.
도 8에서, 기능 블록(46)은, 안테나(46a), 수신부(81), A/D(Digital/Analog)컨버터(82), 클래스 레지스터(83), 왜곡 제거부(84), 비교값 산출부(85 및 86), 비교부(87), 오류 정정 후보 추출부(88), 및 오류 정정부(89)로 구성된다.
수신부(81)에는, 안테나(46a)가 접속되어 있고, 안테나(46a)는, 신호 라우터(45)로부터 송신되어 오는 RF 신호를 수신하고, 수신부(81)에 공급한다. 수신 부(81)는, 안테나(46a)로부터 공급된 RF 신호에, 소정의 주파수의 신호를 곱하고, RF 신호를 베이스밴드 신호로 변환한다. 그리고, 수신부(81)는, 안테나(46a)가 수신한 RF 신호를 베이스밴드 신호로 변환한 신호, 즉, 수신 신호를 A/D 컨버터(82)에 공급한다.
A/D 컨버터(82)는, 수신부(81)로부터 공급된 수신 신호를 A/D 변환한다. A/D 컨버터(82)는, 수신부(81)로부터 공급된 수신 신호를 A/D 변환한 결과 얻어진 값을, 수신 신호의 신호값으로서 취득하고, 왜곡 제거부(84)에 공급한다. 여기에서, A/D 컨버터(82)는, 수신 신호의 1개의 비트의 신호값을, 비트의 주파수보다도 높은 주파수에서 샘플링(오버 샘플링)하여 양자화를 행하고, 즉, 복수의 샘플링 점에서 신호값을 취득하여, 수신 신호를 파형으로서 취득한다.
클래스 레지스터(83)에는, 비교부(87)에 의해 결정된 비트의 값이 공급된다. 클래스 레지스터(83)는, 현재의 비트의 n비트 전부터 1비트 전까지의 비트의 값을 기억하고, 적절하게, 왜곡 제거부(84) 및 오류 정정부(89)에 공급한다. 또한，클래스 레지스터(83)는, 비교값 산출부(85 및 86)가 비교값을 산출하는 데에 이용하는 현재의 비트를 기억하고 있고, 비교값 산출부(85)에, 현재의 비트로서 「1」을 공급하고, 비교값 산출부(86)에, 현재의 비트로서 「0」을 공급한다.
왜곡 제거부(84)에는, A/D 컨버터(82)로부터, 수신 신호의 현재의 비트의 신호값이 공급됨과 함께，클래스 레지스터(83)로부터, 현재의 비트의 n비트 전부터 1비트 전까지의 비트의 값이 공급된다. 또한, 왜곡 제거부(84)는, 도 5의 지연 프로파일 축적부(75)에 축적되어 있는 지연 프로파일을 읽어낸다.
그리고, 왜곡 제거부(84)는, 지연 프로파일 축적부(75)로부터 읽어낸 지연 프로파일과, 클래스 레지스터(83)로부터 공급된 비트의 값을 이용하여, 전술한 수학식 1을 연산하고, 현재의 비트의 n비트 전부터 1비트 전까지 송신된 비트의 값에 의해 현재의 비트에 생기는 것으로 예측되는 예측 왜곡을 산출한다. 또한, 왜곡 제거부(84)는, 전술한 수학식 3을 연산하고, A/D 컨버터(82)로부터 공급된 수신 신호의 현재의 비트의 신호값으로부터 예측 왜곡의 값을 감산한 값인 왜곡 제거 파형의 신호값을 산출한다. 왜곡 제거부(84)는, 왜곡 제거 파형의 신호값을, 비교값 산출부(85 및 86)에 공급한다.
비교값 산출부(85)에는, 클래스 레지스터(83)로부터 현재의 비트 「1」이 공급됨과 함께, 왜곡 제거부(84)로부터 왜곡 제거 파형의 신호값이 공급되고, 비교값 산출부(85)는, 왜곡 제거부(84)로부터 공급된 왜곡 제거 파형의 신호값으로부터, 현재의 비트가 「1」인 테스트 패턴 신호에 기초하여 구해진 지연 프로파일의 신호값을 감산한 값인 비교값 B1을 산출하고, 비교부(87)에 공급한다.
비교값 산출부(86)에는, 클래스 레지스터(83)로부터 현재의 비트 「0」이 공급됨과 함께, 왜곡 제거부(84)로부터 왜곡 제거 파형의 신호값이 공급되고, 비교값 산출부(86)는, 왜곡 제거 파형의 신호값으로부터, 현재의 비트가 「0」인 테스트 패턴 신호에 기초하여 구해진 지연 프로파일의 신호값을 감산한 값, 즉, 왜곡 제거 파형의 신호값에, 현재의 비트가 「1」인 테스트 패턴 신호에 기초하여 구해진 지연 프로파일의 신호값을 가산한 값인 비교값 B0을 산출하여, 비교부(87)에 공급한 다.
비교부(87)는, 비교값 산출부(85)로부터 공급된 비교값 B1과, 비교값 산출부(86)로부터 공급된 비교값 B0을 비교하여, 그 비교 결과에 기초하여, 현재의 비트를 결정한다.
예를 들면, 비교부(87)는, 비교값 B1의 절대값이 비교값 B0의 절대값보다도 큰 경우, 현재의 비트는 「1」이다라고 결정하고, 현재의 비트 「1」을 클래스 레지스터(83)에 공급함과 함께, 비교값 B1을 오류 정정 후보 추출부(88)에 공급한다. 한편, 비교부(87)는, 비교값 B0의 절대값이 비교값 B1의 절대값 이하인 경우, 현재의 비트는 「0」이다라고 결정하고, 현재의 비트 「0」을 클래스 레지스터(83)에 공급함과 함께, 비교값 B0을 오류 정정 후보 추출부(88)에 공급한다.
오류 정정 후보 추출부(88)에는, 비교부(87)로부터, 비교값 B1 또는 비교값 B0 중 어느 한쪽이 공급됨과 함께，클래스 레지스터(83)로부터, 현재의 비트의 n비트 전부터 1비트 전까지의 비트의 값이 공급된다. 오류 정정 후보 추출부(88)는, 비교부(87)로부터 공급된 비교값 B1 또는 비교값 B0 중 어느 한쪽과, 클래스 레지스터(83)로부터 공급된 현재의 비트의 n비트 전부터 1비트 전까지의 비트의 값과, 도 5의 지연 프로파일 축적부(75)에 축적되어 있는 지연 프로파일을 이용하여, 비교부(87)에 의해 결정된 n비트 전부터 1비트 전까지의 비트에 대하여, 각각의 비트의 값이 틀린 정도를 나타내는 오류 계수를 생성하고, 이 오류 계수를 오류 정정부(89)에 공급한다.
오류 정정부(89)는, 오류 정정 후보 추출부(88)로부터 공급된 오류 계수에 대응하는 비트의 값을 클래스 레지스터(83)로부터 읽어내고, 그 오류 계수에 따라서, 클래스 레지스터(83)로부터 읽어낸 비트의 값이 틀렸는지의 여부를 판정한다. 예를 들면, 오류 정정부(89)는, 오류 정정 후보 추출부(88)로부터 공급된 오류 계수가, 소정의 임계값 이상이면, 클래스 레지스터(83)로부터 읽어낸 비트의 값이 틀리다라고 판정한다. 그리고, 오류 정정부(89)는, 클래스 레지스터(83)로부터 읽어낸 비트의 값은 틀리다라고 판정한 경우, 그 비트의 값의 오류를 정정하여 출력하고, 클래스 레지스터(83)로부터 읽어낸 비트의 값은 틀리지 않다고 판정한 경우, 비교부(87)에 의해 결정된 값을 그대로 출력한다.
여기에서, 도 9에는, A/D 컨버터(82)로부터 출력되는 수신 신호, 왜곡 제거부(84)로부터 출력되는 왜곡 제거 파형, 및 비교값 산출부(85)로부터 출력되는 비교값이 나타내는 파형의 예가 도시되어 있다.
도 9의 상측에는, 현재의 비트의 2비트 전까지의 비트의 값이 「0」이며, 현재의 비트의 1비트 전의 비트의 값이 「1」이며, 현재의 비트의 값이 「1」인 경우의 수신 신호가 도시되어 있다.
도 9의 중앙에는, 현재의 비트의 2비트 전까지 송신된 비트의 값 「0」, 및 현재의 비트의 1비트 전에 송신된 비트의 값 「1」에 의해, 현재의 비트에 생기는 것으로 예측되는 예측 왜곡을, 수신 파형으로부터 제거한 왜곡 제거 파형이 도시되 어 있다.
도 9의 하측에는, 현재의 비트가 「1」인 테스트 패턴 신호에 기초하여 구해진 지연 프로파일을, 왜곡 제거 파형으로부터 감산한 비교값이 나타내는 파형이 도시되어 있다. 수신 신호의 현재의 비트의 값은 「1」이기 때문에, 비교값은, 거의 0으로 되어 있다.
다음으로, 도 10은, 도 8의 왜곡 제거부(84)의 구성예를 도시하는 블록도이다.
도 10에서, 왜곡 제거부(84)는, 지연 프로파일 공급부(91), n개의 승산기(921 내지 92n), 가산기(93), 및 감산기(94)로 구성된다.
지연 프로파일 공급부(91)는, 도 5의 지연 프로파일 축적부(75)에 축적되어 있는 지연 프로파일의 위상 k에서의 신호값 a1 ,k 내지 an ,k를 읽어내고, 승산기(921 내지 92n)에 각각 공급한다. 예를 들면, i번째의 승산기를 승산기(92i)로 하면, 지연 프로파일 공급부(91)는, 신호값 ai ,k를 승산기(92i)에 공급한다.
승산기(921 내지 92n)에는, 도 8의 클래스 레지스터(83)로부터, 현재의 비트의 1비트 전부터 n비트 전까지의 비트 x1 내지 xn이 각각 공급된다. 예를 들면, 승산기(92i)에는, 클래스 레지스터(83)로부터 i비트 전의 비트의 값이 공급되고, 승산기(92i)는, 클래스 레지스터(83)로부터 공급된 비트 xi와, 지연 프로파일 공급 부(91)로부터 공급된 신호값 ai ,k를 곱하고, 그 결과 얻어지는 값(ai ,k·xi)을, 가산기(93)에 공급한다.
가산기(93)는, 승산기(921 내지 92n)의 각각으로부터 공급된 값을 더하고, 현재의 비트에 생기는 것으로 예측되는 예측 왜곡의 위상 k에서의 신호값 yk'를 산출하여, 감산기(94)에 공급한다.
감산기(94)에는, 도 8의 A/D 컨버터(82)로부터 수신 신호의 신호값 yk가 공급된다. 감산기(94)는, A/D 컨버터(82)로부터 공급된 수신 신호의 신호값 yk로부터, 가산기(93)로부터 공급된 예측 왜곡의 위상 k에서의 신호값 yk'를 감산하고, 그 결과 얻어지는 왜곡 제거 파형의 신호값 Sk를 출력한다.
다음으로, 도 11은, 도 8의 비교값 산출부(85)의 구성예를 도시하는 블록도이다.
도 11에서, 비교값 산출부(85)는, 지연 프로파일 공급부(101), 승산기(102), 및 감산기(103)로 구성된다.
지연 프로파일 공급부(101)는, 도 5의 지연 프로파일 축적부(75)에 축적되어 있는 지연 프로파일의 위상 k에서의 신호값 a0 ,k를 읽어내고, 승산기(102)에 공급한다.
승산기(102)에는, 도 8의 클래스 레지스터(83)로부터 현재의 비트로서 「1 」(즉, 현재의 비트 x0=+1)이 공급되고, 승산기(102)는, 지연 프로파일 공급부(101)로부터 공급된 신호값 a0 ,k와, 클래스 레지스터(83)로부터 공급된 비트 x0을 곱하고, 그 결과 얻어지는 값(+1×a0 ,k)을, 감산기(103)에 공급한다.
감산기(103)에는, 도 8의 왜곡 제거부(84)로부터 왜곡 제거 파형의 신호값 Sk가 공급되고, 감산기(103)는, 왜곡 제거부(84)로부터 공급된 왜곡 제거 파형의 신호값 Sk로부터, 승산기(102)로부터 공급된 값을 감산하고, 그 결과 얻어지는 비교값 B1을 출력한다.
또한, 비교값 산출부(86)도 비교값 산출부(85)와 마찬가지로 구성되어 있고, 비교값 산출부(86)에는, 클래스 레지스터(83)로부터 현재의 비트로서 「0」(즉, 현재의 비트 x0=-1)이 공급되고, 승산기(102)는, 지연 프로파일 공급부(101)로부터 공급된 신호값 a0 ,k와, 클래스 레지스터(83)로부터 공급된 비트 x0을 곱하고, 그 결과 얻어지는 값(-1×a0 ,k)을, 감산기(103)에 공급한다. 따라서, 감산기(103)는, 왜곡 제거부(84)로부터 공급된 왜곡 제거 파형의 신호값 Sk에 신호값 a0 ,k를 가산하고, 그 결과 얻어지는 비교값 B0을 출력한다.
다음으로, 도 12는, 도 8의 오류 정정 후보 추출부(88)의 구성예를 도시하는 블록도이다.
도 12에서, 오류 정정 후보 추출부(88)는, 기준값 판정부(111), 지연 프로파 일 공급부(1121 내지 112n), 비교값 산출부(1131 내지 113n), 및 선택부(114)로 구성된다.
기준값 판정부(111)에는, 도 8의 비교부(87)가, 현재의 비트는 「1」이다라고 결정한 경우, 비교부(87)로부터 비교값 B1이 공급되고, 비교부(87)가, 현재의 비트는 「0」이다라고 결정한 경우, 비교부(87)로부터 비교값 B0이 공급된다. 기준값 판정부(111)는, 비교부(87)로부터 공급된 비교값이, 소정의 임계값 이하인지의 여부를 판정한다.
그리고, 기준값 판정부(111)는, 비교부(87)로부터 공급된 비교값이, 소정의 임계값 이하라고 판정한 경우, n비트 전부터 현재의 비트까지의 각 비트에 오류 정정 후보로 되는 비트가 없는 것을 나타내는 정보를 선택부(114)에 공급한다. 한편, 기준값 판정부(111)는, 비교부(87)로부터 공급된 비교값이, 소정의 임계값 이하가 아니라고 판정한 경우, 비교부(87)로부터 공급된 비교값(즉, 비교값 B1 또는 비교값 B0)을, 비교부(87)에 의해 결정된 비트의 값이 틀린 정도를 나타내는 오류 계수를 생성하기 위한 기준값으로서, 비교값 산출부(1131 내지 113n), 및 선택부(114)에 공급한다.
지연 프로파일 공급부(1121 내지 112n)는, 도 5의 지연 프로파일 축적부(75)에 축적되어 있는 지연 프로파일의 위상 k에서의 신호값 a1 ,k 내지 an ,k를 읽어내고, 비교값 산출부(1131 내지 113n)에 각각 공급한다. 예를 들면, i번째의 지연 프로파일 공급부(112)를 지연 프로파일 공급부(112i)로 하고, i번째의 비교값 산출부(113)를 비교값 산출부(113i)로 하면, 지연 프로파일 공급부(112i)는, 신호값 ai ,k를 비교값 산출부(113i)에 공급한다.
비교값 산출부(1131 내지 113n)에는, 기준값 판정부(111)로부터 기준값이 공급됨과 함께, 지연 프로파일 공급부(1121 내지 112n)로부터 지연 프로파일의 위상 k에서의 신호값 a1 ,k 내지 an ,k가 공급된다. 예를 들면, 비교값 산출부(113i)는, 기준값(즉, 비교값 B1 또는 비교값 B0 중 어느 한쪽)과, 지연 프로파일의 위상 k에서의 신호값 ai ,k를 이용하여, 현재의 비트의 i비트 전의 비트의 값을 반전시킨 값을 이용하여 구해지는 비교값을 산출하고, 선택부(114)에 공급한다.
구체적으로는, 현재의 비트의 i비트 전의 비트의 값이 「1」인 것으로 하여 도 8의 왜곡 제거부(84)에 의해 왜곡 제거 파형이 산출되고, 비교값 산출부(85 및 86)에 의해 비교값이 산출되어 있었던 경우, 비교값 산출부(113i)는, 현재의 비트의 i비트 전의 비트의 값이 「0」인 것으로 했을 때에 얻어지는 왜곡 제거 파형으로부터 구해지는 비교값을 산출한다. 또한, 비교값 산출부(113i)에 의해 산출되는 비교값은, 기준값 판정부(111)로부터 비교값 산출부(113i)에 공급된 기준값이 비교값 B1 이면, 현재의 비트가 「1」인 것으로 하여 구해지는 비교값이며, 기준값 판정부(111)로부터 비교값 산출부(113i)에 공급된 기준값이 비교값 B0이면, 현재의 비트가 「0」인 것으로 하여 구해지는 비교값이다.
선택부(114)는, 기준값 판정부(111)로부터, n비트 전부터 현재의 비트까지의 각 비트에 오류 정정 후보로 되는 비트가 없는 것을 나타내는 정보가 공급되면, 그 정보에 기초하여, 오류 후보 테이블(도 15)에 등록되어 있는 현재의 비트의 n비트 전부터 1비트 전까지의 각 비트에 대응하는 오류 계수의 카운트 업을 행하지 않는다.
또한, 선택부(114)는, 기준값 판정부(111)로부터 기준값이 공급됨과 함께, 비교값 산출부(1131 내지 113n)로부터 비교값이 각각 공급되면, 이들의 값에 기초하여, 오류 정정 후보로 되는 비트를 선택한다. 그리고, 선택부(114)는, 현재의 비트의 n비트 전부터 1비트 전까지의 각 비트 중, 오류 정정 후보로서 선택된 비트에 대응하는 오류 계수의 카운트 업을 행한다.
그리고, 선택부(114)는, n비트 전의 비트의 오류 계수를, 도 8의 오류 정정부(89)에 공급한다.
다음으로, 도 13 및 도 14를 참조하여, 도 12의 비교값 산출부(1131 내지 113n)가 산출하는 비교값에 대해서 설명한다.
예를 들면, 신호 라우터(45)가 송신한 신호의 비트 열이 「1, 1, 1, 1」이었을 때에, 기능 블록(46)의 비교부(87)가, 수신 신호의 비트 열이 「1, 1, 0, 1」이 다라고 결정한 것으로 한다. 도 13에는, 이 경우에, 비교부(87)로부터 오류 정정 후보 추출부(88)의 기준값 판정부(111)에 공급되는 비교값이 나타내는 파형이 나타내져 있다.
도 13에 도시하는 바와 같이, 비교값은, 0에 가까운 값이지만, 그 파형의 진폭의 변동이 약간 크고, 그 변동이 소정의 기준보다도 크면, 기준값 판정부(111)는, 비교부(87)로부터 공급된 비교값이, 소정의 임계값 이하가 아니라고 판정한다. 이 경우, 기준값 판정부(111)는, 비교값을, 비교부(87)에 의해 결정된 비트의 값이 틀린 정도를 나타내는 오류 계수를 생성하기 위한 기준값으로서, 비교값 산출부(1131 내지 113n)에 공급한다.
도 14에는, 비교값 산출부(1131)가, 현재의 비트의 1비트 전의 비트의 값을 반전시킨 값을 이용하여 구한 비교값, 즉, 수신 신호의 비트 열이 「1, 1, 1, 1」인 것으로 하여 구한 비교값의 파형이 도시되어 있다. 도 14에 도시하는 바와 같이, 비교값은, 거의 0이며, 비교값의 파형의 진폭에는 변동이 없다. 비교값 산출부(1131)는, 신호 라우터(45)가 송신한 신호의 비트 열 「1, 1, 1, 1」과 동일한 비트 열에 기초하여 비교값을 구했기 때문에, 비교값 산출부(1131)가 구한 비교값은, 기준값 판정부(111)로부터 공급된 기준값, 및, 비교값 산출부(1132 내지 113n)가 구한 비교값 중에서, 가장 작은 값으로 된다.
이와 같이, 가장 작은 값의 산출에 이용된 반전된 비트, 즉, 이 경우에는, 현재의 비트의 1비트 전의 비트는, 잘못 판정되어 있는 것으로서, 선택부(114)는, 그 비트를 오류 후보로서 선택한다. 이에 의해, 선택부(114)는, 현재의 비트의 1비트 전의 비트에 대응하는 오류 계수의 카운트 업을 행한다.
다음으로, 도 15를 참조하여, 오류 정정 후보 추출부(88)가 생성하는 오류 계수에 대해서 설명한다.
도 15의 좌측에는, 시각의 경과에 대한 비트 배열의 경과가 도시되어 있고, 도 15의 우측에는, 오류 정정 후보 테이블이 도시되어 있다.
도 15에서는, 예를 들면, 현재의 비트의 5비트 전부터 1비트 전의 비트까지의 5비트를 대상으로 하여, 오류 정정 후보가 되는 비트가 선택되고, 그 결과에 기초하여 오류 계수를 구하는 예가 도시되어 있다.
즉, 도 15의 좌측은, 시각 ti에서 수신된 비트 xi에 대하여, 시각 ti +1 내지 ti+5 사이에, 오류 후보로서 선택되었는지의 여부가 도시되어 있고, 종축의 비트 xi와 횡축의 시각 ti +1 내지 ti +5에 대응하는 프레임 중, 해칭되어 있는 프레임이, 오류 정정 후보로서 선택된 것을 나타내고 있다.
예를 들면, 시각 t0에서 수신된 비트 x0은, 시각 t1 내지 t5의 각 시각에서 오류 정정 후보로서 선택되어 있고, 시각 t2에서 수신된 비트 x2는, 시각 t4에서 오류 정정 후보로서 선택되어 있고, 시각 t3에서 수신된 비트 x3은, 시각 t4, 시각 t6, 시각 t8에서 오류 정정 후보로서 선택되어 있고, 시각 t5에서 수신된 비트 x5는, 시 각 t8에서 오류 정정 후보로서 선택되어 있다.
도 15의 우측의 오류 정정 후보 테이블에는, 각 시각에 수신된 비트와, 그 비트의 오류 계수가 대응지어져 있다. 즉, 오류 정정 후보 테이블에서, 비트 x0의 오류 계수는 5로 되어 있고, 비트 x2의 오류 계수는 1로 되어 있고, 비트 x3의 오류 계수는 3으로 되어 있고, 비트 x5의 오류 계수는 1로 되어 있다. 또한, 비트 x1, 비트 x4, 비트 x6, 비트 x7, 및 비트 x8의 오류 계수는, 각각 0으로 되어 있다.
그리고, 오류 정정부(89)가, 예를 들면, 오류 후보로서 선택된 횟수가, 오류 후보로서 선택되지 않았던 횟수보다 많으면, 비트가 틀리다라고 판정하는 것으로 되어 있는 것으로 하면, 오류 정정부(89)는, 예를 들면, 비트 x0 및 x3이 틀리다(error)라고 판정한다. 한편, 오류 정정부(89)는, 비트 x0 및 x3이 틀리지 않다고(ok) 판정한다. 또한, 비트 x4 이후의 비트는, 시각 t8 이후에, 즉, 오류 정정 후보 추출부(88)가 오류 계수를 확정한 후에, 틀렸는지의 여부가 판정된다.
다음으로, 도 16은, 도 8의 기능 블록(46)이 수신 신호의 비트를 결정하고, 결정된 비트의 오류를 정정하는 처리를 설명하는 플로우차트이다.
안테나(46a)가, 신호 라우터(45)로부터 송신되어 오는 RF 신호를 수신하여 수신부(81)에 공급하면, 스텝 S31에서, 수신부(81)는, 안테나(46a)가 수신한 RF 신호를 베이스밴드 신호로 변환한다. 수신부(81)는, RF 신호를 베이스밴드 신호로 변환한 신호, 즉, 수신 신호를 A/D 컨버터(82)에 공급한다.
스텝 S31의 처리 후, 처리는 스텝 S32로 진행하고, A/D 컨버터(82)는, 수신부(81)로부터 공급된 수신 신호를 A/D 변환하고, 수신 신호의 신호값을 취득한다. A/D 컨버터(82)는, 수신 신호의 신호값을 왜곡 제거부(84)에 공급하고, 처리는 스텝 S33으로 진행한다.
스텝 S33에서，클래스 레지스터(83)는, 현재의 비트의 n비트 전부터 1비트 전까지의 비트의 값을 왜곡 제거부(84)에 공급한다. 왜곡 제거부(84)는, 도 5의 지연 프로파일 축적부(75)에 축적되어 있는 지연 프로파일과, 클래스 레지스터(83)로부터 공급된 비트의 값을 이용하여, 예측 왜곡을 산출한다. 그리고, 왜곡 제거부(84)는, 스텝 S32에서 A/D 컨버터(82)로부터 공급된 수신 신호로부터 예측 왜곡을 제거함으로써 얻어지는 왜곡 제거 파형의 신호값을 산출하고, 비교값 산출부(85 및 86)에 공급한다.
스텝 S33의 처리 후, 처리는 스텝 S34로 진행하고, 비교값 산출부(85)는, 왜곡 제거부(84)로부터 공급된 왜곡 제거 파형의 신호값으로부터, 현재의 비트가 「1」인 테스트 패턴 신호에 기초하여 구해진 지연 프로파일의 신호값을 감산하여 비교값 B1을 산출한다. 비교값 산출부(85)는, 비교값 B1을 비교부(87)에 공급하고, 처리는 스텝 S35로 진행한다.
스텝 S35에서, 비교값 산출부(86)는, 왜곡 제거부(84)로부터 공급된 왜곡 제거 파형의 신호값에, 현재의 비트가 「1」인 테스트 패턴 신호에 기초하여 구해진 지연 프로파일의 신호값을 가산하여 비교값 B0을 산출하고, 비교부(87)에 공급한다.
스텝 S35의 처리 후, 스텝 S36으로 진행하고, 비교부(87)는, 비교값 산출부(85)로부터 공급된 비교값 B1을 제곱한 값과, 비교값 산출부(86)로부터 공급된 비교값 B0을 제곱한 값을 비교하여, 비교값 B0을 제곱한 값이, 비교값 B1을 제곱한 값 이하인지의 여부를 판정한다.
스텝 S36에서, 비교부(87)가, 비교값 B0을 제곱한 값은, 비교값 B1을 제곱한 값 이하이라고 판정한 경우, 스텝 S37로 진행하고, 비교부(87)는, 현재의 비트는 「0」이다라고 결정한다. 또한, 비교부(87)는, 비교값 B0을 오류 정정 후보 추출부(88)에 공급한다.
한편, 스텝 S36에서, 비교부(87)가, 비교값 B0을 제곱한 값은, 비교값 B1을 제곱한 값 이하가 아니(크다)라고 판정한 경우, 스텝 S38로 진행하고, 비교부(87)는, 현재의 비트는 「1」이다라고 결정한다. 또한, 비교부(87)는, 비교값 B1을 오류 정정 후보 추출부(88)에 공급한다.
스텝 S37 또는 S38의 처리 후, 스텝 S39로 진행하고, 비교부(87)는, 스텝 S37 또는 S38에서 결정한 현재의 비트를, 클래스 레지스터(83)에 공급하여 기억시키고, 처리는 스텝 S40으로 진행한다.
스텝 S40에서, 오류 정정 후보 추출부(88)는, 스텝 S37에서 비교부(87)로부터 공급된 비교값 B0, 또는, 스텝 S38에서 비교부(87)로부터 공급된 비교값 B1 중 어느 한쪽과, 클래스 레지스터(83)로부터 공급되는 현재의 비트의 n비트 전부터 1비트 전까지의 비트의 값과, 도 5의 지연 프로파일 축적부(75)에 축적되어 있는 지연 프로파일을 이용하여, 비교부(87)에 의해 결정된 비트의 값이 틀린 정도를 나타내는 오류 계수를 생성하고, 오류 정정부(89)에 공급한다.
스텝 S40의 처리 후, 처리는 스텝 S41로 진행하고, 오류 정정부(89)는, 오류 정정 후보 추출부(88)로부터 공급된 오류 계수에 대응하는 비트의 값을 클래스 레지스터(83)로부터 읽어내고, 그 오류 계수에 따라서, 클래스 레지스터(83)로부터 읽어낸 비트의 값이 틀렸는지의 여부를 판정한다. 오류 정정부(89)는, 클래스 레지스터(83)로부터 읽어낸 비트의 값이 틀렸다고 판정한 경우, 클래스 레지스터(83)로부터 읽어낸 비트의 값을 정정하여 출력하고, 클래스 레지스터(83)로부터 읽어낸 비트의 값이 틀리지 않다고 판정한 경우, 클래스 레지스터(83)로부터 읽어낸 비트의 값을 그대로 출력한다. 그 후, 처리는 스텝 S33으로 되돌아가고, A/D 컨버터(82)로부터 현재의 비트의 다음으로 공급되는 비트를, 새롭게, 현재의 비트로서, 이하, 마찬가지의 처리가 반복된다.
다음으로, 도 17은, 도 16의 스텝 S40에서 오류 정정 후보 추출부(88)가 실행하는 처리를 설명하는 플로우차트이다.
스텝 S51에서, 오류 정정 후보 추출부(88)의 기준값 판정부(111)는, 도 8의 비교부(87)로부터 공급되는 비교값(비교값 B1 또는 비교값 B0 중 어느 한쪽)을 취득하고, 처리는 스텝 S52로 진행한다.
스텝 S52에서, 오류 정정 후보 추출부(88)의 기준값 판정부(111)는, 스텝 S51에서 비교부(87)로부터 공급된 비교값이, 소정의 임계값 이하인지의 여부를 판정한다.
스텝 S52에서, 기준값 판정부(111)가, 비교부(87)로부터 공급된 비교값이 소정의 임계값 이하이라고 판정한 경우, 처리는 스텝 S53으로 진행하고, 기준값 판정부(111)는, n비트 전부터 현재의 비트까지의 각 비트에 오류 정정 후보로 되는 비트가 없는 것을 나타내는 정보를 선택부(114)에 공급하고, 처리는 스텝 S63으로 진행한다.
한편, 스텝 S52에서, 기준값 판정부(111)가, 비교부(87)로부터 공급된 비교값이 소정의 임계값 이하가 아니(임계값보다 크다)라고 판정한 경우, 처리는 스텝 S54로 진행하고, 기준값 판정부(111)는, 비교부(87)로부터 공급된 비교값을, 비교부(87)에 의해 결정된 비트의 값이 틀린 정도를 나타내는 오류 계수를 생성하기 위한 기준값으로서, 선택부(114)에 공급한다.
스텝 S54의 처리 후, 스텝 S55로 진행하고, 기준값 판정부(111)는, 변수 i를 리세트한다. 예를 들면, 기준값 판정부(111)는, 변수 i에 초기값으로서의 0을 세트한다.
스텝 S55의 처리 후, 스텝 S56으로 진행하고, 기준값 판정부(111)는, 변수 i가, 오류 정정의 대상으로 되는 비트의 개수 n 미만인지의 여부를 판정한다.
스텝 S56에서, 기준값 판정부(111)가, 변수 i가, 오류 정정의 대상으로 되는 비트의 개수 n 미만이라고 판정한 경우, 처리는 스텝 S57로 진행하고, 기준값 판정 부(111)는, 비교값 산출부(113i+1)에 기준값을 공급하고, 비교값 산출부(113i+1)는, 현재의 비트의 i+1비트 전의 비트의 값을 반전시킨 값에 의해 구해지는 비교값을 산출하여 선택부(114)에 공급한다.
스텝 S57의 처리 후, 처리는 스텝 S58로 진행하고, 기준값 판정부(111)는, 변수 i를 1만큼 인크리먼트하고, 스텝 S56으로 되돌아간다.
한편, 스텝 S56에서, 기준값 판정부(111)가, 변수 i가, 오류 정정의 대상으로 되는 비트의 개수 n 미만이 아니(n 이상이다)라고 판정한 경우, 처리는 스텝 S59로 진행한다. 즉, 비교값 산출부(1131 내지 113n)의 모두가, 비교값을 산출하여 선택부(114)에 공급할 때까지, 스텝 S56 내지 S58의 처리가 반복된다.
스텝 S59에서, 선택부(114)는, 스텝 S54에서 기준값 판정부(111)로부터 공급된 기준값의 절대값, 및 스텝 S57에서 비교값 산출부(1131 내지 113n)의 각각으로부터 공급된 비교값의 절대값 중에서, 최소의 값의 것을 선택한다.
스텝 S59의 처리 후, 스텝 S60으로 진행하고, 선택부(114)는, 직전의 스텝 S59에서 선택한 값이, 다음의 제1 내지 제3 조건 중 어느 하나를 만족하는지의 여부를 판정한다.
제1 조건은, 직전의 스텝 S59에서 선택한 값이, 소정의 임계값(스텝 S52의 판정에서 이용된 임계값) 이하라고 하는 조건이며, 제2 조건은, 직전의 스텝 S59에서 선택한 값이, 스텝 S54에서 기준값 판정부(111)로부터 공급된 기준값이라고 하는 조건이며, 제3 조건은, 직전의 스텝 S59에서 선택한 값이, 이전의 스텝 S59에서 이미 선택된 비교값과 동일한 비트를 반전함으로써 얻어진 비교값이라고 하는 조건이다.
스텝 S60에서, 선택부(114)가, 직전의 스텝 S59에서 선택한 값이, 전술한 제1 내지 제3 조건 모두 만족하고 있지 않다고 판정한 경우, 처리는 스텝 S61로 진행한다.
스텝 S61에서, 선택부(114)는, 선택된 비교값을 산출한 비교값 산출부(1131 내지 113n) 중 어느 하나에 대응하는 비트의 오류 계수, 즉, 비교값 산출부(113i)가 산출한 비교값이 선택된 경우, 현재의 비트의 i비트 전의 비트의 오류 계수의 카운트 업을 행한다.
스텝 S61의 처리 후, 처리는 스텝 S62로 진행하고, 선택부(114)는, 스텝 S59에서 선택한 값을, 새로운 기준값으로서 기준값 판정부(111)에 공급하고, 처리는 스텝 S55로 되돌아가고, 이하, 마찬가지의 처리가 반복된다.
한편, 스텝 S60에서, 선택부(114)가, 직전의 스텝 S59에서 선택한 값이, 다음의 제1 내지 제3 조건 중 어느 하나는 만족한다고 판정한 경우, 스텝 S63으로 진행하고, 선택부(114)는, 현재의 비트의 n비트 전의 비트에 대한 오류 계수를 오류 정정부(89)에 공급하고, 처리는 종료된다.
이상과 같이, 기능 블록(46)은, 수신 신호로부터 예측 왜곡 등이 제거된 비교값 B1과 비교값 B0을 비교한 결과에 기초하여, 현재의 비트를 결정하기 때문에, 현재의 비트의 신호값이 나타내는 파형에 생기는 왜곡 영향을 받지 않고, 현재의 비트를 정확하게 결정할 수 있다. 또한, 기능 블록(46)은, 결정된 소정의 수의 비트, 예를 들면, 현재의 비트의 n비트 전부터 1비트 전까지의 비트에 기초하여, 비교값을 다시 산출하여 비트가 틀렸는지의 여부를 판정하기 때문에, 결정된 비트에 오류가 있었다고 하여도, 그 오류를 정정할 수 있다. 이에 의해, 통신의 품질을 향상시킬 수 있다.
또한, 예를 들면, 종래의 무선 통신에서는, 송신측이, 신호를 블록화하고, 각각의 블록에 오류 정정 부호를 부가하여 송신하고, 수신측이, 그 블록을 수신하여 전개하고, 오류 정정 부호를 이용하여 신호에 발생한 오류를 정정하는 처리를 행할 필요가 있었다. 이에 대하여, 신호 처리 장치(31)에서는, 지연 프로파일을 이용하여, 비트를 정확하게 결정할 수 있기 때문에, 신호 라우터(45)는, 신호의 비트를 순차적으로 송신하는 것만으로 되고, 기능 블록(46)은, 신호 라우터(45)로부터의 신호를 수신하고, 그 신호의 비트를 순차적으로 결정하는 것만으로 된다. 따라서, 종래의 무선 통신보다 지연을 짧게 하여, 지연을 일정하게 하는 것, 즉, 리얼타임성을 용이하게 확보할 수 있다. 또한, 오류를 정정하는 처리를 행하지 않아도 되기 때문에, 장치를 심플하게 구성할 수 있다.
또한, 종래의 무선 통신에서는, 멀티패스 대책으로서, 예를 들면, 패킷에 UW를 삽입할 필요가 있었지만, 지연 프로파일에 기초하여, 통신의 품질을 향상시킬 수 있기 때문에, UW를 삽입할 필요가 없이, 패킷의 오버헤드를 줄일 수 있어, 고속의 통신을 행할 수 있다.
또한, 신호 처리 장치(31)는, 신호 케이블을 통해서 신호를 송신하는 종래의 신호 처리 장치와 마찬가지로, 신호의 비트가 순차적으로 송신되도록 구성되어 있기 때문에, 신호 케이블을 통해서 신호를 송신하는 종래의 신호 처리 장치의 기판 사이 하니스나 기판 커넥터로 대체하여, 신호 처리 장치(31)에서 행해지는 무선 통신의 시스템을, 용이하고, 또한, 염가로 도입할 수 있다. 또한, 신호 처리 장치(31)를 제조하는 제조 공정에서도, 종래의 신호 처리 장치에서 필요한 하니스(harness) 접속 공정 등을, 생략할 수 있다.
또한, 본 실시 형태에서는, 신호 라우터(45)로부터 기능 블록(46)에 신호를 송신하는 경우에 대해서 설명했지만, 기능 블록(46)으로부터 신호 라우터(45)에 신호를 송신하거나, 기능 블록(46)끼리의 사이에서 신호의 송수신을 하거나 하는 경우에도, 신호 라우터(45)로부터 기능 블록(46)에 신호를 송신하는 경우와 마찬가지의 처리에 의해, 현재의 비트를 정확하게 결정할 수 있다.
또한, 본 실시 형태에서는, 오류 정정 후보 추출부(88)의 선택부(114)가 오류 후보로서 선택한 횟수를 오류 계수로 했지만, 예를 들면, 오류 후보로서 선택된 횟수에, 소정의 가중 계수를 곱하는 연산을 행하고, 그 연산의 결과 얻어지는 값을 오류 계수로 할 수 있다.
도 18 및 도 19를 참조하여, 오류 계수를 구하는 다른 예에 대해서 설명한다.
도 18의 좌측에는, 도 15의 좌측과 마찬가지로, 시각의 경과에 대한 비트 배열의 경과가 도시되어 있다.
도 18의 우측에 도시되어 있는 오류 후보 테이블에는, 오류 후보로서 선택되 었는지의 여부를 나타내는 플래그 등록된다. 예를 들면, 소정의 비트가, 시각 ti에서 오류 후보로서 선택된 경우, 그 비트의 오류 플래그 ei에 대응하는 란에는, 오류 후보로서 선택된 것을 나타내는 -1이 등록된다. 또한, 소정의 비트가, 시각 ti에서 오류 후보로서 선택되지 않았던 경우, 그 비트의 오류 플래그 ei에 대응하는 란에는, 오류 후보로서 선택되지 않았던 것을 나타내는 1이 등록된다.
도 19에는, 오류 후보 테이블에 등록된 플래그의 값에, 소정의 가중 계수를 곱하고, 오류 계수를 구하는 가중값 부여식이 나타내져 있다.
여기에서, 현재의 비트 전에 송신된 비트가, 현재의 비트에 끼치는 영향은, 현재의 비트보다도 먼 비트보다도, 현재의 비트에 가까운 비트 쪽이 크기 때문에, 가중 계수로서는, 예를 들면, 현재의 비트에 대하여 1이 이용되고, 현재의 비트의 1비트 전의 비트에는, 0.5가 이용되고, 현재의 비트의 2비트 전의 비트에는, 0.4가 이용되고, 현재의 비트의 3비트 전의 비트에는, 0.3이 이용되고, 현재의 비트의 4비트 전의 비트에는, 0.2가 이용되고, 현재의 비트의 5비트 전의 비트에는, 0.1이 이용된다.
그리고, 오류 정정부(89)가, 도 19에 나타내져 있는 가중값 부여식을 연산한 결과 얻어지는 오류 계수가, 0보다 작으면, 비트가 틀리다라고 판정하는 것으로 되어 있는 것으로 하면, 오류 정정부(89)는, 비트 x0이 틀리다라고 판정한다. 한편, 오류 정정부(89)는, 비트 x1 내지 x3은 틀리지 않다고 판정한다.
이와 같이, 가중값 부여식을 연산하여 구한 오류 계수에 기초하여 오류 정정을 행함으로써, 도 15를 참조하여 설명한 바와 같은 다수결에 기초하여 오류 정정을 행하는 경우보다도, 비트가 틀렸는지의 여부의 판정 정밀도를 향상시킬 수 있다.
대안적으로, 가중 계수로서는, 예를 들면, 도 5의 지연 프로파일 축적부(75)에 축적되어 있는 지연 프로파일에 따른 값, 예를 들면, 지연 프로파일의 평균값을 이용할 수 있다. 지연 프로파일은, 현재의 비트 전에 송신된 각각의 비트가 현재의 비트에 끼치는 영향의 크기를 나타내기 때문에, 지연 프로파일에 따른 값을 가중 계수로서 이용함으로써, 비트가 틀렸는지의 여부의 판정 정밀도를 보다 향상시킬 수 있다.
또한, 전술한 설명에서는, 테스트 패턴 신호가, 7비트의 신호인 경우에, 7가지의 신호를 테스트 패턴 신호로서 이용하는 것으로 했지만, 테스트 패턴 신호로서는, 도 20에 도시하는 바와 같이, 각 비트가 「0」 또는 「1」일 때의 128(2의 7승)가지의 신호를 이용할 수 있다.
도 20에는, 각 비트가 「0」 또는 「1」일 때의 128개의 테스트 패턴 신호와, 그들 테스트 패턴 신호에 기초하여 취득되는 지연 프로파일의 예가 도시되어 있다.
이와 같이, 각 비트가 「0」 또는 「1」일 때의 테스트 패턴 신호에 대응한 지연 프로파일을 미리 취득함으로써, 예를 들면, 전술한 수학식 1의 연산을 행하지 않고, 실제로 수신한 신호와 동일한 비트의 배열로 이루어지는 테스트 패턴 신호에 대응한 지연 프로파일을 예측 왜곡으로서 이용할 수 있고, 이에 의해, 현재의 비트를 신속하게 결정할 수 있다.
전술한 일련의 처리는, 하드웨어에 의해 실행시키는 것도 할 수 있고, 소프트웨어에 의해 실행시킬 수도 있다. 일련의 처리를 소프트웨어에 의해 실행시키는 경우에는, 그 소프트웨어를 구성하는 프로그램이, 전용의 하드웨어에 내장되어 있는 컴퓨터, 또는, 각종의 프로그램을 인스톨함으로써, 각종의 기능을 실행하는 것이 가능한, 예를 들면 범용의 퍼스널 컴퓨터 등에, 프로그램 기록 매체로부터 인스톨된다.
도 21은, 전술한 일련의 처리를 프로그램에 의해 실행하는 퍼스널 컴퓨터의 구성의 예를 도시하는 블록도이다. CPU(Central Processing Unit)(201)는, ROM(Read Only Memory)(202), 또는 기억부(208)에 기억되어 있는 프로그램에 따라서 각종의 처리를 실행한다. RAM(Random Access Memory)(203)에는, CPU(201)가 실행하는 프로그램이나 데이터 등이 적절히 기억된다. 이들 CPU(201), ROM(202), 및 RAM(203)은, 버스(204)에 의해 서로 접속되어 있다.
CPU(201)에는 또한, 버스(204)를 통해서 입출력 인터페이스(205)가 접속되어 있다. 입출력 인터페이스(205)에는, 키보드, 마우스, 마이크로폰 등으로 이루어지는 입력부(206), 디스플레이, 스피커 등으로 이루어지는 출력부(207)가 접속되어 있다. CPU(201)는, 입력부(206)로부터 입력되는 명령에 대응하여 각종의 처리를 실행한다. 그리고, CPU(201)는, 처리의 결과를 출력부(207)에 출력한다.
입출력 인터페이스(205)에 접속되어 있는 기억부(208)는, 예를 들면 하드디 스크로 이루어지고, CPU(201)가 실행하는 프로그램이나 각종의 데이터를 기억한다. 통신부(209)는, 인터넷이나 로컬 에리어 네트워크 등의 네트워크를 통해서 외부의 장치와 통신한다.
또한, 통신부(209)를 통해서 프로그램을 취득하고, 기억부(208)에 기억하여도 된다.
입출력 인터페이스(205)에 접속되어 있는 드라이브(210)는, 자기 디스크, 광 디스크, 광 자기 디스크, 혹은 반도체 메모리 등의 리무버블 미디어(211)가 장착되었을 때, 그것들을 구동하고, 거기에 기록되어 있는 프로그램이나 데이터 등을 취득한다. 취득된 프로그램이나 데이터는, 필요에 따라서 기억부(208)에 전송되어, 기억된다.
컴퓨터에 인스톨되어, 컴퓨터에 의해 실행 가능한 상태로 되는 프로그램을 저장하는 프로그램 기록 매체는, 도 21에 도시하는 바와 같이, 자기 디스크(플렉시블 디스크를 포함함), 광 디스크(CD-ROM(Compact Disc-Read Only Memory), DVD(Digital Versatile Disc)를 포함함), 광 자기 디스크, 혹은 반도체 메모리 등으로 이루어지는 패키지 미디어인 리무버블 미디어(211), 또는, 프로그램이 일시적 혹은 영속적으로 저장되는 ROM(202)이나, 기억부(208)를 구성하는 하드디스크 등에 의해 구성된다. 프로그램 기록 매체에의 프로그램의 저장은, 필요에 따라서 라우터, 모뎀 등의 인터페이스인 통신부(209)를 통해서, 로컬 에리어 네트워크, 인터넷, 디지털 위성 방송이라고 하는, 유선 또는 무선의 통신 매체를 이용하여 행해진다.
또한, 본 발명은, 1심볼에 의해 1비트가 전송되는 변조 방식을 이용하는 장치 외, 예를 들면, QPSK(quadrature phase shift keying)이나, 8PSK(quadrature phase shift keying)와 같이, 1심볼에 의해 복수의 비트가 전송되는 변조 방식을 이용하는 장치에도 적용할 수 있다.
또한, 본 발명은, 신호 처리 장치 등의 케이스의 내부에서의 무선 통신뿐만 아니라, 지연 프로파일이 일정한 환경이면, 옥외에서의 무선 통신에도 적용할 수 있다. 또한, 케이블을 통해서 신호를 전송하는 데에 있어서, 케이블의 끝부에서 신호가 반사하고, 전송할 신호와 반사한 신호에 의해 발생하는 간섭도 정상적인 것이기 때문에, 이와 같은 케이블을 통해서 통신에, 본 발명을 적용함으로써, 통신의 품질을 향상시킬 수 있다.
또한, 예를 들면, 자계를 이용한 근접 통신에서는, 통신 거리가 한정되게 되기 때문에, 통신에 이용하는 안테나의 배치 등에 제한이 있지만, 신호 처리 장치(31)는, 안테나의 배치가 한정되지 않고, 고품질의 통신을 행할 수 있다.
또한, 전술한 플로우차트를 참조하여 설명한 각 처리는, 반드시 플로우차트로서 기재된 순서에 따라서 시계열로 처리할 필요는 없고, 병렬적 혹은 개별로 실행되는 처리(예를 들면, 병렬 처리 혹은 오브젝트에 의한 처리)도 포함하는 것이다.
또한, 당업자는 다양한 수정, 조합, 서브-조합 및 변경이 부가된 특허청구범위 또는 그 균등물의 범주내에서 설계 조건 및 여러 팩터에 따라 구현될 수 있다는 것을 알 수 있다.
도 1은 신호 처리 장치의 구성예를 도시하는 블록도.
도 2는 본 발명의 일 실시예에 따른 신호 처리 장치의 구성예를 도시하는 사시도.
도 3은 본 발명의 일 실시예에 따른 신호 처리 장치의 구성예를 도시하는 블록도.
도 4는 신호 라우터로부터 기능 블록에 송신되는 비트의 신호값에 의해 나타내는 파형에 생기는 왜곡에 대해서 설명하는 도면.
도 5는 신호 라우터 및 기능 블록의 구성예를 도시하는 블록도.
도 6은 신호 라우터가 테스트 패턴 신호를 송신하고, 기능 블록이 지연 프로파일을 취득하는 처리를 설명하는 플로우차트.
도 7은 기능 블록에 의해 취득되는 지연 프로파일의 예를 도시하는 도면.
도 8은 기능 블록의 구성예를 도시하는 블록도.
도 9는 수신 신호, 왜곡-제거 파형, 및 비교값이 나타내는 파형의 예를 도시하는 도면.
도 10은 왜곡-제거부의 구성예를 도시하는 블록도.
도 11은 비교값 산출부의 구성예를 도시하는 블록도.
도 12는 오류 정정 후보 추출부의 구성예를 도시하는 블록도.
도 13은 비교값 산출부가 산출하는 비교값을 설명하는 도면.
도 14는 비교값 산출부가 산출하는 비교값을 설명하는 도면.
도 15는 오류 정정 후보 추출부가 생성하는 오류 계수를 설명하는 도면.
도 16은 기능 블록이 수신 신호의 비트를 결정하고, 결정된 비트의 오류를 정정하는 처리를 설명하는 플로우차트.
도 17은 오류 정정 후보 추출부가 실행하는 처리를 설명하는 플로우차트.
도 18은 오류 후보 레벨값을 구하는 다른 예를 설명하는 도면.
도 19는 오류 후보 레벨값을 구하는 다른 예를 설명하는 도면.
도 20은 테스트 패턴 신호와 지연 프로파일의 예를 도시하는 도면.
도 21은 퍼스널 컴퓨터의 구성의 예를 도시하는 블록도.
<도면의 주요 부분에 대한 부호의 설명>
31: 송신 처리 장치
32: 케이스
33: 전원 모듈
34: 플랫폼 기판
35: 입력 기판
35a: 안테나
361 내지 363: 신호 처리 기판
36a1 내지 36a3: 안테나
37: 출력 기판
37a: 안테나
431 내지 434: 커넥터
44: 입력 셀렉터
45: 신호 라우터
45a: 안테나
461 내기 463: 기능 블록
36a1 내지 36a3: 안테나
47: 커넥터
48: 리모트 커맨더
49: 조작부
50: 시스템 제어 블록
50a: 안테나
61: 송신측 제어부
62: 테스트 패턴 생성부
63: 무선 송신부
71: 수신측 제어부
72: 테스트 패턴 생성부
73: 무선 수신부
74: 통계 처리부
75: 지연 프로파일 축적부
81: 수신부
82: A/D 컨버터
83: 클래스 레지스터
91: 지연 프로파일 공급부
921 내지 92n: 승산기
101: 지연 프로파일 공급부
102: 승산기
103: 감산기
111: 기준값 판정부
1121 내지 112n: 지연 프로파일 공급부
1131 내지 113n: 비교값 산출부
114: 선택부

Claims (7)

  1. 특정의 심볼 전에 송신된 심볼의 값에 따라서, 상기 특정의 심볼의 신호값이 나타내는 파형에, 정상적인 왜곡(stationary distortion)이 생기는 송신 경로를 통해서 송신되는 신호를 처리하는 신호 처리 장치로서,
    상기 송신 경로를 통해서 송신된 신호로부터, 상기 특정의 심볼의 신호값을 취득하는 취득 수단과,
    상기 특정의 심볼 전에 송신된 심볼의 값에 따라서, 상기 특정의 심볼의 신호값이 나타내는 파형의 왜곡의 특성에 기초하여 상기 특정의 심볼의 신호값이 나타내는 파형에 생기는 것으로 예측되는 왜곡을, 상기 취득 수단이 취득한 상기 특정의 심볼의 신호값이 나타내는 파형으로부터 제거함으로써 왜곡 제거 파형을 산출하는 왜곡 제거 수단과,
    상기 특정의 심볼이 취할 수 있는 값마다, 상기 특정의 심볼의 값에 따른 상기 특정의 심볼의 신호값이 나타내는 파형의 특성에 기초하여 예측되는 상기 특정의 심볼의 신호값을, 상기 왜곡 제거 수단이 산출한 상기 왜곡 제거 파형의 신호값으로부터 감산하여, 상기 특정의 심볼이 취할 수 있는 값마다의 비교값을 산출하는 비교값 산출 수단과,
    상기 특정의 심볼이 취할 수 있는 값마다의 상기 비교값을 비교하여, 가장 작은 상기 비교값의 산출에 이용된 상기 특정의 심볼의 값을, 상기 전송 경로를 통해서 전송된 신호의 특정 심볼의 값으로서 결정하고, 모든 비교값 중 가장 작은 비 교값을 검출하고, 상기 가장 작은 비교값이 상기 비교값 산출에서 얻어진 특정 심볼에 의해 취해진 값을 특정 심볼의 값으로서 이용하는 결정 수단과,
    상기 특정의 심볼 전에 송신되어 상기 결정 수단에 의해 결정된 소정의 수의 심볼의 값과, 상기 왜곡의 특성과, 상기 가장 작은 비교값에 기초하여, 상기 소정의 수의 심볼 각각의 값에 대하여, 틀린 정도를 나타내는 오류 계수(error suspicion level value)를 생성하는 오류 정정 후보 추출 수단(suspected error detecting means)과,
    상기 오류 정정 후보 추출 수단이 생성한 상기 오류 계수에 따라서, 상기 결정 수단에 의해 결정된 상기 심볼의 값을 정정하는 오류 정정 수단
    을 포함하는 신호 처리 장치.
  2. 제1항에 있어서,
    상기 오류 정정 후보 추출 수단은,
    상기 결정 수단에 의해 결정된 소정의 수의 심볼의 값을, 다른 허용가능한 값으로 치환한 치환값과, 상기 왜곡의 특성과, 상기 가장 작은 비교값을 이용하여, 상기 비교값을 다시 산출하는 비교값 재산출 수단과,
    상기 비교값 재산출 수단이 산출한 상기 비교값 중, 가장 작은 심볼값에서 상기 치환값에 대응하는 심볼을 검출하고, 검출된 상기 심볼을 오류 후보 심볼로서 선택하는 선택 수단
    을 포함하고,
    상기 결정 수단에 의해 상기 특정의 심볼의 값이 결정될 때마다, 상기 비교값 재산출 수단에 의한 비교값의 산출과, 상기 선택 수단에 의한 오류 후보 심볼의 선택이 행해지고, 특정의 심볼이 상기 선택 수단에 의해 오류 후보 심볼로서 선택된 횟수를, 상기 특정의 심볼에 대한 오류 계수로 하는 신호 처리 장치.
  3. 제2항에 있어서,
    상기 오류 정정 후보 추출 수단은, 상기 선택 수단에 의해 오류 후보 심볼로서 선택된 횟수에, 소정의 가중 계수를 곱하여 산출한 값을, 상기 특정의 심볼에 대한 오류 계수로 하는 신호 처리 장치.
  4. 제1항에 있어서,
    소정의 값을 취하는 복수의 상기 심볼로 이루어지는 테스트 신호를 수신하는 수신 수단과,
    상기 수신 수단이 수신한 상기 테스트 신호의 특정한 심볼의 신호값과, 상기 테스트 신호의 복수의 심볼의 값에 기초하여, 상기 왜곡의 특성을 구하는 특성 취득 수단
    을 더 포함하는 신호 처리 장치.
  5. 특정의 심볼 전에 송신된 심볼의 값에 따라서, 상기 특정의 심볼의 신호값이 나타내는 파형에, 정상적인 왜곡이 생기는 전송 경로를 통해서 전송되는 신호를 처 리하는 신호 처리 방법에 있어서,
    상기 전송 경로를 통해서 전송된 신호로부터, 상기 특정의 심볼의 신호값을 취득하는 단계와,
    상기 특정의 심볼 전에 송신된 심볼의 값에 따라서, 상기 특정의 심볼의 신호값이 나타내는 파형의 왜곡 특성에 기초하여 상기 특정의 심볼의 신호값이 나타내는 파형에 생기는 것으로 예측되는 왜곡을, 상기 전송 경로를 통해서 전송된 신호로부터 취득된 상기 특정의 심볼의 신호값이 나타내는 파형으로부터 제거함으로써 왜곡 제거 파형을 산출하는 단계와,
    상기 특정의 심볼이 취할 수 있는 값마다, 상기 특정의 심볼의 값에 따른 상기 특정의 심볼의 신호값이 나타내는 파형의 특성에 기초하여 예측되는 상기 특정의 심볼의 신호값을, 상기 왜곡 제거 파형의 신호값으로부터 감산하여, 상기 특정의 심볼이 취할 수 있는 값마다의 비교값을 산출하는 단계와,
    상기 특정의 심볼이 취할 수 있는 값마다의 상기 비교값을 비교하여, 가장 작은 상기 비교값의 산출에 이용된 상기 특정의 심볼의 값을, 상기 전송 경로를 통해서 전송된 신호의 특정 심볼의 값으로서 결정하고, 모든 비교값 중 가장 작은 비교값을 검출하고, 상기 가장 작은 비교값이 상기 비교값 산출에서 얻어진 특정 심볼에 의해 취해진 값을 특정 심볼의 값으로서 이용하는 결정 단계와,
    상기 특정의 심볼 전에 송신되어 결정된 소정의 수의 심볼의 값과, 상기 왜곡의 특성과, 상기 가장 작은 비교값에 기초하여, 상기 소정의 수의 심볼 각각의 값에 대하여, 틀린 정도를 나타내는 오류 계수를 생성하는 단계와,
    상기 오류 계수에 따라서, 결정된 상기 심볼의 값을 정정하는 단계
    를 포함하는 신호 처리 방법.
  6. 특정의 심볼 전에 송신된 심볼의 값에 따라서, 상기 특정의 심볼의 신호값이 나타내는 파형에, 정상적인 왜곡이 생기는 전송 경로를 통해서 전송되는 신호를 처리하는 신호 처리를 컴퓨터에 실행시키는 프로그램으로서,
    상기 전송 경로를 통해서 전송된 신호로부터, 상기 특정의 심볼의 신호값을 취득하는 단계와,
    상기 특정의 심볼 전에 송신된 심볼의 값에 따라서, 상기 특정의 심볼의 신호값이 나타내는 파형의 왜곡 특성에 기초하여 상기 특정의 심볼의 신호값이 나타내는 파형에 생기는 것으로 예측되는 왜곡을, 상기 전송 경로를 통해서 전송된 신호로부터 취득된 상기 특정의 심볼의 신호값이 나타내는 파형으로부터 제거함으로써 왜곡 제거 파형을 산출하는 단계와,
    상기 특정의 심볼이 취할 수 있는 값마다, 상기 특정의 심볼의 값에 따른 상기 특정의 심볼의 신호값이 나타내는 파형의 특성에 기초하여 예측되는 상기 특정의 심볼의 신호값을, 상기 왜곡 제거 파형의 신호값으로부터 감산하여, 상기 특정의 심볼이 취할 수 있는 값마다의 비교값을 산출하는 단계와,
    상기 특정의 심볼이 취할 수 있는 값마다의 상기 비교값을 비교하여, 가장 작은 상기 비교값의 산출에 이용된 상기 특정의 심볼의 값을, 상기 전송 경로를 통해서 전송된 신호의 특정 심볼의 값으로서 결정하는 단계와,
    상기 특정의 심볼 전에 송신되어 결정된 소정의 수의 심볼의 값과, 상기 왜곡의 특성과, 상기 가장 작은 비교값에 기초하여, 상기 소정의 수의 심볼 각각의 값에 대하여, 틀린 정도를 나타내는 오류 계수를 생성하는 단계와,
    상기 오류 계수에 따라서, 결정된 상기 심볼의 값을 정정하는 단계
    를 포함하는 프로그램.
  7. 특정의 심볼 전에 송신된 심볼의 값에 따라서, 상기 특정의 심볼의 신호값이 나타내는 파형에, 왜곡이 생기는 송신 경로를 통해서 송신되는 신호를 처리하는 신호 처리 장치로서,
    상기 송신 경로를 통해서 송신된 신호로부터, 상기 특정의 심볼의 신호값을 취득하는 취득부와,
    상기 특정의 심볼 전에 송신된 심볼의 값에 따라서, 상기 특정의 심볼의 신호값이 나타내는 파형의 왜곡의 특성에 기초하여 상기 특정의 심볼의 신호값이 나타내는 파형에 생기는 것으로 예측되는 왜곡을, 상기 취득부가 취득한 상기 특정의 심볼의 신호값이 나타내는 파형으로부터 제거함으로써 왜곡 제거 파형을 산출하는 왜곡 제거부와,
    상기 특정의 심볼이 취할 수 있는 값마다, 상기 특정의 심볼의 값에 따른 상기 특정의 심볼의 신호값이 나타내는 파형의 특성에 기초하여 예측되는 상기 특정의 심볼의 신호값을, 상기 왜곡 제거부가 산출한 상기 왜곡 제거 파형의 신호값으로부터 감산하여, 상기 특정의 심볼이 취할 수 있는 값마다의 비교값을 산출하는 비교값 산출부와,
    상기 특정의 심볼이 취할 수 있는 값마다의 상기 비교값을 비교하여, 가장 작은 상기 비교값의 산출에 이용된 상기 특정의 심볼의 값을, 상기 전송 경로를 통해서 전송된 신호의 특정 심볼의 값으로서 결정하고, 모든 비교값 중 가장 작은 비교값을 검출하고, 상기 가장 작은 비교값이 상기 비교값 산출에서 얻어진 특정 심볼에 의해 취해진 값을 특정 심볼의 값으로서 이용하는 결정부와,
    상기 특정의 심볼 전에 송신되어 상기 결정부에 의해 결정된 소정의 수의 심볼의 값과, 상기 왜곡의 특성과, 상기 가장 작은 비교값에 기초하여, 상기 소정의 수의 심볼 각각의 값에 대하여, 틀린 정도를 나타내는 오류 계수를 생성하는 오류 정정 후보 추출부와,
    상기 오류 정정 후보 추출부가 생성한 상기 오류 계수에 따라서, 상기 결정부에 의해 결정된 상기 심볼의 값을 정정하는 오류 정정부
    를 포함하는 신호 처리 장치.
KR1020070136810A 2006-12-26 2007-12-24 신호 처리 장치, 신호 처리 방법, 및 프로그램 KR20080060180A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2006-00350357 2006-12-26
JP2006350357A JP4867649B2 (ja) 2006-12-26 2006-12-26 信号処理装置および信号処理方法、並びにプログラム

Publications (1)

Publication Number Publication Date
KR20080060180A true KR20080060180A (ko) 2008-07-01

Family

ID=39612215

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070136810A KR20080060180A (ko) 2006-12-26 2007-12-24 신호 처리 장치, 신호 처리 방법, 및 프로그램

Country Status (4)

Country Link
US (1) US7991078B2 (ko)
JP (1) JP4867649B2 (ko)
KR (1) KR20080060180A (ko)
CN (1) CN101212596B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100949532B1 (ko) * 2008-09-29 2010-03-25 연세대학교 산학협력단 전송 프레임의 심볼 오류를 검출 보상하는 다중 심볼 차등 복호화 장치와 그 방법, 상기 다중 심볼 차등 복호화 장치를 구비하는 이동 방송 수신기, 및 상기 이동 방송 수신기를 구비하는 이동 방송 시스템

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4947353B2 (ja) * 2006-12-26 2012-06-06 ソニー株式会社 信号処理装置および信号処理方法、並びにプログラム
CN102256157B (zh) * 2010-05-20 2013-04-03 北京创毅视讯科技有限公司 一种判断移动模拟电视视频信号畸变的方法和装置
EP2445120B1 (en) * 2010-10-25 2016-09-14 Telefonaktiebolaget LM Ericsson (publ) Wireless communications system and method
US10541610B1 (en) * 2018-08-21 2020-01-21 Texas Instruments Incorporated Spectral shaping of spread spectrum clocks/frequencies through post processing
CN113630667B (zh) * 2020-05-08 2023-01-03 上海诺基亚贝尔股份有限公司 用于光通信的方法、设备、装置和计算机可读介质

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5596752A (en) * 1979-01-17 1980-07-23 Nec Corp Signal discrimination unit
JPH07107985B2 (ja) * 1986-01-24 1995-11-15 株式会社日立製作所 波形補償方法
US6614836B1 (en) * 2000-01-28 2003-09-02 Intersil Americas Inc. Biased-corrected rake receiver for direct sequence spread spectrum waveform
JP2003218963A (ja) * 2001-12-07 2003-07-31 Applied Microcircuits Corp 非因果的チャネル等化のためのフィードフォワード／フィードバックシステムおよび方法
JP4618956B2 (ja) 2001-12-10 2011-01-26 ソニー株式会社 信号処理装置、信号処理方法、信号処理システム、プログラム及び媒体
FI20020715A0 (fi) * 2002-04-12 2002-04-12 Nokia Corp Menetelmä monikäyttöhäiriön poistamiseksi ja vastaanotin
KR20040019499A (ko) * 2002-08-28 2004-03-06 삼성전자주식회사 등화속도를 향상시키는 등화기를 갖는 단일반송파수신기및 그의 등화방법
KR20040021162A (ko) * 2002-09-02 2004-03-10 삼성전자주식회사 등화성능을 향상시키는 등화기를 갖는 잔류측파대수신기및 그의 등화방법
US7433401B1 (en) * 2003-05-22 2008-10-07 Marvell International Ltd. Mixed-mode signal processor architecture and device
US7463680B2 (en) * 2003-12-16 2008-12-09 California Institute Of Technology Deterministic jitter equalizer
CN100347966C (zh) * 2005-05-26 2007-11-07 哈尔滨工业大学 一种超宽带脉冲波形信号的构造和接收方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100949532B1 (ko) * 2008-09-29 2010-03-25 연세대학교 산학협력단 전송 프레임의 심볼 오류를 검출 보상하는 다중 심볼 차등 복호화 장치와 그 방법, 상기 다중 심볼 차등 복호화 장치를 구비하는 이동 방송 수신기, 및 상기 이동 방송 수신기를 구비하는 이동 방송 시스템

Also Published As

Publication number Publication date
CN101212596B (zh) 2010-09-01
JP4867649B2 (ja) 2012-02-01
CN101212596A (zh) 2008-07-02
US7991078B2 (en) 2011-08-02
JP2008160766A (ja) 2008-07-10
US20080212723A1 (en) 2008-09-04

Similar Documents

Publication Publication Date Title
KR20080060180A (ko) 신호 처리 장치, 신호 처리 방법, 및 프로그램
KR100355326B1 (ko) Ｏｆｄｍ 통신 장치 및 전파로 추정 방법
US7555080B2 (en) Digital broadcasting receiving system and equalizing method thereof
JP2011234223A (ja) 等化装置及び放送受信装置
CA2510496A1 (en) Symbol timing error detector that uses a channel profile of a digital receiver and a method of detecting a symbol timing error
JP4947353B2 (ja) 信号処理装置および信号処理方法、並びにプログラム
KR101556636B1 (ko) 데이터 채널을 이용한 채널 추정 방법 및 장치
KR100840608B1 (ko) 인터리브된 주파수 분할 다중 접속을 위한 주파수 오프셋보상 방법 및 장치
JP4947354B2 (ja) 信号処理装置および信号処理方法、並びにプログラム
WO2024051461A1 (zh) 数字接收机基带信号降采样方法、装置、终端及存储介质
JP2009246764A (ja) 送信装置、送信方法、受信装置、受信方法、およびプログラム
JP4858162B2 (ja) 信号処理装置および信号処理方法、並びにプログラム
KR101376452B1 (ko) 신호처리 장치, 신호처리 방법, 및 기록 매체
US7876243B2 (en) Transmission device and transmission method, information processing device and information processing method, and program
KR100836152B1 (ko) 이동통신단말기 및 그 채널 상태 측정 방법
JP6441751B2 (ja) クロストーク補償装置及びクロストーク除去方法
CN117811880B (zh) 基于下一代无源光网络的通信方法
JP4555651B2 (ja) 通信方法およびそれを利用した無線装置
JP2009164928A (ja) 送信装置、及び送信方法、受信装置、及び受信方法、情報処理装置、及び情報処理方法、並びにプログラム
JP2020053839A (ja) 受信装置、受信方法、プログラム

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application