KR20080059308A - 4점 저항 측정을 위한 인라인 위치 에러 제거 - Google Patents

4점 저항 측정을 위한 인라인 위치 에러 제거 Download PDF

Info

Publication number
KR20080059308A
KR20080059308A KR1020087011814A KR20087011814A KR20080059308A KR 20080059308 A KR20080059308 A KR 20080059308A KR 1020087011814 A KR1020087011814 A KR 1020087011814A KR 20087011814 A KR20087011814 A KR 20087011814A KR 20080059308 A KR20080059308 A KR 20080059308A
Authority
KR
South Korea
Prior art keywords
probe
arms
probe arms
point
current
Prior art date
Application number
KR1020087011814A
Other languages
English (en)
Other versions
KR101341235B1 (ko
Inventor
토벤 미카엘 한센
Original Assignee
카프레스 에이/에스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 카프레스 에이/에스 filed Critical 카프레스 에이/에스
Publication of KR20080059308A publication Critical patent/KR20080059308A/ko
Application granted granted Critical
Publication of KR101341235B1 publication Critical patent/KR101341235B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R27/00—Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
    • G01R27/02—Measuring real or complex resistance, reactance, impedance, or other two-pole characteristics derived therefrom, e.g. time constant
    • G01R27/08—Measuring resistance by measuring both voltage and current

Abstract

본 발명은 4점 프로브들을 이용하는 저항 측정에 있어서 위치 에러들의 감소를 위한 보정 인자를 계산하기 위한 방법에 관한 것이다. 4점 프로브는 본체, 및 프로브를 각각 포함하는 4개의 프로브 아암을 구비하고, 프로브 아암들은 본체로부터 평행하게 연장한다. 4점 프로브는 프로브들과, 전기 신호들을 송수신하는 테스트 장치 간의 전기적 접촉을 설정하기 위한 전기적 접촉점들을 포함한다. 상기 방법은 테스트 샘플의 표면과 접촉하도록 상기 프로브 아암들을 배치하는 단계; 제1 및 제2 프로브 아암을 포함하는 제1 세트, 및 제3 및 제4 프로브 아암을 포함하는 제2 세트를 선택하는 단계; 상기 테스트 장치로부터의 제1 전류를 상기 제1 세트의 제1 프로브 아암을 통해 상기 제1 세트의 제2 프로브 아암에 인가하는 단계 - 상기 제1 전류는 상기 테스트 샘플을 통해 전파함 - ; 상기 제2 세트의 제3 및 제4 프로브 아암들 사이에서 제1 유도 전압을 검출하는 단계; 및 상기 제1 전압과 상기 제1 전류의 비인 제1 4점 저항(Rfirst)을 계산하는 단계는 포함할 수 있다. 또한, 상기 방법은 제1 및 제2 프로브 아암을 포함하는 제3 세트 - 상기 제3 세트는 상기 제1 세트의 프로브 아암들보다 많지 않은 프로브 아암을 포함함 - , 및 제3 및 제4 프로브 아암을 포함하는 제4 세트 - 상기 제4 세트는 상기 제2 세트의 프로브 아암들보다 많지 않은 프로브 아암을 포함함 - 를 선택하는 단계; 상기 테스트 장치로부터의 제2 전류를 상기 제3 세트의 제1 프로브 아암을 통해 상기 제3 세트의 제2 프 로브 아암에 인가하는 단계 - 상기 제2 전류는 상기 테스트 샘플을 통해 전파함 - ; 상기 제4 세트의 제3 및 제4 프로브 아암들에서 제2 유도 전압을 검출하는 단계; 상기 제2 전압과 상기 제2 전류의 비인 제2 4점 저항(Rsecond)을 계산하는 단계를 포함할 수 있다. 또한, 상기 방법은 상기 제1 및 제2 4점 저항에 기초하여 보정 인자를 계산하는 단계를 포함할 수 있다.
4점 프로브, 저항 측정, 위치 에러, 보정 인자, 유도 전압

Description

4점 저항 측정을 위한 인라인 위치 에러 제거{ELIMINATING INLINE POSITIONAL ERRORS FOR FOUR-POINT RESISTANCE MEASUREMENT}
본 발명은 저항 측정에 있어서 위치 에러들을 줄이거나 제거하기 위한 보정 인자들을 계산하는 시스템 및 방법, 및 테스트 샘플들의 시트 저항을 결정하기 위한 저항 측정을 수행하는 방법 및 시스템에 관한 것이다. 또한, 본 발명은 테스트 샘플의 특유의 전기적 특성을 얻기 위한 방법에 관한 것이다.
관련 시스템들 및 방법들은 US 2004/0183554, US 6,943,571, US 4,703,252, US 5,691,648, US 6,747,445, US 2005/0151552, US 2005/0081609, US 3,735,254, US 3,456,186, WO 94/11745 및 US 2005/0062448과 같은 공보들에서 발견될 수 있다. 전술한 US 특허 공보들 모두에 대해 참조가 이루어지며, 이들 모두는 모든 목적을 위해 그 전체가 참조로서 본 명세서에 포함된다.
테스트 샘플의 저항, 테스트 샘플의 표면 및 측정을 수행하는 데 사용되는 프로브가 테스트 샘플의 표면과 접촉되는 방법을 결정하는 저항 측정을 수행할 때, 개별 프로브들 간의 거리가 추정된 거리와 다르고, 따라서 테스트 샘플의 표면에서의 전류 분포가 추정된 바와 같지 않도록 테스트 프로브의 프로브 아암들이 배치되는 사실에 의해 에러들이 발생한다. 본 발명은 특히 4점 프로브 저항 측정에 있어 서 인라인 위치 에러들을 제거하기 위한 방법 및 시스템을 제공한다.
US 2004/0183554에 개시된 바와 같은 방법들은 여러 단점을 갖는데, 예를 들어, 이 방법은 공칭 간격에 대한 지식을 필요로 한다. 또한, 공칭 간격에는 어떠한 제거 편차도 존재하지 않는다. 또한, 공지 방법들은 근사적이다. 따라서, 정확한 방법에 대한 요구가 존재한다.
<발명의 요약>
본 발명의 제1 양태에 따르면, 4점 프로브들을 이용하는 저항 측정에 있어서 위치 에러들의 감소를 위한 보정 인자를 계산하기 위한 방법이 제공된다. 4점 프로브는 본체, 및 프로브를 각각 포함하는 4개의 프로브 아암을 구비하고, 프로브 아암들은 본체로부터 평행하게 연장하고, 4점 프로브는 프로브들과, 전기 신호들을 송수신하는 테스트 장치 간의 전기적 접촉을 설정하기 위한 전기적 접촉점들을 포함하고, 방법은
테스트 샘플의 표면과 접촉하도록 프로브 아암들을 배치하는 단계;
제1 및 제2 프로브 아암을 포함하는 제1 세트, 및 제3 및 제4 프로브 아암을 포함하는 제2 세트를 선택하는 단계;
테스트 장치로부터의 제1 전류를 제1 세트의 제1 프로브 아암을 통해 제1 세트의 제2 프로브 아암에 인가하는 단계 - 제1 전류는 상기 테스트 샘플을 통해 전파함 - ;
제2 세트의 제3 및 제4 프로브 아암들 사이에서 제1 유도 전압을 검출하는 단계;
제1 전압과 제1 전류의 비인 제1 4점 저항(Rfirst)을 계산하는 단계;
제1 및 제2 프로브 아암을 포함하는 제3 세트 - 제3 세트는 제1 세트의 프로브 아암들보다 많지 않은 프로브 아암을 포함함 - , 및 제3 및 제4 프로브 아암을 포함하는 제4 세트 - 제4 세트는 제2 세트의 프로브 아암들보다 많지 않은 프로브 아암을 포함함 - 를 선택하는 단계;
테스트 장치로부터의 제2 전류를 제3 세트의 제1 프로브 아암을 통해 제3 세트의 제2 프로브 아암에 인가하는 단계 - 제2 전류는 상기 테스트 샘플을 통해 전파함 - ;
제4 세트의 제3 및 제4 프로브 아암들에서 제2 유도 전압을 검출하는 단계;
제2 전압과 제2 전류의 비인 제2 4점 저항(Rsecond)을 계산하는 단계;
제1 및 제2 4점 저항에 기초하여 보정 인자를 계산하는 단계
를 포함할 수 있다.
본 발명은 4점 프로브들에 관련되지만, 프로브들은 적어도 하나의 프로브를 각각 포함하는 4개보다 많은 프로브 아암들을 포함할 수 있으며, 측정은 예를 들어 이들 프로브 중 4개를 이용하여 수행될 수 있다. 또한, 프로브 아암들은 프로브 본체로부터 평행하게 연장될 필요는 없지만, 프로브들은 프로브 아암들의 단부에서 일렬로 배열되는 것이 바람직한데, 이는 프로브 아암들이 선형 또는 사각형이 아닌 다른 기하 배열을 가질 수 있음을 의미한다.
프로브 및 테스트 샘플은 테스트 샘플 및 프로브를 각각 유지하기 위한 둘 이상의 홀더를 갖는 테스트 장치 내에 배열되는 것이 바람직하다. 테스트 프로브 및 테스트 샘플은 테스트 프로브 및 테스트 샘플이 접촉하도록 테스트 프로브 또는 테스트 샘플 또는 양자를 이동시킴으로써 서로 접촉된다. 테스트 프로브와 테스트 샘플 간의 접촉의 검증은 예를 들어 광학적으로/시각적으로 또는 접촉을 검증하기 위한 전기적 방법들을 이용하여 검증될 수 있다.
이상적으로는, 프로브들이 미리 정의되거나 공지된 간격을 갖게끔 인라인 배치되도록, 테스트 샘플의 표면이 편평하고, 테스트 프로브의 프로브 아암들이 테스트 샘플의 표면과 접촉되지만, 실제로는 그렇지 않으므로, 본 발명은 테스트 샘플의 표면 상의 프로브들의 비 이상적인 배치에 의해 발생하는 에러들을 줄이거나 제거하기 위한 향상된 보정 인자를 계산하는 방법을 제공한다.
4점 프로브에서, 테스트 프로브의 4개의 프로브 아암 중 2개의 프로브 아암을 포함하는 제1 세트가 선택되고, 제1 세트의 프로브 아암들과 다른 2개의 프로브 아암을 포함하는 제2 그룹이 선택된다. 제1 세트의 프로브 아암들 중 하나에 전류가 인가되어, 테스트 샘플의 표면을 통해 전류가 전파된다. 이에 따라, 테스트 샘플 내에 전압이 유도된다. 이어서, 이러한 유도 전압은 프로브 아암들의 제2 세트의 제1 및 제2 프로브 아암을 이용하여 측정 또는 결정될 수 있다.
인가된 전류 및 측정된 전압으로부터, 전압과 전류 간의 비로서 4점 저항이 계산될 수 있다. 시트 저항도 측정될 수 있다.
제1 및 제2 프로브 아암을 포함하는 제3 세트가 선택되고 제공되며, 프로브는 4개의 프로브 아암만을 포함하면 프로브는 제1 세트 또는 대안으로 제2 세트의 프로브 아암들 중 하나만을 포함할 수 있다. 프로브 아암들의 제4 세트가 선택되고, 제4 세트의 프로브 아암들은 제2 세트 또는 대안으로 제1 세트의 프로브 아암들보다 많지 않은 프로브 아암을 포함한다.
이어서, 제3 세트의 프로브 아암들 또는 대안으로 제4 세트의 프로브 아암들 상에 제2 전류가 인가된다. 전류가 테스트 샘플의 표면을 통해 전파함에 따라, 제4 세트, 대안으로 제3 세트의 프로브 아암들에서 결정 또는 측정될 수 있는 전압이 유도된다. 전술한 바와 같이, 제2 전압과 전류의 비에 기초하여 4점 시트 저항이 계산될 수 있다.
일 실시예에서, Rfirst/Rsecond=1-(ln(1-γ)/ln(γ))로 주어지는 2개의 4점 저항 간의 관계에 의해 보정 인자의 계산이 수행된다. 이어서, 보정 인자는 Csecond=2π/ln(γ)로 주어지고, 시트 저항은 Rsq=CsecondRsecond로 주어진다.
인자 γ는 수치적 방법들의 이용을 필요로 할 수 있다. γ는 본 명세서의 다른 곳에서 설명되는 바와 같은 4점 프로브의 프로브들의 기하 배열에 의존하는 인자이다.
본 발명의 교시에 따르면, 제1 양태에 따른 방법은 보정 인자를 이용하여 상기 테스트 샘플의 저항을 계산하기 위한 측정을 수행하는 단계를 더 포함할 수 있다.
주어진 프로브 아암들의 배열에 대한 보정 인자를 계산한 후, 프로브 아암들은 전술한 측정 및 계산을 수행하는 동안 이동되지 않는 것이 바람직하다. 이어 서, 시트 저항은 위에서 계산된 바와 같은 보정 인자를 이용하여 계산될 수 있다. 제2 4점 저항이 전술한 바와 같이 사용되지만, 대안으로 제1 4점 저항이 테스트 샘플의 시트 저항을 계산하는 데 사용될 수 있다.
이롭게도, 프로브들은 원격 위치로 반복 이동될 수 있으며, 청구항 1 및 2의 단계들이 각 위치에 대해 반복 수행된다.
다수의 위치에서 테스트 샘플의 시트 저항을 결정하는 것이 필요할 수 있으며, 이어서 테스트 프로브는 이러한 위치들로 단계적으로 이동될 수 있고, 이 위치들에서 보정 인자의 계산이 수행될 수 있으며, 시트 저항의 후속 측정 또는 결정이 이루어진다.
본 발명의 제2 양태는 위치 에러들의 감소 또는 제거를 위한 향상된 보정 인자를 이용하는 4점 프로브들을 이용하여 저항 측정을 수행하는 방법에 관한 것으로서, 4점 프로브는 본체, 및 프로브를 각각 포함하는 4개의 프로브 아암을 구비하고, 프로브 아암들은 본체로부터 평행하게 연장하고, 4점 프로브는 프로브들과, 전기 신호들을 송수신하는 테스트 장치 간의 전기적 접촉을 설정하기 위한 전기 접촉점들을 포함하며, 방법은
테스트 샘플의 표면과 접촉하도록 프로브 아암들을 배치하는 단계;
제1 및 제2 프로브 아암을 포함하는 제1 세트, 및 제3 및 제4 프로브 아암을 포함하는 제2 세트를 선택하는 단계;
테스트 장치로부터의 전류를 제1 세트의 제1 프로브 아암을 통해 제1 세트의 제2 프로브 아암에 인가하는 단계 - 제1 전류는 상기 테스트 샘플을 통해 전파함 - ;
제2 세트의 제3 및 제4 프로브 아암들에서 제1 유도 전압을 검출하는 단계;
제1 전압과 제1 전류의 비인 제1 4점 저항(Rfirst)을 계산하는 단계;
제1 및 제2 프로브 아암을 포함하는 제3 세트 - 제3 세트는 제1 세트의 프로브 아암들보다 많지 않은 프로브 아암을 포함함 - , 및 제3 및 제4 프로브 아암을 포함하는 제4 세트 - 제4 세트는 제2 세트의 프로브 아암들보다 많지 않은 프로브 아암을 포함함 - 를 선택하는 단계;
테스트 장치로부터의 제2 전류를 제3 세트의 제1 프로브 아암을 통해 제3 세트의 제2 프로브 아암에 인가하는 단계 - 제2 전류는 테스트 샘플을 통해 전파함 - ;
제4 세트의 제3 및 제4 프로브 아암들 사이에서 제2 유도 전압을 검출하는 단계;
제2 전압과 상기 제2 전류의 비인 제2 4점 저항(Rsecond)을 계산하는 단계;
상기 제1 및 제2 4점 저항에 기초하여 보정 인자를 계산하는 단계;
상기 보정 인자를 이용하여 상기 테스트 샘플의 저항을 계산하는 단계
를 포함한다.
제2 양태에 따른 방법은 본 발명의 제1 양태와 관련하여 언급된 임의의 특징들을 포함할 수 있다.
본 발명의 제3 양태는 테스트 샘플 및 테스트 프로브를 각각 유지하기 위한 제1 및 제2 홀더, 제1 및/또는 제2 양태에 따른 방법의 컴퓨터 구현을 저장하기 위한 메모리 디바이스 및 제1 및/또는 제2 양태에 따른 방법의 컴퓨터 구현을 실행하기 위한 마이크로프로세서를 구비하는 테스트 장치에 관한 것이다.
본 발명의 제3 양태에 따른 테스트 장치는 본 발명의 제1 및/또는 제2 양태와 관련하여 언급된 방법의 임의의 특징들을 포함할 수 있다.
제4 양태에서, 본 발명은 본체, 및 프로브 팁을 각각 포함하는 복수의 프로브 아암을 구비한 프로브를 이용하여 테스트 샘플의 특유의 전기적 특성을 얻기 위한 방법에 관한 것으로서,
특유의 전기적 특성은 저항 특성을 포함하고, 복수는 적어도 4개이고, 프로브 아암들은 본체로부터 평행하게 연장하고, 프로브는 프로브 팁들과, 프로브 팁들에 대해 전기 신호들을 송수신하는 테스트 장치 간의 전기적 접촉을 설정하기 위한 전기적 접촉점들을 포함하며, 방법은
(a) 테스트 샘플의 표면과 접촉하도록 프로브 팁들을 배치하는 단계;
(b) 제1 세트의 2개의 프로브 팁 사이에 전류를 인가하고, 제1 세트의 프로브 팁들 중 어느 것도 포함하지 않는 제2 세트의 2개의 프로브 팁 사이의 전압을 결정함으로써 측정을 수행하기 위한 4개 프로브 팁의 서브세트를 선택하고, 프로브 팁들의 세트들의 모든 조합에 대해 측정을 수행하는 단계;
(c) 특유의 전기적 특성의 모델 값을 설정하는 단계;
(d) 모델 값에 기초하여 특유의 전기적 특성에 대한 모델 데이터를 계산하는 단계;
측정 및 계산된 모델 데이터가 수렴하지 않는 경우에, 조정된 모델 값을 설정하고, 조정된 모델 값을 이용하여 단계 (d)를 반복하는 단계;
측정 및 상기 계산된 모델 데이터가 수렴하는 경우에, 모델 데이터로부터 특유의 전기적 특성을 추출하는 단계
를 포함한다.
테스트 장치는 팁들이 테스트 샘플의 표면과 전기적으로 접촉하는 위치로 테스트 프로브를 이동시키기 위한 액추에이터들 또는 다른 디바이스들을 포함할 수 있다. 테스트 프로브는 US 2004/0056674 및 EP 1 610 131과 같은 공보들에 개시된 것과 유사한 종류일 수 있고, 테스트 장치는 US 2005/0127929 및 EP 1466 182와 같은 공보들에 개시된 것과 유사한 종류일 수 있다. 전술한 US 특허 공보들이 참조되며, 이들 모두는 본 명세서에 참조로 반영된다.
프로브는 적어도 4개의 프로브 팁을 포함하므로, 2개의 프로브 팁의 2개 세트의 조합들을 여러 방법으로 선택하는 것이 가능하다. 각각의 조합에서 선택된 세트들은 어떠한 공통 팁도 포함하지 않는다. 예를 들어 프로브가 팁들 A, B, C 및 D를 포함하는 경우, 제1 조합은 A 및 B의 세트이고, 제2 세트는 C 및 D일 수 있다. 또한, 제2 조합은 A 및 C의 제1 세트 및 B 및 D의 제2 세트일 수 있다. 또한, 제3 조합은 B 및 C의 제1 세트 및 A 및 D의 제2 세트일 수 있다. 보다 많은 팁을 갖는 프로브를 이용하면, 더 많은 조합이 가능하다.
이어서, 이러한 세트들의 조합들을 이용하여 측정들이 수행된다. 이어서, 이용되는 조합들 각각에 대해, 전기적 특성에 대한 모델 값에 기초하여 모델 데이 터가 계산된다. 모델 값은 초기 추정치로서 시작될 수 있으며, 테스트 샘플에 대한 지식에 기초할 수 있다.
이어서, 모델 데이터가 측정 데이터와 비교된다. 모델 데이터 및 측정 데이터가 충분히 근접하는 경우, 방법은 테스트 샘플의 특유의 전기적 특성의 수용 가능한 값을 제공하였다. 모델 값을 조정하고, 측정 값 또는 값들에 대한 계산 및 비교를 반복하는 것이 필요할 수 있다. 둘 이상의 특유의 전기적 특성이 동시에 결정되어야 하는 경우에 조정은 상하 또는 양자일 수 있다. 조정은 수용 가능한 결과가 얻어질 때까지 반복될 수 있다.
모델 데이터와 측정 데이터의 차이에 대한 임계값이 미리 정의될 수도 있다. 대안으로, 반복 프로세스는 차이가 최소인 점을 결정할 수 있다.
다른 실시예에서, 방법은 측정들 중 하나의 보정 값을 계산하는 단계를 포함할 수 있다. 하나 이상의 측정이 보정 인자 또는 보정 함수에 의해 보정될 수 있다.
현재 바람직한 실시예에서, 특유의 전기적 특성은 상부 층 저항, 하부 층 저항, 저항-면적 곱, 또는 이들의 임의 조합이다. 다른 전기적 특성들도 결정될 수 있다.
본 발명의 이로운 실시예에서, 모델 데이터는 다음 식을 이용하여 계산된다.
Figure 112008034917444-PCT00001
아래의 첨부 도면들에 대한 설명으로부터 명백하듯이, 값들 x, y, z 및 w는 주어진 배열에서 프로브 아암들 간의 간격들이다. RT는 상부 층 저항, RB는 하부 층 저항, 그리고 RA는 저항-면적 곱이다. K0는 제2 종류, 0차의 수정 베셀 함수이다. λ는 다음 식에 의해 주어지는 전이 길이이다.
Figure 112008034917444-PCT00002
본 발명의 이로운 실시예에서, 방법은 계산된 모델 데이터 중 하나에 대해 보정을 수행하는 단계를 더 포함할 수 있다. 보정은 계산된 모델 데이터 중 하나 이상에 대해 수행될 수도 있다.
본 발명의 제4 양태에 따른 방법은 양태들 1, 2 및/또는 3 중 임의 양태의 특징들 중 임의 특징을 포함할 수 있다.
이하, 본 발명은 첨부된 개략적인 도면들을 참조하여 설명된다.
도 1은 4개의 프로브의 위치들 및 이들 간의 거리들의 개략도이다.
도 2는 테스트 샘플의 표면 상에 배치된 4개의 프로브의 개략도이다.
도 2a-2c는 4점 프로브들의 3개 배열 및 프로브들 간의 거리들의 개략도이다.
도 3은 b/a(c=a)의 함수인 α,β 및 γ의 로그 함수의 개략도이다.
도 4는 인라인 방향에 평행한 배리어로 인한 에러의 수치 시뮬레이션의 개략도이다.
도 5는 사각 샘플에 대한 측정 에러들의 수치 시뮬레이션의 개략도이다.
도 6은 시뮬레이션 결과들의 추가 도면이다.
도 7은 본 발명에 따른 방법을 나타내는 블록도이다.
도 1은 표면과 접촉하는 4점 프로브를 개략적으로 나타낸다. 4점 프로브와 같은 다점 프로브가 자유롭게 걸려(suspend) 있을 때, 점 프로브들을 구성하는 아암들은 다점 프로브의 본체로부터 자유롭게 연장하며, 따라서 적어도 이론적으로는 샘플의 표면과 접촉하는 프로브의 말단 점들 간의 공지 간격을 갖고 인라인(in-line) 배치된다. 아암들은 부분적으로 표면 에러들 또는 표면 불규칙성으로 인해, 그리고 아마도 또한 샘플의 표면에 대한 프로브들의 위치로 인해 서로에 대해 변위된다. 프로브들 간의 간격은 제조 또는 진동의 불확실성으로 인해 변할 수 있다. 프로브들의 상대적 간격의 차이가 도 1에 도시되어 있는데, 여기서 4개의 프로브 아암(10, 12, 14, 16)은 서로에 대해 변위되어 있으며, 거리들 사이에는 화살표들(20, 22, 24, 26)이 도시되어 있다.
4점 프로브들(10, 12, 14, 16)이 테스트 샘플의 표면 상에 인라인으로 그리고 공지의 간격을 갖고 배치되는 것으로 가정하면 전류 분포 및 전류 및 측정된 모든 전압이 이론적인 가정들과 상이하므로 부정확하고 잘못된 측정을 유발할 것이다.
무한 시트에 대해, 4점 전압 대 전류 비는 다음과 같이 표현될 수 있다.
Figure 112008034917444-PCT00003
여기서, w, x, y 및 z는 도 2에 주어진 바와 같은 거리들이고, Rs는 시트의 시트 저항이다. 전극들을 교환하는 총 24개의 섭동이 존재하지만, 이 24개의 섭동은 8개의 동등한 배열로 각각 구성되는 3개의 그룹으로 분할될 수 있다. 각 그룹 내에서, 측정된 4점 저항은 기껏해야 부호 변화만큼 다를 것이다. 각 그룹에 대한 4점 저항은 RA, RB 및 RC로 표시된다. 이러한 비율들은 항상 양이 되도록 정의된다. 4점 저항들 간에는 아래의 관계가 존재한다.
RA=RB+RC
선형 배열들에 대해, 이들 그룹 각각에 대한 대표적인 배열들이 도 2a 내지 2c에 도시되어 있다. 이러한 구성에 대한 전압 대 전류 비는 다음과 같이 주어진다.
Figure 112008034917444-PCT00004
여기서, 파라미터들 α,β 및 γ는 다음과 같이 주어진다.
Figure 112008034917444-PCT00005
조작에 의해, 파라미터들 간에는 다음의 관계들이 존재함을 발견할 수 있다.
Figure 112008034917444-PCT00006
Figure 112008034917444-PCT00007
도 2a에 도시된 배열 및 도 2c에 도시된 배열을 이용하여 2개의 측정을 수행하여, 다음의 관계
Figure 112008034917444-PCT00008
를 형성할 수 있으며, 위의 관계들을 이용하여, 이를 다음과 같이 바꿀 수 있다.
Figure 112008034917444-PCT00009
따라서, 비율 RA 대 RC로부터 γ를 고유하게 결정할 수 있다. 관계의 복잡성으로 인해, γ는 수치적인 방법들을 이용하여 발견되어야 한다. 이러한 작업은 방정식들의 수치 해를 위한 프로그래머들로부터의 적절한 루틴들, 예를 들어 MINPACK을 이용하여 수행될 수 있다. γ가 결정된 때, 다음 식으로부터 시트 저항을 계산할 수 있다.
Figure 112008034917444-PCT00010
여기서, 인덱스 AC는 시트 저항이 A 및 C 배열들에 기초함을 지시한다. 원칙적으로, RA, RB 및 RC 중 둘의 임의의 다른 비를 이용하여 3개의 파라미터들 α,β 또는 γ 중 임의의 파라미터를 발견할 수 있으며, 적절한 관계를 이용하여 시트 저항을 발견할 수 있다.
간격 a, b 및 c가 제거되므로, 방법은 실제 간격들과 관계없이 정확한 시트 저항을 발견할 것이다. 따라서, 전극들의 배치에 있어서의 임의의 변화 또한 제거된다.
4점 저항들 및 가능한 검색 파라미터 간에는 적어도 다음 관계가 존재한다.
Figure 112008034917444-PCT00011
Figure 112008034917444-PCT00012
또한, 각각의 관계는 구현시 그의 역수 식에 의해 표현될 수 있다. 4점 측정의 몇몇 배열에서는, 부호의 변화가 필요할 것이다.
시트 저항은 다음 관계들 중 어느 하나에 의해 주어질 수 있다.
Figure 112008034917444-PCT00013
이들 관계 중 임의의 2개, 즉 동일 파라미터들 α,β 또는 γ를 각기 포함하는 제1 그룹 중의 하나 및 제2 그룹 중의 하나, 예를 들어 a1 및 g2, 또는 e1 및 b2는 방법의 함수 구현을 구성할 것이다. 이들 관계는 이전 방정식들로부터 도출될 수 있다. 또한, 이들 관계 각각은 RA=RB+RC를 부과함으로써 수정될 수 있다.
제2 그룹에서의 검색 파라미터의 고립 및 제1 그룹에서의 삽입 또한 유효한 구현을 구성할 것이다.
도 3은 b/a(c=a)의 함수인 α,β 및 γ의 로그 함수의 개략도이다.
인라인 방향에서의 잘못된 배치로 인한 에러들을 제거하는 본 발명에 따른 방법은 전자기 방사 및 인라인 방향에 수직인 배치 에러들과 같은 다른 에러들에 대한 감도를 증가시키지 않는다.
전자기 방사 및 전류 소스에서 전압 센서들로의 크로스-오버로 인한 (예를 들어 접촉 저항의 변화로 인한) 에러들은 측정된 전압 대 전류 비에 대해 직접적으로 확률적 변화(stocatic variation)를 유발하는 것으로 가정할 수 있다. 따라서, 통상의 4점 프로브 방법의 감도를 다음과 같이 간단히 기술할 수 있다:
Figure 112008034917444-PCT00014
그리고 B 및 C 배열들에 대해 동등하게 기술할 수 있다. 제시된 방법에 대해, 다음 식이 성립한다.
Figure 112008034917444-PCT00015
RA/RC를 이용하여 다음 식으로부터 α를 구한다.
Figure 112008034917444-PCT00016
RA에 대하여 양측을 미분하고, 조작을 행함으로써, 다음 식을 얻는다.
Figure 112008034917444-PCT00017
식 2를 1에 삽입하고 공칭 전극 간격들로부터 α를 안다고 가정함으로써, 다음의 비
가 항상 0과 1 사이에 있음을 발견하는데, 이는 제시된 방법이 공칭 간격을 직접 이용하는 단순한 방법에 비해 항상 더 좋거나 동일한 감도를 제공한다는 것을 의미한다. a=b=c인 대칭 프로브 간격들에 대해, 비 fACA가 0.616이고, 약 40% 개선되었음을 발견한다. 불행히도, RC fACC의 변화에 대한 AC 배열 감도의 비는 1.894이고, 이는 보정되지 않은 방법이 RA의 변화에 대한 것에 비해 보정된 방법은 RC의 변화에 거의 두 배 민감하다는 것을 지시한다. 일반적으로, 전압 대 전류 비의 변화에 대한 감도는 약 2의 계수로 증가한다. 이것은 문제로 보일 수 있지만, 실제 수명 측정에서 측정 에러는 적어도 마이크로스코픽 4점 프로브들에 대해 배치 에러들에 의해 좌우되므로, 본 방법은 여전히 보정되지 않은 방법보다 향상된 것이다.
또한, 경험으로 볼 때, 절대 잡음이 아니라 상대 잡음이 RA 및 RC에 대해 동일하다. 이러한 정보를 이용하여, 보정된 시트 저항에서의 잡음을 다음과 같이 적을 수 있다.
Figure 112008034917444-PCT00019
여기서,
Figure 112008034917444-PCT00020
및
Figure 112008034917444-PCT00021
은 보정된 시트 저항의 상대 표준 편차 및 측정된 전압 대 전류 비들의 상대 표준 편차이다. 또한, 대칭 프로브에 대해, 이 계수
Figure 112008034917444-PCT00022
는 0.629가 된다. 따라서, 총 37%의 잡음 억제를 달성한다.
표준 선형 4점 프로브에 대한 전압 대 전류 비들은 인라인 방향에 수직인 방향에서의 배치 에러에 둔감한 1차성이다. 따라서, 보정 방법은 이러한 비들을 직접 이용하므로, 보정 방법도 이러한 배치 에러들에 1차성으로 둔감하게 된다.
놀랍게도, 본 발명에 따른 방법은 전극들이 배치되는 라인에 평행한 비도통 배리어들의 영향을 제거하는 것으로 판명되었다.
위의 발견은 샘플 형상을 완전히 배제하는 것이 가능할 수 있음을 암시한다. 그러나, 인라인 방향을 따르는 배리어에 대한 분석적 연구들은 이것이 배제될 수 없음을 보여 준다. 한편, 수치적 연구들은 에러가 크게 감소된다는 것을 보여 준다. 도 4는 시뮬레이션된 측정 에러를 배리어에 대한 거리의 함수로서 나타내고 있다. 이 거리는 전극 간격들에 대해 정규화된다. 프로브는 a=b=c를 갖는 대칭인 것으로 가정된다. 점선 곡선은 보정되지 않은 시트 저항에 대한 측정 에러를 나타내고, 실선 곡선은 보정된 시트 저항에 대한 에러를 나타낸다. 도면으로부터 알 수 있듯이, 방법은 측정 에러를 크게 개선한다. 보정된 시트 저항에 대해, 에러는 전극 간격의 정확히 3배의 거리에서 1%보다 작다. 이러한 상황은 전극 간격의 7배의 거리에서 보정되지 않은 시트 저항에 대해 발생한다.
프로브가 2개의 평행한 배리어 사이의 중심에 또는 사각 샘플 상에 배치되는 경우에는 이러한 효과도 제거될 수 있다. 도 5는 사각 샘플을 측정할 때의 에러를 나타낸다.
또한, 대칭 프로브를 가정하였다. 보정되지 않은 시트 저항에 대해, 공지된 샘플 치수 및 샘플의 중앙에 프로브가 배치되는 것을 가정하여 보정 인자를 이용하였다. 샘플 치수는 전극 간격의 5x5 배이다. 도면으로부터 알 수 있듯이, 방법은 프로브 위치의 오정렬로 인한 에러를 크게 개선한다. 또한, 보정되지 않은 경우와 달리, 단지 프로브가 샘플의 거의 중앙에 배치되는 경우에는 정확한 샘플 치수를 알 필요가 없다.
샘플이 공지된 치수를 갖고 매우 좁은 경우, 측정 값은 위치에만 약간 의존하며, 방법은 어떠한 개량도 제공하지 않는다. 그러나, 이 경우에 샘플의 폭이 공지되어야 한다. 폭이 알려지지 않은 경우에, 보정 방법은 여전히 대략적인 보정 인자들을 발견하는 데 이용 가능하다. 대형 샘플에 대해, 측정은 훨씬 더 개선된다.
도 5는 사각 샘플에 대한 측정 에러들의 수치 시뮬레이션의 개략도이다. 점선은 보정되지 않은 시트 저항을 나타내고, 실선은 보정된 시트 저항을 나타낸다.
시뮬레이션에 사용된 샘플은 인라인 방향에 평행한 방향에서의 측면 길이가 전극 간격의 5배이고 인라인 방향에 수직인 측면 길이가 전극 간격의 5배인 사각 샘플이다. 프로브는 a=b=c를 갖는 대칭이다. 보정되지 않은 시트 저항에 대해, 샘플 치수는 알려진 것으로 가정되고, 에러는 프로브가 중심 라인 상에 배치되는 상황에 대해 계산된다.
아래에서, RB는 위에서와 같이 4점 측정을 위한 B 배열에 대한 저항이 아니라 하부 저항을 나타낸다.
일반적인 경우에, 검사 중인 샘플을 특성화하는 다수의 파라미터를 발견하기를 원한다. 예측되는 측정 값을 이러한 파라미터들의 함수로서 기술하는 모델을 갖는 경우, 측정 데이터에 대한 최상의 적합도를 제공하는 파라미터들을 검색할 수 있다. 수학적으로, 이것은 다음과 같이 기술된다.
Figure 112008034917444-PCT00023
여기서, P는 검색할 파라미터들의 세트이고, fModel은 주어진 모델로부터 예측되는 측정 값을 계산하는 함수이고, fMeasured는 측정 값을 포함하는 벡터이다. 바들은 기준(norm)을 나타내며, 통상적으로 l1 또는 l2 기준이 선택된다.
얻어진 파라미터들에서 측정 인위성의 영향을 줄이기 위하여, 보정 스킴을 도입할 수 있다. 보정 스킴을, 측정 값들 또는 모델로부터 계산된 값들을 인수들로서 취하는 함수 G로 표시한다. 그러면, 모델 파라미터들을 찾는 문제를 다음과 같이 표시할 수 있다.
Figure 112008034917444-PCT00024
G의 최적 선택은 실제 샘플 기하 구조 및 샘플을 표현하기 위해 선택되는 모델에 의존한다. 최적의 G는 가능한 측정 에러들에 관하여 상기 최소값에 대한 감도를 최소화하는 것이다. CIPT(current in plane tunnelling) 샘플들에 대한 4점 측정의 경우에, 다음 모델을 갖는데,
Figure 112008034917444-PCT00025
이 모델에서 전이 길이는 다음과 같고,
Figure 112008034917444-PCT00026
xi, yi, zi 및 wi는 i 번째 배열에 대해 도 1에 주어진 거리들이다. 파라미터들의 세트는 상부층 저항(RT), 하부층 저항(RB) 및 저항-면적 곱(RA)를 포함한다. K0는 제2 종류, 0차의 수정 베셀 함수이다.
접촉점들의 여러 그룹 또는 세트를 선택하며, 각 그룹은 거의 한 라인을 따라 배치된 4개의 점을 포함한다. 각 그룹에 대해, 제1 4점 저항을 얻는다. 그룹들의 서브세트(아마도 모두)에 대해, 제2 4점 저항을 얻고, 전술한 방법 등을 이용하여 보정 저항을 계산한다.
위의 모델을 이용하여, RT, RB 및 RA의 제1 추정에 대해 예측되는 제1 및 제2 4점 저항들을 계산한다.
이어서, 측정 및 보정된 데이터와 계산된 데이터의 차이를 최소화할 때까지 파라미터들(RT, RB, RA)을 조정한다.
특정 샘플 기하 구조에 대해 더 양호할 수 있거나, 보다 적은 계산 작업을 요구하는 다른 보정 스킴들이 이용될 수 있다. 중요한 문제는 비교될 만한 값들을 얻기 위해 보정 스킴이 측정 데이터 및 모델로부터 계산된 데이터 양자에 대해 수행된다는 점이다.
1 내지 6의 번호를 갖는 6개의 팁을 구비하는 프로브를 사용하는 것으로 가정하면, 통상의 측정 스킴을 다음과 같이 예시할 수 있다.
단계 1: 다음 식을 이용하여 4점 저항을 측정한다.
Figure 112008034917444-PCT00027
여기서, ni1은 전류가 인가되는 팁 번호이고, ni2는 전류가 인출되는 팁 번호이며, nv1 및 nv2는 전압이 측정되는 팁들이다.
단계 2: 초기 파라미터들 RT=RT ,0, RB=RB ,0, RA=RA0를 추정한다.
단계 3: 다음 식들을 이용하여 모델 데이터를 계산한다.
Figure 112008034917444-PCT00028
여기서, dkl은 k 번째와 l 번째 팁 간의 거리이다.
단계 4: 목적 함수를 계산한다.
Figure 112008034917444-PCT00029
여기서는 다음 식에서 l2 기준을 사용하였다.
Figure 112008034917444-PCT00030
단계 5: 파라미터들을 조정하고, FObj가 최소에 도달할 때까지 단계 3 및 4를 반복한다.
단계 6: 결과적인 파라미터들 RT, RB 및 RA를 추출한다.
다음은 두 측정 세트에 대해 보정이 수행되는 일례이다. 처음 두 팁 세트 또는 그룹에 대한 보정을 이용하는 경우에, 스킴은 다음과 같다.
단계 1: 다음 식을 이용하여 4점 저항을 측정한다.
Figure 112008034917444-PCT00031
단계 2: 다음과 같이 보정을 수행한다.
Figure 112008034917444-PCT00032
여기서, GSheet는 전술한 방법을 나타낸다.
단계 3: 초기 파라미터들 RT=RT ,0, RB=RB ,0, RA=RA0를 추정한다.
단계 4: 다음 식을 이용하여 모델 데이터를 계산한다.
Figure 112008034917444-PCT00033
Figure 112008034917444-PCT00034
단계 5: 다음과 같이, 계산된 데이터를 이용하여 의사 보정을 수행한다.
Figure 112008034917444-PCT00035
단계 6: 목적 함수를 계산한다.
Figure 112008034917444-PCT00036
여기서는 다음 식에서 l2 기준이 사용된다.
Figure 112008034917444-PCT00037
단계 7: 파라미터들을 조정하고, F0bj가 최소에 도달할 때까지 단계 4, 5 및 6을 반복한다.
단계 8: 결과적인 파라미터들 RT, RB 및 RA를 추출한다.
방법은 도 6에 도시된다.
도 7은 보정 스킴의 수행의 시뮬레이션을 나타낸다. fMeasured는 1 μm의 최소 팁 간격을 갖는 실제 12점 프로브의 배열을 이용하여 시뮬레이션되었다. 각각의 시뮬레이션을 위해, 8개의 팁 세트 또는 그룹이 사용되었다. 시뮬레이션은 RT=1Ω, RB=1Ω 및 RA=5Ω/μm2을 이용한다. 각각의 팁 위치는 ±50nm의 임의 제곱 분포에 따라 변한다. 도면은 적어도 세 번째 최소 간격을 갖는 세트까지는 보정의 레벨이 증가함에 따라 추출된 RA의 변화가 감소함을 명확히 보여 준다.
Figure 112008034917444-PCT00038
Figure 112008034917444-PCT00039
Figure 112008034917444-PCT00040
Figure 112008034917444-PCT00041
Figure 112008034917444-PCT00042
표 1 내지 5는 상이한 RA 값들을 이용한 시뮬레이션들을 요약한 것이다. 결과들은 보정 방법이 일반적으로 추출된 파라미터들에 대한 에러를 감소시키며, 의미 있는 파라미터들이 추출될 수 있는 경우에 RA의 값을 낮춘다는 것을 보여 준다.
CIPT 구조의 마그네토 저항은 방법의 증명에 포함되지 않았는데, 이는 이것이 기본 개념을 바꾸지 못하기 때문이다. 방법은 다점 프로브의 서브세트들 및 여러 다점 프로브를 이용하는 측정 양자에 적용될 수 있다. 보정은 임의 수의 팁 세트들에 적용될 수 있다.
보정은 최소 간격에 대해 적용될 필요는 없고, 임의의 팁 세트 또는 그룹에 대해 적용될 수 있다. 방법은 모델이 적절히 변경된다면 CIPT 구조가 아닌 다른 r기하 구조들에 대해 적용될 수 있다. 제시된 것과 다른 보정 스킴들이 이용될 수 있다. 중요한 점은 보정이 비교할 만한 데이터를 생성하기 위해 측정 값 및 계산 값 양자에 적용된다는 점이다. 보정된 값들의 계산은 측정을 수행하는 통합 부분일 수 있다. 결과를 개량하기 위해 초기 보정 후에 새로운 측정이 수행될 수 있다. 전술한 바와 같이, 임의의 선형 독립적인 배열들이 보정에 이용될 수 있다. 그리고, 검색 파라미터, 즉 모델 값은 전술한 바와 같이 α,β 또는 γ 중 임의의 것일 수 있다.
도 6은 실제 RA=5Ω/μm2인 경우 적합화된 RA의 변화를 개략적으로 나타낸다. 도면에는, 보정 없는 결과(27a), 하나의 최소 간격에 대한 보정의 결과(27b), 2개의 최소 간격에 대한 보정의 결과(27c) 및 3개의 최소 간격에 대한 보정의 결과(27d)가 도시되어 있다.
도 7은 본 발명의 교시에 따른 방법의 일 실시예의 단계들을 개략적으로 나타낸다. 시작점은 28이다. 4점 측정 세트들이 수행된다(30). 측정이 수행되기 전에, 프로브가 테스트 샘플의 표면과 전기적으로 접촉하도록 배치되었다.
측정들의 서브세트에 대해, 대안적인 선형 독립적인 배열들을 측정한다(32). 측정들은 상이한 조합들로 측정될 수 있는데, 즉 전류가 인가될 수 있는 경우에, 또한 대응 전압이 측정되는 점들의 선택에 대해 많은 가능성이 존재한다.
서브세트에 대한 보정 저항을 계산한다(34). 30 및 32에서 측정을 수행한 후에, 보정 값들이 계산된다.
RT, RB 및 RA에 대한 제1 추정을 선택한다(36). 결정될 전기적 특성들에 대한 제1 추정이 설정된다.
모든 배열에 대한 예측 저항들을 계산한다(38). RT, RB 및 RA에 대한 제1 추정에 기초하여, 예측 또는 이론적 모델 값이 계산된다.
배열들의 서브세트에 대한 보정을 수행한다(40). 모델 값들은 측정 값들과 동일한 방식으로 보정된다.
측정된 보정 저항들과 계산된 보정 저항들을 비교한다(42). 보정된 측정 값들과 보정된 모델 값들 간에 비교가 이루어진다.
수렴하는가?(44) 보정된 측정 값들과 보정된 모델 값들이 충분히 근접하는 경우, 방법은 수용 가능한 답을 산출하였다.
RT, RB 및 RA를 출력하고(46), 방법이 종료된다(48).
값들은 예를 들어 기록 디바이스 또는 프린터 디바이스로 출력될 수 있다. 보정된 측정 값들 및 보정된 모델 값들이 수렴하지 않는 경우, RT, RB 및 RA에 대한 추정이 조정된다(50). 이어서, 조정된 값들은 단계 38-44에서의 새로운 계산을 위해 반환된다. 충분히 수용 가능한 답이 얻어질 때까지 프로세스가 반복될 수 있다. 값들 RT, RB 및 RA의 수용은 보정된 측정 값들과 보정된 모델 값들 간의 최소값의 결정에 기초할 수 있다.
본 발명은 다음의 요점들로 특징지어질 수 있다.
1. 4점 프로브들을 이용하는 저항 측정에 있어서 위치 에러들의 감소를 위한 보정 인자를 계산하기 위한 방법으로서,
상기 4점 프로브는 본체, 및 프로브를 각각 포함하는 4개의 프로브 아암을 구비하고, 상기 프로브 아암들은 상기 본체로부터 평행하게 연장하고, 상기 4점 프로브는 상기 프로브들과, 전기 신호들을 송수신하는 테스트 장치 간의 전기적 접촉을 설정하기 위한 전기적 접촉점들을 포함하고, 상기 방법은
테스트 샘플의 표면과 접촉하도록 상기 프로브 아암들을 배치하는 단계;
제1 및 제2 프로브 아암을 포함하는 제1 세트, 및 제3 및 제4 프로브 아암을 포함하는 제2 세트를 선택하는 단계;
상기 테스트 장치로부터의 제1 전류를 상기 제1 세트의 제1 프로브 아암을 통해 상기 제1 세트의 제2 프로브 아암에 인가하는 단계 - 상기 제1 전류는 상기 테스트 샘플을 통해 전파함 - ;
상기 제2 세트의 제3 및 제4 프로브 아암들 사이에서 제1 유도 전압을 검출하는 단계;
상기 제1 전압과 상기 제1 전류의 비인 제1 4점 저항(Rfirst)을 계산하는 단계;
제1 및 제2 프로브 아암을 포함하는 제3 세트 - 상기 제3 세트는 상기 제1 세트의 프로브 아암들보다 많지 않은 프로브 아암을 포함함 - , 및 제3 및 제4 프로브 아암을 포함하는 제4 세트 - 상기 제4 세트는 상기 제2 세트의 프로브 아암들보다 많지 않은 프로브 아암을 포함함 - 를 선택하는 단계;
상기 테스트 장치로부터의 제2 전류를 상기 제3 세트의 제1 프로브 아암을 통해 상기 제3 세트의 제2 프로브 아암에 인가하는 단계 - 상기 제2 전류는 상기 테스트 샘플을 통해 전파함 - ;
상기 제4 세트의 제3 및 제4 프로브 아암들에서 제2 유도 전압을 검출하는 단계;
상기 제2 전압과 상기 제2 전류의 비인 제2 4점 저항(Rsecond)을 계산하는 단계;
상기 제1 및 제2 4점 저항에 기초하여 보정 인자를 계산하는 단계
를 포함하는 방법.
2. 상기 요점 1에 있어서, 상기 방법은 상기 보정 인자를 이용하여 상기 테스트 샘플의 저항을 계산하기 위한 측정을 수행하는 단계를 더 포함하는 방법.
3. 상기 요점 2에 있어서, 상기 프로브는 원격 위치로 반복 이동되고, 요점 1 및 2의 단계들은 각각의 위치에 대해 반복 수행되는 방법.
4. 위치 에러들의 감소 또는 제거를 위한 향상된 보정 인자를 이용하는 4점 프로브들을 이용하여 저항 측정을 수행하는 방법으로서,
상기 4점 프로브는 본체, 및 프로브를 각각 포함하는 4개의 프로브 아암을 구비하고, 상기 프로브 아암들은 상기 본체로부터 평행하게 연장하고, 상기 4점 프로브는 상기 프로브들과, 전기 신호들을 송수신하는 테스트 장치 간의 전기적 접촉을 설정하기 위한 전기 접촉점들을 포함하며, 상기 방법은
테스트 샘플의 표면과 접촉하도록 상기 프로브 아암들을 배치하는 단계;
제1 및 제2 프로브 아암을 포함하는 제1 세트, 및 제3 및 제4 프로브 아암을 포함하는 제2 세트를 선택하는 단계;
상기 테스트 장치로부터의 전류를 상기 제1 세트의 상기 제1 프로브 아암을 통해 상기 제1 세트의 상기 제2 프로브 아암에 인가하는 단계 - 상기 제1 전류는 상기 테스트 샘플을 통해 전파함 - ;
상기 제2 세트의 상기 제3 및 제4 프로브 아암들에서 제1 유도 전압을 검출하는 단계;
상기 제1 전압과 상기 제1 전류의 비인 제1 4점 저항(Rfirst)을 계산하는 단계;
제1 및 제2 프로브 아암을 포함하는 제3 세트 - 상기 제3 세트는 상기 제1 세트의 프로브 아암들보다 많지 않은 프로브 아암을 포함함 - , 및 제3 및 제4 프로브 아암을 포함하는 제4 세트 - 상기 제4 세트는 상기 제2 세트의 프로브 아암들보다 많지 않은 프로브 아암을 포함함 - 를 선택하는 단계;
상기 테스트 장치로부터의 제2 전류를 상기 제3 세트의 제1 프로브 아암을 통해 상기 제3 세트의 제2 프로브 아암에 인가하는 단계 - 상기 제2 전류는 상기 테스트 샘플을 통해 전파함 - ;
상기 제4 세트의 제3 및 제4 프로브 아암들 사이에서 제2 유도 전압을 검출하는 단계;
상기 제2 전압과 상기 제2 전류의 비인 제2 4점 저항(Rsecond)을 계산하는 단계;
상기 제1 및 제2 4점 저항에 기초하여 보정 인자를 계산하는 단계;
상기 보정 인자를 이용하여 상기 테스트 샘플의 저항을 계산하는 단계
를 포함하는 방법.
5. 상기 요점 4에 있어서, 상기 프로브는 원격 위치로 반복 이동되고, 제4항의 단계들은 각각의 위치에 대해 반복 수행되는 방법.
6. 테스트 샘플 및 테스트 프로브를 각각 유지하기 위한 제1 및 제2 홀더, 상기 요점 1 및/또는 4에 따른 방법의 컴퓨터 구현을 저장하기 위한 메모리 디바이스 및 상기 요점 1 및/또는 4에 따른 상기 방법의 컴퓨터 구현을 실행하기 위한 마이크로프로세서를 구비하는 테스트 장치.

Claims (12)

  1. 4점 프로브들을 이용하는 저항 측정에 있어서 위치 에러들의 감소를 위한 보정 인자를 계산하기 위한 방법으로서,
    상기 4점 프로브는 본체, 및 프로브를 각각 포함하는 4개의 프로브 아암을 갖고, 상기 프로브 아암들은 상기 본체로부터 평행하게 연장하고, 상기 4점 프로브는 상기 프로브들과, 전기 신호들을 송수신하는 테스트 장치 간의 전기적 접촉을 설정하기 위한 전기적 접촉점들을 포함하고,
    상기 방법은,
    상기 프로브 아암들을 테스트 샘플의 표면과 접촉하도록 배치하는 단계;
    제1 및 제2 프로브 아암을 포함하는 제1 세트, 및 제3 및 제4 프로브 아암을 포함하는 제2 세트를 선택하는 단계;
    상기 테스트 샘플을 통해 전파하는 상기 테스트 장치로부터의 제1 전류를 상기 제1 세트의 상기 제1 프로브 아암을 통해 상기 제1 세트의 상기 제2 프로브 아암에 인가하는 단계;
    상기 제2 세트의 상기 제3 및 제4 프로브 아암들 사이에서 제1 유도 전압을 검출하는 단계;
    상기 제1 전압과 상기 제1 전류의 비인 제1 4점 저항(Rfirst)을 계산하는 단계;
    제1 및 제2 프로브 아암을 포함하고 상기 제1 세트의 상기 프로브 아암들보다 많지 않은 프로브 아암을 포함하는 제3 세트, 및 제3 및 제4 프로브 아암을 포함하고 상기 제2 세트의 상기 프로브 아암들보다 많지 않은 프로브 아암을 포함하는 제4 세트를 선택하는 단계;
    상기 테스트 샘플을 통해 전파하는 상기 테스트 장치로부터의 제2 전류를 상기 제3 세트의 상기 제1 프로브 아암을 통해 상기 제3 세트의 상기 제2 프로브 아암에 인가하는 단계;
    상기 제4 세트의 상기 제3 및 제4 프로브 아암들에서 제2 유도 전압을 검출하는 단계;
    상기 제2 전압과 상기 제2 전류의 비인 제2 4점 저항(Rsecond)을 계산하는 단계; 및
    상기 제1 및 제2 4점 저항들에 기초하여 보정 인자를 계산하는 단계
    를 포함하는 방법.
  2. 제1항에 있어서, 상기 보정 인자를 이용하여 상기 테스트 샘플의 저항을 계산하기 위한 측정을 수행하는 단계를 더 포함하는 방법.
  3. 제2항에 있어서, 상기 프로브는 원격 위치로 반복 이동되고, 제1항 또는 제2항의 상기 단계들은 각각의 위치에 대해 반복 수행되는 방법.
  4. 위치 에러들의 감소 또는 제거를 위한 보정 인자를 이용하는 4점 프로브들을 이용하여 저항 측정들을 수행하는 방법으로서,
    상기 4점 프로브는 본체, 및 프로브를 각각 포함하는 4개의 프로브 아암들을 갖고, 상기 프로브 아암들은 상기 본체로부터 평행하게 연장하고, 상기 4점 프로브는 상기 프로브들과, 전기 신호들을 송수신하는 테스트 장치 간의 전기적 접촉을 설정하기 위한 전기 접촉점들을 포함하며,
    상기 방법은,
    상기 프로브 아암들을 테스트 샘플의 표면과 접촉하도록 배치하는 단계;
    제1 및 제2 프로브 아암을 포함하는 제1 세트, 및 제3 및 제4 프로브 아암을 포함하는 제2 세트를 선택하는 단계;
    상기 테스트 샘플을 통해 전파하는 상기 테스트 장치로부터의 제1 전류를 상기 제1 세트의 상기 제1 프로브 아암을 통해 상기 제1 세트의 상기 제2 프로브 아암에 인가하는 단계;
    상기 제2 세트의 상기 제3 및 제4 프로브 아암들에서 제1 유도 전압을 검출하는 단계;
    상기 제1 전압과 상기 제1 전류의 비인 제1 4점 저항(Rfirst)을 계산하는 단계;
    제1 및 제2 프로브 아암을 포함하고 상기 제1 세트의 상기 프로브 아암들보 다 많지 않은 프로브 아암을 포함하는 제3 세트, 및 제3 및 제4 프로브 아암을 포함하고 상기 제2 세트의 프로브 아암들보다 많지 않은 프로브 아암을 포함하는 제4 세트를 선택하는 단계;
    상기 테스트 샘플을 통해 전파하는 상기 테스트 장치로부터의 제2 전류를 상기 제3 세트의 상기 제1 프로브 아암을 통해 상기 제3 세트의 상기 제2 프로브 아암에 인가하는 단계;
    상기 제4 세트의 제3 및 제4 프로브 아암들 사이에서 제2 유도 전압을 검출하는 단계;
    상기 제2 전압과 상기 제2 전류의 비인 제2 4점 저항(Rsecond)을 계산하는 단계;
    상기 제1 및 제2 4점 저항들에 기초하여 보정 인자를 계산하는 단계;
    상기 보정 인자를 이용하여 상기 테스트 샘플의 저항을 계산하는 단계
    를 포함하는 방법.
  5. 제4항에 있어서, 상기 프로브는 먼 위치로 반복 이동되고, 제4항의 상기 단계들은 각각의 위치에 대해 반복 수행되는 방법.
  6. 테스트 샘플 및 테스트 프로브를 각각 유지하기 위한 제1 및 제2 홀더, 제1항 및/또는 제4항에 따른 상기 방법의 컴퓨터 구현을 저장하기 위한 메모리 디바이 스 및 제1항 및/또는 제4항에 따른 상기 방법의 상기 컴퓨터 구현을 실행하기 위한 마이크로프로세서를 갖는 테스트 장치.
  7. 본체, 및 프로브 팁을 각각 포함하는 복수의 프로브 아암을 갖는 프로브를 이용하여 테스트 샘플의 특유의 전기적 특성을 얻기 위한 방법으로서,
    상기 특유의 전기적 특성은 저항 특성을 포함하고, 상기 복수는 적어도 4개이고, 상기 프로브 아암들은 상기 본체로부터 평행하게 연장하고, 상기 프로브는 상기 프로브 팁들과, 상기 프로브 팁들에 대해 전기 신호들을 송수신하는 테스트 장치 간의 전기적 접촉을 설정하기 위한 전기적 접촉점들을 포함하며,
    상기 방법은,
    (a) 상기 프로브 팁들을 상기 테스트 샘플의 표면과 접촉하도록 배치하는 단계;
    (b) 제1 세트의 2개의 프로브 팁들 사이에 전류를 인가하고, 상기 제1 세트의 프로브 팁들 중 어느 것도 포함하지 않는 제2 세트의 2개의 프로브 팁들 사이의 전압을 결정함으로써 측정을 수행하기 위한 4개 프로브 팁들의 서브세트를 선택하고, 프로브 팁들의 세트들의 모든 조합에 대해 상기 측정을 수행하는 단계;
    (c) 상기 특유의 전기적 특성의 모델 값을 설정하는 단계;
    (d) 상기 모델 값에 기초하여 상기 특유의 전기적 특성에 대한 모델 데이터를 계산하는 단계;
    상기 측정 및 상기 계산된 모델 데이터가 수렴하지 않는 경우에, 조정된 모 델 값을 설정하고, 상기 조정된 모델 값을 이용하여 단계 (d)를 반복하는 단계;
    상기 측정 및 상기 계산된 모델 데이터가 수렴하는 경우에, 상기 모델 데이터로부터 상기 특유의 전기적 특성을 추출하는 단계
    를 포함하는 방법.
  8. 제7항에 있어서, 상기 단계 (b)는 상기 측정들 중 하나의 보정 값을 계산하는 단계를 더 포함하는 방법.
  9. 제7항 또는 제8항에 있어서, 상기 특유의 전기적 특성은 상부 층 저항, 하부 층 저항, 저항-면적 곱, 또는 이들의 임의의 조합인 방법.
  10. 제7항 내지 제9항 중 어느 한 항에 있어서, 상기 모델 데이터는 하기 식을 이용하여 계산되는 방법.
    Figure 112008034917444-PCT00043
  11. 제7항 내지 제10항 중 어느 한 항에 있어서, 상기 방법은 상기 계산된 모델 데이터 중 하나에 대한 보정을 수행하는 단계를 더 포함하는 방법.
  12. 제7항 내지 제11항 중 어느 한 항에 있어서, 상기 방법은 제1항 내지 제6항 의 특징들 중 임의의 특징을 포함하는 방법.
KR1020087011814A 2005-10-17 2006-10-17 4점 저항 측정을 위한 인라인 위치 에러 제거 KR101341235B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP05388087.8 2005-10-17
EP05388087A EP1775594A1 (en) 2005-10-17 2005-10-17 Eliminating in-line positional errors for four-point resistance measurement
PCT/DK2006/000584 WO2007045246A1 (en) 2005-10-17 2006-10-17 Eliminating inline positional errors for four-point resistance measurement

Publications (2)

Publication Number Publication Date
KR20080059308A true KR20080059308A (ko) 2008-06-26
KR101341235B1 KR101341235B1 (ko) 2013-12-12

Family

ID=35822623

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087011814A KR101341235B1 (ko) 2005-10-17 2006-10-17 4점 저항 측정을 위한 인라인 위치 에러 제거

Country Status (7)

Country Link
US (2) US7852093B2 (ko)
EP (2) EP1775594A1 (ko)
JP (1) JP5367371B2 (ko)
KR (1) KR101341235B1 (ko)
CN (1) CN101331403B (ko)
IL (2) IL190761A (ko)
WO (1) WO2007045246A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170139160A (ko) * 2015-04-29 2017-12-18 케이엘에이-텐코 코포레이션 병렬 측정 수행을 지원하는 다중 핀 프로브
KR20190105041A (ko) * 2017-01-09 2019-09-11 카프레스 에이/에스 4개의 프로브 저항 측정에 관한 위치 보정을 위한 위치 보정 방법 및 시스템

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2237052A1 (en) 2009-03-31 2010-10-06 Capres A/S Automated multi-point probe manipulation
US8564308B2 (en) * 2009-09-30 2013-10-22 Tektronix, Inc. Signal acquisition system having reduced probe loading of a device under test
CN101872002B (zh) * 2010-05-28 2016-01-20 上海华虹宏力半导体制造有限公司 探针检测装置及其方法
CN102004187B (zh) * 2010-09-21 2013-07-17 江苏大学 串联附加电阻差值法的特小直流电阻测量方法
US9644939B2 (en) 2010-12-21 2017-05-09 Capres A/S Single-position hall effect measurements
EP2469271A1 (en) 2010-12-21 2012-06-27 Capres A/S Single-position Hall effect measurements
EP2498081A1 (en) 2011-03-08 2012-09-12 Capres A/S Single-position hall effect measurements
CN103048555B (zh) * 2011-10-13 2015-07-01 无锡华润上华科技有限公司 薄层电阻等值线图的测试装置
EP2677324A1 (en) 2012-06-20 2013-12-25 Capres A/S Deep-etched multipoint probe
JP6985196B2 (ja) * 2018-03-27 2021-12-22 日東電工株式会社 抵抗測定装置、フィルム製造装置および導電性フィルムの製造方法
CN111239083A (zh) * 2020-02-26 2020-06-05 东莞市晶博光电有限公司 一种手机玻璃油墨红外线透过率测试设备及相关性算法
CN112461900B (zh) * 2021-02-04 2021-04-20 微龛(广州)半导体有限公司 基于伪MOS的InGaAs几何因子表征方法及系统
US11946890B2 (en) * 2021-05-24 2024-04-02 Kla Corporation Method for measuring high resistivity test samples using voltages or resistances of spacings between contact probes

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2659861A (en) 1951-11-01 1953-11-17 Branson Instr Apparatus for electrical thickness measurement
US3456186A (en) * 1966-10-31 1969-07-15 Collins Radio Co Circuit for measuring sheet resistivity including an a.c. current source and average reading d.c. voltmeter switchably connected to pairs of a four probe array
NL7008274A (ko) * 1970-06-06 1971-12-08
US3676775A (en) * 1971-05-07 1972-07-11 Ibm Method for measuring resistivity
US4546318A (en) 1983-03-11 1985-10-08 Mobil Oil Corporation Method for regulating current flow through core samples
US4703252A (en) 1985-02-22 1987-10-27 Prometrix Corporation Apparatus and methods for resistivity testing
US4775281A (en) 1986-12-02 1988-10-04 Teradyne, Inc. Apparatus and method for loading and unloading wafers
US4989154A (en) 1987-07-13 1991-01-29 Mitsubishi Petrochemical Company Ltd. Method of measuring resistivity, and apparatus therefor
US4929893A (en) 1987-10-06 1990-05-29 Canon Kabushiki Kaisha Wafer prober
US5691648A (en) 1992-11-10 1997-11-25 Cheng; David Method and apparatus for measuring sheet resistance and thickness of thin films and substrates
WO1994011745A1 (en) * 1992-11-10 1994-05-26 David Cheng Method and apparatus for measuring film thickness
US6747445B2 (en) 2001-10-31 2004-06-08 Agere Systems Inc. Stress migration test structure and method therefor
JP2004125460A (ja) * 2002-09-30 2004-04-22 Nitto Denko Corp シート抵抗値測定機器および測定方法
US6745445B2 (en) * 2002-10-29 2004-06-08 Bard Peripheral Vascular, Inc. Stent compression method
US6943571B2 (en) 2003-03-18 2005-09-13 International Business Machines Corporation Reduction of positional errors in a four point probe resistance measurement
US7212016B2 (en) * 2003-04-30 2007-05-01 The Boeing Company Apparatus and methods for measuring resistance of conductive layers
KR100608656B1 (ko) 2003-09-20 2006-08-04 엘지전자 주식회사 모터의 속도제어장치
US7009414B2 (en) 2003-10-17 2006-03-07 International Business Machines Corporation Atomic force microscope and method for determining properties of a sample surface using an atomic force microscope
US7034519B2 (en) 2004-01-08 2006-04-25 International Business Machines Corporation High frequency measurement for current-in-plane-tunneling

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170139160A (ko) * 2015-04-29 2017-12-18 케이엘에이-텐코 코포레이션 병렬 측정 수행을 지원하는 다중 핀 프로브
KR20190105041A (ko) * 2017-01-09 2019-09-11 카프레스 에이/에스 4개의 프로브 저항 측정에 관한 위치 보정을 위한 위치 보정 방법 및 시스템

Also Published As

Publication number Publication date
US7944222B2 (en) 2011-05-17
EP1775594A1 (en) 2007-04-18
WO2007045246A1 (en) 2007-04-26
CN101331403B (zh) 2012-09-26
IL190761A0 (en) 2008-11-03
CN101331403A (zh) 2008-12-24
IL215137A (en) 2015-10-29
KR101341235B1 (ko) 2013-12-12
IL190761A (en) 2012-03-29
US20110084706A1 (en) 2011-04-14
US20080294365A1 (en) 2008-11-27
IL215137A0 (en) 2011-10-31
JP2009511925A (ja) 2009-03-19
EP1949115A1 (en) 2008-07-30
US7852093B2 (en) 2010-12-14
JP5367371B2 (ja) 2013-12-11

Similar Documents

Publication Publication Date Title
KR101341235B1 (ko) 4점 저항 측정을 위한 인라인 위치 에러 제거
EP1780550A1 (en) A probe for testing electrical properties of test samples
JP4796144B2 (ja) 送電線を通る電力流を監視する方法及びシステム
JP6426601B2 (ja) 等方性応力を検出してピエゾホール効果の補償を提供する方法及びデバイス
US7443177B1 (en) Characterization of conductor by alternating current potential-drop method with a four-point probe
JP2009511925A5 (ko)
CN109425833A (zh) 温度推定装置
CN109387707B (zh) 分析目标表面上的电流的方法和设备
CN106841812B (zh) 防电源抖动二维电阻阵列读出电路
CN106597110B (zh) 二维电阻阵列快速读出电路
CN104457557A (zh) 圆柱体类零件镀层同心度检测方法
CN113156349B (zh) 一种材料磁致机械特性的测量方法和装置
George et al. Detailed study on error characteristics of core-less hall-effect current transducer
CN114002378A (zh) 气体浓度传感器的浓度检测方法
JP2004245608A (ja) 位置探知方法及び装置
JP2019526042A (ja) 電磁誘導式測定システムのための較正方法と装置
CN115485833A (zh) 测试结构以及测试方法
CN205119995U (zh) 混凝土结构钢筋保护层厚度检测环境校准装置
CN107063512B (zh) 冰体内应力形变检测方法及系统
CN106595591B (zh) 一种平台水平校准方法
JPS5833523Y2 (ja) チヨツカクド マタハ エンチヨクドハンベツソウチ
CN113702713B (zh) 一种用于注浆材料电阻率测定的智能监测装置及方法
RU2389045C1 (ru) Способ поверки приемных устройств для измерения глубины залегания подземных коммуникаций
CN107315116B (zh) 一种利用pvdf叠堆薄块的逆压电效应实现对直流电场强度检测的装置
CN107607867B (zh) 一种电机定子磁场旋转方向检测装置及方法

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20161128

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20171123

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20181127

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20191127

Year of fee payment: 7