KR20080057099A

KR20080057099A - 프로브 카드를 이용한 웨이퍼 검사방법

Info

Publication number: KR20080057099A
Application number: KR1020060130453A
Authority: KR
Inventors: 김동건; 강성모; 서길선
Original assignee: 삼성전자주식회사
Priority date: 2006-12-19
Filing date: 2006-12-19
Publication date: 2008-06-24

Abstract

본 발명은 최소 검사횟수를 위하여 가장 적절한 1회 검사영역 및 검사방법을 제공할 수 있는 프로브 카드를 이용한 웨이퍼 검사방법을 개시한다. 본 발명에 따른 프로브 카드를 이용하여 복수의 반도체 칩들이 형성된 웨이퍼를 검사하는 방법에 있어서, 웨이퍼의 전체 면적을 맵핑하여 맵을 형성하는 단계, 프로브 카드의 1회 검사영역(파라; para)의 최대값을 설정하는 단계, 프로브 카드의 1회 검사영역의 최대값과 동일하거나 그 이하인 복수의 검사블록들을 설정하는 단계, 각각의 검사블록들을 맵의 외각으로부터 내측으로 이동하면서 순차적으로 맵의 일부 영역을 각각 검사지정하는 단계, 검사블록들 각각에 대하여, 웨이퍼 상의 복수의 반도체 칩이 형성된 영역에 상응하는 맵의 모든 영역을 최소한의 검사지정횟수로 검사지정하는 검사지정횟수들을 산출하는 단계, 산출된 검사지정횟수들을 서로 비교하여 최소검사지정횟수를 산출하는 단계, 산출된 최소검사지정횟수에 상응하도록 프로브 카드의 1회 검사영역 및 검사이동방향을 결정하는 단계, 및 1회 검사영역 및 검사이동방향이 결정된 프로브 카드를 이용하여 웨이퍼 상에 형성된 복수의 반도체 칩을 검사하는 단계를 포함한다.

프로브 카드, 웨이퍼, EDS 검사, 검사 블록

Description

프로브 카드를 이용한 웨이퍼 검사방법{Method of water testing using probe card}

도 1은 일반적인 수직형 탐침을 갖는 프로브 카드가 웨이퍼를 검사하는 것을 설명하기 위한 단면도이다.

도 2는 종래 기술에 의한 프로브 카드에 있는 프로빙 블록의 형태를 보여주는 평면도이다.

도 3은 본 발명의 일 실시예에 따라 복수의 반도체 칩이 형성된 웨이퍼를 맵핑한 맵을 도시한 상면도이다.

도 4는 본 발명의 일 실시예에 따른 프로브 카드를 이용한 웨이퍼 검사방법을 설명하는 흐름도이다.

도 5는 도 4의 S400 단계의 일 실시예를 설명하는 흐름도이다.

도 6a 내지 도 6d는 본 발명의 일 실시예에 따른 프로브 카드를 이용한 웨이퍼 검사방법을 설명하기 위하여 검사블록의 이동에 따라 도시한 도 3의 맵의 부분 상면도이다.

도 7은 본 발명의 일 실시예에 따라 도 3의 맵이 검사블록의 이동에 의하여 구역이 나누어진 일 예를 도시한다.

도 8은 본 발명의 일 실시예에 따라 도 3의 맵이 검사블록의 이동에 의하여 구역이 나누어진 다른 예를 도시한다.

* 도면의 주요부분에 대한 부호의 설명 *

100: 웨이퍼, 110: 제1 영역, 120: 제2 영역,

130a: 제1 위치, 130b: 제2 위치, 130c: 제3 위치, 130d: 제4 위치

본 발명은 반도체 웨이퍼의 전기적 검사에 관한 것으로서, 더욱 상세하게는, 웨이퍼를 전기적으로 검사하는 이.디.에스(EDS: Electronic Die Sort, 이하 ′EDS′라고 한다) 검사 및 웨이퍼 번인 검사(wafer burn-in test)에 사용되는 프로브 카드를 이용한 검사방법에 관한 것이다.

EDS 검사는 반도체 웨이퍼 상에 칩들의 제조를 완료한 후, 상기 칩들의 기능을 전기적으로 검사하는 공정이다. 상기 EDS 검사에서 양품으로 판정된 칩들은 조립공정을 통해 반도체 패키지로 만들어지고, 불량으로 판명된 칩들은 초기에 폐기 처리(scrap disposal)되어 조립 공정에서 소요되는 비용을 절약하게 된다.

통상적으로 EDS 검사는, 테스터(tester)와 프로브 스테이션(probe station)을 사용하여 진행된다. 상기 테스터는 웨이퍼에 있는 개별 칩에 전압, 전류, 클락 등의 전기적 신호를 인가하여 칩의 전기적 기능을 검사하는 자동검사 장치(ATE: Automatic Test Equipment)이다. 상기 프로브 스테이션은 웨이퍼를 이송하여 웨이퍼에 있는 칩들이 프로브 카드에 있는 탐침을 통해 정확히 테스터와 연결되게 하는 자동 이송 및 정렬 장비이다.

이러한 EDS 검사 공정에 사용되는 자동검사장비(ATE)는 상당히 고가이기 때문에 검사효율을 높이기 위한 여러 가지 방법들이 개발되어 왔다. 이러한 검사효율을 높이기 위한 방법중 하나가 검사 시간의 단축(test time reduction)이다. 즉 웨이퍼 하나를 검사하는데 소요되는 시간을 반으로 줄이게 되면 검사 효율은 2배로 늘어나기 때문에 이를 위해 많은 방법들이 연구되고 있다. 검사 효율을 높이기 위한 방법 중 다른 하나는, 병렬 검사(parallel test)를 채택하여 1 회(one shot)에 검사되는 칩의 개수를 최대한 증가시키는 것이다. 대부분의 메모리 소자용 칩들은 병렬검사를 통하여 검사효율을 높이고 있다. 현재는 프로브 카드를 이용하여 1 회에 검사할 수 있는 칩들의 개수가 64개에서 256개까지 증가되고 있다.

도 1은 일반적인 수직형 탐침(vertical needle)을 갖는 프로브 카드(1)가 웨이퍼를 검사하는 것을 설명하기 위한 단면도이다.

도 1을 참조하면, 종래에는 탐침의 형태가 수평 혹은 사선형으로 구성되었다. 그러나 반도체 칩의 집적도가 개선되고, 보다 미세한 폭을 갖는 탐침을 만들기 위하여 수직형 탐침(10)의 사용이 일반화되고 있는 추세이다.

도면에서 웨이퍼(20)는 프로브 스테이션에 있는 검사 테이블(30)로 로딩(loading)되어 정렬된다. 하나의 웨이퍼(20)에는 수 십 내지 수 백개의 개별 칩(22)들이 만들어진다. 상기 개별 칩(22)에 있는 패드(24)를 테스터(미도시)와 정확하게 연결하는 인터페이스(interface) 수단이 프로브 카드(1)이다.

상기 프로브 카드(1)는 회로패턴(42)이 형성된 배선기판(40)에 가이드 평 판(guide plate, 14, 16)과 기둥(post, 18)을 사용하여 만들어지고, 배선기판 및 가이드 평판에 있는 관통홀(44)을 통해 수직형 탐침(10)을 설치한 구조이다. 이에 따라, 탐침(10)의 끝부분인 팁(tip, 12)이 개별 칩(22)의 패드(24)와 접촉되어 웨이퍼(20)에 있는 개별 칩(22)에 대한 EDS 검사를 수행하게 된다.

도 2를 참조하면, 프로브 카드(1)는 회로패턴이 형성된 배선기판(40)과 연결된 복수개의 프로빙 블록(Probing block, 50)을 포함하고 있다. 여기서 프로빙 블록(50)이란 하나의 개별 칩을 전기적으로 검사하는 탐침들(12)의 묶음을 가리킨다. 도시된 바와 같이, 64개의 프로빙 블록(50)을 포함하는 경우, 64개의 칩이 병렬로 동시에 검사된다. 일반적인 프로빙 블록(50)의 전체 형태는 도시된 바와 같은 사각형이 된다.

이와 같이, 복수의 반도체 칩들을 병렬로 동시에 검사하는 경우에, 1회에 검사되는 반도체 칩의 최대 숫자를 지칭하기 위하여 그 단위로서 파라(para)를 사용한다. 따라서, 이하에서는 "파라"는 병렬로 동시에 검사할 수 있는 반도체 칩들의 숫자, 즉 프로브 카드의 1회 검사영역을 의미한다.

예를 들어, 64 파라는 64 개의 반도체 칩들을 병렬로 동시에 검사함을 의미하며, 이는 설치할 수 있는 프로빙 블록의 숫자와 직접적으로 관련이 있다. 따라서, 비교적 단순한 구조인 낸드 플래시 메모리(NAND Flash memory)의 경우에는 일반적으로 256 파라 또는 512 파라를 사용하지만, 상대적으로 복잡한 DRAM은 32 파 라 또는 64 파라를 사용한다.

또한, 예를 들어 64 파라인 경우에, 64개의 반도체 칩들을 동시에 검사하지 않을 수도 있다. 즉, 최대 64 개의 반도체 칩들을 병렬로 동시에 검사할 수 있으며, 배열의 모양에 따라 64 개 이하의 반도체 칩들을 병렬로 동시에 검사할 수 있다. 예시적으로, 64 파라인 경우에 있어서, 반도체 칩들을 검사하기 위한 프로빙 블록의 배열 형태를 매트릭스 형태로서 예시적으로 표현하면 4×13, 4×14, 4×15, 4×16, 5×11, 5×12, 6×10, 7×9, 및 8×8이 될 수 있다. 또한, 이는 예시적이며 보다 더 많은 배열도 가능하다. 예를 들어, 7×9의 경우 제1 방향으로 7개의 반도체 칩과, 그와 수직인 제2 방향으로 9개의 반도체 칩을 검사할 수 있도록 프로빙 블록을 배열하며, 그 총수는 64개로서 64보다 작게 된다. 이는 검사하고자 하는 반도체 칩의 형상 및 구조 등에 관련된다.

웨이퍼 상에 형성된 반도체 칩 전체를 검사하기 위해서는, 상기 반도체 칩에 적절하게 선택한 검사단위를 사용하여, 검사횟수를 최소화하면 공정비용을 감소할 수 있다. 종래 기술에서는 최소 검사횟수를 구하기 위하여, 상술한 바와 같은 검사단위를 수작업에 의존하여 많은 시간이 소요되며, 또한 구한 최소 검사횟수가 실질적으로 최소값이 아닐 수도 있다.

따라서, 본 발명이 이루고자 하는 기술적 과제는, 복수의 반도체 칩이 형성된 웨이퍼를 검사함에 있어서, 최소 검사횟수를 위하여 가장 적절한 1회 검사영역 및 검사방법을 제공할 수 있는 프로브 카드를 이용한 웨이퍼 검사방법을 제공하는 것이다.

상기 기술적 과제를 달성하기 위한 본 발명에 따른 프로브 카드를 이용한 복수의 반도체 칩들이 형성된 웨이퍼 검사방법은, 상기 웨이퍼의 전체 면적을 맵핑하여 맵을 형성하는 단계, 상기 프로브 카드의 1회 검사영역(파라; para)의 최대값을 설정하는 단계, 상기 프로브 카드의 1회 검사영역의 최대값과 동일하거나 그 이하인 복수의 검사블록들을 설정하는 단계, 상기 각각의 검사블록들을 상기 맵의 외각으로부터 내측으로 이동하면서 순차적으로 상기 맵의 일부 영역을 각각 검사지정하는 단계, 상기 검사블록들 각각에 대하여, 상기 웨이퍼 상의 상기 복수의 반도체 칩이 형성된 영역에 상응하는 맵의 모든 영역을 최소한의 검사지정횟수로 검사지정하는 검사지정횟수들을 산출하는 단계, 상기 산출된 검사지정횟수들을 서로 비교하여 최소검사지정횟수를 산출하는 단계, 상기 산출된 최소검사지정횟수에 상응하도록 프로브 카드의 1회 검사영역 및 검사이동방향을 결정하는 단계, 및 상기 1회 검사영역 및 상기 검사이동방향이 결정된 프로브 카드를 이용하여 상기 웨이퍼 상에 형성된 복수의 반도체 칩을 검사하는 단계를 포함한다.

상기 검사블록들이 상기 맵의 외각으로부터 내측으로 이동하면서 순차적으로 상기 맵의 일부 영역을 검사지정하는 단계는, 상기 검사블록의 제1 외각변 전체가 상기 웨이퍼 상의 상기 복수의 반도체 칩이 형성되지 않은 영역에 상응하는 상기 맵의 영역을 포함하도록 상기 검사블록을 제1 방향으로 이동하는 제1 이동단계, 상기 제1 외각변에 직교하는 상기 검사블록의 제2 외각변의 일부 영역이 상기 웨이퍼 상의 상기 복수의 반도체 칩이 형성된 영역에 상응하고 상기 맵의 영역 중에서 검사지정되지않은 영역을 포함하도록 상기 검사블록을 제2 방향으로 이동하는 제2 이동단계, 상기 검사블록의 제1 외각변의 일부 영역이 상기 웨이퍼 상의 상기 복수의 반도체 칩이 형성된 영역에 상응하고 상기 맵의 영역 중에서 검사지정되지않은 영역을 포함하도록 상기 검사블록을 제3 방향으로 이동하는 제3 이동단계, 및 제3 이동단계를 종료한 후, 상기 검사블록이 위치한 맵상의 영역을 검사지정하는 단계를 포함하고, 및 상기 웨이퍼 상의 상기 복수의 반도체 칩이 형성된 영역에 상응하는 맵의 모든 영역을 검사지정하기 위하여, 상기 제1 이동단계 내지 제3 이동단계, 및 검사지정단계를 반복수행한다.

상기 제1 이동단계 내지 제3 이동단계에 의하여 상기 검사블록은 시계방향, 또는 반시계 방향으로 이동할 수 있다.

상기 프로브 카드의 1회 검사영역(파라)은 32, 64, 128, 256, 및 512 중 하나의 값을 가질 수 있다. 또한, 상기 검사는 EDS(Electronic Die Sort) 검사 또는 웨이퍼 번인 검사일 수 있다.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.

본 발명의 실시예들은 당해 기술 분야에서 통상의 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위하여 제공되는 것이며, 하기 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 하기 실시예에 한정되는 것은 아니다. 또한, 도면에서 각 구성요소의 두께나 크기는 설명의 편의 및 명확성을 위 하여 과장된 것이며, 도면상에서 동일 부호는 동일한 요소를 지칭한다.

도 3은 본 발명의 일 실시예에 따라 복수의 반도체 칩이 형성된 웨이퍼를 맵핑한 맵(100)을 도시한 상면도이다. 도 4는 본 발명의 일 실시예에 따른 프로브 카드를 이용한 웨이퍼 검사방법을 설명하는 흐름도이다.

도 3 및 도 4를 참조하면, 복수의 반도체 칩들이 형성된 웨이퍼의 전체 면적을 맵핑하여 맵(100)을 형성한다(S100). 맵(100)은 웨이퍼 상에 반도체 칩이 형성된 영역에 대응하는 제1 영역(110)과 반도체 칩이 형성되지 않은 영역에 대응하는 제2 영역(120)으로 구분될 수 있다. 제1 영역(110)에 형성된 각각의 격자는 웨이퍼 상에 형성된 반도체 칩에 대응된다. 또한, 설명의 편의를 위하여 도시되지는 않았으나 제2 영역(120)에도 제1 영역(110)의 격자와 연결되고 동일한 크기의 격자로 나누어져 있다. 제1 영역(110)과 제2 영역(120)의 구분은, 예를 들어 제1 영역(110)의 각 격자에 "1"을 대입하고 제2 영역(120)의 각 격자에 "0"을 대입하는 통상적인 방법을 사용할 수 있다. 맵(100)은 본 발명의 설명을 위하여 예시적으로 도시된 것으로서, 반드시 이에 한정되는 것은 아니다.

이어서, 검사에 사용할 프로브 카드의 1회 검사영역의 최대값을 설정하고(S200) 상기 프로브 카드의 1회 검사영역의 최대값과 동일하거나 그 이하인 복수의 검사블록들을 설정한다(S300). 즉, 상기 프로브 카드의 1회 검사영역으로, 예를 들어 64 파라를 선택하면, 검사블록들은 가로와 세로가 4×13, 4×14, 4×15, 4×16, 5×11, 5×12, 6×10, 7×9, 및 8×8인 사각형들 등이 고려될 수 있다. 상기의 검사블록 중에서 하나를 선택한다.

이어서, 선택한 검사블록을 맵(100)의 외각으로부터 내측으로 이동하면서 순차적으로 상기 맵의 일부 영역을 각각 검사지정한다(S400). 검사블록들에 대하여, 맵(100)의 제1 영역(110)이 최소한의 검사지정횟수로 검사지정하는 검사지정횟수들을 산출한다(S500). 또한, 다른 검사블록들을 선택하여 단계 S300 내지 단계 S500을 반복 수행하여 각각의 검사블록들에 대한 검사지정횟수들을 산출한다. 단계 S400에 대해서는 하기에 상세하게 설명한다.

이어서, 상기 산출된 검사지정횟수들을 서로 비교하여 상기 설정된 프로브 카드의 1회 검사영역에 대한 최소검사지정횟수를 산출한다(S600). 상기 최소검사지정횟수를 가지는 검사블록, 즉 프로브 카드의 1회 검사영역 및 그 검사블록의 검사이동방향을 결정한다(S700).

상기 1회 검사영역 및 상기 검사이동방향이 결정된 프로브 카드를 이용하여 상기 웨이퍼 상에 형성된 복수의 반도체 칩을 검사한다(S800).

이하에서는, 단계 S400에 대하여 상세하게 설명하기로 한다.

도 5는 도 4의 S400 단계의 일 실시예를 설명하는 흐름도이다. 도 6a 내지 도 6d는 본 발명의 일 실시예에 따른 프로브 카드를 이용한 웨이퍼 검사방법을 설명하기 위하여 검사블록의 이동에 따라 도시한 도 5의 맵의 부분 상면도이다.

먼저, 도 6a를 참조하면, 단계 S300에서 설정되고 선택된 검사블록이 맵(100) 상의 제1 위치(130a)에 위치한다. 그러나, 도시된 검사블록의 제1 위치(130a)는 임의적이므로, 이에 본 발명이 한정되는 것은 아니다. 설명의 편의를 위해, 맵(100)은 부분만이 도시되었으며, 또한 검사블록은 8×8을 예시적으로 선택 하였다.

도 5 및 도 6b를 참조하면, 검사블록의 제1 외각변(132) 전체가 제2 영역(120)을 포함하도록 제1 위치(130a)의 검사블록(130a)을 제1 방향으로 이동하여 제2 위치(130b)에 위치시킨다. 이를 제1 이동단계(S410)라고 하며, 도면의 화살표는 검사블록의 이동방향인 제1 방향을 도시한다. 도 6b에서 예시적으로 도시된 경우에는, 제1 위치(130a)의 검사블록이 상측 방향으로 이동하여 제2 위치(130b)에 위치하였으며, 검사블록의 제1 외각변(132) 전체는 맵(100)의 상부의 제2 영역(120)을 포함한다.

도 5 및 도 6c를 참조하면, 제1 외각변(132)에 직교하는 상기 검사블록의 제2 외각변(134)의 일부 또는 전체 영역이 제1 영역(110), 즉 검사지정되지 않은 제1 영역(110)을 포함하도록 제2 위치(130b)에 위치한 검사블록을 제2 방향으로 이동하여 제3 위치(130c)에 위치시킨다. 이를 제2 이동단계(S420)라고 하며, 도면의 화살표는 검사블록의 이동방향인 제2 방향을 도시한다. 도 6c에서 예시적으로 도시된 경우에는, 제2 위치(130b)의 검사블록이 우측 방향으로 이동하여 제3 위치(130c)에 위치하였으며, 검사블록의 제2 외각변(134)의 하단 격자(112)가 제1 영역(110)을 포함한다.

도 5 및 도 6d를 참조하면, 검사블록의 제1 외각변(132)의 일부 또는 전체 영역이 제1 영역(110), 즉 검사지정되지 않은 제1 영역(110)을 포함하도록 제3 위치(130c)에 위치한 검사블록을 제3 방향으로 이동하여 제4 위치(130d)에 위치시킨다. 이를 제3 이동단계(S430)라고 하며, 도면의 화살표는 검사블록의 이동방향인 제3 방향을 도시한다. 도 6d에서 예시적으로 도시된 경우에는, 제3 위치(130c)의 검사블록이 하측 방향으로 이동하여 제4 위치(130d)에 위치하였으며, 검사블록의 제1 외각변(132)의 우측 두 격자(114)가 제1 영역(110)을 포함한다.

제3 이동단계(S430)를 종료한 후, 제4 위치(130d)에 위치한 검사블록에 상당하는 맵(100) 상의 영역을 검사지정한다(S440). 즉, 상기 검사지정된 영역은 후에 프로브 카드에 의하여 동시에 1회로 검사되는 영역을 의미한다. 상기 검사지정된 영역 내의 제1 영역은 상술한 바와 같이, 예를 들어 "0" 을 대입함으로서, 실질적으로 제2 영역(120)과 동일하게 판단되도록 한다.

이어서, 제1 이동단계(S410) 내지 제3 이동단계(S430)를 반복 수행하여, 제1 영역(110)의 모든 영역을 검사지정한다(S450).

도 7은 본 발명의 일 실시예에 따라 도 5의 맵이 검사블록의 이동에 의하여 구역이 나누어진 일 예를 도시한다. 도 7의 검사블록은 도 6a 내지 도 6d와 동일하게 8×8이다.

도 7을 참조하면, 본 발명의 일 실시예에 따라 도 5의 맵 상을 8×8의 검사블록이 이동하면서 구역을 나눈다. 즉, 부재번호 "141" 내지 부재번호 "155"로 표시된 영역들은 부재번호 "141"에서 시작하여 부재번호 "155"에서 종료할 때까지 검사블록의 이동 순서에 따라서 나누어진 구역이다. 검사블록은 맵(100)의 외각으로부터 내측으로 시계방향으로 이동하면서 순차적으로 검사지정한다. 본 예의 경우에는 총 15회의 검사지정횟수로서 웨이퍼 상의 복수의 반도체 칩이 형성된 전체 영역을 검사지정할 수 있다.

도 8은 본 발명의 일 실시예에 따라 도 5의 맵이 검사블록의 이동에 의하여 구역이 나누어진 다른 예를 도시한다. 도 8의 검사블록은 5×12이다. 설명의 편의를 위하여 맵(100)의 외각부분의 검사지정만을 도시한다.

도 8을 참조하면, 본 발명의 다른 실시예에 따라 도 5의 맵 상을 5×12의 검사블록이 이동하면서 구역을 나눈다. 부재번호 "241" 내지 부재번호 "254"로 표시된 영역들은 부재번호 "241"에서 시작하여 부재번호 "254"까지 검사블록의 이동 순서에 따라서 나누어진 구역이다. 본 예에서는 맵(100)의 외각부분의 검사지정에도 14회의 검사지정횟수가 필요하므로, 실질적으로 도 7의 검사블록보다 효율이 낮음을 알 수 있다. 따라서, 예시적으로 도 7의 검사블록과 도 8의 검사블록 중에서는 도 7의 검사블록을 선택하는 것이 경제적이다.

이상과 같이 상술한 검사블록의 크기, 형상, 이동방법 등을 예시적으로 반드시 이에 한정되는 것은 아니다. 예를 들어, 제1 이동단계(S410) 내지 제3 이동단계(S430)에 의하여 상기 검사블록은 시계방향으로 이동하는 것으로 도시되었으나, 반시계방향으로 이동할 수 있다.

또한, 상기 프로브 카드의 1회 검사영역(파라)은 32, 64, 128, 256, 또는 512 중의 하나의 값을 가질 수 있으며, 이는 예시적으로 반드시 이에 한정되는 것은 아니다. 또한, 본 발명은 상기 검사는 EDS(Electronic Die Sort) 검사 또는 웨이퍼 번인 검사일 수 있다.

본 발명은 또한 컴퓨터로 읽을 수 있는 기록매체에 컴퓨터가 읽을 수 있는 코드로서 구현하는 것이 가능하다. 컴퓨터가 읽을 수 있는 기록매체는 컴퓨터 시스 템에 의해 읽혀질 수 있는 데이터가 저장되는 모든 종류의 기록장치를 포함한다. 컴퓨터가 읽을 수 있는 기록매체의 예로는 ROM, RAM, CD-ROM, 자기 테이프, 플로피 디스크, 광데이터 저장장치, 플래시 메모리 등이 있으며, 또한 케리어 웨이브(예를 들어 인터넷을 통한 전송)의 형태로 구현되는 것도 포함한다. 또한, 컴퓨터가 읽을 수 있는 기록매체는 네트워크로 연결된 컴퓨터 시스템에 분산되어, 분산방식으로 컴퓨터가 읽을 수 있는 코드가 저장되고 실행될 수 있다.

이상에서 설명한 본 발명이 전술한 실시예 및 첨부된 도면에 한정되지 않으며, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것은, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.

본 발명의 프로브 카드를 이용한 웨이퍼 검사방법은, 최소 검사횟수를 위하여 가장 적절한 1회 검사영역 및 검사방법을 용이하게 제공한다.

본 발명의 프로브 카드를 이용한 웨이퍼 검사방법을 이용하여 실시해본 결과, 검사횟수는 제품번호 512MDDR2-4 WD-VER의 경우는 18에서 17로 감소하였고, 제품번호 512MDDR2-6 VB-VER의 경우 26에서 25로 감소하였다. 또한, 검사시간도 감소하였는데, 제품번호 512MDDR2-4 WD-VER의 경우는 각각의 검사시간 53초로 설정한 경우 전체 검사시간이 15.9분에서 15분으로 감소하였고, 제품번호 512MDDR2-6 VB-VER의 경우는 각각의 검사시간 70초로 설정한 경우 전체 검사시간이 30.3분에서 29분으로 감소하였다.

Claims

프로브 카드를 이용하여 복수의 반도체 칩들이 형성된 웨이퍼를 검사하는 방법에 있어서,

상기 웨이퍼의 전체 면적을 맵핑하여 맵을 형성하는 단계;

상기 프로브 카드의 1회 검사영역(파라; para)의 최대값을 설정하는 단계;

상기 프로브 카드의 1회 검사영역의 최대값과 동일하거나 그 이하인 복수의 검사블록들을 설정하는 단계;

상기 각각의 검사블록들을 상기 맵의 외각으로부터 내측으로 이동하면서 순차적으로 상기 맵의 일부 영역을 각각 검사지정하는 단계;

상기 검사블록들 각각에 대하여, 상기 웨이퍼 상의 상기 복수의 반도체 칩이 형성된 영역에 상응하는 맵의 모든 영역을 최소한의 검사지정횟수로 검사지정하는 검사지정횟수들을 산출하는 단계;

상기 산출된 검사지정횟수들을 서로 비교하여 최소검사지정횟수를 산출하는 단계;

상기 산출된 최소검사지정횟수에 상응하도록 프로브 카드의 1회 검사영역 및 검사이동방향을 결정하는 단계; 및

상기 1회 검사영역 및 상기 검사이동방향이 결정된 프로브 카드를 이용하여 상기 웨이퍼 상에 형성된 복수의 반도체 칩을 검사하는 단계를 포함하는 것을 특징으로 하는 프로브 카드를 이용한 웨이퍼 검사방법.
제 1 항에 있어서, 상기 검사블록들이 상기 맵의 외각으로부터 내측으로 이동하면서 순차적으로 상기 맵의 일부 영역을 검사지정하는 단계는,

상기 검사블록의 제1 외각변 전체가 상기 웨이퍼 상의 상기 복수의 반도체 칩이 형성되지 않은 영역에 상응하는 상기 맵의 영역을 포함하도록 상기 검사블록을 제1 방향으로 이동하는 제1 이동단계;

상기 제1 외각변에 직교하는 상기 검사블록의 제2 외각변의 일부 영역이 상기 웨이퍼 상의 상기 복수의 반도체 칩이 형성된 영역에 상응하고 상기 맵의 영역 중에서 검사지정되지않은 영역을 포함하도록 상기 검사블록을 제2 방향으로 이동하는 제2 이동단계;

상기 검사블록의 제1 외각변의 일부 영역이 상기 웨이퍼 상의 상기 복수의 반도체 칩이 형성된 영역에 상응하고 상기 맵의 영역 중에서 검사지정되지않은 영역을 포함하도록 상기 검사블록을 제3 방향으로 이동하는 제3 이동단계; 및

제3 이동단계를 종료한 후, 상기 검사블록이 위치한 맵상의 영역을 검사지정하는 단계를 포함하고,

상기 웨이퍼 상의 상기 복수의 반도체 칩이 형성된 영역에 상응하는 맵의 모든 영역을 검사지정하기 위하여, 상기 제1 이동단계 내지 제3 이동단계, 및 검사지정단계를 반복수행하는 것을 특징으로 하는 프로브 카드를 이용한 웨이퍼 검사방법.
제 2 항에 있어서, 상기 제1 이동단계 내지 제3 이동단계에 의하여 상기 검사블록은 시계방향으로 이동하는 것을 특징으로 하는 프로브 카드를 이용한 웨이퍼 검사방법.
제 2 항에 있어서, 상기 제1 이동단계 내지 제3 이동단계에 의하여 상기 검사블록은 반시계방향으로 이동하는 것을 특징으로 하는 프로브 카드를 이용한 웨이퍼 검사방법.
제 1 항에 있어서, 상기 프로브 카드의 1회 검사영역(파라)은 32, 64, 128, 256, 및 512 중 하나의 값을 갖는 것을 특징으로 하는 프로브 카드를 이용한 웨이퍼 검사방법.
제 1 항에 있어서, 상기 검사는 EDS(Electronic Die Sort) 검사 또는 웨이퍼 번인 검사인 것을 특징으로 하는 프로브 카드를 이용한 웨이퍼 검사방법.
제 1 항의 방법을 컴퓨터에서 실행시키기 위한 프로그램으로 기록한 컴퓨터로 읽을 수 있는 기록매체.