KR20080055367A - Method of si crystallizing using an alternating magnetic field - Google Patents

Method of si crystallizing using an alternating magnetic field Download PDF

Info

Publication number
KR20080055367A
KR20080055367A KR1020060128628A KR20060128628A KR20080055367A KR 20080055367 A KR20080055367 A KR 20080055367A KR 1020060128628 A KR1020060128628 A KR 1020060128628A KR 20060128628 A KR20060128628 A KR 20060128628A KR 20080055367 A KR20080055367 A KR 20080055367A
Authority
KR
South Korea
Prior art keywords
magnetic
substrate
magnetic field
region
silicon layer
Prior art date
Application number
KR1020060128628A
Other languages
Korean (ko)
Inventor
심종식
황순재
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020060128628A priority Critical patent/KR20080055367A/en
Publication of KR20080055367A publication Critical patent/KR20080055367A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

A method for Si crystallization using an alternating magnetic field is provided to improve crystallization in a channel region by forming a magnetic substance pattern on the channel region or on a portion adjacent to the channel region. A substrate(200) is prepared. An amorphous silicon layer(202) is formed on the substrate. Magnetic substance patterns(204a,204b) are formed on a surface of the amorphous silicon layer. Heat is applied to the substrate on which the magnetic substance patterns are formed and a magnetic field(206) is applied at the same time. Crystallization is promoted on a region at which the magnetic substance exists and a region adjacent thereto through the focusing of an alternating magnetic field by the magnetic substance. The magnetic substance is a ferromagnetic substance or a ferrimagnetic substance. The ferromagnetic substance is nickel(Ni), cobalt(Co). ferrum(Fe), and an alloy thereof. The ferrimagnetic substance is a ferrite material including MOFe2O3.

Description

교번자기장을 이용한 실리콘 결정화방법{Method of Si crystallizing using an Alternating Magnetic Field}Method of Si crystallizing using an Alternating Magnetic Field}

도 1은 교번 자기장 결정화 방법을 설명하기 위한 개략도이고,1 is a schematic view for explaining a method of alternating magnetic field crystallization,

도 2는 교번 자기장 결정화 장비를 개략적으로 도시한 단면도이고,2 is a cross-sectional view schematically showing an alternating magnetic field crystallization equipment,

도 3은 기판에 자기장과 전기장의 분포 상태를 설명하기 위한 도면이고,3 is a view for explaining the distribution of magnetic and electric fields on the substrate,

도 4는 다결정 박막트랜지스터 어레이기판의 일부를 확대한 평면도이고,4 is an enlarged plan view of a part of a polycrystalline thin film transistor array substrate;

도 5는 도 4의 다결정 박막트랜지스터의 구성을 개략적으로 도시한 단면도이고,5 is a cross-sectional view schematically showing the configuration of the polycrystalline thin film transistor of FIG.

도 6a와 도 6b는 본 발명의 제 1 예에 따른 결정화 공정을 순서에 따라 도시한 공정 단면도이고,6A and 6B are process cross-sectional views sequentially illustrating a crystallization process according to a first example of the present invention.

도 7은 본 발명의 제 2 예에 따른 결정화 방법을 설명하기 위한 단면도이고, 7 is a cross-sectional view for describing a crystallization method according to a second example of the present invention.

도 8a 내지 도 8d는 교번 자기장 결정화 방법을 이용한 본 발명에 따른 다결정 박막트랜지스터 제조공정을 공정순서에 따라 도시한 공정 단면도이다.8A to 8D are cross-sectional views illustrating a process of manufacturing a polycrystalline thin film transistor according to the present invention using an alternating magnetic field crystallization method, according to a process sequence.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

200 : 기판 202 : 비정질 실리콘층200 substrate 202 amorphous silicon layer

204a,204b : 자성체 패턴 206 : 자기장204a, 204b: magnetic material pattern 206: magnetic field

본 발명은 실리콘 결정화 방법에 관한 것으로 특히, 교번 자기장(Alternating Magnetic Field)을 이용한 실리콘 결정화 방법에 관한 것이다.The present invention relates to a silicon crystallization method, and more particularly, to a silicon crystallization method using an alternating magnetic field.

일반적으로, 실리콘은 결정 상태에 따라 비정질 실리콘(amorphous silicon)과 결정질 실리콘(crystalline silicon)으로 나눌 수 있다.In general, silicon may be divided into amorphous silicon and crystalline silicon according to a crystalline state.

비정질 실리콘은 낮은 온도에서 증착하여 박막(thin film)을 형성하는 것이 가능하여, 주로 낮은 용융점을 가지는 유리를 기판으로 사용하는 액정패널(liquid crystal panel)의 스위칭 소자(switching device)에 많이 사용한다.Amorphous silicon can be deposited at a low temperature to form a thin film, and is mainly used in switching devices of liquid crystal panels using glass having a low melting point as a substrate.

그러나, 상기 비정질 실리콘 박막은 액정패널 구동소자의 전기적 특성과 신뢰성 저하 및 표시소자 대면적화에 어려움이 있다.However, the amorphous silicon thin film has difficulty in deteriorating electrical characteristics and reliability of the liquid crystal panel driving device and increasing the display device large area.

대면적, 고정세 및 패널 영상구동회로, 일체형 랩탑컴퓨터(laptop computer), 벽걸이 TV용 액정표시소자의 상용화는 우수한 전기적 특성(예를 들면 높은 전계효과 이동도와 고주파 동작특성 및 낮은 누설전류(leakage current))의 화소 구동소자를 요구하며 이는 고품위 다결정 실리콘(poly crystalline silicon)의 응용을 요구하고 있다.Commercialization of large-area, high-definition and panel image driving circuits, integrated laptop computers, and wall-mounted liquid crystal display devices has shown excellent electrical characteristics (e.g. high field effect mobility, high frequency operation characteristics and low leakage current). ), Which requires the application of high quality poly crystalline silicon.

이때, 상기 다결정 실리콘을 형성하기 위한 결정화를 진행하기 위해 고려되어야 할 점은, 결정화가 진행되고 있는 기판의 재질이며 특히, 기판이 유리재질일 경우에는 결정화 공정온도가 600℃이하로 제한된다.In this case, the point to be considered in order to proceed with the crystallization for forming the polycrystalline silicon is the material of the substrate is undergoing crystallization, in particular, when the substrate is a glass material, the crystallization process temperature is limited to 600 ℃ or less.

따라서, 600℃이하의 저온으로 결정화를 진행하는 방법이 일반화되고 있으며 이러한 방법으로는 엑시머 레이저 결정화(Excimer Laser Crystallizing ; ELA)와 마이크로 웨이브 가열 결정화(Microwave Heating Crystallizing)등을 들 수 있다.Therefore, a method of proceeding crystallization at a low temperature of 600 ° C. or less is common, and such methods include excimer laser crystallizing (ELA) and microwave heating crystallizing.

그러나, 상기 엑시머 레이저 결정화 방법은 엑시머 레이저의 조사량에 따른 폴리 실리콘의 결정립 구조가 매우 불균일하고, 공정범위가 좁아 균일한 결정질의 폴리실리콘을 제조하기가 매우 어렵다.However, the excimer laser crystallization method is very difficult to produce a uniform crystalline polysilicon because the crystal structure of the polysilicon according to the irradiation amount of the excimer laser is very uneven, and the process range is narrow.

이러한 엑시머 레이저 결정화 방법을 극복하기 위한 다양한 결정화 방법이 제안되었는데 대표적으로 금속 유도 결정화(MIC : Metal Induced Crystalling)방법을 들 수 있다.Various crystallization methods have been proposed to overcome the excimer laser crystallization method, and the metal induced crystallization (MIC) method is representative.

상기 MIC결정화 방법은 니켈(Ni)이나 팔라듐(Pd)등과 같은 촉매금속을 비정질 실리콘의 표면에 도포하고 열을 가하여, 상기 촉매금속에서 발생하는 주율열(joule heating)을 더하여 결정화가 진행됨으로써 온도를 낮출 수 있으나, 채널부에 금속에 의한 오염이 발생할 수 있어 이로 인한 누설전류가 발생할 우려가 있다.In the MIC crystallization method, a catalyst metal such as nickel (Ni) or palladium (Pd) is applied to the surface of amorphous silicon and heated, and the crystallization proceeds by adding joule heating generated from the catalyst metal to proceed with crystallization. Although it can be lowered, the channel may be contaminated by metal, which may cause leakage current.

이와 유사한 방법으로, 채널부의 양측에 촉매금속을 도포한 후 이를 통해 결정의 측면성장을 유도하는 MILC(Metal Induced Lateral Crystalling))방법이 있으나, 이는 550℃이상의 온도에서 긴 열처리시간이 요구되어 생산수율이 저하되는 문제가 있었다.Similarly, there is a MILC (Metal Induced Lateral Crystalling) method, which induces lateral growth of crystals by applying catalytic metal to both sides of the channel part, but this requires a long heat treatment time at a temperature of 550 ° C. or higher. There was a problem of this deterioration.

이러한 문제들을 극복하고자 제안된 것이, 교번 자기장(Alternating Magnetic Field)을 통한 결정화 방법이다.It is proposed to overcome these problems, the crystallization method through the alternating magnetic field (Alternating Magnetic Field).

도 1은 교번 자기장 결정화 방법을 설명하기 위한 개략도이다.1 is a schematic diagram for explaining a method of alternating magnetic field crystallization.

도시한 바와 같이, 교번 자기장 결정화 공정을 진행하기 위해서는 기판(12)에 열을 가하는 가열 수단(10)과, 기판에 자기장을 인가하는 자기장 발생 수단이 필요하다.As shown in the figure, in order to proceed with the alternating magnetic field crystallization step, heating means 10 for applying heat to the substrate 12 and magnetic field generating means for applying a magnetic field to the substrate are required.

따라서, 도시한 바와 같이, 기판(12)이 고정되는 동시에 기판(12)에 열을 가하는 핫 플레이트(hot plate, 10)와, 상기 핫 플레이트(10)의 주변으로 자기장을 발생할 수 있는 솔레노이드 코일 장치와 같은 자기장 발생장치(24)가 구비된다.Accordingly, as shown, a hot plate 10 that fixes the substrate 12 and heats the substrate 12, and a solenoid coil device capable of generating a magnetic field around the hot plate 10. A magnetic field generator 24 is provided.

상기 핫 플레이트(10)상에 비정질 실리콘층(a-Si:H,미도시)이 형성된 기판(12)을 올려놓은 후, 열을 가하여 비정질 실리콘층(미도시)이 결정화 되는 동안 상기 자기장 발생장치(14)에서는 자기장을 생성한다.After placing the substrate 12 on which the amorphous silicon layer (a-Si: H, not shown) is formed on the hot plate 10, the magnetic field generating device is applied while the amorphous silicon layer (not shown) is crystallized by applying heat. In (14), a magnetic field is generated.

상기 발생한 자기장(16)은 상기 기판을 관통하는 방향으로 발생 되도록 한다.The generated magnetic field 16 is generated in a direction penetrating the substrate.

이때, 자기장(16)의 영향으로, 상기 핫 플레이트(10)를 700℃이하의 온도로 유지하면서 결정화를 진행할 수 있다.At this time, the crystallization may proceed while maintaining the hot plate 10 at a temperature of 700 ° C. or less under the influence of the magnetic field 16.

자기장을 이용하면 저온공정이 가능한 이유는, 상기 자기장(16)에 의해 실리콘층에 유도 전류가 발생하게 되고, 이러한 유도전류에 의해 발생한 주율열(joule heating)에 의해 결정화가 촉진될 수 있기 때문이다.The reason why the low temperature process is possible using the magnetic field is that induction current is generated in the silicon layer by the magnetic field 16, and crystallization may be promoted by joule heating generated by the induction current. .

이하, 2는 실제 대량 생산이 가능한 교번자기장 결정화 장비를 개략적으로 도시한 단면도이고, 도 3은 기판에 자기장과 전류의 분포 상태를 설명하기 위한 도면이다.Hereinafter, 2 is a cross-sectional view schematically showing an alternating magnetic field crystallization equipment that can be actually mass-produced, and FIG. 3 is a diagram for explaining a distribution state of a magnetic field and a current on a substrate.

도시한 바와 같이, 하나의 커다란 챔버(30)가 구성되며, 상기 챔버(13)내로 기판(10)이 이송되며 결정화가 진행된다.As shown, one large chamber 30 is constructed, and the substrate 10 is transferred into the chamber 13 and crystallization proceeds.

이때 상기 챔버(30)의 중심에는 자기장이 발생하는 자기장 발생영역(A)이 구성되는데, 상기 자기장 발생 영역(A)에는 자기장을 발생할 수 있는 자기장 발생 장치(40)가 구비된다.In this case, a magnetic field generating area A in which a magnetic field is generated is formed at the center of the chamber 30. The magnetic field generating area A is provided with a magnetic field generating device 40 capable of generating a magnetic field.

전술한 자기장 발생 장치(40)로는 솔레노이드 코일(Solenoid Coil)장치 또는 헬름 홀쯔 코일(Helmholtz Coil)장치 등을 예로 들 수 있다.Examples of the magnetic field generating device 40 may include a solenoid coil device or a helmholtz coil device.

상기 챔버(30)내의 온도는 상기 자기장 발생영역(A)을 전후로 700℃이하로 유지하고 있는 상태이다.The temperature in the chamber 30 is a state in which the magnetic field generating area A is maintained at 700 ° C. or less before and after.

따라서, 기판(10)은 챔버(30)의 내부로 일정 시간 진행하면서 결정화가 진행되며, 상기 자기장 발생영역(A)을 지날 때, 비로소 자기장에 의한 결정화 촉진이 본격적으로 진행되어 원하는 결정화가 이루어 질 수 있다.Therefore, the crystallization progresses while the substrate 10 proceeds to the inside of the chamber 30 for a predetermined time, and when passing through the magnetic field generating region A, crystallization promotion by the magnetic field proceeds in earnest to achieve desired crystallization. Can be.

이때, 도 3에 도시한 바와 같이, 상기 자기장 발생 영역(도 2의 A)에서, 기판(10)에 가해지는 교번 자기장(32)은 맴돌이 전류(Eddy current,34)손실에 의한 비정질 실리콘층의 주율열(joule heating)에 의한 열효과와, 자기장(32)에 의한 실리콘 원자의 확산 구동력 증가로 비정질 실리콘(36)이 다결정 실리콘으로 상전이 속도가 증가되어 결정화가 향상될 수 있다.In this case, as shown in FIG. 3, in the magnetic field generating region (A of FIG. 2), the alternating magnetic field 32 applied to the substrate 10 is formed of the amorphous silicon layer due to the eddy current (34) loss. Thermal effects due to joule heating and increased diffusion driving force of silicon atoms by the magnetic field 32 may increase the phase transition rate of the amorphous silicon 36 into the polycrystalline silicon, thereby improving crystallization.

그런데, 상기 비정질 실리콘층(36)의 결정화도는 기판(10)에 가해지는 온도와 자기장(32)의 세기에 따라 증가한다. 이때, 자기장(32)은 앞서 언급한 바와 같 이 균일한 자기장 발생장치(쏠레노이드 장치, 헬름홀쯔 코일 장치)를 통해 기판(10)에 인가되는데 이때, 균일한 자기장을 발생시키기 위해 상당한 크기의 자기장 발생장치가 필요하며, 이는 기판의 대형화에 따라 더욱 증가하게 된다.However, the crystallinity of the amorphous silicon layer 36 increases with the temperature applied to the substrate 10 and the strength of the magnetic field 32. At this time, the magnetic field 32 is applied to the substrate 10 through a uniform magnetic field generating device (solenoid device, Helmholtz coil device) as mentioned above, at this time, a magnetic field of a considerable size to generate a uniform magnetic field There is a need for a generator, which is further increased as the substrate becomes larger.

즉, 자기장의 세기는 코일의 권선수와 코일에 흐르는 전류에 비례하기 때문에, 더 높은 자기장을 발생시키기 위해 수 암페어 이상의 전류가 필요로 하며 이를 위해서는 더 큰 제조장비와 더 많은 전력을 필요로 하는 문제가 있다.In other words, since the strength of the magnetic field is proportional to the number of turns of the coil and the current flowing through the coil, a current of several amps or more is required to generate a higher magnetic field, which requires larger manufacturing equipment and more power. There is.

본 발명은 전술한 문제를 해결하기 위해 제안된 것으로, 새로운 교번 자기장 결정화 방법을 제안하는 것을 제 1 목적으로 한다.The present invention has been proposed to solve the above problems, and has as its first object the proposal of a new alternating magnetic field crystallization method.

상기 새로운 결정화 방법을 통해, 교번 자기장 결정화 장비의 크기를 줄이고, 전력소비를 줄이는 것을 제 2 목적으로 한다.Through the new crystallization method, a second object is to reduce the size of the alternating magnetic field crystallization equipment and to reduce the power consumption.

전술한 바와 같은 목적을 달성하기 위한 본 발명에 따른 다결정 형성방법은 기판을 준비하는 단계와; 상기 기판 상에 비정질 실리콘층을 형성하는 단계와; 상기 비정질 실리콘층의 표면에 자성체 패턴을 형성하는 단계와; 상기 자성체 패턴이 형성된 기판에 열을 가하는 동시에, 자기장을 인가하는 단계와; 상기 자성체에 의한 교번자기장의 집속을 통해, 자성체가 존재하는 영역 및 근접영역에서 결정화가 촉진되는 단계를 포함한다.Polycrystalline formation method according to the present invention for achieving the above object comprises the steps of preparing a substrate; Forming an amorphous silicon layer on the substrate; Forming a magnetic pattern on a surface of the amorphous silicon layer; Applying heat to the substrate on which the magnetic pattern is formed and simultaneously applying a magnetic field; By focusing the alternating magnetic field by the magnetic material, crystallization is promoted in the region where the magnetic material is present and the adjacent region.

상기 자성체는 결정화를 촉진하고자 하는 영역의 양측에 각각 위치하거나, 결정화를 촉진하고자 하는 영역에 위치하도록 패턴된 것을 특징으로 한다.The magnetic material is patterned to be located at both sides of the region to promote crystallization, or to be located at the region to promote crystallization.

상기 자성체가 결정화를 촉진하고자 하는 영역의 양측에 위치한다면, 자기장은 상기 두 자성체를 관통하는 방향으로 발생되도록 하고, 상기 자성체가 결정화를 촉진하고자 하는 영역의 상부에 위치한다면, 자기장은 상기 자성체를 관통하는 세로 방향으로 발생되도록 하는 것을 특징으로 한다.If the magnetic body is located on both sides of the region to promote crystallization, the magnetic field is generated in the direction to penetrate the two magnetic materials, if the magnetic body is located above the region to promote crystallization, the magnetic field penetrates the magnetic body It characterized in that to be generated in the longitudinal direction.

상기 자성체는 강자성체 또는 페리 자성체인 것을 특징으로 하고 상기 강자성체는 니켈(Ni), 코발트(Co), 철(Fe)그리고, 이들의 합금인 것을 특징으로 하며,상기 페리 자성체는 MOFe2O3를 포함하는 페라이트 물질인 것을 특징으로 한다.The magnetic material is characterized in that the ferromagnetic or ferrimagnetic material and the ferromagnetic material is characterized in that the nickel (Ni), cobalt (Co), iron (Fe), and alloys thereof, the ferrimagnetic material includes MOFe 2 O 3 Characterized in that it is a ferrite material.

상기 비정질 실리콘층과 자성체가 형성된 기판에 가해지는 열의 온도는 400℃~700℃인 것을 특징으로 한다.The temperature of the heat applied to the substrate on which the amorphous silicon layer and the magnetic body are formed is 400 ° C to 700 ° C.

상기 비정질 실리콘층에 탈수소화 공정을 진행하는 단계를 더욱 포함한다.Further comprising the step of performing a dehydrogenation process on the amorphous silicon layer.

본 발명에 따른 다결정 박막트랜지스터 제조방법은 기판을 준비하는 단계와;Polycrystalline thin film transistor manufacturing method according to the present invention comprises the steps of preparing a substrate;

상기 기판 상에 채널영역을 정의하는 단계와; 상기 채널영역이 정의된 기판의 전면에 비정질 실리콘층을 형성하는 단계와; 상기 채널영역 또는 이에 근접하여 자성체 패턴을 형성하는 단계와; 상기 자성체 패턴이 형성된 기판에 열을 가해줌과 동시에 자기장을 인가하여, 비정질 실리콘층을 다결정 실리콘층으로 형성하는 단계와; 상기 다결정 실리콘층을 패턴하여, 상기 채널영역과 채널 영역 양측으로 오믹 영역으로 정의된 액티브패턴을 형성하는 단계와; 상기 채널영역에 대응하는 상부에 게이트 절연막을 사이에 두고 게이트 전극을 형성하는 단계와; 상기 기판의 전면에 층간 절연막을 형성하고 패턴하여, 상기 양측 오믹 영역을 노출하는 단계와; 상기 오믹 영역에 각각 접촉하는 소스 전극과 드레인 전극을 형성하는 단계를 포함한다.Defining a channel region on the substrate; Forming an amorphous silicon layer on the entire surface of the substrate in which the channel region is defined; Forming a magnetic pattern on or near the channel region; Forming an amorphous silicon layer as a polycrystalline silicon layer by applying heat to the substrate on which the magnetic pattern is formed and applying a magnetic field; Patterning the polycrystalline silicon layer to form an active pattern defined as an ohmic region on both sides of the channel region and the channel region; Forming a gate electrode with a gate insulating layer interposed therebetween on the channel region; Forming and patterning an interlayer insulating film on the entire surface of the substrate to expose the both ohmic regions; Forming a source electrode and a drain electrode in contact with the ohmic region, respectively.

전술한 공정에서, 상기 자성체 패턴을 제거하는 단계를 더욱 포함한다.In the above-described process, the method further includes removing the magnetic body pattern.

상기 자성체가 결정화를 촉진하고자 하는 영역의 양측에 위치한다면, 자기장은 상기 두 자성체를 관통하는 방향으로 발생되도록 하고, 상기 자성체가 결정화를 촉진하고자 하는 영역의 상부에 위치한다면, 자기장은 상기 자성체를 관통하는 세로 방향으로 발생되도록 하는 것을 특징으로 한다.If the magnetic body is located on both sides of the region to promote crystallization, the magnetic field is generated in the direction to penetrate the two magnetic materials, if the magnetic body is located above the region to promote crystallization, the magnetic field penetrates the magnetic body It characterized in that to be generated in the longitudinal direction.

이하, 도면을 참조하여 본 발명을 설명한다.Hereinafter, the present invention will be described with reference to the drawings.

도 4는 다결정 박막트랜지스터 어레이기판의 일부를 확대한 평면도이다.4 is an enlarged plan view of a part of a polycrystalline thin film transistor array substrate.

도시한 바와 같이, 기판(100)에 일 방향으로 연장된 게이트 배선(104)을 구성하고, 상기 게이트 배선(104)과 교차하는 방향으로 데이터 배선(114)을 구성하고, 상기 두 배선(104,114)의 교차지점에는 다결정 박막트랜지스터(T)를 구성한다.As shown in the drawing, a gate wiring 104 extending in one direction is formed on the substrate 100, a data wiring 114 is formed in a direction crossing the gate wiring 104, and the two wirings 104 and 114 are formed. A polycrystalline thin film transistor T is formed at the intersection of.

이때, 상기 다결정 박막트랜지스터(T)는 다결정 실리콘층을 액티브층(102)으로 사용한 것이며, 다결정 액티브층(102)과, 게이트 전극(106)과 소스 전극(110)과 드레인 전극(112)을 포함한다.In this case, the polycrystalline thin film transistor T uses a polycrystalline silicon layer as the active layer 102, and includes a polycrystalline active layer 102, a gate electrode 106, a source electrode 110, and a drain electrode 112. do.

상기 화소 영역(P)에는 상기 드레인 전극(110)과 접촉하는 화소 전극(116)을 구성한다.The pixel electrode 116 is formed in the pixel region P in contact with the drain electrode 110.

전술한 구성은 액정표시장치용 어레이 기판의 구성을 개략적으로 설명한 것 이며, 액티브 매트릭스형 유기전계 발광소자 또는 이와 유사한 형태의 어레이 기판을 사용한다.The above-described configuration schematically illustrates the configuration of the array substrate for the liquid crystal display device, and uses an active matrix organic light emitting diode or an array substrate of a similar type.

다만, 상기 스위칭 소자에 구동소자가 더욱 구성되고, 상기 구동소자를 통해 발광부로 전원전압을 인가하는 전원 배선을 더욱 포함한다.However, a driving element is further configured in the switching element, and further includes a power line for applying a power voltage to the light emitting unit through the driving element.

따라서, 이하 도 5를 참조하여, 표시소자의 액티브 매트릭스형 어레이 기판에 구성되는 스위칭소자 또는 구동소자로 사용되는 다결정 박막트랜지스터의 단면 구성을 살펴본다.Accordingly, a cross-sectional configuration of a polycrystalline thin film transistor used as a switching device or a driving device of the active matrix array substrate of the display device will be described with reference to FIG. 5.

도 5는 도 4의 다결정 박막트랜지스터의 구성을 개략적으로 도시한 단면도이다.FIG. 5 is a cross-sectional view schematically illustrating the configuration of the polycrystalline thin film transistor of FIG. 4.

도시한 바와 같이, 일반적인 다결정 박막트랜지스터(T)는 기판의 제 1 층으로 다결정 액티브층(102)을 구성한다.As shown, a general polycrystalline thin film transistor T constitutes the polycrystalline active layer 102 as the first layer of the substrate.

상기 다결정 액티브층(102)은 채널영역(B1)과 오믹영역(B2)으로 나누어지며, 상기 채널영역(B1)의 상부에는 게이트 절연막(GI)을 사이에 두고 게이트 전극(106)이 위치하게 된다.The polycrystalline active layer 102 is divided into a channel region B1 and an ohmic region B2, and a gate electrode 106 is positioned on the channel region B1 with a gate insulating layer GI interposed therebetween. .

상기 채널 영역(B1)의 양측 오믹영역(B2)은 불순물이 도핑된 영역이며 소스 전극(110)과 드레인 전극(112)이 이와 접촉하면서 구성된다.Both ohmic regions B2 of the channel region B1 are doped with impurities, and the source electrode 110 and the drain electrode 112 are in contact with each other.

전술한 구성에서, 상기 박막트랜지스터(T)의 동작에 영향을 미치는 부분은 채널 영역(B1)이며, 채널 영역(B1)의 결정 상태에 따라 박막트랜지스터(T)의 전류-전압(I-V)특성이 달라진다.In the above-described configuration, the part affecting the operation of the thin film transistor T is the channel region B1, and the current-voltage IV characteristic of the thin film transistor T is changed according to the crystal state of the channel region B1. Different.

따라서, 본 발명은 전술한 다결정 실리콘층을 형성함에 있어, 상기 채널영역 이 될 부분의 결정화도를 개선하기 위한 방법을 제안한다.Accordingly, the present invention proposes a method for improving the crystallinity of the portion to be the channel region in forming the polycrystalline silicon layer described above.

이에 대해, 도 6a 내지 도 6b를 참조하여 설명한다.This will be described with reference to FIGS. 6A to 6B.

도 6a와 도 6b는 본 발명의 제 1 실시예에 따른 결정화 방법을 공정순서에 따라 도시한 공정 단면도이다.6A and 6B are cross-sectional views illustrating a crystallization method according to a first embodiment of the present invention in a process sequence.

도 6a에 도시한 바와 같이, 기판(200)상에 비정질 실리콘층(202)을 형성한다.As shown in FIG. 6A, an amorphous silicon layer 202 is formed on the substrate 200.

상기 비정질 실리콘층(202)은 결정화를 진행하기 전, 전처리 공정 즉 탈수소화 공정 등을 거친 상태이다.The amorphous silicon layer 202 has undergone a pretreatment process, that is, a dehydrogenation process, before proceeding with crystallization.

상기 기판(200)은 어레이부를 제작하기 위한 것이며 따라서, 기판(200)상의 비정질 실리콘을 결정화 하기에 앞서 채널 영역(CH)을 미리 정의해 둔다.The substrate 200 is for fabricating the array portion. Therefore, the channel region CH is previously defined before crystallizing the amorphous silicon on the substrate 200.

다음으로, 기판(200)의 전면에 강자성(强자성) 또는 페리 자성의 특성을 가지는 강자성체(ferromagnetic substance)와 페리자성체(ferrimagnetic substance)와 같은 자성체층를 형성하고 패턴하여, 상기 채널 영역(CH)의 양측에 자성체 패턴(204a,204b)을 형성한다.Next, a magnetic layer such as a ferromagnetic substance and a ferrimagnetic substance having ferromagnetic or ferrimagnetic characteristics is formed and patterned on the entire surface of the substrate 200 to form the pattern of the channel region CH. Magnetic patterns 204a and 204b are formed on both sides.

이때, 상기 강자성체 물질로는 철(Fe), 니켈(Ni), 코발트(Co)및 그 합금과, 산화철(Fe2O3)등이 있고, 상기 페리자성체 물질로는 페라이트라고 총칭되는 금속 화합물이며 MOFe2O3M을 예로 들 수 있다.In this case, the ferromagnetic material is iron (Fe), nickel (Ni), cobalt (Co) and its alloys, iron oxide (Fe 2 O 3 ) and the like, and the ferromagnetic material is a metal compound collectively called ferrite. MOFe 2 O 3 M is an example.

다음으로, 앞서 언급한 교번 자기장 결정화 장비(도 2)를 이용하여, 상기 기판(200)에 열을 가하면서 자기장(206)을 인가하는 공정을 진행한다.Next, a process of applying the magnetic field 206 while applying heat to the substrate 200 is performed using the aforementioned alternating magnetic field crystallization equipment (FIG. 2).

이때, 자기장(206)은 일 측 자성체 패턴(204a)으로 부터 타 측 자성체 패턴(204b)을 관통하는 방향으로 진행되도록 한다.At this time, the magnetic field 206 is allowed to proceed in a direction penetrating the other magnetic pattern 204b from one magnetic body pattern 204a.

이와 같이 하면, 상기 일 측 및 타 측 자성체 패턴(204a,204b) 사이의 채널영역(CH)이 다른 영역에 비해 결정화도가 크게 향상되는 결과를 얻을 수 있다.In this way, the crystallinity of the channel region CH between the one side and the other magnetic pattern 204a and 204b is greatly improved compared to the other region.

상기 채널 영역(CH)에서 결정화도가 개선된 이유는 상기 자성체(204a,204b)에 의한 것이며, 상기 자성체(204a,204b)에 의해 결정화 효율이 증질될 수 있는 이유는, 상기 자성체(204a,204b)가 자기장(206)을 집속할 수 있는 특성을 가지기 때문이다.The reason why the crystallinity is improved in the channel region CH is due to the magnetic bodies 204a and 204b, and the reason why the crystallization efficiency may be enhanced by the magnetic bodies 204a and 204b is due to the magnetic bodies 204a and 204b. This is because the magnetic field 206 has the property of focusing.

자세히는, 상기 자성체(204a,204b)는 투자율(permeability, 자기 투과율)이 높은 물질로서, 자기장(206)의 영향을 받아 자화할 때에 생기는 자기력 선속밀도(磁氣力線束密度)와 자기장의 진공중에서의 세기의 비가 매우 크다.In detail, the magnetic bodies 204a and 204b are materials having high permeability (magnetic permeability), and have a magnetic flux flux density and magnetic field in vacuum when they are magnetized under the influence of the magnetic field 206. The rain of the century is very large.

즉, 자력선이 쉽게 통과할 수 있는 물질이다.That is, the magnetic force line is a material that can pass easily.

따라서, 기판(200)에 고르게 분포하는 자기장(206)은 상기 자성체(204a,204b)에 의해 집속되는 경향을 나타내며, 자기장(206)이 집속된 부분은 결정화가 촉진될 수 있기 때문에, 상기 채널 영역(CH)에서 결정화도가 개선되는 결과를 얻을 수 있다.Therefore, the magnetic field 206 evenly distributed on the substrate 200 exhibits a tendency to be focused by the magnetic bodies 204a and 204b, and the portion where the magnetic field 206 is focused may promote crystallization, and thus, the channel region. It is possible to obtain a result of improving the crystallinity in (CH).

일반적으로, 수십에서 수백가우스의 교번 자기장을 얻기 위해서는 수십암페어 이상의 전류가 소모된다. In general, currents of tens of amps or more are consumed to achieve alternating magnetic fields of tens to hundreds of gauss.

그러나, 전술한 바와 같이 투자율이 큰 자성체(204a,204b)를 이용하여 결정화를 진행하게 되면, 수 가우스 정도의 자기장으로 10 ~ 24.5 kG정도의 유도자장을 생성할 수 있으며 따라서, 거대한 자기장 발생장치와 이에 필요한 큰 전력 소모가 없어도 교번 자기장에 의해 비정질 실리콘을 다결정화 할 수 있는 장점이 있다.However, when the crystallization is performed using the magnetic materials 204a and 204b having a high permeability as described above, an induction field of about 10 to 24.5 kG can be generated with a magnetic field on the order of several gauss. There is an advantage that the amorphous silicon can be polycrystalline by the alternating magnetic field even without the large power consumption required.

한편, 전술한 도 6b의 구성은 자성체(204a,204b)를 채널영역(CH)의 양측에 구성하고, 자기장(206)이 일 측 및 타 측의 자성체를 관통하는 방향으로 발생하도록 구성하였지만, 이러한 방법은 다양하게 변형 가능하다.Meanwhile, the above-described configuration of FIG. 6B is configured such that the magnetic bodies 204a and 204b are formed at both sides of the channel region CH, and the magnetic field 206 is generated in a direction penetrating the magnetic bodies on one side and the other side. The method can be variously modified.

도 7은 본 발명의 제 2 예에 따른 결정화 방법을 설명하기 위한 단면도이다.7 is a cross-sectional view for describing a crystallization method according to a second example of the present invention.

도시한 바와 같이, 기판(300)상에 비정질 실리콘층(302)을 형성하고, 상기 비정질 실리콘층(302) 중 채널영역(CH)으로 정의된 부분에 자성체(306)를 형성한다.As illustrated, an amorphous silicon layer 302 is formed on the substrate 300, and a magnetic material 306 is formed in a portion defined by the channel region CH of the amorphous silicon layer 302.

이때, 자기장(306)이 상기 자성체(304)를 세로 방향으로 통과하도록 하며 이와 같은 경우, 상기 자성체(304)에 의해 자기장이 채널 영역(CH)에 집속될 수 있기 때문에, 채널 영역(CH)의 결정화도가 개선될 수 있다.At this time, the magnetic field 306 passes through the magnetic material 304 in the longitudinal direction, and in this case, since the magnetic field can be focused on the channel region CH by the magnetic material 304, Crystallinity can be improved.

전술한 6b와 도 7은 자기장의 발생 방향이 수평 또는 수직한 방향이며 이와 같이 자기장 방향은 자기장 발생장치로부터 변환이 가능하다.6b and FIG. 7 are directions in which the magnetic field is generated in a horizontal or vertical direction, and the magnetic field direction can be converted from the magnetic field generator.

이상으로, 전술한 바와 같은 본 발명에 따른 교번자기장 결정화 방법으로 다결정 실리콘층을 제작할 수 있다.As described above, the polycrystalline silicon layer may be manufactured by the alternating magnetic field crystallization method according to the present invention as described above.

이하, 도 8a 내지 도 8d를 참조하여, 교번 자기장 결정화 방법을 이용한 본 발명에 따른 다결정 박막트랜지스터의 제조공정을 설명한다.Hereinafter, a manufacturing process of a polycrystalline thin film transistor according to the present invention using an alternating magnetic field crystallization method will be described with reference to FIGS. 8A to 8D.

도 8a에 도시한 바와 같이, 기판(400)상에 비정질 실리콘층(402)을 형성한 후, 탈수소화 공정을 진행한다.As shown in FIG. 8A, after the amorphous silicon layer 402 is formed on the substrate 400, a dehydrogenation process is performed.

비정질 실리콘층(402)은 수소(H)가 포함된 형태로 증착되며 따라서, 결정화가 진행되면 상기 수소(H)가 결정층으로부터 증발되고, 이로 인해 결정층에 결함이 발생하게 된다.The amorphous silicon layer 402 is deposited in a form containing hydrogen (H). Therefore, when crystallization proceeds, the hydrogen (H) is evaporated from the crystal layer, which causes defects in the crystal layer.

따라서, 기판(400)에 미리 열을 가하여 탈수소화 공정을 진행하는 것이다.Therefore, heat is applied to the substrate 400 in advance to proceed with the dehydrogenation process.

다음으로, 상기 비정질 실리콘층(402)의 표면에 채널 영역(B1)과 오믹 영역(B2)을 정의한다.Next, a channel region B1 and an ohmic region B2 are defined on the surface of the amorphous silicon layer 402.

다음으로, 상기 채널영역(B1)의 표면 또는 채널 영역(B1)의 양측 오믹 영역(B2)에 섬형상의 자성체 패턴(404a,404b)을 형성한다.Next, island-shaped magnetic body patterns 404a and 404b are formed on the surface of the channel region B1 or on both side ohmic regions B2 of the channel region B1.

앞서 언급한 바와 같이, 상기 자성체 패턴(404a,404b)은 투자율이 매우 높은 물질이므로 자기장을 쉽게 통과시킬 수 있는 물질이어서, 자기장을 집속할 수 있는 기능하여 상기 채널 영역에서 결정화도가 개선될 수 있도록 한다.As mentioned above, the magnetic material patterns 404a and 404b are materials having a high permeability, and thus are able to easily pass magnetic fields, thereby concentrating the magnetic fields to improve crystallinity in the channel region. .

다음으로, 상기 자성체 패턴(404a,404b)이 형성된 기판(400)에 400℃ ~700℃의 열을 가하는 동시에 교번 자기장을 인가하면서 결정화를 진행한다.Next, crystallization proceeds while applying heat of 400 ° C to 700 ° C to the substrate 400 on which the magnetic body patterns 404a and 404b are formed, and simultaneously applying an alternating magnetic field.

이와 같이 하면, 상기 자성체 패턴(404a,404b)의 자기장 집속 현상에 의해 상기 채널영역(B1)에서의 결정화도가 특히 촉진되는 결과를 얻을 수 있다.In this way, the crystallinity in the channel region B1 is particularly promoted by the magnetic field focusing phenomenon of the magnetic body patterns 404a and 404b.

다음으로, 결정화가 완료되면 상기 자성체 패턴(404a,404b)을 제거하는 공정을 진행 한다.Next, when crystallization is completed, a process of removing the magnetic patterns 404a and 404b is performed.

경우에 따라서는 상기 자성체 패턴을 전극으로 사용할 수 도 있다.In some cases, the magnetic pattern may be used as an electrode.

도 8b에 도시한 바와 같이, 상기 자성체 패턴(404a,404b)을 이용한 결정화 공정이 완료된 결정층을 패턴하여 액티브 패턴(406)을 형성한다.As shown in FIG. 8B, an active pattern 406 is formed by patterning a crystal layer in which a crystallization process using the magnetic patterns 404a and 404b is completed.

즉. 앞서 채널영역(B1)과 오믹 영역(B2)을 동시에 패턴하여, 액티브 패턴(406)을 형성한다.In other words. The channel region B1 and the ohmic region B2 are simultaneously patterned to form an active pattern 406.

도 8c에 도시한 바와 같이, 상기 액티브 패턴(406)이 형성된 기판(400)의 전면에 질화 실리콘(SiNX)과 산화 실리콘(SiO)을 포함하는 무기절연물질 그룹 중 선택된 하나 또는 그 이상의 물질을 증착하여 게이트 절연막(408)을 형성한다.As shown in FIG. 8C, one or more materials selected from the group of inorganic insulating materials including silicon nitride (SiN X ) and silicon oxide (SiO) are formed on the entire surface of the substrate 400 on which the active pattern 406 is formed. The vapor deposition is performed to form the gate insulating film 408.

다음으로, 상기 게이트 절연막(408)의 상부에 알루미늄(Al), 알루미늄합금(AlNd), 텅스텐(W), 크롬(Cr), 티타늄(Ti), 구리(Cu), 몰리브덴(Mo)등을 포함하는 도전성 금속 그룹 중 선택된 하나로 게이트 전극(410)을 형성한다.Next, aluminum (Al), aluminum alloy (AlNd), tungsten (W), chromium (Cr), titanium (Ti), copper (Cu), molybdenum (Mo), etc., are formed on the gate insulating layer 408. The gate electrode 410 is formed of one selected from the group of conductive metals.

도 8c에 도시한 바와 같이, 상기 게이트 전극(410)이 형성된 기판(400)의 전면에 앞서 언급한 무기절연물질그룹 중 선택된 하나를 증착하여 층간 절연막(412)을 형성한다.As illustrated in FIG. 8C, one of the aforementioned inorganic insulating material groups is deposited on the entire surface of the substrate 400 on which the gate electrode 410 is formed to form an interlayer insulating film 412.

다음으로, 상기 층간 절연막(412)과 하부의 게이트 절연막(408)을 패턴하여, 상기 오믹 영역(B2)을 노출하는 제 1 콘택홀(414a)과 제 2 콘택홀(414b)을 형성한다.Next, the interlayer insulating layer 412 and the lower gate insulating layer 408 are patterned to form a first contact hole 414a and a second contact hole 414b exposing the ohmic region B2.

다음으로, 상기 오믹 영역(B2)에 불순물을 도핑하는 공정을 진행한다.Next, a process of doping impurities into the ohmic region B2 is performed.

이때, 상기 불순물 도핑공정은 콘택홀(414a,414b)을 형성하지 않은 상태에서 진행할 수도 있다.In this case, the impurity doping process may be performed in a state in which contact holes 414a and 414b are not formed.

도 8d에 도시한 바와 같이, 상기 층간 절연막(412)이 형성된 기판(400)의 전면에 앞서 언급한 도전성 금속그룹 중 선택된 하나를 증착하고 패턴하여, 상기 오 믹 영역(B2)과 각각 접촉하고 이격된 소스 전극(416)과 드레인 전극(418)을 형성한다.As shown in FIG. 8D, one of the aforementioned conductive metal groups is deposited and patterned on the entire surface of the substrate 400 on which the interlayer insulating film 412 is formed, thereby contacting and spaced apart from the ohmic region B2, respectively. The source electrode 416 and the drain electrode 418 are formed.

전술한 공정을 통해, 본 발명에 따른 교번자기장 결정화 방법을 이용한 다결정 박막트랜지스터를 제작할 수 있다.Through the above-described process, it is possible to manufacture a polycrystalline thin film transistor using the alternating magnetic field crystallization method according to the present invention.

본 발명에 따른 결정화 방법은, 교번자기장을 이용하여 비정질 실리콘층을 결정화함에 있어, 박막트랜지스터의 채널영역 또는 채널 영역에 근접한 부분에 자성체 패턴을 형성하여 결정화 공정을 진행함으로써, 상기 자성체에 의한 자기장 집속 현상으로 채널 영역에서의 결정화도를 개선할 수 있는 효과가 있다.In the crystallization method according to the present invention, in crystallizing an amorphous silicon layer using an alternating magnetic field, a magnetic pattern is formed by forming a magnetic pattern in a channel region or a portion proximate to the channel region of a thin film transistor, thereby focusing the magnetic field by the magnetic body. The phenomenon has the effect of improving the crystallinity in the channel region.

또한, 주변의 자기장이 낮더라도 상기 자성체의 집속효과로 몇십배의 자기장이 인가되는 효과를 얻을 수 있으므로, 자기장 발생장치의 크기를 줄일 수 있는 동시에 전력소모를 낮출 수 있는 효과가 있다.In addition, even if the surrounding magnetic field is low, the effect of applying a magnetic field of several tens of times by the focusing effect of the magnetic body, it is possible to reduce the size of the magnetic field generating device and at the same time lower the power consumption.

또한, 채널영역에서의 결정화도를 개선할 수 있기 때문에, 박막트랜지스터의 동작특성을 개선할 수 있는 효과가 있다.In addition, since the crystallinity in the channel region can be improved, there is an effect that can improve the operating characteristics of the thin film transistor.

Claims (16)

기판을 준비하는 단계와;Preparing a substrate; 상기 기판 상에 비정질 실리콘층을 형성하는 단계와;Forming an amorphous silicon layer on the substrate; 상기 비정질 실리콘층의 표면에 자성체 패턴을 형성하는 단계와;Forming a magnetic pattern on a surface of the amorphous silicon layer; 상기 자성체 패턴이 형성된 기판에 열을 가하는 동시에, 자기장을 인가하는 단계와;Applying heat to the substrate on which the magnetic pattern is formed and simultaneously applying a magnetic field; 상기 자성체에 의한 교번자기장의 집속을 통해, 자성체가 존재하는 영역 및 근접영역에서 결정화가 촉진되는 단계The step of promoting the crystallization in the region and the proximity region of the magnetic material through the concentration of the alternating magnetic field by the magnetic material 를 포함하는 다결정 실리콘 형성방법.Polycrystalline silicon forming method comprising a. 제 1 항에 있어서,The method of claim 1, 상기 자성체는 결정화를 촉진하고자 하는 영역의 양측에 각각 위치하거나, 결정화를 촉진하고자 하는 영역에 위치하도록 패턴된 것을 특징으로 하는 다결정 실리콘 형성방법.Wherein the magnetic material is patterned to be located at both sides of a region to promote crystallization or at a region to promote crystallization. 제 2 항에 있어서,The method of claim 2, 상기 자성체가 결정화를 촉진하고자 하는 영역의 양측에 위치한다면, 자기장 은 상기 두 자성체를 관통하는 방향으로 발생되도록 하고, 상기 자성체가 결정화를 촉진하고자 하는 영역의 상부에 위치한다면, 자기장은 상기 자성체를 관통하는 세로 방향으로 발생되도록 하는 것을 특징으로 하는 다결정 실리콘 형성방법.If the magnetic body is located on both sides of the region to promote crystallization, the magnetic field is generated in the direction to penetrate the two magnetic materials, and if the magnetic body is located above the region to promote crystallization, the magnetic field penetrates the magnetic body Polycrystalline silicon forming method characterized in that to be generated in the longitudinal direction. 제 1 항에 있어서,The method of claim 1, 상기 자성체는 강자성체 또는 페리 자성체인 것을 특징으로 하는 다결정 실리콘 형성방법.The magnetic material is a ferromagnetic material or a ferri magnetic material, characterized in that the polycrystalline silicon forming method. 제 4 항에 있어서,The method of claim 4, wherein 상기 강자성체는 니켈(Ni), 코발트(Co), 철(Fe)그리고, 이들의 합금인 것을 특징으로 하는 다결정 실리콘 형성방법.The ferromagnetic material is nickel (Ni), cobalt (Co), iron (Fe), and an alloy thereof. 제 4 항에 있어서,The method of claim 4, wherein 상기 페리 자성체는 MOFe2O3를 포함하는 페라이트 물질인 것을 특징으로 하는 다결정 실리콘 형성방법.The ferri magnetic material is a ferrite material, characterized in that the ferrite material containing MOFe 2 O 3 . 제 1 항에 있어서,The method of claim 1, 상기 비정질 실리콘층과 자성체가 형성된 기판에 가해지는 열의 온도는 400℃~700℃인 것을 특징으로 하는 다결정 실리콘 형성방법.And the temperature of heat applied to the substrate on which the amorphous silicon layer and the magnetic body are formed is 400 ° C to 700 ° C. 제 1 항에 있어서,The method of claim 1, 상기 비정질 실리콘층에 탈수소화 공정을 진행하는 단계를 더욱 포함하는 다결정 실리콘 형성방법.And dehydrogenating the amorphous silicon layer. 기판을 준비하는 단계와;Preparing a substrate; 상기 기판 상에 채널영역을 정의하는 단계와;Defining a channel region on the substrate; 상기 채널영역이 정의된 기판의 전면에 비정질 실리콘층을 형성하는 단계와;Forming an amorphous silicon layer on the entire surface of the substrate in which the channel region is defined; 상기 채널영역 또는 이에 근접하여 자성체 패턴을 형성하는 단계와;Forming a magnetic pattern on or near the channel region; 상기 자성체 패턴이 형성된 기판에 열을 가해줌과 동시에 자기장을 인가하여, 비정질 실리콘층을 다결정 실리콘층으로 형성하는 단계와;Forming an amorphous silicon layer as a polycrystalline silicon layer by applying heat to the substrate on which the magnetic pattern is formed and applying a magnetic field; 상기 다결정 실리콘층을 패턴하여, 상기 채널영역과 채널 영역 양측으로 오믹 영역으로 정의된 액티브패턴을 형성하는 단계와;Patterning the polycrystalline silicon layer to form an active pattern defined as an ohmic region on both sides of the channel region and the channel region; 상기 채널영역에 대응하는 상부에 게이트 절연막을 사이에 두고 게이트 전극을 형성하는 단계와;Forming a gate electrode with a gate insulating layer interposed therebetween on the channel region; 상기 기판의 전면에 층간 절연막을 형성하고 패턴하여, 상기 양측 오믹 영역을 노출하는 단계와;Forming and patterning an interlayer insulating film on the entire surface of the substrate to expose the both ohmic regions; 상기 오믹 영역에 각각 접촉하는 소스 전극과 드레인 전극을 형성하는 단계Forming a source electrode and a drain electrode in contact with the ohmic region, respectively 를 포함하는 다결정 박막트랜지스터 제조방법.Polycrystalline thin film transistor manufacturing method comprising a. 제 9 항에 있어서,The method of claim 9, 상기 자성체 패턴을 제거하는 단계를 더욱 포함하는 다결정 박막트랜지스터 제조방법.The method of manufacturing a polycrystalline thin film transistor further comprising the step of removing the magnetic pattern. 제 9 항에 있어서,The method of claim 9, 상기 자성체가 결정화를 촉진하고자 하는 영역의 양측에 위치한다면, 자기장은 상기 두 자성체를 관통하는 방향으로 발생되도록 하고, 상기 자성체가 결정화를 촉진하고자 하는 영역의 상부에 위치한다면, 자기장은 상기 자성체를 관통하는 세로 방향으로 발생되도록 하는 것을 특징으로 하는 다결정 박막트랜지스터 제조방법.If the magnetic body is located on both sides of the region to promote crystallization, the magnetic field is generated in the direction to penetrate the two magnetic materials, if the magnetic body is located above the region to promote crystallization, the magnetic field penetrates the magnetic body Polycrystalline thin film transistor manufacturing method characterized in that to be generated in the longitudinal direction. 제 9 항에 있어서,The method of claim 9, 상기 자성체는 강자성체 또는 페리 자성체인 것을 특징으로 하는 다결정 박막트랜지스터 제조방법.The magnetic material is a ferromagnetic material or a ferri magnetic material, characterized in that the polycrystalline thin film transistor manufacturing method. 제 12 항에 있어서,The method of claim 12, 상기 강자성체는 니켈(Ni), 코발트(Co), 철(Fe)그리고, 이들의 합금인 것을 특징으로 하는 다결정 박막트랜지스터 제조방법.The ferromagnetic material is a nickel (Ni), cobalt (Co), iron (Fe), and an alloy thereof polycrystalline thin film transistor manufacturing method characterized in that. 제 12 항에 있어서,The method of claim 12, 상기 페리 자성체는 MOFe2O3를 포함하는 페라이트 물질인 것을 특징으로 하는 다결정 박막트랜지스터 제조방법.The ferrite magnetic material is a polycrystalline thin film transistor manufacturing method characterized in that the ferrite material containing MOFe 2 O 3 . 제 9 항에 있어서,The method of claim 9, 상기 비정질 실리콘층과 자성체가 형성된 기판에 가해지는 열의 온도는 400℃~700℃인 것을 특징으로 하는 다결정 박막트랜지스터 제조방법.The temperature of the heat applied to the substrate on which the amorphous silicon layer and the magnetic body is formed is a polycrystalline thin film transistor, characterized in that. 제 9 항에 있어서,The method of claim 9, 상기 비정질 실리콘층에 탈수소화 공정을 진행하는 단계를 더욱 포함하는 다결정 박막트랜지스터 제조방법.The method of manufacturing a polycrystalline thin film transistor further comprising the step of performing a dehydrogenation process on the amorphous silicon layer.
KR1020060128628A 2006-12-15 2006-12-15 Method of si crystallizing using an alternating magnetic field KR20080055367A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060128628A KR20080055367A (en) 2006-12-15 2006-12-15 Method of si crystallizing using an alternating magnetic field

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060128628A KR20080055367A (en) 2006-12-15 2006-12-15 Method of si crystallizing using an alternating magnetic field

Publications (1)

Publication Number Publication Date
KR20080055367A true KR20080055367A (en) 2008-06-19

Family

ID=39802204

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060128628A KR20080055367A (en) 2006-12-15 2006-12-15 Method of si crystallizing using an alternating magnetic field

Country Status (1)

Country Link
KR (1) KR20080055367A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101466975B1 (en) * 2013-07-01 2014-12-01 한국과학기술연구원 a method for manufacturing thin film with high crystallinity and a thin film manufactured thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101466975B1 (en) * 2013-07-01 2014-12-01 한국과학기술연구원 a method for manufacturing thin film with high crystallinity and a thin film manufactured thereof

Similar Documents

Publication Publication Date Title
JP4181761B2 (en) Method and apparatus for heat treating a semiconductor film on a heat sensitive non-conductive substrate
KR100836744B1 (en) Method for Crystallization of Amorphous Silicon by Joule Heating
KR100650343B1 (en) Thin film transistor and the method of fabricating the same
KR20020056109A (en) crystallization method of a silicon film
KR20060050352A (en) Method for annealing silicon thin films using conductive layer and polycrystalline silicon thin films prepared therefrom
CN106783875B (en) Low temperature polycrystalline silicon membrane preparation method, thin film transistor (TFT) and preparation method thereof
CN102044568A (en) Thin film transistor and method fabricating thereof
KR20040102350A (en) Method for Annealing Silicon Thin Films and Polycrystalline Silicon Thin Films Prepared Therefrom
KR20070082191A (en) Organic electro-luminescent display and fabrication method thereof
KR100930362B1 (en) Polycrystalline Silicon Film Formation Method And Manufacturing Method Of Thin Film Transistor Including The Same
KR20040028613A (en) Thin-film semiconductor device and its production method
US6939754B2 (en) Isotropic polycrystalline silicon and method for producing same
KR20080055367A (en) Method of si crystallizing using an alternating magnetic field
Morisaki et al. Improvement in characteristic variability of TFTs using grain growth control by micro thermal plasma jet irradiation on a-Si strips
CN110137261A (en) Thin film transistor (TFT) and preparation method thereof, array substrate and display device
KR101009429B1 (en) Polycrystalline silicon layer, thin film transistor comprising the same, and fabricating method of the same
KR101013720B1 (en) Method of crystallization and method of fabricating thin film transistor using thereof
KR100294971B1 (en) How to crystallize silicon thin film
KR100689318B1 (en) Method for frabricating polycrystalline thin film transistor
KR20100032224A (en) Method of fabricating thin film transistor
KR100803867B1 (en) Crystallization method of amorphous silicon layer and manufacturing method of thin film transistor using the same
JP2011040594A (en) Method for manufacturing thin film transistor
KR100387522B1 (en) Apparatuses and methods for heat treatment of semiconductor films upon thermally susceptible non-conducting substrates
KR100689317B1 (en) Alternating magnetic field crystallization impurity ions injected
KR100976593B1 (en) Thin film transistor and fabricating method of the same

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid