KR101013720B1 - Method of crystallization and method of fabricating thin film transistor using thereof - Google Patents
Method of crystallization and method of fabricating thin film transistor using thereof Download PDFInfo
- Publication number
- KR101013720B1 KR101013720B1 KR1020030096874A KR20030096874A KR101013720B1 KR 101013720 B1 KR101013720 B1 KR 101013720B1 KR 1020030096874 A KR1020030096874 A KR 1020030096874A KR 20030096874 A KR20030096874 A KR 20030096874A KR 101013720 B1 KR101013720 B1 KR 101013720B1
- Authority
- KR
- South Korea
- Prior art keywords
- thin film
- crystallization
- silicon thin
- amorphous silicon
- substrate
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 111
- 238000002425 crystallisation Methods 0.000 title claims abstract description 59
- 230000008025 crystallization Effects 0.000 title claims abstract description 43
- 238000000034 method Methods 0.000 title claims abstract description 38
- 238000004519 manufacturing process Methods 0.000 title description 17
- 230000005291 magnetic effect Effects 0.000 claims abstract description 28
- 238000010438 heat treatment Methods 0.000 claims abstract description 25
- 238000000151 deposition Methods 0.000 claims abstract description 17
- 230000006698 induction Effects 0.000 claims abstract description 16
- 229910052723 transition metal Inorganic materials 0.000 claims abstract description 12
- 150000003624 transition metals Chemical class 0.000 claims abstract description 12
- 230000001939 inductive effect Effects 0.000 claims abstract description 6
- 238000004804 winding Methods 0.000 claims abstract description 5
- 239000000758 substrate Substances 0.000 claims description 54
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 51
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 35
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 25
- 229910052759 nickel Inorganic materials 0.000 claims description 25
- 229910052710 silicon Inorganic materials 0.000 claims description 25
- 239000010703 silicon Substances 0.000 claims description 25
- 239000010410 layer Substances 0.000 claims description 18
- 239000010408 film Substances 0.000 claims description 10
- 150000002500 ions Chemical class 0.000 claims description 6
- 239000012535 impurity Substances 0.000 claims description 4
- 239000011229 interlayer Substances 0.000 claims description 3
- 238000000059 patterning Methods 0.000 claims description 2
- 229910052751 metal Inorganic materials 0.000 abstract description 10
- 239000002184 metal Substances 0.000 abstract description 10
- 239000003054 catalyst Substances 0.000 abstract description 8
- 230000003197 catalytic effect Effects 0.000 abstract 1
- 239000004973 liquid crystal related substance Substances 0.000 description 28
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 18
- 230000008569 process Effects 0.000 description 12
- 239000011521 glass Substances 0.000 description 10
- 230000005669 field effect Effects 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 230000001965 increasing effect Effects 0.000 description 5
- 125000004429 atom Chemical group 0.000 description 4
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 229910002804 graphite Inorganic materials 0.000 description 3
- 239000010439 graphite Substances 0.000 description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 2
- 229910005881 NiSi 2 Inorganic materials 0.000 description 2
- 230000002411 adverse Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 2
- 239000007943 implant Substances 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 229910021334 nickel silicide Inorganic materials 0.000 description 2
- RUFLMLWJRZAWLJ-UHFFFAOYSA-N nickel silicide Chemical compound [Ni]=[Si]=[Ni] RUFLMLWJRZAWLJ-UHFFFAOYSA-N 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 239000012071 phase Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000007790 solid phase Substances 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- QXNVGIXVLWOKEQ-UHFFFAOYSA-N Disodium Chemical compound [Na][Na] QXNVGIXVLWOKEQ-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 206010034972 Photosensitivity reaction Diseases 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000006356 dehydrogenation reaction Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000007715 excimer laser crystallization Methods 0.000 description 1
- 239000003302 ferromagnetic material Substances 0.000 description 1
- 229910021478 group 5 element Inorganic materials 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000005415 magnetization Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 230000036211 photosensitivity Effects 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
- H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Nonlinear Science (AREA)
- Manufacturing & Machinery (AREA)
- Mathematical Physics (AREA)
- Optics & Photonics (AREA)
- Recrystallisation Techniques (AREA)
Abstract
본 발명의 결정화방법은 교번자기장의 인가와 금속을 촉매로 이용함으로써 결정화속도를 향상시키는 동시에 소자특성을 향상시키기 위한 것으로, 결정화에 사용될 박막을 제공하는 단계; 상기 박막 위에 전이금속을 증착하는 단계; 교번자기장을 유도하기 위한 권선형의 유도코일과 상기 박막을 가열하기 위한 가열판을 구비한 결정화장치를 제공하는 단계; 및 상기 결정화장치의 유도코일에 교류전류를 인가하여 유도된 교변자기장을 상기 박막에 인가하면서 열처리하여 결정화하는 단계를 포함한다.The crystallization method of the present invention is to improve the crystallization rate and device characteristics by applying an alternating magnetic field and using a metal as a catalyst, the method comprising: providing a thin film to be used for crystallization; Depositing a transition metal on the thin film; Providing a crystallization apparatus having a winding type induction coil for inducing alternating magnetic fields and a heating plate for heating the thin film; And crystallizing by applying an alternating current applied to the induction coil of the crystallizing apparatus while applying the induced magnetic field to the thin film.
촉매결정화, 교번자기장, 금속 촉매, 누설전류Catalytic Crystallization, Alternating Magnetic Field, Metal Catalyst, Leakage Current
Description
도 1a 내지 도 1d는 본 발명에 따른 실리콘 박막을 결정화하는 과정을 순차적으로 나타내는 예시도.1A to 1D are exemplary views sequentially illustrating a process of crystallizing a silicon thin film according to the present invention.
도 2는 본 발명의 교번자기장 결정화에 사용된 시스템을 개략적으로 나타내는 예시도.2 is an exemplary diagram schematically showing a system used for alternating magnetic field crystallization of the present invention.
도 3은 일반적인 액정표시패널의 구조를 개략적으로 나타내는 평면도.3 is a plan view schematically illustrating a structure of a general liquid crystal display panel.
도 4a 내지 도 4i는 본 발명의 결정화방법에 따라 결정화된 실리콘 박막을 이용하여 액정표시소자를 제조하는 방법을 순차적으로 나타내는 예시도.4A to 4I are exemplary views sequentially illustrating a method of manufacturing a liquid crystal display device using a silicon thin film crystallized according to the crystallization method of the present invention.
도 5는 본 발명에 따라 제작된 박막 트랜지스터의 특성을 나타내는 그래프.5 is a graph showing the characteristics of a thin film transistor manufactured according to the present invention.
** 도면의 주요부분에 대한 부호의 설명 **** Explanation of symbols for main parts of drawings **
110,210 : 어레이 기판 111 : 버퍼층110,210: array substrate 111: buffer layer
124,324 : 비정질 실리콘 박막 124A,324N,324P : 다결정 실리콘 박막124,324: amorphous silicon
170 : 금속 250 : 흑연 가열판170: metal 250: graphite heating plate
260 : 유도코일260: induction coil
본 발명은 액정표시장치의 제조방법에 관한 것으로, 특히 결정화 방식을 개선한 다결정 실리콘 박막 트랜지스터 액정표시장치의 제조방법에 관한 것이다.The present invention relates to a method for manufacturing a liquid crystal display device, and more particularly, to a method for manufacturing a polycrystalline silicon thin film transistor liquid crystal display device having an improved crystallization method.
최근 정보 디스플레이에 관한 관심이 고조되고 휴대가 가능한 정보매체를 이용하려는 요구가 높아지면서 기존의 표시장치인 브라운관(Cathode Ray Tube; CRT)을 대체하는 경량 박막형 평판표시장치(Flat Panel Display; FPD)에 대한 연구 및 상업화가 중점적으로 이루어지고 있다. 특히, 이러한 평판표시장치 중 액정표시장치(Liquid Crystal Display; LCD)는 액정의 광학적 이방성을 이용하여 이미지를 표현하는 장치로서, 해상도와 컬러표시 및 화질 등에서 우수하여 노트북이나 데스크탑 모니터 등에 활발하게 적용되고 있다.Recently, with increasing interest in information display and increasing demand for using a portable information carrier, a lightweight flat panel display (FPD), which replaces a conventional display device, a cathode ray tube (CRT), is used. The research and commercialization of Korea is focused on. In particular, the liquid crystal display (LCD) of the flat panel display device is an image representing the image using the optical anisotropy of the liquid crystal, is excellent in resolution, color display and image quality, and is actively applied to notebooks or desktop monitors have.
상기 액정표시장치에 주로 사용되는 구동 방식인 능동 매트릭스(Active Matrix; AM) 방식은 비정질 실리콘(amorphous silicon) 박막 트랜지스터(Thin Film Transistor; TFT)를 스위칭소자로 사용하여 화소부의 액정을 구동하는 방식이다.The active matrix (AM) method, which is a driving method mainly used in the liquid crystal display device, is a method of driving the liquid crystal of the pixel portion by using an amorphous silicon thin film transistor (TFT) as a switching element. .
비정질 실리콘 박막 트랜지스터 기술은 1979년 영국의 LeComber 등에 의하여 개념이 확립되어 1986년에 3" 액정 휴대용 텔레비전으로써 실용화되었고 최근에는 50" 이상의 대면적 박막 트랜지스터 액정표시장치가 개발되었다.Amorphous silicon thin film transistor technology was established in 1979 by LeComber et al., UK, and commercialized as a 3 "liquid crystal portable television in 1986. Recently, a large area thin film transistor liquid crystal display device of 50" or more has been developed.
그러나, 상기 비정질 실리콘 박막 트랜지스터는 캐리어(carrier)인 전자의 전계효과 이동도(field effect mobility)(<1cm2/Vsec)로는 1MHz 이상의 고속 동작을 요구하는 CMOS(Complementary Metal Oxide Semiconductor) 등과 같은 주변회로에 이용하는데는 한계가 있다.However, the amorphous silicon thin film transistor is a peripheral circuit such as a CMOS (Complementary Metal Oxide Semiconductor) that requires high-speed operation of 1 MHz or more with a field effect mobility (<1 cm 2 / Vsec) of electrons as carriers. There is a limit to use.
이에 따라 전계효과 이동도가 상기 비정질 실리콘 박막 트랜지스터에 비해 큰 다결정 실리콘(polycrystalline silicon) 박막 트랜지스터를 이용하여 유리기판 위에 화소부와 구동회로부를 동시에 집적하는 연구가 활발히 진행되고 있다.Accordingly, studies are being actively conducted to simultaneously integrate the pixel portion and the driving circuit portion on a glass substrate using a polycrystalline silicon thin film transistor having a greater field effect mobility than the amorphous silicon thin film transistor.
다결정 실리콘 박막 트랜지스터 기술은 1982년에 액정 컬러 텔레비전이 개발된 이후로 캠코더 등의 소형 모듈에 적용하고 있으며, 비정질 실리콘 박막 트랜지스터에 비해 낮은 감광도와 높은 전계효과 이동도를 실현할 수 있으므로 화소 어레이(pixel array)와 구동회로를 동일 기판에 직접 제작할 수 있다는 장점이 있다.Polycrystalline silicon thin film transistor technology has been applied to small modules such as camcorders since the development of liquid crystal color television in 1982. Since it can realize low photosensitivity and high field effect mobility compared to amorphous silicon thin film transistors, ) And the driving circuit can be manufactured directly on the same substrate.
이러한 집적화에 의해 종래 필요하였던 구동 집적회로(driver Integrated Circuit; driver IC)와 화소 어레이를 연결하는 추가 공정이 불필요하여 생산성 및 신뢰성이 크게 향상될 수 있으며, 전술한 바와 같이 상기 다결정 실리콘 박막의 우수한 특성으로 인해 더 작고 뛰어난 성능의 박막 트랜지스터의 제작이 가능하다는 장점이 있다.This integration eliminates the need for an additional process of connecting a driver integrated circuit (driver IC) and a pixel array, which has been conventionally required, thereby greatly improving productivity and reliability. As described above, the excellent characteristics of the polycrystalline silicon thin film As a result, it is possible to fabricate smaller and superior thin film transistors.
즉, 이동도의 증가는 구동 화소수를 결정하는 구동회로부의 동작 주파수를 향상시킬 수 있으며 이로 인한 표시장치의 고정세화가 용이해지며, 또한 화소부의 신호 전압의 충전시간의 감소로 전달 신호의 왜곡이 줄어들어 화질 향상을 기대할 수 있다.That is, the increase in mobility may improve the operating frequency of the driving circuit unit that determines the number of driving pixels, thereby facilitating high definition of the display device, and also distorting the transmission signal by reducing the charging time of the signal voltage of the pixel unit. This decreases the image quality can be expected.
이러한 다결정 실리콘 박막 트랜지스터의 장점에도 불구하고 제작시에 고가의 석영(quartz) 기판을 이용한 고온공정이 요구되므로 응용분야가 소면적 고해상도 액정표시장치에 국한되어 있고, 저렴한 유리기판을 이용한 저온공정인 비정질 실리콘 박막트랜지스터에 비해 대면적 액정표시장치의 적용에 한계로 작용하고 있다.Despite the advantages of polycrystalline silicon thin film transistors, high-temperature processes using expensive quartz substrates are required for manufacturing, so the application field is limited to small-area high-resolution liquid crystal displays, and low-temperature processes using low-cost glass substrates are amorphous. Compared to silicon thin film transistors, it is limiting the application of large area liquid crystal display devices.
한편, 상기와 같은 다결정 실리콘 박막 트랜지스터를 제작하는 방법으로는 크게 다결정 실리콘 박막을 기판 위에 직접 증착하는(as-deposition) 방법과 기판 위에 비정질 실리콘 박막을 증착한 뒤 열처리하여 결정화하는 방법이 있다. 특히, 저가의 유리기판을 사용하기 위해서는 저온 공정이 요구되며 구동회로부의 소자에 이용하기 위해서는 박막 트랜지스터의 전계효과 이동도를 향상시킬 수 있는 방법이 요구된다.On the other hand, as a method of manufacturing the polycrystalline silicon thin film transistors as described above, there are largely a method of directly depositing (as-deposition) a polycrystalline silicon thin film on a substrate and a method of depositing an amorphous silicon thin film on a substrate and then crystallizing by heat treatment. In particular, in order to use a low cost glass substrate, a low temperature process is required, and a method for improving the field effect mobility of a thin film transistor is required for use in an element of a driving circuit unit.
이 때, 다결정 실리콘 박막을 제작하기 위해 일반적으로 사용되는 고상결정화(Solid Phase Crystallization; SPC)방법은 비교적 간단한 공정으로도 균일한 다결정 실리콘 박막을 얻을 수 있지만, 열처리 온도가 600℃이상의 고온이고 열처리 시간도 수십 시간 정도로 길어서 유리기판을 사용하기 어렵다는 단점을 가지고 있다.In this case, the solid phase crystallization (SPC) method, which is generally used to fabricate a polycrystalline silicon thin film, can obtain a uniform polycrystalline silicon thin film even with a relatively simple process, but the heat treatment temperature is higher than 600 ° C. and the heat treatment time In addition, it has a disadvantage that it is difficult to use a glass substrate as long as several tens of hours.
또한, 상기 고상결정화방법으로 얻어진 다결정 실리콘 박막은 보통 수㎛ 수준의 비교적 큰 그레인(grain)을 가지나 상기 그레인 내에 결함(defect)이 많이 형성되어 있다는 단점이 있다. 상기 결함은 그레인 경계(grain boundary) 영역 다음으로 박막 트랜지스터의 성능에 좋지 않은 영향을 미치는 것으로 알려져 있다.In addition, the polycrystalline silicon thin film obtained by the solid-phase crystallization method has a relatively large grain (grain) of the order of several micrometers level, but there is a disadvantage that many defects are formed in the grain. The defect is known to adversely affect the performance of the thin film transistor after the grain boundary region.
한편, 최근 저온에서 다결정 실리콘 박막 트랜지스터를 제작하기 위하여 여러 가지 결정화방법이 연구되고 있는데, 현재 대두되고 있는 방법이 엑시머(Excimer Laser; EL)를 이용한 결정화 방법이다. Recently, various crystallization methods have been studied to fabricate polycrystalline silicon thin film transistors at low temperature, and a method currently emerging is a crystallization method using an excimer laser (EL).
상기 엑시머 레이저 결정화의 경우는 고상결정화방법에 의해 결정화된 다결정 실리콘 박막에서 보여지는 결정결함이 거의 존재하지 않아서 매우 우수한 전기적 특성을 얻을 수 있다는 장점이 있지만, 공정창(process window)이 좁아 재연성과 균일성(uniformity)이 떨어진다는 문제점을 가지고 있다.In the case of the excimer laser crystallization, there is almost no crystal defect seen in the polycrystalline silicon thin film crystallized by the solid-state crystallization method, so that an excellent electrical characteristic can be obtained. There is a problem of poor uniformity.
이외에 금속유도결정화(Metal Induced Crystallization; MIC) 등의 방법이 있는데, 상기 금속유도결정화의 경우 금속층을 이용하여 실리콘의 결정화온도를 낮추었지만 상기 금속의 오염에 의해 소자특성에서 누설전류(leakage current)가 크다는 단점을 가지고 있다.In addition, there is a method of metal induced crystallization (MIC), etc. In the case of the metal induced crystallization, the crystallization temperature of silicon is reduced by using a metal layer, but leakage current (leakage current) in the device characteristics is caused by contamination of the metal. It has a big disadvantage.
본 발명은 상기한 문제를 해결하기 위한 것으로, 결정화방법을 개선하여 소자특성의 저하 없이 균일한 결정화특성을 가지는 결정화방법 및 이를 이용한 박막 트랜지스터의 제조방법을 제공하는 것을 목적으로 한다.The present invention has been made to solve the above problems, and an object of the present invention is to provide a crystallization method having a uniform crystallization characteristic without deterioration of device characteristics by improving the crystallization method and a method of manufacturing a thin film transistor using the same.
또한, 본 발명의 다른 목적은 금속 촉매를 이용하여 결정화속도를 증가시키는 동시에 누설전류를 감소시킨 결정화방법 및 이를 이용한 박막 트랜지스터의 제조방법을 제공한다.Another object of the present invention is to provide a crystallization method which increases the crystallization rate using a metal catalyst and reduces the leakage current and a method of manufacturing the thin film transistor using the same.
본 발명의 또 다른 목적 및 특징들은 후술되는 발명의 구성 및 특허청구범위에서 설명될 것이다.Further objects and features of the present invention will be described in the configuration and claims of the invention which will be described later.
상기한 목적을 달성하기 위하여, 본 발명의 결정화방법은 결정화에 사용될 박막을 제공하는 단계; 상기 박막 위에 전이금속을 증착하는 단계; 교번자기장을 유도하기 위한 권선형의 유도코일과 상기 박막을 가열하기 위한 가열판을 구비한 결정화장치를 제공하는 단계; 및 상기 결정화장치의 유도코일에 교류전류를 인가하여 유도된 교변자기장을 상기 박막에 인가하면서 열처리하여 결정화하는 단계를 포함한다.In order to achieve the above object, the crystallization method of the present invention comprises the steps of providing a thin film to be used for crystallization; Depositing a transition metal on the thin film; Providing a crystallization apparatus having a winding type induction coil for inducing alternating magnetic fields and a heating plate for heating the thin film; And crystallizing by applying an alternating current applied to the induction coil of the crystallizing apparatus while applying the induced magnetic field to the thin film.
이 때, 상기 박막은 비정질 실리콘으로 구성될 수 있으며, 상기 전이금속은 니켈로 구성될 수 있다.At this time, the thin film may be composed of amorphous silicon, the transition metal may be composed of nickel.
또한, 상기 본 발명의 결정화방법을 이용한 액정표시소자의 제조방법은 기판을 제공하는 단계; 상기 기판 위에 비정질 실리콘 박막을 증착하는 단계; 상기 비정질 실리콘 박막 위에 전이금속을 증착하는 단계; 교번자기장을 유도하기 위한 권선형의 유도코일과 상기 비정질 실리콘 박막을 가열하기 위한 가열판을 구비한 결정화장치를 제공하는 단계; 상기 결정화장치의 유도코일에 교류전류를 인가하여 유도된 교변자기장을 상기 비정질 실리콘 박막에 인가하면서 열처리하여 결정화하는 단계; 상기 결정화된 실리콘 박막을 패터닝하여 액티브 패턴을 형성하는 단계; 상기 기판 전면에 게이트절연막을 형성하는 단계; 상기 게이트절연막이 개재된 액티브 패턴 위에 게이트전극을 형성하는 단계; 상기 게이트전극을 마스크로 상기 액티브 패턴에 불순물 이온을 주입하여 소오스영역과 드레인영역을 형성하는 단계; 상기 기판 위에 콘택홀이 형성된 층간절연막을 형성하는 단계; 및 상기 콘택홀을 통해 소오스영역과 연결되는 소오스전극 및 상기 콘택홀을 통해 드레인영역과 연결되는 드레인전극을 형성하는 단계를 포함한다.In addition, the method of manufacturing a liquid crystal display device using the crystallization method of the present invention comprises the steps of providing a substrate; Depositing an amorphous silicon thin film on the substrate; Depositing a transition metal on the amorphous silicon thin film; Providing a crystallization apparatus having a winding type induction coil for inducing an alternating magnetic field and a heating plate for heating the amorphous silicon thin film; Applying an alternating current to the induction coil of the crystallization apparatus and subjecting the induced magnetic field to the amorphous silicon thin film to perform heat treatment on the amorphous silicon thin film; Patterning the crystallized silicon thin film to form an active pattern; Forming a gate insulating film on the entire surface of the substrate; Forming a gate electrode on the active pattern having the gate insulating film interposed therebetween; Implanting impurity ions into the active pattern using the gate electrode as a mask to form a source region and a drain region; Forming an interlayer insulating film having contact holes formed on the substrate; And forming a source electrode connected to the source region through the contact hole and a drain electrode connected to the drain region through the contact hole.
이 때, 상기 니켈은 1013~1014atoms/cm2 정도로 첨가하여 열처리할 수 있다. At this time, the nickel may be added to about 10 13 ~ 10 14 atoms / cm 2 and heat-treated.
또한, 상기 비정질 실리콘을 증착하기 전에 상기 기판 위에 버퍼층을 형성하는 단계를 추가로 포함할 수 있다.The method may further include forming a buffer layer on the substrate before depositing the amorphous silicon.
이하, 본 발명에 대해 상세히 설명한다.Hereinafter, the present invention will be described in detail.
본 발명에서는 저온 다결정 실리콘 박막 트랜지스터에의 적용을 위하여 열적 안정성이 취약한 유리기판의 손상 없이 다결정 실리콘 박막을 저온( = 500℃)에서 교번자기장(Alternating Magnetic Field)을 인가하여 결정화시키는 방법을 제안한다.The present invention proposes a method of crystallizing a polycrystalline silicon thin film by applying an alternating magnetic field at low temperature (= 500 ° C.) without damaging a glass substrate having poor thermal stability for application to a low temperature polycrystalline silicon thin film transistor.
이 때, 본 발명에서는 금속을 촉매로 이용하는 동시에 상기 교번자기장을 인가함으로써 결정화속도가 향상되고 누설전류의 감소 등 소자특성이 개선된 결정화방법을 제안하며, 이를 이용한 박막 트랜지스터의 제조방법을 제안한다.In this case, the present invention proposes a crystallization method using a metal as a catalyst and applying the alternating magnetic field to improve the crystallization speed and improve device characteristics such as a reduction of leakage current, and a method of manufacturing a thin film transistor using the same.
도 1a 내지 도 1d는 본 발명에 따른 실리콘 박막을 결정화하는 과정을 순차적으로 나타내는 예시도로써, 결정화하고자 하는 박막으로 실리콘 박막을 예를 들어 나타내고 있으나 본 발명이 이에 한정되는 것은 아니다.1A to 1D are exemplary views sequentially illustrating a process of crystallizing a silicon thin film according to the present invention. Although the thin film to be crystallized is illustrated as an example, the present invention is not limited thereto.
먼저, 도 1a에 도시된 바와 같이, 유리와 같은 투명한 절연물질로 이루어진 기판(110) 전면에 소정 두께의 버퍼층(buffer layer)(111)을 형성한다.First, as shown in FIG. 1A, a
상기 버퍼층(111)은 유리기판(110) 내에 존재하는 나트륨(natrium; Na) 등의 불순물이 공정 중에 상부층으로 침투하는 것을 차단하는 역할을 한다.The
이후, 도 1b에 도시된 바와 같이, 상기 버퍼층(111)이 형성된 기판(110) 위에 비정질 실리콘(124)을 소정 두께로 증착한다.Thereafter, as shown in FIG. 1B,
일반적으로 비정질 실리콘 박막은 여러 가지 방법으로 증착할 수 있으며, 이를 설명하면 다음과 같다.In general, the amorphous silicon thin film can be deposited by various methods, which will be described below.
비정질 실리콘 박막을 증착하는 대표적인 방법으로는 저압 화학기상증착(Low Pressure Chemical Vapor Deposition; LPCVD)방법과 플라즈마 화학기상증착(Plasma Enhanced Chemical Vapor Deposition; PECVD)방법이 있다. 상기 플라즈마 화학기상증착방법으로 비정질 실리콘 박막을 증착할 경우에는 증착시 기판의 온도에 따라 다소 차이는 있으나 약 20% 내외의 수소원자가 상기 비정질 실리콘 박막 내에 포함되게 된다.Representative methods for depositing an amorphous silicon thin film include a low pressure chemical vapor deposition (LPCVD) method and a plasma enhanced chemical vapor deposition (PECVD) method. In the case of depositing the amorphous silicon thin film by the plasma chemical vapor deposition method, the hydrogen atoms of about 20% are included in the amorphous silicon thin film although there is a slight difference depending on the temperature of the substrate during deposition.
이 때, 플라즈마 화학기상증착방법으로 비정질 실리콘 박막을 증착한 경우에는 상기 수소원자들을 외부로 배출시키는 어닐링공정인 탈수소화(dehydrogenation)공정을 진행할 수 있다.In this case, when the amorphous silicon thin film is deposited by a plasma chemical vapor deposition method, a dehydrogenation process, which is an annealing process for discharging the hydrogen atoms to the outside, may be performed.
다음으로, 도 1c에 도시된 바와 같이, 상기 실리콘 박막(124) 위에 소량의 전이금속(170)을 증착한다.Next, as shown in FIG. 1C, a small amount of
이 때, 상기 전이금속(170)으로는 니켈(nickel; Ni), 알루미늄(aluminium; Al), 철(ferrum; Fe), 코발트(cobalt; Co) 또는 크롬(chrome; Cr) 등이 바람직하고, 본 실시예에서는 니켈금속을 사용하였는데, 이는 결정화핵으로 작용하는 니켈-실리사이드(silicide)의 마지막 상인 NiSi2가 실리콘과 동일한 구조를 가지며 격자상수도 5.406Å으로 5.430Å의 실리콘과 매우 비슷하기 때문이다.At this time, the
한편, 증착 되는 상기 니켈(170)의 양은 1013~1014atoms/cm2 농도로 소량 형성시켰는데, 이는 두꺼울 경우 결정화된 물질에 전이금속의 잔류량이 많아 물질특성에 나쁜 영향을 미치게 하기 때문이다.On the other hand, the amount of the
이후, 상기 니켈(170)원소가 소량 증착되어 있는 기판(110)에 교번자기장을 인가하면서 열처리를 진행하게 되면, 도 1d에 도시된 바와 같이 균일한 결정화특성을 가진 결정화된 실리콘 박막(124A)을 얻을 수 있게 된다.Subsequently, when heat treatment is performed while applying an alternating magnetic field to the
이 때, 상기 니켈(170)원소를 촉매로 하여 교번자기장이 인가되면서 결정화 가 진행되기 때문에 결정화속도를 높일 수 있게 되며 결정화특성도 향상되게 되는데, 이를 자세히 설명하면 다음과 같다.At this time, since the crystallization proceeds as the alternating magnetic field is applied using the
교번자기장 인가에 의해 비정질 실리콘 박막의 선택적 줄열(Joule heating)과 원자 이동도의 활성화로 500℃ 이하의 저온에서 짧은 시간에 다결정 실리콘 박막을 형성할 수 있다.By applying alternating magnetic fields, it is possible to form a polycrystalline silicon thin film in a short time at a low temperature of 500 ° C. or lower by selective joule heating and activation of atomic mobility of the amorphous silicon thin film.
도 2는 본 발명의 교번자기장 결정화에 사용된 시스템을 개략적으로 나타내는 예시도이다.2 is an exemplary view schematically showing a system used for alternating magnetic field crystallization of the present invention.
도면에 도시된 바와 같이, 교번 자기장을 인가하기 위한 본 시스템은 교번자기장을 유도하기 위한 권선형(solenoid type)의 유도코일(induction coil)(260)과 시편(즉, 실리콘 박막이 증착되어 있는 유리기판(210))의 가열을 위한 흑연(graphite) 하부 가열판(250)으로 구성되어 있다.As shown in the figure, the present system for applying an alternating magnetic field has a
이 때, 교류전류로는 14kHz의 주파수를 사용할 수 있다.At this time, a frequency of 14 kHz may be used as the AC current.
한편, 상기 유도코일(260)에 교류전류가 인가될 경우 자기장(magnetic field)의 변화에 의해 유도가열(induction heating)이 발생되는데, 강자성체(ferromagnetic materials)의 경우 한 방향으로 자화(磁化)되었다가 반대방향으로 자화될 때 일어나는 분자(molecule)들의 마찰에 의한 유도가열이 발생되기도 하지만, 대부분의 비자성체(nonmagnetic materials)인 전도체(conducting materials)에서는 줄열이 발생하게 된다.On the other hand, when an alternating current is applied to the
상기 줄열은 교류전류에 의한 자기장의 변화로 유도기전력(induced electromotive force)이 형성되고, 상기 유도기전력에 의해 전도체에 와상(渦狀) 전류(eddy current)가 옴의 법칙(Ohm's Law)에 의해 발생하게 된다.The Joule heat is induced by the change of the magnetic field due to the alternating current (induced electromotive force) is formed, the eddy current (eddy current) generated in the conductor by the induced electromotive force is generated by Ohm's Law Done.
이 때, 비정질 실리콘의 경우 상온에서는 비저항(resistivity)이 106~1010Ωcm 값을 가지게 되어 유도기전력에 의한 줄열이 일어나지 않는다.At this time, in the case of amorphous silicon, the resistivity is 10 6 to 10 10 Ωcm at room temperature, so that Joule heat due to induced electromotive force does not occur.
그러나, 외부 가열에 의해서 비정질 실리콘의 온도가 상승될 경우에는 상기 비저항이 급격히 감소하게 되는데, 상기 비정질 실리콘의 경우 500℃에서 0.01~10Ωcm의 비저항 값을 갖는다. 이러한 비저항 값은 유도가열에서 흑연(250)의 비저항 값인 0.001~1Ωcm에 근접하며, 따라서 유도기전력에 의한 줄열이 발생할 것이다.However, when the temperature of amorphous silicon is increased by external heating, the specific resistance is sharply reduced. The amorphous silicon has a specific resistance of 0.01 to 10Ωcm at 500 ° C. This specific resistance value is close to 0.001 ~ 1Ωcm, the specific resistance value of the
그러므로, 하부 유리기판(210)은 낮은 온도로 유지되면서 기판의 변형을 억제하고, 비정질 실리콘의 선택적인 줄열이 가능하여 상기 비정질 실리콘의 결정화를 촉진할 것이다.Therefore, the
한편, 상기 실리콘 박막 위에 증착된 니켈원소는 전술한 바와 같이 비정질 실리콘의 결정화핵으로 작용하여 (111)방향으로 결정화를 촉진하게 되는데, 이는 니켈-실리사이드의 마지막 상인 NiSi2가 실리콘과 동일한 구조를 갖으며 격자상수도 5.406Å으로 5.430Å의 실리콘과 매우 비슷하기 때문이다.Meanwhile, as described above, the nickel element deposited on the silicon thin film serves as a crystallization nucleus of amorphous silicon to promote crystallization in the (111) direction, where NiSi 2 , the last phase of nickel-silicide, has the same structure as silicon. The lattice constant is 5.406Å, which is very similar to the silicon of 5.430 실리콘.
이 때, 본 발명의 실시예에 따라 결정화된 실리콘 박막은 박막 트랜지스터, 태양전지, 이미지 센서 등의 반도체 소자 제작에 사용될 수 있으며, 상기 결정화된 실리콘 박막으로 제작한 박막 트랜지스터 및 이를 구비한 액정표시장치를 예를 들어 설명하면 다음과 같다.In this case, the silicon thin film crystallized in accordance with an embodiment of the present invention can be used in the fabrication of semiconductor devices such as thin film transistors, solar cells, image sensors, thin film transistors made of the crystallized silicon thin film and a liquid crystal display device having the same. For example, as follows.
일반적으로 액정표시장치에 있어서 박막 트랜지스터를 만들어 주는 곳은 화 소부와 주변의 구동회로부의 두 부분이다.In general, in a liquid crystal display device, a thin film transistor is formed in two parts, a pixel part and a peripheral driving circuit part.
도 3은 액정표시패널의 구조를 개략적으로 나타내는 평면도로서, 어레이 기판에 구동회로부를 집적시킨 구동회로 일체형 액정표시패널을 나타내고 있다.3 is a plan view schematically illustrating the structure of a liquid crystal display panel, and illustrates a driving circuit-integrated liquid crystal display panel in which a driving circuit unit is integrated on an array substrate.
도면에 도시된 바와 같이, 구동회로 일체형 액정표시패널(300)은 크게 어레이 기판(310)과 컬러필터 기판(320) 및 상기 어레이 기판(310)과 컬러필터 기판(320) 사이에 형성된 액정층(미도시)으로 이루어져 있다.As shown in the drawing, the driving circuit-integrated liquid
상기 어레이 기판(310)은 단위 화소들이 매트릭스 형태로 배열된 화상표시 영역인 화소부(315)와 상기 화소부(315)의 외곽에 위치한 게이트 구동회로부(314)와 데이터 구동회로부(313)로 구성된 구동회로부로 이루어져 있다.The
이 때, 도면에는 도시하지 않았지만, 상기 어레이 기판(310)의 화소부(315)는 기판(310) 위에 종횡으로 배열되어 복수개의 화소영역을 정의하는 복수개의 게이트라인과 데이터라인, 상기 게이트라인과 데이터라인의 교차영역에 형성된 스위칭소자인 박막 트랜지스터 및 상기 화소영역에 형성된 화소전극으로 구성된다.In this case, although not shown in the drawing, the
상기 박막 트랜지스터는 화소전극에 신호전압을 인가하고 차단하는 스위칭소자로 전계에 의하여 전류의 흐름을 조절하는 일종의 전계 효과 트랜지스터(Field Effect Transistor; FET)이다.The thin film transistor is a switching element that applies and cuts off a signal voltage to a pixel electrode and is a type of field effect transistor (FET) that controls the flow of current by an electric field.
한편, 어레이 기판(310)의 구동회로부(313, 314)는 컬러필터 기판(320)에 비해 돌출된 상기 어레이 기판(310)의 일측 장(長)변에 데이터 구동회로부(313)가 위치하며, 상기 어레이 기판(310)의 일측 단(短)변에 게이트 구동회로부(314)가 위치하게 된다.
On the other hand, in the driving
이 때, 상기 게이트 구동회로부(314)와 데이터 구동회로부(313)는 입력되는 신호를 적절하게 출력시키기 위하여 인버터(inverter)인 CMOS 구조의 박막 트랜지스터를 사용하게 된다.In this case, the gate driving
참고로, 상기 CMOS는 고속 신호처리가 요구되는 구동회로부 박막 트랜지스터에 사용되는 MOS 구조로 된 집적회로의 일종으로 P 채널과 N 채널의 트랜지스터를 필요로 하며 속도와 밀도의 특성은 NMOS와 PMOS의 중간 형태를 나타낸다.For reference, the CMOS is an integrated circuit having a MOS structure which is used for a thin film transistor of a driving circuit unit requiring high speed signal processing, and requires a transistor of a P channel and an N channel, and the characteristics of speed and density are intermediate between NMOS and PMOS. It shows form.
상기 게이트 구동회로부(314)와 데이터 구동회로부(313)는 각각 게이트라인과 데이터라인을 통해 화소전극에 주사신호 및 데이터신호를 공급하기 위한 장치로써, 외부신호 입력단(미도시)과 연결되어 있어 상기 외부신호 입력단을 통하여 들어온 외부신호를 조절하여 상기 화소전극에 출력하는 역할을 한다.The gate
한편, 도면에는 도시하지 않았지만 상기 컬러필터 기판(320)의 화상표시 영역(115)에는 컬러를 구현하는 컬러필터와 상기 어레이 기판(310)에 형성된 화소전극의 대향전극인 공통전극이 형성되어 있다.Although not shown in the drawing, a color filter for implementing color and a common electrode that is opposite to the pixel electrode formed on the
이와 같이 구성된 상기 어레이 기판과 컬러필터 기판은 스페이서(spacer)에 의해 일정하게 이격되도록 셀갭(cell gap)이 마련되고, 화상표시 영역의 외곽에 형성된 실 패턴(seal pattern)에 의해 합착되어 단위 액정표시패널을 이루게 된다. 이 때, 상기 두 기판의 합착은 어레이 기판 또는 컬러필터 기판에 형성된 합착키를 통해 이루어진다.The array substrate and the color filter substrate configured as described above are provided with a cell gap so as to be uniformly spaced apart by a spacer, and are bonded to each other by a seal pattern formed on the outer side of the image display area to form a unit liquid crystal display. It forms a panel. At this time, the bonding of the two substrates is made through a bonding key formed on the array substrate or the color filter substrate.
한편, 본 발명에 따라 결정화특성이 향상된 다결정 실리콘 박막을 이용한 구동회로 일체형 액정표시패널은 소자특성이 탁월하여 화상품질이 우수하며 고정세화 가 가능하고 전력의 소비가 적다는 등의 장점을 가지고 있다.On the other hand, according to the present invention, the driving circuit-integrated liquid crystal display panel using the polycrystalline silicon thin film having improved crystallization characteristics has the advantages of excellent device characteristics, high image quality, high definition, and low power consumption.
이하, 상기와 같이 구성된 구동회로 일체형 액정표시패널에 사용되는 본 발명에 따라 제작된 결정화된 실리콘 박막을 이용한 CMOS 액정표시소자에 대해서 그 제조공정을 통해 자세히 설명한다.Hereinafter, a CMOS liquid crystal display device using the crystallized silicon thin film manufactured according to the present invention used in the driving circuit integrated liquid crystal display panel configured as described above will be described in detail through the manufacturing process.
도 4a 내지 도 4i는 본 발명의 결정화방법에 따라 결정화된 실리콘 박막을 이용하여 액정표시소자를 제조하는 방법을 순차적으로 나타내는 예시도이다.4A to 4I are exemplary views sequentially illustrating a method of manufacturing a liquid crystal display device using a silicon thin film crystallized according to the crystallization method of the present invention.
이 때, 화소부에 형성되는 박막 트랜지스터는 N 타입 또는 P 타입 모두 가능하며 구동회로부에는 N 타입 박막 트랜지스터와 P 타입 박막 트랜지스터가 모두 형성되어 CMOS 형태를 이루게 되나, 도면에는 편의상 구동회로부의 CMOS 액정표시소자를 제작하는 방법만을 나타내고 있다.In this case, the thin film transistor formed in the pixel portion may be N type or P type, and both the N type thin film transistor and the P type thin film transistor are formed in the driving circuit to form a CMOS. Only the method of manufacturing an element is shown.
또한, 도면의 좌측에는 N 타입 박막 트랜지스터인 NMOS를 제작하는 방법을 나타내고 있으며 도면의 우측에는 P 타입 박막 트랜지스터인 PMOS를 제작하는 방법을 나타내고 있다.In addition, the left side of the figure shows the method of manufacturing the NMOS which is an N type thin film transistor, and the right side of the figure shows the method of manufacturing the PMOS which is a P type thin film transistor.
먼저, 도 4a에 도시된 바와 같이, 유리와 같은 투명한 절연 물질로 이루어진 기판(310) 위에 실리콘산화막(SiO2)으로 구성되는 버퍼층(311)을 형성한다.First, as shown in FIG. 4A, a
다음으로, 도 4b에 도시된 바와 같이, 상기 버퍼층(311)이 형성된 기판(310) 위에 비정질 실리콘(324)을 소정 두께로 증착한 후, 상기 실리콘 박막(324) 위에 소량의 니켈(370)원소를 증착한다.Next, as shown in FIG. 4B, after depositing
이 때, 증착 되는 상기 니켈(370)의 양은 1013~1014atoms/cm2 농도로 소량 형 성시켰는데, 이는 두꺼울 경우 결정화된 물질에 전이금속의 잔류량이 많아 물질특성에 나쁜 영향을 미치게 하기 때문이다.At this time, the amount of the deposited
이후, 상기 니켈(370)원소가 소량 증착되어 있는 기판(310)에 교번자기장을 인가하면서 열처리를 진행하게 되면, 균일한 결정화특성을 가진 결정화된 실리콘 박막을 얻을 수 있게 된다.Subsequently, when the heat treatment is performed while applying an alternating magnetic field to the
즉, 전술한 바와 같이 상기 니켈(370)원소를 촉매로 하여 교번자기장이 인가되면서 결정화가 진행되기 때문에 결정화속도를 높일 수 있게 되며 결정화특성도 향상되게 된다.That is, as described above, since the crystallization proceeds while the alternating magnetic field is applied using the
다음으로, 도 4c에 도시된 바와 같이, 상기 결정화된 다결정 실리콘 박막을 포토리소그래피(photolithography)공정을 이용하여 패터닝함으로써 NMOS와 PMOS 영역에 액티브(324N, 324P)패턴을 형성하게 된다.Next, as shown in FIG. 4C, the crystallized polycrystalline silicon thin film is patterned using a photolithography process to form
이후, 도 4d에 도시된 바와 같이, 액티브층(324N, 324P)이 형성된 기판(310) 전면에 게이트절연막(315A)을 증착한다.Thereafter, as shown in FIG. 4D, a
다음으로, 도 4e에 도시된 바와 같이, 상기 게이트절연막(315A)이 증착된 기판(310)의 소정영역(즉, 액티브층(324N, 324P)의 채널 형성 영역) 위에 몰리브덴(Mo), 알루미늄(Al) 또는 알루미늄 합금 등으로 구성되는 게이트전극(321N, 321P)을 형성한다.Next, as shown in FIG. 4E, molybdenum (Mo) and aluminum (Mo) are formed on a predetermined region (that is, a channel forming region of the
다음으로, 도 4f 및 도 4g는 N 도핑공정과 P 도핑공정을 순차적으로 실시하여 각각 N 타입 박막트랜지스터(즉, 액티브층(324N)의 소정영역에 N+ 이온이 주입되어 소오스/드레인영역(324N+)이 형성된 박막 트랜지스터) 및 P 타입 박막 트랜지 스터를 형성하는 공정을 나타내고 있다.Next, FIGS. 4F and 4G sequentially perform N doping and P doping to sequentially implant N + ions into N-type thin film transistors (ie,
먼저, 도 4f에 도시된 바와 같이, N 타입 박막 트랜지스터를 제작하기 위해 PMOS 영역은 포토레지스트(380)와 같은 물질을 도포하여 가린 후 기판(310) 전면에 N+ 이온을 주입한다.First, as shown in FIG. 4F, in order to fabricate an N-type thin film transistor, the PMOS region is coated with a material such as
즉, 상기 NMOS 영역은 게이트전극(321N)을 마스크로 사용하여 상기 액티브층(324N)의 소정영역에만 고농도의 불순물 이온을 주입하여 저항성 접촉층(ohmic contact layer)인 소오스/드레인영역(324N+)을 형성하게 된다. 이 때, 상기 게이트전극(321N)은 액티브층(324N)의 채널영역에 도펀트(dopant)가 침투하는 것을 방지하는 이온-스타퍼(ion stopper)의 역할을 하게 된다.That is, the NMOS region implants a high concentration of impurity ions into only a predetermined region of the
이 때, N 타입 박막 트랜지스터의 소오스/드레인영역(324N+)은 전자를 공여(供與)할 수 있는 인(P) 등의 5족 원소를 주입하여 형성하게 된다.At this time, the source /
다음으로, 도 4g에 도시된 바와 같이, P 타입 박막 트랜지스터를 형성하기 위해서 N 타입 박막 트랜지스터 영역을 가리는 포토레지스트(380) 패턴을 형성한다.Next, as shown in FIG. 4G, to form a P type thin film transistor, a
이 때, P 타입 박막 트랜지스터의 소오스/드레인영역(324P+)은 전공(hole)을 공여할 수 있는 붕소(B) 등의 3족 원소를 주입하여 형성하게 된다.At this time, the source /
다음으로, 도 4h에 도시된 바와 같이, 상기 기판(310) 전면에 층간절연막(315B)을 증착한 후 포토리소그래피 공정을 이용하여 소오스/드레인영역(324N+, 324P+)의 일부를 노출시키는 콘택홀(390N, 390P)을 형성한다.
Next, as shown in FIG. 4H, a contact hole exposing a portion of the source /
마지막으로, 도 4i에 도시된 바와 같이, 상기 콘택홀(390N, 390P)을 통해 소오스/드레인영역(324N+, 324P+)과 전기적으로 접속하는 소오스/드레인전극(322N,322P, 323N,323P)을 형성한다.Finally, as shown in FIG. 4I, source /
한편, 상기 실시예에서는 본 발명에 의해 결정화된 실리콘 박막을 이용하여 액정표시소자 및 액정표시패널을 제작하는 방법에 대해서 설명하고 있으나, 본 발명이 이에 한정되는 것은 아니며 유기EL 등의 소자에도 적용할 수 있다.Meanwhile, in the above embodiment, a method of fabricating a liquid crystal display device and a liquid crystal display panel using the silicon thin film crystallized by the present invention is described, but the present invention is not limited thereto and may be applied to devices such as organic EL. Can be.
특히, 이와 같이 구성된 액정표시패널의 화소부의 스위칭소자는 오프(off)상태의 전류, 즉 누설전류의 억제가 중요하고 구동회로부의 단위소자는 높은 전계효과 이동도가 중요하다.In particular, it is important for the switching elements of the pixel portion of the liquid crystal display panel configured as described above to suppress the off-state current, that is, the leakage current, and the high field effect mobility of the unit elements of the driving circuit portion.
이 때, 본 발명에 따라 결정화된 실리콘 박막을 이용하여 제작한 타입 박막 트랜지스터는 상기와 같이 누설전류가 감소되고 높은 온 전류 특성을 나타내는데, 이를 설명하면 다음과 같다.In this case, the type thin film transistor fabricated using the silicon thin film crystallized according to the present invention exhibits a high leakage current and high on-current characteristics as described above.
도 5는 본 발명에 따라 제작된 박막 트랜지스터의 특성을 나타내는 그래프로써, P 타입 박막 트랜지스터의 특성을 예를 들어 나타내고 있다.5 is a graph showing the characteristics of the thin film transistor fabricated in accordance with the present invention, showing the characteristics of the P-type thin film transistor, for example.
도면에 도시된 바와 같이, 드레인전압 0.1 및 10V에서의 온 전류는 니켈을 첨가하여 결정화한 경우가 니켈을 첨가하지 않은 경우에 비해 높으며, 누설전류(즉, 오프 전류)는 니켈을 첨가하여 결정화한 경우가 니켈을 첨가하지 않은 경우에 비해 낮은 것을 알 수 있다.As shown in the figure, the on-current at the drain voltage of 0.1 and 10V is higher in the case of crystallization by adding nickel than in the case of no addition of nickel, and the leakage current (ie, the off current) is crystallized by adding nickel. It can be seen that the case is lower than the case where no nickel is added.
또한, 상기와 같은 온 전류 및 오프 전류의 특성으로 인해 문턱전압(threshold voltage)도 니켈을 첨가한 경우에 향상되었음을 알 수 있다. In addition, it can be seen that the threshold voltage is also improved when nickel is added due to the characteristics of the on current and the off current as described above.
이 때, 채워진 사각형으로 도시되어 있는 그래프는 액티브층의 결정화에 니켈을 첨가하지 않은 상태에서 결정화한 결과를 나타내며, 채워지지 않은 원으로 도시되어 있는 그래프는 니켈을 3x1013atoms/cm2 증착한 상태에서 결정화한 결과를 나타내고 있다.At this time, the graph shown as filled rectangles shows the result of crystallization without adding nickel to the crystallization of the active layer, and the graph shown as unfilled circles shows 3x10 13 atoms / cm 2 deposited with nickel. Shows the result of crystallization.
한편, 상기 모두 동일한 교번자기장을 인가하여 실리콘 박막을 결정화하였다.On the other hand, all of the same alternating magnetic field was applied to crystallize the silicon thin film.
이와 같이 니켈을 첨가한 상태에서 교번자기장을 인가하여 실리콘 박막을 결정화하게 되면 오프 전류가 감소하게 됨과 동시에 상기 니켈이 촉매로 작용하여 결정화시간을 단축시킬 수 있게 된다.As described above, when the silicon thin film is crystallized by applying an alternating magnetic field in the state where nickel is added, the off current is reduced and the nickel acts as a catalyst to shorten the crystallization time.
상기한 설명에 많은 사항이 구체적으로 기재되어 있으나 이것은 발명의 범위를 한정하는 것이라기보다 바람직한 실시예의 예시로서 해석되어야 한다. 따라서 발명은 설명된 실시예에 의하여 정할 것이 아니고 특허청구범위와 특허청구범위에 균등한 것에 의하여 정하여져야 한다.Many details are set forth in the foregoing description but should be construed as illustrative of preferred embodiments rather than to limit the scope of the invention. Therefore, the invention should not be defined by the described embodiments, but should be defined by the claims and their equivalents.
상술한 바와 같이, 본 발명에 따른 결정화방법은 니켈과 같은 전이금속을 촉매로 교번자기장을 인가하여 결정화함으로써 결정화시간이 단축됨과 동시에 결정화특성이 향상되는 효과를 제공한다.As described above, the crystallization method according to the present invention provides an effect of shortening the crystallization time and improving crystallization characteristics by applying crystallization of an alternating magnetic field using a transition metal such as nickel as a catalyst.
또한, 상기와 같은 방법으로 결정화된 실리콘 박막을 이용하여 박막 트랜지스터를 제작하는 경우에는 낮은 누설전류와 높은 온 전류를 가지는 등 소자특성이 향상되는 효과를 얻게 된다.In addition, when the thin film transistor is manufactured using the silicon thin film crystallized by the above method, the device characteristics such as low leakage current and high on current are improved.
Claims (7)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020030096874A KR101013720B1 (en) | 2003-12-24 | 2003-12-24 | Method of crystallization and method of fabricating thin film transistor using thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020030096874A KR101013720B1 (en) | 2003-12-24 | 2003-12-24 | Method of crystallization and method of fabricating thin film transistor using thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20050065110A KR20050065110A (en) | 2005-06-29 |
KR101013720B1 true KR101013720B1 (en) | 2011-02-10 |
Family
ID=37256642
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020030096874A KR101013720B1 (en) | 2003-12-24 | 2003-12-24 | Method of crystallization and method of fabricating thin film transistor using thereof |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101013720B1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100782635B1 (en) * | 2003-06-19 | 2007-12-06 | 가부시키가이샤 사토 스포츠 플라자 | Pressure muscular strength enhancing system and controller, and method being carried out by controller |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101227400B1 (en) * | 2006-06-28 | 2013-01-29 | 엘지디스플레이 주식회사 | Fabrication method of liquid crystal display device using alternating magnetic field crystallization(amfc) |
KR101327850B1 (en) * | 2007-03-07 | 2013-11-11 | 엘지디스플레이 주식회사 | Apparatus for alternating magnetic field crystallization and method of fabricating liquid crystal display device using the same |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20020058271A (en) * | 2000-12-29 | 2002-07-12 | 구본준, 론 위라하디락사 | Thin film transistor and the method of fabricating the same |
-
2003
- 2003-12-24 KR KR1020030096874A patent/KR101013720B1/en active IP Right Grant
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20020058271A (en) * | 2000-12-29 | 2002-07-12 | 구본준, 론 위라하디락사 | Thin film transistor and the method of fabricating the same |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100782635B1 (en) * | 2003-06-19 | 2007-12-06 | 가부시키가이샤 사토 스포츠 플라자 | Pressure muscular strength enhancing system and controller, and method being carried out by controller |
Also Published As
Publication number | Publication date |
---|---|
KR20050065110A (en) | 2005-06-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5474945A (en) | Method for forming semiconductor device comprising metal oxide | |
KR100254600B1 (en) | Semiconductor device, method for producing the same, and liquid crystal display device including the same | |
US6172671B1 (en) | Active matrix type display device and fabrication method of the same | |
CN100379023C (en) | Semiconductor circuit for electro-optical device and method of manufacturing the same | |
TW286412B (en) | ||
US6627471B2 (en) | Method of manufacturing an array substrate having drive integrated circuits | |
JP2002176003A (en) | Method for doping semiconductor layer, method for manufacturing thin film semiconductor element and thin film semiconductor element | |
KR19980024844A (en) | Active Matrix Display Device and Manufacturing Method Thereof | |
KR101013720B1 (en) | Method of crystallization and method of fabricating thin film transistor using thereof | |
JP3896624B2 (en) | Thin film semiconductor device and display device using the same | |
KR100689318B1 (en) | Method for frabricating polycrystalline thin film transistor | |
US7443457B2 (en) | Liquid crystal display device having polycrystalline silicon thin film transistor and method of fabricating the same | |
KR101234213B1 (en) | Method of crystallization and method of fabricating thin film transistor using thereof | |
JPH04115231A (en) | Semiconductor device for light valve substrate | |
JPH0697193A (en) | Semiconductor device and manufacture thereof | |
KR19990031885A (en) | Thin Film Transistor and Manufacturing Method Thereof | |
KR100650402B1 (en) | removing method of metal impurities in silicon film | |
JP3949650B2 (en) | Method for manufacturing active matrix display device | |
KR101041265B1 (en) | Polycrystalline silicon thin film transistor and method for fabricating thereof | |
JP2000133811A (en) | Manufacture of thin-film transistor | |
KR100646967B1 (en) | Thin film transistor and method for fabricating the same | |
KR101021777B1 (en) | Polycrystalline silicon thin film transistor and method for fabricating thereof | |
KR101203518B1 (en) | Method of crystallization silicon thin film and liquid crystal display device using thereof | |
JP2739149B2 (en) | Liquid crystal display | |
KR20080055367A (en) | Method of si crystallizing using an alternating magnetic field |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20131227 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20151228 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20161214 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20171218 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20181226 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20191212 Year of fee payment: 10 |