KR100387522B1 - Apparatuses and methods for heat treatment of semiconductor films upon thermally susceptible non-conducting substrates - Google Patents

Apparatuses and methods for heat treatment of semiconductor films upon thermally susceptible non-conducting substrates Download PDF

Info

Publication number
KR100387522B1
KR100387522B1 KR10-2001-0036018A KR20010036018A KR100387522B1 KR 100387522 B1 KR100387522 B1 KR 100387522B1 KR 20010036018 A KR20010036018 A KR 20010036018A KR 100387522 B1 KR100387522 B1 KR 100387522B1
Authority
KR
South Korea
Prior art keywords
semiconductor film
heat treatment
heating
induction coil
film
Prior art date
Application number
KR10-2001-0036018A
Other languages
Korean (ko)
Other versions
KR20030000294A (en
Inventor
김형준
Original Assignee
김형준
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김형준 filed Critical 김형준
Priority to KR10-2001-0036018A priority Critical patent/KR100387522B1/en
Publication of KR20030000294A publication Critical patent/KR20030000294A/en
Application granted granted Critical
Publication of KR100387522B1 publication Critical patent/KR100387522B1/en

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67098Apparatus for thermal treatment
    • H01L21/67103Apparatus for thermal treatment mainly by conduction
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67098Apparatus for thermal treatment
    • H01L21/67115Apparatus for thermal treatment mainly by radiation

Abstract

본 발명은 열안정성이 취약한 비전도성 기판상의 반도체 박막을 비전도성 기판의 허용 온도 범위내에서 열처리하는 장치 및 방법에 관한 것으로서, (a) 반도체 막 가까이에 설치되어, 상기 반도체 막의 평면에 평행한 방향으로 유도 전류가 인가되도록 위치되어 있는 유도 코일, (b) 상기 유도 코일의 내부 또는 외부에 설치되는 자성 코아, 및 (c) 상기 비전도성 기판 아래에 설치되어, 상기 반도체 막이 유도 가열될 수 있는 온도까지 이를 가열하는 가열판을 포함하는 것으로 구성되어 있다.The present invention relates to an apparatus and method for heat-treating a semiconductor thin film on a non-conductive substrate having poor thermal stability within an allowable temperature range of a non-conductive substrate, comprising: (a) a direction provided near a semiconductor film and parallel to the plane of the semiconductor film; An induction coil positioned such that an induction current is applied thereto, (b) a magnetic core installed inside or outside the induction coil, and (c) a temperature below the non-conductive substrate so that the semiconductor film can be inductively heated. It consists of including a heating plate to heat it up to.

본 발명의 저온 열처리 장치를 사용하면, 비전도성 기판상의 반도체 막을 열처리함에 있어서, 열안정성이 취약한 비전도성 기판을 손상 내지 변형시키지 않는 온도에서 반도체 막만을 단시간내에 열처리할 수 있으며, 특히 가열을 위한 교번 자장이 자성 코아에 의해 증가되어 유도기전력의 인가 효율이 높아질 뿐만 아니라 유도 자장의 분포가 반도체 막의 표면만으로 한정되므로 반응로 벽 등을 가열하는 것과 같은 문제를 방지할 수 있다. 또한, 경우에 따라서는 다수의 비전도성 기판을 장착하는 장입 카세트를 사용할 수 있으므로 대량 열처리 공정 및 연속 열처리 공정이 가능한 장점도 있다.By using the low temperature heat treatment apparatus of the present invention, in heat treatment of a semiconductor film on a non-conductive substrate, only the semiconductor film can be heat-treated in a short time at a temperature that does not damage or deform the non-conductive substrate, which is poor in thermal stability, and in particular, alternately for heating. Since the magnetic field is increased by the magnetic core, the application efficiency of the induced electromotive force is increased, and the distribution of the induced magnetic field is limited only to the surface of the semiconductor film, thereby preventing problems such as heating the reactor walls. In addition, in some cases, since a charging cassette for mounting a plurality of non-conductive substrates can be used, there is also an advantage that a mass heat treatment process and a continuous heat treatment process are possible.

Description

열안정성이 취약한 비전도성 기판상의 반도체 박막의 열처리 장치 및 방법 {Apparatuses and methods for heat treatment of semiconductor films upon thermally susceptible non-conducting substrates}Apparatuses and methods for heat treatment of semiconductor films upon thermally susceptible non-conducting substrates}

본 발명은 열안정성이 취약한 비전도성 기판상의 반도체 박막을 비전도성 기판의 허용 온도 범위내에서 열처리하는 장치 및 방법에 관한 것으로서, 보다 상세하게는, 액정표시장치(LCD), 유기발광다이오드(OLED), 태양전지 등의 다양한 응용분야를 가진, 유리 기판(비전도성 기판)상의 다결정 실리콘 박막 트랜지스터(poly-Si TFT) 및 PN 다이오드(반도체 박막)의 열처리 기술을 제공한다.The present invention relates to an apparatus and method for heat-treating a semiconductor thin film on a non-conductive substrate having poor thermal stability within an allowable temperature range of the non-conductive substrate, and more particularly, to a liquid crystal display (LCD) and an organic light emitting diode (OLED). The present invention provides a heat treatment technique for polycrystalline silicon thin film transistors (poly-Si TFT) and PN diodes (semiconductor thin film) on a glass substrate (non-conductive substrate) having various applications such as solar cells.

액정표시장치(LCD)와 유기발광다이오드(OLED)는 평편 디스플레이 분야에서 급격히 성장하고 있는 기술들이다. 현재, 이들 디스플레이 시스템은 박막 트렌지스터(TFT)를 사용하는 활성 메트릭스 회로 구성을 채용하고 있는데, 이러한 응용에는 유리 기판상에 TFT를 제조하는 것이 필요하다.Liquid crystal displays (LCDs) and organic light emitting diodes (OLEDs) are rapidly growing technologies in the flat display field. Currently, these display systems employ an active matrix circuit configuration using thin film transistors (TFTs), which require the fabrication of TFTs on glass substrates.

통상적으로, TFT-LCD는 활성층으로서 비정질 실리콘으로 구성된 TFT를 사용하고 있다(즉, a-Si TFT LCD). 최근에는, 우수한 해상도와 주변 구동회로와의 동시 집적이라는 장점으로 인하여, 비정질 실리콘 막 대신에 다결정 실리콘 막(즉, poly-Si TFT LCD)을 사용하는 TFT의 개발에 관심이 집중되고 있다. OLED 분야에서는, 다결정 실리콘 TFT의 전류 구동성이 비정질 실리콘 TFT보다 훨씬 우수하기 때문에 더욱 우수한 실행성을 발휘하므로, 다결정 실리콘 TFT의 사용은 비정질 실리콘 TFT 보다 분명한 장점을 제공한다.Typically, the TFT-LCD uses a TFT composed of amorphous silicon as the active layer (i.e., a-Si TFT LCD). Recently, attention has been focused on the development of TFTs using polycrystalline silicon films (i.e., poly-Si TFT LCDs) instead of amorphous silicon films due to the advantages of excellent resolution and simultaneous integration with peripheral drive circuits. In the OLED field, the use of the polycrystalline silicon TFT provides a clear advantage over the amorphous silicon TFT because the current driving ability of the polycrystalline silicon TFT is much better than that of the amorphous silicon TFT, thereby exerting more excellent performance.

현재 사용되는 유리 기판상에 다결정 실리콘 디바이스를 제조할 때 가장 큰 어려움은 유기 기판이 견뎌낼 수 있는 온도에서 열처리해야 한다는 것이다. 유리는 500℃ 이상에서 장시간 노출될 때 쉽게 변형된다. 다결정 실리콘 디바이스를 제조함에 있어서 고온에서 장기간 열처리해야하는 열처리 과정으로는 비정질 실리콘 막의 결정화와 P(또는 N)형 접합용 주입 도펀트의 전기적 활성화 등이다. 이들 열처리 과정은 고온에서 장시간 시행되어야 하므로 유리의 손상 내지 변형을 피할 수 없다.The biggest challenge when manufacturing polycrystalline silicon devices on glass substrates in use today is that they must be heat treated at temperatures that the organic substrate can withstand. The glass deforms easily when exposed to a long time above 500 ° C. In the manufacture of polycrystalline silicon devices, heat treatment processes that require long-term heat treatment at high temperatures include crystallization of an amorphous silicon film and electrical activation of an implantation dopant for P (or N) type bonding. These heat treatment processes must be carried out for a long time at a high temperature, so that damage or deformation of the glass cannot be avoided.

이러한 문제점을 해결하기 위한 다양한 방법들이 개발되어 있는바, 그러한 예를 상기 다결정 실리콘 막의 형성 공정과 도펀트의 활성화 공정으로 구별하여 살펴보면 다음과 같다.Various methods have been developed to solve this problem. The examples of the polycrystalline silicon film and the dopant activation process are as follows.

(1)(One) 다결정 실리콘 막의 형성을 위한 비정질 실리콘 막의 결정화 열처리Crystallization Heat Treatment of Amorphous Silicon Films for Formation of Polycrystalline Silicon Films

다결정 실리콘 막은, 통상적으로 우선 화학증착법(chemical vapor deposition method: CVD)에 의해 비정질 실리콘 막을 증착하고 이를 열처리하여 결정화하는 과정에 의해 제조된다.A polycrystalline silicon film is usually prepared by first depositing an amorphous silicon film by chemical vapor deposition method (CVD) and then crystallizing it by heat treatment.

고상 결정화(Solid Phase Crystallization: SPC)는 비정질 실리콘 막을 결정화하는 가장 일반적인 방법이다. 이 방법은 600℃ 정도의 온도에서 수 시간 내지 수십 시간 동안 비정질 실리콘 막을 열처리하는데, 통상적으로는 저항 가열기가 장착되어 있는 반응로(furnace)에서 유리 기판을 처리한다. SPC법은 10 시간 이상 50~100㎝.sup.2/Vs. 전자 이동성을 가진 양질의 다결정 실리콘 디바이스를 제공한다. 그러나, 이 방법은 고온에서 장시간 동안 실시해야 하므로 유리 기판의 손상 및/또는 변형을 피할 수 없는 문제점이 있다.Solid phase crystallization (SPC) is the most common method for crystallizing amorphous silicon films. This method heats an amorphous silicon film at a temperature of about 600 ° C. for several hours to several tens of hours, and typically processes a glass substrate in a furnace equipped with a resistance heater. SPC method is 50-100 cm.sup.2 / Vs. A high quality polycrystalline silicon device with electron mobility is provided. However, this method must be carried out for a long time at a high temperature, there is a problem that damage and / or deformation of the glass substrate is inevitable.

따라서, 유리 기판의 손상없이 저온에서 비정질 실리콘을 다결정 실리콘으로 변경하는 다양한 방법들이 개발되었다. 그러한 대표적인 예로는 엑사이머 레이저 결정화(Excimer Laser Crystallization: ELC), 금속유도 결정화(Metal Induced Crystallization: MIC) 방법들이 있다.Accordingly, various methods have been developed for converting amorphous silicon into polycrystalline silicon at low temperatures without damaging the glass substrate. Representative examples include Excimer Laser Crystallization (ELC) and Metal Induced Crystallization (MIC) methods.

상기 ELC법은 엑사이머 레이저의 순간 조사를 이용하여 비정질 실리콘 막을 용융 및 재결정시키는 방법이다. 이 방법은 이론적으로는, 유리 기판의 손상없이 최적의 온도에서 그위에 설장되어 있는 비정질 실리콘 막을 열처리할 수 있는 가능성을 제공한다. 그러나, 이 방법은 대량 생산에 사용할 수 없는 치명적인 단점을 가지고 있다. 이 방법에 의해 얻어진 다결정 실리콘 막의 결정립 구조는 레이저 빔 에너지에 의해 매우 민감하므로, 결정립 구조의 균일성 및 디바이스 특성이 얻어질 수 없다. 또한, 레이저의 빔 사이즈가 상대적으로 작기 때문에, 큰 사이즈의 유리 기판을 결정화하기 위해서는 다중 레이저 또는 다중 조사 방법(multiple shots)이 필요하다. 레이저를 미세하게 조정하기는 어렵기 때문에 다중 조사는 비균질성을 야기하게 된다. 얻어진 다결정 실리콘 막의 표면이 거칠어서 소자의 특성에 나쁜 영향을 준다. 또한, 증착 비정질 실리콘이 높은 수소 함량을 가질 때(플라즈마 강화 화학증착법(Plasma Enhanced Chemical Vapor Deposition: PECVD)에서는 일반적인 현상임), 이 방법은 수소 분출(hydrogen eruption)이라는 문제점을 가진다. 수소 분출을 막기 위해서는, 고온(450~480℃)에서 장시간(>2시간) 동안 탈수소를 위한 열처리가 요구된다. 이러한 문제점 이외에도, ELC 공정을 위한 장비는 복잡하고 매우 고가이며 유지에도 어려움이 있다.The ELC method is a method of melting and recrystallizing an amorphous silicon film using instantaneous irradiation of an excimer laser. This method theoretically offers the possibility to heat-treat the amorphous silicon film mounted thereon at an optimum temperature without damaging the glass substrate. However, this method has a fatal disadvantage that cannot be used for mass production. Since the grain structure of the polycrystalline silicon film obtained by this method is very sensitive by laser beam energy, uniformity and device characteristics of the grain structure cannot be obtained. In addition, because the beam size of the laser is relatively small, multiple lasers or multiple shots are required to crystallize a large glass substrate. Since it is difficult to fine tune the laser, multiple irradiations lead to inhomogeneities. The surface of the obtained polycrystalline silicon film is rough, which adversely affects the characteristics of the device. In addition, when the deposited amorphous silicon has a high hydrogen content (a common phenomenon in Plasma Enhanced Chemical Vapor Deposition (PECVD)), this method has a problem of hydrogen eruption. In order to prevent the hydrogen ejection, heat treatment for dehydrogenation is required for a long time (> 2 hours) at a high temperature (450 ~ 480 ℃). In addition to these problems, the equipment for the ELC process is complex, very expensive and difficult to maintain.

상기 MIC법은 비정질 실리콘 막에 금속원소(Ni. Pd, Au, Ag, Cu 등)를 첨가하여 저온에서 결정화를 유도하는 방법이다. 이 방법은 600℃ 이하라는 낮은 온도에서 결정화를 이를 수는 있으나, 결정립의 크기가 작고 결정성이 열악하여 소자의 구동 특성이 나쁘다. 특히 금속이 트랜지스터의 채널 영역에 유입되어 누설 전류가 증가하는 문제점이 있다. 이 방법의 또다른 문제점은 공정중에 금속 실리사이드(metal silicide)가 형성된다는 것이다. 금속 실리사이드는 에칭 공정중에 잔류하므로 바람직하지 않다.The MIC method is a method of inducing crystallization at low temperature by adding a metal element (Ni. Pd, Au, Ag, Cu, etc.) to the amorphous silicon film. This method can achieve crystallization at a low temperature of less than 600 ℃, but the size of the crystal grains and poor crystallinity is poor driving characteristics of the device. In particular, the metal flows into the channel region of the transistor, which increases the leakage current. Another problem with this method is that metal silicide is formed during the process. Metal silicide is undesirable because it remains during the etching process.

(2) 도펀트의 활성화를 위한 열처리(2) heat treatment for activation of dopant

결정화 공정 이외에, 고온 열처리가 필요한 또다른 예는 도펀트의 활성화 공정이다. TFT의 소스 및 드레인 영역과 같은 n형 (또는 p형) 영역을 형성하기 위하여, 이온 주입 또는 플라즈마 도핑법을 사용하여 비소(arsenic), 인(phosphorus) 또는 붕소(boron)와 같은 도펀트를 실리콘 막에 주입한다. 도펀트를 도핑한 다음, 전기적 활성화를 위하여 실리콘을 열처리(활성화 열처리)한다. 결정화 열처리에서와 유사하게, 일반적으로 저항 가열기가 장착되어 있는 반응로에서 실행한다. 이 공정은 600℃에 가까운 온도에서 장시간 실행하므로, 낮은 온도에서의 열처리를 위한 새로운 방법이 요구되고 있다. 이러한 목적으로 개발된 것이 엑사이머 레이저 열처리(Excimer Laser Anneals: ELA), 순간고온 열처리(Rapid Thermal Anneals: RTA)법 등이다.In addition to the crystallization process, another example where high temperature heat treatment is required is the activation process of the dopant. In order to form n-type (or p-type) regions, such as the source and drain regions of the TFT, dopants such as arsenic, phosphorus or boron may be formed by silicon implantation using ion implantation or plasma doping. Inject in. After doping the dopant, the silicon is heat treated (activation heat treatment) for electrical activation. Similar to the crystallization heat treatment, it is generally carried out in a reactor equipped with a resistance heater. Since this process is performed for a long time at a temperature close to 600 ° C, a new method for heat treatment at low temperature is required. Excimer Laser Anneals (ELA) and Rapid Thermal Anneals (RTA) have been developed for this purpose.

ELA는 ELC와 동일한 공정 메카니즘으로 실행되는바, 초단파(nano-second) 레이저 펄스로 다결정 실리콘을 빠르게 재용융 및 결정화한다. 그러나, ELC법에서 발견되는 문제점이 여기서도 나타난다. ELC 공정 동안의 급속한 열적 변화는 유리뿐만 아니라 다결정 실리콘 막에도 높은 열응력을 발생시키므로 소자의 신뢰성이 저하되는 문제점이 있다.ELA is implemented with the same processing mechanism as ELC, which rapidly remelts and crystallizes polycrystalline silicon with nano-second laser pulses. However, problems found in the ELC method also appear here. The rapid thermal change during the ELC process causes high thermal stress not only on glass but also on polycrystalline silicon film, thereby degrading the reliability of the device.

상기 RTA법은 높은 온도를 필요로 하지만 지속 시간이 짧다. 즉, RTA법은 통상적으로 기판을 700~1000℃에 근접한 온도에서 실행하지만, 공정은 상대적으로 매우 빠르게, 즉 수분 내지 수초 동안 진행된다. RTA 가열원으로는 텅스텐-할로겐 또는 Xe 아크 램프와 같은 광학 가열원이 사용되는데, RTA법의 문제점은 이들 광학 가열원으로부터의 광 조사는 실리콘 막뿐만 아니라 유리 기판까지 가열하는 파장 범위를 갖는다는 것이다. 따라서, 공정중에 유리 기판이 가열되어 손상되게 된다.The RTA method requires high temperature but short duration. That is, the RTA method typically runs the substrate at temperatures close to 700-1000 ° C., but the process proceeds relatively very quickly, i.e. for a few minutes to a few seconds. As an RTA heating source, an optical heating source such as tungsten-halogen or Xe arc lamp is used. The problem with the RTA method is that light irradiation from these optical heating sources has a wavelength range for heating not only a silicon film but also a glass substrate. . Thus, the glass substrate is heated and damaged during the process.

따라서, 본 발명은 이러한 종래 기술의 문제점과 과거로부터 요청되어온 기술적 과제를 일거에 해결하는 것을 목적으로 한다.Accordingly, an object of the present invention is to solve the problems of the prior art and the technical problems that have been requested from the past.

본 발명자들은 유리 기판에 증착되어 있는 비정질 실리콘 막을 열처리하여 결정화함에 있어서, 유리 기판 하부에 흑연 가열판을 설치하고 비정질 실리콘 막에 교반 자속을 인가할 경우, 낮은 공정 온도 및 짧은 공정 시간에도 불구하고 결정화 열처리가 가능함을 발견하여 특허출원을 한바 있다. 이러한 발명에 대해 더욱 심도있는 연구와 실험을 거듭한 끝에, 상기 발명이 종래 기술로는 이룰 수 없는 우수한 효과를 발휘하지만, 비정질 실리콘 막에 높은 유도기전력을 제공하기 위하여 인가 에너지를 높이면 하부 유리 기판의 온도가 같이 상승하므로, 결정화 온도를 변화시키기 위해서는 유도자장 침투거리(penetration depth)를 고려하여 기판의 크기와 두께를 바꾸어야 하는 불편함이 있고, 실리콘 막에 충분한 유도기전력을 유발하기 위해서는 높은 파워가 인가되어야 하는 과제가 있음을 확인하였다.When the crystallization of the amorphous silicon film deposited on the glass substrate by heat treatment to crystallize, when the graphite heating plate is installed under the glass substrate and stirring magnetic flux is applied to the amorphous silicon film, the crystallization heat treatment despite the low process temperature and short process time Has found a possible patent application. After more in-depth research and experimentation with the present invention, the invention exhibits an excellent effect that cannot be achieved by the prior art, but when the applied energy is increased to provide high induced electromotive force to the amorphous silicon film, Since the temperature rises together, in order to change the crystallization temperature, it is inconvenient to change the size and thickness of the substrate in consideration of the penetration depth, and high power is applied to induce sufficient electromotive force to the silicon film. It confirmed that there was a task that should be.

따라서, 본 발명의 목적은 낮은 공정 온도와 짧은 공정 시간으로 열처리가 가능하여 하부 비전도성 기판의 손상없이 상부 반도체 막의 열처리가 가능하며, 또한 적정한 전류의 인가에도 불구하고 상기와 같은 효과를 효율적으로 발휘할 수 있는 열처리 장치 및 그에 관한 방법을 제공하는 것이다.Accordingly, an object of the present invention is to heat treatment at a low process temperature and a short process time to enable heat treatment of the upper semiconductor film without damaging the lower non-conductive substrate, and also to effectively exhibit the above effects despite the application of an appropriate current. It is to provide a heat treatment apparatus and a method thereof.

도 1은 권선형 유도 코일을 사용한 저온 열처리 장치의 개략적 구성도이고;1 is a schematic configuration diagram of a low temperature heat treatment apparatus using a wound induction coil;

도 2는 나선형 유도 코일을 사용한 저온 열처리 장치의 개략적 구성도이고;2 is a schematic configuration diagram of a low temperature heat treatment apparatus using a spiral induction coil;

도 3 내지 도 5는 본 발명의 실시예에 따른 장치들의 개략적 구성도이고;3 to 5 are schematic diagrams of devices according to an embodiment of the present invention;

도 6은 본 발명에 따라 고상 결정화할 때 실리콘의 결정화 거동을 나타내는 구성도이고;6 is a schematic view showing the crystallization behavior of silicon when solidifying crystallized according to the present invention;

도 7은 종래의 열처리와 본 발명의 방법에 따른 고상 결정화 거동을 나타낸 그래프이고;7 is a graph showing the solid state crystallization behavior according to the conventional heat treatment and the method of the present invention;

도 8a 및 도 8b는 본 발명과 종래의 열처리에 의해 얻어진 고상 결정화 후의 결정립 구조의 주사전자현미경 사진이고;8A and 8B are scanning electron micrographs of the grain structure after solid phase crystallization obtained by the present invention and the conventional heat treatment;

도 9는 본 발명에 따라 금속유도 결정화하는 상태를 나타내는 구성도이고;9 is a configuration diagram showing a state of metal induction crystallization according to the present invention;

도 10은 본 발명에 따라 금속유도측면 결정화하는 상태를 나타내는 구성도이고;10 is a schematic view showing a state of metal-induced side crystallization according to the present invention;

도 11a 내지 11c는 도 10에서 측면 결정화의 정도를 비교하여 나타내는 현미경 사진이고;11A-11C are micrographs showing the degree of lateral crystallization in FIG. 10;

도 12은 코일 전류의 변화에 따른 금속유도 측면결정화 거리를 나타내는 그래프이고;12 is a graph showing the metal induced side crystallization distance according to the change of the coil current;

도 13a는 본 발명의 열처리로와 종래 열처리로에서의 열처리 시간에 따른 면저항값을 나타내는 그래프이고;Figure 13a is a graph showing the sheet resistance value according to the heat treatment time in the heat treatment furnace and the conventional heat treatment furnace of the present invention;

도 13b는 본 발명에 따른 열처리에서의 열처리 온도와 시간에 따른 면저항값을 나타내는 그래프이다.Figure 13b is a graph showing the sheet resistance value with heat treatment temperature and time in the heat treatment according to the present invention.

도면의 주요 부호에 대한 설명: Description of the main signs in the drawings :

100 : 저온 열처리 장치 200 : 실리콘 막100: low temperature heat treatment apparatus 200: silicon film

300 : 유리 기판 400 : 가열판300: glass substrate 400: heating plate

500 : 유도 코일500: induction coil

이러한 목적을 달성하기 위한 본 발명의 저온 열처리 장치는, 열 안정성이 취약한 비전도성 기판상의 반도체 막을 열처리하는 장치로서,The low temperature heat treatment apparatus of the present invention for achieving the above object is a device for heat-treating a semiconductor film on a non-conductive substrate having poor thermal stability,

(a) 상기 반도체 막 가까이에 설치되어, 상기 반도체 막의 평면에 평행한 방향으로 유도 전류가 인가되도록 위치되어 있는 유도 코일;(a) an induction coil disposed near the semiconductor film and positioned to apply an induction current in a direction parallel to the plane of the semiconductor film;

(b) 상기 유도 코일의 내부 또는 외부에 설치되는 자성 코아; 및(b) a magnetic core installed inside or outside the induction coil; And

(c) 상기 비전도성 기판 아래에 설치되어, 상기 반도체 막이 유도 가열될 수 있는 온도까지 이를 가열하는 가열판을 포함하는 것으로 구성되어 있다.(c) a heating plate disposed below the non-conductive substrate and heating the semiconductor film to a temperature at which the semiconductor film can be induction heated.

상기 반도체 막의 대표적인 예로는 비정질 또는 다결정 실리콘 막을 들 수 있고, 상기 비전도성 기판의 대표적인 예로는 유리와 플라스틱 기판을 들 수 있다.Representative examples of the semiconductor film may include an amorphous or polycrystalline silicon film, and representative examples of the nonconductive substrate may include a glass and a plastic substrate.

본 발명의 장치에 따르면, 유리와 같이 열안정성이 취약한 기판에 손상을 주지않고 그 위의 실리콘 막만을 열처리할 수 있는 바, 예를 들어, 유리 기판의 허용 온도내에서 비정질 실리콘 막을 결정화하거나, 유리 기판의 허용 온도내에서 다결정 실리콘내에 주입된 도펀트를 전기적으로 활성화할 수 있다.According to the apparatus of the present invention, it is possible to heat-treat only a silicon film thereon without damaging a substrate having a poor thermal stability such as glass, for example, crystallizing an amorphous silicon film within an allowable temperature of a glass substrate, or It is possible to electrically activate the dopant implanted into the polycrystalline silicon within the allowable temperature of the substrate.

상기 실리콘 막은 다양한 방법에 의해 유리 기판에 증착되어 있는데, 결정화 열처리의 경우에는 다결정으로 결정화될 비정질 상태이고, 도펀트(n형 또는 p형 도불순물)의 활성화 열처리의 경우에는 다결정 상태이다.The silicon film is deposited on a glass substrate by various methods, in the case of crystallization heat treatment, an amorphous state to be crystallized to polycrystal, and in the case of activation heat treatment of a dopant (n-type or p-type impurity).

상기 가열판은 직접적으로는 비전도성 기판을 가열하여 궁극적으로는 비전도성 기판상의 반도체 막을 가열하게 되는데, 이러한 가열판의 종류는 가열판 자체를 가열하는 방식에 따라 하기와 같이 2 종류로 구별할 수 있다.The heating plate directly heats the non-conductive substrate and ultimately heats the semiconductor film on the non-conductive substrate. The type of the heating plate can be classified into two types according to the method of heating the heating plate itself.

첫 번째 유형은 가열판이 높은 전도성의 금속 또는 흑연으로 되어있어서, 상기 유도 코일로부터의 교반 자장에 의해 그것의 표면에 형성되는 와전류(eddy currents)의 가열 메카니즘에 의해 자체 가열되는 방식이다.The first type is in which the heating plate is made of a highly conductive metal or graphite, which is self-heated by the heating mechanism of the eddy currents formed on its surface by the stirring magnetic field from the induction coil.

두 번째 유형은 가열판이 전기적으로 비전도성 소재로 되어있어서, 상기 유도 코일로부터의 교반 자장에 의해 유도 가열되는 것을 방지하고 저항 히터 또는 램프 히터와 같은 외부 가열원에 의해 독립적으로 가열되는 방식이다. 그러한 가열판의 소재로는 비저항값이 높고 열전도도가 좋은 AlN(Aluminium Nitride), BN(Boron Nitride) 등이 사용될 수 있다.The second type is a method in which the heating plate is made of an electrically nonconductive material, which prevents induction heating by the stirring magnetic field from the induction coil and independently heats it by an external heating source such as a resistance heater or a lamp heater. As a material of such a heating plate, AlN (Aluminum Nitride), BN (Boron Nitride), etc., which have high specific resistance and good thermal conductivity, may be used.

두 번째 유형의 가열판은 자성의 강도가 변화되는 시스템에서 기판의 가열 정도가 결정화(또는 활성화)를 위한 유도 가열에 상관없이 독립적으로 제어될 수 있으므로 더 큰 잇점을 제공한다. 상기 두 가지 유형 모두에 있어서, 기판의 온도는 기판의 열적 변형 온도 이하에서 유지되어야 한다. 예를 들어, 기판이 유리 기판인 경우 유리가 손상될 수 있는 온도인 500℃ 보다 아래의 온도에서 유지되어야 한다. 또한, 경우에 따라서는, 공정의 균일성을 향상시키기 위하여 가열판은 직선 운동 또는 회전 운동을 하도록 구성할 수 있다.The second type of heating plate provides a further advantage in that the degree of heating of the substrate can be controlled independently of the induction heating for crystallization (or activation) in systems where the magnetic strength is varied. In both types, the temperature of the substrate must be kept below the thermal deformation temperature of the substrate. For example, if the substrate is a glass substrate it should be maintained at a temperature below 500 ° C., which is the temperature at which the glass can be damaged. In some cases, in order to improve the uniformity of the process, the heating plate may be configured to perform linear motion or rotational motion.

상기 자성 코아는 적층 금속 코아 또는 강자성 코아로 이루어져 있으며, 유도 코일만으로 구성된 경우에 비하여 다음과 같은 장점을 발휘한다. 첫째, 낮은 유도 파워를 가지고도 유도 자장의 강도를 실질적으로 향상시킨다. 둘째, 자속의 분포를 더욱 균일하게 만든다. 셋째, 상기 교반 자속을 반도체 막에 집중시킴으로써 열처리의 효율을 높이고 가열판 주위에 설치되어 있는 전도성 기재들(예를 들어, 반응로 벽, 외부 가열장치)이 자속에 의해 간섭받는 것을 방지한다.The magnetic core is composed of a laminated metal core or a ferromagnetic core, and exhibits the following advantages as compared to the case consisting of only an induction coil. First, even with low induction power, the strength of the induction magnetic field is substantially improved. Second, make the distribution of magnetic flux more uniform. Third, by concentrating the stirring magnetic flux on the semiconductor film, the efficiency of the heat treatment is increased, and the conductive substrates (eg, the reactor wall, the external heating device) installed around the heating plate are prevented from being interfered by the magnetic flux.

유도 코일에 자성 코아를 설치하는 형태는 상기 효과를 달성할 수 있는 것이라면 어떠한 구조라도 무관한바, 바람직한 예를 들면 다음과 같다.The magnetic core is provided in the induction coil as long as it can achieve the above effects, and any structure can be used. Preferred examples are as follows.

첫 번째 구조는 자성 코아가 판의 형태이고 그것의 하면에 상기 유도 코일이장착되어 있어서, 유도 코일의 상부가 자성 코아에 의해 밀폐되고 하부만이 시편의 방향으로 노출되는 구조이다. 따라서, 유도 자장의 분포를 시편의 표면에만 국부적으로 발생시켜 누설 자속에 의해 반응로 벽 등이 가열되는 것을 방지할 수 있다.The first structure is such that the magnetic core is in the form of a plate and the induction coil is mounted on the bottom thereof so that the upper part of the induction coil is sealed by the magnetic core and only the lower part is exposed in the direction of the specimen. Therefore, the distribution of the induced magnetic field can be locally generated only on the surface of the specimen, thereby preventing the reactor wall or the like from being heated by the leakage magnetic flux.

두 번째 구조는 자성 코아가 수직 단면상으로의 형태이고 그것의 중간부에 유도 코일이 감겨 있어서, 유도 코일에 인가된 전류는 자성 코아에 증폭된 유도 자장을 형성시키고, 이러한 유도 자장은 자성 코아를 돌아 한쪽 단부로부터 반도체 막에 수직방향으로 인가되고 다른쪽 단부로 들어오는 자속 분포를 형성하는 구조이다. 따라서, 반도체 막에는 수직방향으로 균일한 교반 자속이 인가될 수 있다. 이러한 구조를 가진 장치는 하부에 위치하는 시편을 연속적으로 이동시켜 열처리할 수 있으므로 연속 작업이 가능한 잇점도 있다.The second structure has a magnetic core And an induction coil wound around the middle thereof, the current applied to the induction coil forms an amplified induction magnetic field in the magnetic core, which in turn is applied perpendicularly to the semiconductor film from one end by turning the magnetic core. And a magnetic flux distribution entering the other end. Therefore, a uniform stirring magnetic flux can be applied to the semiconductor film in the vertical direction. The device having such a structure has the advantage that the continuous work can be performed by continuously moving the specimen located below.

세 번째 구조는 자성 코아가 수직 단면상으로의 형태이고 그것의 좌측 수직부에 유도 코일이 감겨 있어서, 유도 코일에 인가된 전류는 자성 코아에 증폭된 유도 자장을 형성시키고, 이러한 유도 자장은 중간부가 떨어져 있는 우측 수직부의 윗쪽 단부부터 아랫쪽 단부로(또는 아랫쪽 단부로부터 윗쪽 단부로) 진행되는 구조이다. 따라서, 모든 자속이 시편에 정확히 수직방향으로 인가될 수 있다. 이러한 구조에서는 실리콘 막 표면에 대해 수평 방향으로 유도기전력이 걸리므로 유도기전력에 의한 열처리 증진 효과를 극대화할 수 있고, 유리 기판의 두께에 따라 자속 분포를 다시 조정해야 하는 번거로움이 없으며, 다량의 유리 기판을 동시에 처리할 수 있어서 생산 속도를 증가시킬 수 있는 잇점도 있다.The third structure is a magnetic core with vertical cross section And the induction coil is wound on its left vertical portion, so that the current applied to the induction coil forms an amplified induction magnetic field in the magnetic core, which induces a magnetic field from the upper end to the lower end of the right vertical portion with the middle portion separated. (Or from the lower end to the upper end). Thus, all magnetic flux can be applied exactly in the vertical direction to the specimen. In this structure, the induced electromotive force is applied to the silicon film surface in the horizontal direction, thereby maximizing the heat treatment enhancement effect by the induced electromotive force, and there is no need to readjust the magnetic flux distribution according to the thickness of the glass substrate. The advantage is that the substrates can be processed simultaneously, increasing the production speed.

본 발명의 장치는 비정질 실리콘의 고상 결정화(SPC), 금속유도 결정화(MIC), 금속유도측면 결정화(MILC) 등에서 모두 현저한 효과를 발휘하며, 이온 주입 다결정 실리콘의 전기적 활성화에도 큰 효과를 발휘한다.The apparatus of the present invention exhibits remarkable effects in all of solid state crystallization (SPC), metal induction crystallization (MIC), metal induction side crystallization (MILC) of amorphous silicon, and also has a great effect on the electrical activation of ion implanted polycrystalline silicon.

본 발명은 또한 상기와 같은 장치를 사용하여 열안정성이 취약한 비전도성 기판의 손상없이 그러한 기판상의 반도체 막을 열처리하는 방법에 관한 것이다. 구체적으로는, 비전도성 기판이 손상 내지 변형되지 않으면서 반도체 막이 유도가열될 수 있는 온도로 가열 장치에 의해 상기 반도체 막을 가열하면서, 유도 코일로부터의 교번 자장이 자성 코아에 의해 상기 반도체 막상에 집중적으로 인가되게 함으로써, 상기 반도체 막을 열처리하는 방법이다.The invention also relates to a method of heat treating a semiconductor film on such a substrate without damaging a non-conductive substrate having poor thermal stability using such a device. Specifically, while the semiconductor film is heated by a heating apparatus to a temperature at which the semiconductor film can be inductively heated without damaging or deforming the non-conductive substrate, an alternating magnetic field from the induction coil is concentrated on the semiconductor film by the magnetic core. It is a method of heat-processing the said semiconductor film by making it apply.

상기 비전도성 기판상의 반도체 막이 유리 기판상의 실리콘 막인 경우, 가열판에 의한 상기 가열 온도는 200 내지 500℃ 범위이다.When the semiconductor film on the nonconductive substrate is a silicon film on a glass substrate, the heating temperature by the heating plate is in the range of 200 to 500 ° C.

상기 실리콘 막이 유리 기판상에 증착된 비정질 실리콘 막인 경우에는 열처리에 의해 결정화되고, P형 또는 N형 도펀트가 이온 주입된 다결정 실리콘 막인 경우에는 열처리에 의해 활성화된다. 비정질 실리콘의 결정화는 고상 결정화, 금속유도 결정화, 또는 금속유도측면 결정화 중의 어느 하나일 수 있다.When the silicon film is an amorphous silicon film deposited on a glass substrate, it is crystallized by heat treatment, and when the P-type or N-type dopant is an ion implanted polycrystalline silicon film, it is activated by heat treatment. The crystallization of amorphous silicon may be any of solid phase crystallization, metal induced crystallization, or metal induced side crystallization.

이하에서는 설명의 편의를 위하여, 상기 반도체는 실리콘으로, 상기 비전도성 기판은 유리 기판으로 한정하여 표현한다.Hereinafter, for convenience of description, the semiconductor is limited to silicon and the non-conductive substrate is limited to the glass substrate.

교반 자장에 의한 유도기전력이 결정화 촉진의 중요한 요인임을 가정할 때, 교반 자장에 의한 유도기전력은 패러데이(Faraday) 법칙, 즉,Given that the induced electromotive force by the stirring magnetic field is an important factor in promoting the crystallization, the induced electromotive force by the stirring magnetic field is Faraday's law, that is,

EMF = 10N-8dφ/dtEMF = 10N -8 dφ / dt

(여기서 N은 코일의 회전수, φ는 시편의 면적을 고려한 자속, dφ/dt는 교반 자속의 주파수)로 표현된다. 따라서, 유도기전력은 교반 자속과 주파수의 크기에 좌우됨을 알 수 있다. 교반 자속의 주파수는 10Hz~10MHz로서, 흑연 가열판과 유도 코일의 형상에 따라 정도의 차이는 있지만, 상기 주파수보다 낮으면 유도기전력이 작아서 결정화 촉진과 기판 온도의 가열이 어렵고 상기 주파수보다 높으면 균일한 기판 온도를 유지하기가 어렵게 된다. 상기 흑연 가열판이 가열되는 소정의 온도는 200 내지 500℃의 낮은 온도이므로, 종래의 방법에 비해 매우 낮은 온도로도 비정질 실리콘 막을 결정화하고, 다결정 실리콘 막의 도펀트를 활성화할 수 있다.Where N is the number of revolutions of the coil, φ is the magnetic flux considering the area of the specimen, and dφ / dt is the frequency of the stirring magnetic flux. Therefore, it can be seen that the induced electromotive force depends on the magnitude of the stirring flux and the frequency. The stirring magnetic flux has a frequency of 10 Hz to 10 MHz, which varies depending on the shape of the graphite heating plate and the induction coil. However, if the frequency is lower than the frequency, the induced electromotive force is small, which promotes crystallization and heating of the substrate temperature is difficult. It becomes difficult to maintain the temperature. Since the predetermined temperature at which the graphite heating plate is heated is a low temperature of 200 to 500 ° C., the amorphous silicon film can be crystallized even at a very low temperature compared to the conventional method, and the dopant of the polycrystalline silicon film can be activated.

상기와 같이, 유도기전력이 열처리 효과를 증가시키는 이유는 확실히 규명되어 있지 않으나, 다음의 두가지 메카니즘을 생각해 볼 수 있다.As described above, the reason why the induced electromotive force increases the heat treatment effect is not clearly understood, but the following two mechanisms can be considered.

첫 번째 예상 메카니즘은, 유도기전력에서 발생하는 와전류에 의해 비정질 실리콘 막(결정화 열처리에 적용될 경우) 또는 다결정 실리콘 막(활성화 열처리에 적용될 경우)을 국부적으로 가열하는 것이다. 비정질 실리콘 혹은 다결정 실리콘은 상온에서 매우 큰 비저항값을 갖는데, 예를 들어, 비정질 실리콘의 비저항값은 106내지 1010Ω㎝의 비저항값이다. 따라서, 시편의 온도를 외부 가열에 의해 인위적으로 올리지 않을 경우 주울(joule) 가열에 의한 국부 가열은 일어나지 않는다. 그러나, 비정질 실리콘 또는 다결정 실리콘이 외부 가열에 의해 온도가 상승할 경우에는 급격히 비저항값이 감소하게 되는데, 예를 들어, 500℃에서 비정질 실리콘의 비저항값은 10 내지 0.01Ω㎝가 된다. 이러한 비저항값은 본 발명에서 가열판으로 사용되는 흑연의 비저항값(1 내지 0.001Ω㎝)에 근접하는 것이며, 따라서 유도가열 효과를 유발할 수 있다. 이러한 국부 가열에도 불구하고 하부 유리 기판의 온도는 500℃ 미만으로 유지되므로, 기판의 변형을 억제할 수 있는 것이다.The first expected mechanism is to locally heat the amorphous silicon film (if applied to crystallization heat treatment) or the polycrystalline silicon film (if applied to activation heat treatment) by eddy currents generated from the induced electromotive force. Amorphous silicon or polycrystalline silicon has a very large resistivity at room temperature. For example, the resistivity of amorphous silicon is 10 6 to 10 10 Ωcm. Therefore, local heating by joule heating does not occur unless the temperature of the specimen is artificially raised by external heating. However, when the temperature of the amorphous silicon or polycrystalline silicon rises by external heating, the specific resistance decreases rapidly. For example, the specific resistance of the amorphous silicon is 500 to 10 to 0.01 Ωcm. This specific resistance value is close to the specific resistance value (1 to 0.001 Ωcm) of the graphite used as the heating plate in the present invention, and thus may cause an induction heating effect. In spite of such local heating, since the temperature of the lower glass substrate is kept below 500 ° C., the deformation of the substrate can be suppressed.

두 번째 예상 메카니즘은, 유도기전력(emf)에 의해 원자의 이동이 활성화되는 것이다. 실리콘의 경우에 있어서, 정공(vacancy), 자체틈새(self-interstitial), 불순물 등의 점결합(point defect)은 전자나 정공을 포획한 형태로 존재하며, 음이나 양의 전하를 갖고 있는 것으로 알려져 있다. 이러한 전하 결함(charged defect)이 유도 기전력에 의해 그것의 움직임이 활발해질 수 있다. 전기장의 형성에 의한 원자 이동도의 증가는 학문적으로 이미 보고된 바가 있다. (예를 들어, "Field-Enhanced Diffusion" in silicon, see S.M. Sze "VLSI Technology" (2nded. McGraw Hill, 1998), P. 287).The second expected mechanism is that the movement of atoms is activated by induced electromotive force (emf). In the case of silicon, point defects such as vacancy, self-interstitial, and impurities exist in the form of trapping electrons or holes, and are known to have negative or positive charges. have. These charged defects can be energized by induced electromotive force. The increase in atomic mobility due to the formation of electric fields has already been reported academically. (Eg, “Field-Enhanced Diffusion” in silicon, see SM Sze “VLSI Technology” (2 nd ed. McGraw Hill, 1998), P. 287).

이하에서는, 본 발명을 하기 실시예에 의거하여 좀더 상세하게 설명하지만, 하기 실시예는 본 발명을 예시하기 위한 것일 뿐, 본 발명의 범위가 이들만으로 제한되는 것은 아니다.Hereinafter, the present invention will be described in more detail with reference to the following examples, but the following examples are only for illustrating the present invention, and the scope of the present invention is not limited thereto.

도 1에는 앞서 설명한 본 발명자의 선출원 발명의 하나의 실시예로서 권선형 유도 코일을 사용한 저온 열처리 장치의 개략적인 구성이 도시되어 있다. 도 1의 저온 열처리 장치(100)는 비정질 실리콘 막(200)이 증착되어 있는 유리 기판(300)을 가열하는 흑연 가열판(400)과, 교반 자속을 유도하기 위한 권선형 유도 코일(500)로 구성되어 있다. 수냉 구리관으로 구성된 권선형 유도 코일(500)에 교류 전류를 인가하면 내부에서 교반 자속(F)이 발생하게 된다. 상기 교반 자속(F)는 두가지 목적으로 사용되는데, 하부 흑연 가열판(400)에 와전류를 발생시켜 원하는 온도까지 가열하고, 동시에 유도 코일(500)에서 발생하는 유도기전력에 의해 원자간의 이동을 가속화시켜 비정질 실리콘 막(200)의 결정화를 촉진시킨다.Figure 1 shows a schematic configuration of a low temperature heat treatment apparatus using a wound induction coil as an embodiment of the present invention described above. The low temperature heat treatment apparatus 100 of FIG. 1 includes a graphite heating plate 400 for heating a glass substrate 300 on which an amorphous silicon film 200 is deposited, and a winding type induction coil 500 for inducing stirring magnetic flux. It is. When an alternating current is applied to the wound induction coil 500 formed of a water-cooled copper pipe, the stirring magnetic flux F is generated therein. The stirring magnetic flux (F) is used for two purposes, by generating an eddy current in the lower graphite heating plate 400 and heating to a desired temperature, and at the same time accelerates the movement between atoms by the induced electromotive force generated in the induction coil 500 to amorphous Promote crystallization of the silicon film 200.

이와 같이, 원자간의 교반작용을 증대시켜 결정화를 촉진하기 위해서는 유도 코일(500)의 자장의 크기를 증가시키는 것이 필요하며, 이때 흑연 가열판(400)의 온도는 200~500℃ 정도의 낮은 온도를 유지하여야 한다. 이를 구현하기 위해 흑연 가열판(400)의 두께와 형상은 유도자장의 침투거리를 고려하여 적절히 제어할 수 있다.As such, it is necessary to increase the magnitude of the magnetic field of the induction coil 500 in order to increase the agitation action between atoms, and at this time, the temperature of the graphite heating plate 400 is maintained at a low temperature of about 200 ~ 500 ℃ shall. In order to implement this, the thickness and shape of the graphite heating plate 400 may be appropriately controlled in consideration of the penetration distance of the induction magnetic field.

도 2에는 본 발명자의 선출원 발명의 하나의 실시예로서 스파이럴형 유도 코일을 사용한 저온 열처리 장치의 개략적인 구성이 도시되어 있다. 도 2의 저온 열처리 장치(110)는 수냉 구리관으로 이루어진 스파이럴형 유도 코일(510)이 유리 기판(310)상의 비정질 실리콘 막(210)에 교반 자속(F)을 수평으로 인가하는 형태이다.2 shows a schematic configuration of a low temperature heat treatment apparatus using a spiral induction coil as one embodiment of the present invention. In the low temperature heat treatment apparatus 110 of FIG. 2, the spiral induction coil 510 made of a water-cooled copper tube applies horizontally the stirring magnetic flux F to the amorphous silicon film 210 on the glass substrate 310.

도 3은 유도 코일이외에 자성 코어를 사용한 본 발명의 하나의 실시예에 따른 저온 열처리 장치의 개략적인 구성이 도시되어 있다. 도 3의 저온 열처리 장치(120)는 스파이럴형 유도 코일(520)이 원판형의 자성 코아(620)에 의해 상부가 밀폐되어 있고 하부가 개방되어 있는 구조이다. 가열판(420)의 소재는 비저항값이높고 열전도도가 좋은 AlN 또는 BN으로 되어있으며, 하부에 설치된 별도의 가열장치(도시하지 않음)에 의해 200~500℃로 가열된다. 유도 코일(520)은 자성 코아(620)에 의해 실리콘 막(220)쪽으로만 개방되어 있으므로, 유도 자장이 자성 코아(620)에 의해 증가되어 유도기전력의 인가 효율이 높아질 뿐만 아니라, 유도 자장의 분포가 유리 기판(320)상의 실리콘 막(220) 표면만으로 한정되어 반응로의 벽(도시하지 않음) 등을 가열하는 것과 같은 문제를 방지할 수 있다.Figure 3 shows a schematic configuration of a low temperature heat treatment apparatus according to an embodiment of the present invention using a magnetic core in addition to the induction coil. The low temperature heat treatment apparatus 120 of FIG. 3 has a structure in which a spiral induction coil 520 is closed by an upper portion of a magnetic core 620 of a disk shape and a lower portion thereof is opened. The material of the heating plate 420 is made of AlN or BN having a high specific resistance and good thermal conductivity, and is heated to 200 to 500 ° C by a separate heating device (not shown) installed at the bottom. Since the induction coil 520 is opened only to the silicon film 220 by the magnetic core 620, the induction magnetic field is increased by the magnetic core 620, so that the application efficiency of the induced electromotive force is increased, and the distribution of the induction magnetic field is increased. Is limited to only the surface of the silicon film 220 on the glass substrate 320 to prevent problems such as heating the walls (not shown) of the reactor.

도 4에는 본 발명의 다른 실시예에 따른 저온 열처리 장치가 도시되어 있다. 도 4의 저온 열처리 장치(130)는 도면에 보는 바와 같이 수직 단면 형상이인 자성 코아(630)의 중앙부에 유도 코일(530)이 감겨있고, 자성 코아(630)의 양 단부(A 및 B)가 유리 기판(330)의 윗쪽에 위치하도록 설치되어 있다. 유리 기판(330)은 이송 장치(730)에 의해 박스로(box furnace: 830) 외부로부터 내부로 이동되며, 상기 이송 장치(730)는 유리 기판(330)을 소정의 온도로 가열하는 역할도 병행한다. 유도 코일(530)에 인가된 전류는 자성 코아(630)에 증폭된 유도 자장을 생성시키고, 이러한 유도 자장은 자성 코아(630)를 돌아 그것의 한쪽 단부(A)로부터 실리콘 막(230)에 수직 방향으로 인가되고, 다른쪽 단부(B)로 들어가는 자속 분포를 형성한다. 따라서, 실리콘 막(230)에 수직으로 균일한 교반 자속이 인가될 수 있다. 유도 코일(530)과 자성 코아(630)는 냉각수에 의해 적절히 수냉되어야 하며, 박스로(830)의 내벽에 절연체(832)를 부설하여 반응열이 유도 코일(530)과 자성 코아(630)에 전달되는 것을 방지한다. 한편, 박스로(830)의 좌우측에 각각 개방구(834)가 설치되어 있어서 이송 장치(730)의 이동이 가능하므로,유리 기판(430)을 균일하게 가열하고 연속 작업이 가능하다.Figure 4 shows a low temperature heat treatment apparatus according to another embodiment of the present invention. The low temperature heat treatment apparatus 130 of FIG. 4 has a vertical cross-sectional shape as shown in the drawing. An induction coil 530 is wound around a central portion of the phosphorous core 630, and both ends A and B of the magnetic core 630 are provided above the glass substrate 330. The glass substrate 330 is moved from outside to a box furnace 830 by the transfer device 730, and the transfer device 730 also heats the glass substrate 330 to a predetermined temperature. do. The current applied to the induction coil 530 produces an amplified induction magnetic field in the magnetic core 630, which in turn turns the magnetic core 630 perpendicular to the silicon film 230 from one end A thereof. Direction, and forms a magnetic flux distribution entering the other end B. As shown in FIG. Therefore, a uniform stirring magnetic flux may be applied to the silicon film 230 vertically. The induction coil 530 and the magnetic core 630 should be properly cooled by cooling water, and an insulator 832 is installed on the inner wall of the box furnace 830 to transfer the reaction heat to the induction coil 530 and the magnetic core 630. Prevent it. On the other hand, since the openings 834 are respectively provided on the left and right sides of the box furnace 830, the transfer device 730 can be moved, and thus the glass substrate 430 is uniformly heated and continuous operation is possible.

도 5에는 본 발명의 또다른 실시예에 따른 저온 열처리 장치가 도시되어 있다. 특히, 본 실시예의 구조는 한번의 공정(즉, 배치 프로세스(batch process))에 의해 다수의 유리 기판을 열처리하는 것을 가능하게 한다. 도 5의 저온 열처리 장치(140)는 수직 단면 형상이인 자성 코아(640)의 좌측 수직부(642)의 중앙에 유도 코일(540)이 감겨있고, 우측 수직부(644)의 이격된 중앙부(C와 D 사이)를 통해 유리 기판(340)을 통과시키는 구조이다. 자성 코아(640)의 좌측 수직부(642)와 우측 수직부(644) 모두, 내벽에 절연체(842)가 부설되어 있는 박스로(840)의 외부에 위치하게 되지만, 우측 수직부(664)의 이격된 2개의 단부(C와 D)는 박스로(840)의 안쪽으로 다소 유입되어 있는 구조로 되어있다. 실리콘 막(240)이 증착되어 있는 유리 기판(340)은 이송 장치(740)에 놓여서 박스로(340)의 개방구(844)를 통해 들어오게 된다. 도 4에서와 마찬가지로, 모든 자속이 유리 기판(340)에 정확히 수직으로 인가되고, 실리콘 막(240)의 표면에 수평 방향으로 유도기전력이 걸리므로 유도기전력에 의한 열처리 증진 효과를 극대화할 수 있으며, 유리 기판(340)의 두께에 따라 자속 분포를 다시 조정하지 않아도 되므로 매우 편리하다. 또한, 도면에서 보는 바와 같이, 다수개의 유리 기판(340)을 AlN 또는 수정으로 만들어진 장입 카세트(940)에 장착하여 동시에 처리할 수 있으므로 생산 속도를 높일 수 있다. 교반 자속은 자성 특성이 없는 장입 카세트(940)와 유리 기판(340)의 재질 때문에 기판 사이로 투과되므로, 동일한 자속이 기판의 수직 방향으로 인가되게 된다.Figure 5 shows a low temperature heat treatment apparatus according to another embodiment of the present invention. In particular, the structure of this embodiment makes it possible to heat-treat multiple glass substrates in one process (ie, batch process). Low temperature heat treatment apparatus 140 of Figure 5 has a vertical cross-sectional shape An induction coil 540 is wound in the center of the left vertical portion 642 of the phosphorous core 640 and passes through the glass substrate 340 through the spaced center portion (between C and D) of the right vertical portion 644. It is structure to let. Both the left vertical portion 642 and the right vertical portion 644 of the magnetic core 640 are positioned outside the box 840 in which the insulator 842 is provided on the inner wall, but the right vertical portion 664 The two ends C and D spaced apart have a structure that is somewhat introduced into the box 840. The glass substrate 340 on which the silicon film 240 is deposited is placed on the transfer device 740 and enters through the opening 844 of the box 340. As in FIG. 4, all magnetic fluxes are applied to the glass substrate 340 exactly vertically, and the induction electromotive force is applied to the surface of the silicon film 240 in the horizontal direction, thereby maximizing the heat treatment enhancement effect by the induction electromotive force. The magnetic flux distribution does not have to be readjusted according to the thickness of the glass substrate 340, which is very convenient. In addition, as shown in the drawing, a plurality of glass substrates 340 can be mounted on the charging cassette 940 made of AlN or quartz and processed simultaneously, thereby increasing production speed. Since the stirring magnetic flux is transmitted between the substrates due to the material of the charging cassette 940 and the glass substrate 340 having no magnetic properties, the same magnetic flux is applied in the vertical direction of the substrate.

실시예 1: 비정질 실리콘 막의 고상 결정화Example 1 Solid Phase Crystallization of Amorphous Silicon Membrane

도 6에서와 같이 비정질 실리콘 막(250)을 저압화학 증착법에 의해 유리 기판(350)상에 1000Å의 두께로 증착하였다. 그런 다음, 15cm의 직경을 가진 유도 코일을 8회 회전수로 감은 도 3의 저온 열처리 장치(130)에 5A의 전류를 인가하여, 상기 비정질 실리콘 막(250)이 증착되어 있는 유기 기판(350)을 300℃로 5 시간동안 열처리하였다. 이 때 사용된 자성 코아는 MnZn Ferrite로 포화자속밀도는 3 KiloGauss 정도이다. 비교 실험을 위하여, 상기와 동일한 유리 기판(350)을 일반 열처리로인 저항가열식 관상로를 사용하여 600℃에서 10 시간동안 열처리하였다. 이들의 시간 변화에 따른 결정화 거동을 살피기 위하여, X선 회절 분석을 행하였다.As shown in FIG. 6, an amorphous silicon film 250 was deposited on the glass substrate 350 by a low pressure chemical vapor deposition to a thickness of 1000 μs. Then, an organic substrate 350 on which the amorphous silicon film 250 is deposited is applied by applying a current of 5 A to the low temperature heat treatment apparatus 130 of FIG. 3 in which an induction coil having a diameter of 15 cm is wound at eight revolutions. Was heat treated at 300 ° C. for 5 hours. The magnetic core used at this time was MnZn Ferrite, and the saturation magnetic flux density was about 3 KiloGauss. For the comparative experiment, the same glass substrate 350 was heat-treated at 600 ° C. for 10 hours using a resistance heating tubular furnace which is a general heat treatment furnace. In order to examine the crystallization behavior with these time changes, X-ray diffraction analysis was performed.

도 7에는 이들의 X선 회절 분석 그래프가 도시되어 있는바, 일반 열처리로에서 처리한 실리콘 막의 경우 5 시간이 지난 후에 결정화가 시작되어 7 시간이 경과하였을 때 결정화가 완료되었으나, 본 발명의 장치를 사용한 실리콘 막은 1 시간이 경과하는 시점에서 결정화가 일어나서 급격히 결정화가 완료됨을 확인할 수 있다.7 shows a graph of these X-ray diffraction analysis. In the case of a silicon film treated in a general heat treatment furnace, crystallization started after 5 hours and crystallization was completed when 7 hours passed. It can be seen that the silicon film used is crystallized at a time point when one hour has elapsed and the crystallization is completed rapidly.

상기 실험에서 결정화가 완료되는 시점에서 실리콘 막의 결정립 구조를 주사전자 현미경으로 촬영한 사진이 도 8a 및 도 8b에 개시되어 있는바, 본 발명의 장치를 사용하여 300℃에서 1 시간 동안 열처리한 실리콘 막의 결정립 구조(도 8a)와, 일반 열처리로를 사용하여 600℃에서 7 시간 동안 열처리한 실리콘 막의 결정립 구조(도 8b)가 매우 유사함을 알 수 있다. 즉, 도 8a에서 보는 바와 같이, 본 발명의 저온 열처리 결정화에 의해, 결정립 크기가 2~3㎛인 조대한 결정립 구조로서 결정성이 높은 다결정 실리콘이 형성됨을 알 수 있다.8A and 8B show photographs obtained by scanning electron microscopy of the grain structure of the silicon film at the time when the crystallization is completed in the above experiment, and the silicon film heat-treated at 300 ° C. for 1 hour using the apparatus of the present invention. It can be seen that the grain structure (FIG. 8A) and the grain structure (FIG. 8B) of the silicon film heat-treated at 600 ° C. for 7 hours using a general heat treatment furnace are very similar. That is, as shown in Figure 8a, it can be seen that by the low temperature heat treatment crystallization of the present invention, polycrystalline silicon having high crystallinity is formed as a coarse grain structure having a grain size of 2 to 3 µm.

실시예 2: 비정질 실리콘 막의 금속유도 결정화Example 2: Metal-Induced Crystallization of Amorphous Silicon Membranes

도 10에서와 같이, 저압화학 증착법에 의해 비정질 실리콘 막(260)을 유리 기판(360)상에 1000Å의 두께로 증착하고, 그 위에 Ni(960)을 스퍼터링법에 의해 30Å로 증착하였다. 교반 자속 열처리를 위한 유도 코일의 직경 및 감은 횟수와 사용 주파수는 실시예 1과 동일하다. 5A의 전류를 인가한 상태에서 각각 200℃, 250℃, 300℃, 350℃ 및 400℃의 온도로 1 시간동안 열처리하여 그 결과를 하기 표 1에 개시하였다. 표 1에서 보는 바와 같이, 본 발명에 의거하여 금속유도 결정화법을 실시할 경우, 250℃ 미만의 온도에서도 결정화가 가능함을 확인할 수 있다.As shown in FIG. 10, an amorphous silicon film 260 was deposited on the glass substrate 360 by a low pressure chemical vapor deposition method at a thickness of 1000 mW, and Ni 960 was deposited thereon by a sputtering method at 30 mW. The diameter, the number of turns and the frequency of use of the induction coil for the stirring magnetic flux heat treatment are the same as in Example 1. In the state of applying a current of 5A, the heat treatment for 1 hour at a temperature of 200 ℃, 250 ℃, 300 ℃, 350 ℃ and 400 ℃, respectively, the results are shown in Table 1 below. As shown in Table 1, when performing the metal induction crystallization method according to the present invention, it can be confirmed that crystallization is possible at a temperature of less than 250 ℃.

실시예Example 인가 전류Applied current 열처리 온도/시간Heat treatment temperature / hour 결정화 여부Crystallization 2-12-1 5A5A 200℃/1 시간200 ℃ / 1 hour XX 2-22-2 5A5A 250℃/1 시간250 ℃ / 1 hour OO 2-32-3 5A5A 300℃/1 시간300 ℃ / 1 hour OO 2-42-4 5A5A 350℃/1 시간350 ℃ / 1 hour OO 2-52-5 5A5A 400℃/1 시간400 ℃ / 1 hour OO

실시예 3: 비정질 실리콘 막의 금속유도 측면 결정화Example 3: Metal-Induced Lateral Crystallization of Amorphous Silicon Membranes

도 10에서와 같이 저압화학 증착법에 의해 비정질 실리콘 막을 유리 기판상에 1000Å의 두께로 증착하고, 유리 기판의 선택적 부위에 Ni을 스퍼터링법에 의해 30Å로 증착하였다.As shown in FIG. 10, an amorphous silicon film was deposited on the glass substrate by a low pressure chemical vapor deposition method to a thickness of 1000 GPa, and Ni was deposited on a selective portion of the glass substrate to 30 GPa by the sputtering method.

보다 명확한 비교를 위하여, 도 11a에서와 같은 T형 등으로 패터닝하여 실험하였는데, T형 패턴의 바깥 부위는 Ni가 증착되고 내부는 Ni가 증착되지 않은 영역이다. 이러한 시편을 일반 열처리로를 사용하여 500℃에서 7 시간 동안 열처리한결과를 도 11b에 개시하였고, 본 발명의 장치를 이용하여 430℃에서 1 시간동안 열처리한 결과를 도 11c에 개시하였다. 본 발명의 장치에서 교반 자속 열처리를 위한 유도 코일의 직경 및 회전수, 자성코아는 실시예 1과 동일하고, 40A의 전류를 인가하였다.For a clearer comparison, experiments were performed by patterning with a T-shape or the like as shown in FIG. 11A. The outer portion of the T-shaped pattern is Ni deposited and the inside is a region where Ni is not deposited. The result of heat-treating the specimens at 500 ° C. for 7 hours using a general heat treatment furnace is shown in FIG. 11B, and the result of heat treatment at 430 ° C. for 1 hour using the apparatus of the present invention is shown in FIG. 11C. In the apparatus of the present invention, the diameter, rotational speed, and magnetic core of the induction coil for the stirring magnetic flux heat treatment were the same as those in Example 1, and a current of 40 A was applied.

도면에서 보는 바와 같이, 일반 열처리로를 사용한 경우(도 11b)에는 장시간의 열처리에도 불구하고 약 10㎛라는 비교적 짧은 거리로 측면 성장이 일어났으나, 본 발명의 장치를 사용한 경우(도 11c)에는 단시간의 열처리에도 불구하고 약 25㎛라는 긴 거리로 측면 성장이 일어났음을 확인할 수 있다.As shown in the figure, in the case of using a general heat treatment furnace (FIG. 11B), in spite of a long time heat treatment, lateral growth occurred at a relatively short distance of about 10 mu m, but in the case of using the apparatus of the present invention (FIG. 11C). Despite the heat treatment for a short time, it can be seen that lateral growth occurred at a long distance of about 25 μm.

도 12에는 유도 코일의 전류 변화에 따른 금속유도측면 결정화의 거리를 나타내는 그래프가 도시되어 있다. 그래프에 따르면, 인가 전류가 1A 이상에서 결정화 거리가 급격히 증가하며, 교반 자속 밀도가 금속유도측면 결정화 속도에 결정적으로 영향을 미침을 알 수 있다.12 is a graph showing the distance of metal induced side crystallization according to the current change of the induction coil. According to the graph, it can be seen that the crystallization distance rapidly increases when the applied current is 1A or more, and the stirring magnetic flux density has a decisive influence on the metal induction side crystallization rate.

실시예 4: 결정성 실리콘 막의 도펀트 활성화Example 4 Dopant Activation of Crystalline Silicon Film

유리 기판에 두께 500Å으로 증착된 비정질 실리콘 막을 도 3의 장치(130)를 사용하여 300℃에서 1 시간동안 열처리하여 다결정 실리콘 막으로 결정화시켰다. 사용된 장치에서 유도 코일의 직경과 회전수 및 자성코아는 실시예 1과 동일하다. 이렇게 얻어진 다결정 실리콘 막에 N형 도펀트로서 포스포러스(phosphorus)를 PH3가스를 사용한 플라즈마 도핑 장치에 의해 이온 주입하였다. PH3가스의 압력은 3mTorr이고, 가속 전압은 20KeV였다. 이렇게 이온 주입된 다결정 실리콘 막을 상기와 동일한 장치 및 일반 열처리로에서 각각 열처리하였다.An amorphous silicon film deposited on a glass substrate with a thickness of 500 mm 3 was heat-treated at 300 ° C. for 1 hour using the apparatus 130 of FIG. 3 to crystallize into a polycrystalline silicon film. In the apparatus used, the diameter, the number of revolutions, and the magnetic core of the induction coil were the same as in Example 1. Phosphorus as an N-type dopant was ion-implanted into the polycrystalline silicon film thus obtained by a plasma doping apparatus using PH 3 gas. The pressure of the PH 3 gas was 3 mTorr and the acceleration voltage was 20 KeV. The polycrystalline silicon film thus implanted was heat-treated in the same apparatus and the general heat treatment furnace, respectively.

도 13a에는 열처리 시간 변화에 따른 이들의 면저항값의 변화가 그래프로서 도시되어 있는데, 일반 열처리로를 사용한 경우에는 2 시간이 경과하면서 면저항값이 700Ω/㎠로 낮아짐에 반하여, 본 발명의 장치를 사용한 경우에는 30분 시점에서도 200Ω/㎠의 낮은 면저항값이 얻어짐을 알 수 있다. 도 13b에는 본 발명의 장치를 사용한 여러 온도에서의 시간 변화에 따른 면저항값의 변화가 도시되어 있는바, 350℃, 30분 정도에서 1000Ω/㎠ 미만의 면저항값이 얻어질 수 있음을 알 수 있다.Fig. 13A shows the change of the sheet resistance values with the change of the heat treatment time as a graph. In the case of using a general heat treatment furnace, the sheet resistance value is lowered to 700 Ω / cm 2 over 2 hours, whereas the apparatus of the present invention is used. In this case, it can be seen that a low sheet resistance value of 200? Figure 13b shows the change in sheet resistance with time at various temperatures using the device of the present invention, it can be seen that sheet resistance of less than 1000Ω / ㎠ at 350 ℃, 30 minutes can be obtained. .

기타 응용 분야Other applications

본 발명의 내용은 특정 대상물에 한정되지 않고 본 발명의 범주내에서 다양하게 응용될 수 있다. 구체적인 예로는, 본 발명의 장치 및 방법은 디스플레이 분야, 마이크로일렉트로닉 분야, 태양 전지 분야 등에서, 유리(또는 플라스틱) 기판상의 인듐-주석-산화물(Indium-tin-oxide: ITO) 또는 금속 막을 열처리하는 곳에 사용될 수도 있다. 본 발명과 동일한 개념은 열안정성이 취약한 비전도성 기판(통상적으로 유리 또는 플라스틱)상의 반도체 뿐만 아니라 도체 막의 열처리가 필요한 수많은 공정에 또한 사용될 수 있다.The subject matter of the present invention is not limited to a specific object and can be variously applied within the scope of the present invention. As a specific example, the apparatus and method of the present invention are used in the field of display, microelectronic, solar cell, etc., where an indium-tin-oxide (ITO) or metal film on a glass (or plastic) substrate is heat treated. May be used. The same concept as the present invention can also be used for a number of processes that require heat treatment of conductor films as well as semiconductors on non-conductive substrates (typically glass or plastic), which are poor in thermal stability.

본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 상기 내용을 바탕으로 본 발명의 범주내에서 다양한 응용 및 변형을 행하는 것이 가능할 것이다.Those skilled in the art to which the present invention pertains will be able to make various applications and modifications within the scope of the present invention based on the above contents.

본 발명의 저온 열처리 장치를 사용하면, 비전도성 기판상의 반도체 막을 열처리함에 있어서, 열안정성이 취약한 비전도성 기판을 손상 내지 변형시키지 않는온도에서 반도체 막만을 단시간내에 열처리할 수 있으며, 특히 가열을 위한 교번 자장이 자성 코아에 의해 증가되어 유도기전력의 인가 효율이 높아질 뿐만 아니라 유도 자장의 분포가 반도체 막의 표면만으로 한정되므로 반응로 벽 등을 가열하는 것과 같은 문제를 방지할 수 있다. 또한, 경우에 따라서는 다수의 비전도성 기판을 장착하는 장입 카세트를 사용할 수 있으므로 대량 열처리 공정 및 연속 열처리 공정이 가능한 장점도 있다.By using the low temperature heat treatment apparatus of the present invention, in heat treatment of a semiconductor film on a non-conductive substrate, only the semiconductor film can be heat-treated in a short time at a temperature that does not damage or deform a non-conductive substrate, which is poor in thermal stability, and in particular, alternately for heating. Since the magnetic field is increased by the magnetic core, the application efficiency of the induced electromotive force is increased, and the distribution of the induced magnetic field is limited only to the surface of the semiconductor film, thereby preventing problems such as heating the reactor walls. In addition, in some cases, since a charging cassette for mounting a plurality of non-conductive substrates can be used, there is also an advantage that a mass heat treatment process and a continuous heat treatment process are possible.

Claims (12)

열 안정성이 취약한 비전도성 기판상의 반도체 막을 열처리하는 장치로서,An apparatus for heat-treating a semiconductor film on a nonconductive substrate having poor thermal stability, (a) 반도체 막 가까이에 설치되어, 상기 반도체 막의 평면에 평행한 방향으로 유도 전류가 인가되도록 위치되어 있는 유도 코일;(a) an induction coil disposed near the semiconductor film and positioned to apply an induction current in a direction parallel to the plane of the semiconductor film; (b) 상기 유도 코일의 내부 또는 외부에 설치되는 자성 코아; 및(b) a magnetic core installed inside or outside the induction coil; And (c) 상기 비전도성 기판 아래에 설치되어, 상기 반도체 막이 유도 가열될 수 있는 온도까지 이를 가열하는 가열판을 포함하는 구성인 것을 특징으로 하는 열처리 장치.and (c) a heating plate installed under the non-conductive substrate, the heating plate heating the semiconductor film to a temperature at which the semiconductor film can be inductively heated. 제 1 항에 있어서, 상기 반도체 막이 비정질 또는 다결정 실리콘 막이고, 상기 비전도성 기판이 유리와 플라스틱 기판인 것을 특징으로 하는 장치.2. The apparatus of claim 1, wherein the semiconductor film is an amorphous or polycrystalline silicon film and the nonconductive substrate is a glass and a plastic substrate. 제 2 항에 있어서, 상기 실리콘 막은 유리 기판상에 증착된 비정질 실리콘 막으로서 열처리후에 결정화되거나, 또는 다결정 실리콘 막으로서 도펀트(P형 또는 N형 도펀트)가 주입되어 있어서 열처리후에 활성화되는 실리막인 것을 특징으로 하는 장치.3. The silicon film according to claim 2, wherein the silicon film is an amorphous silicon film deposited on a glass substrate, which is crystallized after heat treatment, or is a silicide film activated by a dopant (P-type or N-type dopant) injected as a polycrystalline silicon film to be activated after the heat treatment. Characterized in that the device. 제 1 항 내지 제 3 항 중 어느 하나에 있어서, 상기 가열판은 높은 전도성의 금속 또는 흑연으로 되어있어서, 상기 유도 코일로부터의 교반 자장에 의해 그것의표면에 형성되는 와전류(eddy currents)의 가열 메카니즘에 의해 자체 가열되거나, 또는, 전기적으로 비전도성 재료로 되어있어서, 상기 유도 코일로부터의 교반 자장에 의해 유도 가열되는 것을 방지하고 저항 히터 또는 램프 히터와 같은 외부 가열원에 의해 독립적으로 가열되는 것을 특징으로 하는 장치.The heating mechanism according to any one of claims 1 to 3, wherein the heating plate is made of a highly conductive metal or graphite, so that the heating mechanism of the eddy currents formed on its surface by the stirring magnetic field from the induction coil. Self-heating, or electrically non-conductive material, to prevent induction heating by the stirring magnetic field from the induction coil and independently heating by an external heating source such as a resistance heater or a lamp heater. Device. 제 1 항 내지 제 3 항 중 어느 하나에 있어서, 상기 자성 코아는 판의 형태이고 그것의 하면에 상기 유도 코일이 장착되어 있어서, 유도 코일의 상부가 자성 코아에 의해 밀폐되고 하부만이 반도체 막의 방향으로 노출되는 구조이거나, 또는,4. The magnetic core according to any one of claims 1 to 3, wherein the magnetic core is in the form of a plate and the induction coil is mounted on a lower surface thereof so that the upper portion of the induction coil is sealed by the magnetic core and only the lower portion is in the direction of the semiconductor film. Or is exposed to, or 수직 단면상으로의 형태이고 그것의 중간부에 유도 코일이 감겨 있어서 유도 코일에 인가된 전류는 증폭된 유도 자장을 자성 코아에 형성시키고, 이러한 유도 자장은 자성 코아를 돌아 한쪽 단부로부터 반도체 막에 수직방향으로 인가되고 다른쪽 단부로 들어오는 자속 분포를 형성하여 반도체 막에는 수직방향으로 균일한 교반 자속이 인가되는 구조이거나, 또는,Vertically And an induction coil wound around the middle thereof, the current applied to the induction coil forms an amplified induction magnetic field in the magnetic core, which in turn is applied perpendicularly to the semiconductor film from one end by turning the magnetic core. Or a structure in which a uniform magnetic flux is applied to the semiconductor film in a vertical direction by forming a magnetic flux distribution entering the other end, or 수직 단면상으로의 형태이고 그것의 좌측 수직부에 유도 코일이 감겨있어서, 유도 코일에 인가된 전류는 증폭된 유도 자장을 자성 코아에 형성시키고, 이러한 유도 자장은 중간부가 떨어져 있는 우측 수직부의 윗쪽 단부부터 아랫쪽 단부로(또는 아랫쪽 단부로부터 윗쪽 단부로) 진행되므로, 모든 자속이 반도체 막에 정확히 수직방향으로 인가되는 구조인 것을 특징으로 하는 장치.Vertically And the induction coil wound around its left vertical portion, the current applied to the induction coil forms an amplified induction magnetic field in the magnetic core, which induces a magnetic field from the upper end to the lower end of the right vertical portion in which the middle part is separated. (Or from the lower end to the upper end), so that all of the magnetic flux is applied to the semiconductor film in exactly the vertical direction. 제 5 항에 있어서, 상기 세 번째 구조에서, 다수개의 비전도성 기판을 AlN 또는 수정으로 만들어진 장입 카세트에 장착하여 우측 수직부의 이격된 중간부를 통해 연속적으로 이동시키면서 열처리하는 것을 특징으로 하는 장치.6. The apparatus according to claim 5, wherein in the third structure, a plurality of non-conductive substrates are mounted in a charging cassette made of AlN or quartz and thermally treated while continuously moving through the spaced intermediate portions of the right vertical portion. 열 안정성이 취약한 비전도성 기판상의 반도체 막을 열처리함에 있어서, 상기 비전도성 기판이 손상 내지 변형되지 않으면서 반도체 막이 유도가열될 수 있는 온도로 가열 장치에 의해 상기 반도체 막을 가열하면서, 유도 코일로부터의 교번 자장이 자성 코아에 의해 상기 반도체 막상에 집중적으로 인가되게 함으로써, 상기 반도체 막을 열처리하는 것을 특징으로 하는 방법.In heat-treating a semiconductor film on a non-conductive substrate having poor thermal stability, an alternating magnetic field from an induction coil while heating the semiconductor film by a heating apparatus to a temperature at which the semiconductor film can be inductively heated without damaging or deforming the non-conductive substrate. And heat treating the semiconductor film by causing it to be concentrated on the semiconductor film by the magnetic core. 제 7 항에 있어서, 상기 비전도성 기판상의 반도체 막이 유리 기판상의 실리콘 막인 경우, 가열판에 의한 상기 가열 온도는 200 내지 500℃ 범위인 것을 특징으로 하는 방법.8. The method of claim 7, wherein when the semiconductor film on the nonconductive substrate is a silicon film on a glass substrate, the heating temperature by the heating plate is in the range of 200 to 500 ° C. 제 8 항에 있어서, 교반 자속의 주파수는 10Hz~10MHz인 것을 특징으로 하는 방법.9. The method according to claim 8, wherein the frequency of the stirring magnetic flux is 10 Hz to 10 MHz. 제 8 항에 있어서, 상기 실리콘 막이 유리 기판상에 증착된 비정질 실리콘 막인 경우에는 열처리에 의해 결정화되고, P형 또는 N형 도펀트가 이온 주입된 다결정 실리콘 막인 경우에는 열처리에 의해 활성화되는 것을 특징으로 하는 방법.9. The method of claim 8, wherein the silicon film is an amorphous silicon film deposited on a glass substrate, and is crystallized by heat treatment, and when the P-type or N-type dopant is an ion implanted polycrystalline silicon film, it is activated by heat treatment. Way. 제 10 항에 있어서, 상기 비정질 실리콘의 결정화는 고상 결정화, 금속유도 결정화, 또는 금속유도측면 결정화 중의 어느 하나인 것을 특징으로 하는 방법.The method of claim 10, wherein the crystallization of amorphous silicon is any one of solid phase crystallization, metal induced crystallization, or metal induced side crystallization. 열 안정성이 취약한 비전도성 기판상의 도체 막을 열처리함에 있어서, 유도 코일로부터의 교번 자장이 자성 코아에 의해 상기 반도체 막상에 집중적으로 인가되게 함으로써, 상기 비전도성 기판이 손상 내지 변형됨이 없이 도체 막을 유도가열하여 열처리하는 것을 특징으로 하는 방법.In heat-treating a conductor film on a non-conductive substrate having poor thermal stability, the alternating magnetic field from the induction coil is applied intensively on the semiconductor film by a magnetic core, thereby inducing heating the conductor film without damaging or deforming the non-conductive substrate. Heat-treating the method.
KR10-2001-0036018A 2001-06-23 2001-06-23 Apparatuses and methods for heat treatment of semiconductor films upon thermally susceptible non-conducting substrates KR100387522B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2001-0036018A KR100387522B1 (en) 2001-06-23 2001-06-23 Apparatuses and methods for heat treatment of semiconductor films upon thermally susceptible non-conducting substrates

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0036018A KR100387522B1 (en) 2001-06-23 2001-06-23 Apparatuses and methods for heat treatment of semiconductor films upon thermally susceptible non-conducting substrates

Publications (2)

Publication Number Publication Date
KR20030000294A KR20030000294A (en) 2003-01-06
KR100387522B1 true KR100387522B1 (en) 2003-06-18

Family

ID=27710765

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0036018A KR100387522B1 (en) 2001-06-23 2001-06-23 Apparatuses and methods for heat treatment of semiconductor films upon thermally susceptible non-conducting substrates

Country Status (1)

Country Link
KR (1) KR100387522B1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005109486A1 (en) 2004-05-12 2005-11-17 Viatron Technologies Inc. System for heat treatment of semiconductor device
KR101236514B1 (en) * 2006-03-30 2013-02-21 엘지디스플레이 주식회사 The apparatus for heating semiconductor layer

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR860009142A (en) * 1985-05-22 1986-12-20 정재은 Heat treatment method of amorphous metal
JPS6474725A (en) * 1987-09-17 1989-03-20 Fujitsu Ltd Etching device
JPH02159080A (en) * 1988-12-13 1990-06-19 Fujitsu Ltd Manufacture of magnetoresistance element
JPH06315625A (en) * 1991-08-26 1994-11-15 Natl Res Inst For Metals Production of compound conductor
JPH07201741A (en) * 1993-12-28 1995-08-04 Mitsui Toatsu Chem Inc Manufacturing device of amorphous semiconductor thin film
JPH11121265A (en) * 1997-10-17 1999-04-30 Toshiba Corp Manufacture of thin-film magnetic element

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR860009142A (en) * 1985-05-22 1986-12-20 정재은 Heat treatment method of amorphous metal
JPS6474725A (en) * 1987-09-17 1989-03-20 Fujitsu Ltd Etching device
JPH02159080A (en) * 1988-12-13 1990-06-19 Fujitsu Ltd Manufacture of magnetoresistance element
JPH06315625A (en) * 1991-08-26 1994-11-15 Natl Res Inst For Metals Production of compound conductor
JPH07201741A (en) * 1993-12-28 1995-08-04 Mitsui Toatsu Chem Inc Manufacturing device of amorphous semiconductor thin film
JPH11121265A (en) * 1997-10-17 1999-04-30 Toshiba Corp Manufacture of thin-film magnetic element

Also Published As

Publication number Publication date
KR20030000294A (en) 2003-01-06

Similar Documents

Publication Publication Date Title
JP4181761B2 (en) Method and apparatus for heat treating a semiconductor film on a heat sensitive non-conductive substrate
KR100456470B1 (en) Apparatuses for heat treatment of semiconductor films under low temperature
US6784455B2 (en) Single crystal TFT from continuous transition metal delivery method
JPH1117191A (en) Manufacture of thin film transistor
TW515101B (en) Method for fabrication of field-effect transistor
KR100543717B1 (en) Method for Annealing Silicon Thin Films and Polycrystalline Silicon Thin Films Prepared Therefrom
US20090042342A1 (en) Method for crystallization of amorphous silicon by joule heating
US6531348B2 (en) Method for crystallizing amorphous silicon and fabricating thin film transistor using crystallized silicon
US8124530B2 (en) Method of preventing generation of arc during rapid annealing by joule heating
TW200924067A (en) Methods of fabricating crystalline silicon, thin film transistors, and solar cells
US20050186723A1 (en) Methods and apparatuses for heat treatment of semiconductor films upon thermally susceptible non-conducting substrates
TW200533775A (en) Method and apparatus for heat treatment of film, manufacturing method of film semiconductor element, and electro-optics device
US20070077735A1 (en) Element of low temperature poly-silicon thin film and method of making poly-silicon thin film by direct deposition at low temperature and inductively-coupled plasma chemical vapor deposition equipment therefor
KR100387522B1 (en) Apparatuses and methods for heat treatment of semiconductor films upon thermally susceptible non-conducting substrates
KR19990013304A (en) How to crystallize amorphous membrane
KR100650402B1 (en) removing method of metal impurities in silicon film
KR20110009872A (en) Apparatus and method for converting the properties of thin film using irradiation of electron beam
KR100689317B1 (en) Alternating magnetic field crystallization impurity ions injected
JP2773203B2 (en) Method for manufacturing semiconductor device
Kuriyama et al. Lateral Grain Growth in the Excimer Laser Crystallization of Poly-Si
JP2648785B2 (en) Method for manufacturing insulated gate field effect semiconductor device
JP2648784B2 (en) Insulated gate field effect semiconductor device for liquid crystal display panel
JP2648783B2 (en) Insulated gate field effect semiconductor device for liquid crystal display panel
JPH06326020A (en) Semiconductor device and manufacture thereof
Sameshima Laser Crystallization of Silicon for Large Area Electronics

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130503

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20140402

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20150417

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee