KR20080055232A

KR20080055232A - 플라즈마 디스플레이 장치

Info

Publication number: KR20080055232A
Application number: KR1020060128255A
Authority: KR
Inventors: 이병준
Original assignee: 엘지전자 주식회사
Priority date: 2006-12-14
Filing date: 2006-12-14
Publication date: 2008-06-19

Abstract

본 발명은 플라즈마 디스플레이 장치에 관한 것이다.

본 발명의 일례에 따른 플라즈마 디스플레이 장치는 제 1 전극과 제 2 전극 및 제 1 전극과 제 2 전극에 교차하도록 배치된 제 3 전극을 포함하는 플라즈마 디스플레이 패널, 제 1 전극으로 서스테인 기간 동안 제 1 서스테인 신호를 공급하는 제 1 구동부, 제 2 전극으로 서스테인 기간 동안 제 2 서스테인 신호를 제 1 서스테인 신호와 교번되도록 공급하는 제 2 구동부 및 제 1 서스테인 신호 또는 제 2 서스테인 신호 중 적어도 하나의 전압이 제 1 전극과 제 2 전극 사이의 전압이 커지도록 상승하는 동안 제 3 전극으로 정극성 전압을 공급하는 제 3 구동부를 포함한다.

본 발명의 다른 일례에 따른 플라즈마 디스플레이 장치는 제 1 전극과 제 2 전극 및 제 1 전극과 제 2 전극에 교차하도록 배치된 제 3 전극을 포함하는 플라즈마 디스플레이 패널, 제 1 전극으로 서스테인 기간 동안 제 1 서스테인 신호를 공급하는 제 1 구동부, 제 2 전극으로 서스테인 기간 동안 제 2 서스테인 신호를 제 1 서스테인 신호와 중첩되도록 공급하는 제 2 구동부 및 제 1 서스테인 신호 또는 제 2 서스테인 신호 중 적어도 하나의 전압이 제 1 전극과 제 2 전극 사이의 전압이 커지도록 상승하거나 하강하는 동안 제 3 전극으로 정극성 전압을 공급하는 제 3 구동부를 포함한다.

Description

플라즈마 디스플레이 장치{Plasma Display Apparatus}

도 1은 본 발명에 따른 플라즈마 디스플레이 장치의 일례를 설명하기 위한 도면이다.

도 2는 플라즈마 디스플레이 패널(100)의 일례를 설명하기 위한 도면이다.

도 3은 플라즈마 디스플레이 패널을 구동하는 방법의 일례를 설명하기 위한 도면이다.

도 4는 도 3의 구동 방법 일례에서 서스테인 기간의 다른 일례를 설명하기 위한 도면이다.

도 5는 도 3의 구동 방법 일례에서 서스테인 기간의 또 다른 일례를 설명하기 위한 도면이다.

도 6은 도 3의 구동 방법 일례에서 서스테인 기간의 또 다른 일례를 설명하기 위한 도면이다.

***** 도면의 주요 부분에 대한 부호의 설명 *****

110 : 플라즈마 디스플레이 패널 110 : 제 1 구동부

120 : 제 2 구동부 130 : 제 3 구동부

140 : 제어부

본 발명은 플라즈마 디스플레이 장치에 관한 것이다.

일반적으로 플라즈마 디스플레이 장치는 화상을 표시하는 플라즈마 디스플레이 패널과 플라즈마 디스플레이 패널을 구동시키기 위한 구동부가 플라즈마 디스플레이 패널의 배면에 배치되어 형성된다.

플라즈마 디스플레이 패널은 화상이 표시되는 플라즈마 디스플레이 패널(Plasma Display Panel)의 전면기판과 후면기판 사이에 형성된 격벽에 의해 형성된 복수의 방전 셀을 가지는 것으로, 각 셀 내에는 네온(Ne), 헬륨(He) 또는 네온 및 헬륨의 혼합기체(Ne+He)와 같은 주 방전 기체와 소량의 크세논을 함유하는 불활성 가스가 충전되어 있다. 이러한 방전 셀들은 복수 개가 모여 하나의 픽셀(Pixel)을 이룬다. 예컨대 적색(Red, R) 방전 셀, 녹색(Green, G) 방전 셀, 청색(Blue, B) 방전 셀이 모여 하나의 픽셀을 이루는 것이다.

그리고 이러한 플라즈마 디스플레이 패널은 고주파 전압에 의해 방전이 될 때, 불활성 가스는 진공자외선(Vacuum Ultraviolet rays)을 발생하고 격벽 사이에 형성된 형광체를 발광시켜 화상이 구현된다.

본 발명의 일례에 따른 플라즈마 디스플레이 장치는 서스테인 신호가 유지 전극으로 공급되는 동안 어드레스 전극으로 정극성의 전압을 공급하여 방전 개시 전압을 낮추도록 함으로써 제조 비용이 보다 절감된 플라즈마 디스플레이 장치를 제공하는데 그 목적이 있다.

또한, 롱 갭 구조의 플라즈마 디스플레이 패널을 구동함에 있어서 상대적으로 낮은 서스테인 전압을 공급하더라도 방전이 발생할 수 있는 플라즈마 디스플레이 장치를 제공하는데 그 목적이 있다.

또한, 정극성 전압의 크기는 데이터 전압의 크기와 동일하게 할 수 있다.

또한, 제 3 구동부가 제 1 서스테인 신호의 전압이 상승하는 동안 제 3 전극으로 정극성 전압을 공급하는 경우, 제 1 구동부는 제 2 서스테인 신호의 전압이 상승하는 기간 동안 제 1 전극으로 부극성 전압을 공급하도록 할 수 있다.

본 발명의 다른 일례에 따른 플라즈마 디스플레이 장치는 제 1 전극과 제 2 전극 및 제 1 전극과 제 2 전극에 교차하도록 배치된 제 3 전극을 포함하는 플라즈마 디스플레이 패널, 제 1 전극으로 서스테인 기간 동안 제 1 서스테인 신호를 공 급하는 제 1 구동부, 제 2 전극으로 서스테인 기간 동안 제 2 서스테인 신호를 제 1 서스테인 신호와 중첩되도록 공급하는 제 2 구동부 및 제 1 서스테인 신호 또는 제 2 서스테인 신호 중 적어도 하나의 전압이 제 1 전극과 제 2 전극 사이의 전압이 커지도록 상승하거나 하강하는 동안 제 3 전극으로 정극성 전압을 공급하는 제 3 구동부를 포함한다.

또한, 제 2 서스테인 신호의 전압이 서스테인 전압을 유지하는 동안 제 1 서스테인 신호의 전압이 제 1 전극과 제 2 전극 사이의 전압이 커지도록 하강하고, 제 3 구동부가 제 1 서스테인 신호의 전압이 하강하는 동안 제 3 전극으로 정극성 전압을 공급하는 경우, 제 2 구동부는 제 1 서스테인 신호의 전압이 상승하는 동안 제 2 전극으로 부극성 전압을 공급하도록 할 수 있다.

본 발명의 또 다른 일례에 따른 플라즈마 디스플레이 장치는 제 1 전극과 제 1 전극과 150㎛이상 350㎛이하의 간격으로 형성된 제 2 전극 및 제 1 전극과 제 2 전극에 교차하도록 배치된 제 3 전극을 포함하는 플라즈마 디스플레이 패널, 제 1 전극으로 서스테인 기간 동안 제 1 서스테인 신호를 공급하는 제 1 구동부, 제 2 전극으로 서스테인 기간 동안 제 2 서스테인 신호를 제 1 서스테인 신호와 교번되도록 공급하는 제 2 구동부 및 제 1 서스테인 신호 또는 제 2 서스테인 신호 중 적어도 하나의 전압이 제 1 전극과 제 2 전극 사이의 전압이 커지도록 상승하는 동안 제 3 전극으로 정극성 전압을 공급하는 제 3 구동부를 포함한다.

본 발명의 또 다른 일례에 따른 플라즈마 디스플레이 장치는 제 1 전극과 제 1 전극과 150㎛이상 350㎛이하의 간격으로 형성된 제 2 전극 및 제 1 전극과 제 2 전극에 교차하도록 배치된 제 3 전극을 포함하는 플라즈마 디스플레이 패널, 제 1 전극으로 서스테인 기간 동안 제 1 서스테인 신호를 공급하는 제 1 구동부, 제 2 전극으로 서스테인 기간 동안 제 2 서스테인 신호를 제 1 서스테인 신호와 중첩되도록 공급하는 제 2 구동부 및 제 1 서스테인 신호 또는 제 2 서스테인 신호 중 적어도 하나의 전압이 제 1 전극과 제 2 전극 사이의 전압이 커지도록 상승하거나 하강하는 동안 제 3 전극으로 정극성 전압을 공급하는 제 3 구동부를 포함한다.

이하, 본 발명의 실시예를 첨부된 도면을 참조하여 상세히 설명하고자 한다.

도시된 바와 같이, 플라즈마 디스플레이 장치는 플라즈마 디스플레이 패널(100), 제 1 구동부(110), 제 2 구동부(120), 제 3 구동부(130) 및 제어부(140)를 포함한다.

플라즈마 디스플레이 패널(100)은 제 1 전극들(Y1 내지 Yn), 제 2 전극들(Z1 내지 Zn) 및 제 1 전극들(Y1 내지 Yn)과 제 2 전극들(Z1 내지 Zn)에 교차하는 방향으로 형성된 제 3 전극들(X1 내지 Xm)을 포함한다.

제 1 구동부(110)는 제 1 전극들(Y1 내지 Yn)에 리셋 기간, 어드레스 기간, 서스테인 기간 동안 제 1 전극(Y) 구동 신호를 공급한다. 일례로, 제 1 구동부(110)는 리셋 기간에 셋 업 신호 또는 셋 다운 신호 중 적어도 하나를 제 1 전극들(Y1 내지 Yn)로 공급할 수 있고, 어드레스 기간에 스캔 기준 전압 및 각 방전 셀 을 스캐닝하기 위한 스캔 신호를 제 1 전극들(Y1 내지 Yn)로 공급할 수 있고, 서스테인 기간에 서스테인 방전을 위한 제 1 서스테인 신호를 제 1 전극들(Y1 내지 Yn)로 공급할 수 있다.

여기서, 어드레스 기간에 스캔 기준 전압 대신 스캔 기준 전압과 스캔 신호의 최저 전압의 합인 스캔 바이어스 전압을 제 1 전극들(Y1 내지 Yn)로 공급할 수도 있다.

제 2 구동부(120)는 서스테인 기간 동안 구동 신호를 공급한다. 일례로, 제 2 구동부(120)는 서스테인 기간 동안 제 1 구동부(110)로부터 제 1 전극들(Y1 내지 Yn)에 공급되는 제 1 서스테인 신호에 교번 또는 중첩되도록 제 2 전극(Z)에 제 2 서스테인 신호를 공급할 수 있다.

제 3 구동부(130)는 어드레스 기간 동안 데이터 신호를 공급한다. 일례로, 제 3 구동부(130)는 제어부(140)로부터 데이터를 입력받아 제 3 전극 구동 신호인 데이터 신호를 어드레스 기간 동안에 제 3 전극들(X1 내지 Xm)에 공급한다.

또한, 제 3 구동부(130)는 제 1 서스테인 신호와 제 2 서스테인 신호가 교번하여 공급되는 경우에는 제 1 서스테인 신호 또는 제 2 서스테인 신호 중 적어도 하나의 전압이 제 1 전극(Y)과 제 2 전극(Z) 사이의 전압 차가 커지도록 상승하는 동안 제 3 전극(X)으로 정극성 전압을 공급한다.

또한, 제 3 구동부(130)는 제 1 서스테인 신호와 제 2 서스테인 신호가 중첩하여 공급되는 경우에는 제 1 서스테인 신호 또는 제 2 서스테인 신호 중 적어도 하나의 전압이 제 1 전극(Y)과 제 2 전극(Z) 사이의 전압 차가 커지도록 상승하거 나 하강하는 동안 제 3 전극(X)으로 정극성 전압을 공급한다.

이와 같이, 제 3 구동부(130)가 서스테인 기간 동안 방전에 유리하도록 제 3 전극(X)으로 정극성의 전압을 공급함으로써, 적절한 수준의 휘도를 유지하면서도 서스테인 전압의 크기를 낮출 수 있는 효과가 있다.

제어부(140)는 프레임의 각각의 서브필드 기간 동안 전술한 각각의 제 1 구동부(110), 제 2 구동부(120), 제 3 구동부(130)에 각각의 구동부를 제어하기 위한 제어 신호를 공급한다.

도 2를 살펴보면, 본 발명의 일례에 따른 플라즈마 디스플레이 패널(100)은 서로 나란한 스캔 전극(202, Y)과 서스테인 전극(203, Z)이 형성되는 전면 기판(201)과, 전술한 스캔 전극(202, Y) 및 서스테인 전극(203, Z)과 교차하는 어드레스 전극(213, X)이 형성되는 후면 기판(211)이 합착되어 이루어진다.

스캔 전극(202, Y)과 서스테인 전극(203, Z)사이의 간격(d)은 150㎛이상 350㎛이하가 되도록 할 수 있다. 이와 같이, 제 1 전극(Y)과 제 2 전극(Z) 사이의 간격이 150㎛이상 350㎛이하로 형성된 구조를 롱 갭(Long gap)이라고 정의한다.

이와 같이, 간격(d)을 150㎛이상 350㎛이하로 하는 것은 롱 갭(Long gap)구조의 플라즈마 디스플레이 패널(100)을 형성하여, 방전 영역의 포지티브 컬럼(Positive Column) 영역을 이용할 수 있도록 함으로써, 플라즈마 디스플레이 패널(100)의 방전 효율을 극대화하기 위함이다. 또한, 이와 같이, 스캔 전극(202, Y)과 서스테인 전극(203, Z)사이의 간격(d)이 150㎛이상 350㎛이하인 경우에는 서스 테인 기간 동안 공급되는 서스테인 신호의 서스테인 전압이 커져야 하는데, 이를 보완하는 방법에 대해서는 후술한다.

또한, 전면 기판(201) 상에 형성되는 전극, 예컨대 스캔 전극(202, Y)과 서스테인 전극(203, Z)은 방전 셀(Cell)에서 방전을 발생시키고 아울러 방전 셀의 방전을 유지할 수 있다.

이러한 스캔 전극(202, Y)과 서스테인 전극(203, Z)이 형성된 전면 기판(201)의 상부에는 스캔 전극(202, Y)과 서스테인 전극(203, Z)을 덮도록 상부 유전체 층(204)이 형성된다.

이러한, 상부 유전체 층(204)은 스캔 전극(202, Y) 및 서스테인 전극(203, Z)의 방전 전류를 제한하며 스캔 전극(202, Y)과 서스테인 전극(203, Z) 간을 절연시킬 수 있다.

이러한, 상부 유전체 층(204) 상면에는 방전 조건을 용이하게 하기 위한 보호 층(205)이 형성된다. 이러한 보호 층(205)은 산화마그네슘(MgO) 등의 재료를 상부 유전체 층(204) 상부에 증착하는 방법 등을 통해 형성될 수 있다.

한편, 후면 기판(211) 상에는 전극, 예컨대 어드레스 전극(213, X)이 형성되고, 이러한 어드레스 전극(213, X)이 형성된 후면 기판(211)의 상부에는 어드레스 전극(213, X)을 덮도록 하부 유전체 층(215)이 형성된다.

이러한, 하부 유전체 층(215)은 어드레스 전극(213, X)을 절연시킬 수 있다.

이러한 하부 유전체 층(215)의 상부에는 방전 공간 즉, 방전 셀을 구획하기 위한 스트라이프 타입(Stripe Type), 웰 타입(Well Type), 델타 타입(Delta Type), 벌집 타입 등의 격벽(212)이 형성될 수 있다. 이에 따라, 전면 기판(201)과 후면 기판(211)의 사이에서 적색(Red : R), 녹색(Green : G), 청색(Blue : B) 등의 방전 셀이 형성된다.

또한, 적색(R), 녹색(G), 청색(B) 방전 셀 이외에 백색(White : W) 또는 황색(Yellow : Y) 방전 셀이 더 형성되는 것도 가능하다.

한편, 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널(100)에서의 적색(R), 녹색(G) 및 청색(B) 방전 셀의 피치(Pitch)는 실질적으로 동일할 수도 있지만, 적색(R), 녹색(G) 및 청색(B) 방전 셀에서의 색 온도를 맞추기 위해 적색(R), 녹색(G) 및 청색(B) 방전 셀의 피치를 다르게 할 수도 있다.

이러한 경우 적색(R), 녹색(G) 및 청색(B) 방전 셀 별로 피치를 모두 다르게 할 수도 있지만, 적색(R), 녹색(G) 및 청색(B) 방전 셀 중 하나 이상의 방전 셀의 피치를 다른 방전 셀의 피치와 다르게 할 수도 있다. 예컨대, 적색(R) 방전 셀의 피치가 가장 작고, 녹색(G) 및 청색(B) 방전 셀의 피치를 적색(R) 방전 셀의 피치보다 크게 할 수도 있을 것이다.

여기서, 녹색(G) 방전 셀의 피치는 청색(B) 방전 셀의 피치와 실질적으로 동일하거나 상이할 수 있다.

또한, 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널(100)은 도 2에 도시된 격벽(212)의 구조뿐만 아니라, 다양한 형상의 격벽의 구조도 가능할 것이다. 예컨대, 격벽(212)은 제 1 격벽(212b)과 제 2 격벽(212a)을 포함하고, 여기서, 제 1 격벽(212b)의 높이와 제 2 격벽(212a)의 높이가 서로 다른 차등형 격벽 구조, 제 1 격벽(212b) 또는 제 2 격벽(212a) 중 하나 이상에 배기 통로로 사용 가능한 채널(Channel)이 형성된 채널형 격벽 구조, 제 1 격벽(212b) 또는 제 2 격벽(212a) 중 하나 이상에 홈(Hollow)이 형성된 홈형 격벽 구조 등이 가능할 것이다.

여기서, 차등형 격벽 구조인 경우에는 제 1 격벽(212b) 또는 제 2 격벽(212a) 중 제 1 격벽(212b)의 높이가 제 2 격벽(212a)의 높이보다 더 낮을 수 있다. 아울러, 채널형 격벽 구조나 홈형 격벽 구조인 경우에는 제 1 격벽(212b)에 채널이 형성되거나 홈이 형성될 수 있다.

한편, 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널(100)에서는 적색(R), 녹색(G) 및 청색(B) 방전 셀 각각이 동일한 선상에 배열되는 것으로 도시 및 설명되고 있지만, 다른 형상으로 배열되는 것도 가능할 것이다. 예컨대, 적색(R), 녹색(G) 및 청색(B) 방전 셀이 삼각형 형상으로 배열되는 델타(Delta) 타입의 배열도 가능할 것이다. 또한, 방전 셀의 형상도 사각형상뿐만 아니라 오각형, 육각형 등의 다양한 다각 형상도 가능할 것이다.

또한, 여기 도 2에서는 후면 기판(211)에 격벽(212)이 형성된 경우만을 도시하고 있지만, 격벽(212)은 전면 기판(201) 또는 후면 기판(211) 중 적어도 어느 하나에 형성될 수 있다.

여기서, 격벽(212)에 의해 구획된 방전 셀 내에는 소정의 방전 가스가 채워질 수 있다.

아울러, 격벽(212)에 의해 구획된 방전 셀 내에는 어드레스 방전 시 화상표시를 위한 가시 광을 방출하는 형광체 층(214)이 형성될 수 있다. 예를 들면, 적 색(Red : R), 녹색(Green : G), 청색(Blue : B) 형광체 층이 형성될 수 있다.

또한, 적색(R), 녹색(G), 청색(B) 형광체 이외에 백색(White : W) 및/또는 황색(Yellow : Y) 형광체 층이 더 형성되는 것도 가능하다.

또한, 적색(R), 녹색(G), 청색(B) 방전 셀의 형광체 층(214)은 두께(Width)가 실질적으로 동일하거나 하나 이상에서 상이할 수 있다. 예를 들어, 적색(R), 녹색(G) 및 청색(B) 방전 셀 중 적어도 어느 하나의 방전 셀에서의 형광체 층(214)의 두께가 다른 방전 셀과 상이한 경우에는 녹색(G) 또는 청색(B) 방전 셀에서의 형광체 층(214)의 두께가 적색(R) 방전 셀에서의 형광체 층(214)의 두께보다 더 두꺼울 수 있다. 여기서, 녹색(G) 방전 셀에서의 형광체 층(214)의 두께는 청색(B) 방전 셀에서의 형광체 층(214)의 두께와 실질적으로 동일하거나 상이할 수 있다.

한편, 이상에서는 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널(100)의 일례만을 도시하고 설명한 것으로써, 본 발명이 이상에서 설명한 구조의 플라즈마 디스플레이 패널(100)에 한정되는 것은 아님을 밝혀둔다. 예를 들면, 여기 이상의 설명에서는 번호 204의 상부 유전체 층 및 번호 215의 하부 유전체 층이 각각 하나의 층(Layer)인 경우만을 도시하고 있지만, 이러한 상부 유전체 층 및 하부 유전체 층 중 하나 이상은 복수의 층으로 이루지는 것도 가능한 것이다.

아울러, 번호 212의 격벽으로 인한 외부 광의 반사를 방지하기 위해 격벽(212)의 상부에 외부 광을 흡수할 수 있는 블랙 층(미도시)을 더 형성할 수도 있다.

또한, 격벽(212)과 대응되는 전면 기판(201) 상의 특정 위치에 블랙 층(미도 시)이 더 형성되는 것도 가능하다.

또한, 후면 기판(211) 상에 형성되는 어드레스 전극(213)은 폭이나 두께가 실질적으로 일정할 수도 있지만, 방전 셀 내부에서의 폭이나 두께가 방전 셀 외부에서의 폭이나 두께와 다를 수도 있을 것이다. 예컨대, 방전 셀 내부에서의 폭이나 두께가 방전 셀 외부에서의 그것보다 더 넓거나 두꺼울 수 있을 것이다.

또한, 예를 들어, 상부 유전체 층(204)이 도면에서는 두께가 일정한 것만 도시하였으나 상부 유전체 층(204)이 영역별로 두께와 유전 상수가 달라질 수 있고, 격벽(212)의 간격이 일정한 것만 도시하였으나 B 방전 셀의 격벽(212)의 간격이 더 넓게 형성될 수도 있다.

또한, 격벽(212)의 측면이 요철형상이 되도록 하고 도포되는 형광체 층도(214) 요철 모양에 따라 형성되도록 함으로써 플라즈마 디스플레이 패널(100)에 구현되는 영상의 휘도를 더 높게 할 수도 있다.

또한, 플라즈마 디스플레이 제조 공정시 배기 특성의 향상을 위하여 격벽(212)의 측면에 터널이 형성될 수도 있다.

다음, 도 3은 플라즈마 디스플레이 패널을 구동하는 방법의 일례를 설명하기 위한 도면이다.

도시된 바와 같이, 하나의 프레임에서 임의의 서브필드에서 각각의 구동부(110, 120, 130)는 리셋 기간, 어드레스 기간, 서스테인 기간 및 소거 기간 동안에 제 1 전극(Y), 제 2 전극(Z) 및 제 3 전극(X)에 구동 신호를 공급할 수 있다.

도 3에서와 같이 리셋 기간의 셋업 기간에서는, 제 1 구동부(110)는 제 1 전 극(Y)에 셋 업 신호(Set-up)를 공급한다.

이러한, 셋 업 신호(Set-up)에 의해 전 화면의 방전 셀 내에는 약한 암방전(Dark Discharge)이 일어난다. 이 셋업 방전에 의해 제 2 전극(Z)과 제 3 전극(X) 상에는 정극성 벽전하가 쌓이게 되며, 제 1 전극(Y) 상에는 부극성의 벽 전하가 쌓이게 된다. 이때 셋 업 신호(Set-up)의 최고 전압(Vst+Vs)은 롱갭 구조의 플라즈마 디스플레이 패널(100)에서는 통상의 플라즈마 디스플레이 패널(100)에 공급되는 전압 레벨보다 대략 1.1배에서 3배 정도의 전압을 공급해줘야 원하는 셋 업 방전이 일어나게 된다.

셋 다운 기간에서, 제 1 구동부(110)는 제 1 전극(Y)에 셋 업 신호(Set-up)를 공급한 후, 셋 업 신호(Set-up)의 최고 전압(Vst+Vs)보다 낮은 그라운드 전압 레벨(GND)에서 떨어지기 시작하여 그라운드(GND)레벨 전압 이하의 특정 전압레벨까지 하강하는 셋 다운 신호(Set-dn)를 공급한다. 이에 따라, 방전 셀 내에 미약한 약방전을 일으킴으로써 방전 셀 내에 과도하게 형성된 벽 전하를 적절하게 감소시킨다. 이 셋 다운 방전에 의해 어드레스 방전이 안정되게 일어날 수 있을 정도의 벽 전하가 방전 셀 내에 균일하게 잔류 된다. 제 2 구동부(120)는, 리셋 기간 중 셋 업 기간 이후의 기간에서 소정의 바이어스 전압(Vrb1)이 공급되는 기간 동안, 제 2 전극(Z)의 전압이 점진적으로 상승하도록 제 1 신호를 공급한다. 여기의 도 3에서는 이와 같은 일례로, 셋 업 신호(Set-up)가 공급된 이후부터 셋 다운 신호(Set-dn)가 공급되기 이전의 제 1 기간 동안 제 1 구동부(110)가 제 1 전극(Y)으로 그라운드 레벨의 전압(GND)을 공급하는 경우, 제 2 구동부(120)는 제 1 기간 동 안 그라운드 레벨의 전압(GND)부터 제 1 전압(V1)까지 점진적으로 상승하는 제 1 신호를 공급하는 경우를 도시하였다.

이와 같이, 제 2 구동부(120)가 제 1 신호를 공급한 이후부터, 벽전하를 보다 효율적으로 감소시키기 위해 제 2 전극(Z)에 서스테인 바이어스 전압(Vzb)을 공급한다. 이때, 롱 갭 구조에서의 서스테인 바이어스 전압(Vzb)은 통상적인 구조의 서스테인 바이어스 전압보다 높은 전압이 적절하다.

이때, 셋 다운 신호(Set-dn)가 그라운드 전압 레벨(GND)에서 점진적으로 하강하여 그라운드(GND)레벨 전압 이하의 특정 전압레벨까지 떨어지도록 하는 것은 롱 갭 구조에서의 셋 업 신호(Set-up)의 최고 전압(Vst+Vs)이 통상적인 구조의 셋 업 신호의 최고 전압보다 높아 셋 다운 신호(Set-dn)가 서스테인 전압(Vs)레벨에서 점진적으로 하강하도록 하면 리셋 기간이 너무 길어져 리셋 기간의 마진이 저하될 수 있는데 이를 보상해주기 위함이다.

또한, 제 2 구동부(120)가, 리셋 기간 중 셋 업 기간 이후의 기간에서, 점진적으로 상승하는 제 1 신호를 공급하는 것은 셋 다운 기간에서 적절한 약방전을 유도하기 위함이다. 보다 상세하게 설명하면, 셋 업 신호(Set-up)의 최고 전압(Vst+Vs)에서 그라운드 레벨의 전압(GND)까지 하강한 전압의 크기와 그라운드 레벨의 전압(GND)에서 제 1 전압(V1)까지 상승한 전압의 크기의 합이 방전 개시 전압을 초과하여 강방전의 면방전이 발생하게 되어 벽전하를 제어할 수 없게 된다. 그러나 도 3에 도시된 바와 같이 점진적으로 제 1 전압(V1)까지 상승하도록 하면, 변화되는 전압 크기의 합이 방전 개시 전압을 초과하더라도 강방전이 아닌 약방전이 발생하게 되어 벽전하를 제어할 수 있어 패널을 안정적으로 구동할 수 있게 되는 것이다.

또한, 어드레스 기간에서 제 1 구동부(110)는 스캔 기준 전압(Vsc)과 -Vy 전압의 합인 스캔 바이어스 전압(Vsc-Vy)을 제 1 전극(Y)으로 공급하고, 제 3 전극(X)에서 공급되는 데이터 전압(Va)의 데이터 신호와 함께 스캔 바이어스 전압(Vsc-Vy)으로부터 하강하는 부극성 스캔 신호(Scan)를 제 1 전극(Y)에 공급한다.

아울러 제 3 구동부(130)는 전술한 스캔 신호(Scan)에 대응되어 제 3 전극(X)에 정극성의 데이터 신호를 공급한다. 이러한 스캔 신호(Scan)와 데이터 신호의 전압 차와 리셋 기간에 생성된 벽 전압이 더해지면서 데이터 신호가 인가되는 방전 셀 내에는 어드레스 방전이 발생 된다.

또한, 어드레스 기간 동안 제 2 구동부(120)는 전술한 서스테인 바이어스 전압(Vzb)을 계속하여 공급한다.

이와 같은 어드레스 방전에 의해 선택된 방전 셀 내에는 서스테인 전압(Vs)이 인가될 때 방전이 일어날 수 있게 하는 정도의 벽 전하가 형성된다. 이에 따라, 제 1 전극(Y)이 스캐닝(Scanning) 되는 것이다.

여기의 도 3에서는, 제 1 구동부(110)가 어드레스 기간 동안에 제 1 전극(Y)으로 스캔 기준 전압(Vsc)과 -Vy 전압의 합인 스캔 바이어스 전압(Vsc-Vy)을 공급하는 것을 일례로만 설명하였으나 이와 다르게 제 1 전극(Y)으로 스캔 기준 전압(Vsc)만을 공급할 수도 있다.

이러한, 어드레스 기간 이후의 서스테인 기간에서 제 1 구동부(110)와 제 2 구동부(120)는 제 1 전극(Y)과 제 2 전극(Z)으로 제 1, 2 서스테인 신호(Sus1, Sus2)를 교번하여 공급하고, 제 3 구동부는 제 1 서스테인 신호와 제 2 서스테인 신호의 전압이 제 1 전극(Y)과 제 2 전극(Z) 사이의 전압이 커지도록 상승하는 동안 제 3 전극으로 정극성 전압을 포함하는 신호(Sus_p)를 공급한다. 이와 같이 서스테인 기간 동안에 공급되는 서스테인 신호에 따라, 어드레스 방전에 의해 선택된 방전 셀은 방전 셀 내의 벽 전압과 제 1, 2 서스테인 신호(Sus1, Sus2)에 의한 제 1 전극(Y)과 제 2 전극(Z) 사이의 전압이 더해지면서 매 서스테인 신호(SUS)가 인가될 때마다 제 1 전극(Y)과 제 2 전극(Z) 사이에 서스테인 방전 즉, 표시방전이 일어나게 된다. 여기서, 서스테인 방전은 제 1 서스테인 신호(Sus1)의 전압이 상승한 직후와 제 2 서스테인 신호(Sus2)의 전압이 상승한 직후에 발생하게 된다.

제 3 구동부(130)가 서스테인 기간 동안 정극성 전압의 신호(Sus_p)를 제 3 전극으로 공급하는 것은 제 1, 2 서스테인 신호(Sus1, Sus2)의 서스테인 전압의 크기를 낮추기 위해서이다.

보다 상세하게 설명하면, 롱 갭 구조의 플라즈마 디스플레이 패널은 제 1 전극과 제 2 전극 사이의 간격이 150㎛ 내지 350㎛ 정도로 매우 크다. 이와 같은 경우 방전 개시 전압도 상승하게 된다. 이와 같이 방전 개시 전압이 높은 경우, 구동부에 배치되는 여러 가지 종류의 스위칭 소자도 더 높은 내전압 특성을 필요로 하게 되므로 플라즈마 디스플레이 장치의 제조 비용을 상승하게 된다. 그러나 도시된 바와 같이, 제 3 구동부(130)가 서스테인 기간 동안 제 3 전극(X)으로 정극성 전압을 포함하는 신호(Sus_p)를 공급하게 되면, 서스테인 기간 동안 제 3 전극(X)에 형 성된 정극성의 벽전하가 방전 공간 내로 방출되어 방전 공간에서 프라이밍 입자의 양이 증가하게 된다.

이와 같이 방전 공간 내에 프라이밍 입자의 양이 증가하게 되면, 서스테인 신호의 공급시 더 낮은 전압에서도 방전이 발생하게 된다. 따라서, 롱 갭 구조의 플라즈마 디스플레이 패널을 구동하기 위한 구동부에 내전압 특성이 높은 스위칭 소자를 사용할 필요가 없으므로 제조 비용을 절감하는 효과가 있다.

또한, 이와 같이 함으로써, 전술한 바와 같은 롱 갭 구조의 플라즈마 디스플레이 패널이 아니더라도 서스테인 신호의 전압이 상승하는 기간이 길어지는 경우에 방전 개시 전압이 상승하는 것을 방지할 수 있다.

제 3 구동부(130)가 공급하는 Sus_p 신호의 정극성 전압의 크기는 데이터 전압(Va)의 크기와 동일하게 할 수 있다. 이와 같이 함으로써 Sus_p 신호를 공급하기 위한 회로를 별도로 배치하지 아니하고, 제 3 구동부(130)에 포함되는 데이터 구동부를 활용할 수 있다.

다음, 도 4는 도 3의 구동 방법 일례에서 서스테인 기간의 다른 일례를 설명하기 위한 도면이다.

도 4의 (a)에 도시된 바와 같이, 제 3 구동부(130)가 제 1 서스테인 신호(Sus1)의 전압이 상승하는 동안 제 3 전극(X)으로 정극성 전압을 포함하는 Sus_p 신호를 공급하는 경우, 제 1 구동부(110)는 제 2 서스테인 신호(Sus2)의 전압이 상승하는 기간 동안 상기 제 1 전극으로 부극성 전압을 포함하는 Sus_n 신호를 공급한다.

이와 같이 함으로써, 서스테인 기간 동안 Sus_p 신호를 공급하기 위한 제 3 구동부(130)의 부담을 경감시키고, 또한, 제 2 서스테인 신호(Sus2)의 전압이 상승하는 동안 제 1 구동부(110)가 부극성 전압을 포함하는 Sus_n 신호를 공급하도록 함으로써, 방전 개시 전압에서 제 2 서스테인 신호(Sus2)의 서스테인 전압만으로는 부족한 부분의 전압을 Sus_n 신호의 부극성 전압을 통해서 보충받을 수 있는 것이다.

이와 같이 함으로써, 전체적으로는 제 1, 2 서스테인 신호(Sus1. Sus2)의 서스테인 전압(Vs)을 낮게 유지할 수 있는 것이다.

또한, Sus_p 신호의 정극성 전압과 Sus_n 신호의 부극성 전압을 공급하는 기간(d1, d2)은 제 1, 2 서스테인 신호의 전압이 상승하기 이전부터 제 1, 2 서스테인 신호의 전압이 하강하기 이전까지의 기간에서 공급할 수 있다. 보다 상세하게는 서스테인 신호의 전압이 상승하기 이전부터 서스테인 신호에 의해 서스테인 방전이 발생한 직후까지 Sus_p 신호의 정극성 전압과 Sus_n 신호의 부극성 전압을 공급하는 것이 바람직하다. 이와 같이 하여 구동 효율을 최적화 할 수 있는 것이다.

또한, 제 1 구동부(110)는 통상적으로 부극성 전압을 공급하기 위한 회로가 있으므로 Sus_n 신호를 공급하기 위한 별도의 회로부를 구비할 필요가 없어 제조 비용이 절감되는 효과가 있다.

또한, 도 4의 (b)에 도시된 바와 같이, 제 3 구동부(130)가 제 2 서스테인 신호(Sus2)의 전압이 상승하는 동안 제 3 전극(X)으로 정극성 전압을 포함하는 Sus_p 신호를 공급하는 경우, 제 2 구동부(120)는 제 1 서스테인 신호(Sus1)의 전 압이 상승하는 기간 동안 상기 제 2 전극(Z)으로 부극성 전압을 포함하는 Sus_n 신호를 공급하도록 할 수도 있다. 이와 같은 경우에는 제 2 구동부(120)에 Sus_n 신호를 공급하기 위한 별도의 회로부가 필요하게 된다.

다음, 도 5는 도 3의 구동 방법 일례에서 서스테인 기간의 또 다른 일례를 설명하기 위한 도면이다.

도시된 바와 같이, 제 1, 2 서스테인 신호(Sus1, Sus2)에서 서스테인 전압 유지 기간의 일부(d3)가 서로 중첩하도록 하도록 하고, 제 3 구동부(130)가 제 1 서스테인 신호(Sus1)의 전압이 제 1 전극(Y)과 제 2 전극(Z) 사이의 전압이 커지도록 상승하는 기간과 하강하는 기간에 제 3 전극(X)으로 정극성 전압을 포함하는 Sus_p 신호를 공급한다. 이때, 서스테인 방전은 제 1 서스테인 신호(Sus1)의 전압이 상승한 직후와 하강한 직후에 발생하게 된다.

이와 같이, 제 1, 2 서스테인 신호(Sus1, Sus2)가 서로 중첩되도록 함으로써 서스테인 기간의 마진을 향상시킬 수 있을 뿐만 아니라 서스테인 방전의 시간 간격을 불균일하게 함으로써 서스테인 기간 동안 발생할 수 있는 잔상을 방지할 수 있다.

또한, Sus_p 신호의 정극성 전압 크기를 데이터 전압의 크기와 동일하게 함으로써 통상적인 데이터 회로를 활용할 수 있다.

다음, 도 6은 도 3의 구동 방법 일례에서 서스테인 기간의 또 다른 일례를 설명하기 위한 도면이다.

도 6의 (a)에 도시된 바와 같이, 제 2 서스테인 신호(Sus2)의 전압이 서스테 인 전압을 유지하는 동안 제 1 서스테인 신호(Sus1)의 전압이 제 1 전극(Y)과 제 2 전극(Z) 사이의 전압이 커지도록 하강하고, 제 3 구동부(130)가 제 1 서스테인 신호(Sus1)의 전압이 하강하는 동안 제 3 전극(X)으로 정극성 전압을 포함하는 Sus_p 신호를 공급하는 경우, 제 2 구동부(120)는 제 1 서스테인 신호(Sus1)의 전압이 상승하는 동안 제 2 전극(Z)으로 부극성 전압을 포함하는 Sus_n 신호를 공급한다.

이와 같이 함으로써, 서스테인 기간의 마진 및 잔상을 개선할 수 있을 뿐만 아니라, 서스테인 기간 동안 Sus_p 신호를 공급하기 위한 제 3 구동부(130)의 부담을 경감시킬 수 있는 것이다.

또한, 도 6의 (b)와 같이, 제 1 서스테인 신호(Sus1)의 전압이 서스테인 전압을 유지하는 동안 제 2 서스테인 신호(Sus2)의 전압이 제 1 전극(Y)과 제 2 전극(Z) 사이의 전압이 커지도록 하강하고, 제 3 구동부(130)가 제 2 서스테인 신호(Sus2)의 전압이 하강하는 동안 제 3 전극(X)으로 정극성 전압을 포함하는 Sus_p 신호를 공급하고, 제 1 구동부(110)는 제 2 서스테인 신호(Sus2)의 전압이 상승하는 동안 제 1 전극(Y)으로 부극성 전압을 포함하는 Sus_n 신호를 공급하도록 할 수도 있다.

이와 같은 경우에는, 도 6의 (a)에서 전술한 효과와 아울러 제 1 구동부(110)가 별도의 회로부를 구비할 필요가 없어 제조 비용이 절감되는 효과가 있다.

이와 같이, 본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다.

본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.

이상에서와 같이 본 발명은 플라즈마 디스플레이 장치는 서스테인 기간 동안 어드레스 전극으로 정극성의 전압을 공급하여 방전 공간 내에 프라이밍 입자의 양을 증가 시켜 방전 개시 전압을 낮추도록 하는 효과가 있다.

또한, 이와 같이 함으로써, 롱 갭 구조의 플라즈마 디스플레이 패널을 구동함에 있어서 상대적으로 낮은 서스테인 전압의 사용이 가능하도록 하는 효과가 있다.

또한, 서스테인 신호를 중첩함으로써 서스테인 기간의 마진 및 잔상을 개선하는 효과가 있다.

Claims

제 1 전극과 제 2 전극 및 상기 제 1 전극과 제 2 전극에 교차하도록 배치된 제 3 전극을 포함하는 플라즈마 디스플레이 패널;

상기 제 1 전극으로 서스테인 기간 동안 제 1 서스테인 신호를 공급하는 제 1 구동부;

상기 제 2 전극으로 상기 서스테인 기간 동안 제 2 서스테인 신호를 상기 제 1 서스테인 신호와 교번되도록 공급하는 제 2 구동부; 및

상기 제 1 서스테인 신호 또는 상기 제 2 서스테인 신호 중 적어도 하나의 전압이 상기 제 1 전극과 상기 제 2 전극 사이의 전압이 커지도록 상승하는 동안 상기 제 3 전극으로 정극성 전압을 공급하는 제 3 구동부;

를 포함하는 플라즈마 디스플레이 장치.
제 1 항에 있어서,

상기 정극성 전압의 크기는 데이터 전압의 크기와 동일한 것

을 특징으로 하는 플라즈마 디스플레이 장치.
제 1 항에 있어서,

상기 제 3 구동부가 상기 제 1 서스테인 신호의 전압이 상승하는 동안 상기 제 3 전극으로 정극성 전압을 공급하는 경우,

상기 제 1 구동부는 상기 제 2 서스테인 신호의 전압이 상승하는 기간 동안 상기 제 1 전극으로 부극성 전압을 공급하는 것

을 특징으로 하는 플라즈마 디스플레이 장치.
제 1 전극과 제 2 전극 및 상기 제 1 전극과 제 2 전극에 교차하도록 배치된 제 3 전극을 포함하는 플라즈마 디스플레이 패널;

상기 제 1 전극으로 서스테인 기간 동안 제 1 서스테인 신호를 공급하는 제 1 구동부;

상기 제 2 전극으로 상기 서스테인 기간 동안 제 2 서스테인 신호를 상기 제 1 서스테인 신호와 중첩되도록 공급하는 제 2 구동부; 및

상기 제 1 서스테인 신호 또는 상기 제 2 서스테인 신호 중 적어도 하나의 전압이 상기 제 1 전극과 상기 제 2 전극 사이의 전압이 커지도록 상승하거나 하강하는 동안 상기 제 3 전극으로 정극성 전압을 공급하는 제 3 구동부;

를 포함하는 플라즈마 디스플레이 장치.
제 4 항에 있어서,

상기 정극성 전압의 크기는 데이터 전압의 크기와 동일한 것

을 특징으로 하는 플라즈마 디스플레이 장치.
제 4 항에 있어서,

상기 제 2 서스테인 신호의 전압이 서스테인 전압을 유지하는 동안 상기 제 1 서스테인 신호의 전압이 상기 제 1 전극과 상기 제 2 전극 사이의 전압이 커지도록 하강하고, 상기 제 3 구동부가 상기 제 1 서스테인 신호의 전압이 하강하는 동안 상기 제 3 전극으로 정극성 전압을 공급하는 경우,

상기 제 2 구동부는 상기 제 1 서스테인 신호의 전압이 상승하는 동안 상기 제 2 전극으로 부극성 전압을 공급하는 것

을 특징으로 하는 플라즈마 디스플레이 장치.
제 1 전극과 상기 제 1 전극과 150㎛이상 350㎛이하의 간격으로 형성된 제 2 전극 및 상기 제 1 전극과 제 2 전극에 교차하도록 배치된 제 3 전극을 포함하는 플라즈마 디스플레이 패널;

상기 제 1 전극으로 서스테인 기간 동안 제 1 서스테인 신호를 공급하는 제 1 구동부;

상기 제 2 전극으로 상기 서스테인 기간 동안 제 2 서스테인 신호를 상기 제 1 서스테인 신호와 교번되도록 공급하는 제 2 구동부; 및

상기 제 1 서스테인 신호 또는 상기 제 2 서스테인 신호 중 적어도 하나의 전압이 상기 제 1 전극과 상기 제 2 전극 사이의 전압이 커지도록 상승하는 동안 상기 제 3 전극으로 정극성 전압을 공급하는 제 3 구동부;

를 포함하는 플라즈마 디스플레이 장치.
제 1 전극과 상기 제 1 전극과 150㎛이상 350㎛이하의 간격으로 형성된 제 2 전극 및 상기 제 1 전극과 제 2 전극에 교차하도록 배치된 제 3 전극을 포함하는 플라즈마 디스플레이 패널;

상기 제 1 전극으로 서스테인 기간 동안 제 1 서스테인 신호를 공급하는 제 1 구동부;

상기 제 2 전극으로 상기 서스테인 기간 동안 제 2 서스테인 신호를 상기 제 1 서스테인 신호와 중첩되도록 공급하는 제 2 구동부; 및

상기 제 1 서스테인 신호 또는 상기 제 2 서스테인 신호 중 적어도 하나의 전압이 상기 제 1 전극과 상기 제 2 전극 사이의 전압이 커지도록 상승하거나 하강하는 동안 상기 제 3 전극으로 정극성 전압을 공급하는 제 3 구동부;

를 포함하는 플라즈마 디스플레이 장치.