KR20080055194A - 액정표시장치의 제조방법 - Google Patents
액정표시장치의 제조방법 Download PDFInfo
- Publication number
- KR20080055194A KR20080055194A KR1020060128198A KR20060128198A KR20080055194A KR 20080055194 A KR20080055194 A KR 20080055194A KR 1020060128198 A KR1020060128198 A KR 1020060128198A KR 20060128198 A KR20060128198 A KR 20060128198A KR 20080055194 A KR20080055194 A KR 20080055194A
- Authority
- KR
- South Korea
- Prior art keywords
- pattern
- electrode
- region
- forming
- source
- Prior art date
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 45
- 238000004519 manufacturing process Methods 0.000 title description 28
- 239000010410 layer Substances 0.000 claims abstract description 103
- 239000000758 substrate Substances 0.000 claims abstract description 103
- 238000000034 method Methods 0.000 claims abstract description 84
- 230000008569 process Effects 0.000 claims abstract description 59
- 239000011229 interlayer Substances 0.000 claims abstract description 18
- 239000010408 film Substances 0.000 claims description 69
- 239000010409 thin film Substances 0.000 claims description 58
- 229920002120 photoresistant polymer Polymers 0.000 claims description 43
- 238000003860 storage Methods 0.000 claims description 32
- 230000000903 blocking effect Effects 0.000 claims description 22
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 18
- 239000004020 conductor Substances 0.000 claims description 14
- 239000011651 chromium Substances 0.000 claims description 9
- 150000002500 ions Chemical class 0.000 claims description 8
- 239000010949 copper Substances 0.000 claims description 7
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims description 6
- 229910052804 chromium Inorganic materials 0.000 claims description 6
- 230000004888 barrier function Effects 0.000 claims description 5
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 claims description 5
- 229910052751 metal Inorganic materials 0.000 claims description 5
- 239000002184 metal Substances 0.000 claims description 5
- 229910000838 Al alloy Inorganic materials 0.000 claims description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 4
- 229910052782 aluminium Inorganic materials 0.000 claims description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 4
- 238000004380 ashing Methods 0.000 claims description 4
- 229910052802 copper Inorganic materials 0.000 claims description 4
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 4
- 229910052721 tungsten Inorganic materials 0.000 claims description 4
- 239000010937 tungsten Substances 0.000 claims description 4
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 claims description 4
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 3
- 229910052750 molybdenum Inorganic materials 0.000 claims description 3
- 239000011733 molybdenum Substances 0.000 claims description 3
- 239000012535 impurity Substances 0.000 claims description 2
- 238000009413 insulation Methods 0.000 abstract 2
- 229910004205 SiNX Inorganic materials 0.000 description 15
- 229910004298 SiO 2 Inorganic materials 0.000 description 13
- 238000000206 photolithography Methods 0.000 description 13
- 229910021417 amorphous silicon Inorganic materials 0.000 description 12
- 239000003990 capacitor Substances 0.000 description 10
- 238000000151 deposition Methods 0.000 description 8
- 238000005260 corrosion Methods 0.000 description 6
- 230000007797 corrosion Effects 0.000 description 6
- 238000000059 patterning Methods 0.000 description 6
- 230000005540 biological transmission Effects 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 238000002834 transmittance Methods 0.000 description 4
- 238000002425 crystallisation Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 230000005669 field effect Effects 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 3
- 239000011241 protective layer Substances 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 210000002858 crystal cell Anatomy 0.000 description 2
- 230000008025 crystallization Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005984 hydrogenation reaction Methods 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 238000005224 laser annealing Methods 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- QXNVGIXVLWOKEQ-UHFFFAOYSA-N Disodium Chemical compound [Na][Na] QXNVGIXVLWOKEQ-UHFFFAOYSA-N 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 206010034972 Photosensitivity reaction Diseases 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 210000004027 cell Anatomy 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- ZGHDMISTQPRNRG-UHFFFAOYSA-N dimolybdenum Chemical compound [Mo]#[Mo] ZGHDMISTQPRNRG-UHFFFAOYSA-N 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000005499 laser crystallization Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000036211 photosensitivity Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000000565 sealant Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000007790 solid phase Substances 0.000 description 1
- 238000007711 solidification Methods 0.000 description 1
- 230000008023 solidification Effects 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 1
- 229910001887 tin oxide Inorganic materials 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/456—Ohmic electrodes on silicon
- H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Mathematical Physics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Chemical & Material Sciences (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명의 액정표시장치의 제조방법은 소오스/드레인전극과 데이터라인 및 화소전극을 한번의 마스크공정을 통해 형성함으로써 마스크수를 감소시켜 제조공정을 단순화하는 동시에 상기 소오스전극/드레인전극 및 데이터라인 상부에 인듐-틴-옥사이드(Indium Tin Oxide; ITO)와 같은 투명 도전막이 형성되도록 함으로써 상기 소오스전극/드레인전극 및 데이터라인의 노출에 따른 배선의 부식을 방지하기 위한 것으로, 화소부와 제 1 회로부 및 제 2 회로부로 구분되는 제 1 기판을 제공하는 단계; 상기 화소부 및 제 1, 2 회로부에 액티브패턴을 형성하며, 상기 화소부의 액티브패턴의 소정영역에 스토리지패턴을 형성하는 단계; 상기 제 1 기판 위에 게이트절연막을 형성하는 단계; 상기 제 1 회로부에 게이트전극을 형성하며, 상기 제 1 회로부의 액티브패턴의 소정영역에 p+ 소오스/드레인영역을 형성하는 단계; 상기 화소부와 제 2 회로부에 게이트전극을 형성하며, 상기 화소부에 공통라인을 형성하는 단계; 상기 화소부와 제 2 회로부의 액티브패턴의 소정영역에 n+ 소오스/드레인영역을 형성하는 단계; 상기 제 1 기판 위에 게이트라인을 형성하는 단계; 상기 제 1 기판 위에 층간절연막을 형성하는 단계; 상기 게이트절연막과 층간절연막의 일부 영역을 제거하여 각각 상기 액티브패턴의 소오스영역과 드레인영역을 노출시키는 제 1 콘택홀과 제 2 콘택홀을 형성하는 단계; 상기 제 1 콘택홀 및 제 2 콘택홀을 통해 각각 상기 액티브패턴의 소오스영역과 전기적으로 접속하는 소오스전극 및 드레인전극을 형성하며, 상기 게이트라인과 교차하여 화소영역을 정의하는 데이터라 인을 형성하는 단계; 상기 소오스전극과 드레인전극 및 데이터라인 하부에 상기 소오스전극과 드레인전극 및 데이터라인과 동일한 형태로 패터닝된 제 1 소오스전극패턴과 제 1 드레인전극패턴 및 제 1 데이터라인패턴을 형성하는 단계; 상기 소오스전극과 드레인전극 및 데이터라인 상부에 상기 소오스전극과 드레인전극 및 데이터라인과 동일한 형태로 패터닝된 제 2 소오스전극패턴과 제 2 드레인전극패턴 및 제 2 데이터라인패턴을 형성하는 단계; 제 2 기판을 제공하는 단계; 상기 제 1 기판 또는 제 2 기판 중 어느 하나의 기판상에 액정층을 형성하는 단계; 및 상기 제 1 기판과 제 2 기판을 합착하는 단계를 포함하며, 상기 제 1 드레인전극패턴의 일부는 상기 화소영역으로 연장되어 화소전극을 구성하는 것을 특징으로 한다.
소오스전극, 드레인전극, 데이터라인, 화소전극, 마스크수, 투명 도전막
Description
도 1은 일반적인 구동회로 일체형 액정표시장치의 구조를 개략적으로 나타내는 평면도.
도 2는 본 발명의 제 1 실시예에 따른 액정표시장치의 어레이 기판 일부를 개략적으로 나타내는 평면도.
도 3a 내지 도 3i는 도 2에 도시된 어레이 기판의 IIa-IIa'선에 따른 제조공정을 순차적으로 나타내는 단면도.
도 4는 본 발명의 제 2 실시예에 따른 액정표시장치의 어레이 기판 일부를 개략적으로 나타내는 평면도.
도 5a 내지 도 5i는 도 4에 도시된 어레이 기판의 IV-IV'선에 따른 제조공정을 순차적으로 나타내는 단면도.
도 6a 내지 도 6d는 도 4에 도시된 어레이 기판의 IV-IV'선에 따른 제조공정을 순차적으로 나타내는 평면도.
도 7a 내지 도 7i는 도 5i 및 도 6d에 도시된 제 6 마스크공정을 구체적으로 나타내는 단면도.
** 도면의 주요부분에 대한 부호의 설명 **
108,208 : 공통라인 110,210 : 어레이 기판
116,216 : 게이트라인 117,217 : 데이터라인
118,218 : 화소전극 124',224' : 액티브패턴
124",224" : 스토리지패턴 235' : 배리어메탈층
본 발명은 액정표시장치의 제조방법에 관한 것으로, 보다 상세하게는 마스크수를 감소시켜 제조공정을 단순화하고 수율을 향상시키는 동시에 배선의 부식을 방지하여 신뢰성을 향상시킨 액정표시장치의 제조방법에 관한 것이다.
최근의 정보화 사회에서 디스플레이는 시각정보 전달매체로서 그 중요성이 더 한층 강조되고 있으며, 향후 주요한 위치를 점하기 위해서는 저소비전력화, 박형화, 경량화, 고화질화 등의 요건을 충족시켜야 한다. 현재 평판 디스플레이(Flat Panel Display; FPD)의 주력 제품인 액정표시장치(Liquid Crystal Display; LCD)는 디스플레이의 이러한 조건들을 만족시킬 수 있는 성능뿐만 아니라 양산성까지 갖추었기 때문에, 이를 이용한 각종 신제품 창출이 급속도로 이루어지고 있으며 기존의 브라운관(Cathode Ray Tube; CRT)을 점진적으로 대체할 수 있는 핵심부품 산업으로서 자리 잡았다.
일반적으로, 액정표시장치는 매트릭스(matrix) 형태로 배열된 액정셀들에 화상정보에 따른 데이터신호를 개별적으로 공급하여, 상기 액정셀들의 광투과율을 조 절함으로써 원하는 화상을 표시할 수 있도록 한 표시장치이다.
상기 액정표시장치에 주로 사용되는 구동 방식인 능동 매트릭스(Active Matrix; AM) 방식은 비정질 실리콘 박막 트랜지스터(Amorphous Silicon Thin Film Transistor; a-Si TFT)를 스위칭소자로 사용하여 화소부의 액정을 구동하는 방식이다.
상기 비정질 실리콘 박막 트랜지스터는 저온 공정이 가능하여 저가의 절연기판을 사용할 수 있기 때문에 활발히 이용되고 있다.
그러나, 일반적으로 상기 비정질 실리콘 박막 트랜지스터의 전기적 이동도로는 1MHz 이상의 고속 동작을 요구하는 주변회로에 이용하는데는 한계가 있다. 이에 따라 전계효과 이동도(field effect mobility)가 상기 비정질 실리콘 박막 트랜지스터에 비해 큰 다결정 실리콘(Polycrystalline Silicon; poly-Si) 박막 트랜지스터를 이용하여 유리기판 위에 화소부와 구동회로부를 동시에 집적하는 연구가 활발히 진행되고 있다.
상기 다결정 실리콘 박막 트랜지스터 기술은 낮은 감광도와 높은 전계효과 이동도를 가지고 있어 구동회로를 기판에 직접 제작할 수 있다는 장점이 있다.
이동도의 증가는 구동 화소수를 결정하는 구동회로부의 동작 주파수를 향상시킬 수 있으며 이로 인한 표시장치의 고정세화가 용이해진다. 또한, 화소부의 신호 전압의 충전 시간의 감소로 전달 신호의 왜곡이 줄어들어 화질 향상을 기대할 수 있다.
이하, 도 1을 참조하여 액정표시장치의 구조에 대해서 자세히 살펴본다.
도 1은 일반적인 액정표시장치의 구조를 개략적으로 나타내는 평면도로서, 어레이 기판에 구동회로부를 집적시킨 구동회로 일체형 액정표시장치를 나타내고 있다.
도면에 도시된 바와 같이, 액정표시장치는 크게 컬러필터 기판(5)과 어레이 기판(10) 및 상기 컬러필터 기판(5)과 어레이 기판(10) 사이에 형성된 액정층(미도시)으로 이루어져 있다.
상기 어레이 기판(10)은 단위 화소들이 매트릭스 형태로 배열된 화상표시 영역인 화소부(35)와 상기 화소부(35)의 외곽에 위치한 데이터 구동회로부(31)와 게이트 구동회로부(32)로 구성된 구동회로부(30)로 이루어져 있다.
이때, 도면에는 도시하지 않았지만, 상기 어레이 기판(10)의 화소부(35)는 상기 기판(10) 위에 종횡으로 배열되어 복수개의 화소영역을 정의하는 복수개의 게이트라인과 데이터라인, 상기 게이트라인과 데이터라인의 교차영역에 형성된 스위칭소자인 박막 트랜지스터 및 상기 화소영역에 형성된 화소전극으로 구성된다.
상기 박막 트랜지스터는 화소전극에 신호전압을 인가하고 차단하는 스위칭소자로 전계에 의하여 전류의 흐름을 조절하는 일종의 전계 효과 트랜지스터(Field Effect Transistor; FET)이다.
상기 어레이 기판(10)의 구동회로부(30)는 상기 컬러필터 기판(5)에 비해 돌출된 어레이 기판(10)의 화소부(35) 외곽에 위치하는데, 상기 돌출된 어레이 기판(10)의 일측 장(長)변에 데이터 구동회로부(31)가 위치하며, 상기 돌출된 어레이 기판(10)의 일측 단(短)변에 게이트 구동회로부(32)가 위치하게 된다.
이때, 상기 데이터 구동회로부(31)와 게이트 구동회로부(32)는 입력되는 신호를 적절하게 출력시키기 위하여 인버터(inverter)인 CMOS(Complementary Metal Oxide Semiconductor) 구조의 박막 트랜지스터를 사용하게 된다.
참고로, 상기 CMOS는 고속 신호처리가 요구되는 구동회로부 박막 트랜지스터에 사용되는 MOS 구조로 된 집적회로의 일종으로 n 채널 박막 트랜지스터와 p 채널박막 트랜지스터를 모두 필요로 하며 속도와 밀도의 특성은 NMOS와 PMOS의 중간 형태를 나타낸다.
상기 게이트 구동회로부(32)와 데이터 구동회로부(31)는 각각 게이트라인과 데이터라인을 통해 화소전극에 주사신호 및 데이터신호를 공급하기 위한 장치로써, 외부신호 입력단(미도시)과 연결되어 있어 상기 외부신호 입력단을 통하여 들어온 외부신호를 조절하여 상기 화소전극에 출력하는 역할을 한다.
또한, 상기 컬러필터 기판(5)의 화소부(35)에는 컬러를 구현하는 컬러필터(미도시)와 상기 어레이 기판(10)에 형성된 화소전극의 대향전극인 공통전극(미도시)이 형성되어 있다.
이와 같이 구성된 상기 컬러필터 기판(5)과 어레이 기판(10)은 스페이서(spacer)(미도시)에 의해 일정하게 이격되도록 셀갭(cell gap)이 마련되고, 화소부(35)의 외곽에 형성된 실 패턴(seal pattern)(미도시)에 의해 합착되어 단위 액정표시패널을 이루게 된다. 이때, 상기 컬러필터 기판(5)과 어레이 기판(10)의 합착은 상기 컬러필터 기판(5) 또는 어레이 기판(10)에 형성된 합착키를 통해 이루어진다.
상기와 같이 구성되는 구동회로 일체형 액정표시장치는 다결정 실리콘 박막 트랜지스터를 이용하므로 소자 특성이 탁월하여 화상 품질이 우수하며, 고정세화가 가능하고 전력의 소비가 적다는 장점을 가지고 있다.
그러나, 상기 구동회로 일체형 액정표시장치는 동일 기판 위에 n 채널 박막 트랜지스터와 p 채널 박막 트랜지스터를 함께 형성하여야하기 때문에 단일 타입의 채널만을 형성하는 비정질 실리콘 박막 트랜지스터 액정표시장치에 비해 제조공정이 보다 복잡하다는 단점이 있다.
이와 같이 상기 박막 트랜지스터를 포함하는 어레이 기판의 제조에는 다수회의 포토리소그래피(photolithography)공정을 필요로 한다.
상기 포토리소그래피공정은 마스크에 그려진 패턴을 박막이 증착된 기판 위에 전사시켜 원하는 패턴을 형성하는 일련의 공정으로 감광액 도포, 노광, 현상공정 등 다수의 공정으로 이루어지며, 다수의 포토리소그래피공정은 생산 수율을 떨어뜨리는 단점이 있다.
특히, 패턴을 형성하기 위하여 설계된 마스크는 매우 고가이어서, 공정에 적용되는 마스크수가 증가하면 액정표시장치의 제조비용이 이에 비례하여 상승하게 된다.
본 발명은 상기한 문제를 해결하기 위한 것으로, 화소전극과 드레인전극의 접속을 위한 콘택홀 마스크공정을 제거하는 동시에 상기 화소전극과 소오스/드레인전극 및 데이터라인을 한번의 마스크공정을 통해 형성함으로써 박막 트랜지스터의 제조에 사용되는 마스크수를 감소시킨 액정표시장치의 제조방법을 제공하는데 목적이 있다.
본 발명의 다른 목적은 상기와 같이 화소전극과 동시에 형성된 상기 소오스/드레인전극 및 데이터라인의 상부에 불투명한 도전막이 노출되는 것을 방지함으로써 배선의 부식을 방지한 액정표시장치의 제조방법을 제공하는데 있다.
본 발명의 또 다른 목적 및 특징들은 후술되는 발명의 구성 및 특허청구범위에서 설명될 것이다.
상기한 목적을 달성하기 위하여, 본 발명의 액정표시장치의 제조방법은 화소부와 제 1 회로부 및 제 2 회로부로 구분되는 제 1 기판을 제공하는 단계; 상기 화소부 및 제 1, 2 회로부에 액티브패턴을 형성하며, 상기 화소부의 액티브패턴의 소정영역에 스토리지패턴을 형성하는 단계; 상기 제 1 기판 위에 게이트절연막을 형성하는 단계; 상기 제 1 회로부에 게이트전극을 형성하며, 상기 제 1 회로부의 액티브패턴의 소정영역에 p+ 소오스/드레인영역을 형성하는 단계; 상기 화소부와 제 2 회로부에 게이트전극을 형성하며, 상기 화소부에 공통라인을 형성하는 단계; 상기 화소부와 제 2 회로부의 액티브패턴의 소정영역에 n+ 소오스/드레인영역을 형성하는 단계; 상기 제 1 기판 위에 게이트라인을 형성하는 단계; 상기 제 1 기판 위에 층간절연막을 형성하는 단계; 상기 게이트절연막과 층간절연막의 일부 영역을 제거하여 각각 상기 액티브패턴의 소오스영역과 드레인영역을 노출시키는 제 1 콘택홀과 제 2 콘택홀을 형성하는 단계; 상기 제 1 콘택홀 및 제 2 콘택홀을 통해 각 각 상기 액티브패턴의 소오스영역과 전기적으로 접속하는 소오스전극 및 드레인전극을 형성하며, 상기 게이트라인과 교차하여 화소영역을 정의하는 데이터라인을 형성하는 단계; 상기 소오스전극과 드레인전극 및 데이터라인 하부에 상기 소오스전극과 드레인전극 및 데이터라인과 동일한 형태로 패터닝된 제 1 소오스전극패턴과 제 1 드레인전극패턴 및 제 1 데이터라인패턴을 형성하는 단계; 상기 소오스전극과 드레인전극 및 데이터라인 상부에 상기 소오스전극과 드레인전극 및 데이터라인과 동일한 형태로 패터닝된 제 2 소오스전극패턴과 제 2 드레인전극패턴 및 제 2 데이터라인패턴을 형성하는 단계; 제 2 기판을 제공하는 단계; 상기 제 1 기판 또는 제 2 기판 중 어느 하나의 기판상에 액정층을 형성하는 단계; 및 상기 제 1 기판과 제 2 기판을 합착하는 단계를 포함하며, 상기 제 1 드레인전극패턴의 일부는 상기 화소영역으로 연장되어 화소전극을 구성하는 것을 특징으로 한다.
이하, 첨부한 도면을 참조하여 본 발명에 따른 액정표시장치의 제조방법의 바람직한 실시예를 상세히 설명한다.
도 2는 본 발명의 제 1 실시예에 따른 액정표시장치의 어레이 기판 일부를 개략적으로 나타내는 평면도로써, 특히 화소부의 박막 트랜지스터를 포함하는 하나의 화소를 나타내고 있다.
실제의 액정표시장치에서는 N개의 게이트라인과 M개의 데이터라인이 교차하여 MxN개의 화소가 존재하지만 설명을 간단하게 하기 위해 도면에는 한 화소를 나타내고 있다.
도면에 도시된 바와 같이, 제 1 실시예의 어레이 기판(110)에는 상기 어레이 기판(110) 위에 종횡으로 배열되어 화소영역을 정의하는 게이트라인(116)과 데이터라인(117)이 형성되어 있다. 또한, 상기 게이트라인(116)과 데이터라인(117)의 교차영역에는 스위칭소자인 박막 트랜지스터가 형성되어 있으며, 상기 화소영역 내에는 상기 박막 트랜지스터에 연결되어 컬러필터 기판(미도시)의 공통전극과 함께 액정(미도시)을 구동시키는 화소전극(118)이 형성되어 있다.
상기 박막 트랜지스터는 게이트라인(116)에 연결된 게이트전극(121), 데이터라인(117)에 연결된 소오스전극(122) 및 화소전극(118)에 연결된 드레인전극(123)으로 구성되어 있다. 또한, 상기 박막 트랜지스터는 상기 게이트전극(121)에 공급되는 게이트 전압에 의해 상기 소오스전극(122)과 드레인전극(123) 간에 전도채널(conductive channel)을 형성하는 액티브패턴(124')을 포함한다.
이때, 상기 제 1 실시예의 액티브패턴(124')은 다결정 실리콘 박막으로 이루어지며, 상기 액티브패턴(124')은 그 일부가 화소영역으로 연장되어 공통라인(108)과 함께 제 1 스토리지 커패시터를 구성하는 스토리지패턴(124")에 연결되어 있다. 즉, 상기 화소영역 내에는 상기 게이트라인(116)과 실질적으로 동일한 방향으로 공통라인(108)이 형성되어 있으며, 상기 공통라인(108)은 제 1 절연막(미도시)을 사이에 두고 그 하부의 스토리지패턴(124")과 중첩하여 제 1 스토리지 커패시터를 구성한다. 이때, 상기 제 1 실시예의 스토리지패턴(124")은 상기 액티브패턴(124')을 구성하는 다결정 실리콘 박막에 별도의 마스크공정을 통한 스토리지 도핑을 통해 형성되게 된다.
상기 소오스전극(122) 및 드레인전극(123)은 상기 제 1 절연막과 제 2 절연 막(미도시)에 형성된 제 1 콘택홀(140a) 및 제 2 콘택홀(140b)을 통해 상기 액티브패턴(124')의 소오스영역 및 드레인영역과 전기적으로 접속하게 된다. 또한, 상기 소오스전극(122)의 일부는 일방향으로 연장되어 상기 데이터라인(117)의 일부를 구성하며, 상기 드레인전극(123)의 일부는 화소영역 쪽으로 연장되어 제 3 절연막(미도시)에 형성된 제 3 콘택홀(140c)을 통해 상기 화소전극(118)과 전기적으로 접속하게 된다.
이때, 상기 화소영역으로 연장된 드레인전극(123)의 일부는 상기 제 2 절연막을 사이에 두고 그 하부의 공통라인(108)과 중첩하여 제 2 스토리지 커패시터를 구성하게 된다.
이하, 이와 같이 구성된 상기 어레이 기판의 제조공정을 도면을 참조하여 상세히 설명한다.
도 3a 내지 도 3i는 도 2에 도시된 어레이 기판의 IIa-IIa'선에 따른 제조공정을 순차적으로 나타내는 단면도로써, n 채널의 TFT가 형성되는 화소부의 어레이 기판을 제조하는 과정을 예를 들어 나타내고 있다. 이때, 회로부에는 n 채널의 TFT와 p 채널의 TFT가 모두 형성되게 된다.
도 3a에 도시된 바와 같이, 유리와 같은 투명한 절연물질로 이루어진 기판(110) 위에 버퍼층(111)과 실리콘 박막을 형성한 다음, 상기 실리콘 박막을 결정화하여 다결정 실리콘 박막을 형성한다. 이후, 상기 다결정 실리콘 박막을 포토리소그래피공정(제 1 마스크공정)을 이용하여 패터닝하여 액티브패턴과 스토리지패턴을 구성할 다결정 실리콘 박막패턴(124)을 형성한다.
그리고, 도 3b에 도시된 바와 같이, 상기 다결정 실리콘 박막패턴(124)의 일부를 가린 후 도핑을 진행하여 스토리지패턴(124")을 형성한다. 여기서, 포토레지스트로 가려진 상기 다결정 실리콘 박막패턴(124)의 일부는 액티브패턴(124')을 형성하게 되며, 이때 또 하나의 포토리소그래피공정(제 2 마스크공정)이 필요하게 된다.
다음으로, 도 3c에 도시된 바와 같이, 상기 기판(110) 전면에 차례대로 제 1 절연막(115a)과 제 1 도전막을 형성한 후, 포토리소그래피공정(제 3 마스크공정)을 이용하여 상기 제 1 도전막을 선택적으로 패터닝함으로써 상기 액티브패턴(124') 위에 상기 제 1 도전막으로 이루어진 게이트전극(121)을 형성하는 동시에 상기 스토리지패턴(124") 위에 상기 제 1 도전막으로 이루어진 공통라인(108)을 형성한다.
상기 제 1 도전막은 상기 게이트전극(121)과 공통라인(108)을 구성하기 위해 알루미늄(aluminium; Al), 알루미늄 합금(Al alloy), 텅스텐(tungsten; W), 구리(copper; Cu), 크롬(chromium; Cr), 몰리브덴(molybdenum; Mo) 등과 같은 저저항 불투명 도전성물질로 이루어질 수 있다.
이때, 상기 공통라인(108)은 화소영역 내에서 상기 제 1 절연막(115a)을 사이에 두고 그 하부의 스토리지패턴(124")과 중첩하여 제 1 스토리지 커패시터를 구성하게 된다.
이후, 도 3d에 도시된 바와 같이, 상기 화소부 어레이 기판(110)의 전면과 회로부의 n 채널 TFT영역을 포토레지스트로 이루어진 제 1 차단막(170)으로 가린 후(제 4 마스크공정), 회로부의 p 채널 TFT영역에 고농도의 p+ 이온을 주입하여 p+ 소오스영역과 드레인영역을 형성한다.
그리고, 도 3e에 도시된 바와 같이, 상기 회로부의 p 채널 TFT영역과 상기 화소부/회로부의 n 채널 TFT영역 일부 및 스토리지영역을 제 2 차단막(170')으로 가린 후(제 5 마스크공정), 상기 화소부의 액티브패턴(124')의 소정 영역에 고농도의 n+ 이온을 주입하여 n+의 소오스영역(124a)과 드레인영역(124b)을 형성한다. 여기서, 도면부호 124c는 상기 소오스영역(124a)과 드레인영역(124b) 사이에 전도채널을 형성하는 채널영역을 의미한다.
이후, 상기 제 2 차단막(170')을 제거한 다음 기판(110) 전면에 저농도의 n- 이온을 주입하여 상기 n+의 소오스영역(124a)과 채널영역(124c) 및 상기 n+의 드레인영역(124b)과 채널영역(124c) 사이에 엘디디(Lightly Doped Drain; LDD)영역(124l)을 형성한다.
이때, 상기 스토리지영역은 상기 제 2 차단막(170')으로 가려도 되고 가리지 않아도 되며, 상기 회로부의 n 채널 TFT영역에도 동일한 방식으로 n+ 이온이 주입되어 n+의 소오스영역과 드레인영역 및 엘디디영역이 형성되게 된다.
다음으로, 도 3f에 도시된 바와 같이, 상기 기판(110) 전면에 제 2 절연막(115b)을 증착한 후, 포토리소그래피공정(제 6 마스크공정)을 통해 상기 제 1 절연막(115a)과 제 2 절연막(115b)의 일부 영역을 제거하여 상기 소오스영역(124a)의 일부를 노출시키는 제 1 콘택홀(140a)과 상기 드레인영역(124b)의 일부를 노출시키는 제 2 콘택홀(140b)을 형성한다.
그리고, 도 3g에 도시된 바와 같이, 제 2 도전막을 기판(110) 전면에 형성한 후 포토리소그래피공정(제 7 마스크공정)을 이용하여 패터닝함으로써 상기 제 1 콘택홀(140a)을 통해 상기 소오스영역(124a)과 전기적으로 접속하는 소오스전극(122)을 형성하며, 상기 제 2 콘택홀(140b)을 통해 상기 드레인영역(124b)과 전기적으로 접속하는 드레인전극(123)을 형성한다. 이때, 상기 소오스전극(122)의 일부는 일방향으로 연장되어 데이터라인(117)을 형성하게 되며, 상기 드레인전극(123)의 일부는 화소영역으로 연장되어 상기 제 2 절연막(115b)을 사이에 두고 그 하부의 공통라인(108)과 중첩하여 제 2 스토리지 커패시터를 구성하게 된다.
다음으로, 도 3h에 도시된 바와 같이, 상기 기판(110) 전면에 제 3 절연막(115c)을 증착한 후, 포토리소그래피공정(제 8 마스크공정)을 이용하여 상기 제 3 절연막(115c)을 패터닝함으로써 상기 드레인전극(123)의 일부를 노출시키는 제 3 콘택홀(140c)을 형성한다.
그리고, 도 3i에 도시된 바와 같이, 상기 제 3 절연막(115c)이 형성된 기판(110) 전면에 제 3 도전막을 형성한 후, 포토리소그래피공정(제 9 마스크공정)을 이용하여 상기 제 3 도전막을 선택적으로 패터닝함으로써 상기 제 3 콘택홀(140c)을 통해 상기 드레인전극(123)과 전기적으로 접속하는 화소전극(118)을 형성한다.
상기 제 3 도전막은 화소전극(118)을 구성하기 위해 인듐-틴-옥사이드(Indium Tin Oxide; ITO) 또는 인듐-징크-옥사이드(Indium Zinc Oxide; IZO) 등과 같이 투과율이 뛰어난 투명 도전물질을 사용할 수 있다.
이때, 상기 제 1 실시예의 경우에는 소오스/드레인전극과 데이터라인 및 화소전극을 별개의 마스크공정을 통해 형성하고, 또 하나의 마스크공정으로 콘택홀을 형성한 다음 상기 콘택홀을 통해 상기 화소전극과 드레인전극을 전기적으로 접속시키도록 함으로써 총 9개의 마스크공정을 통해 화소부와 회로부의 TFT를 제작할 수 있게 된다.
이하, 회절마스크 또는 하프-톤 마스크(이하, 회절마스크를 지칭하는 경우에는 하프-톤 마스크를 포함하는 것으로 한다)를 이용한 한번의 마스크공정으로 소오소전극과 드레인전극 및 화소전극을 동시에 형성하며, 상기 화소전극과 드레인전극의 접속을 위한 콘택홀 마스크공정을 제거함으로써 마스크수를 감소시켜 제조공정을 단순화한 본 발명의 제 2 실시예를 도면을 참조하여 상세히 설명한다.
도 4는 본 발명의 제 2 실시예에 따른 액정표시장치의 어레이 기판 일부를 개략적으로 나타내는 평면도로써, 특히 화소부의 박막 트랜지스터를 포함하는 하나의 화소를 나타내고 있다.
실제의 액정표시장치에서는 N개의 게이트라인과 M개의 데이터라인이 교차하여 MxN개의 화소가 존재하지만 설명을 간단하게 하기 위해 도면에는 하나의 화소를 나타내고 있다.
도면에 도시된 바와 같이, 제 2 실시예의 어레이 기판(210)에는 상기 어레이 기판(210) 위에 종횡으로 배열되어 화소영역을 정의하는 게이트라인(216)과 데이터라인(217)이 형성되어 있다. 또한, 상기 게이트라인(216)과 데이터라인(217)의 교차영역에는 스위칭소자인 박막 트랜지스터가 형성되어 있으며, 상기 화소영역 내에는 상기 박막 트랜지스터에 연결되어 컬러필터 기판(미도시)의 공통전극과 함께 액정(미도시)을 구동시키는 화소전극(218)이 형성되어 있다.
상기 박막 트랜지스터는 게이트라인(216)에 연결된 게이트전극(221), 데이터라인(217)에 연결된 소오스전극(222) 및 화소전극(218)에 연결된 드레인전극(223)으로 구성되어 있다. 또한, 상기 박막 트랜지스터는 상기 게이트전극(221)에 공급되는 게이트 전압에 의해 상기 소오스전극(222)과 드레인전극(223) 간에 전도채널을 형성하는 액티브패턴(224')을 포함한다.
이때, 다결정 실리콘 박막으로 이루어진 상기 액티브패턴(224')은 그 일부가 화소영역으로 연장되어 스토리지패턴(224")을 구성하며, 상기 스토리지패턴(224")은 상기 액티브패턴(224')의 소정영역에 n+ 이온을 주입하여 스토리지전극으로 사용되게 된다. 또한, 상기 화소영역 내에는 상기 게이트라인(216)과 실질적으로 동일한 방향으로 공통라인(208)이 형성되어 있으며, 상기 공통라인(208)은 게이트절연막(미도시)을 사이에 두고 그 하부의 스토리지패턴(224")과 중첩하여 제 1 스토리지 커패시터를 구성한다.
이때, 불투명한 도전물질로 이루어진 상기 소오스전극(222)과 드레인전극(223) 및 데이터라인(217)은 그 하부에 인듐-틴-옥사이드(Indium Tin Oxide; ITO)와 같은 투명한 도전물질로 이루어지며 각각 상기 소오스전극(222)과 드레인전극(223) 및 데이터라인(217)과 동일한 형태로 패터닝된 제 1 소오스전극패턴(222')과 제 1 드레인전극패턴(223') 및 제 1 데이터라인패턴(217')이 형성되어 있다.
또한, 상기 소오스전극(222)과 드레인전극(223) 및 데이터라인(217)(이하, 상기 소오스전극(222)과 드레인전극(223) 및 데이터라인(217)을 데이터 배선이라 함)은 그 상부에 투명한 도전물질로 이루어지며 각각 상기 소오스전극(222)과 드레 인전극(223) 및 데이터라인(217)과 동일한 형태로 패터닝된 제 2 소오스전극패턴(222")과 제 2 드레인전극패턴(223") 및 제 2 데이터라인패턴(217")이 형성되어 있다. 이와 같이 상기 데이터 배선의 상부에 투명한 도전물질로 이루어진 상기 제 2 소오스전극패턴(222")과 제 2 드레인전극패턴(223") 및 제 2 데이터라인패턴(217")이 형성됨으로써, 불투명한 도전물질로 이루어진 상기 데이터 배선이 상기 어레이 기판(210)의 최상층에 위치하여 노출됨으로써 공기에 의해 부식되는 것을 방지할 수 있게 된다.
상기 소오스전극(222) 및 드레인전극(223)은 상기 게이트절연막과 층간절연막(미도시)에 형성된 제 1 콘택홀(240a) 및 제 2 콘택홀(240b)을 통해 상기 액티브패턴(224')의 소오스영역(224a) 및 드레인영역(224b)과 전기적으로 접속하게 된다. 또한, 상기 소오스전극(222)의 일부는 일방향으로 연장되어 상기 데이터라인(217)의 일부를 구성하며, 상기 제 1 드레인전극패턴(223')의 일부는 화소영역 쪽으로 연장되어 상기 제 2 실시예의 화소전극(218)을 구성하게 된다.
또한, 상기 화소영역으로 연장된 드레인전극(223)의 일부는 상기 층간절연막을 사이에 두고 그 하부의 공통라인(208)과 중첩하여 제 2 스토리지 커패시터를 구성하게 된다.
여기서, 상기 제 2 실시예의 액정표시장치는 회절마스크를 이용한 한번의 마스크공정으로 소오스전극(222)과 드레인전극(223) 및 화소전극(218)을 동시에 형성하며, 상기 화소전극(218)과 드레인전극(223')의 접속을 위한 콘택홀 마스크공정이 필요없게 되어 총 6번의 마스크공정을 통해 어레이 기판을 제작할 수 있게 되는데, 이를 다음의 액정표시장치의 제조방법을 통해 상세히 설명한다.
도 5a 내지 도 5i는 도 4에 도시된 어레이 기판의 IV-IV'선에 따른 제조공정을 순차적으로 나타내는 단면도이며, 도 6a 내지 도 6d는 도 4에 도시된 어레이 기판의 IV-IV'선에 따른 제조공정을 순차적으로 나타내는 평면도이다.
이때, 일반적으로 화소부에 형성되는 박막 트랜지스터는 n 채널 또는 p 채널 모두 가능하며 회로부에는 n 채널 TFT와 p 채널 TFT가 모두 형성되어 CMOS 형태를 이루게 되나, 도면에는 편의상 화소부의 n 채널 TFT 및 회로부의 n 채널 TFT와 p 채널 TFT를 제작하는 방법을 예를 들어 나타내고 있다.
도 5a에 도시된 바와 같이, 유리와 같은 투명한 절연물질로 이루어진 기판(210) 위에 버퍼층(211)과 실리콘 박막을 형성한 다음, 상기 실리콘 박막을 결정화하여 다결정 실리콘 박막을 형성한다.
이때, 상기 버퍼층(211)은 상기 기판(210) 내에 존재하는 나트륨(natrium; Na) 등의 불순물이 공정 중에 상부층으로 침투하는 것을 차단하는 역할을 한다.
이때, 상기 제 2 실시예는 다결정 실리콘 박막을 박막 트랜지스터의 반도체층으로 이용한 경우를 예를 들어 설명하고 있으나, 본 발명이 이에 한정되는 것은 아니며, 상기 박막 트랜지스터의 반도체층으로 비정질 실리콘 박막을 이용할 수도 있다.
또한, 상기 다결정 실리콘 박막은 어레이 기판(210) 위에 비정질 실리콘 박막을 증착한 후 여러 가지 결정화 방식을 이용하여 형성할 수 있으며, 이를 설명하면 다음과 같다.
먼저, 비정질 실리콘 박막은 여러 가지 방법으로 증착하여 형성할 수 있으며, 상기 비정질 실리콘 박막을 증착하는 대표적인 방법으로는 저압 화학 기상 증착(Low Pressure Chemical Vapor Deposition; LPCVD)방법과 플라즈마 화학 기상 증착(Plasma Enhanced Chemical Vapor Deposition; PECVD)방법이 있다.
상기 비정질 실리콘 박막을 결정화하는 방법으로는 크게 비정질 실리콘 박막을 고온 요로(furnace)에서 열처리하는 고상 결정화(Solid Phase Crystallization; SPC)방법과 레이저를 이용하는 엑시머 레이저 어닐링(Eximer Laser Annealing; ELA)방법이 있다.
상기 레이저 결정화로는 펄스(pulse) 형태의 레이저를 이용한 엑시머 레이저 어닐링방법이 주로 이용되나, 근래에는 그레인(grain)을 수평방향으로 성장시켜 결정화특성을 향상시킨 순차적 수평결정화(Sequential Lateral Solidification; SLS)방법이 연구되고 있다.
그리고, 포토리소그래피공정(제 1 마스크공정)을 이용하여 상기 다결정 실리콘 박막을 패터닝하여 화소부 어레이 기판(210)에 액티브패턴(224')을 형성하며, 회로부 어레이 기판(210)에 n 채널 액티브패턴(224n)과 p 채널 액티브패턴(224p)을 형성한다.
이후, 도 5b 및 도 6a에 도시된 바와 같이, 상기 화소부의 액티브패턴(224')의 일부 및 회로부의 n, p 채널 TFT영역 전부를 포토레지스트로 이루어진 제 1 차단막(제 2 마스크공정)으로 가린 후 고농도의 n+ 이온을 주입하여 상기 화소부의 액티브패턴(224')의 일부에 스토리지패턴(224")을 형성한다.
그리고, 도 5c에 도시된 바와 같이, 상기 어레이 기판(210) 전면에 게이트절연막(215a)과 제 1 도전막(230)을 형성한다.
상기 제 1 도전막(230)은 게이트전극과 게이트라인 및 공통라인을 구성하기 위해 알루미늄(aluminium; Al), 알루미늄 합금(Al alloy), 텅스텐(tungsten; W), 구리(copper; Cu), 크롬(chromium; Cr), 몰리브덴(molybdenum; Mo) 등과 같은 저저항 불투명 도전성물질로 이루어질 수 있다.
다음으로, 도 5d에 도시된 바와 같이, 상기 화소부와 회로부의 n 채널 TFT영역 전부와 상기 회로부의 p 채널 TFT영역의 소정영역을 포토레지스트로 이루어진 제 2 차단막(270')으로 가린 후(제 3 마스크공정), 상기 제 2 차단막(270')을 마스크로 그 하부의 제 1 도전막을 선택적으로 패터닝하여 회로부의 p 채널 TFT영역에 상기 제 1 도전막으로 이루어진 회로부 게이트전극(221p)을 형성한다.
그리고, 상기 제 2 차단막(270')을 마스크로 회로부 p 채널 TFT영역에 고농도의 p+ 이온을 주입하여 p+ 소오스영역(224pa)과 드레인영역(224pb)을 형성한다. 여기서, 도면부호 224pc는 상기 p+ 소오스영역(224pa)과 드레인영역(224pb) 사이에 전도채널을 형성하는 p 채널영역을 의미한다.
이후, 도 5e 및 도 5f에 도시된 바와 같이, 상기 회로부의 p 채널 TFT영역 전부 및 화소부와 회로부의 n 채널 TFT영역 일부를 제 3 차단막(270")으로 가린 후(제 4 마스크공정), 상기 제 3 차단막(270")을 마스크로 그 하부의 제 1 도전막을 패터닝하여 화소부와 회로부의 n 채널 TFT영역에 각각 화소부 게이트전극(221)과 회로부 게이트전극(221n)을 형성하는 동시에 상기 스토리지패턴(224") 상부에 공통라인(208)을 형성한다.
이때, 상기 화소부 게이트전극(221)과 회로부 게이트전극(221n) 및 공통라인(208)은 상기 제 1 도전막을 습식식각을 이용하여 오버식각(over etching)함으로써 그 상부의 제 3 차단막(270")보다 폭이 줄어들게 할 수 있다.
여기서, 상기 화소부의 공통라인(208)은 상기 게이트절연막(215a)을 사이에 두고 그 하부의 스토리지패턴(224")과 중첩하여 제 1 스토리지 커패시터를 형성하게 된다.
이후, 상기 제 3 차단막(270")을 마스크로 상기 화소부와 회로부의 n 채널 TFT영역에 고농도의 n+ 이온을 주입하여 n+ 소오스영역(224a, 224na)과 드레인영역(224b, 224nb)을 형성한다. 여기서, 도면부호 224c 및 224nc는 상기 n+ 소오스영역(224a, 224na)과 드레인영역(224b, 224nb) 사이에 전도채널을 형성하는 n 채널영역을 의미한다.
그리고, 도 5g 및 도 6b에 도시된 바와 같이, 상기 제 3 차단막을 제거한 다음 어레이 기판(210) 전면에 저농도의 n- 이온을 주입하여 상기 n+ 소오스영역(224a, 224na)과 채널영역(224c, 224nc) 및 상기 n+ 드레인영역(224b, 224nb)과 채널영역(224c, 224nc) 사이에 엘디디영역(224l,224nl, 224l,224nl)을 형성한다.
이때, 상기 엘디디영역(224l,224nl, 224l,224nl)은 n 채널의 소오스영역(224a, 224na)과 드레인영역(224b, 224nb)이 형성된 상태에서 상기 n 채널의 게이트전극(221, 221n)을 마스크로 어레이 기판(210) 전면에 n- 이온을 주입하여 형성함에 따라 자기정렬 구조의 엘디디를 구성하게 되어 TFT의 오프-전류를 제어할 수 있게 된다.
다음으로, 도 5h 및 도 6c에 도시된 바와 같이, 상기 어레이 기판(210) 전면에 층간절연막(215b)을 증착한 후, 포토리소그래피공정(제 5 마스크공정)을 통해 상기 게이트절연막(215a)과 층간절연막(215b)의 일부 영역을 제거하여 상기 소오스영역(224a,224na,224pa)의 일부를 노출시키는 제 1 콘택홀(240a,240na,240pa)과 상기 드레인영역(224b,224nb,224pb)의 일부를 노출시키는 제 2 콘택홀(240b,240nb,240pb)을 형성한다.
여기서, 상기 층간절연막(215b)은 실리콘질화막(SiNx)/실리콘산화막(SiO2)의 이중막을 적용할 수 있다. 이때에는 SiO2 증착 후 활성화 열처리를 하며, SiNx 증착 후 수소화 열처리를 할 수 있다. 또는, SiNx/SiO2를 모두 증착 후 한번의 열처리를 통해 수소화 및 활성화를 동시에 할 수도 있다.
또한, 상기 층간절연막(215b)은 SiNx 단일막 혹은 SiO2/SiNx/SiO2의 삼중막 등이 다양하게 적용될 수 있다.
이와 같이, 본 발명에서는 상기 층간절연막(215b)으로 실리콘질화막(SiNx)을 포함한 구조를 채택하며, 이때 상기 SiNx은 수소화에 기여할 수 있는 수소 소오스 역할을 한다.
그러나, 전술한 바와 같이 상기 층간절연막(215b)으로 SiNx/SiO2 구조 또는 SiNx 단일막 구조를 채택할 경우, 상기 SiNx는 유전상수가 6.5 ~7.0으로서 유전상 수가 3.9인 SiO2와 비교하여 동일한 적층 두께에 대해 단위면적당 커패시턴스가 크게 된다. 따라서, 상기 층간절연막(215b)의 상부 및 하부에 각각 배열된 게이트라인(216)과 데이터라(217)인 사이에 전기적 영향이 커져 신호 딜레이가 증가하게 된다. 이로써, 고속 동작이나 고해상도 구현 관점에서 문제가 될 수 있다.
따라서, 이러한 문제점을 보완하기 위해, 상기 층간절연막(215b)으로 상기 SiNx 위에 유전상수가 낮은 SiO2를 적층한 SiO2/SiNx/SiO2의 3중 구조를 채택할 수 있다. 이와 같이, 상기 층간절연막(215b)으로 SiO2/SiNx/SiO2의 3중 구조를 채택할 경우, SiNx/SiO2 구조 또는 SiNx 단일막 구조와 비교하여 동일한 적층 두께에 대해 단위면적당 커패시턴스를 작게 할 수 있다. 이로써, 게이트라인(216)과 데이터라인(217) 사이에 전기적 영향이 줄어들게 되어 신호 딜레이 요소를 줄일 수 있다.
이때, 상기 화소부의 제 2 콘택홀(240b) 형성시 상기 화소부의 드레인영역(224b)과 스토리지패턴(224")의 일부를 함께 노출시키도록 할 수 있으며, 상기 화소부의 드레인영역(224b)과 상기 스토리지패턴(224")의 일부가 따로 노출되도록 두 개의 제 2 콘택홀을 형성한 후 드레인전극으로 서로 연결시키도록 할 수도 있다.
이후, 도 5i 및 도 6d에 도시된 바와 같이, 상기 어레이 기판(210) 전면에 제 2 도전막을 형성한 후 포토레지스트의 애싱(ashing)과 상기 제 2 도전막의 선택적 식각을 통해 상기 제 2 도전막으로 이루어진 배리어메탈층(235')을 형성한다. 그리고, 상기 어레이 기판(210) 전면에 제 3 도전막과 제 4 도전막 및 제 5 도전막 을 형성한 후 포토리소그래피공정(제 6 마스크공정)을 이용하여 패터닝함으로써, 상기 제 4 도전막으로 이루어지며 상기 제 1 콘택홀(240a,240na,240pa)을 통해 상기 소오스영역(224a,224na,224pa)과 전기적으로 접속하는 소오스전극(222,222n,222p)과 상기 제 2 콘택홀(240b,240nb,240pb)을 통해 상기 드레인영역(224b,224nb,224pb)과 전기적으로 접속하는 드레인전극(223,223n,223p)을 형성하는 동시에 상기 제 3 도전막으로 이루어지며 상기 화소부 드레인전극(223)과 전기적으로 접속하는 화소전극(218)을 형성한다.
이때, 상기 소오스전극(222,222n,222p)과 드레인전극(223,223n,223p) 및 데이터라인(217)의 하부에는 상기 제 3 도전막으로 이루어지며 각각 상기 소오스전극(222,222n,222p)과 드레인전극(223,223n,223p) 및 데이터라인(217)과 동일한 형태로 패터닝된 제 1 소오스전극패턴(222',222n',222p')과 제 1 드레인전극패턴(223',223n',223p') 및 제 1 데이터라인패턴(미도시)이 형성되게 된다. 또한, 상기 소오스전극(222,222n,222p)과 드레인전극(223,223n,223p) 및 데이터라인(217)의 상부에는 상기 제 5 도전막으로 이루어지며 각각 상기 소오스전극(222,222n,222p)과 드레인전극(223,223n,223p) 및 데이터라인(217)과 동일한 형태로 패터닝된 제 2 소오스전극패턴(222',222n',222p')과 제 2 드레인전극패턴(223',223n',223p') 및 제 2 데이터라인패턴(미도시)이 형성되게 된다
그리고, 상기 화소부의 제 1 드레인전극패턴(223')의 일부는 화소영역으로 연장되어 화소전극(218)을 구성하게 됨으로써 추가적인 콘택홀 없이 상기 제 1 드레인전극패턴(223')을 통해 상기 드레인전극(223)과 화소전극(218)이 전기적으로 접속하게 된다.
이때, 상기 화소부의 소오스전극(222)의 일부는 일방향으로 연장되어 데이터라인(217)의 일부를 구성하게 되며, 상기 화소부의 드레인전극(223)의 일부는 화소영역으로 연장되어 상기 층간절연막(215b)을 사이에 두고 그 하부의 공통라인(208)과 중첩하여 제 2 스토리지 커패시터를 구성하게 된다.
이하, 도 7a 내지 도 7i를 참조하여 상기 제 6 마스크공정을 상세히 설명한다.
도 7a 내지 도 7h는 도 5f 및 도 6e에 도시된 제 6 마스크공정을 구체적으로 나타내는 단면도이다.
도 7a에 도시된 바와 같이, 상기 제 1 콘택홀과 제 2 콘택홀의 내부를 포함하는 어레이 기판(210) 전면에 제 2 도전막(235)과 제 1 감광막(370)을 형성한다.
이후, 도 7b에 도시된 바와 같이, 상기 제 1 감광막의 일부를 제거하는 애싱공정을 진행하여 상기 제 1 콘택홀과 제 2 콘택홀의 내부 일부를 제외한 영역에서 상기 제 2 도전막(235)을 노출시킨다. 이때, 상기 제 1 감광막은 그 일부가 제거된 제 1 감광막패턴(370')으로 상기 제 1 콘택홀과 제 2 콘택홀의 내부 일부에 남아있게 된다.
그리고, 도 7c에 도시된 바와 같이, 상기 노출된 일부의 제 2 도전막을 제거하여 상기 액티브패턴(224',224n,224p)의 소오스영역(224a,224na,224pa)과 드레인영역(224b,224nb,224pb) 위에 상기 제 2 도전막으로 이루어진 배리어메탈층(235')을 남긴다. 다만, 본 발명이 이에 한정되는 것은 아니며, 상기 배리어메탈층(235') 을 형성하지 않은 상태에서 다음의 후속공정을 진행할 수도 있다.
이후, 도 7d에 도시된 바와 같이, 상기 제 1 콘택홀과 제 2 콘택홀의 내부를 포함하여 어레이 기판(210) 전면에 제 3 도전막(240)과 제 4 도전막(250) 및 제 5 도전막(260)을 형성한다.
이때, 상기 제 3 도전막(240)은 화소전극을 구성하기 위해 인듐-틴-옥사이드 또는 인듐-징크-옥사이드 등과 같이 투과율이 뛰어난 투명한 도전물질로 이루어질 수 있으며, 상기 제 4 도전막(250)은 소오스전극과 드레인전극 및 데이터라인을 구성하기 위해 알루미늄(aluminium; Al), 알루미늄 합금(Al alloy), 텅스텐(tungsten; W), 구리(copper; Cu), 크롬(chromium; Cr), 몰리브덴(molybdenum; Mo) 등과 같은 저저항 불투명 도전물질로 이루어질 수 있다.
또한, 상기 제 5 도전막(260)은 상기 소오스전극과 드레인전극 및 데이터라인, 즉 데이터 배선을 상부에서 덮어 상기 데이터 배선의 부식을 방지하기 위해 상기 제 3 도전막(240)과 동일하게 인듐-틴-옥사이드 또는 인듐-징크-옥사이드 등과 같이 투과율이 뛰어난 투명한 도전물질로 형성할 수 있다.
다음으로, 도 7e에 도시된 바와 같이, 상기 어레이 기판(210) 위에 제 2 감광막(470)을 형성한 후 제 2 실시예의 회절마스크(280)를 통해 상기 제 2 감광막(470)에 선택적으로 광을 조사한다.
이때, 상기 제 2 실시예에 사용한 회절마스크(280)에는 조사된 광을 모두 투과시키는 투과영역(I)과 슬릿패턴이 적용되어 광의 일부만 투과시키고 일부는 차단하는 슬릿영역(II) 및 조사된 모든 광을 차단하는 차단영역(III)이 마련되어 있으 며, 상기 회절마스크(280)를 투과한 광만이 제 2 감광막(470)에 조사되게 된다.
이어서, 상기 회절마스크(280)를 통해 노광된 제 2 감광막(470)을 현상하고 나면, 도 7f에 도시된 바와 같이, 상기 차단영역(III)과 슬릿영역(II)을 통해 광이 모두 차단되거나 일부만 차단된 영역에는 소정 두께의 제 1 감광막패턴(470a) 내지 제 5 감광막패턴(470e)이 남아있게 되고, 모든 광이 투과된 투과영역(I)에는 감광막이 완전히 제거되어 상기 제 5 도전막(260) 표면이 노출되게 된다.
이때, 상기 차단영역(III)에 형성된 제 1 감광막패턴(470a) 내지 제 4 감광막패턴(470d)은 슬릿영역(II)을 통해 형성된 제 5 감광막패턴(470e)은 보다 두껍게 형성된다. 또한, 상기 투과영역(I)을 통해 광이 모두 투과된 영역에는 감광막이 완전히 제거되는데, 이것은 포지티브 포토레지스트를 사용했기 때문이며, 본 발명이 이에 한정되는 것은 아니며 네거티브 포토레지스트를 사용하여도 무방하다.
다음으로, 도 7g에 도시된 바와 같이, 상기와 같이 형성된 제 1 감광막패턴(470a) 내지 제 5 감광막패턴(470e)을 마스크로 하여, 그 하부에 형성된 제 3 도전막과 제 4 도전막 및 제 5 도전막을 선택적으로 제거하게 되면, 상기 어레이 기판(210)에 상기 제 4 도전막으로 이루어지며 각각 상기 제 1 콘택홀 및 제 2 콘택홀을 통해 상기 액티브패턴(224',224n,224p)의 소오스영역(224a,224na,224pa) 및 드레인영역(224b,224nb,224pb)과 전기적으로 접속하는 소오스전극(222,222n,222p) 및 드레인전극(223,223n,223p)이 형성되게 된다.
이때, 상기 소오스전극(222,222n,222p)과 드레인전극(223,223n,223p) 및 데이터라인(미도시)의 하부에는 상기 제 3 도전막으로 이루어지며 그 측면이 상기 소 오스전극(222,222n,222p)과 드레인전극(223,223n,223p) 및 데이터라인과 동일한 형태로 패터닝된 제 1 소오스전극패턴(222',222n',222p')과 제 1 드레인전극패턴(223',223n',223p') 및 제 1 데이터라인패턴(미도시)이 남아있게 된다.
또한, 상기 소오스전극(222,222n,222p)과 드레인전극(223,223n,223p) 및 데이터라인의 상부에는 상기 제 5 도전막으로 이루어지며 그 측면이 상기 소오스전극(222,222n,222p)과 드레인전극(223,223n,223p) 및 데이터라인과 동일한 형태로 패터닝된 제 2 소오스전극패턴(222",222n",222p")과 제 2 드레인전극패턴(223",223n",223p") 및 제 2 데이터라인패턴(미도시)이 남아있게 된다.
상기 화소부의 제 1 드레인전극패턴(223')은 그 일부가 화소영역으로 연장되어 화소전극(218)을 구성하며, 이때 상기 화소전극(218) 상부에는 상기 제 4 도전막 및 제 5 도전막으로 이루어진 제 4 도전막패턴(250') 및 제 5 도전막패턴(260')이 남아있게 된다.
이후, 상기 제 1 감광막패턴(470a) 내지 제 5 감광막패턴(470e)의 일부를 제거하는 애싱공정을 진행하게 되면, 도 7h에 도시된 바와 같이, 상기 화소영역, 즉 회절노광이 적용된 슬릿영역(II)의 제 5 감광막패턴이 완전히 제거되어 상기 제 5 도전막패턴(260') 표면이 노출되게 된다.
이때, 상기 제 1 감광막패턴 내지 제 4 감광막패턴은 상기 제 5 감광막패턴의 두께만큼이 제거된 제 6 감광막패턴(470a') 내지 제 9 감광막패턴(470d')으로 상기 차단영역(III)에 대응하는 영역 상부에만 남아있게 된다.
이후, 도 7i에 도시된 바와 같이, 상기 남아있는 제 6 감광막패턴(470a') 내 지 제 9 감광막패턴(470d')을 마스크로 하여 상기 화소전극(218) 상부의 제 4 도전막패턴과 제 5 도전막패턴패턴을 제거하여 상기 화소전극(218) 표면을 외부로 노출시킨다.
이와 같이 상기 제 2 실시예는 소오스전극(222,222n,222p)과 드레인전극(223,223n,223p) 및 화소전극(218)을 한번의 마스크공정을 통해 형성하고, 상기 화소전극(218)과 드레인전극(223)의 접속을 위한 콘택홀 마스크공정을 제거함으로써 총 6번의 마스크공정을 통해 구동회로 일체형 액정표시장치의 어레이 기판(210)을 제작할 수 있게 된다.
이때, 일반적인 액정표시장치의 경우에는 화소전극과 드레인전극을 접속시키기 위한 콘택홀을 별도의 보호층에 형성하게 되며, 상기 보호층은 소오스전극과 드레인전극 및 데이터라인 상부에 형성되게 된다. 그러나, 전술한 바와 같이 본 발명의 제 2 실시예에 따른 액정표시장치는 상기 소오스/드레인전극(222,222n,222p, 223,223n,223p)과 데이터라인 및 화소전극(218)을 함께 형성하여 별도의 콘택홀 없이 상기 화소전극(218)과 드레인전극(223)을 직접 접속하게 함으로써 상기 소오스전극(222,222n,222p)과 드레인전극(223,223n,223p) 및 데이터라인 상부에 보호층을 형성할 필요가 없게 된다. 이때, 본 발명의 제 2 실시예에 따른 액정표시장치는 상기 소오스전극(222,222n,222p)과 드레인전극(223,223n,223p) 및 데이터라인 상부에 부식에 강한 인듐-틴-옥사이드와 같은 투명한 도전물질로 이루어진 제 2 소오스전극패턴(222",222n",222p")과 제 2 드레인전극패턴(223",223n",223p") 및 제 2 데이터라인패턴이 형성됨에 따라 전술한 데이터 배선의 부식 문제를 방지할 수 있게 된 다. 그 결과 박막 트랜지스터의 신뢰성이 향상되는 효과를 얻게 된다.
이와 같이 구성된 상기 제 1 실시예 및 제 2 실시예의 어레이 기판은 화상표시 영역의 외곽에 형성된 실런트에 의해 컬러필터 기판과 대향하도록 합착되어 액정표시장치를 구성하며, 상기 어레이 기판과 컬러필터 기판의 합착은 상기 어레이 기판과 컬러필터 기판에 형성된 합착키를 통해 이루어진다.
상기한 설명에 많은 사항이 구체적으로 기재되어 있으나 이것은 발명의 범위를 한정하는 것이라기보다 바람직한 실시예의 예시로서 해석되어야 한다. 따라서 발명은 설명된 실시예에 의하여 정할 것이 아니고 특허청구범위와 특허청구범위에 균등한 것에 의하여 정하여져야 한다.
상술한 바와 같이, 본 발명에 따른 액정표시장치의 제조방법은 소오스/드레인전극과 화소전극을 한번의 마스크공정을 통해 형성하고, 상기 화소전극과 드레인전극의 접속을 위한 콘택홀 마스크공정을 제거함으로서 박막 트랜지스터 제조에 사용되는 마스크수를 줄여 제조공정 및 비용을 절감시키는 효과를 제공한다.
또한, 본 발명에 따른 액정표시장치의 제조방법은 상기 소오스전극과 드레인전극 및 데이터라인 상부에 투명한 도전막을 형성함으로써 상기 소오스전극과 드레인전극 및 데이터라인의 부식을 방지하여 박막 트랜지스터의 신뢰성을 향상시키는 효과를 제공한다.
Claims (14)
- 화소부와 제 1 회로부 및 제 2 회로부로 구분되는 제 1 기판을 제공하는 단계;상기 화소부 및 제 1, 2 회로부에 액티브패턴을 형성하며, 상기 화소부의 액티브패턴의 소정영역에 스토리지패턴을 형성하는 단계;상기 제 1 기판 위에 게이트절연막을 형성하는 단계;상기 제 1 회로부에 게이트전극을 형성하며, 상기 제 1 회로부의 액티브패턴의 소정영역에 p+ 소오스/드레인영역을 형성하는 단계;상기 화소부와 제 2 회로부에 게이트전극을 형성하며, 상기 화소부에 공통라인을 형성하는 단계;상기 화소부와 제 2 회로부의 액티브패턴의 소정영역에 n+ 소오스/드레인영역을 형성하는 단계;상기 제 1 기판 위에 게이트라인을 형성하는 단계;상기 제 1 기판 위에 층간절연막을 형성하는 단계;상기 게이트절연막과 층간절연막의 일부 영역을 제거하여 각각 상기 액티브패턴의 소오스영역과 드레인영역을 노출시키는 제 1 콘택홀과 제 2 콘택홀을 형성하는 단계;상기 제 1 콘택홀 및 제 2 콘택홀을 통해 각각 상기 액티브패턴의 소오스영역과 전기적으로 접속하는 소오스전극 및 드레인전극을 형성하며, 상기 게이트라인 과 교차하여 화소영역을 정의하는 데이터라인을 형성하는 단계;상기 소오스전극과 드레인전극 및 데이터라인 하부에 상기 소오스전극과 드레인전극 및 데이터라인과 동일한 형태로 패터닝된 제 1 소오스전극패턴과 제 1 드레인전극패턴 및 제 1 데이터라인패턴을 형성하는 단계;상기 소오스전극과 드레인전극 및 데이터라인 상부에 상기 소오스전극과 드레인전극 및 데이터라인과 동일한 형태로 패터닝된 제 2 소오스전극패턴과 제 2 드레인전극패턴 및 제 2 데이터라인패턴을 형성하는 단계;제 2 기판을 제공하는 단계;상기 제 1 기판 또는 제 2 기판 중 어느 하나의 기판상에 액정층을 형성하는 단계; 및상기 제 1 기판과 제 2 기판을 합착하는 단계를 포함하며, 상기 제 1 드레인전극패턴의 일부는 상기 화소영역으로 연장되어 화소전극을 구성하는 것을 특징으로 하는 액정표시장치의 제조방법.
- 제 1 항에 있어서, 상기 화소부의 게이트전극과 공통라인 및 게이트라인은 동일한 마스크공정을 통해 형성하는 것을 특징으로 하는 액정표시장치의 제조방법.
- 제 1 항에 있어서, 상기 액티브패턴은 다결정 실리콘 박막으로 이루어진 것을 특징으로 하는 액정표시장치의 제조방법.
- 제 3 항에 있어서, 상기 스토리지패턴은 상기 다결정 실리콘 박막에 n+ 불순물을 주입하여 형성하는 것을 특징으로 하는 액정표시장치의 제조방법.
- 제 1 항에 있어서, 상기 제 1 회로부에 게이트전극을 형성하며, 상기 제 1 회로부의 액티브패턴의 소정영역에 p+ 소오스/드레인영역을 형성하는 단계는상기 제 1 기판 위에 제 1 도전막을 형성하는 단계;제 1 차단막으로 상기 화소부와 제 2 회로부 전부를 가리는 단계;상기 제 1 차단막을 마스크로 상기 제 1 도전막을 선택적으로 제거하여 상기 제 1 회로부에 게이트전극을 형성하는 단계; 및상기 게이트전극을 마스크로 상기 제 1 회로부에 고농도의 p+ 이온을 주입하여 상기 제 1 회로부의 액티브패턴의 소정영역에 p+ 소오스/드레인영역을 형성하는 단계를 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.
- 제 5 항에 있어서, 상기 화소부와 제 2 회로부에 게이트전극을 형성하는 단계는제 2 차단막으로 상기 제 1 회로부 전부 및 상기 화소부와 제 2 회로부의 일부를 가리는 단계; 및상기 제 2 차단막을 마스크로 상기 제 1 도전막을 선택적으로 제거하여 상기 화소부와 제 2 회로부에 게이트전극을 형성하는 단계를 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.
- 제 1 항에 있어서, 상기 소오스전극과 드레인전극 및 데이터라인을 형성하고, 제 1 소오스전극패턴과 제 1 드레인전극패턴 및 제 1 데이터라인패턴을 형성하며, 제 2 소오스전극패턴과 제 2 드레인전극패턴 및 제 2 데이터라인패턴을 형성하는 단계는상기 제 1 콘택홀과 제 2 콘택홀의 내부를 포함하는 제 1 기판 전면에 제 2 도전막과 제 1 감광막을 형성하는 단계;상기 제 1 감광막의 일부를 제거하여 상기 제 1 콘택홀과 제 2 콘택홀의 내부 일부를 제외한 영역의 상기 제 2 도전막을 노출시키는 단계;상기 노출된 일부의 제 2 도전막을 제거하여 상기 액티브패턴의 소오스영역과 드레인영역 위에 상기 제 2 도전막으로 이루어진 배리어메탈층을 형성하는 단계;상기 제 1 기판 전면에 제 3 도전막과 제 4 도전막 및 제 5 도전막을 형성하는 단계;상기 제 1 기판의 제 1 영역에 제 1 두께를 갖는 제 1 감광막패턴을 형성하며, 제 2 영역에 제 2 두께를 갖는 제 2 감광막패턴을 형성하는 단계;상기 제 1 감광막패턴 및 제 2 감광막패턴을 마스크로 하여 상기 제 3 도전막과 제 4 도전막 및 제 5 도전막을 선택적으로 제거함으로써, 상기 제 1 영역에 상기 제 4 도전막으로 이루어진 소오스전극과 드레인전극 및 데이터라인을 형성하며, 상기 제 2 영역에 상기 제 3 도전막으로 이루어진 화소전극과 상기 제 4 도전 막 및 제 5 도전막으로 이루어진 제 4 도전막패턴 및 제 5 도전막패턴을 형성하는 단계;상기 제 2 감광막패턴을 제거하는 동시에 상기 제 1 감광막패턴의 일부를 제거하여 제 3 두께의 제 3 감광막패턴을 형성하는 단계; 및상기 제 3 감광막패턴을 마스크로 하여 상기 제 2 영역의 상기 제 4 도전막패턴과 제 5 도전막패턴을 제거하여 상기 화소전극을 노출시키는 단계를 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.
- 제 7 항에 있어서, 상기 소오스전극과 드레인전극 및 데이터라인 하부에는 상기 제 3 도전막으로 이루어지며 그 측면이 상기 소오스전극과 드레인전극 및 데이터라인과 동일한 형태로 패터닝된 제 1 소오스전극패턴과 제 1 드레인전극패턴 및 제 1 데이터라인패턴이 형성되는 것을 특징으로 하는 액정표시장치의 제조방법.
- 제 7 항에 있어서, 상기 제 1 감광막패턴은 애싱공정을 통해 실질적으로 상기 제 2 감광막패턴의 두께만큼 줄어든 제 3 두께의 제 3 감광막패턴으로 패터닝되는 것을 특징으로 하는 액정표시장치의 제조방법.
- 제 7 항에 있어서, 상기 제 1 영역은 소오스전극과 드레인전극 및 데이터라인이 형성되는 영역인 것을 특징으로 하는 액정표시장치의 제조방법.
- 제 7 항에 있어서, 상기 제 2 영역은 화소전극이 형성되는 영역인 것을 특징으로 하는 액정표시장치의 제조방법.
- 제 7 항에 있어서, 상기 제 1 두께는 상기 제 2 두께보다 두꺼운 것을 특징으로 하는 액정표시장치의 제조방법.
- 제 7 항에 있어서, 상기 제 2 도전막과 제 4 도전막은 알루미늄, 알루미늄 합금, 텅스텐, 구리, 크롬 또는 몰리브덴과 같은 불투명한 도전물질로 형성하는 것을 특징으로 하는 액정표시장치의 제조방법.
- 제 7 항에 있어서, 상기 제 3 도전막과 제 5 도전막은 인듐-틴-옥사이드 또는 인듐-징크-옥사이드와 같은 투명한 도전물질로 형성하는 것을 특징으로 하는 액정표시장치의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060128198A KR101224049B1 (ko) | 2006-12-14 | 2006-12-14 | 액정표시장치의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060128198A KR101224049B1 (ko) | 2006-12-14 | 2006-12-14 | 액정표시장치의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20080055194A true KR20080055194A (ko) | 2008-06-19 |
| KR101224049B1 KR101224049B1 (ko) | 2013-01-18 |
Family
ID=39802046
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020060128198A KR101224049B1 (ko) | 2006-12-14 | 2006-12-14 | 액정표시장치의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101224049B1 (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20110069378A (ko) * | 2009-12-17 | 2011-06-23 | 엘지디스플레이 주식회사 | 횡전계 방식 액정표시장치 및 그 제조 방법 |
| US8653530B2 (en) | 2011-10-07 | 2014-02-18 | Samsung Display Co., Ltd. | Thin film transistor array panel |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100569735B1 (ko) | 1998-12-04 | 2006-09-22 | 삼성전자주식회사 | 액정 표시 장치 및 그 제조 방법 |
| JP2005302808A (ja) | 2004-04-07 | 2005-10-27 | Sharp Corp | 薄膜トランジスタアレイ基板の製造方法 |
| KR101108369B1 (ko) * | 2004-12-31 | 2012-01-30 | 엘지디스플레이 주식회사 | 폴리 실리콘형 액정 표시 장치용 어레이 기판 및 그 제조방법 |
-
2006
- 2006-12-14 KR KR1020060128198A patent/KR101224049B1/ko active IP Right Grant
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20110069378A (ko) * | 2009-12-17 | 2011-06-23 | 엘지디스플레이 주식회사 | 횡전계 방식 액정표시장치 및 그 제조 방법 |
| US8653530B2 (en) | 2011-10-07 | 2014-02-18 | Samsung Display Co., Ltd. | Thin film transistor array panel |
| US9041001B2 (en) | 2011-10-07 | 2015-05-26 | Samsung Display Co., Ltd. | Thin film transistor array panel and manufacturing method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| KR101224049B1 (ko) | 2013-01-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101250789B1 (ko) | 액정표시장치의 제조방법 | |
| KR101250790B1 (ko) | 액정표시장치의 제조방법 | |
| JP4669834B2 (ja) | 液晶表示装置の製造方法 | |
| KR101256708B1 (ko) | 액정표시장치의 제조방법 | |
| KR101338106B1 (ko) | 액정표시장치 및 그 제조방법 | |
| US7633573B2 (en) | Liquid crystal display device and method of fabricating the same | |
| JP4991277B2 (ja) | 液晶表示装置の製造方法 | |
| KR101224049B1 (ko) | 액정표시장치의 제조방법 | |
| KR101338107B1 (ko) | 액정표시장치의 제조방법 | |
| KR101153297B1 (ko) | 액정표시장치 및 그 제조방법 | |
| KR101338108B1 (ko) | 액정표시장치의 제조방법 | |
| KR101266276B1 (ko) | 액정표시장치의 제조방법 | |
| KR101266275B1 (ko) | 액정표시장치의 제조방법 | |
| KR101331803B1 (ko) | 액정표시장치 및 그 제조방법 | |
| KR101358220B1 (ko) | 액정표시장치의 제조방법 | |
| KR101250788B1 (ko) | 액정표시장치의 제조방법 | |
| KR101130938B1 (ko) | 액정표시장치 및 그 제조방법 | |
| KR20060135429A (ko) | 액정표시장치 및 그 제조방법 | |
| KR20090061468A (ko) | 액정표시장치 및 그 제조방법 | |
| KR20050065109A (ko) | 액정표시소자 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20151228 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20161214 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20171218 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20181226 Year of fee payment: 7 |