KR20080053170A

KR20080053170A - 온칩 리셋 신호를 생성하는 버스트 모드 수신기 및 버스트모드 수신 방법

Info

Publication number: KR20080053170A
Application number: KR1020070091149A
Authority: KR
Inventors: 강호용; 레콴; 권율; 이상국; 김봉태
Original assignee: 한국전자통신연구원; 한국정보통신대학교 산학협력단
Priority date: 2006-12-08
Filing date: 2007-09-07
Publication date: 2008-06-12
Also published as: KR100948829B1

Abstract

온칩 리셋 신호를 생성하는 버스트 모드 수신기 및 버스트 모드 수신 방법이 개시된다. 본 발명의 버스트 모드 수신기는 입력 버스트 신호를 증폭하고, 증폭된 신호를 차동 신호로 변환하는 버스트 모드 수신부; 및 입력 버스트 신호가 기준 파워 이상이면 차동 신호간 차를 이용하여 리셋 신호를 생성하고, 생성된 리셋 신호를 이용하여 내부를 리셋하는 제어부를 포함함을 특징으로 한다.

온칩 리셋 신호, 버스트 신호, 버스트 모드 수신기, 차동 신호

Description

온칩 리셋 신호를 생성하는 버스트 모드 수신기 및 버스트 모드 수신 방법{Burst mode receiver and receiving method for generating on-chip reset signal}

본 발명은 디지털 광통신에 관한 것으로, 특히 온칩(on-chip) 리셋 신호를 생성하는 장치를 포함한 버스트 모드(burst-mode) 수신기 및 버스트 모드 수신 방법에 관한 것이다.

본 발명은 정보통신부 및 정보통신연구진흥원의 IT 신성장동력핵심기술개발사업의 일환으로 수행한 연구로부터 도출된 것이다[과제관리번호:2005-S-401-02, 과제명: 초고속 광가입자망 기술개발].

최근들어 가입자당 통신 장비 및 광 케이블 포설 비용을 줄이기 위해 수동형 광 네트워크(Passive Optical Network, PON) 개념이 도입되었다. OLT(Optical Line Termination)에 접속하기 위해 다수의 ONU(Optical Network Unit)에 접속되어 있는 많은 가입자들이 1:N 스타 커플러(star coupler)를 통해 하나의 광섬유를 공유하고, 시간분할다중접속(TDMA) 방식으로 개별 가입자의 대역폭이 OLT에 의해 분할된다. OLT에서는 하나의 광 수신기를 통해 다양한 가입자들이 접속되고 OLT로부터의 거리가 다른 ONU들로부터 패킷 신호들이 수신된다. 그러므로 수신된 패킷 신호의 크기 및 위상은 모든 패킷마다 다를 수 있다. 이런 신호들을 버스트 신호(burst signal)이라고 한다. 버스트 모드 광 수신기는 이러한 버스트 신호들을 수신하는데 사용된다.

종래의 점대점(point-to-point) 광통신 시스템에서, 선형 채널의 출력은 결정 임계 전압(decision threshold voltage)을 일정한 값으로 고정하기 위하여 결정 회로(decision circuit)에 AC 결합(AC coupling)된다. 종래의 광 수신기를 통해 버스트 데이터를 수신하기 위해서는 패킷과 패킷 사이의 가드 시간(guard time)과 프리앰블 시간(preamble time)을 합한 아이들 시간(idle time)이 증가되어야 한다. 그러나 아이들 시간을 감소시키기 위하여 커플링 컨덴서(coupling condenser)의 용량을 감소시키면, 전송된 데이터를 부호화/복호화하는 다른 장치가 필요하다. 따라서 짧은 아이들 시간을 갖고 넓은 동적 범위(dynamic range)를 갖는 버스트 입력 신호의 다양한 크기 변화에 대처할 수 있는 버스트 광 수신기가 도입되었다.

ATM-PON(Asynchronous Transfer Mode-PON) 및 GPON(Gigabit PON) 표준에서 버스트 모드 광 수신기는 상위 네트워크 계층(higher network layer)에서 공급되는 외부 리셋 신호를 가진다. 그러나 EPON(Ethernet PON) 표준에서 버스트 모드 광 수신기는 외부 리셋 신호를 갖지 않는다.

연속적인 자동 이득 제어(Automatic Gain Control, AGC)는 피드백 루프를 형성하여 버스트 신호를 증폭하는 트랜스 임피던스 증폭기(Trans Impedance Amplifier, TIA)의 이득을 입력 레벨에 따라 연속적으로 제어한다. 따라서 TIA의 주파수 응답은 제조공정 변화(process variation)에 민감한 피드백 루프의 특성에 영향을 받는다. 따라서 TIA의 주파수 응답은 모든 동작 범위에서 평탄하지 않게 되어 TIA 출력에서 좋지 않은 파형을 나타낸다.

또한 외부 리셋 신호를 사용하는 버스트 기반의 AGC를 갖는 버스트 모드 수신기는 EPON 표준에 적합하지 않다. 왜냐하면 EPON 시스템은 외부에서 리셋 신호를 공급하지 않기 때문이다. 따라서 짧은 가드 시간 동안 넓은 동적 범위를 갖도록 하기 위해 리셋 신호를 수신기 내부에서 생성할 필요가 있다.

본 발명이 이루고자 하는 기술적 과제는 온칩 리셋 신호를 생성하는 버스트 모드 수신기 및 버스트 모드 수신 방법을 제공하는 데 있다.

상기 기술적 과제를 이루기 위한, 본 발명의 버스트 모드 수신기는 입력 버스트 신호를 증폭하고, 증폭된 신호를 차동 신호로 변환하는 버스트 모드 수신부; 및 상기 입력 버스트 신호가 기준 파워 이상이면 상기 차동 신호간 차를 이용하여 리셋 신호를 생성하고, 상기 리셋 신호를 이용하여 내부를 리셋하는 제어부를 포함함을 특징으로 한다.

상기 기술적 과제를 이루기 위한, 본 발명의 버스트 모드 수신 방법은 입력 버스트 신호를 증폭하고, 증폭된 신호를 차동 신호로 변환하는 단계; 상기 입력 버스트 신호가 기준 파워 이상이면, 상기 차동 신호간 차를 이용하여 리셋 신호를 생성하는 단계; 및 상기 리셋 신호를 이용하여 상기 버스트 신호를 수신하는 수신 장치의 내부를 리셋하는 단계를 포함함을 특징으로 한다.

본 발명에 따르면, 바텀 홀드 회로(bottom-hold circuit)과 같은 별도의 장치가 없이 온칩 리셋 신호를 생성함으로써 외부에서 리셋 신호를 공급하지 않고도 매우 빠른 응답을 얻을 수 있으므로, EPON에 이상적으로 적용할 수 있다.

이하에서 첨부된 도면을 참조하여 본 발명을 상세하게 설명하기로 한다.

도 3은 일반적인 PON(Passive Optical Network)시스템의 구성을 도시한 것이다. 도시된 PON 시스템은 복수의 ONU(Optical Network Unit, 30), 스타 커플러(star coupler, 31) 및 OLT(Optical Line Terminal, 32)로 구성된다. ONU(30)에서 OLT(32)방향으로 진행하는 상향 경로(uplink path)에서 신호전송을 위한 타임 슬롯(time slot)은 각 ONU(30)에 동적으로 또는 고정되어 할당된다. 각 ONU(30)에서 출력되는 광신호는 스타 커플러(31)에서 다중화되어 OLT(32)로 진행한다. OLT(32)에 보다 근접한 ONU는 다른 ONU보다 진폭이 큰 신호를 전송한다. OLT(32)에서 버스트 모드 수신기가 수신하는 인접 ONU 버스트 신호의 크기 비를 라우드/소프트 비(loud/soft ratio, LSR)라고 한다. 높은 LSR은 OLT(32)에 위치한 버스트 모드 광 수신기를 모든 높은 버스트 신호 이후에 초기화 상태로 만들기 위해 리셋 매커니즘을 요구한다. 버스트 모드 수신기는 리셋 메커니즘에 따라 서로 다른 진폭의 버스트 신호를 처리할 수 있다. 본 발명에서는 높은 LSR에서도 버스트 모드 수신기가 내부 리셋 신호를 생성하여 각 구성요소들을 리셋한다.

도 1은 본 발명에 따른 버스트 모드 수신기에 대한 블록도이다. 도 2는 도 1의 각 구성요소들의 노드에서 측정된 신호들을 예시한 것이다.

도 1에 도시된 회로는 포토 디텍터(10), 코어(core) TIA(11), 더미(dummy) TIA(12), 단일-차동 변환기(single-to-differential converter, 13) 및 차동 증폭기(14)를 포함하는 버스트 모드 수신부와 AGC 제어부(15), 제1 및 제2저역통과필터(LPF, 16, 17), 차동 양자화기(differential quantizer, 18) 및 로직 제어부(19) 를 포함하는 제어부를 포함한다.

포토 디텍터(10)는 입력 광신호를 전류 신호로 변환한다.

코어 TIA(11)는 포토 다이오드(10)에서 출력되는 전류를 증폭하여 전압으로 변환한다. 단일-차동 변환기(13)는 차동 증폭기로서, 코어 TIA(11)에서 출력되는 단일 종단 출력 전압을 더미 TIA(12)에 의해 생성된 바이어스(bias)와 비교하여 위상이 서로 반대인 차동 출력으로 변환한다. 여기서, 바이어스는 더미 TIA(12)에 의해 공급된다. 더미 TIA(12)는 코어 TIA(11)와 동일한 회로이고, 다만 입력 신호를 갖지 않는다. 더미 TIA(12)는 광신호가 입력되지 않을 때 코어 TIA(11)의 출력 전압과 동일한 출력 전압 Vdark를 갖는다.

도 2(a)는 포토 디텍터(10)에서 출력되는 전류 신호를 도시한 것이다.

도 2(b)에서 참조번호 1은 코어 TIA(11)의 출력 노드에서 측정된 신호이고, 2는 더미 TIA(12)의 출력 노드에서 측정된 신호이다. 도 2(c)에서 참조번호 3과 4는 단일-차동 변환기(13)의 출력 노드 3과 4에서 측정된 신호를 도시한 것이다. 도시된 바에 따르면, 노드 3과 4에서 측정된 신호들은 노드 1 및 2의 전압 차를 증폭하고 위상이 서로 반대되는 신호인 것을 알 수 있다.

차동 증폭기(14)는 단일-차동 변환기(13)의 차동 출력의 증폭 및 출력 임피던스 매칭을 제공하고, 필요한 경우 오프셋 정정(offset correction)을 수행할 수 있다.

AGC 제어부(15)는 단일-차동 변환기(13)의 출력단의 전압을 감지하여 AGC를 위한 디지털 제어 신호를 출력한다. LPF(16, 17)는 노드 3과 4의 전압 스윙(swing) 들에 대한 실질적인 DC 값을 출력한다.

도 2(c)에서 참조번호 5와 6은 각각 LPF(16, 17)의 출력 신호를 도시한 것이다. 도시된 바에 따르면, LPF(16, 17)의 출력은 버스트 시작 구간에서 서서히 증가한 다음 일정한 값을 갖고, 버스트가 종료된 후 입력 신호가 없을 때 노드 5와 6 사이의 전압 차가 아주 작은 레벨로 감소하며, 코어 TIA(11)과 더미 TIA(12)는 거의 같은 출력 전압을 갖게 된다.

차동 양자화기(18)는 LPF(16, 17)의 출력되는 전압의 차가 기준 레벨 이상, 즉 높은 파워를 갖는 버스트 신호에 대해 출력되는 전압 차를 양자화하여 디지털 값으로 출력하고, 높은 파워를 갖는 버스트 신호의 폴링 에지(falling edge)에서 리셋_인에이블(reset_enable) 신호를 출력한다. 도 2(c)에서 참조번호 21은 차동 양자화 범위를 나타내고, 22는 높은 파워의 버스트 신호인지를 판단하는 기준 레벨을 나타낸다. 도 2(d)는 차동 양자화기(18)에서 감지된 높은 파워의 버스트 신호를 도시한 것이다.

로직 제어부(19)는 AGC 제어부(15)의 출력으로부터 AGC 신호를 생성하여 코어 TIA(11)로 출력함으로써 코어 TIA(11)의 이득을 제어한다. 또한 로직 제어부(19)는 차동 양자화기(18)에서 출력된 리셋_인에이블 신호에 따라 도 2(e)에 도시된 바와 같은 리셋 펄스를 생성하여 높은 파워의 버스트가 수신된 후의 각 구성요소들, 예를 들어 AGC 제어부(15) 및 로직 제어부(19)를 리셋한다.

이상에서와 같이 도면과 명세서에서 최적 실시예가 개시되었다. 여기서, 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.

도 1은 본 발명에 따른 버스트 모드 수신기에 대한 블록도이다.

도 2는 도 1의 각 구성요소들의 노드에서 측정된 신호들을 예시한 것이다.

도 3은 일반적인 PON(Passive Optical Network)시스템의 구성을 도시한 것이다.

Claims

입력 버스트 신호를 증폭하고, 증폭된 신호를 차동 신호로 변환하는 버스트 모드 수신부; 및

상기 입력 버스트 신호가 기준 파워 이상이면 상기 차동 신호간 차를 이용하여 리셋 신호를 생성하고, 상기 리셋 신호를 이용하여 내부를 리셋하는 제어부를 포함함을 특징으로 하는 버스트 모드 수신기.
제1항에 있어서, 상기 버스트 모드 수신부는

상기 입력 버스트 신호를 제어신호에 따라 증폭하는 증폭기; 및

상기 증폭부의 출력을 차동 신호로 변환하는 단일-차동 신호 변환기를 포함하고,

상기 제어신호는 상기 제어부에서 상기 차동 신호간 차를 이용하여 생성되는 것을 특징으로 하는 버스트 모드 수신기.
제2항에 있어서, 상기 단일-차동 신호 변환기는

상기 증폭부의 출력을 일측 입력으로 하고, 기준 레벨을 타측 입력으로 하여 상기 두 입력 사이의 차를 차동 증폭하는 것을 특징으로 하는 버스트 모드 수신기.
제3항에 있어서, 상기 기준 레벨은

상기 증폭기와 동일하지만 입력신호가 없는 증폭기에 의해 생성됨을 특징으로 하는 버스트 모드 수신기.
제1항에 있어서, 상기 제어부는

상기 차동 신호에 대한 DC값들을 생성하는 수단;

상기 DC값들의 차가 상기 기준 파워에 해당하는 값 이상이면 상기 DC값들의 차를 양자화하는 차동 양자화기; 및

상기 차동 양자화기의 출력에 따라 상기 리셋 신호를 생성하여 자신을 리셋하는 로직 제어부를 포함함을 특징으로 하는 버스트 모드 수신기.
제5항에 있어서,

상기 차동 신호간 차를 이용하여 제어신호를 생성하고, 상기 제어신호를 상기 버스트 모드 수신부에 상기 증폭을 제어하도록 출력하며, 상기 로직 제어부에서 생성된 상기 리셋 신호에 의해 리셋되는 자동 이득 제어부를 더 포함함을 특징으로 하는 버스트 모드 수신기.
제1항에 있어서,

상기 차동 신호간 차를 이용하여 제어신호를 생성하고, 상기 제어신호를 상기 버스트 모드 수신부에 상기 증폭을 제어하도록 출력하며, 상기 제어부에서 생성된 상기 리셋 신호에 의해 리셋되는 자동 이득 제어부를 더 포함함을 특징으로 하 는 버스트 모드 수신기.
입력 버스트 신호를 증폭하고, 증폭된 신호를 차동 신호로 변환하는 단계;

상기 입력 버스트 신호가 기준 파워 이상이면, 상기 차동 신호간 차를 이용하여 리셋 신호를 생성하는 단계; 및

상기 리셋 신호를 이용하여 상기 버스트 신호를 수신하는 수신 장치의 내부를 리셋하는 단계를 포함함을 특징으로 하는 버스트 모드 신호 수신 방법.
제8항에 있어서, 상기 차동 신호는

상기 증폭된 신호를 일측 입력으로 하고, 기준 레벨을 타측 입력으로 하여 상기 두 입력 사이의 차를 차동 증폭하는 것을 특징으로하는 버스트 모드 신호 수신 방법.
제8항에 있어서, 상기 리셋 신호를 생성하는 단계는

상기 차동 신호의 출력에 대한 DC값들을 생성하는 단계;

상기 DC값들의 차가 상기 기준 파워에 해당하는 값 이상이면 상기 DC값들의 차를 양자화하는 단계; 및

상기 양자화된 출력을 이용하여 상기 리셋 신호를 생성하는 단계를 포함함을 특징으로 하는 버스트 모드 신호 수신 방법.
제8항에 있어서,

상기 입력 버스트 신호의 증폭은 상기 차동 신호간 차를 이용하여 생성된 제어신호에 따라 제어되는 것을 특징으로 하는 버스트 모드 신호 수신 방법.