KR20080051877A

KR20080051877A - 발광 소자 패키지 및 그 제조방법

Info

Publication number: KR20080051877A
Application number: KR20060123682A
Authority: KR
Inventors: 박칠근; 송기창
Original assignee: 엘지전자 주식회사
Priority date: 2006-12-07
Filing date: 2006-12-07
Publication date: 2008-06-11
Also published as: KR100845855B1

Abstract

본 발명은 발광 소자 패키지 및 그 제조방법에 관한 것으로 특히, 내전압 특성을 향상시킬 수 있는 발광 소자 패키지 및 그 제조방법에 관한 것이다. 이러한 본 발명은, 발광 소자 패키지에 있어서, 전기적으로 적어도 두 부분으로 분리된 반도체층을 포함하는 패키지 바디와; 상기 패키지 바디에 형성된 형성된 적어도 한 쌍의 전극과; 상기 패키지 바디의 적어도 일측과 상기 적어도 하나의 전극 사이에 연결되며, 상기 패키지 바디의 전도성과 반대 극성의 도핑영역을 포함하는 제너 다이오드를 포함하여 구성되는 것이 바람직하다.

발광 소자, 패키지, 제너 다이오드, 관통홀, 전극.

Description

발광 소자 패키지 및 그 제조방법{LED package and method for making the same}

도 1은 종래의 발광 소자의 패키지의 일례를 나타내는 단면도이다.

도 2는 종래의 발광 소자의 패키지의 일례를 나타내는 회로도이다.

도 3 내지 도 7은 본 발명의 제1실시예를 나타내는 도로서,

도 3은 마스크층을 형성한 상태를 나타내는 단면도이다.

도 4는 장착부와 관통홀 및 분리홀을 형성한 상태를 나타내는 단면도이다.

도 5는 절연층을 형성한 상태를 나타내는 단면도이다.

도 6은 전극과 반사막 및 제너 다이오드를 형성한 상태를 나타내는 단면도이다.

도 7은 발광 소자를 접합한 상태를 나타내는 단면도이다.

도 8은 발광 소자 패키지를 이용한 조명장치의 일례를 나타내는 사시도이다.

도 9는 본 발명의 제2실시예를 나타내는 단면도이다.

도 10은 본 발명의 제3실시예를 나타내는 단면도이다.

<도면의 주요 부분에 대한 간단한 설명>

10 : 기판 11 : 제1층

12 : 제2층 13 : 제2층

14 : 장착부 15 : 관통홀

20 : 마스크층 30 : 절연막

40 : 제너 다이오드 50 : 전극

51 : 양 전극 52 : 음 전극

60 : 반사막 70 : 발광 소자

80 : 충진재 90 : 스템

본 발명은 발광 소자 패키지 및 그 제조방법에 관한 것으로 특히, 내전압 특성을 향상시킬 수 있는 발광 소자 패키지 및 그 제조방법에 관한 것이다.

발광 다이오드(Light Emitting Diode: LED)는 전류를 빛으로 변환시키는 잘 알려진 반도체 발광 소자로서, 1962년 GaAsP 화합물 반도체를 이용한 적색 LED가 상품화 된 것을 시작으로 GaP:N 계열의 녹색 LED와 함께 정보 통신기기를 비롯한 전자장치의 표시 화상용 광원으로 이용되어 왔다.

이러한 LED에 의해 방출되는 광의 파장은 LED를 제조하는데 사용되는 반도체 재료에 따른다. 이는 방출된 광의 파장이 가전자대(valence band) 전자들과 전도대(conduction band) 전자들 사이의 에너지 차를 나타내는 반도체 재료의 밴드갭(band-gap)에 따르기 때문이다.

질화 갈륨 화합물 반도체(Gallium Nitride: GaN)는 높은 열적 안정성과 폭넓 은 밴드갭(0.8 ~ 6.2eV)에 의해 고출력 전자소자 개발 분야에서 많은 주목을 받아왔다. 이에 대한 이유 중 하나는 GaN이 타 원소들(인듐(In), 알루미늄(Al) 등)과 조합되어 녹색, 청색 및 백색광을 방출하는 반도체 층들을 제조할 수 있기 때문이다.

이와 같이 방출 파장을 조절할 수 있기 때문에 특정 장치 특성에 맞추어 재료의 특징들에 맞출 수 있다. 예를 들어, GaN를 이용하여 광기록에 유익한 청색 LED와 백열등을 대치할 수 있는 백색 LED를 만들 수 있다.

또한, 종래의 녹색 LED의 경우에는 처음에는 GaP로 구현이 되었는데, 이는 간접 천이형 재료로서 효율이 떨어져서 실용적인 순녹색 발광을 얻을 수 없었으나, InGaN 박박성장이 성공함에 따라 고휘도 녹색 LED 구현이 가능하게 되었다.

이와 같은 이점 및 다른 이점들로 인해, GaN 계열의 LED 시장이 급속히 성장하고 있다. 따라서, 1994년에 상업적으로 도입한 이래로 GaN 계열의 광전자장치 기술도 급격히 발달하였다.

GaN 발광 다이오드의 효율은 백열등의 효율을 능가하였고, 현재는 형광등의 효율에 필적하기 때문에, GaN 계열의 LED 시장은 급속한 성장을 계속할 것으로 예상된다.

이러한 LED와 같이, 반도체 소자 중 내전압 특성이 약한 소자는 측정이나 패키징 공정을 수행할 때 발생하는 정전기나 서지(surge) 전압으로 소자의 수명을 다하는 문제점을 내포하는데, 이러한 내전압 특성이 약한 소자를 보호하기 위하여 제너 다이오드(zener diode)가 사용되기도 한다.

이와 같이, 내전압 특성이 약한 소자를 보호하기 위하여 사용되는 제너 다이오드는, 역방향에서만 제너 항복이 발생하는 PN 접합 제너 다이오드의 형태로 사용하거나, 제너 다이오드 두 개를 같은 극성끼리 직렬로 연결하여 PNP 또는 NPN 접합 구조로서 순방향과 역방향의 양쪽 영역에서 제너 항복이 발생하도록 하는 양방향 문턱 전압 특성을 갖는 제너 다이오드를 이용할 수 있다.

이러한 양방향 문턱 전압 특성을 갖는 제너 다이오드를 LED와 같은 소자에 연결할 경우는 제너 다이오드는 두 단자의 극성이 같으므로 극성에 관계 없이 내전압을 향상시키려는 소자와 병렬로 연결할 수 있다.

따라서, 제너 다이오드가 연결된 내전압 특성이 취약한 소자에 서지 전압이 발생하게 되면, 과전류가 정전기에 취약한 소자쪽으로 흐르지 않고 제너 전압 근처에서 제너 항복이 발생하여 저항값이 작게 된 제너 다이오드 쪽으로 과전류가 바이패스하게 되어 소자를 보호하게 된다.

이러한 제너 다이오드를 LED 패키지에 구현하기 위해서는, 별도의 제너 다이오드를 사용하여 와이어 본딩 방법에 의하여 전기적으로 연결함으로써 구현하는 방법과, 실리콘 기판에 고농도의 불순물을 도핑(doping)하는 이미 널리 알려진 반도체 공정을 이용하여 실리콘 기판에 제너 다이오드를 내장(embedment)시킨 실리콘 서브 마운트를 사용하여 패키징하는 방법이 있다.

도 1은 종래의 제너 다이오드가 내장된 실리콘 서브 마운트를 사용하여 제작된 3색(RGB) 멀티 칩 LED 패키지의 일례를 나타내고 있다.

일반적으로 실리콘 서브 마운트에 제너 다이오드(7)를 내장하기 위하여는 0.1ohm/cm 이하의 저항을 갖는 실리콘 기판(1)을 사용하여 적색, 녹색, 및 청색 LED(2: 2a, 2b, 2c)가 장착될 장착부(3)와, 이 장착부(3)가 형성된 기판(1)의 전면과 후면을 관통하는 관통홀(4)을 벌크 마이크로 머시닝(bulk micro machining) 방법 등에 의하여 형성한다.

또한 금속배선(5)과 실리콘 기판(1)과의 전기적 절연을 위하여 열적 산화(thermal oxidation) 방법 등에 의하여 절연막(6)을 형성한다. 그리고 이 절연막(6)을 패터닝(patterning)하여 제너 다이오드(7)를 실리콘 기판(1) 상에 내장하여 도 2와 같이 양방향 문턱전압 특성을 갖도록 금속배선(5)과 전기적으로 연결한다.

그리고 기판(1) 후면의 금속배선과 전기적으로 연결된 PCB 기판(미도시)에 전원 공급 시 관통홀의 금속배선을 통하여 기판 앞면의 금속배선 상에 전도성 접착제(8)에 의하여 본딩되어 있는 LED(2)에 전기적으로 연결되도록 금속배선(5)을 형성한다. 이후, 충진제(9)를 LED(2)가 장착된 장착부(3)에 충진하여 패키징한다.

이러한 종래의 LED 패키지는 도 2의 적색 LED(2a)와 연결된 Ra와 Rc에 구동전압(driving voltage)을 제너 항복 전압 이상으로 인가하게 되면, 실리콘 기판(1)을 통한 크로스 토크(cross talk)에 의하여 Ga 또는 Ba에 전압을 인가하지 않아도 녹색 LED(2b) 또는 청색 LED(2c)가 발광되는 문제점이 있다.

일반적으로 제너 항복 전압은 LED 구동 전압보다 높고, 단일 LED를 이용할 경우에는 제너 항복 전압 이상으로 구동전압을 인가할 필요성이 없으므로 크로트 토크 현상이 나타나지 않으나, 둘 이상의 LED를 직렬로 연결하여 구동할 경우에는 구동전압을 제너 항복 전압 이상으로 인가할 필요성이 있고, 이로 인하여 실리콘 기판(1)을 통한 크로스 토크 현상이 발생할 수 있게된다.

또한 LCD TV나 모니터 등의 백라이트 유닛(backlight unit) 및 조명장치 등과 같이 상기의 LED 패키지를 여러 개 배열하여 높은 구동전압을 인가하여야 하는 경우에는 그 문제가 더욱 심각해 진다.

본 발명이 이루고자 하는 기술적 과제는, 절연층을 포함하는 PNP(NPN) 또는 PN(NP) 구조의 제너 다이오드를 내장한 실리콘 서브 마운트를 제공함으로써, RGB 멀티 칩 발광 소자 패키지 제작 시 구동전압 증가에 따른 크로스-토크(cross-talk) 현상을 방지할 수 있는 발광 소자 패키지 및 그 제조방법을 제공하는 데 있다.

상기 기술적 과제를 이루기 위하여, 본 발명은, 발광 소자 패키지에 있어서, 전기적으로 적어도 두 부분으로 분리된 반도체층을 포함하는 패키지 바디와; 상기 패키지 바디에 형성된 형성된 적어도 한 쌍의 전극과; 상기 패키지 바디의 적어도 일측과 상기 적어도 하나의 전극 사이에 연결되며, 상기 패키지 바디의 전도성과 반대 극성의 도핑영역을 포함하는 제너 다이오드를 포함하여 구성되는 것이 바람직하다.

상기 패키지 바디는, 실리콘 반도체로 형성된 층을 포함하여 형성될 수 있으며, 이러한 패키지 바디에는 절연막이 피복될 수 있다.

이러한 패키지 바디는, 제1층과; 상기 제1층 상에 위치하는 절연층과; 상기 절연층 상에 위치하는 제2층을 포함하여 구성될 수 있다. 이때, 상기 제1층은, 수직 방향으로 형성된 절연막에 의하여 전기적으로 두 부분으로 분리될 수 있다.

한편, 상기 도핑영역은, 상기 제1층의 적어도 일측에 형성될 수 있다.

상기 전극은, 상기 패키지 바디에 형성되는 관통홀을 통하여 상기 상측면과 하측면에 연결될 수 있고, 또한, 상기 패키지 바디의 외측면을 통하여 상기 상측면과 하측면에 연결되어 형성될 수 있다.

상기 패키지 바디의 상측면에는, 발광 소자가 장착되는 장착부가 형성될 수 있으며, 이러한 장착부는 상기 패키지 바디에서 내측으로 함몰된 형상인 것이 바람직하다.

또한, 상기 전극에 결합되는 발광 소자와; 상기 발광 소자 상측에 충진되는 충진재를 더 포함할 수 있다.

한편, 상기 발광 소자는 복수로 장착될 수 있으며, 이러한 복수의 발광 소자는 단일 색상의 광을 발광하거나, 상기 복수의 발광 소자의 적어도 일부는 각각 적색, 녹색, 및 청색의 광을 발광할 수 있다.

또한, 상기 전극 상에는 반사막을 더 포함할 수 있다.

상기 기술적 과제를 이루기 위한 다른 관점으로서, 본 발명은, 발광 소자 패키지의 제조방법에 있어서, 제1층과 제2층 사이에 절연층이 형성된 기판에 관통홀을 형성하는 단계와; 상기 기판 외측면에 절연막을 형성하는 단계와; 상기 기판의 제1층을 전기적으로 적어도 두 부분으로 분리하는 단계와; 상기 제1층의 적어도 일 부분에 상기 제1층의 전도성과 반대의 전도성을 갖는 도핑영역을 형성하는 단계와; 상기 기판의 상측면과 하측면을 연결하는 적어도 한 쌍의 전극을 형성하는 단계를 포함하여 구성되는 것이 바람직하다.

이하, 첨부된 도면을 참고하여 본 발명에 의한 실시예를 상세히 설명하면 다음과 같다.

<제1실시예>

도 3에서 도시하는 바와 같이, 본 발명은 제1층(11)과 제2층(13) 사이에 절연층(insulation layer; 12)이 있는 기판(10)을 이용하며, 그 일례로서, 실리콘 반도체로 형성되는 제1층(11)과 절연체인 제2층(13)을 포함하는 Silicon-on-insulator(SOI) 기판을 이용한다.

즉, SOI 기판(10)을 사용하여, 이러한 기판(10)의 전후면에 마스크층(mask layer; 20)을 형성하거나 이미 마스크층(20)이 형성된 기판(10)을 이용하여, 전면의 제2층(13) 상에는 발광 소자를 장착하기 위한 장착부(14)가 형성될 영역을 마스크 패턴 을 형성한다.

또한, 후면의 제1층(11) 상에 상기 발광 소자와 전기적으로 연결하기 위한 관통홀들이 형성될 영역과, 제1층(11)을 전기적으로 분리하기 위한 분리홀들이 형성될 영역을 마스크 패터닝한다.

이후, 도 4에서와 같이 상기 마스크층(20) 패턴을 이용하여 기판(10)를 벌크 식각(벌크 마이크로머시닝)하여 발광 소자 장착을 위한 장착부(14)와 관통홀(15)을 형성하고, 또한, 제1층(11)을 전기적으로 분리하기 위한 분리홀(16)을 형성한다.

상기의 벌크식각 방법으로는 습식식각(wet etching) 방법, 건식식각(dry etching) 방법, 레이저 드릴링(laser drilling) 방법 등을 이용할 수 있다.

본 실시예에서는 제2층(13)으로서 [100] 방향(Orientation) 단결정 기판을 사용하여 KOH 용액, TMAH, 또는 EDP와 같은 이방성 습식 식각 용액을 사용하여 장착부(14)를 형성하였다.

그리고 관통홀(15) 및 분리홀(16)은 건식 식각 방법의 대표적인 방법인 딥 반응성 이온식각(deep reactive ion etching) 방법에 의하여 형성하였다.

상기의 방법으로 장착부(14) 형성시 이상적으로는 54.74도의 경사각을 갖는 장착부(14)를 형성하게 되는데, 실질적으로 이러한 경사각은 50도 내지 60도 사이의 각도를 이룰 수 있다.

또한, 발광 소자의 장착부(14)의 폭과 깊이는 발광 소자의 크기나 두께에 따라 다를 수 있으며, 발광 소자의 측면에서 발광되는 빛을 최대한 효율적으로 사용할 수 있도록 한다.

이러한 장착부(14) 및 관통홀(15)을 형성하기 위한 식각법으로는, 상기 장착부(14)가 형성될 영역 및 관통홀(15)이 형성될 영역 중 어느 하나만을 먼저 마스크층(20)으로 패터닝 한 후 1차 식각을 진행한 후에 다른 하나를 패터닝하여 2차 식각함으로써, 장착부(14)의 깊이와 관통홀(15)의 깊이 비를 조절할 수 있다.

또한 동일한 방법으로 관통홀(15)과 기판(10)의 제1층(11)을 분리하기 위한 분리홀(16)의 식각 깊이 비도 조절 할 수 있다.

그리고 추후 전면전극과 후면전극을 전기적으로 연결하기 위하여 형성한 관통홀(15)은 양(positive) 전극과 음(negative) 전극을 분리하기 위하여 양 전극용 관통홀과 음 전극용 관통홀로 구분하여 형성하는 것이 더욱 바람직하다.

또한, 기판(10)의 제1층(11)을 분리하기 위한 분리홀(16)은 SOI 기판(10)의 절연층(12)이 노출되거나, 제2층(13)이 노출되도록 충분히 식각하여 제1층(11)이 완전히 분리되도록 한다.

한편, 상기 장착부(14) 및 관통홀(15)을 형성하기 위한 마스크층(20)은 실리콘 물질을 식각할 때 장시간 동안 마스크로 사용할 수 있는 물질이어야 하며, 일반적으로 실리콘 질화막(silicon nitride film)이나 실리콘 산화막(silicon oxide film)이 사용된다.

다음에는, 상기의 장착부(14) 형성시 사용된 마스크층(20)을 식각하여 제거한 후에, 도 5에 도시한 바와 같이, 기판(10)과 추후 형성되는 전극의 전기적 절연을 위한 절연막(30)을 기판(10) 상에 형성한다.

상기 절연막(30)은 후 공정에서 제너 다이오드 형성 시 도핑(doping)을 위한 마스크 역할을 동시에 수행할 수 있는 물질을 선택하는 것이 더욱 바람직하다.

이러한 절연막(30)으로는, 일반적으로 널리 사용되고 있는 열적 산화(thermal oxidation) 방법에 의한 실리콘 산화막(silicon oxide film)을 이용할 수 있으며, 그 외에 LPCVD 방법 또는 PECVD 방법에 의한 LTO(low temperature oxide) 막이나, 실리콘 질화막(silicon nitride film) 등도 이용이 가능하고, 스퍼터링(sputtering) 방법에 의한 스퍼터 산화막(sputter oxide)도 이용될 수 있다.

한편, 상기 절연막(30)은 기판(10)의 제1층(11)을 전기적으로 분리하기 위한 분리홀(16)에도 형성되어 절연부(32)를 형성한다.

이후에는, 상기 기판(10)의 제1층(11)에 제너 다이오드(40; 도 6 참고)를 형성한다. SOI 기판을 사용하는 본 발명의 제너 다이오드(40)는, 역방향에서만 제너 항복이 발생하는 PN 제너 다이오드(40)의 형태로 사용하거나, 제너 다이오드 두 개(40)를 같은 극성끼리 연결하여 PNP 또는 NPN 구조로 순방향과 역방향의 양쪽 영역에서 제너 항복이 발생하도록 하는 양방향 문턱 전압 특성을 갖는 제너 다이오드(40) 모두에 이용할 수 있다.

이러한 상기의 제너 다이오드(40) 형성을 위한 제1층(11)은 0.1ohm/cm 이하의 저항(resistivity)을 갖는 N-형 또는 P-형의 반도체 기판을 이용하는 것이 바람직하다.

상술한 제너 다이오드(40) 형성을 위한 과정의 일례로는 도 5에 도시한 바와 같이, 제1층(11)을 분리하기 위한 분리홀(16)에 의하여 전기적으로 상호 분리된 제1층(11)의 양측에 이 제1층(11)과 다른 극성의 불순물 도핑을 위하여 상기 절연막(30)의 일부를 습식 식각 또는 건식 식각하여 상기 제1층(11)의 일부가 노출되게 한다.

즉, 상기 전기적으로 분리된 제1층(11)의 일측의 절연막(30)을 식각하여 노출부(31)를 형성한다.

다음에, 상기 제1층(11)의 도핑영역(41)에 불순물(도펀트; dopant)을 도핑하게 되는데, 제1층(11)이 N-형 반도체 기판인 경우에는 보론(B) 등의 P-형의 불순물을 도핑(doping)하고 반대로, 제1층(11)이 P-형 반도체 기판인 경우에는 안티몬(Sb) 등의 N-형의 불순물을 도핑(doping)한다.

이때, 이러한 도핑 공정으로 인하여 제1층(11)의 상기 절연막(30)이 노출된 노출부(31) 측에는 변성된 막(미도시)이 형성되고, 상기 도핑영역(41) 표면에는 절연층(미도시)이 형성된다.

예를 들어, 제1층(11)으로 N-형 반도체 기판을 사용하고 상기 도핑 공정을 위한 소스가 보론(B)인 경우 보론 글라스막이 형성되는데, 이 보론 글라스막을 습식 식각 방법 또는 건식 식각 방법으로 제거하고 도 6과 같이 도핑영역(41)과 각각 전기적으로 연결되는 한 쌍의 전극(50: 51, 52)을 형성 함으로서 PNP 또는 NPN 구조의 양방향 문턱 전압 특성을 갖는 제너 다이오드(40)를 구현 할 수 있다.

한편, 적색(R), 녹색(G), 및 청색(B) 발광 소자가 결합되는 멀티 칩 발광 소자 패키지인 경우에는 이러한 복수의 발광 소자에 대한 제너 다이오드에 대하여도 동일한 방법으로 공정을 수행하여 제작할 수 있다.

상기의 전극(50)을 형성하는 방법으로는, 먼저, 기판(10)의 전면 또는 후면에 포토 레지스트를 도포하고 노광, 현상하여 양 전극(51)과 음 전극(52)을 서로 분리시키고, 관통홀(15)을 통하여 기판(10)의 전면에 형성된 전극(51, 52)과 기판(10)의 후면에 형성된 전극(51, 52)이 상호 연결되도록 패터닝한다.

그 후에, 스퍼터링 방법 또는 E-beam 증착법(evaporation) 등으로 기판(10)의 전면 또는 후면에 전극 형성을 위한 금속을 증착한다. 이때, 관통홀(15)에 전극 형성을 위한 금속이 증착되어도 무방하다. 이러한 금속을 증착하기 전에 결합금속(seed metal)을 먼저 증착할 수도 있다.

다음에, 상기 증착된 금속을 리프트 오프(lift-off)하여 전면 또는 후면의 전극(50)을 형성한다.

그리고 상기 금속이 증착된 반대면에 결합금속(도시되지 않음)을 증착한 후 포토 레지스터를 도포하고 노광, 현상하여 양 전극과 음 전극이 서로 분리되도록 한다.

이후, 상기 기판(10)의 전면에 형성된 전극(50) 또는 후면에 형성된 전극(50)과 관통홀(15)을 통하여 연결되도록 패터닝하여 전기도금 또는 무전해 도금 방법으로 전면전극(50)와 후면전극(50)이 관통홀(15)을 통하여 전기적으로 연결되도록 형성한다.

한편, 상기 양 전극(51)과 음 전극(52)이 전기적으로 서로 절연되도록 결합금속을 식각(etching)하여 형성할 수 있다. 이러한 결합금속은 전기적 특성이 우수할 뿐만 아니라 절연막(30)과 접착력(adhesion)도 우수하여야 하며, 일반적으로 절연막으로 많이 사용되고 있는 실리콘 산화막과 접착력이 우수한 타이타늄(Ti), 크롬(Cr), 탄탈늄(Ta) 등을 접착층(adhesion layer)으로 사용할 수 있다.

또한, 전기적 특성이 좋으면서 반도체 공정으로 쉽게 증착할 수 있는 전극 금속의 대표적인 물질로써 금(Au), 구리(Cu), 알루미늄(Al)을 이용할 수도 있다.

이러한 전극 형성을 위한 금속은 후 공정 중 모듈의 부품을 결합할 때 고온에 노출되는데 이때, 접착층(adhesion layer)인 Ti나 Cr이 Au로 확산(diffusion) 되어 Au의 전기적 특성이 감소할 수 잇으므로 이를 방지 하고자 Ti, Cr의 접착층과 Au 사이에 백금(Pt), 니켈(Ni) 등의 확산방지층(diffusion barrier layer; 도시되지 않음)을 사용하여 Ti/Pt/Au 또는 Cr/Ni/Au, Cr/Cu/Ni/Au 구조(structure)의 전 극(50)을 형성 할 수 있다.

그 다음, 도 6에 도시한 바와 같이 전극(50)을 형성한 후 추후 장착될 발광 소자에서 방출되는 광의 추출 효율을 향상시키기 위하여 장착부(14)의 바닥면과 경사면에 반사막(reflective layer; 60)를 형성한다.

이러한 반사막(60)을 위한 물질로는 반사도가 우수한 알루미늄(Al) 또는 은(Ag)을 사용할 수 있다.

그 형성 방법으로는, 먼저 전면에 포토 레지스트를 코팅하고, 노광, 현상하여 발광 소자가 장착되는 바닥면 또는 장착부(14)의 경사면이 노출되게 패터닝하여 스퍼터링 방법 또는 E-beam 증착법과 같은 방법으로 반사막(60) 금속을 증착한 후에 리프트 오프하여 형성할 수 있다.

또한, 전면에 반사막(60) 금속을 증착하고 패터닝 후 불필요한 부분을 식각하는 공정으로 반사막(60)을 형성할 수 있다.

이때, 반사막(60) 형성을 위한 금속은 양 전극(51) 및 음 전극(52)에 동시에 연결되거나 겹쳐지지 않게 형성하여 전기적으로 단락이 발생하지 않게하여야 하며, 발광 소자의 전극과 접합하기 위하여 전극(50) 상에 솔더(solder) 또는 Au 스터드 펌프(stud pump; 71; 도 7 참고)가 형성되는 영역에는 반사막(60) 금속이 형성되지 않도록 하는 것이 더욱 바람직하다.

그 다음에는, 도 7에 도시된 바와 같이 전도성 솔더(solder) 또는 Au 스터드(71)를 이용하여 전극(51, 52) 상에 발광 소자(70)를 전기적으로 연결되도록 접합한 후, 형광체(phosphor) 또는 실리콘 젤(silicon gel)이나 투광성이 우수한 에 폭시(epoxy) 등을 이용하는 충진재(80)를 발광 소자(70)가 장착된 장착부(14)를 충진한다.

이러한 발광 소자(70) 접합과 충진재(80)를 충진하는 공정은 기판(10)을 서브 마운트 또는 패키지 단위로 절삭(dicing)한 후 이루어질 수 있고, 상술한 발광 소자(70) 접합과 충진재(80)를 충진하는 공정이 이루어진 후에 기판(10)을 절삭하여 패키징 할 수도 있다.

상기의 발광 소자(70)를 접합하기 위한 솔더 물질로는 골드틴(AuSn), 레드틴(PbSn), 인듐(In) 등을 이용할 수 있으며, E-beam 증착법과 같은 방법으로 발광 소자(70)를 접합할 수 있다.

그 다음, 필요에 따라 발광 소자(70)에서 방출된 빛의 분포를 제어하기 위하여 도안된 형상을 갖는 렌즈(미도시)를 형성하거나 부착하여 패키징 할 수 있다.

이후에는 도 8에서 도시하는 바와 같이, 발광 소자(70)에 전원 공급을 위한 전극배선(91)이 형성된 스템(90)에 상기의 발광 소자(70)가 접합된 서브 마운트 또는 패키지를 접합하여 다양한 용도의 발광 소자 조명장치를 형성할 수 있다.

상기와 같이 SOI 기판(10)을 사용하여 전기적으로 상호 분리된 기판에 제너 다이오드를 형성함으로써 구동전압 증가에 따른 크로스-토크(cross-talk) 현상을 제거할 수 있다.

<제2실시예>

이하, 본 발명의 제2실시예로서, 도면을 참고하여 제너 다이오드 형성을 위한 다른 방법을 설명한다. 본 실시예에서 설명되지 않는 부분들은 상기 제1실시예 와 동일할 수 있다.

발광 소자 장착부(14)와 관통홀(15)이 형성된 기판(10) 상에 절연막(30)이 형성된 상태에서, 상술한 제너 다이오드(40) 형성을 위한 다른 방법으로는 도 9에 도시하는 바와 같다.

즉, 기판(10)의 제1층(11) 상에는 P-N 분리를 위한 분리홀(16)과, 이 분리홀(16)에 형성된 절연부(32)에 의하여 제1층(11)이 전기적으로 상호 분리되어 있고, 이와 같이, 전기적으로 분리되어 있는 제1층(11)의 어느 한 부분에만 제1층(11)과 다른 극성을 가지는 불순물을 도핑하기 위하여, 상기 제1실시예와 동일한 방법으로 절연막(30)의 일부를 패터닝하여 제1층(11)의 일부분이 노출되게 한다.

다음에, 상기 제1층(11)의 도핑 영역(41)에 불순물(도펀트; dopant)을 도핑하게 되는데, 제1층(11)이 N-형 반도체 기판인 경우에는 보론(B) 등의 P-형의 불순물을 도핑(doping)하고 반대로, 제1층(11)이 P-형 반도체 기판인 경우에는 안티몬(Sb) 등의 N-형의 불순물을 도핑(doping)한다.

이때, 이러한 도핑 공정으로 인하여 제1층(11)의 상기 절연층(30)이 노출된 노출부(31) 측에는 변성된 막(미도시)이 형성되고, 상기 도핑영역(41) 표면에는 절연층(미도시)이 형성된다.

이후, 이러한 절연층을 습식 식각 방법 또는 건식 식각 방법으로 제거하고, 도핑영역(41)과 각각 전기적으로 연결되는 한 쌍의 전극(50: 51, 52)을 형성 함으로서 PN 또는 NP 구조의 특성을 갖는 제너 다이오드(40)를 구현 할 수 있다.

<제3실시예>

이하, 본 발명의 제3실시예를 도면을 참고하여 설명한다. 본 실시예에서 설명되지 않는 부분들은 상기 제1실시예와 동일할 수 있다.

도 10에서 도시하는 바와 같이, 기판(10) 상에서 관통홀(17)의 형성 위치를 기판(substrate) 상부나 발광 소자 장착부(14) 내부가 아닌 기판(10)의 측벽을 따라 형성할 수도 있다.

즉, 기판(10)의 패키지 분리 영역 상에 관통홀(17)을 형성하고, 이러한 관통홀(17)은 패키지가 개개로 분리되는 경우에 패키지 바디의 외측면이 될 수 있다.

도 10에서 도시하는 바와 같이, 한 쌍의 전극(50: 51, 52)은 이러한 관통홀(17)을 통하여 전면과 후면이 연결되고, 이는 패키지가 분리되었을 경우에, 패키지 바디의 일방향 외측면을 따라 서로 연결되는 구조가 된다.

또한, 도시하는 바와 같이, 상기 장착부(14)에는 복수의 발광 소자 뿐 아니라 하나의 발광 소자가 장착될 수도 있고, 이러한 장착부(14)는 도 10과 같이, 함몰된 형상으로 형성되지 않고, 기판(10)의 상측면에 발광 소자가 장착될 수도 있다.

한편, 도 10과 달리, 발광 소자는 와이어에 의하여 전극(50)과 연결될 수 있으며, 수평형 발광 소자인 경우에는 발광 소자의 두 개의 전극이 모두 와이어에 의하여 연결될 수 있고, 수직형 발광 소자인 경우에는 일측 전극은 상기 전극(50)과 결합되고 나머지 하나의 전극이 상기 전극(50)과 와이어로 연결될 수도 있다.

상기 실시예는 본 발명의 기술적 사상을 구체적으로 설명하기 위한 일례로서, 본 발명은 상기 실시예에 한정되지 않으며, 다양한 형태의 변형이 가능하고, 이러한 기술적 사상의 여러 실시 형태는 모두 본 발명의 보호범위에 속함은 당연하다.

이상과 같은 본 발명은 다음과 같은 효과가 있는 것이다.

첫째, 멀티 칩 발광 소자 패키지 제작시 구동전압 증가에 따른 크로스-토크(cross-talk) 현상을 제거할 수 있다.

둘째, 이러한 효과는 싱글 칩을 여러 개 사용하여 발광 소자 패키지 제작 시에도 이용될 수 있을 뿐 아니라, 패키지 제작 시 정전기 또는 서지 전압 등에 의하여 발생하던 불량을 크게 감소시킬 수 있다.

셋째, 이와 같이, 정전기 또는 서지 전압에 의한 불량을 감소시킬 수 있어서 생산 수율 향상이 기대되며 또한 발광 소자 패키지의 수명과 신뢰성이 크게 향상될 수 있다.

Claims

발광 소자 패키지에 있어서,

전기적으로 적어도 두 부분으로 분리된 반도체층을 포함하는 패키지 바디와;

상기 패키지 바디에 형성된 형성된 적어도 한 쌍의 전극과;

상기 패키지 바디의 적어도 일측과 상기 적어도 하나의 전극 사이에 연결되며, 상기 패키지 바디의 전도성과 반대 극성의 도핑영역을 포함하는 제너 다이오드를 포함하여 구성되는 것을 특징으로 하는 발광 소자 패키지.
제 1항에 있어서, 상기 패키지 바디는,

실리콘 반도체로 형성된 층을 포함하여 형성된 것을 특징으로 하는 발광 소자 패키지.
제 1항에 있어서, 상기 패키지 바디에는, 절연막이 피복된 것을 특징으로 하는 발광 소자 패키지.
제 1항에 있어서, 상기 패키지 바디는,

제1층과;

상기 제1반도체층 상에 위치하는 절연층과;

상기 절연층 상에 위치하는 제2층을 포함하여 구성되는 것을 특징으로 하는 발광 소자 패키지.
제 4항에 있어서, 상기 제1층은, 전기적으로 적어도 두 부분으로 분리된 것을 특징으로 하는 발광 소자 패키지.
제 5항에 있어서, 상기 제1층은, 수직 방향으로 형성된 절연부에 의하여 전기적으로 두 부분으로 분리된 것을 특징으로 하는 발광 소자 패키지.
제 5항에 있어서, 상기 도핑영역은, 상기 제1층의 적어도 일측에 형성된 것을 특징으로 하는 발광 소자 패키지.
제 1항에 있어서, 상기 전극은, 상기 패키지 바디의 상측면과 하측면에 연결된 것을 특징으로 하는 발광 소자 패키지.
제 8항에 있어서, 상기 전극은, 상기 패키지 바디에 형성되는 관통홀을 통하여 상기 상측면과 하측면에 연결된 것을 특징으로 하는 발광 소자 패키지.
제 8항에 있어서, 상기 전극은, 상기 패키지 바디의 외측면을 통하여 상기 상측면과 하측면에 연결된 것을 특징으로 하는 발광 소자 패키지.
제 1항에 있어서, 상기 패키지 바디의 상측면에는, 발광 소자가 장착되는 장착부가 형성된 것을 특징으로 하는 발광 소자 패키지.
제 11항에 있어서, 상기 장착부는, 상기 패키지 바디에서 내측으로 함몰된 형상인 것을 특징으로 하는 발광 소자 패키지.
제 1항에 있어서,

상기 전극에 결합되는 발광 소자와;

상기 발광 소자 상측에 충진되는 충진재를 더 포함하는 것을 특징으로 하는 발광 소자 패키지.
제 13항에 있어서, 상기 발광 소자는 복수인 것을 특징으로 하는 발광 소자 패키지.
제 14항에 있어서, 상기 복수의 발광 소자의 적어도 일부는 각각 적색, 녹색, 및 청색의 광을 발광하는 것을 특징으로 하는 발광 소자 패키지.
제 1항에 있어서, 상기 전극 상에는 반사막을 더 포함하는 것을 특징으로 하는 발광 소자 패키지.
발광 소자 패키지의 제조방법에 있어서,

제1층과 제2층 사이에 절연층이 형성된 기판에 관통홀을 형성하는 단계와;

상기 기판 외측면에 절연막을 형성하는 단계와;

상기 기판의 제1반도체층을 전기적으로 적어도 두 부분으로 분리하는 단계와;

상기 제1층의 적어도 일부분에 상기 제1층의 전도성과 반대의 전도성을 갖는 도핑영역을 형성하는 단계와;

상기 기판의 상측면과 하측면을 연결하는 적어도 한 쌍의 전극을 형성하는 단계를 포함하여 구성되는 것을 특징으로 하는 발광 소자 패키지의 제조방법.
제 17항에 있어서, 상기 관통홀을 형성하는 단계의 이전 또는 동시에 상기 기판 상에 발광 소자가 장착되는 장착부를 형성하는 단계를 더 포함하는 것을 특징으로 하는 발광 소자 패키지의 제조방법.
제 18항에 있어서, 상기 관통홀은, 상기 장착부에 형성되는 것을 특징으로 하는 발광 소자 패키지의 제조방법.
제 17항에 있어서, 상기 관통홀은, 상기 기판의 패키지 구분 영역에 형성되는 것을 특징으로 하는 발광 소자 패키지의 제조방법.
제 17항에 있어서, 상기 전극을 형성하는 단계 이후에는, 상기 전극 상에 반사막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 발광 소자 패키지의 제조방법.
제 17항에 있어서, 상기 기판의 제1층을 전기적으로 적어도 두 부분으로 분리하는 단계는,

상기 제1층에 분리홀을 형성하는 단계와;

상기 분리홀에 상기 절연부를 형성하는 단계를 포함하여 구성되는 것을 특징으로 하는 발광 소자 패키지의 제조방법.