KR100976497B1 - 발광 소자 패키지 및 그 제조방법 - Google Patents
발광 소자 패키지 및 그 제조방법 Download PDFInfo
- Publication number
- KR100976497B1 KR100976497B1 KR1020080018371A KR20080018371A KR100976497B1 KR 100976497 B1 KR100976497 B1 KR 100976497B1 KR 1020080018371 A KR1020080018371 A KR 1020080018371A KR 20080018371 A KR20080018371 A KR 20080018371A KR 100976497 B1 KR100976497 B1 KR 100976497B1
- Authority
- KR
- South Korea
- Prior art keywords
- light emitting
- emitting device
- transistor
- package
- region
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 25
- 238000000034 method Methods 0.000 title claims description 66
- 239000004065 semiconductor Substances 0.000 claims abstract description 25
- 239000000758 substrate Substances 0.000 claims description 41
- 230000008569 process Effects 0.000 claims description 22
- 239000002019 doping agent Substances 0.000 claims description 8
- 230000005669 field effect Effects 0.000 claims description 5
- 239000000945 filler Substances 0.000 claims description 5
- 239000007943 implant Substances 0.000 claims description 2
- 238000002513 implantation Methods 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 34
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 18
- 239000010931 gold Substances 0.000 description 18
- 229910052710 silicon Inorganic materials 0.000 description 18
- 239000010703 silicon Substances 0.000 description 18
- 229910052751 metal Inorganic materials 0.000 description 17
- 239000002184 metal Substances 0.000 description 17
- 239000000463 material Substances 0.000 description 14
- 239000011651 chromium Substances 0.000 description 13
- 239000010949 copper Substances 0.000 description 11
- 238000005530 etching Methods 0.000 description 9
- 229910052804 chromium Inorganic materials 0.000 description 8
- 239000010936 titanium Substances 0.000 description 8
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 7
- 238000010586 diagram Methods 0.000 description 7
- 229910052737 gold Inorganic materials 0.000 description 7
- 238000009713 electroplating Methods 0.000 description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- 238000009792 diffusion process Methods 0.000 description 5
- 239000012535 impurity Substances 0.000 description 5
- 235000012431 wafers Nutrition 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 239000000919 ceramic Substances 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 229910052719 titanium Inorganic materials 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 238000007772 electroless plating Methods 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 3
- 238000011160 research Methods 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 229910000679 solder Inorganic materials 0.000 description 3
- 229910052715 tantalum Inorganic materials 0.000 description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000010292 electrical insulation Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- YBGJZYCWGNYUMA-UHFFFAOYSA-M [Cl-].[P+]=O Chemical compound [Cl-].[P+]=O YBGJZYCWGNYUMA-UHFFFAOYSA-M 0.000 description 1
- 239000012790 adhesive layer Substances 0.000 description 1
- 238000000347 anisotropic wet etching Methods 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000006071 cream Substances 0.000 description 1
- 238000000708 deep reactive-ion etching Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- RLOWWWKZYUNIDI-UHFFFAOYSA-N phosphinic chloride Chemical compound ClP=O RLOWWWKZYUNIDI-UHFFFAOYSA-N 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000002310 reflectometry Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 239000013589 supplement Substances 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0033—Processes relating to semiconductor body packages
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Led Device Packages (AREA)
- Led Devices (AREA)
Abstract
본 발명은 발광 소자 패키지 및 그 제조방법에 관한 것으로 특히, 구동 회로를 포함하는 발광 소자 패키지 및 그 제조방법에 관한 것이다. 이러한 본 발명은, 발광 소자 패키지에 있어서, 반도체로 형성되며, 발광 소자가 장착되는 패키지 바디와; 상기 패키지 바디에 형성되고, 상기 발광 소자와 연결되는 트랜지스터와; 상기 발광 소자 및 트랜지스터 중 적어도 어느 하나와 연결되는 전극을 포함하여 구성되는 것을 특징으로 한다.
발광 소자, 패키지, 트랜지스터, 전극, 내장.
Description
본 발명은 발광 소자 패키지 및 그 제조방법에 관한 것으로 특히, 구동 회로를 포함하는 발광 소자 패키지 및 그 제조방법에 관한 것이다.
발광 다이오드(Light Emitting Diode: LED)는 전류를 빛으로 변환시키는 잘 알려진 반도체 발광 소자로서, 1962년 GaAsP 화합물 반도체를 이용한 적색 LED가 상품화 된 것을 시작으로 GaP:N 계열의 녹색 LED와 함께 정보 통신기기를 비롯한 전자장치의 표시 화상용 광원으로 이용되어 왔다.
이후 꾸준히 LED의 효율을 개선하기 위한 연구, 개발이 이루어져 왔으며, 특히 기존의 광원을 대체할 정도의 광 특성을 가진 LED에 대한 관심이 커지고 있는 실정이다. 또한, LED에 대한 연구의 증가와 더불어 LED 패키지에 대한 연구도 활발히 이루어지고 있다.
보통 LED 패키지는 PLCC(Plastic leaded chip carrier) 패키지, 세라믹 패키지와 실리콘 패키지 등 3가지로 구분할 수 있다. PLCC 패키지는 플라스틱 리디드 칩 케리어 패키지라고 부르며, 플라스틱으로 된 패키지의 사방으로 리드가 위치하 는 패키지이다.
세라믹 패키지는 세라믹을 소정의 온도에서 소성하여 제작하는 패키지로 열전도성이 우수하여 열저항이 낮은 어플리케이션에 사용되고 있다.
최근에 출시되고 있는 실리콘 패키지는 세라믹 패키지와 유사하거나 더 우수한 열전도성의 실리콘 웨이퍼를 재료로 제작하여 우수한 열전도성과 낮은 프로파일을 실현한 패키지이다.
본 발명이 이루고자 하는 기술적 과제는, 발광 소자(LED)를 구동하기 위한 각 요소 기능을 패키지 내부에 구현함으로써 다양한 기능을 가지는 패키지를 제공할 수 있고, 이와 같이 LED를 구동하기 위한 각 요소 기능을 패키지 내부에 구현함으로써 효율적인 시스템 설계가 가능한 발광 소자 패키지 및 그 제조방법을 제공하는 데 있다.
상기 기술적 과제를 이루기 위한 제1관점으로서, 본 발명은, 발광 소자 패키지에 있어서, 반도체로 형성되며, 발광 소자가 장착되는 패키지 바디와; 상기 패키지 바디에 형성되고, 상기 발광 소자와 연결되는 트랜지스터와; 상기 발광 소자 및 트랜지스터 중 적어도 어느 하나와 연결되는 전극을 포함하여 구성되는 것을 특징으로 한다.
상기 기술적 과제를 이루기 위한 제2관점으로서, 본 발명은, 발광 소자 패키지에 있어서, 반도체로 형성되며, 발광 소자가 장착되는 패키지 바디와; 상기 패키지 바디에 형성되고, 상기 발광 소자와 연결되는 트랜지스터와; 상기 패키지 바디에 형성되고, 상기 트랜지스터와 연결되는 내부 컨트롤러와; 상기 발광 소자, 트랜지스터, 및 내부 컨트롤러 중 적어도 어느 하나와 연결되는 전극을 포함하여 구성되는 것을 특징으로 한다.
상기 기술적 과제를 이루기 위한 제3관점으로서, 본 발명은, 발광 소자 패키 지에 있어서, 구동 소자가 내장된 패키지 바디와; 상기 구동 소자에 연결되어 상기 패키지 바디에 장착되는 발광 소자를 포함하여 구성되는 것을 특징으로 한다.
상기 기술적 과제를 이루기 위한 제4관점으로서, 본 발명은, 발광 소자 패키지의 제조방법에 있어서, 반도체 기판 상에 발광 소자 장착을 위한 장착부 및 관통홀을 형성하는 단계와; 상기 기판 상에 도펀트 주입를 주입하여 트랜지스터 영역을 형성하는 단계와; 상기 기판의 상면 및 하면에, 상기 관통홀을 통하여 서로 연결되며 적어도 일부분이 상기 트랜지스터 영역과 연결되는 상면전극 및 하면전극을 형성하는 단계를 포함하여 구성되는 것을 특징으로 한다.
본 발명은 다음과 같은 효과가 있는 것이다.
우선, 트랜지스터를 포함하는 발광 소자 패키지는 발광 소자(LED) 구동에 필요한 주요 회로를 패키지 내에 실장하는 것이 가능하여, LED 구동에 필요한 회로를 선택하여 LED 패키지 설계에 포함함으로써 전체 시스템의 제작 비용 및 부품이 차지하는 공간을 현저히 절감시킬 수 있다.
또한, 이러한 발광 소자 패키지는 LED를 구동하기 위한 부가 회로의 사용을 경감시키며, 또한 부가 회로의 경감으로 인한 전체 모듈 부피를 줄임으로써 효율적인 회로설계가 가능하다.
이하, 첨부된 도면을 참고하여 본 발명에 의한 실시예를 상세히 설명하면 다음과 같다.
본 발명이 여러 가지 수정 및 변형을 허용하면서도, 그 특정 실시예들이 도면들로 예시되어 나타내어지며, 이하에서 상세히 설명될 것이다. 그러나 본 발명을 개시된 특별한 형태로 한정하려는 의도는 아니며, 오히려 본 발명은 청구항들에 의해 정의된 본 발명의 사상과 합치되는 모든 수정, 균등 및 대용을 포함한다.
층, 영역 또는 기판과 같은 요소가 다른 구성요소 "상(on)"에 존재하는 것으로 언급될 때, 이것은 직접적으로 다른 요소 상에 존재하거나 또는 그 사이에 중간 요소가 존재할 수도 있다는 것을 이해할 수 있을 것이다. 표면과 같은 구성 요소의 일부가 '내부(inner)'라고 표현된다면 이것은 그 요소의 다른 부분들 보다도 소자의 외측으로부터 더 멀리 있다는 것을 의미한다고 이해할 수 있을 것이다.
비록 제1, 제2 등의 용어가 여러 가지 요소들, 성분들, 영역들, 층들 및/또는 지역들을 설명하기 위해 사용될 수 있지만, 이러한 요소들, 성분들, 영역들, 층들 및/또는 지역들은 이러한 용어에 의해 한정되어서는 안 된다는 것을 이해할 것이다.
일반적인 발광 소자 패키지의 구동 시스템은 도 1에서 도시하는 바와 같이, 발광 소자(이하, LED) 패키지(20)에 LED(10)가 실장되어 있으며, LED 패키지(20)에는 LED(10)에 흐르는 전류를 단속하는 트랜지스터(transistor; 30)가 연결된다.
이때, LED(10)를 제어하는 컨트롤러(controller; 40)는 트랜지스터(30)에 결선되어 있다. 이와 같이 패키지는 LED(10)를 구동하기 위한 부가 회로들이 패키지(20) 외부에 배치되어 공간상, 비용상 상당한 부분을 차지할 수 있다.
본 발명에서는 반도체로 이루어지는 패키지 바디에 LED 구동에 필요한 기능 을 구현함으로써 소형의 다기능 패키지를 제공할 수 있다.
이와 같은 발광 소자 패키지는 실리콘을 이용하여 패키지 바디를 제작함으로써 일반 반도체 공정을 이용하여 제작할 수 있고, 통상의 MOS 공정으로 제작 가능한 전자 소자들을 실장 할 수 있다.
따라서 LED를 구동하기 위한 주변 회로를 패키지에 내장할 수 있으며, 이로 인해 제작 비용을 획기적으로 낮출 수 있으며 부품이 차지하는 면적도 상당 부분 감소할 수 있다. 이런 장점은 경박 간소화되고 있는 모바일 기기나, 비교적 많은 수의 LED를 사용하는 LED 전광판, LED 백라이트 유닛(back light unit; BLU) 등에 적용하기에 적합하다.
이와 같은 트랜지스터를 내장하는 LED 패키지는 실리콘 기판을 사용하여 기판의 전면에 LED 장착을 위한 장착부와, LED와 전기적 연결을 위한 관통홀(through hole)을 구성하고, 기판의 뒷면에 트랜지스터 및 제너 다이오드를 내장함을 주요 특징으로 한다.
이때, p-형 실리콘 기판인 경우 n-형 도펀트 물질을 주입하고, n-형 실리콘 기판인 경우에는 p-형 도펀트 물질의 불순물을 주입하여 트랜지스터의 소스(source) 전극, 드레인(drain) 전극, 및 게이트(gate) 전극을 형성한다.
또한, 제너 다이오드의 도핑영역을 양 전극 및 음 전극과 각각 전기적으로 연결되게 하여 p-n-p 또는 n-p-n 구조를 갖게 할 수 있다. 그리고 관통홀을 통하여 전면전극과 후면전극이 상호 연결 되도록 할 수 있다.
이때, 전면전극에 LED를 전기적으로 연결하고 LED가 장착된 장착부 부분을 평탄하게 충진하여 트랜지스터가 내장된 LED 패키지를 제작할 수 있다. 또한 LED 패키지를 이루는 기판과 렌즈가 접합된 웨이퍼 단위 패키지를 다이싱(dicing) 공정에 의하여 개별 패키지 단위로 분리시킨 후, 패키지의 후면전극과 트랜지스터 전극들을 회로기판(PCB)에 전기적으로 접합함으로써, 카메라 플레시(camera flash), 백라이트 유닛(BLU) 등에 적합한 트랜지스터가 내장된 LED 패키지 모듈을 제공할 수 있다.
<제1실시예>
이하, 도 2 및 도 3을 참고하여 본 발명의 제1실시예를 설명한다.
도 2에서 도시하는 바와 같이, 패키지 바디(100)에는 트랜지스터(120)가 내재될 수 있고, 또한 이러한 패키지 바디(100)에는 LED(110)가 별도로 제작되어 장착되거나, 패키지 바디(100)에 직접 형성될 수 있다.
패키지 바디(100)는 실리콘과 같은 반도체를 이용하여 형성될 수 있으며, 트랜지스터(120)는 패키지 바디(100) 내에 일반적인 반도체 공정을 이용하여 형성될 수 있다.
이때, 이러한 트랜지스터(120)는 LED(110)를 온-오프(on/off) 시키는 스위치로 동작할 수 있고, 이 트랜지스터(120)는 외부의 컨트롤러(200)와 전기적으로 연결되어 LED(110)를 제어할 수 있도록 한다.
한편, LED(110)를 스위칭하기 위해 트랜지스터(120)는 아날로그 방식과 디지털 방식으로 구동이 가능하다.
트랜지스터(120)를 아날로그 방식으로 구동하기 위해서는 트랜지스터(120)의 베이스 또는 게이트 단자에 연속적인 제어 전압을 인가함으로써 LED(110)에 흐르는 전류를 제어할 수 있다. 이를 위해서 컨트롤러(200)가 트랜지스터(120)를 제어하기 위한 소정의 전압 신호를 출력할 수 있다.
트랜지스터(120)를 디지털 방식으로 구동하기 위한 대표적인 방법은 펄스 폭 변조(Pulse Width Modulation; PWM) 방식이 있다. 이때, 컨트롤러(200)는 트랜지스터(120)를 소정의 펄스 폭으로 단속하기 위한 제어 전압을 트랜지스터(120)의 베이스 또는 게이트 단자에 인가한다.
이러한 LED 패키지의 구성의 일례는 도 3에서와 같다. 즉, LED 패키지는 실리콘 기판으로 제작된 패키지 바디(100) 내부에 반도체 공정으로 제작된 도선 패턴(140) 및 트랜지스터(120)가 형성되어 있으며, 이러한 패키지 바디(100) 상부에는 LED(110)가 위치한다.
이때, LED(110)가 장착되는 부분에는 도선 패턴(350)과 연결되는 상면 전극(도시되지 않음)이 위치하여, 이 상면 전극과 LED(110)의 전극이 서로 전기적으로 결합될 수 있다.
이와 같이 LED(110)가 결합되는 패키지 바디(100)의 상부는 소정의 가공을 통하여 전기적, 열역학적, 광학적으로 최적화된 형상으로 제작되는 것이 바람직하다.
이때, LED(110)의 일측 전극은 패키지 바디(100) 제작시에 형성되어 있는 도선 패턴(141)을 통해 후면 전극(130)과 연결될 수 있고, LED(110)의 타측 전극은 도선 패턴(142)을 통해 트랜지스터(120)에 연결될 수 있다.
이때, 트랜지스터(120)는 상술한 바와 같이, 도선 패턴(142)을 통해 LED(110)와 연결되고, 또한 도선 패턴(143, 144)을 통하여 각각 두 후면 전극(130)과 연결될 수 있다.
이때, 트랜지스터(120)는 제작 공정에 따라 바이폴라 트랜지스터(BJT; Bipolar Junction Transistor) 또는 MOSFET(Metal Oxide Semiconductor Field Effect Transistor)과 같은 전계효과 트랜지스터(FET)로 제작이 가능하다.
이와 같이, 트랜지스터(120)가 일체화된 LED 패키지(100)를 제작하기 위해서는 패키지(100) 제작을 위한 일반적인 반도체 공정 이외에 트랜지스터(120)를 제작하기 위한 소정의 반도체 공정이 추가될 수 있다.
예를 들어, 패키지 바디(100)를 이루는 실리콘 반도체 내에 적어도 한번 이상의 불순물(dopant) 확산 공정을 통하여 트랜지스터(120)를 제작할 수 있다. 즉, 패키지 바디(100)가 n-형 실리콘 반도체로 이루어진다면, 패키지 바디(100)의 일부분에 p-형 불순물 및 n-형 불순물을 차례로 확산시켜 트랜지스터를 제작할 수 있다.
이때, 상술한 바와 같이, 제작된 트랜지스터(120)의 일측단은 패키지 바디(100)에 포함되는 전극(130; 도 3 참고)에 연결될 수 있고, 타측단은 LED(110)에 연결될 수 있다.
이러한 확산 공정 외에도 다른 방법을 통하여 패키지 바디(100) 내에 트랜지스터(120)를 제작할 수 있음은 물론이다.
<제2실시예>
이하, 도 4 및 도 5를 참고하여 본 발명의 제2실시예를 설명한다.
도 4에서 도시하는 바와 같이, 패키지 바디(300)에는 LED(310)와 연결되는 트랜지스터(320)와, 이 트랜지스터(320)와 연결되는 내부 컨트롤러(330)가 내재될 수 있다.
이때, LED(310)는 별도로 제작되어 장착되거나, 패키지 바디(300)에 직접 형성될 수 있다.
또한, 패키지 바디(300)는 실리콘과 같은 반도체를 이용하여 형성될 수 있으며, 트랜지스터(320) 및 내부 컨트롤러(330)는 패키지 바디(300) 내에 일반적인 반도체 공정을 이용하여 형성될 수 있다.
이때, 트랜지스터(320)는 LED(310)를 온-오프 시키는 스위치로 동작하며, 내부 컨트롤러(330)는 이 트랜지스터(320)를 구동하기 위한 로직을 포함하여 구성된다. 그리고 외부 컨트롤러(400)는 내부 컨트롤러(330)를 구동하기 위한 제어 전압 신호 또는 제어 전류 신호를 발생한다.
내부 컨트롤러(330)는 적어도 하나 이상의 트랜지스터의 조합으로 구성이 가능하다. 즉, 여러 트랜지스터를 형성하여 이를 결합함으로써 내부 컨트롤러(330)로 이용할 수 있다.
LED(310)를 구동하기 위해서는 아날로그 방식과 디지털 방식으로 구동이 가능하며, 이것은 내부 컨트롤러(330)의 구동 방식에 의해 결정될 수 있다. 이러한 내부 컨트롤러(330)의 구동은 제1실시예와 동일할 수 있다.
한편, 외부 컨트롤러(400)는 내부 컨트롤러(330)를 구동하기 위해 적절히 구 성될 수 있다.
이러한 LED 패키지의 구성의 일례는 도 5에서와 같다. 즉, LED 패키지는 실리콘 기판으로 제작된 패키지 바디(300) 내부에 반도체 공정으로 제작된 트랜지스터(320), 내부 컨트롤러(330) 및 도선 패턴(350)이 형성되어 있으며, 이러한 패키지 바디(300) 상부에는 LED(310)가 위치한다.
LED(310)가 결합되는 패키지 바디(300)의 상부는 소정의 가공을 통하여 전기적, 열역학적, 광학적으로 최적화된 형상으로 제작될 수 있다. 예를 들어, LED(310) 장착홈(도시되지 않음)이 형성될 수 있고, 이 장착홈에는 반사막이 형성될 수 있다.
이때, LED(310)의 일측 전극는 패키지 바디(300) 제작시에 형성되는 도선 패턴(351)을 통해 후면 전극(340)과 연결될 수 있고, LED(310)의 타측 전극은 도선 패턴(352)을 통해 트랜지스터(320)에 연결될 수 있다.
이때, 트랜지스터(320)는 상술한 바와 같이, 도선 패턴(352)을 통해 LED(310)와 연결되고, 또한 도선 패턴(353, 355)을 통하여 각각 내부 컨트롤러(330) 및 후면 전극(340)과 연결될 수 있다.
또한, 내부 컨트롤러(330)는 이와 같이 트랜지스터(320)와 연결되는 동시에 도선 패턴(354)을 통하여 후면 전극(340)에 연결될 수 있다.
이때, 트랜지스터(320)는 제작 공정에 따라 바이폴라 트랜지스터(BJT; Bipolar Junction Transistor) 또는 MOSFET(Metal Oxide Semiconductor Field Effect Transistor)과 같은 전계효과 트랜지스터(FET)로 제작이 가능하다.
이와 같이, 트랜지스터(320) 및 내부 컨트롤러(330)가 일체화된 LED 패키지를 제작하기 위해서는 패키지(300) 제작을 위한 일반적인 반도체 공정 이외에 트랜지스터(320) 및 내부 컨트롤러(330)를 제작하기 위한 소정의 반도체 공정이 추가될 수 있다.
이러한 내부 컨트롤러(330)는 상술한 바와 같이, 트랜지스터를 조합하여 제작하며, 이러한 트랜지스터의 제작은 상술한 트랜지스터(320)의 제작 공정이 적용될 수 있고, 기능에 따라 아날로그 회로 또는 디지털 회로로 구성이 가능하다.
기타 설명되지 않은 부분은 제1실시예와 동일할 수 있다.
<제3실시예>
이하, 트랜지스터가 내장된 LED 패키지 제작의 구체적인 예를 설명하면 다음과 같다.
공정 순서에 있어서 먼저, 도 6과 같이, 패키지(500)를 이루는 실리콘 기판(510)의 양면에 식각 마스크(511)를 형성하고, LED 장착을 위한 배스튜브(bathtub) 형의 장착부(520) 및 LED와 전기적 연결을 위한 관통홀(550)을 형성하기 위한 패턴으로 패터닝(patterning)한다.
그리고 벌크 식각(bulk etching) 방법으로 기판(510)을 식각하여 장착부(520) 및 관통홀(550)을 형성한다. 이 관통홀(550)은 LED 장착을 위한 장착부(520) 내부에 형성되는 전면전극(front side electrode)과 기판(510)의 후면에 형성되는 후면전극(back side electrode)이 상호 연결될 수 있도록 한다.
이때, 관통홀(550)의 폭(W)은 10 내지 100 ㎛ 정도의 폭을 갖는 것이 적당하 며, 이러한 관통홀(550)은 LED 장착을 위한 장착부(550) 내부에 형성되는 것이 유리하다.
그리고 장착부(520) 및 관통홀(550)이 형성된 이후에는 사용된 식각 마스크(511)를 제거한다.
이러한 장착부(520)와 관통홀(550)을 형성하기 위한 벌크 식각 방법으로는, 습식 식각(wet etching) 방법, 건식 식각(dry etching) 방법, 레이저 드릴링(laser drilling) 방법 등을 사용하여 형성할 수 있으며, 또한 이러한 방법들 중 두 가지 이상 방법들을 함께 사용하여 형성할 수도 있다. 건식 식각 방법의 일례로는 딥 반응성 이온 식각(deep reactive ion etching) 방법이 있다.
상술한 장착부(520) 또는 관통홀(550) 형성은 LED의 발광효율을 향상시키기 위한 것으로, 트랜지스터 또는 제너 다이오드 내장을 위하여 반드시 필요한 것은 아닐 수 있으며, 이러한 트랜지스터 또는 제너 다이오드는 장착부(520) 또는 관통홀(550) 형성 과정 없이 평탄한 실리콘 기판 상에 구현할 수도 있음을 주지하는 바이다.
이러한 장착부(520) 및 관통홀(550)의 형성은 [100] 방향(Orientation)의 단결정 실리콘 기판을 사용하여 KOH 용액 또는 TMAH, EDP와 같은 이방성 습식 식각 용액을 사용하여 형성하였다.
상술한 방법으로 습식 식각 시, 대략 40도 내지 70도의 각도를 가지며, 이상적으로는 54.74도의 경사면을 갖는 홈 형상의 장착부(520)를 형성하게 되는데, LED 장착을 위한 장착부(520)의 폭 및 깊이는 LED의 크기나 두께에 따라 다를 수 있으 며, LED의 측면에서 발광되는 빛을 최대한 효율적으로 사용할 수 있도록 한다.
또한, 상기의 관통홀(550) 형성에 있어 양(positive) 전극과 음(negative) 전극을 분리하기 위하여 관통홀(550)을 두 부분으로 구분하여 형성할 수 있다.
식각 공정은 반드시 식각할 부분과 식각으로부터 보호해야 하는 부분을 구분하기 위하여 식각 마스크(511)가 필요한데, 이때 사용하는 마스크(511) 층은 식각을 할 때 장시간 동안 마스크로 사용할 수 있는 물질이어야 하며, 실리콘 질화막(silicon nitride film)이나 실리콘 산화막(silicon oxide film)이 이용될 수 있다.
그 다음, 도 7에서 도시하는 바와 같이 전기적 절연을 위한 절연층(insulation layer; 560)을 장착부(520) 및 관통홀(550)이 형성된 패키지(500) 기판(510)의 전면과 후면에 형성한다.
이때, 절연층(560)은 트랜지스터(540) 및 제너 다이오드(570)를 형성하기 위하여 도펀트 주입시 마스크로 동시에 사용 가능한 물질을 선택하는 것이 더욱 바람직하다.
이와 같이, 도핑 마스크로 이용 가능한 절연층(560)을 형성한 후에 트랜지스터(540) 및 제너 다이오드(570) 형성을 위하여 트랜지스터의 드레인(drain) 영역(541)과 소스(source) 영역(542) 및 제너 다이오드가 형성될 영역(571)에 포토 패터닝하고 이 부분에 위치하는 절연층(560)(또는 도핑 마스크층)을 식각하여 제거한다.
이때, 트랜지스터(540) 및 제너 다이오드(570) 형성 영역은 상대적으로 평탄 한 면이 많은 기판(510)의 후면에 형성하는 것이 더욱 바람직하다.
그리고 실리콘 기판(510)은 기판 성장(growth) 시 첨가하는 불순물의 종류에 따라 p-형과 n-형으로 구분되는데, p-형 기판을 사용한 경우에는 인(phosphorus; P), 비소(arsenic; As), 안티몬(antimony; Sb) 등의 n-형 물질을 주입(diffusion)시키고, n-형의 기판을 사용한 경우에는 붕소(Boron; B), 알루미늄(Aluminum; Al) 등의 p-형 물질을 주입한다.
이와 같은 n-형 물질 또는 p-형 물질의 불순물(도펀트)을 주입시키는 방법으로는 임플랜테이션(implantation) 방법과 열적 확산(thermal diffusion) 방법 등이 있다.
또한 트랜지스터의 드레인(drain) 영역(541)과 소스(source) 영역(452)에 불순물 주입 시 제너 다이오드 영역(571)에도 동일한 방법으로 동일한 물질을 주입함으로써 별도의 제너 다이오드 형성을 위한 공정의 추가가 없도록 하여 공정을 단순화하는 것이 더욱 바람직하다.
그리고 제너 다이오드(570)는 LED의 양 전극 또는 음 전극과 연결되는 어느 한 영역에만 형성되어 n-p 또는 p-n 구조로 형성할 수도 있으며, 또한 LED의 양 전극과 연결되는 영역뿐만 아니라 음 전극과 연결되는 영역에도 형성함으로써 p-n-p 또는 n-p-n 구조로 형성하여도 무방하다.
본 실시예에서는 절연층(560) 또는 도핑 마스크층 형성을 위하여, 기판(510) 상에 장착부(520) 및 관통홀(550) 형성을 위하여 사용된 마스크층(511)을 제거하고, 열적 산화(thermal oxidation) 방법에 의하여 절연특성이 우수한 실리콘 산화 막(silicon oxide film)을 형성하였다.
이러한 방법 이외의 절연층 형성방법으로는 LPCVD 방법 또는 PECVD 방법 등에 의하여 실리콘 질화막(silicon nitride film)을 증착하여 절연층(560)으로 사용할 수 있다.
그리고 p-형 실리콘 기판(510)을 사용하여 n-형 도펀트 물질을 주입하기 위하여 POCl3(Phosphoroxidchloride) 물질을 열적 확산(thermal diffusion) 방법으로 트랜지스터 영역(541, 542) 및 제너 다이오드 영역(571)에 동시에 형성하였으며 제너 다이오드(570)는 n-p-n 구조로 형성하였다.
그 다음, 트랜지스터(540)의 게이트 산화물(Gate oxide; 543)이 형성될 영역에 포토 패터닝하여 절연층(560) 또는 도핑 마스크층을 식각하여 제거하고 게이트 산화물(543)을 형성한다.
게이트 산화물(543)은 일반적으로 열적 산화(thermal oxidation) 방법 또는 PECVD 장비를 사용하여 형성할 수 있다. 게이트 산화물(543)의 길이 대비 넓이의 비 및 두께는 트랜지스터의 성능과 매우 밀접한 관계에 있으며, 이러한 게이트 산화물(543)의 넓이의 비 및 두께는 트랜지스터의 드레인 소스간 전압(Drain-Source voltage)이 1 내지 100 V이며, 드레인 전류(Drain current)는 0.1 내지 1.0 A이도록 설정될 수 있다.
그 다음, 기판(510)의 전기적 절연을 위한 절연층(insulation layer: 560)을 기판(510)에 형성된 장착부(520) 및 관통홀(550)을 포함한 기판(510) 표면의 전면에 형성한다.
이와 같은 절연층(560)의 형성을 위하여 열적 산화(thermal oxidation)와 같은 방법에 의하여 절연 특성이 우수한 실리콘 산화막(silicon oxide film)을 기판(510) 전면에 형성한다.
상기 방법 이외의 절연층 형성방법으로는 LPCVD 방법 또는 PECVD 방법 등에 의하여 실리콘 질화막(silicon nitride film)을 증착하여 절연층(560)으로 사용할 수 있다.
이러한 절연층(560)은 알루미늄 나이트라이드(aluminum nitride: AlN), 알루미늄 옥사이드(aluminum oxide: AlOx)와 같은 절연체를 기판(510)으로 사용하는 경우에는 생략하여도 무방하다.
이와 같이, 장착부(520) 및 관통홀(550)이 형성된 기판(510)에 절연층(560)이 형성된 상태에서, 전면전극(531) 및 후면전극(532)을 포함하는 전극(530)을 패터닝(patterning)하여 형성한다. 이러한 전면전극(531) 및 후면전극(532)은 관통홀(550)을 통하여 서로 연결될 수 있다. 또한, 기판(510)의 후면에는 후면전극(532)과 함께 트랜지스터 전극(533, 534, 535)을 더 포함할 수 있다.
이러한 전극(530)을 형성하는 방법으로 다음과 같은 세 가지 방법이 이용될 수 있다. 여기에서는 전면전극(531)과 후면전극(532)을 형성하는 방법을 설명하나, 트랜지스터 전극(533, 534, 535)도 동일한 방법으로 형성될 수 있다.
첫째, 전기 도금(Electroplating)에 의한 방법이다.
먼저, 상술한 바와 같이 발광 소자(600)의 장착부(520) 및 관통홀(550) 형성 후 절연층(560)이 형성된 3차원 구조물의 기판(510) 후면과 전면의 양면에 결합금속(seed metal)을 증착한다.
이러한 결합금속에 전기 도금 또는 무전해 도금 방법으로 전면전극(531)과 후면전극(532)을 포함한 전극(530)을 형성한다.
이후, 포토 레지스트(photoresist)를 도포(coating)하고 노광(expose), 현상(develop)하여, 전극(530)이 양(positive) 전극와 음(negative) 전극으로 서로 분리되도록 식각하여, 도 7과 같이 전극을 형성한다.
또한, 전극(530) 형성 전에 포토 레지스트를 패터닝하고, 이후 도금 방법으로 전극(530)을 형성한 후에, 상기 포토 레지스트를 제거하고 결합금속(도시되지 않음)을 식각하여 양 전극과 음 전극을 서로 분리하는 방법으로 전극을 형성할 수도 있다.
둘째, 리프트-오프(Lift-off)에 의한 방법이다.
먼저, 기판(510)의 전면과 후면의 양면에 포토 레지스트를 도포하고 노광, 현상하여 양 전극과 음 전극이 서로 분리되도록 한다.
이후, 스퍼터링(sputtering) 방법 또는 E-beam 증착(evaporation) 방법 등으로 전면, 후면, 및 관통홀에 전극(530) 메탈을 증착하고, 상기 도포된 포토 레지스트를 제거(lift-off)하면 도 7과 같은 상태가 된다.
그리고 이와 같은 구조에 추가로 전극(530)의 두께를 늘리기 위하여 전기 도금 또는 무전해 도금으로 금속층을 형성하여 전극(530) 층을 보완할 수 있다.
셋째, 리프트 오프(Lift-off)와 전기 도금(electroplating) 혼합 방법이다.
먼저, 기판(510)의 전면 또는 후면에 상술한 리프트 오프 방법으로 전면전극(531) 또는 후면전극(532)을 형성한다.
그리고 이와 같이 리프트 오프 방법으로 형성된 전극의 반대면에 전기 도금 또는 무전해 도금 방법으로 전극을 형성하고, 이와 같이 형성된 전면전극(531)과 후면전극(532)이 관통홀을 통하여 전기적으로 연결되도록 형성하는 것이다.
이러한 전극(530)을 형성하기 위한 금속은 전기적 특성이 우수할 뿐만 아니라 절연층과 접착력도 우수하여야 하며, 일반적으로 절연층으로 많이 사용되고 있는 실리콘 산화막과 접착력이 우수한 타이타늄(Ti), 크롬(Cr), 탄탈늄(Ta) 등을 접착층(adhesion layer)으로 사용할 수 있다.
또한, 전기적 특성이 우수하면서 반도체 공정으로 용이하게 증착할 수 있는 전극으로서의 대표적인 물질인 금(Au), 구리(Cu), 알루미늄(Al)을 이용할 수 있다.
이때, 전극을 형성하기 위한 금속은 후 공정 중 모듈의 부품을 결합할 때 고온에 노출되는데, 접착층(adhesion layer)인 Ti이나 Cr이 Au로 확산(diffusion)되어 Au의 전기적 특성이 감소하게 되므로, 이를 방지 하고자 Ti, Cr의 접착층과 Au 사이에 백금(Pt), 니켈(Ni) 등의 확산방지층(diffusion barrier layer)을 이용할 수 있다.
따라서, 이러한 전극(530)의 구조는 Ti/Pt/Au 또는 Cr/Ni/Au, Cr/Cu/Ni/Au 구조를 형성할 수 있다.
이러한 전기 도금 방법에 의하여 전극(530)을 형성하기 위해서는 결합금속(도시되지 않음)이 필요할 수 있으며, 이러한 결합금속은 상기의 전극(530)을 위한 금속과 같이 전기적 특성이 우수하여야 할 뿐만 아니라 절연층(560)과 접착력(adhesion)도 우수하여야 한다.
따라서, 타이타늄(Ti), 크롬(Cr), 탄탈늄(Ta) 등을 접착층(adhesion layer)으로 사용하며 금(Au), 구리(Cu), 알루미늄(Al)을 결합금속으로 사용하여 Cr/Au나, Cr/Cu, Ti/Au, Ta/Cu, Ta/Ti/Cu 등의 구조를 이룰 수 있다.
이러한 경우 전극(530)은 결합금속을 포함하여 Cr/Cu/Cu/Ni/Au 또는 Cr/Au/Au, Cr/Au/Cu/Ni/Au 등의 구조로 형성할 수 있다.
그 다음에는, 발광 소자(600)에서 방출되는 빛의 효율을 향상시키기 위하여 발광 소자의 장착부(520)의 바닥면과 경사면에 반사막(reflective layer: 도시되지 않음)을 형성할 수도 있다.
이러한 반사막 물질로는 반사도가 우수한 알루미늄(Al) 또는 은(Ag)을 사용할 수 있다. 또한, 반사막의 형성은, 전면에 포토 레지스트를 코팅하고, 노광, 현상하여 발광 소자가 장착되는 바닥면 또는 경사면이 노출되게 패터닝 하여, 스퍼터링 방법 또는 E-beam 증착 방법으로 반사막을 위한 금속층을 증착하고 리프트 오프하여 형성할 수 있다.
또한, 전면에 반사막 층을 증착하고 패터닝 후 불필요한 부분을 식각하여 반사막을 형성할 수도 있다.
이때, 이러한 반사막을 이루는 금속은 상기 전극(530)의 양 전극과 음 전극에 동시에 연결되거나 겹쳐지지 않게 형성하여 전기적으로 단락되지 않게 하여야 하며, 발광 소자의 전극 메탈과 접합하기 위하여 전극 메탈 상에 솔더(solder) 또 는 Au 스터드(Au stud; 610)가 형성되는 영역에는 반사막 금속이 형성되지 않는 것이 더욱 바람직하다.
그 다음, 상술한 과정에서 웨이퍼 단위로 제작된 실리콘 기판(510) 상에 전도성 솔더(solder) 또는 Au stud(610) 본딩과 같은 방법에 의하여 전면전극(531)에 LED(600)를 전기적으로 연결되게 접합한다.
도 7에서는 LED(600)를 플립칩 본딩한 상태를 나타내고 있으나, 와이어를 이용하여 측면형 또는 수직형 LED를 장착할 수도 있다.
이러한 LED(600)가 장착된 장착부(520)에는 충진재(580)가 채워질 수 있다. 이러한 충진재(580)는 형광체(phosphor)와 실리콘 젤(silicon gel)과 같은 충진재(580) 물질의 혼합물이나 투광성이 우수한 에폭시(epoxy), 또는 실리콘 젤 등의 충진재(580)를 이용하여 LED(600)가 장착된 장착부(520) 부분을 평탄하게 충진할 수 있다.
그 다음 필요에 따라 웨이퍼 레벨로 제작된 패키지(500) 상에 LED(600)에서 방출된 빛의 분포를 제어하기 위하여 도안된 모양을 갖는 렌즈(미도시)를 접합하여 사용할 수도 있다.
그리고 이와 같이 제작된 웨이퍼 단위 패키지를 다이싱(dicing) 공정에 의하여 개별 패키지 단위로 분리시킨 후, 패키지(500)의 후면전극(532)과 트랜지스터(540)의 드레인 전극(534), 소스 전극(533), 및 게이트 전극(535)을 PCB 금속배선(미도시)에 크림솔더 또는 전도성 에폭시(epoxy) 등을 사용하여 접합함으로써, 카메라 플래시(camera flash) 및 BLU(Back Light Unit)와 같은 트랜지스터가 내장 된 LED 패키지 모듈(module)을 제작할 수 있다.
상기 실시예는 본 발명의 기술적 사상을 구체적으로 설명하기 위한 일례로서, 본 발명은 상기 실시예에 한정되지 않으며, 다양한 형태의 변형이 가능하고, 이러한 기술적 사상의 여러 실시 형태는 모두 본 발명의 보호범위에 속함은 당연하다.
도 1은 발광 소자 패키지의 구동 시스템의 일례를 나타내는 블럭도이다.
도 2는 본 발명의 제1실시예를 나타내는 블럭도이다.
도 3은 본 발명의 제1실시예를 나타내는 구성도이다.
도 4는 본 발명의 제2실시예를 나타내는 블럭도이다.
도 5는 본 발명의 제2실시예를 나타내는 구성도이다.
도 6 내지 도 8은 본 발명의 제3실시예를 나타내는 도로서,
도 6은 기판을 나타내는 단면도이다.
도 7은 발광 소자 패키지를 나타내는 단면도이다.
도 8은 발광 소자 패키지의 회로도이다.
Claims (20)
- 발광 소자 패키지에 있어서,반도체로 형성되며, 발광 소자가 장착되는 패키지 바디와;상기 패키지 바디에 구비되고, 상기 발광 소자와 연결되는 트랜지스터와;상기 패키지 바디에 구비되고, 상기 트랜지스터와 연결되는 내부 컨트롤러와;상기 발광 소자, 트랜지스터, 및 내부 컨트롤러 중 적어도 어느 하나와 연결되는 전극을 포함하여 구성되는 것을 특징으로 하는 발광 소자 패키지.
- 제 1항에 있어서, 상기 트랜지스터는 BJT(Bipolar Junction Transistor) 또는 FET(Field-Effect Transistor)인 것을 특징으로 하는 발광 소자 패키지.
- 제 1항에 있어서, 상기 트랜지스터는 외부 제어 신호에 의해 상기 발광 소자에 흐르는 전류를 단속하는 것을 특징으로 하는 발광 소자 패키지.
- 제 3항에 있어서, 상기 트랜지스터에 인가되는 외부 제어 신호는 디지털 신호인 것을 특징으로 하는 발광 소자 패키지.
- 제 3항에 있어서, 상기 트랜지스터에 인가되는 외부 제어 신호는 펄스 폭 변조 신호인 것을 특징으로 하는 발광 소자 패키지.
- 제 1항에 있어서, 상기 전극은,상기 패키지 바디의 상면에 위치하며, 상기 발광 소자와 연결되는 상면 전극과;상기 상면 전극과 연결되며, 상기 패키지 바디의 하면에 위치하는 하면 전극을 포함하여 구성되는 것을 특징으로 하는 발광 소자 패키지.
- 제 6항에 있어서, 상기 하면 전극은, 상기 트랜지스터 및 발광 소자와 연결되는 것을 특징으로 하는 발광 소자 패키지.
- 삭제
- 제 1항에 있어서, 상기 내부 컨트롤러는, 적어도 하나 이상의 트랜지스터로 이루어지는 것을 특징으로 하는 발광 소자 패키지.
- 제 1항에 있어서, 상기 트랜지스터는, 상기 패키지 바디에 도펀트 주입 공정에 의하여 형성된 것을 특징으로 하는 발광 소자 패키지.
- 제 1항에 있어서, 상기 트랜지스터는,상기 발광 소자와 전기적으로 연결되며, 상기 패키지 바디에 형성되고 제1전 도성을 가지는 제1영역과;상기 패키지 바디에 형성되며 제2전도성을 가지는 제2영역과;상기 패키지 바디에 상기 제1영역과 제2영역을 연결하여 형성되는 제3영역을 포함하여 구성되는 것을 특징으로 하는 발광 소자 패키지.
- 제 11항에 있어서, 제1영역은 드레인 영역이고, 제2영역은 소스 영역이며, 제3영역은 게이트 산화물인 것을 특징으로 하는 발광 소자 패키지.
- 제 1항에 있어서, 상기 발광 소자와 연결되는 제너 다이오드를 더 포함하는 것을 특징으로 하는 발광 소자 패키지.
- 삭제
- 삭제
- 발광 소자 패키지의 제조방법에 있어서,반도체 기판 상에 발광 소자 장착을 위한 장착부 및 관통홀을 형성하는 단계와;상기 기판 상에 도펀트 주입를 주입하여 트랜지스터 영역을 형성하는 단계와;상기 기판의 상면 및 하면에, 상기 관통홀을 통하여 서로 연결되며 적어도 일부분이 상기 트랜지스터 영역과 연결되는 상면전극 및 하면전극을 형성하는 단계를 포함하여 구성되는 것을 특징으로 하는 발광 소자 패키지의 제조방법.
- 제 16항에 있어서, 제너 다이오드 영역을 형성하는 단계를 더 포함하는 것을 특징으로 하는 발광 소자 패키지의 제조방법.
- 제 17항에 있어서, 상기 제너 다이오드 영역은 상기 트랜지스터 영역과 동시에 형성되는 것을 특징으로 하는 발광 소자 패키지의 제조방법.
- 제 16항에 있어서,상기 기판의 장착부에 발광 소자를 장착하는 단계와;상기 발광 소자가 장착된 장착부에 충진재를 충진하는 단계를 더 포함하는 것을 특징으로 하는 발광 소자 패키지의 제조방법.
- 제 16항에 있어서, 상기 트랜지스터 영역을 형성하는 단계는,상기 기판의 하면에 드레인 및 소스 영역을 형성하는 단계와;상기 드레인 및 소스 영역과 서로 연결되는 게이트 산화물을 형성하는 단계를 포함하여 구성되는 것을 특징으로 하는 발광 소자 패키지의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080018371A KR100976497B1 (ko) | 2008-02-28 | 2008-02-28 | 발광 소자 패키지 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080018371A KR100976497B1 (ko) | 2008-02-28 | 2008-02-28 | 발광 소자 패키지 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20090093060A KR20090093060A (ko) | 2009-09-02 |
| KR100976497B1 true KR100976497B1 (ko) | 2010-08-18 |
Family
ID=41301585
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020080018371A KR100976497B1 (ko) | 2008-02-28 | 2008-02-28 | 발광 소자 패키지 및 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100976497B1 (ko) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS644084A (en) * | 1987-05-30 | 1989-01-09 | Samsung Semiconductor Tele | Semiconductor light emitting device |
| JP2007027357A (ja) * | 2005-07-15 | 2007-02-01 | Showa Denko Kk | 半導体発光装置及び基板 |
| KR20080004931A (ko) * | 2006-07-07 | 2008-01-10 | 엘지이노텍 주식회사 | 발광 소자 패키지 및 그 제조방법 |
| KR20080051877A (ko) * | 2006-12-07 | 2008-06-11 | 엘지전자 주식회사 | 발광 소자 패키지 및 그 제조방법 |
-
2008
- 2008-02-28 KR KR1020080018371A patent/KR100976497B1/ko active IP Right Grant
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS644084A (en) * | 1987-05-30 | 1989-01-09 | Samsung Semiconductor Tele | Semiconductor light emitting device |
| JP2007027357A (ja) * | 2005-07-15 | 2007-02-01 | Showa Denko Kk | 半導体発光装置及び基板 |
| KR20080004931A (ko) * | 2006-07-07 | 2008-01-10 | 엘지이노텍 주식회사 | 발광 소자 패키지 및 그 제조방법 |
| KR20080051877A (ko) * | 2006-12-07 | 2008-06-11 | 엘지전자 주식회사 | 발광 소자 패키지 및 그 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20090093060A (ko) | 2009-09-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102005448B (zh) | 发光器件 | |
| KR100854328B1 (ko) | 발광 소자 패키지 및 그 제조방법 | |
| TWI382564B (zh) | 發光二極體封裝結構及其製作方法 | |
| TWI422044B (zh) | 封裝發光裝置之晶片尺度方法及經晶片尺度封裝之發光裝置 | |
| TWI529924B (zh) | 將電晶體晶圓接合至發光二極體晶圓以形成主動發光二極體模組 | |
| CN100524864C (zh) | 发光二极管封装结构及其制作方法 | |
| CN102683514B (zh) | 发光二极管封装和制造方法 | |
| US6885035B2 (en) | Multi-chip semiconductor LED assembly | |
| US7732233B2 (en) | Method for making light emitting diode chip package | |
| US20080006843A1 (en) | Light emitting diode package structure and fabricating method thereof | |
| KR100845855B1 (ko) | 발광 소자 패키지 및 그 제조방법 | |
| CN102388469B (zh) | 紧密光电构件封装物的制造 | |
| JP2013540362A (ja) | 発光素子および発光方法 | |
| US20060202225A1 (en) | Submount for use in flipchip-structured light emitting device including transistor | |
| CN102694082B (zh) | 制造发光二极管器件的方法 | |
| CN105304805A (zh) | 发光器件封装 | |
| JP2010533975A (ja) | 一体型定電流駆動回路を有するｌｅｄ | |
| KR20130044614A (ko) | 발광소자 | |
| KR101265642B1 (ko) | 발광 소자 패키지 및 그 제조방법 | |
| KR101427874B1 (ko) | 발광 다이오드 패키지 및 그 제조방법 | |
| KR100866879B1 (ko) | 발광 소자 패키지 및 그 제조방법 | |
| KR100976497B1 (ko) | 발광 소자 패키지 및 그 제조방법 | |
| KR20070078309A (ko) | 발광 소자 패키지 및 그의 제조 방법 | |
| US20030094605A1 (en) | Monolithic surface mount optoelectronic device and method for fabricating the device | |
| KR100767681B1 (ko) | 발광 소자 패키지 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130724 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20140724 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20150724 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20160722 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20170724 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20180724 Year of fee payment: 9 |