KR20080049319A - 액정표시장치 및 그의 구동 방법 - Google Patents

액정표시장치 및 그의 구동 방법 Download PDF

Info

Publication number
KR20080049319A
KR20080049319A KR1020060119746A KR20060119746A KR20080049319A KR 20080049319 A KR20080049319 A KR 20080049319A KR 1020060119746 A KR1020060119746 A KR 1020060119746A KR 20060119746 A KR20060119746 A KR 20060119746A KR 20080049319 A KR20080049319 A KR 20080049319A
Authority
KR
South Korea
Prior art keywords
data
line
pixel
gate
supplied
Prior art date
Application number
KR1020060119746A
Other languages
English (en)
Other versions
KR101201333B1 (ko
Inventor
이주영
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020060119746A priority Critical patent/KR101201333B1/ko
Publication of KR20080049319A publication Critical patent/KR20080049319A/ko
Application granted granted Critical
Publication of KR101201333B1 publication Critical patent/KR101201333B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/3406—Control of illumination source
    • G09G3/3413—Details of control of colour illumination sources
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 각 픽셀의 서브픽셀들을 칼럼 스트라이프 타입으로 배치하고 한 픽셀의 서브픽셀들을 2개의 데이터라인만을 이용하여 구동할 수 있는 액정표시장치를 제공하는 것으로, 데이터라인들과 게이트라인들이 교차되어 형성되고, 칼럼 스트라이프 타입으로 배치된 제 1 내지 제 3 서브픽셀로 이루어진 다수의 픽셀들이 형성되고, 상기 픽셀들 중 기수번째 픽셀의 제 1 및 제 3 서브픽셀들에 제 1 데이터라인이 공통접속되고 다음단의 제 2 데이터라인이 상기 제 2 서브픽셀에 접속되며, 상기 제 1 및 제 2 서브픽셀에 제 1 게이트라인이 공통접속됨과 아울러 다음단의 제 2 게이트라인이 상기 제 3 서브픽셀에 접속되고, 상기 기수번째 픽셀과 이웃한 우수번째 픽셀의 제 1 및 제 3 서브픽셀이 상기 제 2 데이터라인에 공통접속됨과 아울러 상기 우수번째 픽셀의 제 2 서브픽셀이 상기 제 1 데이터라인에 접속되며, 상기 우수번째 픽셀의 제 1 서브픽셀이 상기 제 2 게이트라인에 접속됨과 아울러 다음단의 제 3 게이트라인이 상기 우수번째 픽셀의 제 2 및 제 3 서브픽셀에 공통접속된 액정표시패널을 구비한다.
액정표시장치, 서브픽셀, 스트라이프, 로우, 재정렬, 데이터

Description

액정표시장치 및 그의 구동 방법{LCD and drive method thereof}
도 1은 일반적인 액정표시장치에 형성되는 픽셀의 등가 회로도.
도 2는 종래의 액정표시장치의 구성도.
도 3은 도 2에 도시된 액정표시패널에 형성된 서브픽셀들의 배치 구조를 나타낸 회로도.
도 4는 본 발명의 실시예에 따른 액정표시장치의 구성도.
도 5는 도 4에 도시된 액정표시패널에 형성된 서브픽셀들의 배치 구조를 나타낸 회로도.
도 6은 도 4에 도시된 액정표시패널에 형성된 서브픽셀들의 일실시예에 따른 배치 구조를 나타낸 구조도.
도 7은 도 5에 도시된 이웃한 2개의 픽셀의 등가 회로도.
도 8은 도 4에 도시된 액정표시패널에 형성된 서브픽셀들의 다른 실시예에 따른 배치 구조를 나타낸 구조도.
도 9는 도 4에 도시된 타이밍 컨트롤러의 구성도.
< 도면의 주요 부분에 대한 부호의 설명 >
100, 200: 액정표시장치 110, 210: 액정표시패널
120, 230: 데이터 구동부 130, 240: 게이트 구동부
140: 감마기준전압 발생부 150: 백라이트 어셈블리
160: 인버터 170: 공통전압 발생부
180: 게이트구동전압 발생부 190, 220: 타이밍 컨트롤러
221: 제 1 라인 메모리 222: 제 2 라인 메모리
223: 데이터정렬 제어부
본 발명은 액정표시장치에 관한 것으로, 특히 각 픽셀의 서브픽셀들을 칼럼 스트라이프(Column Stripe) 타입(Type)으로 배치하고 한 픽셀의 서브픽셀들을 2개의 데이터라인만을 이용하여 구동할 수 있는 액정표시장치 및 그의 구동 방법에 관한 것이다.
액정표시장치는 비디오신호에 따라 액정셀들의 광투과율을 조절하여 화상을 표시하며, 그리고 액정셀마다 스위칭소자가 형성된 액티브 매트릭스(Active Matrix) 타입의 액정표시장치는 스위칭소자의 능동적인 제어가 가능하기 때문에 동영상 구현에 유리하다. 이러한 액티브 매트릭스 타입의 액정표시장치에 사용되는 스위칭소자로는 도 1과 같이 주로 박막트랜지스터(Thin Film Transistor; 이하 "TFT"라 한다)가 이용되고 있다.
도 1을 참조하면, 액티브 매트릭스 타입의 액정표시장치는, 디지털 입력 데이터를 감마기준전압을 기준으로 아날로그 데이터 전압으로 변환하여 데이터라인(DL)에 공급함과 동시에 스캔펄스를 게이트라인(GL)에 공급하여 액정셀(Clc)을 충전시킨다.
TFT의 게이트전극은 게이트라인(GL)에 접속되고, 소스전극은 데이터라인(DL)에 접속되며, 그리고 TFT의 드레인전극은 액정셀(Clc)의 화소전극과 스토리지 캐패시터(Cst)의 일측 전극에 접속된다.
액정셀(Clc)의 공통전극에는 공통전압(Vcom)이 공급된다.
스토리지 캐패시터(Cst)는 TFT가 턴-온될 때 데이터라인(DL)으로부터 인가되는 데이터전압을 충전하여 액정셀(Clc)의 전압을 일정하게 유지하는 역할을 한다.
스캔펄스가 게이트라인(GL)에 인가되면 TFT는 턴-온(Turn-on)되어 소스전극과 드레인전극 사이의 채널을 형성하여 데이터라인(DL) 상의 전압을 액정셀(Clc)의 화소전극에 공급한다. 이 때 액정셀(Clc)의 액정분자들은 화소전극과 공통전극 사이의 전계에 의하여 배열이 바뀌면서 입사광을 변조하게 된다.
이와 같은 구조를 갖는 픽셀들을 구비하는 종래의 액정표시장치의 구성에 대하여 살펴보면 도 2에 도시된 바와 같다.
도 2는 종래의 액정표시장치의 구성도이다.
도 2를 참조하면, 종래의 액정표시장치(100)는, 데이터라인들(DL1 내지 DLm) 과 게이트라인들(GL1 내지 GLn)이 교차되며 그 교차부에 액정셀(Clc)을 구동하기 위한 박막트랜지스터(TFT : Thin Film Transistor)가 형성된 액정표시패널(110)과, 액정표시패널(110)의 데이터라인들(DL1 내지 DLm)에 데이터를 공급하기 위한 데이터 구동부(120)와, 액정표시패널(110)의 게이트라인들(GL1 내지 GLn)에 스캔펄스를 공급하기 위한 게이트 구동부(130)와, 감마기준전압을 발생하여 데이터 구동부(120)에 공급하기 위한 감마기준전압 발생부(140)와, 액정표시패널(110)에 광을 조사하기 위한 백라이트 어셈블리(150)와, 백라이트 어셈블리(150)에 교류 전압 및 전류를 인가하기 위한 인버터(160)와, 공통전압(Vcom)을 발생하여 액정표시패널(110)의 액정셀(Clc)의 공통전극에 공급하기 위한 공통전압 발생부(170)와, 게이트 하이전압(VGH)과 게이트 로우전압(VGL)을 발생하여 게이트 구동부(130)에 공급하기 위한 게이트구동전압 발생부(180)와, 데이터 구동부(120) 및 게이트 구동부(130)를 제어하기 위한 타이밍 컨트롤러(190)를 구비한다.
액정표시패널(110)은 두 장의 유리기판 사이에 액정이 주입된다. 액정표시패널(110)의 하부 유리기판 상에는 데이터라인들(DL1 내지 DLm)과 게이트라인들(GL1 내지 GLn)이 직교된다. 데이터라인들(DL1 내지 DLm)과 게이트라인들(GL1 내지 GLn)의 교차부에는 TFT가 형성된다. TFT는 스캔펄스에 응답하여 데이터라인들(DL1 내지 DLm) 상의 데이터를 액정셀(Clc)에 공급하게 된다. TFT의 게이트전극은 게이트라인(GL1 내지 GLn)에 접속되며, TFT의 소스전극은 데이터라인(DL1 내지 DLm)에 접속된다. 그리고 TFT의 드레인전극은 액정셀(Clc)의 화소전극과 스토리지 캐패시터(Cst)에 접속된다.
TFT는 게이트라인(GL1 내지 GLn)을 경유하여 게이트단자에 공급되는 스캔펄스에 응답하여 턴-온된다. TFT의 턴-온시 데이터라인(DL1 내지 DLm) 상의 비디오 데이터는 액정셀(Clc)의 화소전극에 공급된다.
데이터 구동부(120)는 타이밍 컨트롤러(190)로부터 공급되는 데이터구동 제어신호(DDC)에 응답하여 데이터를 데이터라인들(DL1 내지 DLm)에 공급한다. 여기서, 데이터 구동부(120)는 타이밍 컨트롤러(190)로부터 공급되는 디지털 비디오 데이터(RGB)를 샘플링하여 래치한 다음 감마기준전압 발생부(140)로부터 공급되는 감마기준전압을 기준으로 액정표시패널(110)의 액정셀(Clc)에서 계조를 표현할 수 있는 아날로그 데이터 전압으로 변환시켜 데이터라인들(DL1 내지 DLm)들에 공급한다.
게이트 구동부(130)는 타이밍 컨트롤러(190)로부터 공급되는 게이트구동 제어신호(GDC)와 게이트쉬프트클럭(GSC)에 응답하여 스캔펄스 즉, 게이트펄스를 순차적으로 발생하여 게이트라인(GL1 내지 GLn)들에 공급한다. 이때, 게이트 구동부(130)는 게이트구동전압 발생부(180)로부터 공급되는 게이트 하이전압(VGH)과 게이트 로우전압(VGL)에 따라 각각 스캔펄스의 하이레벨전압과 로우레벨전압을 결정한다.
감마기준전압 발생부(140)는 고전위 전원전압(VDD)을 공급받아 정극성 감마기준전압과 부극성 감마기준전압을 발생하여 데이터 구동부(120)로 출력한다.
백라이트 어셈블리(150)는 액정표시패널(110)의 후면에 배치되며, 인버터(160)로부터 공급되는 교류 전압과 전류에 의해 발광되어 광을 액정표시패널(110)의 각 픽셀로 조사한다.
인버터(160)는 내부에 발생되는 구형파신호를 삼각파신호로 변화시킨 후 삼각파신호와 상기 시스템으로부터 공급되는 직류 전원전압(VCC)을 비교하여 비교결과에 비례하는 버스트디밍(Burst Dimming)신호를 발생한다. 이렇게 내부의 구형파신호에 따라 결정되는 버스트디밍신호가 발생되면, 인버터(160) 내에서 교류 전압과 전류의 발생을 제어하는 구동 IC(미도시)는 버스트디밍신호에 따라 백라이트 어셈블리(150)에 공급되는 교류 전압과 전류의 발생을 제어한다.
공통전압 발생부(170)는 고전위 전원전압(VDD)을 공급받아 공통전압(Vcom)을 발생하여 액정표시패널(110)의 각 픽셀에 구비된 액정셀(Clc)들의 공통전극에 공급한다.
게이트구동전압 발생부(180)는 고전위 전원전압(VDD)을 인가받아 게이트 하이전압(VGH)과 게이트 로우전압(VGL)을 발생시켜 게이트 구동부(130)에 공급한다. 여기서, 게이트구동전압 발생부(180)는 액정표시패널(110)의 각 픽셀에 구비된 TFT의 문턱전압 이상이 되는 게이트 하이전압(VGH)을 발생하고 TFT의 문턱전압 미만이 되는 게이트 로우전압(VGL)을 발생한다. 이렇게 발생된 게이트 하이전압(VGH)과 게이트 로우전압(VGL)은 각각 게이트 구동부(130)에 의해 발생되는 스캔펄스의 하이레베전압과 로우레벨전압을 결정하는데 이용된다.
타이밍 컨트롤러(190)는 시스템으로부터 공급되는 디지털 비디오 데이터(RGB)를 데이터 구동부(120)에 공급하고, 또한 클럭신호(CLK)에 따라 수평/수직 동기신호(H,V)를 이용하여 데이터 구동 제어신호(DDC)와 게이트 구동 제어신호(GDC)를 발생하여 각각 데이터 구동부(120)와 게이트 구동부(130)에 공급한다. 여기서, 데이터 구동 제어신호(DDC)는 소스쉬프트클럭(SSC), 소스스타트펄스(SSP), 극성제어신호(POL) 및 소스출력인에이블신호(SOE) 등을 포함하고, 게이트구동 제어신호(GDC)는 게이트스타트펄스(GSP) 및 게이트출력인에이블(GOE) 등을 포함한다.
이와 같은 구성 및 기능을 갖는 종래의 액정표시장치는 도 3에 도시된 바와 같이 각 픽셀의 R, G 및 B 서브픽셀이 로우 스트라이프(Row Stripe) 구조로 액정표시패널(110)에 배치된다.
도 3에 도시된 바와 같이, 로우 스트라이프 타입을 갖는 종래의 액정표시장치는, 로우 스트라이프 타입으로 배치된 3개의 서브픽셀들로 이루어진 픽셀들을 갖는다. 여기서, 각 수평라인에 배치된 서브픽셀들에는 하나의 게이트라인이 공통 접속되며, 각 수직라인에 배치된 서브픽셀들에는 하나의 데이터라인이 공통 접속된다. 즉, 데이터라인 수는 1수평라인에 배치된 서브픽셀 수와 동일하고, 게이트라인 수는 1수직라인에 배치된 서브픽셀 수와 동일하다.
이러한 로우 스트라이프 타입을 갖는 종래의 액정표시장치의 경우, 1수평라인에 배치된 서브픽셀들마다 하나의 데이터라인이 대응되게 접속되기 때문에 비교적 많은 데이터라인들이 액정표시패널(110)에 형성된다. 이에 따라, 종래의 액정표시장치는 비교적 많은 데이터라인 갯수에 비례하여 데이터 구동부(120)의 회로 부품 수도 많아지고, 이로 인해 제품의 제조 비용이 높아짐과 아울러 데이터 구동부(120) 내의 소비전력도 높아질 뿐만 아니라 데이터 구동부(120) 내의 발열 온도가 높아지는 문제점을 갖는다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서, 본 발명의 목적은 각 픽셀의 서브픽셀들을 칼럼 스트라이프 타입으로 배치하고 한 픽셀의 서브픽셀들을 2개의 데이터라인만을 이용하여 구동할 수 있는 액정표시장치 및 그의 구동 방법을 제공하는 데 있다.
본 발명의 목적은 칼럼 스트라이프 타입으로 배치된 한 픽셀의 서브픽셀들을 2개의 데이터라인만을 이용하여 구동함으로써, 데이터라인 구동에 이용되는 회로 부품 수를 감소시킬 수 있는 액정표시장치 및 그의 구동 방법을 제공하는 데 있다.
본 발명의 목적은 각 픽셀의 서브픽셀들을 칼럼 스트라이프 타입으로 배치함과 아울러 데이터라인 구동에 이용되는 회로 부품 수를 감소시킴으로써, 제품의 제조비용을 감소시킬 수 있는 액정표시장치 및 그의 구동 방법을 제공하는 데 있다.
이와 같은 목적을 달성하기 위한 본 발명의 액정표시장치는, 데이터라인들과 게이트라인들이 교차되어 형성되고, 칼럼 스트라이프 타입으로 배치된 제 1 내지 제 3 서브픽셀로 이루어진 다수의 픽셀들이 형성되고, 상기 픽셀들 중 기수번째 픽셀의 제 1 및 제 3 서브픽셀들에 제 1 데이터라인이 공통접속되고 다음단의 제 2 데이터라인이 상기 제 2 서브픽셀에 접속되며, 상기 제 1 및 제 2 서브픽셀에 제 1 게이트라인이 공통접속됨과 아울러 다음단의 제 2 게이트라인이 상기 제 3 서브픽셀에 접속되고, 상기 기수번째 픽셀과 이웃한 우수번째 픽셀의 제 1 및 제 3 서브 픽셀이 상기 제 2 데이터라인에 공통접속됨과 아울러 상기 우수번째 픽셀의 제 2 서브픽셀이 상기 제 1 데이터라인에 접속되며, 상기 우수번째 픽셀의 제 1 서브픽셀이 상기 제 2 게이트라인에 접속됨과 아울러 다음단의 제 3 게이트라인이 상기 우수번째 픽셀의 제 2 및 제 3 서브픽셀에 공통접속된 액정표시패널; 시스템으로부터 입력된 기수번째와 우수번째 수평라인의 데이터들을 칼럼 스트라이프 타입으로 배치된 서브픽셀 형태로 재정렬하는 타이밍 컨트롤러; 상기 재정렬된 데이터들을 상기 액정표시패널에 공급하는 데이터 구동부; 및 상기 게이트라인들에 스캔펄스를 순차적으로 공급하는 게이트 구동부를 포함한다. 여기서, 상기 제 1 내지 제 3 서브픽셀은 각각 R, G 및 B 서브픽셀인 것을 특징으로 한다.
상기 타이밍 컨트롤러는, 상기 시스템으로부터 입력된 기수번째 수평라인의 R1, G1 및 B1 데이터를 저장하는 제 1 라인 메모리; 상기 시스템으로부터 입력된 우수번째 수평라인의 R2, G2 및 B2 데이터를 저장하는 제 2 라인 메모리; 및 상기 시스템으로부터의 클럭에 동기되어 상기 입력된 기수번째 수평라인의 R1, G1 및 B1 데이터와 상기 입력된 우수번째 수평라인의 R2, G2 및 B2 데이터의 저장 및 재정렬을 제어하는 데이터정렬 제어부를 포함한다.
상기 데이터정렬 제어부는 기수번째 수평라인에 공급될 데이터로서 상기 R1, B1 및 G2 데이터를 재정렬시킴과 아울러 우수번째 수평라인에 공급될 데이터로서 상기 G1, R2 및 B2 데이터를 재정렬시키는 것을 특징으로 한다.
상기 데이터 구동부는 상기 재정렬된 R1, B1 및 G2 데이터를 G2→B1→R1 데이터 순으로 상기 제 1 데이터라인에 공급하고 상기 재정렬된 G1, R2 및 B2 데이터 를 B2→R2→G1 데이터 순으로 상기 제 2 데이터라인으로 공급하는 것을 특징으로 한다.
상기 제 1 게이트라인에 스캔펄스가 공급되는 동안에, 상기 R1 데이터는 상기 제 1 데이터라인을 통해 상기 기수번째 픽셀의 R서브픽셀로 공급되고, 상기 G1 데이터는 상기 제 2 데이터라인을 통해 상기 기수번째 픽셀의 G서브픽셀로 공급되는 것을 특징으로 한다.
상기 제 1 게이트라인에 이어 상기 제 2 게이트라인에 스캔펄스가 공급되는 동안에, 상기 B1 데이터는 상기 제 1 데이터라인을 통해 상기 기수번째 픽셀의 B서브픽셀로 공급되고, 상기 R2 데이터는 상기 제 2 데이터라인을 통해 상기 우수번째 픽셀의 R서브픽셀로 공급되는 것을 특징으로 한다.
상기 제 2 게이트라인에 이어 상기 제 3 게이트라인에 스캔펄스가 공급되는 동안에, 상기 G2 데이터는 상기 제 1 데이터라인을 통해 상기 우수번째 픽셀의 G서브픽셀로 공급되고, 상기 B2 데이터는 상기 제 2 데이터라인을 통해 상기 우수번째 픽셀의 B서브픽셀로 공급되는 것을 특징으로 한다.
본 발명은, 데이터라인들과 게이트라인들이 교차되어 형성되고, 칼럼 스트라이프 타입으로 배치된 제 1 내지 제 3 서브픽셀로 이루어진 다수의 픽셀들이 형성되고, 상기 픽셀들 중 기수번째 픽셀의 제 1 및 제 3 서브픽셀들에 제 1 데이터라인이 공통접속되고 다음단의 제 2 데이터라인이 상기 제 2 서브픽셀에 접속되며, 상기 제 1 및 제 2 서브픽셀에 제 1 게이트라인이 공통접속됨과 아울러 다음단의 제 2 게이트라인이 상기 제 3 서브픽셀에 접속되고, 상기 기수번째 픽셀과 이웃한 우수번째 픽셀의 제 1 및 제 3 서브픽셀이 상기 제 2 데이터라인에 공통접속됨과 아울러 상기 우수번째 픽셀의 제 2 서브픽셀이 상기 제 1 데이터라인에 접속되며, 상기 우수번째 픽셀의 제 1 서브픽셀이 상기 제 2 게이트라인에 접속됨과 아울러 다음단의 제 3 게이트라인이 상기 우수번째 픽셀의 제 2 및 제 3 서브픽셀에 공통접속된 액정표시패널을 구비한 액정표시장치의 구동 방법에 있어서, 시스템으로부터 입력된 기수번째와 우수번째 수평라인의 데이터들을 상기 칼럼 스트라이프 타입으로 배치된 상기 제 1 내지 제 3 서브픽셀 형태로 재정렬하는 단계; 및 상기 게이트라인들에 순차적으로 스캔펄스를 공급함과 아울러 상기 재정렬된 데이터들을 상기 데이터라인들에 공급하는 단계를 포함한다. 여기서, 상기 제 1 내지 제 3 서브픽셀은 각각 R, G 및 B 서브픽셀인 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명한다. 단, 이하에서 설명되는 기수번째 픽셀, 우수번째 픽셀 및 이웃한 픽셀은 수직라인을 기준으로 구분하여 명명한 것이다.
도 4는 본 발명의 실시예에 따른 액정표시장치의 구성도이다. 단, 본 발명의 액정표시장치(200)는, 도 2에 도시된 액정표시장치(100)와 동일하게, 감마기준전압 발생부(140), 백라이트 어셈블리(150), 인버터(160), 공통전압 발생부(170) 및 게이트구동전압 발생부(180) 등을 구비하지만, 이 구성 요소들을 설명의 편의를 위해 도 4에 도시하지 않는다.
도 4를 참조하면, 본 발명의 액정표시장치(200)는, 데이터라인들(DL1 내지 DLi)과 게이트라인들(GL1 내지 GLp)이 교차되어 형성되고, 칼럼 스트라이프 타입으로 배치된 R, G 및 B 서브픽셀로 이루어진 다수의 픽셀들이 형성되고, 한 픽셀의 R, G 및 B 서브픽셀 중 2개의 서브픽셀들에 하나의 데이터라인이 공통접속되고 이 데이터라인의 다음단에 형성된 데이터라인이 나머지 하나의 서브픽셀에 접속되며, R, G 및 B 서브픽셀 중 첫번째와 두번째 서브픽셀들에 하나의 게이트라인이 공통접속되고 이 게이트라인의 다음단에 형성된 게이트라인이 나머지 하나의 서브픽셀과 수직 방향으로 이웃한 픽셀의 첫번째 서브픽셀에 공통접속된 액정표시패널(110)과, 시스템으로부터 입력된 클럭(CLK)에 동기되어 시스템으로부터 입력된 기수번째 수평라인의 R1, G1 및 B1 데이터와 우수번째 수평라인의 R2, G2 및 B2 데이터를 일시 저장한 후 칼럼 스트라이프 타입으로 배치된 R, G 및 B 서브픽셀 형태로 재정렬하고 재정렬한 데이터들의 구동 타이밍을 제어하는 타이밍 컨트롤러(220)와, 타이밍 컨트롤러(220)의 제어에 따라 타이밍 컨트롤러(220)에 의해 재정렬된 데이터들을 액정표시패널(110)에 공급하는 데이터 구동부(230)와, 타이밍 컨트롤러(220)의 제어에 따라 스캔펄스를 게이트라인들(GL1 내지 GLp)에 순차적으로 공급하는 게이트 구동부(240)를 구비한다.
액정표시패널(110)에는 데이터라인들(DL1 내지 DLi)과 게이트라인들(GL1 내지 GLp)이 교차되게 형성되고 그 교차 영역에 인접하여 다수의 픽셀들이 형성되고, 각 픽셀을 이루는 R, G 및 B 서브픽셀이 칼럼 스트라이프 타입으로 배치된다. 단, i는 m보다 적은 수이고, p는 n보다 많은 수이다.
여기서, 칼럼 스트라이프 타입으로 배치된 한 픽셀의 R, G 및 B 서브픽셀 중 R 및 B 서브픽셀에 하나의 데이터라인이 공통접속되고 이 데이터라인의 다음단에 형성된 데이터라인이 G 서브픽셀에 접속되며, 그리고 R, G 및 B 서브픽셀 중 R 및 G 서브픽셀에 하나의 게이트라인이 공통접속되고 이 게이트라인의 다음단에 형성된 게이트라인이 B 서브픽셀과 수직 방향으로 이웃한 픽셀의 첫번째 서브픽셀인 R 서브픽셀에 공통접속된다.
타이밍 컨트롤러(220)는 시스템으로부터 입력된 클럭(CLK)에 동기되어 시스템으로부터 입력된 기수번째 수평라인의 R1, G1 및 B1 데이터와 우수번째 수평라인의 R2, G2 및 B2 데이터를 일시 저장한 후 칼럼 스트라이프 타입으로 배치된 R, G 및 B 서브픽셀 형태로 재정렬하여 데이터 구동부(230)로 출력한다. 여기서, 타이밍 컨트롤러(220)는 일시 저장된 R1, G1 및 B1 데이터와 R2, G2 및 B2 데이터 중 R1, B1 및 G2 데이터를 순차적으로 출력한 후 G1, R2 및 B2 데이터를 순차적으로 출력한다.
또한, 타이밍 컨트롤러(220)는 클럭신호(CLK)에 따라 수평/수직 동기신호(H,V)를 이용하여 데이터 구동 제어신호(DDC)와 게이트 구동 제어신호(GDC)를 발생하여 각각 데이터 구동부(230)와 게이트 구동부(240)에 공급한다. 여기서, 데이터 구동 제어신호(DDC)는 소스쉬프트클럭(SSC), 소스스타트펄스(SSP), 극성제어신호(POL) 및 소스출력인에이블신호(SOE) 등을 포함하고, 게이트구동 제어신호(GDC)는 게이트스타트펄스(GSP) 및 게이트출력인에이블(GOE) 등을 포함한다.
데이터 구동부(230)는 타이밍 컨트롤러(220)에 의해 재정렬된 R1, B1 및 G2 데이터를 순차적으로 액정표시패널(110)에 공급한 후 재정렬된 G1, R2 및 B2 데이 터를 순차적으로 액정표시패널(110)에 공급한다. 즉, G2→B1→R1 데이터 순으로 공급된 후 B2→R2→G1 데이터 순으로 공급된다.
게이트 구동부(240)는 타이밍 컨트롤러(220)의 제어에 따라 스캔펄스를 게이트라인들(GL1 내지 GLp)에 순차적으로 공급한다.
도 5는 도 4에 도시된 액정표시패널에 형성된 서브픽셀들의 배치 구조를 나타낸 회로도이다.
도 6은 도 4에 도시된 액정표시패널에 형성된 서브픽셀들의 일실시예에 따른 배치 구조를 나타낸 구조도이다.
도 5 및 도 6을 참조하면, 칼럼 스트라이프 타입으로 배치된 R, G 및 B 서브픽셀에는 박막트랜지터(TFT), 스토리지커패시터(Cst) 및 액정셀(Clc) 등이 구비된다.
여기서, 박막트랜지스터(TFT)는 게이트라인에 접속된 게이트, 데이터라인에 접속된 드레인 및 액정셀(Clc)의 화소전극과 스토리지커패시터(Cst)에 공통접속된 소스를 갖는다. 그리고, 액정셀(Clc)의 공통전극에는 공통전압(Vcom)이 인가된다.
한편, 기수번째 픽셀과 이웃한 우수번째 픽셀을 이루는 R, G 및 B 서브픽셀의 데이터라인과 게이트라인 접속 구조를 도 7을 참조하여 보다 구체적으로 설명한다.
도 7은 도 5에 도시된 이웃한 2개의 픽셀의 등가 회로도로서, 다수의 픽셀들 중 첫번째 픽셀과 그의 이웃한 픽셀의 등가 회로를 나타낸 것이다.
도 7에 도시된 바와 같이, 첫번째 픽셀인 기수번째 픽셀의 R 서브픽셀과 B 서브픽셀은 첫번째 데이터라인(DL1)에 공통접속되고 기수번째 픽셀의 G 서브픽셀은 두번째 데이터라인(DL2)에 접속된다. 그리고, 기수번째 픽셀의 R 서브픽셀과 G서브픽셀은 첫번째 게이트라인(GL1)에 공통접속되고 기수번째 픽셀의 B 서브픽셀은 두번째 게이트라인(GL2)에 접속된다. 보다 구체적으로, R 서브픽셀과 B 서브픽셀에 구비된 박막트랜지스터들의 드레인이 첫번째 데이터라인(DL1)에 공통접속되고, 기수번째 픽셀의 G 서브픽셀에 구비된 박막트랜지스터의 드레인이 두번째 데이터라인(DL2)에 접속된다. 그리고, 기수번째 픽셀의 R 서브픽셀과 G서브픽셀에 구비된 박막트랜지스터들의 게이트가 첫번째 게이트라인(GL1)에 공통접속되고, 기수번째 픽셀의 B 서브픽셀에 구비된 박막트랜지스터의 게이트가 두번째 게이트라인(GL2)에 접속된다.
첫번째 픽셀과 이웃한 우수번째 픽셀의 R 서브픽셀과 B 서브픽셀은 두번째 데이터라인(DL2)에 공통접속되고, 우수번째 픽셀의 G 서브픽셀은 첫번째 데이터라인(DL1)에 접속된다. 그리고, 우수번째 픽셀의 G 서브픽셀과 B서브픽셀은 세번째 게이트라인(GL3)에 공통접속되고, 우수번째 픽셀의 R 서브픽셀은 기수번째 픽셀의 B 서브픽셀과 두번째 게이트라인(GL2)에 공통접속된다. 보다 구체적으로, 우수번째 픽셀의 R 서브픽셀과 B 서브픽셀에 구비된 박막트랜지스터들의 드레인이 두번째 데이터라인(DL2)에 공통접속되고, 우수번째 픽셀의 G 서브픽셀에 구비된 박막트랜지스터의 드레인이 첫번째 데이터라인(DL1)에 접속된다. 그리고, 우수번째 픽셀의 G 서브픽셀과 B 서브픽셀에 구비된 박막트랜지스터들의 게이트가 세번째 게이트라인(GL3)에 공통접속되고, 우수번째 픽셀의 R 서브픽셀에 구비된 박막트랜지스터의 게이트가 기수번째 픽셀의 B 서브픽셀에 구비된 박막트랜지스터의 게이트와 두번째 게이트라인(GL2)에 공통접속된다.
이와 같은 접속 구조는 액정표시패널(110)의 모든 픽셀들에 공통되게 적용된다. 즉, 이웃한 기수번째 픽셀과 우수번째 픽셀은 도 7에 도시된 바와 같은 접속 구조를 갖는다.
도 8은 도 4에 도시된 액정표시패널에 형성된 서브픽셀들의 다른 실시예에 따른 배치 구조를 나타낸 구조도이다.
도 8에서는 동일 수직라인에 형성된 모든 서브픽셀들을 지그재그 형태로 배치하여, 데이터라인들(DL1 내지 DLi)이 등간격을 유지하도록 한다. 이와 달리, 도 6에서는 동일 수직라인에 형성된 모든 서브픽셀들이 일렬로 수직하게 배치됨으로써, 데이터라인들(DL1 내지 DLi)이 등간격을 유지하지 못한다.
도 9는 도 4에 도시된 타이밍 컨트롤러의 구성도이다.
도 9를 참조하면, 타이밍 컨트롤러(220)는, 시스템으로부터 입력된 기수번째 수평라인 데이터를 저장하기 위한 제 1 라인 메모리(221)와, 시스템으로부터 입력된 우수번째 수평라인 데이터를 저장하기 위한 제 2 라인 메모리(222)와, 시스템으로부터의 클럭(CLK)에 동기되어 입력된 데이터를 제 1 및 제 2 라인 메모리(221, 222)에 저장시킨 후 저장된 데이터를 재정렬하여 출력시키는 데이터정렬 제어부(223)를 구비한다.
제 1 라인 메모리(221)는 데이터정렬 제어부(223)로부터의 라이팅 제어신호에 따라 시스템으로부터 입력된 기수번째 수평라인 R1, G1 및 B1 데이터를 일시 저 장한 후, 데이터정렬 제어부(223)로부터의 리딩 제어신호에 따라 일시 저장된 R1, G1 및 B1 데이터를 출력한다.
제 2 라인 메모리(222)는 데이터정렬 제어부(223)로부터의 라이팅 제어신호에 따라 시스템으로부터 입력된 우수번째 수평라인 R2, G2 및 B2 데이터를 일시 저장한 후, 데이터정렬 제어부(223)로부터의 리딩 제어신호에 따라 일시 저장된 R2, G2 및 B2 데이터를 출력한다.
데이터정렬 제어부(223)는 시스템으로부터의 클럭(CLK)에 동기되어 라이팅 제어신호와 리딩 제어신호를 선택적으로 제 1 및 제 2 라인 메모리(221, 222)에 공급함으로써, 제 1 라인 메모리(221, 222)에 저장된 R1, G1 및 B1 데이터와 제 2 라인 메모리(222)에 저장된 R2, G2 및 B2 데이터를 칼럼 스트라이프 타입으로 배치된 R, G 및 B 서브픽셀 형태로 재정렬시켜 데이터 구동부(230)로 출력한다.
여기서, 데이터정렬 제어부(223)는 기수번째 수평라인에 공급될 데이터로서 R1, B1 및 G2 데이터를 재정렬시킴과 아울러 우수번째 수평라인에 공급될 데이터로서 G1, R2 및 B2 데이터를 재정렬시킨다. 이렇게 데이터들이 재정렬되면, 데이터정렬 제어부(223)는 기수번째 수평라인에서 G2→B1→R1 데이터 순으로 데이터를 데이터 구동부(230)로 출력시킨 후, 우수번째 수평라인에서 B2→R2→G1 데이터 순으로 데이터를 데이터 구동부(230)로 출력시킨다.
이와 같이 재정렬된 데이터들이 도 7에 도시된 기수번째 픽셀인 첫번째 픽셀과 이와 수직하게 이웃한 우수번째 픽셀에 공급되는 경우를 예로서 설명하면 다음과 같다.
재정렬된 기수번째 수평라인의 R1, B1 및 G2 데이터는 첫번째 데이터라인(DL1)으로 공급되고 재정렬된 우수번째 수평라인의 G1, R2 및 B2 데이터는 두번째 데이터라인(DL2)으로 공급된다.
먼저, 첫번째 게이트라인(GL1)에 스캔펄스가 공급되는 동안에, R1 데이터는 첫번째 데이터라인(DL1)을 통해 기수번째 픽셀의 R서브픽셀로 공급되고, G1 데이터는 두번째 데이터라인(DL2)을 통해 기수번째 픽셀의 G서브픽셀로 공급된다.
첫번째 게이트라인(GL1)에 이어 두번째 게이트라인(GL2)에 스캔펄스가 공급되는 동안에, B1 데이터는 첫번째 데이터라인(DL1)을 통해 기수번째 픽셀의 B서브픽셀로 공급되고, R2 데이터는 두번째 데이터라인(DL2)을 통해 우수번째 픽셀의 R서브픽셀로 공급된다.
두번째 게이트라인(GL2)에 이어 세번째 게이트라인(GL3)에 스캔펄스가 공급되는 동안에, G2 데이터는 첫번째 데이터라인(DL1)을 통해 우수번째 픽셀의 G서브픽셀로 공급되고, B2 데이터는 두번째 데이터라인(DL2)을 통해 우수번째 픽셀의 B서브픽셀로 공급된다.
이상에서 설명한 바와 같이 본 발명은, 칼럼 스트라이프 타입으로 배치된 한 픽셀의 서브픽셀들을 2개의 데이터라인만을 이용하여 구동함으로써, 데이터라인 구동에 이용되는 회로 부품 수를 감소시키고, 이로 인해 제품의 제조 비용을 절감하고 데이터라인의 구동에 의한 발열 온도를 감소시킬 수 있다.
본 발명의 기술사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술분야의 통상의 전문가라면 본 발명의 기술사상의 범위에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.

Claims (16)

  1. 데이터라인들과 게이트라인들이 교차되어 형성되고, 칼럼 스트라이프 타입으로 배치된 제 1 내지 제 3 서브픽셀로 이루어진 다수의 픽셀들이 형성되고, 상기 픽셀들 중 기수번째 픽셀의 제 1 및 제 3 서브픽셀들에 제 1 데이터라인이 공통접속되고 다음단의 제 2 데이터라인이 상기 제 2 서브픽셀에 접속되며, 상기 제 1 및 제 2 서브픽셀에 제 1 게이트라인이 공통접속됨과 아울러 다음단의 제 2 게이트라인이 상기 제 3 서브픽셀에 접속되고, 상기 기수번째 픽셀과 이웃한 우수번째 픽셀의 제 1 및 제 3 서브픽셀이 상기 제 2 데이터라인에 공통접속됨과 아울러 상기 우수번째 픽셀의 제 2 서브픽셀이 상기 제 1 데이터라인에 접속되며, 상기 우수번째 픽셀의 제 1 서브픽셀이 상기 제 2 게이트라인에 접속됨과 아울러 다음단의 제 3 게이트라인이 상기 우수번째 픽셀의 제 2 및 제 3 서브픽셀에 공통접속된 액정표시패널;
    시스템으로부터 입력된 기수번째와 우수번째 수평라인의 데이터들을 칼럼 스트라이프 타입으로 배치된 서브픽셀 형태로 재정렬하는 타이밍 컨트롤러;
    상기 재정렬된 데이터들을 상기 액정표시패널에 공급하는 데이터 구동부; 및
    상기 게이트라인들에 스캔펄스를 순차적으로 공급하는 게이트 구동부
    를 포함하는 액정표시장치.
  2. 제 1 항에 있어서,
    상기 제 1 내지 제 3 서브픽셀은 각각 R, G 및 B 서브픽셀인 것을 특징으로 하는 액정표시장치.
  3. 제 2 항에 있어서,
    상기 타이밍 컨트롤러는,
    상기 시스템으로부터 입력된 기수번째 수평라인의 R1, G1 및 B1 데이터를 저장하는 제 1 라인 메모리;
    상기 시스템으로부터 입력된 우수번째 수평라인의 R2, G2 및 B2 데이터를 저장하는 제 2 라인 메모리; 및
    상기 시스템으로부터의 클럭에 동기되어 상기 입력된 기수번째 수평라인의 R1, G1 및 B1 데이터와 상기 입력된 우수번째 수평라인의 R2, G2 및 B2 데이터의 저장 및 재정렬을 제어하는 데이터정렬 제어부
    를 포함하는 액정표시장치.
  4. 제 3 항에 있어서,
    상기 데이터정렬 제어부는 기수번째 수평라인에 공급될 데이터로서 상기 R1, B1 및 G2 데이터를 재정렬시킴과 아울러 우수번째 수평라인에 공급될 데이터로서 상기 G1, R2 및 B2 데이터를 재정렬시키는 것을 특징으로 하는 액정표시장치.
  5. 제 4 항에 있어서,
    상기 데이터 구동부는 상기 재정렬된 R1, B1 및 G2 데이터를 G2→B1→R1 데이터 순으로 상기 제 1 데이터라인에 공급하고 상기 재정렬된 G1, R2 및 B2 데이터를 B2→R2→G1 데이터 순으로 상기 제 2 데이터라인으로 공급하는 것을 특징으로 하는 액정표시장치.
  6. 제 5 항에 있어서,
    상기 제 1 게이트라인에 스캔펄스가 공급되는 동안에, 상기 R1 데이터는 상기 제 1 데이터라인을 통해 상기 기수번째 픽셀의 R서브픽셀로 공급되고, 상기 G1 데이터는 상기 제 2 데이터라인을 통해 상기 기수번째 픽셀의 G서브픽셀로 공급되는 것을 특징으로 하는 액정표시장치.
  7. 제 6 항에 있어서,
    상기 제 1 게이트라인에 이어 상기 제 2 게이트라인에 스캔펄스가 공급되는 동안에, 상기 B1 데이터는 상기 제 1 데이터라인을 통해 상기 기수번째 픽셀의 B서브픽셀로 공급되고, 상기 R2 데이터는 상기 제 2 데이터라인을 통해 상기 우수번째 픽셀의 R서브픽셀로 공급되는 것을 특징으로 하는 액정표시장치.
  8. 제 7 항에 있어서,
    상기 제 2 게이트라인에 이어 상기 제 3 게이트라인에 스캔펄스가 공급되는 동안에, 상기 G2 데이터는 상기 제 1 데이터라인을 통해 상기 우수번째 픽셀의 G서 브픽셀로 공급되고, 상기 B2 데이터는 상기 제 2 데이터라인을 통해 상기 우수번째 픽셀의 B서브픽셀로 공급되는 것을 특징으로 하는 액정표시장치.
  9. 데이터라인들과 게이트라인들이 교차되어 형성되고, 칼럼 스트라이프 타입으로 배치된 제 1 내지 제 3 서브픽셀로 이루어진 다수의 픽셀들이 형성되고, 상기 픽셀들 중 기수번째 픽셀의 제 1 및 제 3 서브픽셀들에 제 1 데이터라인이 공통접속되고 다음단의 제 2 데이터라인이 상기 제 2 서브픽셀에 접속되며, 상기 제 1 및 제 2 서브픽셀에 제 1 게이트라인이 공통접속됨과 아울러 다음단의 제 2 게이트라인이 상기 제 3 서브픽셀에 접속되고, 상기 기수번째 픽셀과 이웃한 우수번째 픽셀의 제 1 및 제 3 서브픽셀이 상기 제 2 데이터라인에 공통접속됨과 아울러 상기 우수번째 픽셀의 제 2 서브픽셀이 상기 제 1 데이터라인에 접속되며, 상기 우수번째 픽셀의 제 1 서브픽셀이 상기 제 2 게이트라인에 접속됨과 아울러 다음단의 제 3 게이트라인이 상기 우수번째 픽셀의 제 2 및 제 3 서브픽셀에 공통접속된 액정표시패널을 구비한 액정표시장치의 구동 방법에 있어서,
    시스템으로부터 입력된 기수번째와 우수번째 수평라인의 데이터들을 상기 칼럼 스트라이프 타입으로 배치된 상기 제 1 내지 제 3 서브픽셀 형태로 재정렬하는 단계; 및
    상기 게이트라인들에 순차적으로 스캔펄스를 공급함과 아울러 상기 재정렬된 데이터들을 상기 데이터라인들에 공급하는 단계
    를 포함하는 액정표시장치의 구동 방법.
  10. 제 9 항에 있어서,
    상기 제 1 내지 제 3 서브픽셀은 각각 R, G 및 B 서브픽셀인 것을 특징으로 하는 액정표시장치의 구동 방법.
  11. 제 10 항에 있어서,
    상기 재정렬 단계는,
    상기 시스템으로부터 입력된 기수번째 수평라인의 R1, G1 및 B1 데이터를 일시 저장함과 아울러 상기 시스템으로부터 입력된 우수번째 수평라인의 R2, G2 및 B2 데이터를 일시 저장하는 단계; 및
    상기 시스템으로부터의 클럭에 동기되어 상기 입력된 기수번째 수평라인의 R1, G1 및 B1 데이터와 상기 입력된 우수번째 수평라인의 R2, G2 및 B2 데이터를 재정렬하는 단계
    를 포함하는 액정표시장치의 구동 방법.
  12. 제 11 항에 있어서,
    상기 기수번째 수평라인에 공급될 데이터로서 상기 R1, B1 및 G2 데이터를 재정렬시킴과 아울러 상기 우수번째 수평라인에 공급될 데이터로서 상기 G1, R2 및 B2 데이터를 재정렬시키는 것을 특징으로 하는 액정표시장치의 구동 방법.
  13. 제 12 항에 있어서,
    상기 재정렬된 R1, B1 및 G2 데이터를 G2→B1→R1 데이터 순으로 상기 제 1 데이터라인에 공급하고 상기 재정렬된 상기 G1, R2 및 B2 데이터를 B2→R2→G1 데이터 순으로 상기 제 2 데이터라인으로 공급하는 것을 특징으로 하는 액정표시장치의 구동 방법.
  14. 제 13 항에 있어서,
    상기 제 1 게이트라인에 스캔펄스가 공급되는 동안에, 상기 R1 데이터는 상기 제 1 데이터라인을 통해 상기 기수번째 픽셀의 R서브픽셀로 공급되고, 상기 G1 데이터는 상기 제 2 데이터라인을 통해 상기 기수번째 픽셀의 G서브픽셀로 공급되는 것을 특징으로 하는 액정표시장치의 구동 방법.
  15. 제 14 항에 있어서,
    상기 제 1 게이트라인에 이어 상기 제 2 게이트라인에 스캔펄스가 공급되는 동안에, 상기 B1 데이터는 상기 제 1 데이터라인을 통해 상기 기수번째 픽셀의 B서브픽셀로 공급되고, 상기 R2 데이터는 상기 제 2 데이터라인을 통해 상기 우수번째 픽셀의 R서브픽셀로 공급되는 것을 특징으로 하는 액정표시장치의 구동 방법.
  16. 제 15 항에 있어서,
    상기 제 2 게이트라인에 이어 상기 제 3 게이트라인에 스캔펄스가 공급되는 동안에, 상기 G2 데이터는 상기 제 1 데이터라인을 통해 상기 우수번째 픽셀의 G서브픽셀로 공급되고, 상기 B2 데이터는 상기 제 2 데이터라인을 통해 상기 우수번째 픽셀의 B서브픽셀로 공급되는 것을 특징으로 하는 액정표시장치의 구동 방법.
KR1020060119746A 2006-11-30 2006-11-30 액정표시장치 및 그의 구동 방법 KR101201333B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060119746A KR101201333B1 (ko) 2006-11-30 2006-11-30 액정표시장치 및 그의 구동 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060119746A KR101201333B1 (ko) 2006-11-30 2006-11-30 액정표시장치 및 그의 구동 방법

Publications (2)

Publication Number Publication Date
KR20080049319A true KR20080049319A (ko) 2008-06-04
KR101201333B1 KR101201333B1 (ko) 2012-11-14

Family

ID=39805117

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060119746A KR101201333B1 (ko) 2006-11-30 2006-11-30 액정표시장치 및 그의 구동 방법

Country Status (1)

Country Link
KR (1) KR101201333B1 (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101228654B1 (ko) * 2009-11-24 2013-01-31 캐논 가부시끼가이샤 표시장치
KR20150003053A (ko) * 2013-06-28 2015-01-08 엘지디스플레이 주식회사 액정표시장치
KR20160081635A (ko) * 2014-12-31 2016-07-08 엘지디스플레이 주식회사 표시패널 및 이를 포함하는 표시장치
CN110992912A (zh) * 2019-12-27 2020-04-10 厦门天马微电子有限公司 一种阵列基板、显示面板及显示装置
CN111028812A (zh) * 2019-12-31 2020-04-17 Tcl华星光电技术有限公司 显示面板及其驱动方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003149676A (ja) 2001-11-15 2003-05-21 Matsushita Electric Ind Co Ltd アクティブマトリクス型液晶表示装置、及びその駆動方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101228654B1 (ko) * 2009-11-24 2013-01-31 캐논 가부시끼가이샤 표시장치
KR20150003053A (ko) * 2013-06-28 2015-01-08 엘지디스플레이 주식회사 액정표시장치
KR20160081635A (ko) * 2014-12-31 2016-07-08 엘지디스플레이 주식회사 표시패널 및 이를 포함하는 표시장치
CN110992912A (zh) * 2019-12-27 2020-04-10 厦门天马微电子有限公司 一种阵列基板、显示面板及显示装置
CN111028812A (zh) * 2019-12-31 2020-04-17 Tcl华星光电技术有限公司 显示面板及其驱动方法

Also Published As

Publication number Publication date
KR101201333B1 (ko) 2012-11-14

Similar Documents

Publication Publication Date Title
KR100859467B1 (ko) 액정표시장치 및 그 구동방법
US7403185B2 (en) Liquid crystal display device and method of driving the same
JP4680874B2 (ja) 液晶表示装置及びその駆動方法
JP2002055325A (ja) スイング共通電極を利用した液晶表示装置及びその駆動方法
KR20070023159A (ko) 표시 장치 및 그 구동 방법
KR100582203B1 (ko) 액정표시장치
US20090219237A1 (en) Electro-optical device, driving method thereof, and electronic apparatus
KR100884996B1 (ko) 액정표시패널
KR101201333B1 (ko) 액정표시장치 및 그의 구동 방법
KR100851208B1 (ko) 액정표시장치 및 그 구동방법
KR102562943B1 (ko) 표시 장치
KR101308442B1 (ko) 액정표시장치 및 그의 구동 방법
KR101186018B1 (ko) 액정표시장치 및 그의 구동 방법
KR101245912B1 (ko) 액정표시장치의 게이트 구동회로
KR20050000991A (ko) 액정표시장치 및 그 구동방법
KR101243439B1 (ko) 액정표시소자 및 그의 구동 방법
KR20070121284A (ko) 액정표시장치 및 그의 구동 방법
KR101177581B1 (ko) 액정표시장치 및 그의 구동 방법
KR100909048B1 (ko) 액정표시장치 및 그 구동방법
KR20120116132A (ko) 액정 표시장치 및 그 구동방법
KR20070037105A (ko) 액정 표시 장치 및 그의 구동 방법
KR20070070469A (ko) 액정 표시 장치 및 이의 구동방법
KR20080047072A (ko) 액정표시장치 및 그의 구동 방법
KR20070030344A (ko) 액정 표시 장치 및 이의 구동방법
KR101074400B1 (ko) 액정표시장치 및 그 구동방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20151028

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20161012

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20171016

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20181015

Year of fee payment: 7