JP2003149676A - アクティブマトリクス型液晶表示装置、及びその駆動方法 - Google Patents
アクティブマトリクス型液晶表示装置、及びその駆動方法Info
- Publication number
- JP2003149676A JP2003149676A JP2001349889A JP2001349889A JP2003149676A JP 2003149676 A JP2003149676 A JP 2003149676A JP 2001349889 A JP2001349889 A JP 2001349889A JP 2001349889 A JP2001349889 A JP 2001349889A JP 2003149676 A JP2003149676 A JP 2003149676A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- wiring
- pixel
- thin film
- film transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 容量結合駆動方式の液晶表示装置の低消費電
力化。 【解決手段】 走査ライン毎に補正容量配線を外部に引
き出した容量結合駆動方式の薄膜トランジスタの、第ｎ
列目の画素はｎ番目のゲート配線と（ｎ＋１）番目のゲ
ート配線のいずれかに接続されており、第ｍ行目の画素
はｍ番目のソース配線と（ｍ＋１）番目のソース配線の
いずれかに接続。
力化。 【解決手段】 走査ライン毎に補正容量配線を外部に引
き出した容量結合駆動方式の薄膜トランジスタの、第ｎ
列目の画素はｎ番目のゲート配線と（ｎ＋１）番目のゲ
ート配線のいずれかに接続されており、第ｍ行目の画素
はｍ番目のソース配線と（ｍ＋１）番目のソース配線の
いずれかに接続。
Description
【０００１】
【発明の属する技術分野】本発明は、アクティブマトリ
クス型液晶表示装置、特に携帯電話やＰＤＡといった小
型のディスプレイに用いられる高画質の薄膜トランジス
タ(ＴＦＴ)アクティブマトリクス型液晶表示装置の駆動
方法に関する。
クス型液晶表示装置、特に携帯電話やＰＤＡといった小
型のディスプレイに用いられる高画質の薄膜トランジス
タ(ＴＦＴ)アクティブマトリクス型液晶表示装置の駆動
方法に関する。
【０００２】
【従来の技術】携帯電話、ＰＤＡ等の電子機器が映像情
報を取り込むようになり、機器の表示性能に対する要求
はますます高まりつつある。従来の液晶表示パネルは、
ＳＴＮ方式が主流であったが、表示色・コントラストで
勝るアクティブマトリクス型の液晶パネルに比重が移り
つつある。しかしながら、アクティブマトリクス型の液
晶表示装置は、消費電力が問題視されることもある。特
に、電源が２次電池の携帯型機器では、消費電力の大小
が、携帯型機器の可使用時間の長短に大きく影響する。
報を取り込むようになり、機器の表示性能に対する要求
はますます高まりつつある。従来の液晶表示パネルは、
ＳＴＮ方式が主流であったが、表示色・コントラストで
勝るアクティブマトリクス型の液晶パネルに比重が移り
つつある。しかしながら、アクティブマトリクス型の液
晶表示装置は、消費電力が問題視されることもある。特
に、電源が２次電池の携帯型機器では、消費電力の大小
が、携帯型機器の可使用時間の長短に大きく影響する。
【０００３】この点を鑑みて、アクティブマトリクス型
の液晶表示装置でありながら消費電力を抑える駆動方式
である、容量結合駆動方式またはそれを応用した独立容
量結合駆動方式が採用され、商品化されている。図２を
用いて独立容量駆動方式について説明する。
の液晶表示装置でありながら消費電力を抑える駆動方式
である、容量結合駆動方式またはそれを応用した独立容
量結合駆動方式が採用され、商品化されている。図２を
用いて独立容量駆動方式について説明する。
【０００４】図２は前述した独立容量駆動方式の画素構
成とその信号波形を示したものである。２０１はソース
配線、２０２はゲート配線、２０３は補償電極配線であ
る。これらの配線はすべて液晶パネルの周辺に配置され
たＬＳＩ等に接続されており、画素に信号が供給され
る。画素は２０４の薄膜トランジスタと、２０５の画素
電極、２０６の補助容量で構成される。２０７は２０５
の画素電極と対向電極に狭持される液晶材料を等価回路
で示す。また２０８，２０９はそれぞれゲート配線、ソ
ース配線に供給される信号を示す。薄膜トランジスタ
は、ＴＦＴと略記される。ＴＦＴは、「Ｔｈｉｎ Ｆｉ
ｌｍ Ｔｒａｎｓｉｓｔｏｒ」の略記である。
成とその信号波形を示したものである。２０１はソース
配線、２０２はゲート配線、２０３は補償電極配線であ
る。これらの配線はすべて液晶パネルの周辺に配置され
たＬＳＩ等に接続されており、画素に信号が供給され
る。画素は２０４の薄膜トランジスタと、２０５の画素
電極、２０６の補助容量で構成される。２０７は２０５
の画素電極と対向電極に狭持される液晶材料を等価回路
で示す。また２０８，２０９はそれぞれゲート配線、ソ
ース配線に供給される信号を示す。薄膜トランジスタ
は、ＴＦＴと略記される。ＴＦＴは、「Ｔｈｉｎ Ｆｉ
ｌｍ Ｔｒａｎｓｉｓｔｏｒ」の略記である。
【０００５】ここでは、液晶に電圧を印加した場合に黒
を表示するノマーリホワイト方式の液晶パネルの場合を
説明する。1番目のゲート配線の走査をする場合は、1水
平期間(以下１Ｈ期間)だけ薄膜トランジスタをオン状態
にさせるために電圧を印加する。この状態で1番目のゲ
ート配線に接続されている薄膜トランジスタはすべてオ
ン状態であるが、この状態でソース配線からそれぞれの
画素に映像信号を書き込む必要がある。今、全面を黒表
示する場合を想定した場合、1番目のゲート配線に接続
された画素には正の電圧＋Ｖｓが印加される。液晶を介
した対向電極は0［Ｖ］であるとすると、液晶には＋Ｖ
ｓが保持されることになる。次に２番目のゲート配線を
走査する場合は、ソース配線には−Ｖｓが印加される。
対向電極は0［Ｖ］であるため２ライン目の画素の液晶
には1ライン目の画素とは逆の極性が保持されることに
なる。このように奇数ラインの画素と偶数ラインの画素
の極性を反転させることは、一般的に行われている。こ
の駆動方法は１Ｈ反転駆動とも呼称され、フリッカー
(ちらつき)を低減させる効果をもたらす。最後のライン
まで走査を行い、次のフレームでは、１番目のラインに
は全フレームとは逆に−Ｖｓを、２番目のラインには＋
Ｖｓを印加する。これは、液晶を交流駆動する必要があ
り、平均的に液晶にＤＣが印加されないようにするため
である。
を表示するノマーリホワイト方式の液晶パネルの場合を
説明する。1番目のゲート配線の走査をする場合は、1水
平期間(以下１Ｈ期間)だけ薄膜トランジスタをオン状態
にさせるために電圧を印加する。この状態で1番目のゲ
ート配線に接続されている薄膜トランジスタはすべてオ
ン状態であるが、この状態でソース配線からそれぞれの
画素に映像信号を書き込む必要がある。今、全面を黒表
示する場合を想定した場合、1番目のゲート配線に接続
された画素には正の電圧＋Ｖｓが印加される。液晶を介
した対向電極は0［Ｖ］であるとすると、液晶には＋Ｖ
ｓが保持されることになる。次に２番目のゲート配線を
走査する場合は、ソース配線には−Ｖｓが印加される。
対向電極は0［Ｖ］であるため２ライン目の画素の液晶
には1ライン目の画素とは逆の極性が保持されることに
なる。このように奇数ラインの画素と偶数ラインの画素
の極性を反転させることは、一般的に行われている。こ
の駆動方法は１Ｈ反転駆動とも呼称され、フリッカー
(ちらつき)を低減させる効果をもたらす。最後のライン
まで走査を行い、次のフレームでは、１番目のラインに
は全フレームとは逆に−Ｖｓを、２番目のラインには＋
Ｖｓを印加する。これは、液晶を交流駆動する必要があ
り、平均的に液晶にＤＣが印加されないようにするため
である。
【０００６】次に補償電極配線とそこに印加される信号
の説明を行う。対向電極の電圧を0［Ｖ］とし、且つ黒
表示を行った場合、各画素には電圧＋Ｖｓ、又は−Ｖｓ
が保持されることは上記のとおりであるが、さらに液晶
に電圧を印加するために、補償電極配線に信号を印加す
る。1番目のゲート配線を走査し、薄膜トランジスタを
オフ状態にした後、1番目の補償電極配線の電圧を0
［Ｖ］から＋Ｖｅに変化させる。画素電極は補助容量を
介してこの補償電極配線に接続されているため、＋Ｖｓ
が保持されている画素電極は、さらに電圧（α×Ｖｅ）
が重畳される。αは画素容量、補助容量および薄膜トラ
ンジスタの容量に依存する係数である。さらに、次にフ
レームでは、−Ｖｓが保持されている状態で、補償電極
配線に電圧Ｖｅから電圧0［Ｖ］への変化が加わると、
画素電極の電圧は（−Ｖｓ−（α×Ｖｅ））となる。す
なわち、液晶に印加される電圧は、補償電極配線の電圧
によりＶｓから（Ｖｓ＋（α×Ｖｅ））に増加させるこ
とができる。なお、上記のオン状態は、薄膜トランジス
タのドレイン電極・ソース電極間が導通していることを
示す。また、オフ状態は、薄膜トランジスタのドレイン
電極・ソース電極間が導通していないことを示す。
の説明を行う。対向電極の電圧を0［Ｖ］とし、且つ黒
表示を行った場合、各画素には電圧＋Ｖｓ、又は−Ｖｓ
が保持されることは上記のとおりであるが、さらに液晶
に電圧を印加するために、補償電極配線に信号を印加す
る。1番目のゲート配線を走査し、薄膜トランジスタを
オフ状態にした後、1番目の補償電極配線の電圧を0
［Ｖ］から＋Ｖｅに変化させる。画素電極は補助容量を
介してこの補償電極配線に接続されているため、＋Ｖｓ
が保持されている画素電極は、さらに電圧（α×Ｖｅ）
が重畳される。αは画素容量、補助容量および薄膜トラ
ンジスタの容量に依存する係数である。さらに、次にフ
レームでは、−Ｖｓが保持されている状態で、補償電極
配線に電圧Ｖｅから電圧0［Ｖ］への変化が加わると、
画素電極の電圧は（−Ｖｓ−（α×Ｖｅ））となる。す
なわち、液晶に印加される電圧は、補償電極配線の電圧
によりＶｓから（Ｖｓ＋（α×Ｖｅ））に増加させるこ
とができる。なお、上記のオン状態は、薄膜トランジス
タのドレイン電極・ソース電極間が導通していることを
示す。また、オフ状態は、薄膜トランジスタのドレイン
電極・ソース電極間が導通していないことを示す。
【０００７】
【発明が解決しようとする課題】しかしながら、上記の
駆動では、全面黒表示、又は全面白表示等の全面に同じ
色調の表示を行った場合には、ソース信号には１Ｈ毎に
極性の異なる信号を印加する必要があるために、消費電
力が増加するという課題があった。
駆動では、全面黒表示、又は全面白表示等の全面に同じ
色調の表示を行った場合には、ソース信号には１Ｈ毎に
極性の異なる信号を印加する必要があるために、消費電
力が増加するという課題があった。
【０００８】
【課題を解決するための手段】上記課題を解決するため
に本発明は、他の駆動方式よりも低消費電力である独立
容量結合駆動方式において、ソース信号線毎に信号の極
性を反転するカラム反転方式を採用し、従来よりもさら
に低消費電力駆動の駆動方式を提供する。
に本発明は、他の駆動方式よりも低消費電力である独立
容量結合駆動方式において、ソース信号線毎に信号の極
性を反転するカラム反転方式を採用し、従来よりもさら
に低消費電力駆動の駆動方式を提供する。
【０００９】
【発明の実施の形態】本発明のアクティブマトリクス型
液晶表示装置は、ソース配線とゲート配線がマトリクス
状に形成され、画素電極は、前記ゲート配線と平行に配
置された補償電極配線と、容量を介して接続されてお
り、ｎ列目の画素電極は、ｎ番目のゲート配線に接続さ
れた薄膜トランジスタにより制御される画素電極と、
（ｎ＋１）番目のゲート配線に接続された薄膜トランジ
スタにより制御される画素電極が隣接し、ｍ行目の画素
電極は、ｍ番目のソース配線に接続された薄膜トランジ
スタにより制御される画素電極と、（ｍ＋１）番目のソ
ース配線に接続された薄膜トランジスタにより制御され
る画素電極が隣接することを特徴とする。
液晶表示装置は、ソース配線とゲート配線がマトリクス
状に形成され、画素電極は、前記ゲート配線と平行に配
置された補償電極配線と、容量を介して接続されてお
り、ｎ列目の画素電極は、ｎ番目のゲート配線に接続さ
れた薄膜トランジスタにより制御される画素電極と、
（ｎ＋１）番目のゲート配線に接続された薄膜トランジ
スタにより制御される画素電極が隣接し、ｍ行目の画素
電極は、ｍ番目のソース配線に接続された薄膜トランジ
スタにより制御される画素電極と、（ｍ＋１）番目のソ
ース配線に接続された薄膜トランジスタにより制御され
る画素電極が隣接することを特徴とする。
【００１０】また、本発明のアクティブマトリクス型液
晶表示装置の駆動方法は、請求項1記載のアクティブマ
トリクス型液晶表示装置において、１番目から順番にゲ
ート配線に信号を印加し、ｎ番目のゲート配線の信号を
オフにした後、ｎ番目の補償電極配線の電位を変化さ
せ、前記電位を変化させる方向はｎ番目と（ｎ＋１）番
目で異なることを特徴とする。
晶表示装置の駆動方法は、請求項1記載のアクティブマ
トリクス型液晶表示装置において、１番目から順番にゲ
ート配線に信号を印加し、ｎ番目のゲート配線の信号を
オフにした後、ｎ番目の補償電極配線の電位を変化さ
せ、前記電位を変化させる方向はｎ番目と（ｎ＋１）番
目で異なることを特徴とする。
【００１１】
【実施例】以下、本発明の実施例について図面を用いて
説明する。
説明する。
【００１２】（実施例）本発明の第1の実施例を図1に示
す。画素構成は、図２と同様であるが、向きの異なる画
素が存在する。例えば１０１で示す２Ｂという画素に注
目する。この画素は２番目のゲート配線（Ｇ２）、及び
２番目のソース配線（Ｓ２）に接続されており、Ｇ１と
Ｇ２の間の補償電極配線に補助容量を介して接続されて
いる。Ｇ２がオンした状態（１０２）では、ソースの電
位は、１０３に示すように−Ｖｓが印加される。その後
１０４に示す補償電極配線の電位がＶｅから0［Ｖ］に
下がるため、容量を介して結合されている画素電位は
（−Ｖｓ−（α×Ｖｅ））となる。同様に１０５の画素
に注目した場合、Ｇ２がオン状態（１０２）では、ソー
スの電位はＳ３により供給されるため１０６の電位すな
わち＋Ｖｓが印加されることになる。その後１０７に示
すように補償電極配線の電位は0［Ｖ］からＶｅに上が
るため、画素電極の電位は、（Ｖｓ＋（α×Ｖｅ））と
なる。図からもわかるように、画素の駆動は従来の独立
容量結合駆動と同じであるが、ソース信号波形は、１Ｈ
毎に反転するものではなく、１Ｖ毎の反転になる。
す。画素構成は、図２と同様であるが、向きの異なる画
素が存在する。例えば１０１で示す２Ｂという画素に注
目する。この画素は２番目のゲート配線（Ｇ２）、及び
２番目のソース配線（Ｓ２）に接続されており、Ｇ１と
Ｇ２の間の補償電極配線に補助容量を介して接続されて
いる。Ｇ２がオンした状態（１０２）では、ソースの電
位は、１０３に示すように−Ｖｓが印加される。その後
１０４に示す補償電極配線の電位がＶｅから0［Ｖ］に
下がるため、容量を介して結合されている画素電位は
（−Ｖｓ−（α×Ｖｅ））となる。同様に１０５の画素
に注目した場合、Ｇ２がオン状態（１０２）では、ソー
スの電位はＳ３により供給されるため１０６の電位すな
わち＋Ｖｓが印加されることになる。その後１０７に示
すように補償電極配線の電位は0［Ｖ］からＶｅに上が
るため、画素電極の電位は、（Ｖｓ＋（α×Ｖｅ））と
なる。図からもわかるように、画素の駆動は従来の独立
容量結合駆動と同じであるが、ソース信号波形は、１Ｈ
毎に反転するものではなく、１Ｖ毎の反転になる。
【００１３】従って、極性反転する回数は、ゲート配線
数をＮｍａｘとすると、Ｎｍａｘ分の1に、減少するこ
とになる。これにより薄膜トランジスタを介して画素電
極に対して充放電する回数が減少することから、消費電
流は大幅に削減されることになる。
数をＮｍａｘとすると、Ｎｍａｘ分の1に、減少するこ
とになる。これにより薄膜トランジスタを介して画素電
極に対して充放電する回数が減少することから、消費電
流は大幅に削減されることになる。
【００１４】
【発明の効果】以上説明したように、本発明によれば、
独立容量結合駆動において、従来よりもさらに低消費電
力が可能となり、省電力化の観点で好ましく、産業的価
値が大である。
独立容量結合駆動において、従来よりもさらに低消費電
力が可能となり、省電力化の観点で好ましく、産業的価
値が大である。
【図１】本発明の実施例における駆動波形図、及び液晶
パネルの等価回路図
パネルの等価回路図
【図２】独立容量結合反転駆動の駆動波形図、及び液晶
パネルの等価回路図
パネルの等価回路図
１０１ 画素２Ｂ
１０２ 画素２ＢのＧ２のゲート波形
１０３ 画素２ＢのＳ２のソース波形
１０４ 画素２Ｂの補償電極配線の波形
１０５ 画素２Ｃ
１０６ 画素２ＣのＳ３のソース波形
１０７ 画素２Ｃの補償電極配線の波形
２０１ ソース配線
２０２ ゲート配線
２０３ 補償電極配線
２０４ 薄膜トランジスタ(ＴＦＴ)
２０５ 画素電極
２０６ 補助容量
２０７ 液晶
２０８ ゲート配線に供給される信号
２０９ ソース配線に供給される信号
─────────────────────────────────────────────────────
フロントページの続き
(51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考）
Ｇ０９Ｇ 3/20 ６２１ Ｇ０９Ｇ 3/20 ６２１Ｂ
3/36 3/36
Ｆターム(参考） 2H092 JA24 JA34 JA37 JA41 JB22
JB31 JB61 JB69 NA26
2H093 NA16 NA41 NC02 NC34 NC35
ND10 ND39
5C006 AC11 AC28 AF42 AF44 BB16
FA47
5C080 AA10 BB05 DD26 FF11 JJ03
JJ04 KK47
5C094 AA22 BA03 BA43 CA19 EA04
EA07
Claims (2)
- 【請求項１】 ソース配線とゲート配線とがマトリクス
状に形成され、画素電極は、前記ゲート配線と平行に配
置された補償電極配線と容量を介して接続されており、
ｎ列目の画素電極は、ｎ番目のゲート配線に接続された
薄膜トランジスタにより制御される画素電極と、（ｎ＋
１）番目のゲート配線に接続された薄膜トランジスタに
より制御される画素電極とが隣接し、ｍ行目の画素電極
は、ｍ番目のソース配線に接続された薄膜トランジスタ
により制御される画素電極と、（ｍ＋１）番目のソース
配線に接続された薄膜トランジスタにより制御される画
素電極とが隣接することを特徴とするアクティブマトリ
クス型液晶表示装置。（ただし、ｎ、及びｍは自然数で
ある） - 【請求項２】 １番目から順番にゲート配線に信号を印
加し、ｎ番目のゲート配線の信号をオフにした後、ｎ番
目の補償電極配線の電位を変化させ、前記電位を変化さ
せる方向はｎ番目と（ｎ＋１）番目で異なることを特徴
とする請求項1記載のアクティブマトリクス型液晶表示
装置の駆動方法。（ただし、ｎは自然数である）
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001349889A JP2003149676A (ja) | 2001-11-15 | 2001-11-15 | アクティブマトリクス型液晶表示装置、及びその駆動方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001349889A JP2003149676A (ja) | 2001-11-15 | 2001-11-15 | アクティブマトリクス型液晶表示装置、及びその駆動方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003149676A true JP2003149676A (ja) | 2003-05-21 |
Family
ID=19162493
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001349889A Pending JP2003149676A (ja) | 2001-11-15 | 2001-11-15 | アクティブマトリクス型液晶表示装置、及びその駆動方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003149676A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008276180A (ja) * | 2007-04-25 | 2008-11-13 | Novatek Microelectronics Corp | 液晶ディスプレイ及びその表示方法 |
| CN101424850B (zh) * | 2007-10-15 | 2012-01-04 | Nlt科技股份有限公司 | 显示装置,其驱动方法,终端装置和显示面板 |
| KR101201333B1 (ko) | 2006-11-30 | 2012-11-14 | 엘지디스플레이 주식회사 | 액정표시장치 및 그의 구동 방법 |
| CN113990265A (zh) * | 2018-06-25 | 2022-01-28 | 矽创电子股份有限公司 | 驱动方法及其驱动电路 |
-
2001
- 2001-11-15 JP JP2001349889A patent/JP2003149676A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101201333B1 (ko) | 2006-11-30 | 2012-11-14 | 엘지디스플레이 주식회사 | 액정표시장치 및 그의 구동 방법 |
| JP2008276180A (ja) * | 2007-04-25 | 2008-11-13 | Novatek Microelectronics Corp | 液晶ディスプレイ及びその表示方法 |
| US8035610B2 (en) | 2007-04-25 | 2011-10-11 | Novatek Microelectronics Corp. | LCD and display method thereof |
| CN101424850B (zh) * | 2007-10-15 | 2012-01-04 | Nlt科技股份有限公司 | 显示装置,其驱动方法,终端装置和显示面板 |
| US8687160B2 (en) | 2007-10-15 | 2014-04-01 | Nlt Technologies, Ltd. | Display device |
| US8964157B2 (en) | 2007-10-15 | 2015-02-24 | Nlt Technologies, Ltd. | Display device |
| US9104079B2 (en) | 2007-10-15 | 2015-08-11 | Nlt Technologies, Ltd. | Display device and terminal device |
| US9244319B2 (en) | 2007-10-15 | 2016-01-26 | Nlt Technnologies, Ltd. | Display device and terminal device |
| CN113990265A (zh) * | 2018-06-25 | 2022-01-28 | 矽创电子股份有限公司 | 驱动方法及其驱动电路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7079103B2 (en) | Scan-driving circuit, display device, electro-optical device, and scan-driving method | |
| JP3498033B2 (ja) | 表示装置、携帯用電子機器および表示装置の駆動方法 | |
| US7737935B2 (en) | Method of driving liquid crystal display device | |
| US7602465B2 (en) | In-plane switching mode liquid crystal display device | |
| US8456400B2 (en) | Liquid crystal device and electronic apparatus | |
| US20060061535A1 (en) | Liquid crystal display device and method of driving the same | |
| US8139012B2 (en) | Liquid-crystal-device driving method, liquid crystal device, and electronic apparatus | |
| US20050253778A1 (en) | Method and system for driving dual display panels | |
| JP2001282205A (ja) | アクティブマトリクス型液晶表示装置およびその駆動方法 | |
| TWI286238B (en) | Driving method for liquid crystal display, liquid crystal display, and portable electronic machine | |
| KR20030066371A (ko) | 평면표시장치 | |
| US20070229431A1 (en) | Display panel and method of driving display panel using inversion driving method | |
| US7746309B2 (en) | Driving circuit having static display units and liquid crystal display device using the same | |
| KR20020052137A (ko) | 액정표시장치 | |
| JP4432694B2 (ja) | 電気光学装置、電気光学装置の駆動方法および電子機器 | |
| JPH0980386A (ja) | 液晶表示装置 | |
| US20060125813A1 (en) | Active matrix liquid crystal display with black-inserting circuit | |
| JPH09243995A (ja) | アクティブマトリックスアレイと液晶表示装置及びその駆動方法 | |
| JP4115099B2 (ja) | 表示装置 | |
| US8866711B2 (en) | Driving method including refreshing a pixel memory and liquid crystal display device utilizing the same | |
| JP2010250134A (ja) | 表示装置 | |
| JP2003149676A (ja) | アクティブマトリクス型液晶表示装置、及びその駆動方法 | |
| US8736591B2 (en) | Display device using pixel memory circuit to reduce flicker with reduced power consumption | |
| JP2006350287A (ja) | ディスプレイパネル | |
| JP2001296554A (ja) | 液晶表示装置及び情報携帯機器 |