KR20160081635A - 표시패널 및 이를 포함하는 표시장치 - Google Patents

표시패널 및 이를 포함하는 표시장치 Download PDF

Info

Publication number
KR20160081635A
KR20160081635A KR1020140195752A KR20140195752A KR20160081635A KR 20160081635 A KR20160081635 A KR 20160081635A KR 1020140195752 A KR1020140195752 A KR 1020140195752A KR 20140195752 A KR20140195752 A KR 20140195752A KR 20160081635 A KR20160081635 A KR 20160081635A
Authority
KR
South Korea
Prior art keywords
data
line
gate
horizontal
pixels arranged
Prior art date
Application number
KR1020140195752A
Other languages
English (en)
Other versions
KR102290614B1 (ko
Inventor
이소영
유승진
김태형
송홍성
김휘
서병현
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020140195752A priority Critical patent/KR102290614B1/ko
Publication of KR20160081635A publication Critical patent/KR20160081635A/ko
Application granted granted Critical
Publication of KR102290614B1 publication Critical patent/KR102290614B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

본 발명에 의한 표시장치는 복수의 수평라인에 배열되는 화소들, 게이트라인 그룹, 기수 데이터라인, 우수 데이터라인, 게이트 구동부, 제1 및 제2 데이터 구동부를 포함한다. 게이트라인 그룹은 수평라인들 중에서 임의의 두 개의 수평라인에 배열되는 화소들과 연결된다. 기수 데이터라인은 게이트라인 그룹에서 어느 하나의 수평라인에 배열되는 화소들과 연결되고, 우수 데이터라인은 게이트라인 그룹에서 다른 하나의 수평라인에 배열되는 화소들과 연결된다. 게이트 구동부는 각각의 게이트라인 그룹에 게이트펄스를 제공한다. 제1 데이터 구동부는 기수 데이터라인에 데이터전압을 제공하고, 제2 데이터 구동부는 우수 데이터라인에 데이터전압을 제공한다.

Description

표시패널 및 이를 포함하는 표시장치{Display Panel and Display Device having the same}
본 발명은 표시패널 및 표시장치에 관한 것이다.
평판표시장치에는 액정표시장치(Liquid Crystal Display : LCD), 전계 방출 표시장치(Field Emission Display : FED), 플라즈마 디스플레이 패널(Plasma Display Panel : PDP) 및 유기 발광다이오드소자(Organic Light Emitting Diode Device, OLED) 등이 있다. 평판표시장치는 데이터라인들과 게이트라인들이 직교되도록 배치되고, 데이터라인과 게이트라인이 직교하는 영역이 하나의 화소로 정의된다. 화소들은 패널에서 매트릭스 형태로 복수 개가 형성된다. 각 화소들을 구동하기 위해서, 데이터라인들에는 표시하고자 하는 비디오 데이터전압이 공급되고 게이트라인들에는 게이트 펄스가 순차적으로 공급된다. 그리고 게이트펄스가 공급되는 표시라인의 픽셀들에 비디오 데이터전압이 공급되며, 모든 표시라인들이 게이트펄스에 의해 순차적으로 스캐닝되면서 비디오 데이터를 표시한다.
근래에는 액정패널의 해상도가 증가하고 게이트라인의 개수가 늘어남에 따라서 하나의 게이트라인을 스캔하는 시간이 줄어들고 있다. 하나의 게이트라인에 대한 스캔시간을 확보하기 위한 여러 방법이 제안되고 있는데, 그 중에 패널을 두 개의 영역으로 구분하여 각각의 영역을 개별적으로 스캔하는 더블-스캔 방식이 이용되기도 한다.
더블-스캔 방식은 패널을 물리적으로 분할하기 때문에, 분할되는 패널의 경계 영역에서는 수평선을 따라서 딤(Dim) 현상이 발생하기 때문에 화질 저하 문제를 초래한다.
본 발명은 수평 딤 현상을 개선하면서, 스캔 시간을 확보할 수 있는 표시패널 및 표시장치를 제공하기 위한 것이다.
본 발명에 의한 표시장치는 복수의 수평라인에 배열되는 화소들, 게이트라인 그룹, 기수 데이터라인, 우수 데이터라인, 게이트 구동부, 제1 및 제2 데이터 구동부를 포함한다. 게이트라인 그룹은 수평라인들 중에서 임의의 두 개의 수평라인에 배열되는 화소들과 연결된다. 기수 데이터라인은 게이트라인 그룹에서 어느 하나의 수평라인에 배열되는 화소들과 연결되고, 우수 데이터라인은 게이트라인 그룹에서 다른 하나의 수평라인에 배열되는 화소들과 연결된다. 게이트 구동부는 각각의 게이트라인 그룹에 게이트펄스를 제공한다. 제1 데이터 구동부는 기수 데이터라인에 데이터전압을 제공하고, 제2 데이터 구동부는 우수 데이터라인에 데이터전압을 제공한다.
본 발명은 기수 수평라인과 우수 수평라인을 동시에 스캔하면서 동일한 수직라인에 배열된 화소들일지라도 기수 수평라인과 우수 수평라인에 제공되는 데이터전압을 다른 데이터라인을 통해서 제공하기 때문에, 데이터라인을 물리적으로 분리하지 않으면서 더블-스캔 구동을 할 수 있다.
본 발명은 데이터라인을 물리적으로 분리하지 않으면서 더블-스캔 구동을 수행할 수 있기 때문에, 수평-딤 현상이 발생하는 것을 개선하면서 스캔 시간을 충분히 확보할 수 있다.
도 1은 본 발명에 의한 표시장치의 구성을 나타내는 도면.
도 2는 본 발명의 실시 예에 의한 표시패널의 어레이 구조를 나타내는 모식도.
도 3은 본 발명의 실시 예에 의한 데이터 구동부의 구성을 나타내는 도면.
도 4는 본 발명의 실시 예에 의한 구동파형을 나타내는 도면.
도 5는 비교 예에 의한 표시패널의 어레이를 나타내는 도면.
도 6 및 도 7은 본 발명의 실시 예에 의한 데이터전압의 극성을 나타내는 도면.
이하 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예들을 상세히 설명한다. 명세서 전체에 걸쳐서 동일한 참조번호들은 실질적으로 동일한 구성요소들을 의미한다. 이하의 설명에서, 본 발명과 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그 상세한 설명을 생략한다.
본 명세서는 액정표시장치(Liquid Crystal Display, LCD)를 중심으로 본 발명을 설명하고 있지만, 본 발명은 전계방출 표시소자(Field Emission Display : FED), 플라즈마 디스플레이 패널(Plasma Display Panel, PDP), 유기발광 다이오드 표시장치(Organic Light Emitting Display, OLED) 등에 적용될 수도 있다.
도 1을 참조하면, 본 발명의 실시 예에 따른 액정표시장치는 표시패널(100), 타이밍 콘트롤러(200), 제1 및 제2 데이터구동부(310,320) 및 게이트 드라이브 IC들(400)을 구비한다.
표시패널(100)은 기판들 사이에 형성되는 액정층을 포함한다. 표시패널(100)은 데이터라인들(DL)과 게이트라인들(GL)의 교차 구조에 의해 매트릭스 형태로 배치된 화소(P)들을 포함한다.
표시패널(100)의 TFT 어레이 기판에는 데이터라인들(DL), 게이트라인들(GL), TFT들, 및 스토리지 커패시터들 등을 포함한 화소 어레이가 형성된다. 액정셀들은 TFT를 통해 데이터전압이 공급되는 화소전극과, 공통전압이 공급되는 공통전극 사이의 전계에 의해 구동된다. TFT의 게이트전극은 게이트라인(GL)에 접속되고, 그 드레인전극은 데이터라인(DL)에 접속된다. TFT의 소스전극은 액정셀의 화소전극에 접속된다. TFT는 게이트라인(GL)을 통해 공급되는 게이트펄스에 따라 턴-온되어 데이터라인(DL)으로부터의 데이터전압을 액정셀의 화소전극에 공급한다. 표시패널(100)의 컬러필터 기판에는 블랙매트릭스, 컬러필터 및 공통전극 등이 형성된다. 표시패널(100)의 TFT 어레이 기판과 컬러필터 어레이 기판 각각에는 편광판이 부착되고 액정의 프리틸트각(pre-tilt angle)을 설정하기 위한 배향막이 형성된다. 표시패널(100)의 TFT 어레이 기판과 컬러필터 어레이 기판 사이에는 액정셀(Clc)의 셀갭(cell gap)을 유지하기 위한 스페이서가 형성될 수 있다.
표시패널(100)은 TN(Twisted Nematic) 모드와 VA(Vertical Alignment) 모드와 같은 수직전계 구동방식이나, IPS(In Plane Switching) 모드와 FFS(Fringe Field Switching) 모드와 같은 수평전계 구동방식으로 구현될 수 있다. 본 발명의 액정표시장치는 투과형 액정표시장치, 반투과형 액정표시장치, 반사형 액정표시장치 등 어떠한 형태로도 구현될 수 있다. 투과형 액정표장치와 반투과형 액정표시장치에서는 백라이트 유닛이 필요하다. 백라이트 유닛은 직하형(direct type) 백라이트 유닛 또는, 에지형(edge type) 백라이트 유닛으로 구현될 수 있다.
게이트라인(GL)은 제1 내지 2m 수평라인(HL1~HL[2m])에 각각 형성되는 제1 게이트 라인(GL1) 내지 제2m 게이트라인(GL2m)을 포함한다. 게이트라인 그룹(GL_G)은 전체 게이트라인 중에서 서로 연결되는 임의의 두 개의 게이트라인을 포함한다.
데이터라인(DL)은 기수 데이터라인(DL_O) 및 우수 데이터라인(DL_E)을 포함한다. 기수 데이터라인(DL_O) 및 우수 데이터라인(DL_E)은 각각 게이트라인 그룹(GL_G)에 속한 한 쌍의 게이트라인(GL)에 각각 연결된다.
타이밍 콘트롤러(200)는 LVDS(Low Voltage Differential Signaling) 인터페이스, TMDS(Transition Minimized Differential Signaling) 인터페이스 등의 인터페이스를 통해 도시하지 않은 외부 호스트 시스템으로부터 수직/수평 동기신호(Vsync, Hsync), 외부 데이터 인에이블 신호(Data Enable, DE), 메인 클럭(CLK) 등의 외부 타이밍 신호를 입력받는다.
타이밍 콘트롤러(200)는 게이트라인 그룹(GL_G)을 순차적으로 구동하기 위해서 게이트 구동부(400)에 게이트 타이밍 제어신호를 제공한다. 게이트 타이밍 제어신호는 게이트 스타트 펄스(GSP), 게이트 쉬프트 클럭(Gate Shift Clock, GSC) 및 게이트 출력 인에이블신호(Gate Output Enable, GOE)를 포함한다.
타이밍 콘트롤러(200)는 데이터 타이밍 제어신호를 제1 데이터 구동부(310) 및 제2 데이터 구동부(320)에 제공한다. 데이터 타이밍 제어신호는 소스 스타트 펄스(Source Start Pulse, SSP), 소스 샘플링 클럭(Source Sampling Clock, SSC) 및 소스 출력 인에이블신호(Source Output Enable, SOE) 등을 포함한다. 소스 스타트 펄스(SSP)는 데이터가 표시될 라인에서 시작 화소를 지시한다. 소스 샘플링 클럭(SSC)은 라이징 또는 폴링 에지에 기준하여 데이터 구동부(SIC) 내에서 데이터의 래치동작을 지시한다.
게이트 구동부(400)는 게이트 타이밍 제어신호를 이용하여 데이터전압에 동기되는 게이트펄스를 각각의 게이트라인 그룹(GL_G)에 제공한다.
제1 데이터 구동부(310)는 복수의 소스 드라이브 IC들(SIC#1~SIC#4)을 포함한다. 제1 데이터 구동부(310)는 기수 데이터라인(DL_O)들에 데이터전압을 공급한다. 제2 데이터 구동부(320)는 복수의 소스 드라이브 IC들(SIC#5~SIC#8)을 포함한다. 제2 데이터 구동부(320)는 우수 데이터라인(DL_E)들에 데이터전압을 공급한다.
각각의 소스 드라이브 IC들(SIC#1~SIC#8)의 내부 회로 구성을 도 2를 참조하여 살펴보면 다음과 같다. 제1 내지 제8 소스 드라이브 IC들(SIC#1~SIC#8) 각각은 쉬프트레지스터부(311), 제1 래치(313), 제2 래치(315), 디지털 아날로그 변환부(317)(Digital to Analog Convertor, 이하 "DAC"라 함) 및 출력부(319)를 포함한다.
쉬프트 레지스터부(311)는 타이밍 콘트롤러(200)로부터 제공받는 데이터 제어신호들(SSC,SSP)을 이용하여 입력 영상의 RGB 디지털 비디오 데이터 비트를 샘플링한다.
제1 래치(313)는 쉬프트 레지스터부(311)로부터 순차적으로 제공받은 클럭에 따라서 디지털 비디오 데이터 비트를 샘플링하여 래치하고, 래치한 데이터들을 동시에 출력한다. 제2 래치(313)는 제1 래치(311)로부터 제공받은 데이터들을 래치하고, 소스출력인에이블신호(SOE)에 응답하여 다른 소스 드라이브 IC()들의 제2 래치(315)와 동기하여 래치한 데이터들을 동시에 출력한다.
DAC(317)는 제2 래치(315)로부터 입력된 비디오 데이터들을 정극성 감마보상전압 또는 부극성 감마보상전압으로 변환하여 정극성/부극성 아날로그 비디오 데이터전압(ADATA)을 발생한다. 그리고 DAC(317)는 극성제어신호(POL)에 응답하여 데이터전압(ADATA)의 극성을 프레임마다 반전시킨다.
출력부(319)는 소스 출력 인에이블신호(SOE)의 타이밍에 대응하여 데이터전압을 기수 데이터라인들(DL_O1~DL_On) 또는 우수 데이터라인들(DL_E1~DL_En)에 제공한다. 소스 드라이브 IC들(SIC#1~SIC#8)이 차지 쉐어링(Charge sharing)을 수행한다면, 출력부(319)는 차지 쉐어링(Charge sharing)을 통해 정극성 데이터전압과 부극성 데이터전압의 평균전압 또는 공통전압(Vcom)을 출력버퍼를 통해 기수 데이터라인들(DL_O1~DL_On) 또는 우수 데이터라인들(DL_E1~DL_En)에 공급한다.
도 3은 본 발명의 실시 예에 의한 표시패널의 어레이 구조를 나타내는 도면이다. 도 3을 참조하여, 실시 예에 의한 표시패널의 어레이 구조를 살펴보면 다음과 같다.
표시패널(100)은 매트릭스 형태로 배열되는 2m×n(m,n은 자연수)개의 화소(P)들을 포함한다.
제1 게이트라인(GL1) 내지 제2m 게이트라인(GL2m)은 각각 제1 수평라인(HL1) 내지 제2m 수평라인(HL2m)에 배열된 화소(P)들과 연결된다. 게이트라인 그룹(GL_G)은 임의의 두 개의 수평라인(HL)에 배열되는 화소(P)들과 연결되는 게이트라인을 포함한다. 일례로, 제i(i는 m 이하의 자연수) 게이트라인 그룹(GL_Gi)은 서로 연결되는 제i 기수 게이트라인(GL[2i-1]) 및 제i 우수 게이트라인(GL[2i])을 포함한다.
데이터라인(DL)은 기수 데이터라인(DL_O) 및 우수 데이터라인(DL_E)을 포함한다. 제j(j는 n 이하의 자연수) 기수 데이터라인(DL_Oj)은 제j 수직라인(VLj)에 위치한 기수 수평라인(HL[2i-1])에 배열되는 화소(P)들과 연결된다. 기수 데이터라인(DL_O)은 제1 데이터 구동부(310)로부터 데이터전압을 제공받는다. 제j(j는 n 이하의 자연수) 우수 데이터라인(DL_Ej)은 제j 수직라인(VLj)에 위치한 우수 수평라인(HL[2i])에 배열되는 화소(P)들과 연결된다. 우수 데이터라인들(DL_E)은 제2 데이터 구동부(320)로부터 데이터전압을 제공받는다.
도 4는 본 발명의 실시 예에 의한 표시장치의 구동신호들의 타이밍을 나타내는 도면이다. 도 1 내지 도 4를 참조하며, 본 발명의 실시 예에 의한 구동방법을 살펴보면 다음과 같다.
게이트 구동부(400)는 제1 게이트펄스(G1) 내지 제m 게이트펄스(Gm)를 순차적으로 생성한다. 제i 게이트펄스(Gi)는 제i 게이트라인 그룹(GL_Gi)에 제공된다. 제1 데이터 구동부(310)는 제1 게이트펄스(G1) 내지 제m 게이트펄스(Gm)에 동기되어, 제1 기수 데이터전압(DATA_O1) 내지 제m 기수 데이터전압(DATA_Om)을 출력한다. 제1 기수 데이터전압(DATA_O1)은 제1 기수 수평라인(HL[2i-1])에 배열된 화소(P)들에 제공되며, 제m 기수 데이터전압(DATA_Om)은 제m 기수 수평라인(HL[2m-1])에 배열된 화소(P)들에 제공된다.
제2 데이터 구동부(320)는 제1 게이트펄스(G1) 내지 제m 게이트펄스(Gm)에 동기되어, 제1 우수 데이터전압(DATA_E1) 내지 제m 우수 데이터전압(DATA_Em)을 출력한다. 제1 우수 데이터전압(DATA_E1)은 제1 우수 수평라인(HL2)에 배열된 화소(P)들에 제공되며, 제m 우수 데이터전압(DATA_Em)은 제m 우수 수평라인(HL2m)에 배열된 화소(P)들에 제공된다.
제1 스캔기간(TS1) 동안에는 제1 게이트펄스(G1)에 의해서 제1 기수 게이트라인(GL1) 및 제1 우수 게이트라인(GL2)에 연결되는 화소(P)들이 동시에 스캔된다. 제1 기수 수평라인(HL1)에 배열되는 화소(P)들은 제1 기수 데이터전압(DATA_O1)을 충전하고, 제1 우수 수평라인(HL2)에 배열되는 화소(P)들은 제1 우수 데이터전압(DATA_E1)을 충전한다.
제i(i는 m 이하의 자연수) 스캔기간(TSi) 동안에는 제i 게이트펄스(Gi)에 의해서 제i 기수 게이트라인(GL[2i-1]) 및 제i 우수 게이트라인(GL2i)에 연결되는 화소(P)들이 동시에 스캔된다. 제i 기수 수평라인(HL[2i-1])에 배열되는 화소(P)들은 제i 기수 데이터전압(DATA_Oi)을 충전하고, 제i 우수 수평라인(HL2i)에 배열되는 화소(P)들은 제i 우수 데이터전압(DATA_Ei)을 충전한다.
이러한 방법으로, 제1 스캔기간(TS1) 내지 제m 스캔기간(TSm) 동안에 제1 수평라인(HL1) 내지 제2m 수평라인(HL2m)에 배열된 화소(P)들에 데이터전압이 충전된다. 각각의 스캔기간(TS) 동안에는 한 쌍의 수평라인이 동시에 스캔되기 때문에, 하나의 수평라인을 스캔하는 시간을 충분히 확보할 수 있다. 예컨대, 2m 개의 수평라인 각각을 순차적으로 스캔하는 방식을 이용할 때의 스캔기간을 'Tsp'라고 하면, 본 발명의 실시 예에 의한 게이트라인 그룹(GL_G)을 스캔하는 데에 소요되는 제1 스캔기간(Ts1) 내지 제m 스캔기간(Tsm) 각각은 'Tsp'의 2배가 된다.
본 발명의 실시 예에서, 기수 수평라인(HL[2i-1])에 배열된 화소(P)들은 기수 데이터라인(DL_O)을 통해서 기수 데이터전압(DATA_O)을 제공받고, 우수 수평라인(HL_E)에 배열된 화소(P)들은 우수 데이터라인(DL_E)을 통해서 우수 데이터전압(DATA_E)을 제공받는다. 이처럼 하나의 수직라인(VL)에 배열되는 화소(P)들은 한 쌍의 데이터라인을 통해서 데이터전압을 제공받기 때문에, 더블-스캔 방식을 이용할지라도 데이터라인을 물리적으로 분리하지 않을 수 있다.
하나의 수직라인에 배열된 화소들에 하나의 데이터라인을 통해서 데이터전압을 제공하는 더블-스캔 방식을 나타내는 비교 예를 도 5를 참조하여 살펴보면 다음과 같다. 더블-스캔 방식을 이용할 경우에 두 개의 수평라인에 동일한 데이터전압이 제공되는 것을 방지하기 위하여, 비교 예는 도 5에서와 같이 표시패널을 상부 패널영역과 하부 패널 영역으로 분할하여야 한다. 그리고 데이터라인(DL)은 상부 패널 영역과 하부 패널영역의 경계에서 물리적으로 분리된다. 이처럼 상부 패널영역과 하부 패널영역은 물리적으로 분리되기 때문에 경계 영역에 수평 딤 현상이 발생한다. 경계 영역에 발생하는 수평 딤 현상은 상부 패널영역에 위치한 데이터라인과 하부 패널영역에 위치한 데이터라인 간의 딜레이(delay) 편차에 의한 데이터전압의 충전량의 차이에 기인한다. 또한, 경계 영역에서 데이터라인을 분리할 경우에, 경계 영역 주위에 위치한 데이터라인은 플로팅(floating) 상태가 되기 때문에 불안정한 상태가 되어서 원하는 값의 데이터전압을 충분히 충전하지 못한다.
이에 반해서, 본 발명은 하나의 수직라인(VL)에 배열된 화소들은 기수 수평라인(HL_O)과 우수 수평라인(HL_E)에 각각 데이터전압을 제공하는 데이터라인(DL)을 포함하기 때문에, 데이터라인을 물리적으로 분리하지 않으면서도 더블-스캔 구동을 수행할 수 있다. 즉, 본 발명의 실시 예는 더블-스캔 구동 방식에서 수평-딤 현상이 발생하는 문제점을 개선할 수 있다. 이처럼 본 발명은 더블-스캔 구동방식에서 수평 딤 현상을 개선할 수 있기 때문에 초고해상도 표시패널 및 표시장치에 적용하기에 유리하다.
도 6은 각 스캔기간 동안에 기수 데이터라인 및 우수 데이터라인에 제공되는 데이터전압의 극성을 나타내는 타이밍도이고, 도 7은 도 6에 도시된 방법에 의한 화소들에 충전되는 데이터전압의 극성을 나타내는 도면이다.
도 6 및 도 7을 참조하면, 제1 데이터 구동부(310) 및 제2 데이터 구동부(320)는 각각 컬럼 인버전(Column Inversion) 구동을 한다. 그리고 본 발명의 실시 예는 동일한 수직라인에 배열되는 기수 데이터라인(DL_O)과 우수 데이터라인(DL_E)에 반대 극성의 데이터전압을 제공한다.
일례로 도면에서와 같이, 홀수 번째 기수 데이터라인(DL_O)은 정극성(+)의 데이터전압을 제공한다면, 짝수 번째 기수 데이터라인(DL_O)은 부극성(-)의 데이터전압을 제공한다. 그리고 홀수 번째 우수 데이터라인(DL_E)은 부극성(-)의 데이터전압을 제공한다면, 짝수 번째 우수 데이터라인(DL_E)은 정극성(+)의 데이터전압을 제공한다.
이와 같이 본 발명의 실시 예는 제1 데이터 구동부(310) 및 제2 데이터 구동부(320) 각각이 컬럼 인버전 구동을 할지라도, 표시패널(100)은 1수평 1도트 인버전 방식으로 표현될 수 있다. 따라서, 제1 데이터 구동부(310) 및 제2 데이터 구동부(320)는 데이터 트랜지션을 줄이면서도 1수평 1도트 인버전 방식의 효과를 나타낼 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.
100 : 표시패널 200 : 타이밍 콘트롤러
310, 320 : 제1 및 제2 데이터 구동부
400 : 게이트 구동부
311 : 쉬프트 레지스터부 313 : 제1 래치
315 : 제2 래치 317 : DAC
319 : 출력부

Claims (7)

  1. 복수의 수평라인에 배열되는 화소들;
    상기 수평라인들 중에서 임의의 두 개의 수평라인에 배열되는 상기 화소들과 연결되는 게이트라인 그룹;
    상기 게이트라인 그룹에서 어느 하나의 수평라인에 배열되는 상기 화소들과 연결되는 기수 데이터라인; 및
    상기 게이트라인 그룹에서 다른 하나의 수평라인에 배열되는 상기 화소들과 연결되는 우수 데이터라인을 포함하는 표시패널.
  2. 제 1 항에 있어서,
    상기 수평라인은 2m(m은 자연수)개일 때,
    상기 게이트라인 그룹은
    제(2i-1)(i는 m이하의 자연수) 수평라인에 배열되는 화소들과 연결되는 기수 게이트라인; 및
    제2i 수평라인에 배열되는 화소들과 연결되며, 상기 제(2i-1) 게이트라인과 연결되는 우수 게이트라인을 포함하는 표시패널.
  3. 제 1 항에 있어서,
    상기 기수 데이터라인은 상기 제(2i-1) 수평라인에 배열되는 상기 화소들과 연결되고,
    상기 우수 데이터라인은 상기 제2i 수평라인에 배열되는 상기 화소들과 연결되는 표시패널.
  4. 복수의 수평라인에 배열되는 화소들;
    상기 수평라인들 중에서 임의의 두 개의 수평라인에 배열되는 상기 화소들과 연결되는 게이트라인 그룹;
    상기 게이트라인 그룹에서 어느 하나의 수평라인에 배열되는 상기 화소들과 연결되는 기수 데이터라인;
    상기 게이트라인 그룹에서 다른 하나의 수평라인에 배열되는 상기 화소들과 연결되는 우수 데이터라인;
    각각의 상기 게이트라인 그룹에 게이트펄스를 제공하는 게이트 구동부;
    상기 기수 데이터라인에 데이터전압을 제공하는 제1 데이터구동부; 및
    상기 우수 데이터라인에 데이터전압을 제공하는 제2 데이터구동부를 포함하는 표시장치.
  5. 제 4 항에 있어서,
    상기 수평라인은 2m(m은 자연수) 개일 때,
    제i 게이트라인 그룹은
    제(2i-1)(i는 m이하의 자연수) 수평라인에 배열되는 화소들과 연결되는 기수 게이트라인; 및
    제2i 수평라인에 배열되는 화소들과 연결되며, 상기 제(2i-1) 게이트라인과 연결되는 우수 게이트라인을 포함하고,
    상기 게이트 구동부는 상기 제i 게이트라인 그룹에 제공되는 제i 게이트펄스를 출력하는 표시장치.
  6. 제 5 항에 있어서,
    상기 게이트 구동부가 상기 제i 게이트펄스를 출력하는 동안에,
    상기 제1 데이터 구동부는 상기 기수 데이터라인에 데이터전압을 제공하며,
    상기 제2 데이터 구동부는 상기 우수 데이터라인에 데이터전압을 제공하는 표시장치.
  7. 제 6 항에 있어서,
    상기 화소들은 n개의 수직라인에 배열될 때에,
    상기 제1 데이터 구동부는 제j(j는 n이하의 자연수) 수직라인에 정극성의 데이터전압을 제공하고,
    상기 제2 데이터 구동부는 상기 제j 수직라인에 부극성의 데이터전압을 제공하는 표시장치.
KR1020140195752A 2014-12-31 2014-12-31 표시패널 및 이를 포함하는 표시장치 KR102290614B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140195752A KR102290614B1 (ko) 2014-12-31 2014-12-31 표시패널 및 이를 포함하는 표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140195752A KR102290614B1 (ko) 2014-12-31 2014-12-31 표시패널 및 이를 포함하는 표시장치

Publications (2)

Publication Number Publication Date
KR20160081635A true KR20160081635A (ko) 2016-07-08
KR102290614B1 KR102290614B1 (ko) 2021-08-19

Family

ID=56503846

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140195752A KR102290614B1 (ko) 2014-12-31 2014-12-31 표시패널 및 이를 포함하는 표시장치

Country Status (1)

Country Link
KR (1) KR102290614B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11848335B2 (en) 2019-11-13 2023-12-19 Samsung Display Co., Ltd. Display device

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003108102A (ja) * 1999-07-23 2003-04-11 Nec Corp 液晶表示装置の駆動方法
KR20080049319A (ko) * 2006-11-30 2008-06-04 엘지디스플레이 주식회사 액정표시장치 및 그의 구동 방법
KR20100137843A (ko) * 2009-06-23 2010-12-31 엘지디스플레이 주식회사 액정표시장치
KR20110066725A (ko) * 2009-12-11 2011-06-17 엘지디스플레이 주식회사 액정표시장치 및 그 구동방법
KR20130035029A (ko) * 2011-09-29 2013-04-08 엘지디스플레이 주식회사 액정표시장치 및 그 구동방법
KR20130098762A (ko) * 2012-02-28 2013-09-05 삼성디스플레이 주식회사 표시장치

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003108102A (ja) * 1999-07-23 2003-04-11 Nec Corp 液晶表示装置の駆動方法
KR20080049319A (ko) * 2006-11-30 2008-06-04 엘지디스플레이 주식회사 액정표시장치 및 그의 구동 방법
KR20100137843A (ko) * 2009-06-23 2010-12-31 엘지디스플레이 주식회사 액정표시장치
KR20110066725A (ko) * 2009-12-11 2011-06-17 엘지디스플레이 주식회사 액정표시장치 및 그 구동방법
KR20130035029A (ko) * 2011-09-29 2013-04-08 엘지디스플레이 주식회사 액정표시장치 및 그 구동방법
KR20130098762A (ko) * 2012-02-28 2013-09-05 삼성디스플레이 주식회사 표시장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11848335B2 (en) 2019-11-13 2023-12-19 Samsung Display Co., Ltd. Display device

Also Published As

Publication number Publication date
KR102290614B1 (ko) 2021-08-19

Similar Documents

Publication Publication Date Title
US9099054B2 (en) Liquid crystal display and driving method thereof
US9548031B2 (en) Display device capable of driving at low speed
US9865209B2 (en) Liquid crystal display for operating pixels in a time-division manner
KR20150078820A (ko) 표시장치
US8791892B2 (en) Liquid crystal display capable of rendering video data in accordance with a rendering structure of a double rate driving panel
US8803778B2 (en) Liquid crystal display device capable of reducing number of output channels of data driving circuit
KR20180042511A (ko) 액정표시장치와 그 구동 방법
KR20160017871A (ko) 액정표시장치
US9711076B2 (en) Display device
KR101926521B1 (ko) 액정 표시 장치
KR102279494B1 (ko) 액정표시장치
KR20140081101A (ko) 액정표시장치 및 그 구동방법
KR20150078816A (ko) 저속 구동용 표시장치
KR101351388B1 (ko) 액정표시장치 및 그의 구동방법
KR101985245B1 (ko) 액정표시장치
KR102009891B1 (ko) 액정표시 장치
KR101641366B1 (ko) 액정 표시장치의 구동장치
KR102290614B1 (ko) 표시패널 및 이를 포함하는 표시장치
US20090251396A1 (en) Driving Method and Related Device for Reducing Power Noise for an LCD Device
KR102007818B1 (ko) 액정표시장치
KR101786882B1 (ko) 액정 표시장치
KR101777130B1 (ko) 액정 표시장치의 구동장치
KR102387349B1 (ko) 표시장치
KR101830609B1 (ko) 액정 표시장치의 구동장치와 그 구동방법
KR102349502B1 (ko) 액정표시장치와 이의 구동방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant