KR20080046973A - 메모리 세팅 조건을 결정하는 메모리 테스트 장치 및 그방법 - Google Patents

메모리 세팅 조건을 결정하는 메모리 테스트 장치 및 그방법 Download PDF

Info

Publication number
KR20080046973A
KR20080046973A KR1020060116730A KR20060116730A KR20080046973A KR 20080046973 A KR20080046973 A KR 20080046973A KR 1020060116730 A KR1020060116730 A KR 1020060116730A KR 20060116730 A KR20060116730 A KR 20060116730A KR 20080046973 A KR20080046973 A KR 20080046973A
Authority
KR
South Korea
Prior art keywords
memory
value
condition parameter
parameter
test
Prior art date
Application number
KR1020060116730A
Other languages
English (en)
Other versions
KR101300036B1 (ko
Inventor
김현우
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060116730A priority Critical patent/KR101300036B1/ko
Publication of KR20080046973A publication Critical patent/KR20080046973A/ko
Application granted granted Critical
Publication of KR101300036B1 publication Critical patent/KR101300036B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/22Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26Functional testing
    • G06F11/273Tester hardware, i.e. output processing circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

메모리 세팅 조건을 결정하는 메모리 테스트 장치가 개시된다. 본 메모리 테스트 장치는 메모리를 세팅하기 위한 조건 파라미터의 값을 조정하는 파라미터 조정부, 조정된 조건 파라미터의 값에 따라, 테스트 신호를 메모리에 라이트/리드(write / read)하는 메모리처리부, 및, 조건 파라미터의 값 조정 및 상기 라이트/ 리드 작업을 복수 횟수 반복 수행하도록 제어하고, 라이트/리드 수행 결과에 따라 조건 파라미터의 최종값을 결정하는 제어부를 포함한다. 이에 따라, 생산라인 및 A/S에서 메모리 세팅 조건을 결정할 때, CPU 및 메모리의 하드웨어적 편차를 고려하여 메모리의 파라미터 값을 가변적으로 조정함으로써 최적의 메모리 세팅 조건을 부여할 수 있게 된다. 따라서, 메모리의 불량률을 줄여 생산성을 향상시킬 수 있게 된다.
메모리 테스트 장치, 조건 파라미터.

Description

메모리 세팅 조건을 결정하는 메모리 테스트 장치 및 그 방법{Memory test apparatus calibrating setting value of memory and method thereof}
도 1은 본 발명의 일 실시 예에 따른 메모리 테스트장치의 구성을 나타내는 블럭도,
도 2는 본 발명의 일 실시 예에 따른 메모리 세팅 조건 결정방법을 나타내는 흐름도,
도 3 및 4는 도 2에서의 메모리 세팅 조건 결정방법을 나타내는 흐름도이다.
* 도면 주요 부분에 대한 부호의 설명 *
100 : 메모리 테스트 장치 110 : 파라미터 조정부
120 : 메모리 처리부 130 : 클럭발생부
140 : 제어부
본 발명은 메모리 세팅 조건을 결정하는 메모리 테스트 장치 및 그 방법에 관한 것으로, 보다 상세하게는 CPU 및 메모리의 하드웨어적 편차를 고려하여 최적의 메모리 세팅 조건을 결정하는 메모리 테스트 장치 및 그 방법에 관한 것이다.
메모리는 데이터를 기록하고 읽을 수 있는 기록매체로, CPU의 발달에 따라 고속의 클럭으로 동작하는 메모리가 개발되고 있다.
최근 DDR2 SDRAM은 메모리의 대역폭 증가로 CPU 및 메모리간의 액세스 속도가 높으며, 1.8V의 저전압 동작이 가능하여 전력소비가 적고 발열도 줄일 수 있다는 점에서 차세대 메모리로 각광받고 있다.
DDR2 SDRAM과 같이 고속 동작을 수행하는 메모리의 경우, 고속 동작을 안정적으로 수행하기 위해 메모리 제어를 위해 설정되는 메모리 내부 저항(ODT:ON Die Termination) 값, 신호 스큐(Skew)값, 및 신호 강도(Strength)값 등의 파라미터 값의 설정이 중요하게 되었다.
종래에는 메모리의 각 파라미터 값을 통계적 수치에 따라 계산하고, CPU 및 메모리에 고정된 파라미터 값을 적용시켰다.
한편, 하나의 PCB상에 실장되는 CPU 및 메모리는 하드웨어적인 편차를 갖게 된다. 즉, 생산 공정시 각각의 PCB에서 발생되는 편차 정도가 상이하기 때문에, 고정된 파라미터 값을 적용하게 되면, 일부 PCB는 파라미터 값을 벗어나 오동작하게 된다는 문제점이 있었다.
본 발명은 이상과 같은 목적을 달성하기 위해 제안된 것으로서, 본 발명의 목적은 메모리의 파라미터를 세팅하는 생산라인 및 A/S에서 CPU 및 메모리의 하드웨어적 편차를 고려하여 메모리의 파라미터 값을 가변적으로 조정하면서 테스트함으로써 최적의 메모리 세팅 조건을 결정하는 메모리 테스트 장치 및 그 방법에 관 한 것이다.
이상과 같은 목적을 달성하기 위한 본 발명의 일 실시 예에 따른 메모리 테스트장치는 상기 메모리를 세팅하기 위한 조건 파라미터의 값을 조정하는 파라미터 조정부, 상기 파라미터 조정부에 의해 조정된 조건 파라미터의 값에 따라, 테스트 신호를 상기 메모리에 라이트/리드(write / read)하는 메모리처리부, 및, 상기 조건 파라미터의 값 조정 및 상기 라이트/ 리드 작업을 복수 횟수 반복 수행하도록 상기 파라미터 조정부 및 상기 메모리 처리부를 제어하고, 상기 메모리처리부의 라이트/리드 수행 결과에 따라 상기 조건 파라미터의 최종값을 결정하는 제어부를 포함한다.
보다 바람직하게는, 동기 클럭을 생성하는 클럭발생부를 더 포함하며, 상기 제어부는 상기 메모리에 대한 테스트가 개시되면 상기 동기 클럭의 주파수를 기 설정된 범위 내에서 증가시키고, 상기 증가된 주파수를 가지는 동기 클럭에 따라 상기 테스트 신호를 라이트/리드하도록 상기 메모리처리부를 제어할 수 있다.
보다 바람직하게는, 상기 제어부는 상기 반복 수행 결과, 상기 라이트/리드 작업이 정상적으로 수행되었을 때의 조건 파라미터 값들의 평균값을 연산하여, 상기 평균값을 상기 조건 파라미터의 최종값으로 결정할 수 있다.
보다 바람직하게는, 상기 조건 파라미터는 상기 메모리 내부 저항(ODT:ON Die Termination), 상기 테스트신호의 스큐(Skew), 및 상기 테스트신호 강도(Strength) 중 적어도 하나이며, 상기 제어부는 상기 각 조건 파라미터 별로 값 을 조정하여 상기 라이트/리드 작업을 수행하도록 상기 파라미터 조정부 및 상기 메모리 처리부를 제어하여, 상기 각 조건 파라미터 별로 최종값을 결정할 수 있다.
본 발명의 다른 실시 예에 따르면, 메모리 세팅 조건을 결정하는 세팅 조건 결정 방법은 (a) 상기 메모리를 세팅하기 위한 조건 파라미터의 값을 설정하는 단계, (b) 상기 설정된 조건 파라미터의 값에 따라, 테스트 신호를 상기 메모리에 라이트/리드(write / read)하는 단계, (c) 상기 라이트/리드 수행 결과에 따라 상기 조건 파라미터의 값을 조정하는 단계, 및, (d) 상기 (a) 내지 (c) 단계를 복수 횟수 반복 수행하면서 얻어지는 상기 라이트/리드 수행 결과에 따라 상기 조건 파라미터의 최종값을 결정하는 단계를 포함한다.
보다 바람직하게는, 상기 메모리에 대한 테스트가 개시되면 상기 메모리에 대한 동기 클럭의 주파수를 기 설정된 범위 내에서 증가시키는 단계를 더 포함하며, 상기 (b)단계는, 상기 증가된 주파수를 가지는 동기 클럭에 따라 상기 테스트 신호를 라이트/리드할 수 있다.
보다 바람직하게는, 상기 (d)단계는 상기 반복 수행 결과, 상기 라이트/리드 작업이 정상적으로 수행되었을 때의 조건 파라미터 값들의 평균값을 연산하여, 상기 평균값을 상기 조건 파라미터의 최종값으로 결정할 수 있다.
보다 바람직하게는, 상기 조건 파라미터는 상기 메모리 내부 저항(ODT:ON Die Termination), 상기 테스트신호의 스큐(Skew), 및 상기 테스트신호 강도(Strength) 중 적어도 하나가 될 수 있다.
이하에서, 첨부된 도면을 참조하여 본 발명에 대하여 자세하게 설명한다.
도 1은 본 발명의 일 실시 예에 따른 메모리 테스트장치의 구성을 나타내는 블럭도이다. 본 메모리 테스트 장치(100)는 파라미터 조정부(110), 메모리 처리부(120), 클럭발생부(130), 제어부(140)를 포함한다.
파라미터 조정부(110)는 메모리(미도시)의 데이터 라이트/리드를 위해 설정되는 조건 파라미터들의 값을 조정한다. 이때, 조건 파라미터의 값 조정은 조건 파라미터 각각에 대하여 기설정된 최대, 최소 조정범위 내에서 가능하다.
여기서, 조건 파라미터는 메모리 내부 저항(ODT:ON Die Termination), 테스트신호의 스큐(Skew), 및 테스트신호 강도(Strength) 등이 될 수 있다.
메모리처리부(120)는 파라미터 조정부(110)에서 조정된 조건 파라미터의 값에 따라 테스트 신호를 메모리에 라이트/리드 하게 된다.
클럭발생부(130)는 제어부(140)의 설정에 따라 동기클럭을 생성한다.
제어부(140)는 타이밍 마진을 확보하기 위해, 기설정된 범위 내에서 동기 클럭의 주파수를 증가시켜, 동기클럭의 스피드를 높일 수 있다. 또한, 제어부(140)는 동기 클럭에 따라 테스트 신호를 라이트/리드하도록 메모리처리부(130)를 제어한다.
제어부(140)는 조건 파라미터의 값 조정 및 라이트/리드 작업을 복수 횟수 반복 수행하도록 파라미터 조정부(110) 및 메모리 처리부(120)를 제어하며, 메모리 처리부(120)의 라이트/리드 수행 결과에 따라 조건 파라미터의 최종값을 결정할 수 있게 된다.
구체적인 예를 들어, 조건 파라미터 중 테스트 신호의 신호 강도의 값을 조 정하는 경우라면, 제어부(140)는 테스트 신호의 신호강도 값을 기설정된 신호강도 값의 5%만큼 감소시켜 메모리에 라이트/리드를 수행하도록 파라미터 조정부(110) 및 메모리처리부(120)를 제어한다.
여기서, 제어부(140)는 테스트 결과 정상인 경우 5%감소된 신호강도 값에서 5%를 더 감소시켜 테스트를 수행하며, 테스트 결과 비정상인 경우 5%감소된 신호강도 값에서 10%를 증가시켜 테스트를 수행한다. 기설정된 복수 횟수만큼 테스트를 수행시켜 각 테스트수행시 정상동작으로 판단되었을 때의 신호강도 값들을 평균한 평균값을 신호강도의 최종값으로 설정할 수 있다.
여기서, 신호스큐(skew) 및 ODT의 값 조정도 동일하게 수행될 수 있으며, ODT의 경우 0ohm, 25ohm, 50ohm, 및 75ohm 등과 같이 일반적으로 사용되고 있는 기준 크기 값을 제공하여 선택하도록 할 수도 있다.
테스트는 테스트신호를 메모리에 라이트한 후, 이를 다시 리드하였을 때 리드 불능상태인지 또는 리드된 테스트 신호와 기록시의 테스트 신호가 불일치하는지 여부를 확인하는 방식으로 이루어질 수 있다.
한편, 각 조건 파라미터의 값 조정은 순서에 무관하게 수행할 수 있으나, 동기클럭의 주파수를 높여 타이밍 마진을 충분히 확보한 후에 수행하는 것이 바람직하다.
도 2는 본 발명의 일 실시 예에 따른 메모리 세팅 조건 결정방법을 나타내는 흐름도이다. 도 2에 따르면, 메모리를 세팅하기 위한 조건 파라미터의 값을 조정하여(S210), 테스트 신호를 메모리에 라이트/리드(write / read) 한다(S220).
이때, 테스트 수행결과 및 기설정된 테스트 실행 횟수(예를 들어, 100회)만큼 테스트가 수행 완료되었는지 확인하여(S230), 테스트가 미수행되었다면 테스트 수행결과 정상동작 여부에 따라 조건 파라미터의 값을 재조정하며 라이트/리드를 반복수행한다.
한편, 기설정된 테스트 실행 횟수만큼 테스트가 수행되면, 각 테스트 수행결과에 따라 조건 파라미터의 최종값을 결정한다(S240). 이때, 각 조건 파라미터의 최종값은 메모리의 설정레지스터로 저장된다. 한편, 메모리에 라이트/리드를 수행하기 이전 단계에서, 타이밍 마진 확보를 위해 동기클럭의 주파수를 높여줄 수 있다.
도 2의 라이트/리드 테스트 수행결과에 따른 조건 파라미터 최종값을 결정하는 방법은 도 3 및 도 4를 통해 구체적으로 설명할 수 있다.
도 3 및 4는 도 2에서의 메모리 세팅 조건 결정방법의 다양한 실시예를 설명하는 흐름도이다. 도 3은 기설정된 횟수만큼 테스트를 실행하여, 정상동작으로 수행되었을 때의 조건 파라미터 값들의 평균값을 최종값으로 결정하는 방법에 대한 흐름도이다.
도 3에 따르면, 기설정된 조건 파라미터 값을 α%(예를 들어, 5%)만큼 감소시켜(S310), 테스트를 수행한다(S320). 테스트 실행 이후, 기설정된 테스트 실행 횟수(예를 들어, 100회)만큼 실행되었는지 테스트 완료여부(S330)를 확인하여, 테스트 미완료인 경우 S320단계의 테스트 실행결과가 정상동작인지 여부를 확인한다(S340).
정상동작으로 판단되면, 조정된 조건파라미터 값을 α%만큼 다시 감소시켜 S320 내지 S340단계를 반복수행한다. 한편, 오동작으로 판단되면, 조정된 조건 파라미터 값을 β%(예를 들어, 10%)만큼 증가시켜 S320 내지 S340단계를 반복수행한다.
한편, 반복수행과정 중 S330단계에서 기설정된 테스트 실행 횟수만큼 테스트가 수행된 것으로 판단되면, 테스트를 종료하며 복수 횟수의 테스트 실행시 정상동작으로 판단되었던 파라미터 값들의 평균값을 연산하여(S360), 메모리의 파라미터 최종값으로 설정하게 된다(S370).
도 3은 하나의 파라미터에 대한 최종값 결정과정을 설명하고 있으나, 복수 개의 파라미터마다 도 3과 같은 과정을 반복 수행하여 각각의 최종값을 결정할 수도 있다.
도 4는 조정된 조건 파라미터 값을 복수 횟수만큼 테스트를 수행한 후, 정상동작 비율에 따라 조건 파라미터 값을 연속적으로 재조정하여 최적의 최종값을 결정하는 방법에 대한 흐름도이다. 도 4에 따르면, 기설정된 조건 파라미터 값을 α%만큼 감소하여(S410), 복수 횟수 테스트를 수행한다(S420).
여기서, 100회 테스트를 수행한 경우 정상동작한 횟수를 검출하여, 그 비율을 검출한다. 산출된 비율이 기설정된 임계 비율(예를들어, 90%) 이상인 경우 정상동작으로 인식하고, 임계비율 미만의 경우는 오동작으로 인식한다(S430).
정상동작의 경우, 정상동작 값으로 판단된 조건 파라미터 값을 α%만큼 다시 감소시켜, S420 및 S430단계를 다시 수행한다. 한편, 오동작의 경우, 오동작 값으 로 판단된 조건 파라미터 값을 β%만큼 증가시켜(S440), S420 내지 S430단계를 수행한다.
재조정되는 조건 파라미터의 값이 이전 조정된 조건 파라미터의 값과 소정값 이하의 차이값을 갖는 경우, 테스트를 종료(S450)하며 마지막 조정된 값을 조건 파라미터의 최종값으로 결정한다(S460).
이상 설명한 바와 같이, 본 발명에 따르면 메모리 테스트 장치는 메모리의 파라미터를 세팅하는 생산라인 및 A/S에서 CPU 및 메모리의 하드웨어적 편차를 고려하여 메모리의 파라미터 값을 가변적으로 조정함으로써 최적의 메모리 세팅 조건을 설정할 수 있게 된다. 이에 따라, 메모리 생산라인에서 불량률을 줄여 생산성을 향상시킬 수 있으며, 메모리 세팅 마진을 확보하여 양산이후 사용과정에서 오동작을 줄여 안정성을 확보할 수 있게 된다.
또한, 이상에서는 본 발명의 바람직한 실시 예에 대하여 도시하고 설명하였지만, 본 발명은 상술한 특정의 실시 예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진자에 의해 다양한 변형실시가 가능한 것은 물론이고, 이러한 변형실시들은 본 발명의 기술적 사상이나 전망으로부터 개별적으로 이해되어 져 서는 안될 것이다.

Claims (8)

  1. 메모리 테스트 장치에 있어서,
    상기 메모리를 세팅하기 위한 조건 파라미터의 값을 조정하는 파라미터 조정부;
    상기 파라미터 조정부에 의해 조정된 조건 파라미터의 값에 따라, 테스트 신호를 상기 메모리에 라이트/리드(write / read)하는 메모리처리부; 및,
    상기 조건 파라미터의 값 조정 및 상기 라이트/ 리드 작업을 복수 횟수 반복 수행하도록 상기 파라미터 조정부 및 상기 메모리 처리부를 제어하고, 상기 메모리처리부의 라이트/리드 수행 결과에 따라 상기 조건 파라미터의 최종값을 결정하는 제어부;를 포함하는 것을 특징으로 하는 메모리 테스트 장치.
  2. 제1항에 있어서,
    동기 클럭을 생성하는 클럭발생부;를 더 포함하며,
    상기 제어부는,
    상기 메모리에 대한 테스트가 개시되면 상기 동기 클럭의 주파수를 기 설정된 범위 내에서 증가시키고, 상기 증가된 주파수를 가지는 동기 클럭에 따라 상기 테스트 신호를 라이트/리드하도록 상기 메모리처리부를 제어하는 것을 특징으로 하는 것을 특징으로 하는 메모리 테스트 장치.
  3. 제1항 또는 제2항에 있어서,
    상기 제어부는,
    상기 반복 수행 결과, 상기 라이트/리드 작업이 정상적으로 수행되었을 때의 조건 파라미터 값들의 평균값을 연산하여, 상기 평균값을 상기 조건 파라미터의 최종값으로 결정하는 것을 특징으로 하는 메모리 테스트 장치.
  4. 제1항 또는 제2항에 있어서,
    상기 조건 파라미터는 상기 메모리 내부 저항(ODT:ON Die Termination), 상기 테스트신호의 스큐(Skew), 및 상기 테스트신호 강도(Strength) 중 적어도 하나이며,
    상기 제어부는,
    상기 각 조건 파라미터 별로 값을 조정하여 상기 라이트/리드 작업을 수행하도록 상기 파라미터 조정부 및 상기 메모리 처리부를 제어하여, 상기 각 조건 파라미터 별로 최종값을 결정하는 것을 특징으로 하는 메모리 테스트 장치.
  5. 메모리 세팅 조건을 결정하는 세팅 조건 결정 방법에 있어서,
    (a) 상기 메모리를 세팅하기 위한 조건 파라미터의 값을 설정하는 단계;
    (b) 상기 설정된 조건 파라미터의 값에 따라, 테스트 신호를 상기 메모리에 라이트/리드(write / read)하는 단계;
    (c) 상기 라이트/리드 수행 결과에 따라 상기 조건 파라미터의 값을 조정하 는 단계; 및,
    (d) 상기 (a) 내지 (c) 단계를 복수 횟수 반복 수행하면서 얻어지는 상기 라이트/리드 수행 결과에 따라 상기 조건 파라미터의 최종값을 결정하는 단계;를 포함하는 것을 특징으로 하는 메모리 세팅 조건 결정방법.
  6. 제5항에 있어서,
    상기 메모리에 대한 테스트가 개시되면 상기 메모리에 대한 동기 클럭의 주파수를 기 설정된 범위 내에서 증가시키는 단계;를 더 포함하며,
    상기 (b)단계는, 상기 증가된 주파수를 가지는 동기 클럭에 따라 상기 테스트 신호를 라이트/리드하는 것을 특징으로 하는 메모리 세팅 조건 결정방법.
  7. 제5항 또는 제6항에 있어서,
    상기 (d)단계는,
    상기 반복 수행 결과, 상기 라이트/리드 작업이 정상적으로 수행되었을 때의 조건 파라미터 값들의 평균값을 연산하여, 상기 평균값을 상기 조건 파라미터의 최종값으로 결정하는 것을 특징으로 하는 메모리 세팅 조건 결정방법.
  8. 제5항 또는 제6항에 있어서,
    상기 조건 파라미터는 상기 메모리 내부 저항(ODT:ON Die Termination), 상기 테스트신호의 스큐(Skew), 및 상기 테스트신호 강도(Strength) 중 적어도 하나인 것을 특징으로 하는 메모리 세팅 조건 결정방법.
KR1020060116730A 2006-11-24 2006-11-24 메모리 세팅 조건을 결정하는 메모리 테스트 장치 및 그방법 KR101300036B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060116730A KR101300036B1 (ko) 2006-11-24 2006-11-24 메모리 세팅 조건을 결정하는 메모리 테스트 장치 및 그방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060116730A KR101300036B1 (ko) 2006-11-24 2006-11-24 메모리 세팅 조건을 결정하는 메모리 테스트 장치 및 그방법

Publications (2)

Publication Number Publication Date
KR20080046973A true KR20080046973A (ko) 2008-05-28
KR101300036B1 KR101300036B1 (ko) 2013-08-29

Family

ID=39663672

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060116730A KR101300036B1 (ko) 2006-11-24 2006-11-24 메모리 세팅 조건을 결정하는 메모리 테스트 장치 및 그방법

Country Status (1)

Country Link
KR (1) KR101300036B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105786662A (zh) * 2014-12-24 2016-07-20 北京兆易创新科技股份有限公司 一种mcu的校准方法和系统
KR102387463B1 (ko) * 2021-10-21 2022-04-15 삼성전자주식회사 메모리 장치, 전자 장치 및 메모리 장치의 동작 방법
KR102461404B1 (ko) * 2022-04-08 2022-10-31 주식회사 세미파이브 시스템 온 칩과 메모리 사이의 통신을 위한 io 파라미터를 설정하는 방법 및 장치

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210059988A (ko) 2019-11-18 2021-05-26 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작 방법

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6256703B1 (en) * 1998-06-30 2001-07-03 Gary F. Feierbach Adaptive memory control
KR100406555B1 (ko) * 2001-06-29 2003-11-20 주식회사 하이닉스반도체 반도체 메모리 장치 및 그 테스트 방법

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105786662A (zh) * 2014-12-24 2016-07-20 北京兆易创新科技股份有限公司 一种mcu的校准方法和系统
CN105786662B (zh) * 2014-12-24 2019-11-15 北京兆易创新科技股份有限公司 一种mcu的校准方法和系统
KR102387463B1 (ko) * 2021-10-21 2022-04-15 삼성전자주식회사 메모리 장치, 전자 장치 및 메모리 장치의 동작 방법
KR102461404B1 (ko) * 2022-04-08 2022-10-31 주식회사 세미파이브 시스템 온 칩과 메모리 사이의 통신을 위한 io 파라미터를 설정하는 방법 및 장치
WO2023195590A1 (ko) * 2022-04-08 2023-10-12 주식회사 세미파이브 시스템 온 칩과 메모리 사이의 통신을 위한 io 파라미터를 설정하는 방법 및 장치

Also Published As

Publication number Publication date
KR101300036B1 (ko) 2013-08-29

Similar Documents

Publication Publication Date Title
US7058533B2 (en) Calibration of memory circuits
TWI448898B (zh) 記憶體控制器與記憶體系統
US8570816B2 (en) Digital memory system that dynamically adjusts reference voltage as a function of traffic intensity
WO2007129386A1 (ja) 試験装置および試験方法
TW201606792A (zh) 記憶體控制電路及相關的記憶體控制方法
US8432754B2 (en) Memory control apparatus and mask timing adjusting method
US20110176372A1 (en) Memory interface
US20120069686A1 (en) Latch timing adjustment device and memory access system using the same
KR101300036B1 (ko) 메모리 세팅 조건을 결정하는 메모리 테스트 장치 및 그방법
KR100735920B1 (ko) 디바이스 테스트 장치 및 방법과, 그 인터페이스 장치
EP3749970B1 (en) System and method for receiver equalization and stressed eye testing methodology for ddr5 memory controller
JP2011146043A (ja) 半導体装置、その装置を備える半導体システム、及びそのシステムの動作方法。
JP2005531099A (ja) 自己較正センス増幅器のストローブ
US8254197B2 (en) Semiconductor memory device and self refresh test method
JP6098418B2 (ja) 信号制御回路、情報処理装置及びデューティ算出方法
CN113342722A (zh) 眼图质量的优化方法、装置、电子设备和存储介质
US9003256B2 (en) System and method for testing integrated circuits by determining the solid timing window
KR20190068198A (ko) 메모리 장치 및 그의 테스트 방법
JP2004125573A (ja) マルチストローブ装置、試験装置、及び調整方法
KR20080004671A (ko) 동적 ddr 제어방법
US10056124B2 (en) Memory control device for repeating data during a preamble signal or a postamble signal and memory control method
US9036437B2 (en) Method and apparatus for testing memory utilizing a maximum width of a strobe signal and a data width of a data signal
JP5919918B2 (ja) メモリ制御装置及びマスクタイミング制御方法
CN116863980B (zh) 一种门控信号的动态调节电路和方法
US20230266894A1 (en) Memory control apparatus, method for controlling memory control apparatus, and storage medium

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160728

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee