KR20080044699A - Method for testing a bare die - Google Patents

Method for testing a bare die Download PDF

Info

Publication number
KR20080044699A
KR20080044699A KR1020060114069A KR20060114069A KR20080044699A KR 20080044699 A KR20080044699 A KR 20080044699A KR 1020060114069 A KR1020060114069 A KR 1020060114069A KR 20060114069 A KR20060114069 A KR 20060114069A KR 20080044699 A KR20080044699 A KR 20080044699A
Authority
KR
South Korea
Prior art keywords
bare
inspection substrate
dies
bare dies
bare die
Prior art date
Application number
KR1020060114069A
Other languages
Korean (ko)
Other versions
KR100858163B1 (en
Inventor
김병우
Original Assignee
미래산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미래산업 주식회사 filed Critical 미래산업 주식회사
Priority to KR1020060114069A priority Critical patent/KR100858163B1/en
Publication of KR20080044699A publication Critical patent/KR20080044699A/en
Application granted granted Critical
Publication of KR100858163B1 publication Critical patent/KR100858163B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

A method of testing bare dies is provided to ensure the precise and stable electrical test for bare dies and to prevent misalignment caused by slight vibrations or impact. A method of testing a bare die comprises the steps of: aligning a plurality of bare dies formed by dicing a wafer at predetermined spaces therebetween for attaching onto a testing substrate using a double-sided tape(S10); testing electrical defects of the bare dies attached on the testing substrate(S20); and separating at least one of the bare die bare dies from the testing substrate for sorting(S30).

Description

베어 다이 검사 방법{Method for testing a bare die}Method for testing a bare die}

도 1은 본 발명의 실시예에 따른 베어 다이의 검사 방법의 단계를 도시한 흐름도이다.1 is a flow chart showing the steps of a method of inspecting a bare die according to an embodiment of the present invention.

도 2 내지 도 5는 본 발명의 실시예에 따른 베어 다이의 검사 방법의 각 단계를 도시한 도면으로서, 도 2는 웨이퍼를 다이싱하여 베어 다이를 개별화하는 단계를 도시한 사시도이다.2 to 5 are diagrams illustrating each step of the inspection method of the bare die according to the exemplary embodiment of the present invention, and FIG. 2 is a perspective view illustrating individualizing the bare die by dicing the wafer.

도 3은 베어 다이를 검사용 기판에 부착하는 단계를 도시한 단면도이다.3 is a cross-sectional view illustrating a step of attaching a bare die to an inspection substrate.

도 4는 베어 다이의 전기적 불량 여부를 검사하는 단계를 도시한 단면도이다.4 is a cross-sectional view illustrating a step of inspecting a bare die for electrical failure.

도 5는 베어 다이를 검사용 기판으로부터 분리하는 단계를 도시한 단면도이다.5 is a cross-sectional view illustrating the step of separating the bare die from the inspection substrate.

도 6은 도 3의 베어 다이를 검사용 기판에 부착하는 단계의 또 다른 실시예를 도시한 단면도이다. 6 is a cross-sectional view of yet another embodiment of attaching the bare die of FIG. 3 to an inspection substrate.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

10: 웨이퍼 20: 베어 다이10: wafer 20: bare die

30: 검사용 기판 32: 양면 테이프30: inspection substrate 32: double-sided tape

34: 나노 패턴층 36: 나노 헤어34: nano pattern layer 36: nano hair

42: 프루빙부42: proofing part

본 발명은 베어 다이의 검사 방법에 관한 것으로, 더욱 상세하게는 웨이퍼에서 다이싱된 베어 다이를 프루빙하는 베어 다이의 검사 방법에 관한 것이다.The present invention relates to a method of inspecting a bare die, and more particularly, to a method of inspecting a bare die which probes a bare die diced on a wafer.

통상적으로 반도체 제조 공정은 웨이퍼 제조 및 회로설계 공정과, 상기 설계 회로에 따라서 웨이퍼를 가공하는 공정과, 상기 가공된 웨이퍼를 다이싱(dicing)하여 베어 다이를 제조한 뒤에 상기 베어 다이를 패키징 및 상기 반도체 패키지를 검사하는 단계를 거친다. In general, a semiconductor fabrication process includes a wafer fabrication and circuit design process, a process of processing a wafer according to the design circuit, a dicing of the processed wafer to manufacture a bare die, and then packaging and fabricating the bare die. Inspect the semiconductor package.

종래에는 통상적으로 베어 다이를 제조하는 단계에서는 상기 베어 다이의 전기적 불량 유무를 검사하지 않았다. 이는 상기 베어 다이 단계에서의 불량률이 그리 커지 않았기 때문이다. 따라서 상기 베어 다이의 불량 여부는 상기 패키징 단계 이후에 검사하였다.Conventionally, in the manufacturing of the bare die, the bare die is not inspected for electrical defects. This is because the failure rate in the bare die step is not so large. Therefore, the bare die was checked for defects after the packaging step.

그런데, 최근에는 상기 반도체 패키지가 복수의 층으로 이루어진 다층 패키지와 같이, 복수의 베어 다이를 구비하고 있다. 따라서 하나의 반도체 패키지에서 베어 다이의 불량이 발생할 가능성이 커지게 된다. 이 경우, 상기 패키징 단계 이후에 베어 다이의 불량 여부를 검사 시에, 상기 베어 다이 하나에 불량이 발생하더라도 패키징 단계 이후이므로 전체 반도체 패키지가 불량 처리되어서 사용하지 못하게 된다는 문제점이 있다.In recent years, however, the semiconductor package includes a plurality of bare dies, such as a multilayer package having a plurality of layers. Therefore, the possibility of a bare die failure in one semiconductor package increases. In this case, when inspecting whether the bare die is defective after the packaging step, even if a defect occurs in one of the bare dies, there is a problem that the entire semiconductor package is defectively processed and cannot be used.

이러한 문제점을 해결하기 위하여, 웨이퍼를 다이싱한 후에 그 상태로 베어 다이를 프루빙(probing) 장비에 접속시켜서 상기 베어 다이의 불량 여부를 검사할 수 있다. 그러나 이 경우에는, 웨이퍼를 다이싱하는 공정에서 상기 베어 다이가 바르게 정렬이 되지 않을 수 있다. 이에 따라서 정확한 베어 다이의 불량 여부 검사가 이루어지지 않을 수 있다. In order to solve this problem, after the wafer is diced, the bare die may be connected to the probing equipment in the state so that the bare die may be inspected for defects. In this case, however, the bare die may not be properly aligned in the process of dicing the wafer. As a result, an accurate bare die inspection may not be performed.

따라서 본 발명은, 반도체 패키징 단계 전에 베어 다이의 전기적 불량 여부를 검사하는 베어 다이의 검사 방법을 제공하는 것을 목적으로 한다.Accordingly, an object of the present invention is to provide a method of inspecting a bare die for inspecting whether the bare die is electrically defective before the semiconductor packaging step.

본 발명의 다른 목적은, 베어 다이가 바르게 정렬 후에 상기 베어 다이의 전기적 불량 여부를 검사할 수 있는 베어 다이의 검사 방법을 제공하는 것이다. Another object of the present invention is to provide a method of inspecting a bare die, which can inspect whether the bare die is electrically defective after the bare die is correctly aligned.

따라서 본 발명의 바람직한 실시예에 따른 베어 다이의 검사 방법은: 웨이퍼를 다이싱하여 이루어진 베어 다이들을 소정의 간격으로 이격 배치하여 검사용 기판 상에 부착하는 단계와; 상기 검사용 기판 상에 부착된 베어 다이들의 전기적 불량 여부를 검사하는 단계와; 상기 적어도 하나의 베어 다이를 상기 검사용 기판에서 분리하여 반도체 패키징하는 단계를 포함한다.Accordingly, a method of inspecting a bare die according to a preferred embodiment of the present invention includes: attaching bare dies formed by dicing a wafer at predetermined intervals and attaching the bare dies to a test substrate; Inspecting whether the bare dies attached to the inspection substrate are electrically defective; Separating the at least one bare die from the inspection substrate and packaging the semiconductor.

이 경우, 상기 검사용 기판의 상기 베어 다이가 부착되는 면에는 양면 테이프가 부착되어 있으며, 상기 베어 다이들을 검사용 기판 상에 부착하는 단계는, 상기 베어 다이와 검사용 기판을 상기 양면 테이프를 통하여 접착함으로써 이루어질 수 있다.In this case, a double-sided tape is attached to a surface to which the bare die of the inspection substrate is attached, and the attaching of the bare dies to the inspection substrate may include bonding the bare die and the inspection substrate through the double-sided tape. This can be done by.

이와 달리, 상기 베어 다이들을 검사용 기판 상에 부착하는 단계는, 상기 베어 다이들과 검사용 기판 사이를 반데르 발스 힘(van der waals force)에 의해 접착함으로써 이루어질 수 있다. 이 경우, 상기 기판의 상기 베어 다이들이 부착되는 면에는 나노 패턴층이 형성되고, 상기 나노 패턴층이 상기 베어 다이들과의 유격이 일정 거리 이하인 경우 분산력이 발생하여 상기 베어 다이를 부착하는 것이 바람직하다.Alternatively, the step of attaching the bare dies on the inspection substrate may be accomplished by adhering between the bare dies and the inspection substrate by van der waals force. In this case, a nano pattern layer is formed on a surface to which the bare dies of the substrate are attached, and when the clearance between the bare dies is less than a predetermined distance, dispersion force is generated to attach the bare dies. Do.

이 경우, 상기 나노 패턴층은 상기 검사용 기판으로 돌출 형성되며 나노 단위의 두께를 가진 나노 헤어들이 분산 배치된 헤어부를 구비하는 것이 바람직하다. In this case, the nano-pattern layer is preferably provided with a hair protruding to the inspection substrate and the nano hairs having a thickness of nano units are arranged dispersed.

또한, 상기 적어도 하나의 베어 다이를 상기 검사용 기판에서 분리하는 단계는, 적어도 상기 나노 패턴층에 열을 가함으로써 이루어질 수 있다.The separating of the at least one bare die from the inspection substrate may be performed by applying heat to at least the nanopattern layer.

한편, 상기 다이싱된 베어 다이들을 소정의 간격으로 이격하는 단계는, 상기 각각의 베어 다이들 사이의 간격을 상기 각각의 베어 다이를 테스트하는 프루빙부 사이의 간격과 동일하도록 이격하는 것이 바람직하다.Meanwhile, the dicing of the diced bare dies by a predetermined interval may be such that the interval between the respective bare dies is equal to the interval between the probe parts for testing the bare dies.

이하, 첨부된 도면을 참조하며 본 발명의 바람직한 실시예를 상세히 설명한다.Hereinafter, with reference to the accompanying drawings will be described in detail a preferred embodiment of the present invention.

도 1은 본 발명의 바람직한 실시예에 따른 베어 다이의 검사 방법을 도시한 흐름도이다.1 is a flowchart illustrating a method of inspecting a bare die according to a preferred embodiment of the present invention.

도 1을 참조하면, 본 발명의 베어 다이의 검사 방법은, 가공된 웨이퍼를 다 이싱(dicing)하여 이루어진 베어 다이들을 소정의 간격으로 이격 배치하여 검사용 기판 상에 부착하는 단계(S10)와, 상기 검사용 기판 상에 부착된 베어 다이들의 전기적 불량 여부를 검사하는 단계(S20)와, 상기 적어도 하나의 베어 다이를 상기 검사용 기판에서 분리하여 소팅하는 단계(S30)를 포함한다.Referring to FIG. 1, the method for inspecting a bare die according to the present invention may include attaching a bare die formed by dicing a processed wafer at predetermined intervals and attaching the bare dies on an inspection substrate (S10); And inspecting (S20) an electrical failure of bare dies attached to the inspection substrate, and separating and sorting the at least one bare die from the inspection substrate (S30).

도 2는 가??된 웨이퍼를 다이싱하는 공정의 일예를 도시한 도면이다. 이 경우, 웨이퍼 가공이란 규소 등의 반도체 소재봉을 절단하여 웨이퍼(10)를 제조하고, 상기 웨이퍼(10) 상에 배선 패턴을 형성시키는 공정이다. 웨이퍼(10)를 다이싱하는 공정이란 상기 가공된 웨이퍼(10)를 절단(sawing)하여 복수의 베어 다이(bare die)(20)들로 분리하는 공정이다. 상기 공정은 예를 들어 다이아몬드 톱과 같은 절단 수단(5)을 통하여 이루어질 수 있다.2 is a diagram illustrating an example of a process of dicing a provisioned wafer. In this case, wafer processing is a process of manufacturing the wafer 10 by cutting a semiconductor material rod such as silicon, and forming a wiring pattern on the wafer 10. The process of dicing the wafer 10 is a process of sawing the processed wafer 10 to separate the plurality of bare dies 20. The process can take place via cutting means 5, for example a diamond saw.

도 3 내지 도 5는 본 발명의 각각의 단계를 도시한 도면이다. 도 3 내지 도 5를 참고하여 본 발명의 각각의 단계를 설명하면, 먼저 도 3에 도시된 바와 같이, 웨이퍼 다이싱된 베어 다이(20)들을 소정의 간격으로 이격 배치하여 검사용 기판(30) 상에 부착하는 단계를 거친다. 즉, 다이싱되어 분리된 각각의 베어 다이(20)들을 이동하여 별도의 검사용 기판(30) 상에 부착시키는데, 이 단계에서 상기 검사용 기판(30) 상에서 각각의 베어 다이(20)들이 소정의 간격으로 이격되도록 부착한다. 본 단계는, 상기 웨이퍼 다이싱 공정에 의하여 개별화된 베어 다이(20)들 각각이 프루빙 장비(probing apparatus)에 의하여 프루빙되기 위한 최적의 배열 상태가 되도록 한다. 3 to 5 show each step of the invention. 3 to 5, each step of the present invention will be described. First, as illustrated in FIG. 3, the wafer diced bare dies 20 are spaced at predetermined intervals so that the inspection substrate 30 is disposed. Is attached to the phase. In other words, each of the bare dies 20 which are diced and separated is moved and attached to a separate inspection substrate 30. In this step, each of the bare dies 20 on the inspection substrate 30 is predetermined. Attach them to be spaced apart. This step ensures that each of the bare dies 20 individualized by the wafer dicing process is in an optimal arrangement for being probed by a probing apparatus.

전기적 불량 여부를 확인하기 위해서는, 각각의 베어 다이(20)들이 서로 전 기적으로 이격되어 있어야 하며, 상기 검사장비의 상기 각각의 베어 다이(20)를 프루빙하는 프루빙부(42; 도 4 참조)에 정확히 대응되도록 배치되어야 한다. 그러나 웨이퍼(10) 다이싱 단계를 거치면서, 상기 베어 다이(20)들의 이격 거리가 너무 가깝게 되거나, 약간의 충격이나 진동에서도 정렬 오차가 발생할 가능성이 커지게 된다. 따라서, 웨이퍼(10)을 다이싱하여 개별화된 베어 다이(20)들을 별도의 검사용 기판(30)에 소정의 이격 거리를 두고 부착시킴으로써 상기와 같은 문제점을 해결할 수 있다.In order to check whether there is an electrical failure, each of the bare dies 20 should be electrically spaced from each other, and a probe unit 42 (providing each of the bare dies 20 of the inspection equipment) that probes. Should be arranged so that However, during the dicing step of the wafer 10, the separation distances between the bare dies 20 become too close, or even a slight shock or vibration increases the possibility of alignment error. Therefore, the above-described problem may be solved by dicing the wafer 10 and attaching the bare dies 20 individualized to the separate inspection substrate 30 at a predetermined distance.

그 후에, 도 4에 도시된 바와 같이, 상기 검사용 기판(30) 상에 부착된 베어 다이(20)들의 전기적 불량 여부를 검사하는 단계를 거친다. 상기 단계는 프루빙 장비(40)에 의하여 행해질 수 있다. 상기 프루빙 장비(40)에는 상기 베어 다이(20) 각각과 대응되는 프루빙부(42)들이 배치되어 있으며, 상기 프루빙부(42)에는 상기 베어 다이(20)의 패드들과 접촉되어 전기적 불량 여부를 검사할 수 있는 탐침(45)들이 배치되어 있다. 이 경우, 상기 검사용 기판(30)에 의하여 검사 받기 정확한 위치에 베어 다이(20)들이 정렬될 수 있으므로, 정확하고, 안정적으로 전기적 검사를 행할 수 있게 된다. Thereafter, as shown in FIG. 4, the bare die 20 attached to the inspection substrate 30 is inspected for electrical failure. The step may be done by the probing equipment 40. Probing units 42 corresponding to each of the bare dies 20 are disposed in the probing equipment 40, and the probing units 42 are in contact with pads of the bare dies 20 to determine whether they are electrically defective. Probe 45 is arranged to inspect the. In this case, since the bare dies 20 may be aligned at the correct position to be inspected by the inspection substrate 30, the electrical inspection may be accurately and stably performed.

그 후에 도 5에 도시된 바와 같이, 상기 적어도 하나의 베어 다이(20)를 상기 검사용 기판(30)에서 분리하여 소팅하게 된다.  Thereafter, as shown in FIG. 5, the at least one bare die 20 is separated from the inspection substrate 30 and sorted.

소팅된 베어 다이(20)들은 반도체 패키징하는 단계를 거치게 되어서 반도체 패키지를 이루게 된다. 반도체 패키징하는 단계는 리드 프레임에 베어 다이(20)를 어태치하는 다이 어태치 공정과, 리드 프레임의 내측 리드(inner lead)와 베어 다 이(20)의 패드 사이를 와이어 본딩하는 와이어 본딩 공정과, 상기 리드 프레임 및 베어 다이(20)를 몰딩하는 공정을 거칠 수 있다. 최근에는 와이어 본딩 공정을 생략하고, 상기 베어 다이(20)의 패드를 직접 리드 프레임 등의 프레임에 부착할 수도 있다. The sorted bare dies 20 are subjected to semiconductor packaging to form a semiconductor package. The semiconductor packaging may include a die attach process for attaching a bare die 20 to a lead frame, a wire bonding process for wire bonding between an inner lead of the lead frame and a pad of the bare die 20; The molding of the lead frame and the bare die 20 may be performed. In recent years, the wire bonding step may be omitted, and the pad of the bare die 20 may be directly attached to a frame such as a lead frame.

상기 반도체 패키지는, 다층의 베어 다이(20)가 구비된 다층 패키지일 수 있다. 상기 단계에서는 전기적으로 양호한 베어 다이(20)를 패키징하므로, 베어 다이(20) 자체의 전기적 불량으로 인하여 패키지 불량이 발생하지 않게 된다.The semiconductor package may be a multilayer package provided with a multilayer bare die 20. In this step, since the electrically good bare die 20 is packaged, the package failure does not occur due to the electrical failure of the bare die 20 itself.

한편, 상기 베어 다이(20)들을 검사용 기판(30) 상에 부착하는 단계에서는, 웨이퍼(10)에서 다이싱된 베어 다이(20)들이 상기 검사용 기판(30)에 분리 가능하게 부착되어야 한다. Meanwhile, in the attaching the bare dies 20 on the inspection substrate 30, the bare dies 20 diced from the wafer 10 should be detachably attached to the inspection substrate 30. .

상기 검사용 기판(30) 상에 베어 다이(20)들을 부착하는 하나의 예로서, 도 3 내지 도 5에 도시된 바와 같이 양면 테이프(32)를 사용할 수 있다. 이 경우, 상기 검사용 기판(30)의 상기 베어 다이(20)가 부착되는 면에는 양면 테이프(32)가 부착되어 있으며, 상기 베어 다이(20)들을 검사용 기판(30) 상에 부착하는 단계는, 상기 베어 다이(20)와 검사용 기판(30)을 상기 양면 테이프(32)를 통하여 접착될 수 있다. 이 경우 상기 양면 테이프(32)는 높은 부착력을 가지면서도, 일정 조건에서는 분리가 쉽게 될 수 있는 소재로 이루어지는 것이 바람직하다.As an example of attaching the bare dies 20 to the inspection substrate 30, a double-sided tape 32 may be used as illustrated in FIGS. 3 to 5. In this case, a double-sided tape 32 is attached to a surface on which the bare die 20 is attached to the inspection substrate 30, and attaching the bare dies 20 to the inspection substrate 30. The bare die 20 and the inspection substrate 30 may be adhered through the double-sided tape 32. In this case, it is preferable that the double-sided tape 32 is made of a material that has high adhesion and can be easily separated under certain conditions.

이와 달리, 도 6에 도시된 바와 같이, 상기 베어 다이(20)들을 검사용 기판(30) 상에 부착하는 단계는, 상기 베어 다이(20)들과 검사용 기판(30) 사이를 반데르 발스 힘(van der waals force)에 의해 접착함으로써 이루어질 수 있다. 즉, 검사용 기판(30)의 일 부재의 분자와 베어 다이(20)의 분자 사이에 인력이 발생하도록 하여서, 상기 베어 다이(20)가 상기 검사용 기판(30)에 부착되도록 하고, 상기 베어 다이(20)들을 검사용 기판(30)으로부터 분리하는 단계에서, 상기 베어 다이(20)와 검사용 기판(30) 사이의 반데르 발스 힘을 제거함으로써 간단히 이루어질 수 있다.  In contrast, as shown in FIG. 6, the step of attaching the bare dies 20 to the inspection substrate 30 may include a van der Waals between the bare dies 20 and the inspection substrate 30. By bonding by van der waals forces. That is, the attraction force is generated between the molecules of one member of the inspection substrate 30 and the molecules of the bare die 20 so that the bare die 20 is attached to the inspection substrate 30, and the bare In the step of separating the dies 20 from the inspection substrate 30, this can be done simply by removing the van der Waals forces between the bare die 20 and the inspection substrate 30.

여기서, 반데르 발스 힘이란 분산력(dispersion force)이라고도 하는데, 전기적으로 중성인 분자 사이에서 작용하는 약한 인력을 일컫는다. 상술하면, 비극성 분자들이 아주 가깝게 접근하면 한 분자의 원자핵이 인접 분자의 전자 구름을 끌어당겨 그 인접 분자가 부분적으로 극성을 띠게 되는 유발 이중 극자(induced dipole)를 형성함으로써 분자들 사이에 약한 정전기적 인력이 작용하게 되는데, 이 힘을 분산력이라 한다. Here, van der Waals forces, also called dispersion forces, are weak forces that act between electrically neutral molecules. Specifically, when the non-polar molecules come in close proximity, the weak nucleus between the molecules is caused by the formation of induced dipoles in which the nucleus of one molecule attracts the electron cloud of the adjacent molecule, causing the adjacent molecule to be partially polarized. The attraction force is acting, this force is called dispersion force.

이 경우, 상기 기판의 상기 베어 다이(20)들이 부착되는 면에는 나노 패턴층(34)이 형성되고, 상기 나노 패턴층(34)이 상기 베어 다이(20)들과의 유격이 일정 거리 이하인 경우 분산력이 발생하여 상기 베어 다이(20)를 부착하도록 할 수 있다. In this case, the nano-pattern layer 34 is formed on the surface to which the bare dies 20 are attached, and the clearance between the nano-pattern layer 34 and the bare dies 20 is less than a predetermined distance. Dispersion may be generated to attach the bare die 20.

이 경우, 상기 나노 패턴층(34)은 상기 검사용 기판(30)으로 돌출 형성되며 나노 단위의 두께를 가진 나노 헤어(36)들이 분산 배치되어 이루어질 수 있다. 상기 나노 헤어(36)는 나노 구조물의 일종으로, 속이 찬 기둥 형태 또는 말단이 다양한 형태를 가진 높은 구조물을 지칭하며, 나노 헤어(36) 각각이 분자의 역할을 함으로써, 보다 용이하게 이에 인접한 베어 디이 분자와 반데르 발스 결합력을 가 질 수 있다. 상기 검사용 기판(30) 상에 나노 헤어(36)를 제작하는 공정 기술은, 예로 들어 증착에 의한 나노 헤어(36) 제조 방법이나, 식각에 의한 나노 헤어(36) 제조 방법 등 다양하게 알려져 있다. In this case, the nano pattern layer 34 may be formed by protruding to the inspection substrate 30 and the nano hairs 36 having a thickness of a nano unit are dispersedly disposed. The nano-hair 36 is a kind of nano-structure, and refers to a high structure having a columnar shape or a variety of terminal ends, and each of the nano-hairs 36 acts as a molecule, so that the bare die is more easily adjacent thereto. It can have a van der Waals binding force with a molecule. The process technology for manufacturing the nano-hairs 36 on the inspection substrate 30 is variously known, for example, a method of manufacturing the nano-hairs 36 by evaporation or a method of manufacturing the nano-hairs 36 by etching. .

또한, 도면에는 도시되지 않으나, 상기 베어 다이들을 검사용 기판 상에 부착하는 단계는, 진공 상태로 상기 베어 다이들을 검사용 기판 상에 흡착함으로써 이루어질 수 있다. 이를 위하여 상기 검사용 기판 상에 적어도 하나의 진공 척이 형성되어서, 상기 진공 척에 베어 다이들을 부착할 수 있다. 이와 달리, 상기 검사용 기판 상에 복수의 진공 홀이 형성되어서 상기 진공 홀들을 통하여 상기 베어 다이를 흡착하여 부착할 수도 있다. Further, although not shown in the drawings, the step of attaching the bare dies on the inspection substrate may be performed by adsorbing the bare dies on the inspection substrate in a vacuum state. To this end, at least one vacuum chuck may be formed on the inspection substrate to attach bare dies to the vacuum chuck. Alternatively, a plurality of vacuum holes may be formed on the inspection substrate to adsorb and attach the bare die through the vacuum holes.

한편, 상기 검사용 기판(30)으로부터 베어 다이(20)를 분리하는 단계는, 적어도 상기 나노 패턴층(34)에 소정 이상의 열을 가함으로써 이루어질 수 있다. 상기 나노 패턴층(34)에 열을 가하게 되면, 나노 헤어(36)의 분자와 베어 다이(20) 분자 사이의 분자 운동을 활성화시킴에 의해 검사용 기판(30)과 베어 다이(20) 사이에 작용하는 반데르 발스 힘을 약화시킴으로써, 상기 검사용 기판(30)으로부터 베어 다이(20)를 분리할 수 있다. 한편, 본 명세서에 있어서 "나노 패턴층(34)에 열을 가한다"는 의미는 나노 패턴층(34)에 직접 또는 간접적으로 가열하는 모든 동작 및 구성을 포괄하도록 해석된다. Meanwhile, the separating of the bare die 20 from the inspection substrate 30 may be performed by applying at least a predetermined heat to the nano pattern layer 34. When heat is applied to the nanopattern layer 34, the molecular motion between the molecules of the nanohairs 36 and the bare die 20 molecules is activated, thereby allowing the gap between the test substrate 30 and the bare die 20. By weakening the van der Waals forces acting, the bare die 20 can be separated from the inspection substrate 30. On the other hand, the meaning of "heating the nano-pattern layer 34" in the present specification is interpreted to encompass all operations and configurations of heating directly or indirectly to the nano-pattern layer 34.

본 발명에 의하면, 반도체 패키징 단계 전의 베어 다이의 상태에서, 상기 베어 다이의 전기적 불량 여부를 확인한다. 따라서 상기 베어 다이의 전기적 불량으 로 인하여 반도체 패키지가 불량되는 것이 방지됨으로써, 반도체 패키지의 불량률을 감소시킬 수 있고, 이에 따라서 제조 원가를 감소시킬 수 있다.According to the present invention, in the state of the bare die before the semiconductor packaging step, it is determined whether the bare die is electrically defective. Therefore, the semiconductor package is prevented from being defective due to the electrical failure of the bare die, thereby reducing the defective rate of the semiconductor package, thereby reducing the manufacturing cost.

또한, 상기 베어 다이들을 바람직한 이격 거리를 가지고 정렬한 채로, 상기베어 다이의 전기적 불량 여부를 검사할 수 있음으로써, 베어 다이의 불량 여부를 보다 정확하고 안정적이며 신속하게 검사할 수 있다. In addition, the bare dies can be inspected with the desired separation distance, and the bare dies can be inspected for electrical defects, so that the bare dies can be inspected more accurately, stably and quickly.

본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 발명이 속하는 기술 분야의 통상의 지식을 가진 자라면 누구든지 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.Although the present invention has been described with reference to the embodiments shown in the drawings, this is merely exemplary, and any person skilled in the art to which the present invention pertains may have various modifications and equivalent other embodiments. Will understand. Therefore, the true technical protection scope of the present invention will be defined by the technical spirit of the appended claims.

Claims (7)

웨이퍼를 다이싱하여 이루어진 베어 다이들을 소정의 간격으로 이격 배치하여 검사용 기판 상에 부착하는 단계;Attaching bare dies formed by dicing the wafer at predetermined intervals and attaching the bare dies to the inspection substrate; 상기 검사용 기판 상에 부착된 베어 다이들의 전기적 불량 여부를 검사하는 단계; 및Inspecting whether the bare dies attached on the inspection substrate are electrically defective; And 상기 적어도 하나의 베어 다이를 상기 검사용 기판에서 분리하여 소팅하는 단계를 포함하는 베어 다이의 검사 방법. Separating and sorting the at least one bare die from the inspection substrate. 제1항에 있어서,The method of claim 1, 상기 검사용 기판의 상기 베어 다이가 부착되는 면에는 양면 테이프가 부착되어 있으며,Double-sided tape is attached to the side to which the bare die of the inspection substrate is attached, 상기 베어 다이들을 검사용 기판 상에 부착하는 단계는, 상기 베어 다이와 검사용 기판을 상기 양면 테이프를 통하여 접착함으로써 이루어지는 것을 특징으로 하는 베어 다이의 검사 방법. The attaching of the bare dies on the inspection substrate is performed by adhering the bare die and the inspection substrate through the double-sided tape. 제1항에 있어서,The method of claim 1, 상기 베어 다이들을 검사용 기판 상에 부착하는 단계는, Attaching the bare dies on the inspection substrate, 상기 베어 다이들과 검사용 기판 사이를 반데르 발스 힘(van der waals force)에 의해 접착함으로써 이루어지는 것을 특징으로 하는 베어 다이의 검사 방 법. And bonding the bare dies to the inspection substrate by van der waals forces. 제3항에 있어서, The method of claim 3, 상기 기판의 상기 베어 다이들이 부착되는 면에는 상기 검사용 기판으로 돌출 형성되며 나노 단위의 두께를 가진 나노 헤어들이 분산 배치된 나노 패턴층이 형성되고,On the surface to which the bare dies are attached, a nano pattern layer is formed to protrude into the inspection substrate and have nano hairs having a thickness of nano units dispersed therein. 상기 나노 패턴층이 상기 베어 다이들과의 유격이 일정 거리 이하인 경우 분산력이 발생하여 상기 베어 다이를 부착하는 것을 특징으로 하는 베어 다이의 검사 방법. When the nano-pattern layer is less than a certain distance between the bare dies, a dispersion force is generated to attach the bare die, characterized in that for attaching the bare die. 제4항에 있어서, The method of claim 4, wherein 상기 적어도 하나의 베어 다이를 상기 검사용 기판에서 분리하는 단계는, 적어도 상기 나노 패턴층에 열을 가함으로써 이루어지는 것을 특징으로 하는 베어 다이의 검사 방법. The separating of the at least one bare die from the inspection substrate is performed by applying heat to at least the nanopattern layer. 제1항에 있어서,The method of claim 1, 상기 베어 다이들을 검사용 기판 상에 부착하는 단계는, 진공 상태로 상기 베어 다이들을 검사용 기판 상에 흡착함으로써 이루어지는 것을 특징으로 하는 베어 다이의 검사 방법. The attaching of the bare dies on the inspection substrate is performed by adsorbing the bare dies on the inspection substrate in a vacuum state. 제1항에 있어서, The method of claim 1, 상기 다이싱된 베어 다이들을 소정의 간격으로 이격하는 단계는, 상기 각각의 베어 다이들 사이의 간격을 상기 각각의 베어 다이를 테스트하는 프루빙부 사이의 간격과 동일하도록 이격하는 것을 특징으로 하는 베어 다이의 검사 방법.The step of spaced apart the diced bare dies at a predetermined interval, the distance between the bare dies to be equal to the distance between the probe portion for testing each of the bare dies Method of inspection.
KR1020060114069A 2006-11-17 2006-11-17 Method for testing a bare die KR100858163B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060114069A KR100858163B1 (en) 2006-11-17 2006-11-17 Method for testing a bare die

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060114069A KR100858163B1 (en) 2006-11-17 2006-11-17 Method for testing a bare die

Publications (2)

Publication Number Publication Date
KR20080044699A true KR20080044699A (en) 2008-05-21
KR100858163B1 KR100858163B1 (en) 2008-09-11

Family

ID=39662507

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060114069A KR100858163B1 (en) 2006-11-17 2006-11-17 Method for testing a bare die

Country Status (1)

Country Link
KR (1) KR100858163B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101283387B1 (en) * 2011-10-05 2013-07-08 파워테크 테크놀로지 인코포레이티드 Method For Testing Multi-chip Stack -ed Packages

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980025882A (en) * 1996-10-05 1998-07-15 김광호 Production method of know good good
JP3346369B2 (en) * 2000-03-03 2002-11-18 日本電気株式会社 Bare chip inspection method

Also Published As

Publication number Publication date
KR100858163B1 (en) 2008-09-11

Similar Documents

Publication Publication Date Title
JP4794624B2 (en) Probe card manufacturing method and manufacturing apparatus
US7541203B1 (en) Conductive adhesive for thinned silicon wafers with through silicon vias
TW200822263A (en) Test method for yielding a known good die
JP5681213B2 (en) Probe card and manufacturing method thereof
US20150091599A1 (en) Semiconductor testing jig and transfer jig for the same
KR101108481B1 (en) Socket for testing semiconductor chip package
US7365551B2 (en) Excess overdrive detector for probe cards
JP2008300834A (en) Multi probe card unit, probe test device including the same, their manufacturing methods, and method of using probe test device
KR101789911B1 (en) Semiconductor evaluation device, semiconductor device for inspection and inspection method of chuck stage
KR20080044699A (en) Method for testing a bare die
KR101800952B1 (en) Jig for micro contact pin array assembly and method for manufacturing micro contact pin array assembly
KR101800541B1 (en) Method for fabricating flexible LED board and flexible LED board using the same
JP2004288761A (en) Test method of semiconductor device
KR20100131287A (en) Space transformer of probe card for electrical tester of semiconductor wafer and manufacturing method therefor
KR101258778B1 (en) Mounting device for fixing probing needle and producting method of probe card
US20120194209A1 (en) System and method for picking and placement of chip dies
TWI445973B (en) Electrical connecting apparatus and testing system using the same
JP5707222B2 (en) Manufacturing method of semiconductor integrated circuit device
JP2013254905A (en) Probing stage for semiconductor wafer, semiconductor inspection device, and method of determining stage groove width
JP2011009503A (en) Device mounted wafer, device chip, and method of manufacturing the device chip
JP4877465B2 (en) Semiconductor device, semiconductor device inspection method, semiconductor wafer
JP2004301713A (en) Electronic circuit device and its test method
KR101615999B1 (en) Wafer pin array frame module for manufacturing probe card
TWI487922B (en) Testing apparatus for semiconductor component and method of testing a semiconductor component
KR101024098B1 (en) Method for bonding probe

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee