JP5707222B2 - Manufacturing method of semiconductor integrated circuit device - Google Patents

Manufacturing method of semiconductor integrated circuit device Download PDF

Info

Publication number
JP5707222B2
JP5707222B2 JP2011113104A JP2011113104A JP5707222B2 JP 5707222 B2 JP5707222 B2 JP 5707222B2 JP 2011113104 A JP2011113104 A JP 2011113104A JP 2011113104 A JP2011113104 A JP 2011113104A JP 5707222 B2 JP5707222 B2 JP 5707222B2
Authority
JP
Japan
Prior art keywords
contact terminal
contact
contactor
contact terminals
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011113104A
Other languages
Japanese (ja)
Other versions
JP2012242255A (en
Inventor
清吾 中村
清吾 中村
巌 名取
巌 名取
本山 康博
康博 本山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2011113104A priority Critical patent/JP5707222B2/en
Priority to US13/228,334 priority patent/US8323992B2/en
Publication of JP2012242255A publication Critical patent/JP2012242255A/en
Application granted granted Critical
Publication of JP5707222B2 publication Critical patent/JP5707222B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、半導体集積回路装置の製造技術に関し、特に、半導体集積回路装置の電極にプローブカードの接触端子を押し当てて行う半導体集積回路装置の電気的検査に適用して有効な技術に関するものである。   The present invention relates to a technology for manufacturing a semiconductor integrated circuit device, and more particularly to a technology effective when applied to an electrical inspection of a semiconductor integrated circuit device performed by pressing a contact terminal of a probe card against an electrode of the semiconductor integrated circuit device. is there.

特開2005−136246号公報(特許文献1)、国際公開第2006/97982号公報(特許文献2)には、半導体集積回路装置の電極パッドにプローブカードの接触端子を押し当てて行う半導体集積回路の電気的検査(プローブ検査)の方法およびこれに用いるプローブカードが記載されている。   Japanese Laid-Open Patent Publication No. 2005-136246 (Patent Document 1) and International Publication No. 2006/97982 (Patent Document 2) describe a semiconductor integrated circuit which is formed by pressing a contact terminal of a probe card against an electrode pad of a semiconductor integrated circuit device. A method of electrical inspection (probe inspection) and a probe card used therefor are described.

特開2007-134554号公報(特許文献3)には、接触端子上に複数の配線層を積層した薄膜シートを有するプローブカードが記載されている。   Japanese Unexamined Patent Application Publication No. 2007-134554 (Patent Document 3) describes a probe card having a thin film sheet in which a plurality of wiring layers are stacked on a contact terminal.

特開2008-164486号公報(特許文献4)には、接触端子上に形成されたスルーホールを介して接触端子と配線を電気的に接続した薄膜シートを有するプローブカードが記載されている。   Japanese Patent Laying-Open No. 2008-164486 (Patent Document 4) describes a probe card having a thin film sheet in which a contact terminal and a wiring are electrically connected through a through hole formed on the contact terminal.

特開2005−302917号公報(特許文献5)には、薄膜シートに信号伝達には関与しないダミー配線を配置するプローブカードが記載されている。   Japanese Patent Laying-Open No. 2005-302917 (Patent Document 5) describes a probe card in which dummy wirings that are not involved in signal transmission are arranged on a thin film sheet.

特開2005−136246号公報JP 2005-136246 A 国際公開第2006/97982号公報International Publication No. 2006/97982 特開2007-134554号公報JP 2007-134554 A 特開2008-164486号公報JP 2008-164486 A 特開2005−302917号公報JP 2005-302917 A

半導体集積回路装置の検査技術としてプローブ検査がある。このプローブ検査は、所定の機能どおりに動作するか否かを確認する機能テストや、DC動作特性およびAC動作特性のテストを行って良品/不良品を判別するテスト等を含む。プローブ検査においては、ウエハ出荷対応(品質の差別化)、KGD(Known Good Die)対応(MCP(Multi-Chip Package)の歩留り向上)、あるいはトータルコスト低減などの要求から、ウエハ状態でプローブ検査を行う技術が用いられている。   There is a probe inspection as an inspection technique for a semiconductor integrated circuit device. This probe inspection includes a function test for confirming whether or not the device operates according to a predetermined function, a test for determining a non-defective product / defective product by performing a DC operation characteristic and an AC operation characteristic test, and the like. In probe inspections, probe inspections are performed in the wafer state in response to demands for wafer shipment (quality differentiation), KGD (Known Good Die) support (MCP (Multi-Chip Package) yield improvement), or total cost reduction. Technology to do is used.

近年、半導体集積回路装置の多機能化が進行し、1個の半導体チップ(以下、単にチップと記す)に複数の回路を作りこむことが進められている。また、半導体集積回路装置の製造コストを低減するために、半導体素子および配線を微細化して、チップの面積を小さくし、半導体ウエハ(以下、単にウエハと記す)1枚当たりの取得チップ数を増加することが進められている。そのため、チップ電極(テストパッド、ボンディングパッド)数が増加するだけでなく、チップ電極の配置が狭ピッチ化し、チップ電極の面積も縮小されてきている。このようなチップ電極の狭ピッチ化に伴って、上記プローブ検査にカンチレバー状の接触端子を有するプローバを用いようとした場合には、接触端子をチップ電極の配置位置に合わせて設置することが困難になってしまう課題が存在する。   In recent years, semiconductor integrated circuit devices have become more multifunctional, and it has been promoted to create a plurality of circuits on one semiconductor chip (hereinafter simply referred to as a chip). In addition, in order to reduce the manufacturing cost of the semiconductor integrated circuit device, the semiconductor elements and wirings are miniaturized to reduce the chip area and increase the number of obtained chips per semiconductor wafer (hereinafter simply referred to as a wafer). Is underway. For this reason, not only the number of chip electrodes (test pads, bonding pads) is increased, but also the arrangement of the chip electrodes is narrowed, and the area of the chip electrodes is also reduced. When a prober having a cantilever-like contact terminal is used for the probe inspection due to the narrowing of the pitch of the tip electrode, it is difficult to install the contact terminal according to the arrangement position of the tip electrode. There is a problem that becomes.

本願発明者らは、半導体集積回路装置の製造技術を用いて形成された接触端子を有するプローバを用いることにより、チップ電極が狭ピッチ化したチップに対してもプローブ検査が実現できる技術について検討している。その中で、本願発明者らは、以下のようなさらなる課題を見出した。   The inventors of the present application have studied a technique that can realize a probe inspection even for a chip having a chip electrode with a narrow pitch by using a prober having a contact terminal formed by using a manufacturing technique of a semiconductor integrated circuit device. ing. Among them, the present inventors have found the following further problems.

すなわち、プローブ検査では、複数の接触端子を、ウエハの主面に形成された複数のチップ電極と接触させるので、各接触端子と各チップ電極の接触圧力のばらつきを低減する技術が必要となる。接触圧力のばらつきが大きい場合、接触抵抗が不均一になり、正確な電気的検査が行えなくなる原因となる。   That is, in the probe inspection, a plurality of contact terminals are brought into contact with a plurality of chip electrodes formed on the main surface of the wafer, so that a technique for reducing variation in contact pressure between each contact terminal and each chip electrode is required. When the variation of the contact pressure is large, the contact resistance becomes non-uniform, which causes a failure to perform an accurate electrical inspection.

また、接触圧力が大きすぎると、被検査対象であるウエハが破損する原因となる。このウエハの破損を防止する観点からは、接触圧力のばらつきの中心値(設計上の接触圧力)を低減することが有効であるが、このためには、ばらつきのマージンをさらに小さくする必要が生じる。   Moreover, if the contact pressure is too large, the wafer to be inspected may be damaged. From the viewpoint of preventing the wafer from being damaged, it is effective to reduce the central value (designed contact pressure) of the variation of the contact pressure. For this purpose, it is necessary to further reduce the variation margin. .

また、本願発明者の検討によれば、複数の接触端子が形成されるシートの接触端子配置領域に均等な荷重を加えても、接触圧力のばらつきが生じることが判った。例えば、複数の接触端子が配列される接触端子群の端部に配置される接触端子の接触圧力は、他の接触端子の接触圧力よりも高くなる。また、接触端子群内において、複数の接触端子が密集して配置される密集配置領域と、散在して配置される散在配置領域を有している場合、散在配置領域に配置される接触端子の接触圧力は、密集配置領域に配置される接触端子の接触圧力よりも高くなる。   Moreover, according to examination of this inventor, even if it applied equal load to the contact terminal arrangement | positioning area | region of the sheet | seat in which several contact terminals are formed, it turned out that the dispersion | variation in contact pressure arises. For example, the contact pressure of a contact terminal arranged at the end of a contact terminal group in which a plurality of contact terminals are arranged is higher than the contact pressure of other contact terminals. Further, in the contact terminal group, when the contact terminal group has a dense arrangement region where the plurality of contact terminals are arranged densely and a scattered arrangement region where the contact terminals are arranged scattered, the contact terminals arranged in the scattered arrangement region The contact pressure is higher than the contact pressure of the contact terminals arranged in the dense arrangement region.

本発明は、上記課題に鑑みてなされたものであり、その目的は、複数の接触端子と複数のチップ電極の接触圧力のばらつきを低減することのできる技術を提供することにある。   The present invention has been made in view of the above problems, and an object thereof is to provide a technique capable of reducing variations in contact pressure between a plurality of contact terminals and a plurality of chip electrodes.

本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。   The above and other objects and novel features of the present invention will be apparent from the description of this specification and the accompanying drawings.

本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。   Of the inventions disclosed in the present application, the outline of typical ones will be briefly described as follows.

すなわち、本願発明の一態様である半導体装置の製造方法は、以下の工程を含んでいる。(a)複数のチップ領域に区画され、前記複数のチップ領域の各々には半導体集積回路が形成され、主面上において前記半導体集積回路と電気的に接続する複数のチップ電極が形成された半導体ウエハを準備する工程を含む。また、(b)複数の第1配線が形成された配線基板と、前記複数のチップ電極に接触させるための複数の接触端子の先端が前記半導体ウエハの主面側に対向するように前記配線基板に保持された第1シートと、前記第1シートのうち前記複数の接触端子が形成された接触端子配置領域を、前記第1シートの裏面より押圧する押圧部と、を有する第1カードを準備する工程を含む。また、(c)前記第1シートの前記複数の接触端子の先端を前記半導体ウエハの前記複数のチップ電極に接触させて前記半導体集積回路の電気的検査を行う工程を含む。   That is, a method for manufacturing a semiconductor device which is one embodiment of the present invention includes the following steps. (A) A semiconductor that is partitioned into a plurality of chip regions, each of which has a semiconductor integrated circuit formed thereon, and a plurality of chip electrodes that are electrically connected to the semiconductor integrated circuit on the main surface. Preparing a wafer. (B) The wiring board on which the plurality of first wirings are formed, and the wiring board so that the tips of the plurality of contact terminals for contacting the plurality of chip electrodes are opposed to the main surface side of the semiconductor wafer. A first card having a first sheet held on the first sheet and a pressing portion that presses a contact terminal arrangement area in which the plurality of contact terminals are formed in the first sheet from the back surface of the first sheet is prepared. The process of carrying out is included. And (c) conducting an electrical inspection of the semiconductor integrated circuit by bringing tips of the plurality of contact terminals of the first sheet into contact with the plurality of chip electrodes of the semiconductor wafer.

また、前記第1シートは、前記複数の接触端子が形成された接触端子形成面、および前記接触端子形成面の反対側に位置する前記裏面を含む。また、前記第1シートは、前記接触端子形成面を有する第1絶縁膜と、前記第1絶縁膜と前記裏面の間に形成され、前記複数の第1配線および前記複数の接触端子と、それぞれ電気的に接続される複数の第2配線と、前記裏面を有し前記第1絶縁膜および前記複数の第2配線上に形成された第2絶縁膜と、を含む。また、前記複数の接触端子には、平面視において、第1方向に沿って配置される第1接触端子群に形成された複数の第1接触端子が含まれる。また、前記複数の第2配線のうち、前記複数の第1接触端子に接続される前記複数の第2配線は、平面視において、前記第1方向と交差する方向に沿って延在するように配置される。また、平面視において、前記複数の第1接触端子のうち、前記第1接触端子群の端部に配置される第1接触端子の前記第1接触端子群の反対側には、前記第1絶縁膜上に前記第2配線に沿って形成され、かつ、前記複数の接触端子とは電気的に接続されない第3配線が配置される。また、前記第1接触端子群の端部に配置される第1接触端子と前記第3配線の間には、前記第1シートの前記接触端子形成面および前記裏面のうち、一方の面から他方の面までを貫通する開口部から成るスリットが、前記第2配線に沿って形成されているものである。   The first sheet includes a contact terminal forming surface on which the plurality of contact terminals are formed, and the back surface located on the opposite side of the contact terminal forming surface. Further, the first sheet is formed between the first insulating film having the contact terminal forming surface, the first insulating film and the back surface, and the plurality of first wirings and the plurality of contact terminals, A plurality of second wirings electrically connected; and a second insulating film having the back surface and formed on the first insulating film and the plurality of second wirings. Further, the plurality of contact terminals include a plurality of first contact terminals formed in a first contact terminal group arranged along the first direction in plan view. In addition, among the plurality of second wirings, the plurality of second wirings connected to the plurality of first contact terminals extend along a direction intersecting the first direction in plan view. Be placed. Further, in plan view, among the plurality of first contact terminals, a first contact terminal disposed at an end portion of the first contact terminal group is opposite to the first contact terminal group on the first insulating terminal. A third wiring that is formed along the second wiring and is not electrically connected to the plurality of contact terminals is disposed on the film. Further, between the first contact terminal disposed at the end of the first contact terminal group and the third wiring, the contact terminal forming surface and the back surface of the first sheet, from one surface to the other. A slit composed of an opening penetrating up to the surface is formed along the second wiring.

また、前記端部は、前記接触端子配置領域の角部領域に配置される。   Moreover, the said edge part is arrange | positioned at the corner | angular part area | region of the said contact terminal arrangement | positioning area | region.

本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下の通りである。   The effects obtained by typical ones of the inventions disclosed in the present application will be briefly described as follows.

すなわち、本願発明の一態様によれば、複数の接触端子と複数のチップ電極の接触圧力のばらつきを低減できる。   That is, according to one aspect of the present invention, variations in contact pressure between a plurality of contact terminals and a plurality of chip electrodes can be reduced.

本発明の一実施の形態である半導体集積回路装置の製造フローの概要を示す説明図である。It is explanatory drawing which shows the outline | summary of the manufacturing flow of the semiconductor integrated circuit device which is one embodiment of this invention. 図1に示すウエハ準備工程で準備するウエハの主面側を示す平面図である。It is a top view which shows the main surface side of the wafer prepared at the wafer preparation process shown in FIG. 図2に示すウエハの一部の拡大断面図である。FIG. 3 is an enlarged sectional view of a part of the wafer shown in FIG. 2. 図1に示す個片化工程で取得する複数の半導体チップのうちの一つの主面側を示す平面図である。It is a top view which shows one main surface side among the several semiconductor chips acquired by the individualization process shown in FIG. 図1に示すプローブ検査工程で使用する半導体集積回路検査装置の概要構成を模式的に示す説明図である。FIG. 2 is an explanatory view schematically showing a schematic configuration of a semiconductor integrated circuit inspection apparatus used in the probe inspection process shown in FIG. 1. 図5に示すプローブカードの全体構造を示す断面図である。It is sectional drawing which shows the whole structure of the probe card shown in FIG. 図5に示すプローブカードのウエハとの対向面側を示す平面図である。It is a top view which shows the opposing surface side with the wafer of the probe card shown in FIG. 図7に示す薄膜シートの配線レイアウトの概要を示す平面図である。It is a top view which shows the outline | summary of the wiring layout of the thin film sheet | seat shown in FIG. 図7に示すコンタクタ配置領域の拡大平面図である。FIG. 8 is an enlarged plan view of a contactor arrangement region shown in FIG. 7. 図9のB部の拡大平面図である。FIG. 10 is an enlarged plan view of a portion B in FIG. 9. 図10のC−C線に沿った拡大断面図である。It is an expanded sectional view along CC line of FIG. 図10のD−D線に沿った拡大断面図である。It is an expanded sectional view along the DD line of FIG. 図11に対する他の実施態様である薄膜シートを用いて、コンタクタとウエハのパッドを接触させた状態を示す拡大断面図である。It is an expanded sectional view which shows the state which contacted the contactor and the pad of the wafer using the thin film sheet which is another embodiment with respect to FIG. 図11に示す薄膜シートを用いて、コンタクタとウエハのパッドを接触させた状態を示す拡大断面図である。It is an expanded sectional view which shows the state which contacted the contactor and the pad of the wafer using the thin film sheet | seat shown in FIG. 図9のE部の拡大平面図である。FIG. 10 is an enlarged plan view of an E part in FIG. 9. 図15の変形例を示す拡大平面図である。It is an enlarged plan view which shows the modification of FIG. 図10に示す薄膜シートの組立工程の一例を示す拡大断面図である。It is an expanded sectional view which shows an example of the assembly process of the thin film sheet shown in FIG. 図17に示す組立工程の変形例を示す拡大断面図である。It is an expanded sectional view which shows the modification of the assembly process shown in FIG. 図4に対する変形例である半導体チップの主面側を示す平面図である。FIG. 5 is a plan view showing a main surface side of a semiconductor chip which is a modified example with respect to FIG. 4. 図9に対する変形例である薄膜シートのコンタクタ配置領域周辺を示す拡大平面図である。It is an enlarged plan view which shows the contactor arrangement | positioning area periphery of the thin film sheet | seat which is a modification with respect to FIG. 図20のF部の拡大平面図である。It is an enlarged plan view of the F section in FIG. 図20のG部の拡大平面図である。It is an enlarged plan view of the G section in FIG. 図21のH−H線に沿った拡大断面図である。It is an expanded sectional view along the HH line of FIG. 図20のK部の拡大平面図である。FIG. 21 is an enlarged plan view of a portion K in FIG. 20. 図23に示す薄膜シートを用いて、コンタクタとウエハのパッドを接触させた状態を示す拡大断面図である。It is an expanded sectional view which shows the state which contacted the contactor and the pad of the wafer using the thin film sheet | seat shown in FIG. 図8に対する変形例である薄膜シートの配線レイアウトの概要を示す平面図である。It is a top view which shows the outline | summary of the wiring layout of the thin film sheet which is a modification with respect to FIG. 図26に示すコンタクタ配置領域の拡大平面図である。FIG. 27 is an enlarged plan view of a contactor arrangement region shown in FIG. 26. 図27のL部の拡大平面図である。FIG. 28 is an enlarged plan view of a portion L in FIG. 27. 図28に示す薄膜シートの裏面側を示す拡大平面図である。It is an enlarged plan view which shows the back surface side of the thin film sheet shown in FIG. 図29のM−M線に沿った拡大断面図である。FIG. 30 is an enlarged sectional view taken along line MM in FIG. 29. 図30に示す薄膜シートの裏面から押圧を開始した状態を示す拡大断面図である。It is an expanded sectional view which shows the state which started the press from the back surface of the thin film sheet shown in FIG. 図30に示す薄膜シートを用いて、コンタクタとウエハのパッドを接触させた状態を示す拡大断面図である。It is an expanded sectional view which shows the state which contacted the contactor and the pad of the wafer using the thin film sheet | seat shown in FIG. 図29のN−N線に沿った断面において、コンタクタとウエハのパッドを接触させた状態を示す拡大断面図である。FIG. 30 is an enlarged cross-sectional view showing a state in which the contactor and the pad of the wafer are in contact with each other in the cross section along the line NN in FIG. 29. 図27のP部の拡大平面図である。FIG. 28 is an enlarged plan view of a P part in FIG. 27. 図34に示す薄膜シートの裏面側を示す拡大平面図である。It is an enlarged plan view which shows the back surface side of the thin film sheet shown in FIG. 図34のQ−Q線に沿った拡大断面図である。It is an expanded sectional view along the QQ line of FIG. 図17に示す組立工程の変形例を示す拡大断面図である。It is an expanded sectional view which shows the modification of the assembly process shown in FIG. 図18に示す組み立て工程の変形例を示す拡大断面図である。It is an expanded sectional view which shows the modification of the assembly process shown in FIG. 図30に示す薄膜シートの変形例を示す拡大断面図である。It is an expanded sectional view which shows the modification of the thin film sheet shown in FIG. 図30に示す薄膜シートの他の変形例を示す拡大断面図である。It is an expanded sectional view which shows the other modification of the thin film sheet shown in FIG. 図29に示す帯部材の全体構造と、コンタクタ群との相対的位置関係を模式的に示す拡大平面図である。FIG. 30 is an enlarged plan view schematically showing a relative positional relationship between the entire structure of the belt member shown in FIG. 29 and a contactor group. 図41に対する変形例を模式的に示す拡大平面図である。FIG. 42 is an enlarged plan view schematically showing a modified example with respect to FIG. 41. 図27に対する変形例である薄膜シートのコンタクタ配置領域の拡大平面図である。It is an enlarged plan view of the contactor arrangement | positioning area | region of the thin film sheet which is a modification with respect to FIG. 図43のL部の拡大平面図である。FIG. 44 is an enlarged plan view of a portion L in FIG. 43. 図44に示す薄膜シートの裏面側を示す拡大平面図である。It is an enlarged plan view which shows the back surface side of the thin film sheet shown in FIG. 図44のN−N線に沿った断面において、コンタクタとウエハのパッドを接触させた状態を示す拡大断面図である。FIG. 45 is an enlarged cross-sectional view showing a state in which the contactor and the wafer pad are in contact with each other in the cross section along the line NN in FIG. 44. 図45に示す帯部材の全体構造と、コンタクタ群との相対的位置関係を模式的に示す拡大平面図である。It is an enlarged plan view which shows typically the relative structure of the whole structure of the strip | belt member shown in FIG. 45, and a contactor group. 図47に対する第1の変形例を模式的に示す拡大平面図である。FIG. 48 is an enlarged plan view schematically showing a first modified example with respect to FIG. 47. 図47に対する第2の変形例を模式的に示す拡大平面図である。FIG. 48 is an enlarged plan view schematically showing a second modified example with respect to FIG. 47. 図1に示す電気的検査工程を、複数のチップ領域に対して一括で行う場合に用いる薄膜シートのコンタクタ配置領域を模式的に示す拡大平面図である。It is an enlarged plan view which shows typically the contactor arrangement | positioning area | region of the thin film sheet used when performing the electrical test | inspection process shown in FIG. 1 collectively with respect to several chip area | regions. 図1に示す電気的検査工程を、複数のチップ領域に対して一括で行う場合に用いる薄膜シートのコンタクタ配置領域を模式的に示す拡大平面図である。It is an enlarged plan view which shows typically the contactor arrangement | positioning area | region of the thin film sheet used when performing the electrical test | inspection process shown in FIG. 1 collectively with respect to several chip area | regions. 図1に示す電気的検査工程を、複数のチップ領域に対して一括で行う場合に用いる薄膜シートのコンタクタ配置領域を模式的に示す拡大平面図である。It is an enlarged plan view which shows typically the contactor arrangement | positioning area | region of the thin film sheet used when performing the electrical test | inspection process shown in FIG. 1 collectively with respect to several chip area | regions. 図1に示す電気的検査工程を、複数のチップ領域に対して一括で行う場合に用いる薄膜シートのコンタクタ配置領域を模式的に示す拡大平面図である。It is an enlarged plan view which shows typically the contactor arrangement | positioning area | region of the thin film sheet used when performing the electrical test | inspection process shown in FIG. 1 collectively with respect to several chip area | regions. 図1に示す電気的検査工程を、複数のチップ領域に対して一括で行う場合に用いる薄膜シートのコンタクタ配置領域を模式的に示す拡大平面図である。It is an enlarged plan view which shows typically the contactor arrangement | positioning area | region of the thin film sheet used when performing the electrical test | inspection process shown in FIG. 1 collectively with respect to several chip area | regions. 図1に示す電気的検査工程を、複数のチップ領域に対して一括で行う場合に用いる薄膜シートのコンタクタ配置領域を模式的に示す拡大平面図である。It is an enlarged plan view which shows typically the contactor arrangement | positioning area | region of the thin film sheet used when performing the electrical test | inspection process shown in FIG. 1 collectively with respect to several chip area | regions. 図1に示す電気的検査工程を、複数のチップ領域に対して一括で行う場合に用いる薄膜シートの、図54に対する変形例を示す拡大平面図である。FIG. 55 is an enlarged plan view showing a modification of FIG. 54 of a thin film sheet used when the electrical inspection process shown in FIG. 1 is performed on a plurality of chip regions at once. 図25に対する他の実施態様である薄膜シートを用いて、コンタクタとウエハのパッドを接触させた状態を示す拡大断面図である。It is an expanded sectional view which shows the state which contacted the contactor and the pad of the wafer using the thin film sheet which is another embodiment with respect to FIG.

(本願における記載形式・基本的用語・用法の説明)
本願において、実施の態様の記載は、必要に応じて、便宜上複数のセクション等に分けて記載するが、特にそうでない旨明示した場合を除き、これらは相互に独立別個のものではなく、記載の前後を問わず、単一の例の各部分、一方が他方の一部詳細または一部または全部の変形例等である。また、原則として、同様の部分は繰り返しの説明を省略する。また、実施の態様における各構成要素は、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、必須のものではない。
(Description format, basic terms, usage in this application)
In the present application, the description of the embodiment will be divided into a plurality of sections for convenience, if necessary, but these are not independent from each other unless otherwise specified. Regardless of the front and rear, each part of a single example, one is a part of the other, or a part or all of the modifications. In principle, repeated description of similar parts is omitted. In addition, each component in the embodiment is not indispensable unless specifically stated otherwise, unless it is theoretically limited to the number, and obviously not in context.

同様に実施の態様等の記載において、材料、組成等について、「AからなるX」等といっても、特にそうでない旨明示した場合および文脈から明らかにそうでない場合を除き、A以外の要素を含むものを排除するものではない。たとえば、成分についていえば、「Aを主要な成分として含むX」等の意味である。たとえば、「シリコン部材」等といっても、純粋なシリコンに限定されるものではなく、SiGe(シリコン・ゲルマニウム)合金やその他シリコンを主要な成分とする多元合金、その他の添加物等を含む部材も含むものであることはいうまでもない。また、金めっき、Cu層、ニッケルめっき等といっても、そうでない旨、特に明示した場合を除き、純粋なものだけでなく、それぞれ金、Cu、ニッケル等を主要な成分とする部材を含むものとする。   Similarly, in the description of the embodiment, etc., regarding the material, composition, etc., “X consisting of A” etc. is an element other than A unless specifically stated otherwise and clearly not in context. It does not exclude things that contain. For example, as for the component, it means “X containing A as a main component”. For example, “silicon member” is not limited to pure silicon, but includes a SiGe (silicon-germanium) alloy, other multi-component alloys containing silicon as a main component, and other additives. Needless to say, it is also included. In addition, the term “gold plating”, “Cu layer”, “nickel plating”, etc. includes not only pure materials but also members mainly composed of gold, Cu, nickel, etc. unless otherwise specified. Shall be.

さらに、特定の数値、数量に言及したときも、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、その特定の数値を超える数値であってもよいし、その特定の数値未満の数値でもよい。   In addition, when a specific number or quantity is mentioned, a numerical value exceeding that specific number will be used unless specifically stated otherwise, unless theoretically limited to that number, or unless otherwise clearly indicated by the context. There may be a numerical value less than the specific numerical value.

また、実施の形態の各図中において、同一または同様の部分は同一または類似の記号または参照番号で示し、説明は原則として繰り返さない。   Moreover, in each figure of embodiment, the same or similar part is shown with the same or similar symbol or reference number, and description is not repeated in principle.

また、添付図面においては、却って、煩雑になる場合または空隙との区別が明確である場合には、断面であってもハッチング等を省略する場合がある。これに関連して、説明等から明らかである場合等には、平面的に閉じた孔であっても、背景の輪郭線を省略する場合がある。更に、断面でなくとも、空隙でないことを明示するため、あるいは領域の境界を明示するために、ハッチングやドットパターンを付すことがある。   In the accompanying drawings, hatching or the like may be omitted even in a cross section when it becomes complicated or when the distinction from the gap is clear. In relation to this, when it is clear from the description etc., the contour line of the background may be omitted even if the hole is planarly closed. Furthermore, even if it is not a cross section, hatching or a dot pattern may be added in order to clearly indicate that it is not a void or to clearly indicate the boundary of a region.

また、本願発明を詳細に説明する前に、本願における用語の意味を説明すると次の通りである。   In addition, before describing the present invention in detail, the meaning of terms in the present application will be described as follows.

プローブ検査とは、ウエハ工程(分割前に行うウエハに対する各種処理工程)が終了したウエハに対してプローバ(半導体集積回路検査装置)を用いて行われる電気的試験であって、チップ領域の主面上に形成された電極に接触端子の先端を当てて半導体集積回路の電気的検査を行うことをいう。プローブ検査には、所定の機能通りに動作するか否かを確認する機能テストやDC動作特性およびAC動作特性のテストを行って良品/不良品を判別するものである。各チップに分割してから(またはパッケージング完了後)行われる選別テスト(最終テスト)とは区別される。   Probe inspection is an electrical test performed using a prober (semiconductor integrated circuit inspection apparatus) on a wafer that has been subjected to a wafer process (various processing steps for wafers to be performed before division). It means that an electrical inspection of a semiconductor integrated circuit is performed by applying the tip of a contact terminal to the electrode formed above. In the probe inspection, a non-defective product / defective product is discriminated by performing a function test for confirming whether or not the device operates according to a predetermined function, and a DC operation characteristic and an AC operation characteristic test. This is distinguished from a screening test (final test) that is performed after dividing into chips (or after packaging is completed).

プローブカードとは、検査対象となるウエハと接触する接触端子および配線基板(配線基板)などを有する構造体をいい、プローバもしくは半導体集積回路検査装置とは、インタフェースリング、プローブカードおよび検査対象となるウエハを載せるウエハステージを含む試料支持系を有する検査装置をいう。   The probe card is a structure having a contact terminal that contacts a wafer to be inspected and a wiring board (wiring board). The prober or the semiconductor integrated circuit inspection device is an interface ring, a probe card, and an inspection object. An inspection apparatus having a sample support system including a wafer stage on which a wafer is placed.

テスタ(Test System)とは、半導体集積回路を電気的に検査するものであり、所定の電圧および基準となるタイミング等の信号を発生するものをいう。   A tester (Test System) is for electrically inspecting a semiconductor integrated circuit and generates a signal such as a predetermined voltage and a reference timing.

テスタヘッドとは、テスタと電気的に接続し、テスタより送信された電圧および信号を受け、電圧および詳細なタイミング等の信号を半導体集積回路に対して発生し、ポゴピンなどを介してプローブカードへ信号を送るものをいう。   The tester head is electrically connected to the tester, receives the voltage and signal transmitted from the tester, generates a signal such as voltage and detailed timing to the semiconductor integrated circuit, and sends it to the probe card via a pogo pin or the like. The one that sends a signal.

インタフェースリングとは、ポゴピンなどの導電路を介してテスタヘッドおよびプローブカードと電気的に接続し、テスタヘッドより送られてきた信号を後述するプローブカードへ送るものをいう。   The interface ring is one that is electrically connected to a tester head and a probe card via a conductive path such as a pogo pin and sends a signal sent from the tester head to a probe card described later.

ポゴピン(POGO pin)またはスプリングプローブとは、接触ピン(プランジャ(接触針))をばね(コイルスプリング)の弾性力で電極(端子)に押し当てる構造を有し、必要に応じてその電極への電気的接続を行うようにした接触針をいい、たとえば金属製の管(保持部材)内に配置されたばねが金属ボールを介して接触ピンへ弾性力を伝える構成となっている。   A POGO pin or a spring probe has a structure in which a contact pin (plunger (contact needle)) is pressed against an electrode (terminal) by the elastic force of a spring (coil spring). The contact needle is adapted to make an electrical connection. For example, a spring arranged in a metal tube (holding member) transmits an elastic force to the contact pin via a metal ball.

薄膜プローブ(membrane probe)、薄膜プローブシート、または薄膜シートとは、上記のような検査対象と接触する前記接触端子(突起端子)とそこから引き回された配線とが設けられ、その配線に外部接触用の電極が形成された薄膜をいう。薄膜シートは、例えば、厚さ10μm〜100μm程度のものをいい、シリコンウエハを半導体集積回路の製造に用いるのと同様な、ウエハプロセス、すなわちフォトリソグラフィ技術、CVD(Chemical Vapor Deposition)技術、スパッタリング技術およびエッチング技術などを組み合わせたパターニング手法によって、配線層およびそれに電気的に接続された先端部(接触端子)を一体的に形成されたもの等を言う。もちろん、プロセスは複雑になるが、一部を別に形成して、後に合体させることも可能である。   A thin film probe (membrane probe), a thin film probe sheet, or a thin film sheet is provided with the contact terminal (protrusion terminal) that comes into contact with the inspection object as described above and a wiring routed from the contact terminal. A thin film on which an electrode for contact is formed. The thin film sheet has, for example, a thickness of about 10 μm to 100 μm, and is similar to the case where a silicon wafer is used for manufacturing a semiconductor integrated circuit. In addition, a wiring layer and a tip portion (contact terminal) electrically connected to the wiring layer are integrally formed by a patterning technique combining etching techniques and the like. Of course, although the process is complicated, it is possible to form a part separately and combine them later.

接触端子、突起端子、コンタクタ、またはプローブとは、各チップ領域上に設けられた電極(チップ電極)に接触させて電気的特性の検査を行うための導電性の突起物をいう。   A contact terminal, a protruding terminal, a contactor, or a probe refers to a conductive protrusion that is in contact with an electrode (chip electrode) provided on each chip region to inspect electrical characteristics.

(実施の形態1)
<半導体集積回路装置の製造方法>
まず、図1〜図4を用いて本実施の形態の半導体集積回路装置の製造方法の全体の流れを説明する。図1は、本実施の形態の半導体集積回路装置の製造フローの概要を示す説明図である。また、図2は、図1に示すウエハ準備工程で準備するウエハの主面側を示す平面図、図3は、図2に示すウエハの一部の拡大断面図、図4は図1に示す個片化工程で取得する複数の半導体チップのうちの一つの主面側を示す平面図である。
(Embodiment 1)
<Method for Manufacturing Semiconductor Integrated Circuit Device>
First, the overall flow of the method for manufacturing a semiconductor integrated circuit device according to the present embodiment will be described with reference to FIGS. FIG. 1 is an explanatory diagram showing an outline of the manufacturing flow of the semiconductor integrated circuit device of the present embodiment. 2 is a plan view showing the main surface side of the wafer prepared in the wafer preparation step shown in FIG. 1, FIG. 3 is an enlarged sectional view of a part of the wafer shown in FIG. 2, and FIG. 4 is shown in FIG. It is a top view which shows the one main surface side among the several semiconductor chips acquired by an individualization process.

まず、図1に示すウエハ準備工程として、図2に示すように、例えば平面視において四角形を成す複数のチップ領域10aに区画されたウエハ(半導体ウエハ)WHを準備する。ウエハWHの複数のチップ領域10aの各々には半導体集積回路が形成され、主面上において半導体集積回路と電気的に接続する複数のパッド(電極、チップ電極、電極パッド)11(図4参照)が形成されている。   First, as a wafer preparation step shown in FIG. 1, as shown in FIG. 2, for example, a wafer (semiconductor wafer) WH partitioned into a plurality of chip regions 10a having a square shape in plan view is prepared. A semiconductor integrated circuit is formed in each of the plurality of chip regions 10a of the wafer WH, and a plurality of pads (electrodes, chip electrodes, electrode pads) 11 that are electrically connected to the semiconductor integrated circuit on the main surface (see FIG. 4). Is formed.

図2に示すウエハWHの形成方法の一例について図3を用いて簡単に説明すると、例えば、以下のように形成される。まず、半導体基板準備工程(図1参照)で、主面(デバイス形成面)12aを有する半導体基板12を準備する。その後、半導体素子形成工程(図1参照)で、半導体基板12の主面12aにトランジスタやダイオードなどの複数の半導体素子(図示は省略)を形成する。その後、チップ配線層形成工程(図1参照)で、半導体基板12の主面12a上に配線層13を積層する。図3では、主面12a上に複数の配線層13を積層した例を示している。このチップ配線層形成工程では、最上層に複数のパッド11を形成し、各パッド11は配線層13が備える複数の配線13aを介して主面12aの複数の半導体素子と電気的に接続される。複数の配線13aは、配線層13が備える絶縁膜13bにより絶縁されている。これらの工程により、ウエハWHの主面12a側には、複数の半導体集積回路が形成される。その後、保護膜形成工程(図1参照)で、配線層およびパッド11を覆うように、保護膜(パッシベーション膜、絶縁膜)14を形成する。そして、保護膜14の一部に開口部14aを形成し、開口部14aにおいてパッド11を、保護膜14から露出させる。以上の工程により、ウエハWHには、複数の半導体チップ10が形成され、図2に示すウエハWHが得られる。なお、保護膜(パッシベーション膜、絶縁膜)14は、例えば、窒化シリコン膜、シリコン酸化膜、または窒化シリコン膜とシリコン酸化膜との積層膜で構成される。図4に示すように、本実施の形態では、平面視において四角形を成す半導体チップ10(チップ領域10a)の各辺に沿って、それぞれ複数のパッド11が配置されるパッド群(チップ電極群)を有している。言い換えれば、半導体チップ10(図2に示すチップ領域10a)の外縁を構成する四辺のうち、第1辺に沿って、複数のパッド11aが形成されたパッド群(チップ電極群)11Aが配置される。また、第2辺に沿って、複数のパッド11bが形成されたパッド群(チップ電極群)11Bが配置される。また、第3辺に沿って、複数のパッド11cが形成されたパッド群(チップ電極群)11Cが配置される。また、第4辺に沿って、複数のパッド11dが形成されたパッド群(チップ電極群)11Dが配置される。   An example of a method for forming the wafer WH shown in FIG. 2 will be briefly described with reference to FIG. 3. For example, the wafer WH is formed as follows. First, in the semiconductor substrate preparation step (see FIG. 1), the semiconductor substrate 12 having the main surface (device forming surface) 12a is prepared. Thereafter, in a semiconductor element formation step (see FIG. 1), a plurality of semiconductor elements (not shown) such as transistors and diodes are formed on the main surface 12a of the semiconductor substrate 12. Thereafter, the wiring layer 13 is laminated on the main surface 12a of the semiconductor substrate 12 in a chip wiring layer forming step (see FIG. 1). In FIG. 3, the example which laminated | stacked the several wiring layer 13 on the main surface 12a is shown. In this chip wiring layer forming step, a plurality of pads 11 are formed in the uppermost layer, and each pad 11 is electrically connected to a plurality of semiconductor elements on the main surface 12a via a plurality of wirings 13a provided in the wiring layer 13. . The plurality of wirings 13 a are insulated by an insulating film 13 b provided in the wiring layer 13. Through these steps, a plurality of semiconductor integrated circuits are formed on the main surface 12a side of the wafer WH. Thereafter, in a protective film forming step (see FIG. 1), a protective film (passivation film, insulating film) 14 is formed so as to cover the wiring layer and the pad 11. Then, an opening 14 a is formed in a part of the protective film 14, and the pad 11 is exposed from the protective film 14 in the opening 14 a. Through the above steps, a plurality of semiconductor chips 10 are formed on the wafer WH, and the wafer WH shown in FIG. 2 is obtained. The protective film (passivation film, insulating film) 14 is formed of, for example, a silicon nitride film, a silicon oxide film, or a laminated film of a silicon nitride film and a silicon oxide film. As shown in FIG. 4, in the present embodiment, a pad group (chip electrode group) in which a plurality of pads 11 are arranged along each side of a semiconductor chip 10 (chip region 10a) having a square shape in plan view. have. In other words, among the four sides constituting the outer edge of the semiconductor chip 10 (chip region 10a shown in FIG. 2), a pad group (chip electrode group) 11A in which a plurality of pads 11a are formed is arranged along the first side. The A pad group (chip electrode group) 11B in which a plurality of pads 11b are formed is disposed along the second side. A pad group (chip electrode group) 11C in which a plurality of pads 11c are formed is disposed along the third side. A pad group (chip electrode group) 11D in which a plurality of pads 11d are formed is disposed along the fourth side.

次に、図1に示すプローブ検査工程として、図2に示すウエハWHの電気的検査を行う。プローブ検査工程には、図1に示すように、プローブカード準備工程と、電気的検査工程が含まれる。なお、図1では、説明の便宜上、ウエハ準備工程と、プローブ検査工程を分けて示しているが、ウエハ準備工程をプローブ検査工程に含めて考えることもできる。このプローブ検査工程の詳細は、後述する。   Next, as a probe inspection process shown in FIG. 1, an electrical inspection of the wafer WH shown in FIG. 2 is performed. As shown in FIG. 1, the probe inspection process includes a probe card preparation process and an electrical inspection process. In FIG. 1, for convenience of explanation, the wafer preparation process and the probe inspection process are shown separately, but the wafer preparation process may be included in the probe inspection process. Details of the probe inspection process will be described later.

次に、図1に示す個片化工程として、図2に示すウエハWHをチップ領域10a毎に分割し、図4に示す半導体チップ(半導体集積回路装置)10を複数個取得する。本工程では、例えば、図2に示す複数のチップ領域10aそれぞれの間に配置されたスクライブ領域10bに沿ってウエハWHを切断し、チップ領域10a毎に個片化する。以上の工程により、本実施の形態の半導体集積回路装置である半導体チップ10が得られる。なお、上記は、半導体チップを製造する工程のうち、主要工程の概要を説明したものであり、種々の変形例を適用することができる。   Next, as the individualization step shown in FIG. 1, the wafer WH shown in FIG. 2 is divided into chip regions 10a, and a plurality of semiconductor chips (semiconductor integrated circuit devices) 10 shown in FIG. 4 are obtained. In this step, for example, the wafer WH is cut along the scribe regions 10b arranged between each of the plurality of chip regions 10a shown in FIG. 2 and separated into individual chip regions 10a. Through the above steps, the semiconductor chip 10 which is the semiconductor integrated circuit device of the present embodiment is obtained. The above describes the outline of the main steps among the steps of manufacturing a semiconductor chip, and various modifications can be applied.

<半導体集積回路検査装置>
次に、図1に示すプローブ検査工程で使用する半導体集積回路検査装置(半導体検査装置)の概要を説明する。図5は、図1に示すプローブ検査工程で使用する半導体集積回路検査装置の概要構成を模式的に示す説明図、図6は、図5に示すプローブカードの全体構造を示す断面図、図7は、図5に示すプローブカードのウエハとの対向面(主面)側を示す平面図である。なお、図6は、図7のA−A線に沿った断面図である。
<Semiconductor integrated circuit inspection equipment>
Next, an outline of a semiconductor integrated circuit inspection apparatus (semiconductor inspection apparatus) used in the probe inspection process shown in FIG. 1 will be described. 5 is an explanatory view schematically showing a schematic configuration of the semiconductor integrated circuit inspection apparatus used in the probe inspection step shown in FIG. 1, FIG. 6 is a cross-sectional view showing the entire structure of the probe card shown in FIG. FIG. 6 is a plan view showing a surface (main surface) facing the wafer of the probe card shown in FIG. 5. 6 is a cross-sectional view taken along line AA in FIG.

図5に示すように、本実施の形態1のプローバ(半導体集積回路検査装置、半導体検査装置)PRは、プローブカードPRC、テスタヘッドTHD、インタフェースリングIFR、カードホルダCHD、ウエハステージWST、およびウエハチャック(ウエハ保持具)WCHなどから形成されている。テスタヘッドTHDとインタフェースリングIFRとの間、およびインタフェースリングIFRとプローブカードPRCとの間は、それぞれ複数本のポゴピンPGPを介して電気的に接続され、それによりテスタヘッドTHDとプローブカードPRCとの間が電気的に接続されている。また、テスタヘッドTHDは、テスタTに電気的に接続され、テスタTからプローブ検査に必要な電圧や信号電流が供給される。   As shown in FIG. 5, the prober (semiconductor integrated circuit inspection apparatus, semiconductor inspection apparatus) PR of the first embodiment includes a probe card PRC, a tester head THD, an interface ring IFR, a card holder CHD, a wafer stage WST, and a wafer. A chuck (wafer holder) WCH or the like is used. The tester head THD and the interface ring IFR, and the interface ring IFR and the probe card PRC are electrically connected via a plurality of pogo pins PGP, respectively, so that the tester head THD and the probe card PRC are connected to each other. They are electrically connected. The tester head THD is electrically connected to the tester T, and a voltage and a signal current necessary for probe inspection are supplied from the tester T.

カードホルダCHDは、プローブカードPRCをプローバPRに機械的に接続するもので、かつ、ポゴピンPGPからの圧力によってプローブカードPRCに反りが生じてしまうことを防ぐ機械的強度を持つ。また、プローバPRの筐体内には、ウエハステージWSTが配置され、ウエハステージWST上には、ウエハチャックWCHが配置され、固定されている。被検査対象であるウエハWHは、複数のパッド11(図4参照)が形成された主面12a(図3参照)側をプローブカードPRCと対向させた状態でウエハチャックWCHに固定される。   The card holder CHD mechanically connects the probe card PRC to the prober PR, and has a mechanical strength that prevents the probe card PRC from being warped by the pressure from the pogo pin PGP. In addition, wafer stage WST is disposed in the housing of prober PR, and wafer chuck WCH is disposed and fixed on wafer stage WST. The wafer WH to be inspected is fixed to the wafer chuck WCH with the main surface 12a (see FIG. 3) on which the plurality of pads 11 (see FIG. 4) are formed facing the probe card PRC.

次に、図5に示すプローブカードPRCの構造について説明する。図6に示すようにプローブカードPRCは、複数の配線1cが形成された配線基板1を有している。また、プローブカードPRCは、配線基板1に保持された薄膜シート2を有している。薄膜シート2は、複数のコンタクタ(接触端子)3が形成された主面(接触端子形成面)2aおよび主面2aの反対側に位置する裏面2bを有し、主面2aがウエハWH(図5参照)の主面側に対向するように、配線基板1に保持されている。また、プローブカードPRCは、薄膜シート2のうち複数のコンタクタ3が形成された領域(図7に示すコンタクタ配置領域2c)を、裏面2bより押圧する押圧部4を有している。また、プローブカードPRCは、連結治具5aを介して押圧部4および薄膜シート2に一括して荷重を印加する加圧部5を有している。なお、押圧部4および加圧部5の詳細は後述する。   Next, the structure of the probe card PRC shown in FIG. 5 will be described. As shown in FIG. 6, the probe card PRC has a wiring board 1 on which a plurality of wirings 1c are formed. The probe card PRC has a thin film sheet 2 held on the wiring board 1. The thin film sheet 2 has a main surface (contact terminal forming surface) 2a on which a plurality of contactors (contact terminals) 3 are formed, and a back surface 2b located on the opposite side of the main surface 2a. The main surface 2a is a wafer WH (see FIG. 5) is held on the wiring board 1 so as to face the main surface side. Further, the probe card PRC has a pressing portion 4 that presses an area of the thin film sheet 2 where the contactors 3 are formed (contactor arrangement area 2c shown in FIG. 7) from the back surface 2b. In addition, the probe card PRC has a pressurizing unit 5 that applies a load to the pressing unit 4 and the thin film sheet 2 via the connecting jig 5a. The details of the pressing unit 4 and the pressing unit 5 will be described later.

配線基板1は、下面(シート保持面)1aおよび下面1aの反対側に位置する上面(裏面)1bを有し、平面視において円形を成す板材である(平面形状は図7参照)。本実施の形態の配線基板1は、下面1a、上面1b間に複数の配線層が積層された、所謂、多層配線基板である。各配線層には、それぞれ複数の配線1cが形成され、下面1a側と上面1b側は電気的に接続されている。配線基板1の下面1aには、この複数の配線1cと、それぞれ電気的に接続する複数の受け部(図示は省略)が形成されている。そして、この複数の受け部は、複数の配線1cを通じて、配線基板1の上面1bに設けられた複数のポゴ(POGO)座1dと電気的に接続している。このポゴ座1dは、テスタヘッドTHD(図5)とプローブカードとの間で、信号を入力、あるいは出力するポゴピンPGP(図5参照)を受ける端子となっている。つまり、ポゴ座1dは配線基板1(プローブカードPRC)の外部端子となっている。このため、図7に示すように、配線基板1の上面側には多数のポゴ座1dが配置されている。また、配線基板1の下面1aは、カードホルダCHD(図5参照)に接続され、固定される。   The wiring board 1 is a plate material having a lower surface (sheet holding surface) 1a and an upper surface (back surface) 1b located on the opposite side of the lower surface 1a, and forming a circle in plan view (see FIG. 7 for the planar shape). The wiring board 1 of the present embodiment is a so-called multilayer wiring board in which a plurality of wiring layers are laminated between a lower surface 1a and an upper surface 1b. A plurality of wirings 1c are formed in each wiring layer, and the lower surface 1a side and the upper surface 1b side are electrically connected. On the lower surface 1 a of the wiring substrate 1, a plurality of receiving portions (not shown) that are electrically connected to the plurality of wirings 1 c are formed. The plurality of receiving portions are electrically connected to a plurality of pogo (POGO) seats 1d provided on the upper surface 1b of the wiring board 1 through the plurality of wirings 1c. The pogo seat 1d is a terminal that receives a pogo pin PGP (see FIG. 5) for inputting or outputting a signal between the tester head THD (FIG. 5) and the probe card. That is, the pogo seat 1d is an external terminal of the wiring board 1 (probe card PRC). Therefore, as shown in FIG. 7, a large number of pogo seats 1 d are arranged on the upper surface side of the wiring board 1. Further, the lower surface 1a of the wiring board 1 is connected and fixed to the card holder CHD (see FIG. 5).

薄膜シート2は、前記したように主面2a、裏面2bを有し、平面視において、配線基板1より直径が小さい円形を成す。詳細は後述するが、薄膜シート2は、例えばポリイミド樹脂を主成分とする基材を有する薄膜であって、柔軟性を有している。また、薄膜シート2は、裏面2bを配線基板1の下面1aと対向させた状態で、接続治具6により配線基板1に固定され、保持されている。図7に示すようにリング形状を成す複数の接続治具6によって、薄膜シート2の周縁部および周縁部よりも内側の領域が配線基板1に固定されている。   The thin film sheet 2 has the main surface 2a and the back surface 2b as described above, and has a circular shape with a diameter smaller than that of the wiring substrate 1 in plan view. Although details will be described later, the thin film sheet 2 is a thin film having a base material containing, for example, a polyimide resin as a main component, and has flexibility. The thin film sheet 2 is fixed and held on the wiring board 1 by the connecting jig 6 with the back surface 2b facing the lower surface 1a of the wiring board 1. As shown in FIG. 7, the peripheral portion of the thin film sheet 2 and the region inside the peripheral portion are fixed to the wiring substrate 1 by a plurality of connection jigs 6 having a ring shape.

また、配線基板1の中央には開口部1eが形成され、開口部1eの内側には、配線基板1の上面1b上に固定され、開口部1e内において配線基板1の下面1aよりも下方まで延在する張り出しリング7が配置されている。薄膜シート2の複数のコンタクタ3が形成された領域は、この張り出しリング7により、配線基板1の下方に向かって張り出され、カードホルダCHD(図5参照)の下面よりも下方に配置される。また、張り出しリング7の内側には接着リング8が配置されている。接着リング8は、接着剤(例えばエポキシ系接着剤)を介して薄膜シート2の裏面2b側に接着され、ボルトなどの接続治具を介して加圧部5と連結固定されている。これにより、加圧部5により加重を印加した際、あるいは押圧部4により薄膜シート2を押圧した際に、薄膜シート2に弛みが発生することを防止できる。   In addition, an opening 1e is formed in the center of the wiring board 1. Inside the opening 1e, the opening 1e is fixed on the upper surface 1b of the wiring board 1, and in the opening 1e to a position below the lower surface 1a of the wiring board 1. An extending overhang ring 7 is arranged. The region where the plurality of contactors 3 of the thin film sheet 2 are formed is projected downward from the wiring substrate 1 by the projecting ring 7 and is disposed below the lower surface of the card holder CHD (see FIG. 5). . An adhesive ring 8 is disposed inside the overhang ring 7. The adhesive ring 8 is bonded to the back surface 2b side of the thin film sheet 2 via an adhesive (for example, an epoxy adhesive), and is connected and fixed to the pressure unit 5 via a connecting jig such as a bolt. Thereby, it is possible to prevent slack in the thin film sheet 2 when a load is applied by the pressing unit 5 or when the thin film sheet 2 is pressed by the pressing unit 4.

また、押圧部4は、プランジャ4a、押圧具である押し駒4b、および押し駒4bの下面(押圧面)側に配置されるエラストマ(緩衝層)4cを備えている。押圧部4は、コンタクタ3が形成された領域の薄膜シート2を裏面(上面)2bから押し駒4bおよびエラストマ4cを介してプランジャ4aが押圧し、押し駒4bを押し出すことによって薄膜シート2を引き伸ばし、各コンタクタ3の先端の位置をそれぞれが対応するパッド11(図4参照)と対向する位置となるように調整する。プランジャ4aはプローブカードPRCの筐体に固定される。また、配線基板1もプローブカードPRCの筐体に固定されているので、プランジャ4aはこの筐体を介して配線基板1に固定されている。プランジャ4a内には、ばね4dが内蔵されており、このばね4dの弾性力によって一定の押圧力が押しピン4eを介して押し駒4b、エラストマ4cおよび薄膜シート2へ伝わる構造となっている。本実施の形態1において、押し駒4bの材質としては、42アロイを例示することができる。また、エラストマ4cとしてはシリコンシートを例示することができる。   The pressing portion 4 includes a plunger 4a, a pressing piece 4b as a pressing tool, and an elastomer (buffer layer) 4c disposed on the lower surface (pressing surface) side of the pressing piece 4b. The pressing unit 4 extends the thin film sheet 2 by pushing the plunger 4a from the back surface (upper surface) 2b through the push piece 4b and the elastomer 4c and pushing out the push piece 4b in the region where the contactor 3 is formed. Then, the position of the tip of each contactor 3 is adjusted so as to face the corresponding pad 11 (see FIG. 4). The plunger 4a is fixed to the housing of the probe card PRC. Further, since the wiring board 1 is also fixed to the housing of the probe card PRC, the plunger 4a is fixed to the wiring board 1 through this housing. A spring 4d is built in the plunger 4a, and a constant pressing force is transmitted to the push piece 4b, the elastomer 4c and the thin film sheet 2 through the push pin 4e by the elastic force of the spring 4d. In the first embodiment, 42 alloy can be exemplified as the material of the push piece 4b. Moreover, a silicon sheet can be illustrated as the elastomer 4c.

また、加圧部5は、押圧部4と加圧部5を連結する連結治具5aおよび連結治具5aに固定される複数(図6では2個)のばね5bを有している。図示は省略するが、このばね5bは、例えば配線基板1の平面において約8箇所〜12箇所に配置されている。このばね5bの一方の端部は、配線基板1に固定され、他方の端部は連結治具5aに固定されている。ばね5bの弾性力は、プローブ検査時においてコンタクタ3がパッド11(図4参照)と接触し、プローブカードPRCがパッド11に向かって押し込まれた際に連結治具5aに作用する。この時、加圧部5は押圧部4および接着リング8と固定され、連結治具5a、押し駒4b、エラストマ4c、接着リング8およびプランジャ4aは一体(加圧機構)となっていることから、ばね5bの弾性力は、これら一体となった部材をパッド11に向かって押し下げるように作用する。このため、プランジャ4a内のばね4dから薄膜シート2へ伝わる押圧力は、主として薄膜シート2の引き伸ばしに用いられることになる。   Further, the pressing unit 5 includes a connecting jig 5a that connects the pressing unit 4 and the pressing unit 5, and a plurality of (two in FIG. 6) springs 5b that are fixed to the connecting jig 5a. Although not shown, the springs 5b are arranged at about 8 to 12 locations on the plane of the wiring board 1, for example. One end of the spring 5b is fixed to the wiring board 1, and the other end is fixed to the connecting jig 5a. The elastic force of the spring 5b acts on the connecting jig 5a when the contactor 3 comes into contact with the pad 11 (see FIG. 4) during probe inspection and the probe card PRC is pushed toward the pad 11. At this time, the pressing part 5 is fixed to the pressing part 4 and the adhesive ring 8, and the connecting jig 5a, the pushing piece 4b, the elastomer 4c, the adhesive ring 8 and the plunger 4a are integrated (pressure mechanism). The elastic force of the spring 5b acts to push down these integrated members toward the pad 11. For this reason, the pressing force transmitted from the spring 4 d in the plunger 4 a to the thin film sheet 2 is mainly used for stretching the thin film sheet 2.

プローブ検査工程(図1参照)では、薄膜シート2を配線基板1に保持させた後、薄膜シート2のうち、複数のコンタクタ3が形成されたコンタクタ配置領域(接触端子配置領域)2cを、押圧部4により裏面2b側からエラストマ(緩衝層)4cを介して押圧する。これにより、薄膜シート2は引き伸ばされ、主面2aに配置された複数のコンタクタ3は、所定の位置(電気的検査工程において、複数のパッド11(図4参照)と対向する位置)に位置合わせされる(シート引き伸ばし工程)。このシート引き伸ばし工程は、電気的検査工程(図1参照)において、複数のコンタクタ3と複数のパッド11(図4参照)を接触させる前に予め行う。例えば、シート引き伸ばし工程は、図1に示すプローブカード準備工程に含まれる。そして、電気的検査工程(図1参照)では、複数のコンタクタ3と複数のパッド11(図4参照)を接触させることで、加圧部5のばね5bの弾性力が、押圧部4を介して薄膜シート2の複数のコンタクタ3に伝達される(加圧工程)。   In the probe inspection process (see FIG. 1), after the thin film sheet 2 is held on the wiring board 1, the contactor arrangement region (contact terminal arrangement region) 2c in which a plurality of contactors 3 are formed is pressed out of the thin film sheet 2 The part 4 is pressed from the back surface 2b side through an elastomer (buffer layer) 4c. Thereby, the thin film sheet 2 is stretched, and the plurality of contactors 3 arranged on the main surface 2a are aligned at a predetermined position (positions facing the plurality of pads 11 (see FIG. 4) in the electrical inspection process). (Sheet stretching process). This sheet stretching process is performed in advance before the contactors 3 and the pads 11 (see FIG. 4) are brought into contact with each other in the electrical inspection process (see FIG. 1). For example, the sheet stretching process is included in the probe card preparation process shown in FIG. In the electrical inspection process (see FIG. 1), the elastic force of the spring 5 b of the pressurizing unit 5 is made to contact the pressing unit 4 by bringing the contactors 3 and the pads 11 (see FIG. 4) into contact with each other. Is transmitted to the plurality of contactors 3 of the thin film sheet 2 (pressurizing step).

ところで、以下で詳述する薄膜シート2は、図6に示す本実施の形態のプローブカードPRCの変形例に適用することもできる。例えば、図6に示す加圧部5を配置せず、押圧部4のプランジャ4aを配線基板1に固定した変形例に適用することができる。この場合、パッド11(図4参照)への荷重制御はプランジャ4aのみで行うことになる。ただし、プランジャ4aは、押し駒4bを押し出して薄膜シート2を配線基板1の下面1aより下方に張り出させるためにも用いられる。したがって、確実に薄膜シート2を配線基板1の下面1aよりも下方に張り出し、かつ低荷重でコンタクタ3をパッド11に接触させる観点から、本実施の形態では、押圧部4と加圧部5を備えたプローブカードPRCを採用している。   By the way, the thin film sheet 2 described in detail below can also be applied to a modification of the probe card PRC of the present embodiment shown in FIG. For example, the present invention can be applied to a modification in which the pressurizing unit 5 shown in FIG. 6 is not disposed and the plunger 4 a of the pressing unit 4 is fixed to the wiring board 1. In this case, load control to the pad 11 (see FIG. 4) is performed only by the plunger 4a. However, the plunger 4 a is also used to push out the push piece 4 b and cause the thin film sheet 2 to protrude downward from the lower surface 1 a of the wiring board 1. Therefore, in the present embodiment, the pressing unit 4 and the pressing unit 5 are provided in order to reliably project the thin film sheet 2 below the lower surface 1a of the wiring board 1 and bring the contactor 3 into contact with the pad 11 with a low load. The provided probe card PRC is adopted.

<薄膜シートの詳細構造>
次に、図6および図7に示す薄膜シート2の詳細構造について説明する。図8は、図7に示す薄膜シートの配線レイアウトの概要を示す平面図、図9は、図7に示すコンタクタ配置領域の拡大平面図である。また、図10は、図9のB部の拡大平面図、図11は図10のC−C線に沿った拡大断面図、図12は図10のD−D線に沿った拡大断面図である。
<Detailed structure of thin film sheet>
Next, the detailed structure of the thin film sheet 2 shown in FIGS. 6 and 7 will be described. 8 is a plan view showing an outline of the wiring layout of the thin film sheet shown in FIG. 7, and FIG. 9 is an enlarged plan view of the contactor arrangement region shown in FIG. 10 is an enlarged plan view of a portion B in FIG. 9, FIG. 11 is an enlarged sectional view taken along line CC in FIG. 10, and FIG. 12 is an enlarged sectional view taken along line DD in FIG. is there.

図9に示すように、薄膜シート2の主面2a側に配置されるコンタクタ配置領域(接触端子配置領域)2cには、複数のコンタクタ3が形成されている。本実施の形態では、図4に示すように平面視において四角形を成すチップ領域10aの各辺に沿ってそれぞれ複数のパッド11が配置されたウエハWH(図2参照)を検査する。このため、図8および図9に示すコンタクタ配置領域2cは、平面視において四角形を成し、各辺に沿ってそれぞれ複数のコンタクタ3が配置されている。言い換えれば、コンタクタ配置領域2cの外縁を構成する四辺のうち、第1辺に沿って、複数のコンタクタ3aが形成されたコンタクタ群(接触端子群)3Aが配置される。また、第1辺と交差する第2辺に沿って、複数のコンタクタ3bが形成されたコンタクタ群(接触端子群)3Bが配置される。また、第1辺と対向する第3辺に沿って、複数のコンタクタ3cが形成されたコンタクタ群(接触端子群)3Cが配置される。また、第2辺と対向する第4辺に沿って、複数のコンタクタ3dが形成されたコンタクタ群(接触端子群)3Dが配置される。   As shown in FIG. 9, a plurality of contactors 3 are formed in the contactor arrangement region (contact terminal arrangement region) 2 c arranged on the main surface 2 a side of the thin film sheet 2. In the present embodiment, as shown in FIG. 4, a wafer WH (see FIG. 2) on which a plurality of pads 11 are arranged along each side of a chip region 10a that is square in plan view is inspected. For this reason, the contactor arrangement | positioning area | region 2c shown in FIG. 8 and FIG. 9 comprises a square in planar view, and the some contactor 3 is each arrange | positioned along each edge | side. In other words, a contactor group (contact terminal group) 3A in which a plurality of contactors 3a are formed is arranged along the first side among the four sides constituting the outer edge of the contactor arrangement region 2c. A contactor group (contact terminal group) 3B in which a plurality of contactors 3b are formed is disposed along a second side that intersects the first side. Further, a contactor group (contact terminal group) 3C in which a plurality of contactors 3c are formed is arranged along a third side that faces the first side. Further, a contactor group (contact terminal group) 3D in which a plurality of contactors 3d are formed is arranged along a fourth side facing the second side.

また、図10〜図12に示すように、薄膜シート2は、主面(接触端子形成面)2aを有するポリイミド膜(絶縁膜)22を有している。複数のコンタクタ3は、ポリイミド膜22が有する主面2aに固定されている。また、図10に示すように、複数のコンタクタ3aは、コンタクタ群3Aの延在方向(配列方向、第1方向)に沿って配置されている。薄膜シート2の各コンタクタ3は、図4に示す複数のパッド11と対向する位置に配置されるように形成されている。なお、図10では、図9に示す各コンタクタ群3A、3B、3C、3Dのうち、コンタクタ群3A、3Dの拡大図を例示的に示している。以下、コンタクタ3の周辺構造について、コンタクタ3aを例として説明するが、特に、異なる構造である旨説明する場合を除き、コンタクタ3b、3c、3dの周辺構造も同様である。   10 to 12, the thin film sheet 2 has a polyimide film (insulating film) 22 having a main surface (contact terminal forming surface) 2a. The plurality of contactors 3 are fixed to the main surface 2 a of the polyimide film 22. Further, as shown in FIG. 10, the plurality of contactors 3a are arranged along the extending direction (the arrangement direction, the first direction) of the contactor group 3A. Each contactor 3 of the thin film sheet 2 is formed to be disposed at a position facing the plurality of pads 11 shown in FIG. In addition, in FIG. 10, among the contactor groups 3A, 3B, 3C, and 3D shown in FIG. 9, an enlarged view of the contactor groups 3A and 3D is exemplarily shown. Hereinafter, the peripheral structure of the contactor 3 will be described by taking the contactor 3a as an example. However, the peripheral structures of the contactors 3b, 3c, and 3d are the same except for the case where the structure is different.

図11および図12に示すように、複数のコンタクタ3は、それぞれ金属膜21からなる。本実施の形態では、例えば、下層からロジウム膜21aおよびニッケル膜21bが順次積層された積層膜となっている。このコンタクタ3は、薄膜シート2中にて平面四角形状にパターニングされた金属膜21であり、薄膜シート2の主面2aよりも下方に突出するように形成されている。コンタクタ3の形状は種々の変形例を適用することができるが、本実施の形態では、例えば、図10および図12に示すように角柱状に形成された台座部の下面に四角錐台形型に形成された突起部が形成された形状となっている。また、台座部の側面は、その一部がポリイミド膜22に覆われている。このように、コンタクタ3の突起部上に台座部を形成することにより、コンタクタ3の高さを高くすることができる。このため、プローブ検査を行う際には、薄膜シート2の主面2aからコンタクタ3の先端までの距離を長くすることができる。例えば、本実施の形態では、薄膜シート2の主面2aからコンタクタ3の先端までの距離は、約50μmとなっている。これにより、プローブ検査時にポリイミド膜22と被検査対象物であるウエハWH(図2参照)の表面が接触することを防止ないしは抑制できる。   As shown in FIGS. 11 and 12, the plurality of contactors 3 are each made of a metal film 21. In the present embodiment, for example, a rhodium film 21a and a nickel film 21b are sequentially laminated from the lower layer. The contactor 3 is a metal film 21 patterned in a planar square shape in the thin film sheet 2, and is formed so as to protrude downward from the main surface 2 a of the thin film sheet 2. Various modifications can be applied to the shape of the contactor 3, but in this embodiment, for example, a quadrangular pyramid trapezoidal shape is formed on the lower surface of a pedestal portion formed in a prismatic shape as shown in FIGS. The formed protrusion is formed. A part of the side surface of the pedestal is covered with the polyimide film 22. Thus, by forming the pedestal portion on the protrusion of the contactor 3, the height of the contactor 3 can be increased. For this reason, when performing a probe test | inspection, the distance from the main surface 2a of the thin film sheet 2 to the front-end | tip of the contactor 3 can be lengthened. For example, in this Embodiment, the distance from the main surface 2a of the thin film sheet 2 to the front-end | tip of the contactor 3 is about 50 micrometers. Thereby, it can prevent thru | or suppress that the polyimide film 22 and the surface of the wafer WH (refer FIG. 2) which are to-be-inspected objects contact at the time of a probe test | inspection.

また、薄膜シート2は、ポリイミド膜22と裏面2bの間に形成される複数の配線23を有している。複数の配線23は、それぞれ下層から導体膜23aおよび導体膜23bが順次積層された積層膜となっている。導体膜23aは、配線23を形成するための下地導体膜であって、例えば、膜厚0.1μm程度のクロム膜および膜厚1μm程度の銅膜を順次スパッタリング法または蒸着法によって堆積することによって成膜することができる。また、導体膜23bは、配線23の寄生インダクタンス(例えば配線抵抗)を低減する主導体膜であって、例えば、銅膜、または銅膜およびニッケル膜を下層から順次堆積した積層膜を例示することができる。これら複数の配線23はポリイミド膜25により覆われている。言い換えれば、薄膜シート2は、ポリイミド膜22上に、複数の配線23およびこれらを覆う絶縁膜であるポリイミド膜25からなる配線層24が積層されている。   The thin film sheet 2 has a plurality of wirings 23 formed between the polyimide film 22 and the back surface 2b. The plurality of wirings 23 are laminated films in which a conductor film 23a and a conductor film 23b are sequentially laminated from the lower layer. The conductor film 23a is a base conductor film for forming the wiring 23. For example, a chromium film having a film thickness of about 0.1 μm and a copper film having a film thickness of about 1 μm are sequentially deposited by sputtering or vapor deposition. A film can be formed. Further, the conductor film 23b is a main conductor film that reduces the parasitic inductance (for example, wiring resistance) of the wiring 23. For example, a copper film or a laminated film in which a copper film and a nickel film are sequentially deposited from the lower layer is exemplified. Can do. The plurality of wirings 23 are covered with a polyimide film 25. In other words, in the thin film sheet 2, a wiring layer 24 including a plurality of wirings 23 and a polyimide film 25 that is an insulating film covering the wirings 23 is laminated on the polyimide film 22.

また、複数の配線23は、それぞれ、図6に示す配線基板1との接続部(例えば前記した受け部)まで引き出され、配線基板1の複数の配線1cと電気的に接続されている。複数の配線23は、図6に示すコンタクタ配置領域2c内から配線基板1の下面1aに向かって放射状に引き出され、配線基板1の下面1aにおいて、複数の配線1cとそれぞれ電気的に接続される。例えば、図8に模式的に示すように、コンタクタ配置領域2c内のコンタクタ3と接続される配線23は、コンタクタ配置領域2c内から各コンタクタ群の延在方向と直交する方向(第2方向)に引き出される(延在する)。直交方向に引き出される距離は、略円形の平面形状を成す薄膜シート2の中心から約1/3〜1/2程度となっている。また、配線23は、そこからさらに薄膜シート2の外縁(周縁部)に向かって、放射状に引き出される。そして、薄膜シート2の周縁部付近で図6に示す配線基板1の複数の受け部(図示は省略)と複数の配線23が電気的に接続される。また、複数の配線23のコンタクタ配置領域2c内の端部は、コンタクタ3よりもさらに内側まで延在している。なお、図11および図12では、ポリイミド膜22上に一層の配線層24を積層する例を示しているが、配線層24の数はこれに限定されない。例えば、配線層24上に、さらに別の配線層を積層し、二層以上の積層構造とすることもできる。この場合、配線の引き回しスペースを増加させることができるので、コンタクタ配置領域2c内に配置するコンタクタ3の数が増加しても、それぞれを電気的に接続することができる。   Each of the plurality of wirings 23 is led out to a connection portion (for example, the receiving portion described above) with the wiring substrate 1 shown in FIG. 6 and is electrically connected to the plurality of wirings 1 c of the wiring substrate 1. The plurality of wirings 23 are drawn radially from the contactor arrangement region 2c shown in FIG. 6 toward the lower surface 1a of the wiring board 1, and are electrically connected to the plurality of wirings 1c on the lower surface 1a of the wiring board 1, respectively. . For example, as schematically shown in FIG. 8, the wiring 23 connected to the contactor 3 in the contactor arrangement region 2c is a direction (second direction) orthogonal to the extending direction of each contactor group from the contactor arrangement region 2c. Pulled out (extends). The distance drawn in the orthogonal direction is about 1/3 to 1/2 from the center of the thin film sheet 2 having a substantially circular planar shape. Moreover, the wiring 23 is further drawn out radially from there toward the outer edge (periphery) of the thin film sheet 2. A plurality of receiving portions (not shown) of the wiring substrate 1 shown in FIG. 6 and a plurality of wirings 23 are electrically connected in the vicinity of the peripheral edge portion of the thin film sheet 2. Further, the end portions of the plurality of wirings 23 in the contactor arrangement region 2 c extend further inward than the contactor 3. 11 and 12 show an example in which one wiring layer 24 is stacked on the polyimide film 22, the number of wiring layers 24 is not limited to this. For example, another wiring layer may be stacked on the wiring layer 24 to form a stacked structure of two or more layers. In this case, since the wiring routing space can be increased, even if the number of contactors 3 arranged in the contactor arrangement region 2c is increased, each can be electrically connected.

また、複数の配線23は、複数のコンタクタ3とそれぞれ電気的に接続されている。図11および図12に示すようにポリイミド膜22のコンタクタ3上には、スルーホール(開口部)TH1が形成され、スルーホールTH1の底部において、ポリイミド膜22上に形成される配線23とコンタクタ3が電気的に接続されている。本実施の形態では、スルーホールTH1は、コンタクタ3の直上に形成している。このように、スルーホールTH1をコンタクタ3の直上に配置することにより、スルーホールTH1の配置スペースを低減することができるので、コンタクタ3の狭ピッチ化に対応することができる。   The plurality of wirings 23 are electrically connected to the plurality of contactors 3, respectively. As shown in FIGS. 11 and 12, a through hole (opening) TH1 is formed on the contactor 3 of the polyimide film 22, and the contactor 3 and the wiring 23 formed on the polyimide film 22 are formed at the bottom of the through hole TH1. Are electrically connected. In the present embodiment, the through hole TH1 is formed immediately above the contactor 3. Thus, by arranging the through hole TH1 directly above the contactor 3, the arrangement space of the through hole TH1 can be reduced, so that the pitch of the contactor 3 can be reduced.

また、図10に示すように、複数の配線23のうち、複数のコンタクタ3aに接続される複数の配線23は、平面視において、コンタクタ群3Aの延在方向(配列方向)と交差(直交)する方向に沿って延在するように配置されている。このように複数の配線23をコンタクタ群3Aの延在方向(配列方向)と交差(直交)する方向に沿って延在させることにより、複数のコンタクタ3の配置ピッチが詰まっている場合でも、複数の配線23を効率的に引き出すことができる。また、図8に示されるように、配線23は、そこからさらに薄膜シート2の外縁(周縁部)に向かって、放射状に引き出される。薄膜シート2の周縁部付近で図6に示す配線基板1の複数の受け部(図示は省略)と複数の配線23が電気的に接続される。複数の配線23のコンタクタ配置領域2c内の端部は、コンタクタ3よりもさらに内側まで延在している。配線層24(図11および図12参照)の配線23は、薄膜シート2の応力を均一にするために、密度が均等になるように構成される。   As shown in FIG. 10, among the plurality of wirings 23, the plurality of wirings 23 connected to the plurality of contactors 3 a intersect (orthogonal) the extending direction (arrangement direction) of the contactor group 3 </ b> A in plan view. It arrange | positions so that it may extend along the direction to do. Thus, even if the arrangement pitch of the plurality of contactors 3 is clogged by extending the plurality of wirings 23 along the direction intersecting (orthogonal) with the extending direction (arrangement direction) of the contactor group 3A The wiring 23 can be efficiently drawn out. Moreover, as FIG. 8 shows, the wiring 23 is further drawn out radially toward the outer edge (periphery part) of the thin film sheet 2 from there. A plurality of receiving portions (not shown) of the wiring board 1 shown in FIG. 6 and a plurality of wirings 23 are electrically connected in the vicinity of the periphery of the thin film sheet 2. End portions of the plurality of wirings 23 in the contactor arrangement region 2 c extend further to the inside than the contactor 3. The wirings 23 of the wiring layer 24 (see FIGS. 11 and 12) are configured so that the density is uniform in order to make the stress of the thin film sheet 2 uniform.

また、図8および図10〜図12に示すように薄膜シート2には、複数の配線23の間に複数のダミー配線26が形成されている。図10に示すように複数のダミー配線26は、複数の配線23と同様に、ポリイミド膜22上に積層される配線層24内に形成されている。言い換えれば、複数のダミー配線26は、ポリイミド膜22上に形成され、ポリイミド膜25により覆われている。薄膜シート2は前記したようにポリイミドを主成分とする薄いシートであり、図6に示す押圧部4を下方に押し出すことで、薄膜シート2を引き伸ばしてコンタクタ3とパッド11(図4参照)の位置を調整する(シート引き伸ばし工程)。しかし、薄膜シート2内に複数の配線23が離間して形成する場合、配線23を配置した領域と配置しない領域の間で、薄膜シート2が引き伸ばされる挙動が変化して、一様に引き伸ばすことが困難になる。この結果、薄膜シート2に弛みが発生し、コンタクタ3とパッド11(図4参照)の位置ずれが発生する原因となる。配線23が形成されない領域に、複数のダミー配線26を形成することで、配線23が形成されていない領域の面積を低減している。これにより、薄膜シート2の硬さや剛性が一様になるので、前記シート引き伸ばし工程において、弛みが発生することを防止ないしは抑制できる。   Further, as shown in FIGS. 8 and 10 to 12, a plurality of dummy wirings 26 are formed between the plurality of wirings 23 in the thin film sheet 2. As shown in FIG. 10, the plurality of dummy wirings 26 are formed in the wiring layer 24 laminated on the polyimide film 22, similarly to the plurality of wirings 23. In other words, the plurality of dummy wirings 26 are formed on the polyimide film 22 and covered with the polyimide film 25. As described above, the thin film sheet 2 is a thin sheet containing polyimide as a main component, and by pushing the pressing portion 4 shown in FIG. 6 downward, the thin film sheet 2 is stretched and the contactor 3 and the pad 11 (refer to FIG. 4). Adjust the position (sheet stretching process). However, when a plurality of wirings 23 are formed apart from each other in the thin film sheet 2, the behavior in which the thin film sheet 2 is stretched changes between a region where the wirings 23 are disposed and a region where the wirings 23 are not disposed, so that the wiring 23 is uniformly stretched. Becomes difficult. As a result, the thin film sheet 2 is loosened, which causes a displacement between the contactor 3 and the pad 11 (see FIG. 4). By forming a plurality of dummy wirings 26 in a region where the wiring 23 is not formed, the area of the region where the wiring 23 is not formed is reduced. Thereby, since the hardness and rigidity of the thin film sheet 2 become uniform, it is possible to prevent or suppress the occurrence of slack in the sheet stretching process.

これら、複数のダミー配線26は、複数のコンタクタ3とは電気的に接続されていないので、非導電性材料で構成することもできる。ただし、複数のダミー配線26は、図11および図12に示すように複数の配線23と同様にそれぞれ下層から導体膜23aおよび導体膜23bが順次積層された積層膜とすることが好ましい。配線23とダミー配線26の構成部材を共通化することで、薄膜シート2の硬さや剛性などの機械的特性を一様化することができる。また、配線23とダミー配線26の構成部材を共通化することで、薄膜シート2を形成する際に、複数の配線23と複数のダミー配線26を一括して形成することができる。また、複数のダミー配線26は、複数のコンタクタ3とは電気的に接続されていないので、複数の配線23が形成された領域の間に自由に配置することができる。ただし、複数の配線23が密集して配置されるコンタクタ3の周辺では、効率的にダミー配線26を配置する観点から、配線23に沿ってダミー配線26を配置することが好ましい。   Since the plurality of dummy wirings 26 are not electrically connected to the plurality of contactors 3, they can be made of a non-conductive material. However, as shown in FIG. 11 and FIG. 12, the plurality of dummy wirings 26 are preferably laminated films in which a conductor film 23a and a conductor film 23b are sequentially laminated from the lower layer as in the case of the plurality of wirings 23. By making the constituent members of the wiring 23 and the dummy wiring 26 common, mechanical characteristics such as hardness and rigidity of the thin film sheet 2 can be made uniform. In addition, since the constituent members of the wiring 23 and the dummy wiring 26 are made common, when the thin film sheet 2 is formed, the plurality of wirings 23 and the plurality of dummy wirings 26 can be formed collectively. Further, since the plurality of dummy wirings 26 are not electrically connected to the plurality of contactors 3, they can be freely arranged between the regions where the plurality of wirings 23 are formed. However, in the vicinity of the contactor 3 where a plurality of wirings 23 are densely arranged, it is preferable to arrange the dummy wirings 26 along the wirings 23 from the viewpoint of efficiently arranging the dummy wirings 26.

図10および図12に示すように、コンタクタ群3Aの領域内において、複数の配線23の間に配線23に沿ってそれぞれダミー配線26を配置している。これにより、薄膜シート2の裏面2bの平坦度を向上させることができる。ただし、複数の配線23間の配置ピッチが狭く、ダミー配線26の配置スペースが確保できない場合には、複数の配線23の間にダミー配線26を配置しない構成とすることもできる。また、図10に示すように、複数のコンタクタ群3A、3Bが交差する角部領域(コーナ部)2fでは、複数のコンタクタ3aのうち、コンタクタ群3Aの端部に配置されるコンタクタ3eのコンタクタ群3Aとは反対側に、複数のダミー配線26が、配線23に沿って形成されている。また、複数のコンタクタ3bのうち、コンタクタ群3Bの端部に配置されるコンタクタ3eのコンタクタ群3Bとは反対側に、複数のダミー配線26が、配線23に沿って形成されている。また、図示は省略するが、コンタクタ群3A、3Bの反対側の端部、および図9に示すコンタクタ群3C、3Dの両端部においても同様に複数のダミー配線26が配線23に沿って配置されている。なお、角部領域2fとは、図9に示すように四角形の平面形状を成すコンタクタ配置領域2cの各辺に沿ってコンタクタ群3A、3B、3C、3Dが配置されている場合に、2つのコンタクタ群の延長線が交差する領域をいう。図9および図10では、角部領域2fにハッチングを付して示している。複数のコンタクタ群3A、3Bが交差する角部領域(コーナ部)2fでは複数の配線23が形成されない領域の面積が特に広くなるので、薄膜シート2を引き伸ばす際に弛みが発生し易いが、ダミー配線26をそれぞれ配置することにより、この弛みの発生を抑制することができる。   As shown in FIGS. 10 and 12, dummy wirings 26 are arranged along the wirings 23 between the plurality of wirings 23 in the region of the contactor group 3A. Thereby, the flatness of the back surface 2b of the thin film sheet 2 can be improved. However, when the arrangement pitch between the plurality of wirings 23 is narrow and the arrangement space for the dummy wirings 26 cannot be secured, the dummy wirings 26 may not be arranged between the plurality of wirings 23. Further, as shown in FIG. 10, in the corner region (corner portion) 2f where the plurality of contactor groups 3A and 3B intersect, the contactor of the contactor 3e disposed at the end of the contactor group 3A among the plurality of contactors 3a. A plurality of dummy wirings 26 are formed along the wirings 23 on the side opposite to the group 3A. Further, among the plurality of contactors 3b, a plurality of dummy wirings 26 are formed along the wirings 23 on the side opposite to the contactor group 3B of the contactor 3e arranged at the end of the contactor group 3B. Although not shown, a plurality of dummy wirings 26 are similarly arranged along the wirings 23 at the opposite ends of the contactor groups 3A and 3B and at both ends of the contactor groups 3C and 3D shown in FIG. ing. In addition, as shown in FIG. 9, when the contactor groups 3A, 3B, 3C, and 3D are arranged along each side of the contactor arrangement region 2c having a quadrangular planar shape as shown in FIG. An area where the extension lines of the contactor group intersect. 9 and 10, the corner region 2 f is shown with hatching. In the corner region (corner portion) 2f where the plurality of contactor groups 3A and 3B intersect, the area of the region where the plurality of wirings 23 are not formed is particularly wide, so that slack is likely to occur when the thin film sheet 2 is stretched. By arranging the wirings 26, the occurrence of this slack can be suppressed.

ここで、図10および図11に示すように、本実施の形態の薄膜シート2は、コンタクタ群3Aの端部に配置されるコンタクタ3eとダミー配線26の間に、スリット2dが形成されている。図10および図11では、コンタクタ3eとコンタクタ3eの隣に配置されるダミー配線26の間にスリット2dが形成されている。また、図10に示すようにコンタクタ群3Bの端部に配置されるコンタクタ3eとダミー配線26の間に、スリット2dが形成されている。図10では、コンタクタ3eとコンタクタ3eの隣に配置されるダミー配線26の間にスリット2dが形成されている。また、図示は省略するが、コンタクタ群3A、3Bの反対側の端部、および図9に示すコンタクタ群3C、3Dの両端部においても端部に配置されるコンタクタ3eとダミー配線26の間に、スリット2dがそれぞれ形成されている。これらのスリット2dは、図11に示す薄膜シート2の主面2aおよび裏面2bのうち、一方の面から他方の面までを貫通する開口部から成る。また、これらのスリット2dは、スリット2dの隣に配置される配線23(およびダミー配線26)に沿って形成されている。スリット2dは、例えば、薄膜シート2の薄膜シート2の主面2aおよび裏面2bのうち、一方の面から他方の面に向かってレーザ光を照射することにより形成することができる。スリット2dのさらに詳細な構造およびこのスリット2dを形成する理由は後述する。   Here, as shown in FIGS. 10 and 11, in the thin film sheet 2 of the present embodiment, a slit 2d is formed between the contactor 3e arranged at the end of the contactor group 3A and the dummy wiring 26. . 10 and 11, a slit 2d is formed between the contactor 3e and the dummy wiring 26 disposed adjacent to the contactor 3e. Also, as shown in FIG. 10, a slit 2d is formed between the contactor 3e disposed at the end of the contactor group 3B and the dummy wiring 26. In FIG. 10, the slit 2d is formed between the contactor 3e and the dummy wiring 26 arranged adjacent to the contactor 3e. Although not shown, between the contactor 3e and the dummy wiring 26 disposed at the end of the contactor groups 3A and 3B on the opposite side, and also on both ends of the contactor groups 3C and 3D shown in FIG. , Slits 2d are respectively formed. These slits 2d are formed of openings that penetrate from one surface to the other surface of the main surface 2a and the back surface 2b of the thin film sheet 2 shown in FIG. These slits 2d are formed along the wiring 23 (and the dummy wiring 26) arranged next to the slit 2d. The slit 2d can be formed by, for example, irradiating laser light from one surface to the other surface of the main surface 2a and the back surface 2b of the thin film sheet 2 of the thin film sheet 2. A more detailed structure of the slit 2d and the reason for forming the slit 2d will be described later.

<コンタクタの接触圧力の検討>
次に、スリット2d周辺のさらに詳細な構造およびこのスリット2dを形成する理由について詳細に説明する。まず、図1に示す電気的検査工程において生じる課題について、本願発明者が検討した他の実施態様(比較例)を用いて説明した後、本実施の形態の詳細構造について説明する。図13は、図11に対する別の実施態様である薄膜シートを用いて、コンタクタとウエハのパッドを接触させた状態を示す拡大断面図である。なお、図13に示す実施態様は、薄膜シートの裏面の構造を除き、本実施の形態と同様である。したがって、以下の説明において、薄膜シートが取り付けられるプローブカードの他の部材については、必要に応じ、図6等を参照して説明する。
<Examination of contactor contact pressure>
Next, a more detailed structure around the slit 2d and the reason for forming the slit 2d will be described in detail. First, the problem that occurs in the electrical inspection step shown in FIG. 1 will be described using another embodiment (comparative example) studied by the inventors of the present application, and then the detailed structure of the present embodiment will be described. FIG. 13 is an enlarged cross-sectional view showing a state in which the contactor and the pad of the wafer are brought into contact with each other using a thin film sheet which is another embodiment of FIG. The embodiment shown in FIG. 13 is the same as the present embodiment except for the structure of the back surface of the thin film sheet. Therefore, in the following description, other members of the probe card to which the thin film sheet is attached will be described with reference to FIG.

まず、図13に示す薄膜シート100は、図11に示す薄膜シート2のスリット2dが形成されていない点で本実施の形態と相違する。その他の点については、本実施の形態の薄膜シート2と同様である。   First, the thin film sheet 100 shown in FIG. 13 is different from the present embodiment in that the slit 2d of the thin film sheet 2 shown in FIG. 11 is not formed. About another point, it is the same as that of the thin film sheet 2 of this Embodiment.

図13に示すように、プローブ検査工程(図1参照)では、前記したシート引き伸ばし工程の後で、薄膜シート100の複数のコンタクタ3の先端をウエハWHの複数のパッド11にそれぞれ接触させて半導体集積回路の電気的検査を行う。図13では、コンタクタ3とパッド11の接触時の衝撃を緩和する観点から、押し駒4bと薄膜シート100の裏面2bの間に緩衝層としてエラストマ4cを配置する。また、押圧部4と薄膜シート100の裏面2bの密着界面における摺動性を向上させる観点から、エラストマ4cと薄膜シート100の裏面2bの間にさらに薄膜シート100と別体で形成されたポリイミドシート4fを配置している。図13では、それぞれ別体に形成された2枚のポリイミドシート4fを重ねて配置する例を示している。つまり、コンタクタ3とパッド11の接触圧力は、前記した加圧工程において、主に加圧部5(図6参照)から印加される荷重により調整されるが、これらの荷重は緩衝層であるエラストマ4cを介して薄膜シート100に伝達される。   As shown in FIG. 13, in the probe inspection process (see FIG. 1), after the sheet stretching process, the tips of the contactors 3 of the thin film sheet 100 are brought into contact with the pads 11 of the wafer WH, respectively. Perform electrical inspection of integrated circuits. In FIG. 13, an elastomer 4 c is disposed as a buffer layer between the push piece 4 b and the back surface 2 b of the thin film sheet 100 from the viewpoint of mitigating the impact at the time of contact between the contactor 3 and the pad 11. Further, from the viewpoint of improving the slidability at the adhesion interface between the pressing portion 4 and the back surface 2b of the thin film sheet 100, a polyimide sheet formed separately from the thin film sheet 100 between the elastomer 4c and the back surface 2b of the thin film sheet 100. 4f is arranged. FIG. 13 shows an example in which two polyimide sheets 4f that are formed separately from each other are stacked. That is, the contact pressure between the contactor 3 and the pad 11 is adjusted mainly by the load applied from the pressurizing unit 5 (see FIG. 6) in the pressurizing step described above, but these loads are the elastomer which is a buffer layer. It is transmitted to the thin film sheet 100 through 4c.

ここで、図6に示すように、薄膜シート100(図13参照)のコンタクタ配置領域2cに一様に荷重を伝達するため、押し駒4bおよび押し駒4bの下層に配置されるエラストマ4c(およびエラストマ4cの下層に配置される図13に示すポリイミドシート4f)は、薄膜シート100(図13参照)の裏面2bにおいて、コンタクタ配置領域2cよりも広い範囲を覆っている。つまり、図13に示すように、薄膜シート100の裏面2bにおいて、エラストマ4cを介して荷重を受ける荷重伝達領域には、複数のコンタクタ3上の領域2e、およびその周辺領域(例えば角部領域2f)が含まれる。一方、薄膜シート2の主面側においてウエハWHと接触するのは、複数のコンタクタ3であって、角部領域2fの主面側はウエハWHとは接触しない。   Here, as shown in FIG. 6, in order to transmit the load uniformly to the contactor arrangement region 2c of the thin film sheet 100 (see FIG. 13), the push piece 4b and the elastomer 4c (and the lower layer of the push piece 4b) The polyimide sheet 4f shown in FIG. 13 arranged in the lower layer of the elastomer 4c covers a wider area than the contactor arrangement region 2c on the back surface 2b of the thin film sheet 100 (see FIG. 13). That is, as shown in FIG. 13, in the back surface 2b of the thin film sheet 100, the load transmission region that receives a load via the elastomer 4c includes the region 2e on the plurality of contactors 3 and its peripheral region (for example, the corner region 2f). ) Is included. On the other hand, the contactor 3 is in contact with the wafer WH on the main surface side of the thin film sheet 2, and the main surface side of the corner region 2 f is not in contact with the wafer WH.

このため、図13で矢印50を付して示すように、エラストマ4cから薄膜シート2の裏面2bに向かって伝達される荷重が、裏面2bにおいて、一様になっていた場合でも、コンタクタ3に伝わる荷重は一様にはならない。すなわち、複数のコンタクタ3のうち、コンタクタ群の端部に配置されていないコンタクタ3は、両隣に別のコンタクタ3が配置されているので、コンタクタ3の直上以外の領域から伝達される荷重は、両隣のコンタクタ3と分散して受けることができる。一方、コンタクタ群の端部に配置されるコンタクタ3eは、両隣のうちの一方しか、コンタクタ3が配置されていない。このため、コンタクタ3e上の領域2eからの荷重に加え、その周辺領域(例えば、図13に示す複数のダミー配線26が形成された角部領域2f)からの荷重も伝達される。特に、コンタクタ3eは、図10に示すように、複数のコンタクタ群3A、3Bが交差する角部領域(コーナ部)2fと隣接して配置されるため、角部から伝達される荷重量が大きくなる。この結果、端部に配置されるコンタクタ3eとパッド11の接触圧力は、他のコンタクタ3とパッド11の接触圧力よりも高くなる。   Therefore, as shown with an arrow 50 in FIG. 13, even if the load transmitted from the elastomer 4c toward the back surface 2b of the thin film sheet 2 is uniform on the back surface 2b, The transmitted load is not uniform. That is, among the plurality of contactors 3, the contactor 3 that is not arranged at the end of the contactor group is arranged with another contactor 3 on both sides, so the load transmitted from the region other than directly above the contactor 3 is It can be received in a distributed manner with the contactors 3 on both sides. On the other hand, the contactor 3e arrange | positioned at the edge part of a contactor group has the contactor 3 arrange | positioned only at one of the both sides. For this reason, in addition to the load from the region 2e on the contactor 3e, the load from the peripheral region (for example, the corner region 2f in which the plurality of dummy wirings 26 shown in FIG. 13 are formed) is transmitted. In particular, as shown in FIG. 10, the contactor 3e is disposed adjacent to a corner region (corner portion) 2f where a plurality of contactor groups 3A and 3B intersect, so that the amount of load transmitted from the corner portion is large. Become. As a result, the contact pressure between the contactor 3e disposed at the end and the pad 11 is higher than the contact pressure between the other contactor 3 and the pad 11.

また、コンタクタ3eとパッド11の接触圧力が大きくなると、コンタクタ3eがパッド11に深く食い込むので、その反動により、コンタクタ3eの隣に配置されるコンタクタ3fが浮き上がり、コンタクタ3fとパッド11の接触圧力は、他のコンタクタ3とパッド11の接触圧力よりも低くなる。つまり、複数のコンタクタ3の接触圧力のばらつきが増大してしまう。   Further, when the contact pressure between the contactor 3e and the pad 11 increases, the contactor 3e bites into the pad 11 deeply, so that the contactor 3f arranged next to the contactor 3e is lifted by the reaction, and the contact pressure between the contactor 3f and the pad 11 is The contact pressure between the other contactor 3 and the pad 11 is lower. That is, the variation of the contact pressure of the plurality of contactors 3 increases.

そして、接触圧力のばらつきが大きい場合、接触抵抗が不均一になり、正確な電気的検査が行えなくなる原因となる。例えば、接触圧力が低い箇所では、検査のための信号電流が流れず、導通不良(オープン不良)の原因となる。また、接触圧力が大きすぎると、被検査対象であるウエハが破損する原因となる。このウエハの破損を防止する観点からは、接触圧力のばらつきの中心値(設計上の接触圧力)を低減することが有効であるが、このためには、ばらつきのマージンをさらに小さくする必要が生じる。特に近年では、プローブ検査時に被検査対象であるウエハの破損を防止する観点から、コンタクタ3とパッド11の接触圧力をさらに低減する要求がある。例えば、半導体チップ10(図4参照)の回路動作を向上させる観点から、層間絶縁膜である絶縁膜13bとして、比誘電率が保護膜14よりも低く、例えば約3.0未満の絶縁膜(Low−k絶縁膜と呼ばれる)を用いる技術がある。Low−k絶縁膜の形成方法としては、例えば、SiOC等のシリカガラス系の材料をCVD(Chemical Vapor Deposition)法により形成する方法がある。また例えば、または炭素含有シリコン酸化物系の材料をCVD法により形成する方法、あるいは、絶縁膜をポーラスな構造とすることで、比誘電率を低減する方法がある。上記したLow−k絶縁膜は、保護膜14よりも比誘電率が低いという電気的特性を有するが、一方で、機械的強度(破壊耐性)が保護膜14よりも低いという特性も有している。このため、コンタクタ3とパッド11の接触圧力が高い場合、絶縁膜13bや、回路が破壊される原因となる。   When the variation in the contact pressure is large, the contact resistance becomes non-uniform, causing a failure to perform an accurate electrical inspection. For example, at a location where the contact pressure is low, a signal current for inspection does not flow, causing a conduction failure (open failure). Moreover, if the contact pressure is too large, the wafer to be inspected may be damaged. From the viewpoint of preventing the wafer from being damaged, it is effective to reduce the central value (designed contact pressure) of the variation of the contact pressure. For this purpose, it is necessary to further reduce the variation margin. . Particularly in recent years, there has been a demand for further reducing the contact pressure between the contactor 3 and the pad 11 from the viewpoint of preventing damage to the wafer to be inspected during probe inspection. For example, from the viewpoint of improving the circuit operation of the semiconductor chip 10 (see FIG. 4), as the insulating film 13b, which is an interlayer insulating film, an insulating film having a relative dielectric constant lower than that of the protective film 14, for example, less than about 3.0. There is a technique using a low-k insulating film). As a method of forming the low-k insulating film, for example, there is a method of forming a silica glass material such as SiOC by a CVD (Chemical Vapor Deposition) method. In addition, for example, there is a method of forming a carbon-containing silicon oxide-based material by a CVD method, or a method of reducing the relative dielectric constant by making the insulating film have a porous structure. The low-k insulating film described above has an electrical characteristic that the relative dielectric constant is lower than that of the protective film 14, but also has a characteristic that the mechanical strength (breakage resistance) is lower than that of the protective film 14. Yes. For this reason, when the contact pressure between the contactor 3 and the pad 11 is high, the insulating film 13b and the circuit are destroyed.

<本実施の形態の薄膜シートのスリット周辺の詳細>
次に、上記検討結果を踏まえ、本実施の形態のスリット2d周辺のさらに詳細な構造、および好ましい実施態様について説明する。図14は、図11に示す薄膜シートを用いて、コンタクタとウエハのパッドを接触させた状態を示す拡大断面図である。
<Details around the slit of the thin film sheet of the present embodiment>
Next, based on the above examination results, a more detailed structure around the slit 2d of the present embodiment and a preferred embodiment will be described. FIG. 14 is an enlarged cross-sectional view showing a state where the contactor and the pad of the wafer are brought into contact with each other using the thin film sheet shown in FIG.

図14に示すように、本実施の形態のプローブ検査工程(図1参照)では、前記したシート引き伸ばし工程の後、薄膜シート2の複数のコンタクタ3の先端を、ウエハWHの複数のパッド11にそれぞれ接触させて半導体集積回路の電気的検査を行う。本実施の形態では、図13に示す比較例と同様に、コンタクタ3とパッド11の接触時の衝撃を緩和する観点から、押し駒4bと薄膜シート2の裏面2bの間に緩衝層としてエラストマ4cを配置する。また、押圧部4と薄膜シート2の裏面2bの密着界面における摺動性を向上させる観点から、エラストマ4cと薄膜シート2の裏面2bの間に、薄膜シート2と別体で形成されたポリイミドシート4fをさらに配置している。図14では、それぞれ別体に形成された2枚のポリイミドシート4fを重ねて配置する例を示している。これらエラストマ4cとポリイミドシート4fは、単に、押し駒4bと薄膜シート2の裏面2bの間に配置して押圧部4(図6参照)の押圧力により固定することもできるが、本実施の形態では、押し駒4bの下面とエラストマ4cの上面を接着固定している。これにより、押し駒4bとエラストマ4cが一体化され、押圧面側に緩衝層が配置された押圧具となる。また、本実施の形態では、エラストマ4cの下面にポリイミドシート4fを接着固定している。これにより、押し駒4b、エラストマ4c、およびポリイミドシート4fが一体化され、押圧面に薄膜シート2との摺動性が良好なポリイミド膜を備える押圧具となる。   As shown in FIG. 14, in the probe inspection process (see FIG. 1) of the present embodiment, after the sheet stretching process, the tips of the contactors 3 of the thin film sheet 2 are placed on the pads 11 of the wafer WH. Electrical inspection of the semiconductor integrated circuit is performed by bringing them into contact with each other. In the present embodiment, as in the comparative example shown in FIG. 13, an elastomer 4c as a buffer layer is provided between the push piece 4b and the back surface 2b of the thin film sheet 2 from the viewpoint of mitigating the impact at the time of contact between the contactor 3 and the pad 11. Place. Further, from the viewpoint of improving the slidability at the adhesion interface between the pressing portion 4 and the back surface 2b of the thin film sheet 2, a polyimide sheet formed separately from the thin film sheet 2 between the elastomer 4c and the back surface 2b of the thin film sheet 2 4f is further arranged. FIG. 14 shows an example in which two polyimide sheets 4f that are formed separately from each other are stacked. The elastomer 4c and the polyimide sheet 4f can be simply disposed between the pressing piece 4b and the back surface 2b of the thin film sheet 2 and fixed by the pressing force of the pressing portion 4 (see FIG. 6). Then, the lower surface of the push piece 4b and the upper surface of the elastomer 4c are bonded and fixed. Thereby, the pushing piece 4b and the elastomer 4c are integrated, and a pressing tool having a buffer layer disposed on the pressing surface side is obtained. In the present embodiment, the polyimide sheet 4f is bonded and fixed to the lower surface of the elastomer 4c. As a result, the pressing piece 4b, the elastomer 4c, and the polyimide sheet 4f are integrated, and the pressing tool is provided with a polyimide film having good sliding properties with the thin film sheet 2 on the pressing surface.

ここで、本実施の形態では、コンタクタ群の端部に配置されるコンタクタ3eとダミー配線26の間に、スリット2dが配線23(およびダミー配線26)に沿って形成されている。一方、コンタクタ3eとコンタクタ3fの間には、スリット2dが形成されていない。そしてスリット2dは、薄膜シート2の主面2aおよび裏面2bのうち、一方の面から他方の面までを貫通する開口部から成る。このため、例えば、図14に示す角部領域2fに伝達された荷重の一部は、薄膜シート2の角部領域2fを下方に押し下げる力に変換されて緩和される。また、図14に示す角部領域2fに伝達された荷重の他部は、スリット2dよりも外側(図9に示すコンタクタ配置領域2cの外縁部側)の領域で分散される。このため、コンタクタ3eに伝達される荷重は、コンタクタ3上の領域2eから伝達される荷重およびその周辺のスリット2dとの境界線までの僅かな領域から伝達される荷重となる。つまり、コンタクタ3eに伝達される荷重を、周囲のコンタクタ3に伝達される荷重と同程度にすることができる。言い換えれば、スリット2dは、角部領域2fからコンタクタ3eに直接的に荷重が伝達される経路を分断する開放端となっている。この結果、端部に配置されるコンタクタ3eとパッド11の接触圧力は、他のコンタクタ3とパッド11の接触圧力と同程度となる。また、コンタクタ3eとパッド11の接触圧力は他のコンタクタ3の接触圧力と同程度とすることで、コンタクタ3eの隣に配置されるコンタクタ3fとパッド11の接触圧力を、他のコンタクタ3とパッド11の接触圧力と同程度にすることができる。すなわち、複数のコンタクタ3と複数のパッド11の接触圧力のばらつきを低減することができる。   Here, in the present embodiment, the slit 2d is formed along the wiring 23 (and the dummy wiring 26) between the contactor 3e arranged at the end of the contactor group and the dummy wiring 26. On the other hand, no slit 2d is formed between the contactor 3e and the contactor 3f. And slit 2d consists of an opening part which penetrates from one side to the other side among main surface 2a and back surface 2b of thin film sheet 2. For this reason, for example, a part of the load transmitted to the corner region 2f shown in FIG. 14 is converted into a force that pushes the corner region 2f of the thin film sheet 2 downward, and is relaxed. Further, the other part of the load transmitted to the corner area 2f shown in FIG. 14 is dispersed in an area outside the slit 2d (on the outer edge side of the contactor arrangement area 2c shown in FIG. 9). For this reason, the load transmitted to the contactor 3e is a load transmitted from the region 2e on the contactor 3 and a load transmitted from a slight region up to the boundary line with the slit 2d around the load. In other words, the load transmitted to the contactor 3e can be made substantially the same as the load transmitted to the surrounding contactors 3. In other words, the slit 2d is an open end that divides a path through which a load is directly transmitted from the corner region 2f to the contactor 3e. As a result, the contact pressure between the contactor 3e and the pad 11 disposed at the end is approximately the same as the contact pressure between the other contactor 3 and the pad 11. Further, the contact pressure between the contactor 3e and the pad 11 is approximately the same as the contact pressure of the other contactor 3, so that the contact pressure between the contactor 3f and the pad 11 arranged next to the contactor 3e is reduced. 11 contact pressure. That is, variation in contact pressure between the plurality of contactors 3 and the plurality of pads 11 can be reduced.

この結果、複数のコンタクタ3それぞれの接触圧力のばらつきに起因する、電気的検査工程での不良を防止ないしは抑制できる。例えば、コンタクタ3fへの伝達荷重が極端に低くなり、導通不良(オープン不良)が発生することを防止ないしは抑制できる。また例えば、コンタクタ3eへの伝達荷重が極端に高くなり、パッド11や絶縁膜13bや半導体集積回路が破壊されることを防止ないしは抑制できる。例えば、絶縁膜13bとして、前記したLow−k絶縁膜を用いたウエハWHの電気的検査を行う場合、各コンタクタ3の接触圧力は低く設定する必要がある。例えば、各コンタクタ3に伝達される接触時の荷重は、それぞれ5×10−3N程度とする。本実施の形態によれば、このように低荷重で電気的検査を行う場合であっても、接触圧力のばらつきのマージンを小さくすることができるので、導通不良やウエハWHの破壊を防止することができる。 As a result, it is possible to prevent or suppress defects in the electrical inspection process caused by variations in the contact pressures of the plurality of contactors 3. For example, it is possible to prevent or suppress the occurrence of a conduction failure (open failure) due to an extremely low load transmitted to the contactor 3f. Further, for example, it is possible to prevent or suppress the transmission load to the contactor 3e from becoming extremely high and the pads 11, the insulating film 13b, and the semiconductor integrated circuit from being destroyed. For example, when the electrical inspection of the wafer WH using the aforementioned low-k insulating film as the insulating film 13b is performed, the contact pressure of each contactor 3 needs to be set low. For example, the load at the time of contact transmitted to each contactor 3 is about 5 × 10 −3 N. According to the present embodiment, even when electrical inspection is performed with a low load in this way, the margin of variation in contact pressure can be reduced, thereby preventing conduction failure and destruction of the wafer WH. Can do.

<スリット周辺の好ましい態様>
次に、スリット2dの好ましい態様について説明する。前記したように、スリット2dは、角部領域2fからコンタクタ3eに直接的に荷重が伝達される経路を分断する開放端となっているが、荷重の伝達経路を分断する効果をより大きくする観点から、スリット2dの延在方向の長さは長い方が好ましい。図10に示すように、コンタクタ群3A、3Bの幅よりも長くすることが好ましい。スリット2dを長く形成することで、荷重の伝達経路の分断距離が長くなる。
<Preferred embodiment around the slit>
Next, a preferable aspect of the slit 2d will be described. As described above, the slit 2d is an open end that divides a path through which a load is directly transmitted from the corner region 2f to the contactor 3e. However, the viewpoint of increasing the effect of dividing the load transmission path. Therefore, it is preferable that the length of the slit 2d in the extending direction is longer. As shown in FIG. 10, it is preferable to make it longer than the width of the contactor groups 3A and 3B. By forming the slit 2d long, the dividing distance of the load transmission path becomes long.

また、本実施の形態では、コンタクタ群3A、3Bが交差(直交)する角部領域2f(図9および図10においてハッチングを付して示す領域)と、コンタクタ群3Aおよびコンタクタ群3Bの間にそれぞれスリット2dを配置している。このように、延在方向が交差(直交)する複数のコンタクタ群3A、3Bを有する薄膜シート2では、角部領域2fと、コンタクタ群3Aおよびコンタクタ群3Bの間にそれぞれスリット2dを配置することが好ましい。コンタクタ群3A、3Bそれぞれの端部に配置されるコンタクタ3eの直近にスリット2dを配置できるからである。   Further, in the present embodiment, between the contactor groups 3A and 3B, a corner region 2f where the contactor groups 3A and 3B intersect (orthogonal) (regions indicated by hatching in FIGS. 9 and 10) and the contactor groups 3A and 3B are provided. Each of the slits 2d is arranged. As described above, in the thin film sheet 2 having the plurality of contactor groups 3A and 3B whose extending directions intersect (orthogonal), the slits 2d are respectively disposed between the corner region 2f and the contactor group 3A and the contactor group 3B. Is preferred. This is because the slit 2d can be disposed in the immediate vicinity of the contactor 3e disposed at the end of each of the contactor groups 3A and 3B.

また、この場合、コンタクタ群3Aまたはコンタクタ群3Bからコンタクタ配置領域2cの内側(中央方向)に向かうスリット2dの長さ(第1の長さ)には限界がある。各コンタクタ群に接続された複数の配線23や他のスリット2dと交差するからである。一方、コンタクタ群3Aまたはコンタクタ群3Bからコンタクタ配置領域2cの外側(外縁方向)に向かうスリット2dの長さ(第2の長さ)は、このような制約がない、または少ない。したがって、前記した第1の長さよりも第2の長さを長くすることで、スリット2dの全長を長くすることができる。   In this case, there is a limit to the length (first length) of the slit 2d from the contactor group 3A or the contactor group 3B toward the inside (center direction) of the contactor arrangement region 2c. This is because it intersects with the plurality of wirings 23 and other slits 2d connected to each contactor group. On the other hand, the length (second length) of the slit 2d from the contactor group 3A or the contactor group 3B toward the outside (outer edge direction) of the contactor arrangement region 2c is not limited or small. Therefore, the overall length of the slit 2d can be increased by making the second length longer than the first length.

また、スリット2dの幅については、角部領域2fからコンタクタ3eに直接的に荷重が伝達される経路を分断する開放端としての機能の観点からは特に制約は無い。薄膜シート2の主面2aから裏面2bまでが確実に貫通されていれば、スリット2dの幅は、例えば配線23よりも細くても開放端として機能させることができる。つまり、スリット2dは、その幅に係わらず開放端として機能させることができる。一方、スリット2dの幅を広くすると、薄膜シート2の角部領域2fに大きな開口部が形成されることとなる。このように大きな開口部を形成した場合、開放端として機能させることはできるが、薄膜シート2の耐久性の低下要因、あるいは、前記したシート引き伸ばし工程において、弛みなく薄膜シート2を引き伸ばす際の阻害要因となる懸念がある。したがって、このような観点からスリット2dの幅は、配線23の幅以下とすることが好ましい。   Further, the width of the slit 2d is not particularly limited from the viewpoint of the function as an open end that divides a path through which a load is directly transmitted from the corner region 2f to the contactor 3e. If the main surface 2 a to the back surface 2 b of the thin film sheet 2 are reliably penetrated, the slit 2 d can function as an open end even if the width of the slit 2 d is narrower than the wiring 23, for example. That is, the slit 2d can function as an open end regardless of its width. On the other hand, when the width of the slit 2d is increased, a large opening is formed in the corner region 2f of the thin film sheet 2. When such a large opening is formed, it can function as an open end, but it is a factor that reduces the durability of the thin film sheet 2 or an obstruction when the thin film sheet 2 is stretched without slack in the sheet stretching process described above. There is a concern that is a factor. Therefore, from such a viewpoint, the width of the slit 2d is preferably set to be equal to or smaller than the width of the wiring 23.

また、角部領域2fからコンタクタ3eに直接的に荷重が伝達される経路を分断する開放端としての機能の観点からは、スリット2dに沿って配置される配線23やダミー配線26の側面(スリット2d側の側面)がスリット2dにおいてポリイミド膜25から露出する構成とすることもできる。ただし、配線23やダミー配線26の一部が露出すると、配線23やダミー配線26が酸化、あるいは腐食しやすくなる。このため、配線23やダミー配線26の酸化や腐食による電気的試験工程の信頼性低下を抑制する観点からは、図11に示すように、スリット2dの隣に配置される配線23やダミー配線26のスリット2d側の側面は、ポリイミド膜25により覆われていることが好ましい。   Further, from the viewpoint of the function as an open end that divides a path through which a load is directly transmitted from the corner region 2f to the contactor 3e, side surfaces (slits) of the wiring 23 and the dummy wiring 26 arranged along the slit 2d. The side surface on the 2d side) may be exposed from the polyimide film 25 in the slit 2d. However, if a part of the wiring 23 and the dummy wiring 26 is exposed, the wiring 23 and the dummy wiring 26 are easily oxidized or corroded. For this reason, from the viewpoint of suppressing a decrease in reliability of the electrical test process due to oxidation and corrosion of the wiring 23 and the dummy wiring 26, as shown in FIG. 11, the wiring 23 and the dummy wiring 26 arranged next to the slit 2d. The side surface on the slit 2d side is preferably covered with the polyimide film 25.

また、図10では、コンタクタ3の接触圧力のばらつきのマージンが特に大きくなり易いコンタクタ群の端部(角部領域2f)にスリット2dを配置した例について説明したが、角部領域2f(図9参照)以外にスリット2dを形成することができる。例えば、図15や図16に示すようにコンタクタ群3A内にスリット2dを配置することができる。図15は、図9のE部の拡大平面図、図16は図15の変形例を示す拡大平面図である。図15に示すように、コンタクタ群3Aには、第1の間隔P1で配置される複数のコンタクタ3gと第1の間隔P1よりも広い第2の間隔P2で配置されるコンタクタ3hが配置されている。言い換えれば、コンタクタ群3Aは、第1の間隔P1で複数のコンタクタ3gが配置される密集配置領域と、第1の間隔P1よりも広い第2の間隔P2でコンタクタ3hが配置される散在配置領域を有している。前記したように複数のコンタクタ3は、検査対象のパッド11(図4参照)に対向するように配置されるので、必ずしも全てのコンタクタ3が等間隔で配置されるとは限らず、図15に密集配置領域と散在配置領域が混在する場合がある。ここで、前記したコンタクタ3eの接触圧力が高くなるのと同様の原理により、散在配置領域に配置されるコンタクタ3hおよび密集配置領域の端部に配置されるコンタクタ3gの接触圧力は、他のコンタクタ3の接触圧力よりも高く成り易い。コンタクタ3g、3h間の領域から、散在配置領域に配置されるコンタクタ3hおよび密集配置領域の端部に配置されるコンタクタ3gに向かって荷重が伝達されるからである。   Further, FIG. 10 illustrates an example in which the slit 2d is disposed at the end (corner region 2f) of the contactor group where the contact pressure variation margin of the contactor 3 tends to be particularly large, but the corner region 2f (FIG. 9). In addition to the above, a slit 2d can be formed. For example, as shown in FIGS. 15 and 16, a slit 2d can be arranged in the contactor group 3A. FIG. 15 is an enlarged plan view of an E portion in FIG. 9, and FIG. 16 is an enlarged plan view showing a modification of FIG. As shown in FIG. 15, in the contactor group 3A, a plurality of contactors 3g arranged at the first interval P1 and contactors 3h arranged at a second interval P2 wider than the first interval P1 are arranged. Yes. In other words, the contactor group 3A includes a dense arrangement area in which a plurality of contactors 3g are arranged at the first interval P1, and a scattered arrangement area in which the contactors 3h are arranged at a second interval P2 wider than the first interval P1. have. As described above, since the plurality of contactors 3 are arranged so as to face the pad 11 (see FIG. 4) to be inspected, not all the contactors 3 are necessarily arranged at equal intervals. A dense arrangement area and a scattered arrangement area may coexist. Here, according to the same principle as that in which the contact pressure of the contactor 3e increases, the contact pressure of the contactor 3h arranged in the scattered arrangement region and the contactor 3g arranged at the end of the dense arrangement region is different from that of the other contactor. 3 is likely to be higher than the contact pressure. This is because the load is transmitted from the region between the contactors 3g and 3h toward the contactor 3h arranged in the scattered arrangement region and the contactor 3g arranged at the end of the dense arrangement region.

そこで、図15に示すように、第2の間隔P2で配置されるコンタクタ3g、3hの間に、スリット2dを形成している。図15では、コンタクタ3hの両隣に、それぞれ第2の間隔P2でコンタクタ3gが配置されているので、コンタクタ3hの両隣にそれぞれ配線23に沿ってスリット2dを配置している。一方、第1の間隔P1で配置されるコンタクタ3g間にはスリット2dを形成していない。これにより、コンタクタ3g、3h間の領域からコンタクタ3hおよび密集配置領域の端部に配置されるコンタクタ3gに向かって伝達される荷重を低減することができる。このため、コンタクタ3g、3hに伝達される荷重を、周囲のコンタクタ3に伝達される荷重と同程度にすることができる。   Therefore, as shown in FIG. 15, a slit 2d is formed between the contactors 3g and 3h arranged at the second interval P2. In FIG. 15, the contactors 3g are arranged on both sides of the contactor 3h at the second interval P2, respectively, so that the slits 2d are arranged along the wirings 23 on both sides of the contactor 3h. On the other hand, no slit 2d is formed between the contactors 3g arranged at the first interval P1. Thereby, the load transmitted toward the contactor 3g arrange | positioned from the area | region between contactors 3g and 3h toward the contactor 3h and the edge part of a dense arrangement | positioning area | region can be reduced. For this reason, the load transmitted to the contactors 3g and 3h can be made comparable to the load transmitted to the surrounding contactors 3.

また、図16に示すように、第2の間隔P2で配置されるコンタクタ3g、3hの間に、ダミー配線26を配置して、ダミー配線26とコンタクタ3gの間、およびダミー配線26とコンタクタ3hの間にそれぞれ配線23に沿ってスリット2dを形成することもできる。この場合、図15に示す場合と比較して、スリット2dとコンタクタ3g、3hの距離をそれぞれ近づけることができるので、コンタクタ3g、3hに伝達される荷重を一層低減することができる。ただし、第2の間隔P2の間隔が狭い場合には、コンタクタ3g、3hの間に複数のスリット2dを形成することにより、薄膜シート2の強度が局所的に低下して、耐久性が低下する懸念がある。したがって、例えば、第2の間隔P2が第1の間隔P1の2倍以下の時は、図15に示すように、1本のスリット2dを配置することが好ましい。   Further, as shown in FIG. 16, dummy wirings 26 are arranged between the contactors 3g and 3h arranged at the second interval P2, and between the dummy wiring 26 and the contactor 3g, and between the dummy wiring 26 and the contactor 3h. It is also possible to form the slits 2d along the wirings 23 respectively. In this case, compared to the case shown in FIG. 15, the distance between the slit 2d and the contactors 3g and 3h can be reduced, so that the load transmitted to the contactors 3g and 3h can be further reduced. However, when the interval of the second interval P2 is narrow, by forming a plurality of slits 2d between the contactors 3g and 3h, the strength of the thin film sheet 2 is locally reduced and durability is reduced. There are concerns. Therefore, for example, when the second interval P2 is not more than twice the first interval P1, it is preferable to arrange one slit 2d as shown in FIG.

<薄膜シートの組立工程>
次に、薄膜シート2の組み立て工程について説明する。上記した薄膜シート2は、最下層に配置される複数のコンタクタ3から最上層に配置されるポリイミド膜25まで、各層の部材を順次積層して形成する。以下、図17および図18を用いて簡単に薄膜シート2を形成する工程について2種類の例を説明する。図17は、図10に示す薄膜シートの組立工程の一例を示す拡大断面図である。図18は、図17に示す組立工程の変形例を示す拡大断面図である。
<Assembly process of thin film sheet>
Next, the assembly process of the thin film sheet 2 will be described. The above-described thin film sheet 2 is formed by sequentially laminating members of each layer from the plurality of contactors 3 arranged in the lowermost layer to the polyimide film 25 arranged in the uppermost layer. Hereinafter, two examples of the process of forming the thin film sheet 2 simply will be described with reference to FIGS. 17 and 18. FIG. 17 is an enlarged cross-sectional view showing an example of an assembly process of the thin film sheet shown in FIG. 18 is an enlarged cross-sectional view showing a modification of the assembly process shown in FIG.

まず、図17に示すように、薄膜シート形成用の基板(例えば、シリコン基板)40を準備して、基板40上に複数のコンタクタ3を形成するための開口部(穴)40aを形成する。その後、開口部40aを含む基板上に、コンタクタ3等のめっき形成に用いる導電膜41を成膜する。その後、開口部40aをマスクした状態(図示は省略)で、開口部40aの周囲に例えば銅からなる10μm〜20μm程度の薄膜42を成膜する。図17に示す構造では、この薄膜42が形成されていない領域がコンタクタ3となる。その後、開口部40aを塞ぐマスクを除去した後、開口部の周囲を覆うマスク(図示は省略)を形成し、導電膜41を電極とした電解めっき法により、コンタクタ3の表面を覆う導電膜となるロジウム膜(導電膜)21aおよびニッケル膜(導電膜)21bを順次堆積する。この時、ロジウム膜21aおよびニッケル膜21bは成膜領域の下地の形状に倣って形成される。その後、薄膜42を露出させた後、ニッケル膜21bを覆うようにマスク(図示は省略)を形成し、薄膜42上に、例えば銅からなる10μm〜20μm程度の薄膜43をさらに成膜する。この2層目の薄膜43を形成することにより、後にコンタクタ3の側面の一部を覆うポリイミド膜22の段差部が形成される。その後、ニッケル膜21b上のマスクを取り除き、電解めっき法によりニッケル膜21b上にさらにニッケル膜21bを堆積する。ここまでの工程で、図10〜図12に示すコンタクタ3の形状を形成する。コンタクタ3の上面は成膜領域の下地の形状に倣って形成されるので、図17に示すように中央部よりも周縁部の方が盛り上がった形状となる。   First, as shown in FIG. 17, a thin film sheet forming substrate (for example, a silicon substrate) 40 is prepared, and openings (holes) 40 a for forming a plurality of contactors 3 are formed on the substrate 40. Thereafter, a conductive film 41 used for plating formation of the contactor 3 and the like is formed on the substrate including the opening 40a. Thereafter, in a state where the opening 40a is masked (illustration is omitted), a thin film 42 of about 10 μm to 20 μm made of copper, for example, is formed around the opening 40a. In the structure shown in FIG. 17, the region where the thin film 42 is not formed becomes the contactor 3. Then, after removing the mask that closes the opening 40a, a mask (not shown) that covers the periphery of the opening is formed, and a conductive film that covers the surface of the contactor 3 is formed by electrolytic plating using the conductive film 41 as an electrode. A rhodium film (conductive film) 21a and a nickel film (conductive film) 21b are sequentially deposited. At this time, the rhodium film 21a and the nickel film 21b are formed following the shape of the base of the film formation region. Thereafter, after exposing the thin film 42, a mask (not shown) is formed so as to cover the nickel film 21 b, and a thin film 43 of about 10 μm to 20 μm made of, for example, copper is further formed on the thin film 42. By forming the second-layer thin film 43, a step portion of the polyimide film 22 that covers a part of the side surface of the contactor 3 later is formed. Thereafter, the mask on the nickel film 21b is removed, and a nickel film 21b is further deposited on the nickel film 21b by electrolytic plating. Through the steps up to here, the shape of the contactor 3 shown in FIGS. 10 to 12 is formed. Since the upper surface of the contactor 3 is formed following the shape of the base of the film formation region, the peripheral portion is raised more than the central portion as shown in FIG.

その後、マスクを取り除き、コンタクタ3および前記した上層の薄膜43を覆うようにポリイミド膜22を成膜する。この時、ポリイミド膜22は、成膜領域の下地の形状に倣って形成されるので、図17に示すようにコンタクタ3の上面の周縁部上が周囲よりも盛り上がって形成される。その後、ポリイミド膜22に、コンタクタ3の上面に達するスルーホールTH1を形成する。続いて、スルーホールTH1の内部を含むポリイミド膜22上に導体膜23a、23bを順次積層する。これにより、コンタクタ3と電気的に接続された配線23が形成される。また、コンタクタ3と電気的に接続されないダミー配線26もこの時に一括して形成される。その後、ポリイミド膜22、配線23およびダミー配線26上にポリイミド膜25を成膜する。これにより、配線層24が形成される。そして、基板40、導電膜41、および薄膜42、43を取り除く(例えばエッチングにより取り除く)と、薄膜シート2が得られる。   Thereafter, the mask is removed, and a polyimide film 22 is formed so as to cover the contactor 3 and the above-described upper thin film 43. At this time, since the polyimide film 22 is formed following the shape of the base of the film formation region, the upper peripheral portion of the upper surface of the contactor 3 is formed higher than the surroundings as shown in FIG. Thereafter, a through hole TH1 reaching the upper surface of the contactor 3 is formed in the polyimide film 22. Subsequently, conductor films 23a and 23b are sequentially stacked on the polyimide film 22 including the inside of the through hole TH1. Thereby, the wiring 23 electrically connected to the contactor 3 is formed. In addition, dummy wirings 26 that are not electrically connected to the contactor 3 are also formed at this time. Thereafter, a polyimide film 25 is formed on the polyimide film 22, the wiring 23 and the dummy wiring 26. Thereby, the wiring layer 24 is formed. Then, when the substrate 40, the conductive film 41, and the thin films 42 and 43 are removed (for example, removed by etching), the thin film sheet 2 is obtained.

ところで、図10および図11に示すスリット2dは、例えば、薄膜シート2の主面2aおよび裏面2bのうち、一方の面から他方の面に向かってレーザ光LZを照射することにより形成することができる(レーザ照射工程)。レーザ光LZをスリット2dの形成領域(配線23とダミー配線26の間)に照射すると、照射された領域内のポリイミド膜22、25が取り除かれ、開口部を形成することができる。このレーザ照射工程を施すタイミングは、例えば、図17に示す例では、基板40、導電膜41、および薄膜42、43を取り除く前に、薄膜シート2の裏面2b側からレーザ光LZを照射して形成する。この時、レーザ光LZを照射する領域には、配線23やダミー配線26などの金属パターンは形成されていないので、ポリイミド膜22、25を容易に取り除くことができる。このように、薄膜シート2を配線基板1(図6参照)に接続し、保持する前にスリット2dを形成する場合には、その後、スリット2dが形成された薄膜シート2を配線基板1(図6参照)に接続し、保持させる。詳しくは、スリット2dを形成した後、図17に示す基板40、導電膜41、および薄膜42、43を取り除き、その後、薄膜シート2を配線基板1(図6参照)に接続し、保持させる。そしてその後、前記したシート引き伸ばし工程を行い、複数のコンタクタ3の位置を調整する。   By the way, the slit 2d shown in FIGS. 10 and 11 can be formed, for example, by irradiating the laser beam LZ from one surface to the other surface of the main surface 2a and the back surface 2b of the thin film sheet 2. Yes (laser irradiation process). When the laser light LZ is irradiated to the slit 2d formation region (between the wiring 23 and the dummy wiring 26), the polyimide films 22 and 25 in the irradiated region are removed, and an opening can be formed. For example, in the example shown in FIG. 17, the laser irradiation process is performed by irradiating the laser beam LZ from the back surface 2b side of the thin film sheet 2 before removing the substrate 40, the conductive film 41, and the thin films 42 and 43. Form. At this time, since the metal pattern such as the wiring 23 and the dummy wiring 26 is not formed in the region irradiated with the laser beam LZ, the polyimide films 22 and 25 can be easily removed. As described above, when the slit 2d is formed before the thin film sheet 2 is connected to and held by the wiring board 1 (see FIG. 6), the thin film sheet 2 formed with the slit 2d is then connected to the wiring board 1 (see FIG. 6). 6) and hold. Specifically, after forming the slit 2d, the substrate 40, the conductive film 41, and the thin films 42 and 43 shown in FIG. 17 are removed, and then the thin film sheet 2 is connected to the wiring substrate 1 (see FIG. 6) and held. Thereafter, the above-described sheet stretching process is performed, and the positions of the plurality of contactors 3 are adjusted.

また、レーザ照射工程のタイミングは、上記に限定されず、薄膜シート2を図6に示す配線基板1に接続し、保持させた後(前記したシート引き伸ばし工程の後)で行うことができる。この場合、図18に示すように押圧部4により、薄膜シート2の裏面2b側から押圧し、薄膜シート2を引き伸ばした状態で、主面2a側からレーザ光LZを照射する。このように、薄膜シート2を配線基板1に取り付けた状態でレーザ光LZを照射した場合、レーザ照射領域のポリイミドシート4fおよびエラストマ4cの一部まで達する開口部が形成される。また、エラストマ4cを貫通する開口部が形成される場合もある。つまり、スリット2dの上層に配置されるエラストマ4cの少なくとも一部まで到達する開口部が形成される。スリット2d上の緩衝層の一部または全部を取り除くことにより、角部領域2fに伝達される荷重をより確実に分断することができるので、図14を用いて説明した場合と同等、あるいはそれ以上に複数のコンタクタ3の接触圧力のばらつきを低減することができる。また、前記したシート引き伸ばし工程の後でスリット2dを形成するので、その後、薄膜シート2を引き伸ばした状態を維持することで、スリット2dと押圧部の位置ずれを防止ないしは抑制することができる。ただし、メンテナンスなどの目的で、薄膜シート2と配線基板1(図6参照)を分解した後、再度、薄膜シート2を配線基板1に接続し、保持させる場合、エラストマ4cの一部に開口部が形成されていると、精密な位置合わせが必要となる。このため、分解後に再組み立てを行う場合には、押圧部4に接着固定されるエラストマ4cおよびポリイミドシート4fを新しいものと交換し、図14に示す態様で使用することが好ましい。   Further, the timing of the laser irradiation process is not limited to the above, and can be performed after the thin film sheet 2 is connected to and held by the wiring board 1 shown in FIG. 6 (after the sheet stretching process described above). In this case, as shown in FIG. 18, the pressing portion 4 is pressed from the back surface 2 b side of the thin film sheet 2, and the laser beam LZ is irradiated from the main surface 2 a side in a state where the thin film sheet 2 is stretched. Thus, when the laser beam LZ is irradiated in a state where the thin film sheet 2 is attached to the wiring substrate 1, openings that reach part of the polyimide sheet 4f and the elastomer 4c in the laser irradiation region are formed. Also, an opening that penetrates the elastomer 4c may be formed. That is, an opening that reaches at least a part of the elastomer 4c disposed in the upper layer of the slit 2d is formed. By removing a part or all of the buffer layer on the slit 2d, the load transmitted to the corner region 2f can be more reliably divided, so that it is equal to or more than that described with reference to FIG. In addition, it is possible to reduce the variation in the contact pressure of the plurality of contactors 3. In addition, since the slit 2d is formed after the above-described sheet stretching step, the positional deviation between the slit 2d and the pressing portion can be prevented or suppressed by maintaining the stretched state of the thin film sheet 2 thereafter. However, when the thin film sheet 2 and the wiring board 1 (see FIG. 6) are disassembled for the purpose of maintenance or the like, and the thin film sheet 2 is connected to the wiring board 1 again and held, an opening is formed in a part of the elastomer 4c. If is formed, precise alignment is required. For this reason, when reassembling after disassembling, it is preferable to replace the elastomer 4c and the polyimide sheet 4f that are bonded and fixed to the pressing portion 4 with new ones and use them in the mode shown in FIG.

(実施の形態2)
前記実施の形態1では、基本的な技術思想を理解し易くするため、コンタクタ配置領域2cの辺に沿って、一列で複数のコンタクタ3が配置された実施態様について説明した。しかし、近年の半導体集積回路装置に対する小型化の要求や高機能化の要求から、狭ピッチ多ピン化がさらに進められており、狭ピッチ多ピン化を実現する一つの方法として、半導体チップの一辺に沿って、複数列でそれぞれチップ電極(パッド)を配置する技術(複数列配置技術)がある。この複数列配置技術を用いた半導体集積回路装置の電気的検査を行う場合、複数のコンタクタの配置もチップ電極の配置に対応して複数列にする必要がある。本実施の形態では、複数列配置技術を用いた半導体集積回路装置の製造方法に適用した実施態様について説明する。なお、本実施の形態は、前記実施の形態1で説明した技術を応用して適用した変形例である。このため、前記実施の形態1と重複する説明は極力省略し、前記実施の形態1との相違点を中心に説明する。
(Embodiment 2)
In the first embodiment, the embodiment in which the plurality of contactors 3 are arranged in a line along the side of the contactor arrangement region 2c has been described in order to facilitate understanding of the basic technical idea. However, due to the recent demands for miniaturization and higher functionality of semiconductor integrated circuit devices, the use of narrow pitch multi-pins has been further advanced. , There is a technique (multi-row arrangement technique) in which chip electrodes (pads) are arranged in a plurality of rows, respectively. When an electrical inspection of a semiconductor integrated circuit device using this multi-row arrangement technique is performed, it is necessary to arrange a plurality of contactors in a plurality of rows corresponding to the arrangement of chip electrodes. In the present embodiment, an embodiment applied to a method for manufacturing a semiconductor integrated circuit device using a multi-row arrangement technique will be described. Note that the present embodiment is a modification in which the technique described in the first embodiment is applied. For this reason, the description which overlaps with the said Embodiment 1 is abbreviate | omitted as much as possible, and it demonstrates centering around difference with the said Embodiment 1. FIG.

図19は、図4に対する変形例である半導体チップの主面側を示す平面図である。また、図20は、図9に対する変形例である薄膜シートのコンタクタ配置領域周辺を示す拡大平面図である。また、図21は、図20のF部の拡大平面図、図22は、図20のG部の拡大平面図である。また、図23は、図21のH−H線に沿った拡大断面図である。また、図24は、図20のK部の拡大平面図である。   FIG. 19 is a plan view showing the main surface side of a semiconductor chip which is a modification to FIG. FIG. 20 is an enlarged plan view showing the periphery of the contactor arrangement region of the thin film sheet which is a modification to FIG. FIG. 21 is an enlarged plan view of a portion F in FIG. 20, and FIG. 22 is an enlarged plan view of a portion G in FIG. FIG. 23 is an enlarged cross-sectional view taken along line HH in FIG. FIG. 24 is an enlarged plan view of a portion K in FIG.

図19に示す半導体チップ10c(チップ領域10a)は、平面視において四角形を成し、各辺に沿って配置されるパッド群(チップ電極群)11A、11B、11C、11Dには、複数のパッド11がそれぞれ複数列で配置されている。言い換えれば、パッド群11A、11B、11C、11Dにそれぞれ配置される複数のパッド11には、第1列目に配置される複数のパッド(第1列目チップ電極)11eと、第1列目と半導体チップ10c(チップ領域10a)の一辺との間に位置する第2列目に配置される複数のパッド(第2列目チップ電極)11fが含まれる。このように一辺に沿って複数列でパッド11を配置することにより、一つのパッド群11A、11B、11C、11Dに配置されるパッド11の数を増加させることができる。   A semiconductor chip 10c (chip region 10a) shown in FIG. 19 has a quadrangular shape in a plan view, and a pad group (chip electrode group) 11A, 11B, 11C, and 11D arranged along each side includes a plurality of pads. 11 are arranged in a plurality of rows. In other words, the plurality of pads 11 arranged in each of the pad groups 11A, 11B, 11C, and 11D include a plurality of pads (first row chip electrodes) 11e arranged in the first row, and a first row. And a plurality of pads (second row chip electrodes) 11f arranged in the second row located between the semiconductor chip 10c (chip region 10a) and one side thereof. Thus, by arranging the pads 11 in a plurality of rows along one side, the number of pads 11 arranged in one pad group 11A, 11B, 11C, 11D can be increased.

また、例えば図19の拡大図に示すように、パッド群11Aの配列方向に沿って、第1列目に配置されるパッド11eの間に第2列目に配置されるパッド11fが配置されるように、互い違いに(所謂、千鳥配置で)配列されている。このようにパッド11を複数列で配置する場合に、千鳥配置とすることで、各パッド11に接続される配線(図3参照)のレイアウトを効率化することができる。   For example, as shown in the enlarged view of FIG. 19, the pads 11f arranged in the second row are arranged between the pads 11e arranged in the first row along the arrangement direction of the pad group 11A. Thus, they are arranged alternately (in a so-called staggered arrangement). As described above, when the pads 11 are arranged in a plurality of rows, the layout of the wiring (see FIG. 3) connected to each pad 11 can be made efficient by adopting the staggered arrangement.

図19のように、検査対象であるチップ領域10aの各辺に沿って配置されるパッド群11A、11B、11C、11Dに、複数のパッド11がそれぞれ複数列で配置されている場合、図20に示す薄膜シート31のように、複数のコンタクタ3のレイアウトは、検査対象のパッド11のレイアウトに対応させる必要がある。すなわち、図20に示す薄膜シート31は、平面視において四角形を成すコンタクタ配置領域2cを備えている。コンタクタ配置領域2cの各辺に沿って配置されるコンタクタ群(接触端子群)3A、3B、3C、3Dには、複数のコンタクタ3がそれぞれ複数列で配置されている。言い換えれば、コンタクタ群3A、3B、3C、3Dにそれぞれ配置される複数のコンタクタ3には、第1列目に配置される複数のコンタクタ(第1列目接触端子)3kと、第1列目とコンタクタ配置領域2cの一辺との間に位置する第2列目に配置される複数のコンタクタ(第2列目接触端子)3mが含まれる。また、コンタクタ群3A、3B、3C、3Dの配列方向に沿って、第1列目に配置されるコンタクタ3kの間に第2列目に配置されるコンタクタ3mが配置されるように、互い違いに(所謂、千鳥配置で)配列されている。   When the plurality of pads 11 are arranged in a plurality of rows in the pad groups 11A, 11B, 11C, and 11D arranged along each side of the chip area 10a to be inspected as shown in FIG. Like the thin film sheet 31 shown in FIG. 2, the layout of the plurality of contactors 3 needs to correspond to the layout of the pad 11 to be inspected. That is, the thin film sheet 31 shown in FIG. 20 includes a contactor arrangement region 2c that forms a quadrangle in plan view. In the contactor groups (contact terminal groups) 3A, 3B, 3C, and 3D arranged along each side of the contactor arrangement region 2c, a plurality of contactors 3 are arranged in a plurality of rows. In other words, the contactors 3 arranged in the contactor groups 3A, 3B, 3C, and 3D include a plurality of contactors (first row contact terminals) 3k arranged in the first row, and the first row. And a plurality of contactors (second row contact terminals) 3m arranged in the second row located between the contactor arrangement region 2c and one side of the contactor arrangement region 2c. Further, the contactors 3m arranged in the second row are arranged alternately between the contactors 3k arranged in the first row along the arrangement direction of the contactor groups 3A, 3B, 3C, 3D. They are arranged (in a so-called staggered arrangement).

また、図23に示すように、本実施の形態では、それぞれ複数の配線23を備える配線層24を積層し、ポリイミド膜22上に配置される下層の配線層24aと上層の配線層24bを電気的に接続している。各配線層24は、複数の配線23と、複数の配線23を覆うポリイミド膜(絶縁膜)25を備えている。そして、下層の配線層24aの配線23上には、ポリイミド膜25にスルーホール(開口部)TH2が形成され、スルーホールTH2の底部において、上層の配線23と、下層の配線23が電気的に接続している。これにより、コンタクタ3の配置パターンが狭ピッチ、多ピン化した場合であっても、配線23を引き出すスペースを確保することができる。なお、図23では、二層の配線層24を積層した例を示しているが、配線層24の数はこれに限定されない。例えば、前記実施の形態1のように一層構造とすることもできる。また例えば、さらに配線層24を積層し、三層以上の積層構造とすることもできる。また、本実施の形態では、前記したように、第1列目の複数のコンタクタ3kと第2列目の複数のコンタクタ3mが千鳥配置で配列されている。このため、第1列目に配置される隣り合うコンタクタ3kの間には、第2列目のコンタクタ3aと接続される配線23が配置され、第2列目に配置される隣り合うコンタクタ3aの間には、第1列目のコンタクタ3mと接続される配線23が配置されている。このように複数の配線23をコンタクタ群3Aの延在方向(配列方向)と交差(直交)する方向に沿って延在させることにより、配線23の引き出しスペースを確保することができる。   As shown in FIG. 23, in the present embodiment, a wiring layer 24 including a plurality of wirings 23 is laminated, and a lower wiring layer 24a and an upper wiring layer 24b arranged on the polyimide film 22 are electrically connected. Connected. Each wiring layer 24 includes a plurality of wirings 23 and a polyimide film (insulating film) 25 that covers the plurality of wirings 23. A through hole (opening) TH2 is formed in the polyimide film 25 on the wiring 23 of the lower wiring layer 24a, and the upper wiring 23 and the lower wiring 23 are electrically connected to each other at the bottom of the through hole TH2. Connected. Thereby, even if the arrangement pattern of the contactor 3 is narrow pitch and multi-pin, a space for drawing out the wiring 23 can be secured. FIG. 23 shows an example in which two wiring layers 24 are stacked, but the number of wiring layers 24 is not limited to this. For example, a single-layer structure can be used as in the first embodiment. Further, for example, the wiring layer 24 can be further laminated to form a laminated structure of three or more layers. In the present embodiment, as described above, the plurality of contactors 3k in the first row and the plurality of contactors 3m in the second row are arranged in a staggered arrangement. For this reason, the wiring 23 connected to the contactor 3a in the second column is arranged between the adjacent contactors 3k arranged in the first column, and the adjacent contactors 3a arranged in the second column are arranged. Between them, a wiring 23 connected to the contactor 3m in the first row is arranged. In this way, by extending the plurality of wirings 23 along the direction intersecting (orthogonal) with the extending direction (arrangement direction) of the contactor group 3A, it is possible to secure a space for drawing out the wirings 23.

図23に示す薄膜シート31は、前記実施の形態1の<薄膜シートの組立工程>を応用して組み立てることができる。すなわち、<薄膜シートの組立工程>において、ポリイミド膜22、配線23およびダミー配線26上にポリイミド膜25を成膜した後で、かつ、基板40(図12参照)を取り除く工程の前に、ポリイミド膜25に、配線23の上面に達するスルーホールTH2を形成する。続いて、続いて、スルーホールTH2の内部を含むポリイミド膜25上に導体膜23a、23bを順次積層する。これにより、下層の配線23と電気的に接続された上層の配線23が形成される。またこの時、上層の配線層24bのダミー配線も形成する。その後、ポリイミド膜25、配線23およびダミー配線上にさらにポリイミド膜25を成膜する。これにより、上層の配線層24bが形成される。そして、図12に示す基板40、導電膜41、および薄膜42、43を取り除く(例えばエッチングにより取り除く)と、図23に示す薄膜シート31が得られる。また、前記実施の形態1で説明したレーザ照射工程は、図17に示す例のように、基板40、導電膜41、および薄膜42、43を取り除く前に、薄膜シート31の裏面2b側からレーザ光LZを照射して形成することができる。また、その変形例として図18に示す例のように、前記したシート引き伸ばし工程の後で行うことができる。   The thin film sheet 31 shown in FIG. 23 can be assembled by applying the <Thin Film Sheet Assembly Process> of the first embodiment. That is, in <Assembly process of thin film sheet>, after the polyimide film 25 is formed on the polyimide film 22, the wiring 23, and the dummy wiring 26, and before the process of removing the substrate 40 (see FIG. 12), the polyimide A through hole TH 2 reaching the upper surface of the wiring 23 is formed in the film 25. Subsequently, conductor films 23a and 23b are sequentially laminated on the polyimide film 25 including the inside of the through hole TH2. As a result, the upper layer wiring 23 electrically connected to the lower layer wiring 23 is formed. At this time, dummy wirings for the upper wiring layer 24b are also formed. Thereafter, a polyimide film 25 is further formed on the polyimide film 25, the wiring 23, and the dummy wiring. Thereby, the upper wiring layer 24b is formed. Then, when the substrate 40, the conductive film 41, and the thin films 42 and 43 shown in FIG. 12 are removed (for example, removed by etching), the thin film sheet 31 shown in FIG. 23 is obtained. Further, the laser irradiation step described in the first embodiment is performed from the back surface 2b side of the thin film sheet 31 before removing the substrate 40, the conductive film 41, and the thin films 42 and 43, as in the example shown in FIG. It can be formed by irradiation with light LZ. Further, as a modification thereof, as shown in the example shown in FIG. 18, it can be performed after the above-described sheet stretching process.

図20に示すように各コンタクタ群3A、3B、3C、3Dが複数列で配置されている場合、コンタクタ群3A、3B、3C、3Dに配置される各列の端部の位置が異なる場合がある。例えば、図21および図22に示すように、コンタクタ群3Aにおいて、第1列目に配置される複数のコンタクタ3kのうち、第1列目の配列の端部に配置されるコンタクタ3p(図21参照)の位置は、第2列目に配置される複数のコンタクタ3mのうち、第2列目の配列の端部に配置されるコンタクタ3n(図22参照)の位置よりも配列の内側になっている。言い換えれば、コンタクタ群3Aの端部周辺では、第1列目のコンタクタ3kが配置されず、複数の第2列目のコンタクタ3mが一列で配置されている。この場合、各列に配置されるコンタクタ3k、3mを一列と見做して、前記実施の形態1で説明した技術を適用することができる。つまり、各列の端部に配置されるコンタクタ3n、3pのうち、コンタクタ群3Aの端部に配置されるコンタクタ3nとダミー配線26の間に、前記実施の形態1で説明したスリット2dを形成する。一方、図21に示すように、コンタクタ3pと、コンタクタ3pの隣に配置される配線23、またはダミー配線26との間には、図22に示すスリット2dは形成していない。   As shown in FIG. 20, when the contactor groups 3A, 3B, 3C, and 3D are arranged in a plurality of rows, the positions of the end portions of the rows arranged in the contactor groups 3A, 3B, 3C, and 3D may be different. is there. For example, as shown in FIGS. 21 and 22, in the contactor group 3A, among the plurality of contactors 3k arranged in the first row, the contactors 3p (FIG. 21) arranged at the end of the arrangement in the first row. The position of the reference) is inside the array from the position of the contactor 3n (see FIG. 22) disposed at the end of the array of the second row among the plurality of contactors 3m disposed in the second column. ing. In other words, in the vicinity of the end of the contactor group 3A, the first row of contactors 3k is not arranged, and a plurality of second row contactors 3m are arranged in a row. In this case, the technology described in the first embodiment can be applied by regarding the contactors 3k and 3m arranged in each row as one row. That is, among the contactors 3n and 3p arranged at the end of each row, the slit 2d described in the first embodiment is formed between the contactor 3n arranged at the end of the contactor group 3A and the dummy wiring 26. To do. On the other hand, as shown in FIG. 21, the slit 2d shown in FIG. 22 is not formed between the contactor 3p and the wiring 23 or the dummy wiring 26 arranged adjacent to the contactor 3p.

図22に示すコンタクタ3nの周囲には第1列目のコンタクタ3kが配置されていない。このため、スリット2dを形成しなければ、コンタクタ3nには、前記実施の形態1で説明したコンタクタ3e(図10参照)と同様に、角部領域2fからの荷重が集まり、パッド11(図19参照)との接触圧力が高くなり易い。一方、図21に示すコンタクタ3pは、第1列目のコンタクタ3kの端部に配置されているが、近傍に複数のコンタクタ3mが配置されているので、周辺領域(例えば図21にハッチングを付して示す領域2g)からの荷重は、コンタクタ3pおよび複数のコンタクタ3mに分散して伝達される。したがって、図22に示すスリット2dを形成しなくてもコンタクタ3pの接触圧力は、コンタクタ3nの接触圧力と比較して高くなり難い。そこで、接触圧力が特に高くなり易い図22に示すコンタクタ3nとダミー配線26の間にスリット2dを形成し、接触圧力のばらつきを低減している。前記実施の形態1で説明したように、スリット2dは、角部領域2fなど、直下にコンタクタ3が形成されていない領域からコンタクタ3に直接的に荷重が伝達される経路を分断する開放端として有効である。しかし、極端に多数のスリット2dを形成すると、薄膜シート2の耐久性の低下要因、あるいは、弛みなく薄膜シート2を引き伸ばす際の阻害要因となる懸念がある。つまり、図21および図22に示す本実施の形態によれば、接触圧力のばらつきを低減し、かつ、薄膜シートの耐久性の低下を抑制することができる。また、薄膜シート2を引き伸ばす際の弛みの発生を抑制することができるので、複数のコンタクタ3を対応する複数のパッド11(図19参照)のそれぞれと正しく接触させることができる。   The contactor 3k in the first row is not arranged around the contactor 3n shown in FIG. For this reason, if the slit 2d is not formed, the load from the corner region 2f collects in the contactor 3n as in the contactor 3e described in the first embodiment (see FIG. 10), and the pad 11 (FIG. 19). Contact pressure) tends to be high. On the other hand, the contactor 3p shown in FIG. 21 is arranged at the end of the contactor 3k in the first row, but since a plurality of contactors 3m are arranged in the vicinity, the peripheral region (for example, hatching is applied to FIG. 21). The load from the region 2g) shown here is distributed and transmitted to the contactor 3p and the plurality of contactors 3m. Therefore, even if the slit 2d shown in FIG. 22 is not formed, the contact pressure of the contactor 3p is unlikely to be higher than the contact pressure of the contactor 3n. In view of this, the slit 2d is formed between the contactor 3n and the dummy wiring 26 shown in FIG. As described in the first embodiment, the slit 2d serves as an open end that divides a path through which a load is directly transmitted to the contactor 3 from a region where the contactor 3 is not formed directly below, such as the corner region 2f. It is valid. However, when an extremely large number of slits 2d are formed, there is a concern that the durability of the thin film sheet 2 may be reduced, or the thin film sheet 2 may be stretched without slack. That is, according to this Embodiment shown in FIG. 21 and FIG. 22, the dispersion | variation in contact pressure can be reduced and the fall of durability of a thin film sheet can be suppressed. Moreover, since it is possible to suppress the occurrence of slack when the thin film sheet 2 is stretched, the plurality of contactors 3 can be correctly brought into contact with the corresponding plurality of pads 11 (see FIG. 19).

また、前記実施の形態1で説明した図15および図16に示すように、コンタクタ群の途中にスリット2dを形成する技術を本実施の形態で適用する場合にも、各列に配置されるコンタクタ3k、3mを一列と見做して、適用することができる。すなわち、図24に示すように複数のコンタクタ3k、3mのうち、周囲に配置されるコンタクタ3kおよびコンタクタ3mとの間隔が他よりも広い領域に、スリット2dを形成する。図24に示すように、コンタクタ群3Aの第1列目には、第1の間隔P1で複数のコンタクタ3kが配置される領域(密集配置領域)2hと、第1の間隔P1よりも広い第2の間隔P2でコンタクタ3kが配置される領域(散在配置領域)2kが含まれる。また、コンタクタ群3Aの第2列目には、第3の間隔P3で複数のコンタクタ3mが配置される領域(密集配置領域)2mと、第3の間隔P3よりも広い第4の間隔P4でコンタクタ3mが配置される領域(散在配置領域)2nが含まれる。   Further, as shown in FIGS. 15 and 16 described in the first embodiment, the contactors arranged in each row are also applied when the technique for forming the slit 2d in the middle of the contactor group is applied in the present embodiment. It is possible to apply 3k and 3m as one line. That is, as shown in FIG. 24, the slit 2d is formed in a region where the distance between the contactor 3k and the contactor 3m arranged in the periphery is wider than the others among the plurality of contactors 3k and 3m. As shown in FIG. 24, in the first row of the contactor group 3A, a region (densely arranged region) 2h in which a plurality of contactors 3k are arranged at a first interval P1 and a first region wider than the first interval P1. An area 2 (a scattered arrangement area) 2k in which the contactors 3k are arranged at an interval P2 of 2 is included. In the second row of the contactor group 3A, there are a region (a densely arranged region) 2m in which a plurality of contactors 3m are arranged at a third interval P3, and a fourth interval P4 that is wider than the third interval P3. An area (scattered arrangement area) 2n in which the contactors 3m are arranged is included.

そして、第1列目の散在配置領域である領域2kと、第2列目の散在配置領域である領域2nがコンタクタ群3Aの延在方向(配列方向)に沿って隣り合って配置されている場合、散在領域内に配置されるコンタクタ3rには、前記実施の形態1で説明したコンタクタ3h(図15、図16参照)と同様に、領域2k、2nからの荷重が集まり、パッド11(図19参照)との接触圧力が高くなり易い。一方、第2列目の領域2nの隣に、第1列目の密集配置領域である領域2hが配置されている場合、領域2nからの荷重は、領域2n周囲の複数のコンタクタ3に分散して伝達されるので、コンタクタ3rよりは、接触圧力が高くなり難い。そこで、本実施の形態では、接触圧力が特に高くなる第1列目の領域(散在配置領域)2kと第2列目の領域(散在配置領域)2nが隣り合う(重なる)領域において、隣り合うコンタクタ3の間にスリット2dを形成している。一方、第1列目の領域(散在配置領域)2kと第2列目の領域(密集配置領域)2mが隣り合う(重なる)領域、あるいは、一方、第1列目の領域(密集配置領域)2hと第2列目の領域(散在配置領域)2nが隣り合う(重なる)領域にはスリット2dを形成していない。言い換えれば、各列に配置されるコンタクタ3k、3mを一列と見做し、隣り合うコンタクタ3の配置間隔が特に広い領域にスリット2dを形成している。例えば、図24では、散在配置領域を介して隣り合うコンタクタ3kまたはコンタクタ3mの間に、複数のコンタクタ3mまたはコンタクタ3kが配置されている領域では、スリット2dを形成していない。一方、散在配置領域を介して隣り合うコンタクタ3kまたはコンタクタ3mの間に配置されるコンタクタ3mまたはコンタクタ3kが1個以下である場合には、スリット2dを形成している。これにより、接触圧力のばらつきを低減し、かつ、薄膜シートの耐久性の低下を抑制することができる。また、前記したシート引き伸ばし工程において、薄膜シート2を引き伸ばす際の弛みの発生を抑制することができるので、複数のコンタクタ3を対応する複数のパッド11(図19参照)のそれぞれと正しく接触させることができる。   Then, the region 2k, which is the first row scattered arrangement region, and the region 2n, which is the second row scattered arrangement region, are arranged adjacent to each other along the extending direction (arrangement direction) of the contactor group 3A. In this case, similar to the contactor 3h (see FIGS. 15 and 16) described in the first embodiment, the loads from the regions 2k and 2n are collected in the contactor 3r arranged in the scattered region, and the pad 11 (see FIG. 19)) is likely to increase. On the other hand, when the region 2h, which is the dense arrangement region of the first row, is arranged next to the region 2n of the second row, the load from the region 2n is distributed to the plurality of contactors 3 around the region 2n. Therefore, the contact pressure is less likely to be higher than that of the contactor 3r. Therefore, in the present embodiment, the first row region (scattered arrangement region) 2k where the contact pressure is particularly high and the second row region (scattered arrangement region) 2n are adjacent (overlapping) in the adjacent region. A slit 2 d is formed between the contactors 3. On the other hand, the first row region (scattered placement region) 2k and the second row region (crowded placement region) 2m are adjacent (overlapping) regions, or the first row region (crowded placement region). No slit 2d is formed in a region where 2h and the second row region (spread arrangement region) 2n are adjacent (overlapping). In other words, the contactors 3k and 3m arranged in each row are regarded as one row, and the slit 2d is formed in a region where the arrangement interval between the adjacent contactors 3 is particularly wide. For example, in FIG. 24, the slit 2d is not formed in the region where the plurality of contactors 3m or the contactors 3k are arranged between the contactors 3k or the contactors 3m adjacent to each other via the scattered arrangement region. On the other hand, when the number of contactors 3m or contactors 3k arranged between adjacent contactors 3k or contactors 3m via the scattered arrangement region is one or less, slits 2d are formed. Thereby, the dispersion | variation in contact pressure can be reduced and the fall of durability of a thin film sheet can be suppressed. In addition, in the above-described sheet stretching process, it is possible to suppress the occurrence of slack when the thin film sheet 2 is stretched, so that the plurality of contactors 3 are properly brought into contact with the corresponding pads 11 (see FIG. 19). Can do.

以上の通り、各コンタクタ群3A、3B、3C、3Dが複数列で配置されている場合、各列に配置されるコンタクタ3k、3mを一列と見做して、前記実施の形態1で説明した技術を適用することができる。ただし、変形例としては、各コンタクタ群3A、3B、3C、3Dにそれぞれ、配置される第1列目と第2列目を、それぞれ独立したコンタクタ群として前記実施の形態1で説明した技術を適用することもできる。例えば、図21において、第1列目に配置されるコンタクタ3kの端部に配置されるコンタクタ3pとその隣に配置されるダミー配線26の間にスリット(図22に示すスリット2dと同様であるが、図示は省略)を形成することができる。また、例えば、図24において、散在配置領域を介して隣り合うコンタクタ3kまたはコンタクタ3mの間に、複数のコンタクタ3mまたはコンタクタ3kが配置されている領域にも、スリット2dを形成することができる。これらの場合、各列に配置されるコンタクタ3の配置ピッチによりスリット2dを個別に形成することで、各コンタクタ3の接触圧力のばらつきをより精密に低減することができる。   As described above, when the contactor groups 3A, 3B, 3C, and 3D are arranged in a plurality of rows, the contactors 3k and 3m arranged in each row are regarded as one row and described in the first embodiment. Technology can be applied. However, as a modified example, the technique described in the first embodiment as the independent contactor groups in the first and second rows arranged in the contactor groups 3A, 3B, 3C, and 3D, respectively. It can also be applied. For example, in FIG. 21, there is a slit (similar to the slit 2d shown in FIG. 22) between the contactor 3p disposed at the end of the contactor 3k disposed in the first row and the dummy wiring 26 disposed adjacent thereto. However, illustration is omitted). In addition, for example, in FIG. 24, the slit 2d can be formed also in a region where a plurality of contactors 3m or contactors 3k are arranged between the contactors 3k or contactors 3m adjacent to each other via the scattered arrangement region. In these cases, by forming the slits 2d individually according to the arrangement pitch of the contactors 3 arranged in each row, the variation in the contact pressure of each contactor 3 can be reduced more precisely.

本実施の形態は、上記した相違点の他の点では前記実施の形態1と同様である。したがって、重複する説明は省略するが、例えば、<スリット周辺の好ましい態様>などは、前記実施の形態1で説明した薄膜シート2を薄膜シート31に置き換えて適用することができる。   The present embodiment is the same as the first embodiment except for the differences described above. Therefore, although the overlapping description is omitted, for example, <preferred aspect around the slit> can be applied by replacing the thin film sheet 2 described in the first embodiment with the thin film sheet 31.

(実施の形態3)
前記実施の形態1および前記実施の形態2では、コンタクタ群の端部や散在配置領域に配置されたコンタクタ3の接触圧力のばらつきを低減することができる技術について説明した。本実施の形態では、密集配置領域に配置された複数のコンタクタ3も含めた複数のコンタクタ3の接触圧力のばらつきを低減する技術について説明する。なお、本実施の形態は、前記実施の形態1または前記実施の形態2で説明した技術の応用技術なので、前記実施の形態1または前記実施の形態2と重複する説明は極力省略し、前記実施の形態1との相違点を中心に説明する。
(Embodiment 3)
In the first embodiment and the second embodiment, the technology that can reduce the variation in the contact pressure of the contactors 3 arranged in the end portions of the contactor group or in the scattered arrangement region has been described. In the present embodiment, a technique for reducing variations in contact pressure of a plurality of contactors 3 including a plurality of contactors 3 arranged in a dense arrangement region will be described. Since the present embodiment is an applied technology of the technique described in the first embodiment or the second embodiment, the description overlapping with the first embodiment or the second embodiment is omitted as much as possible. The difference from the first embodiment will be mainly described.

前記実施の形態1で説明した薄膜シート2(図12参照)および前記実施の形態2で説明した薄膜シート31(図23参照)は、主面2a側から複数の金属パターンとポリイミドなどの樹脂膜を順次積層して形成する。このため、最上層に配置されるポリイミド膜25の上面(薄膜シート2、31の裏面2b)は、下層に配置される金属パターン(例えばコンタクタ3や配線23)に倣った凹凸面となっている。そして、コンタクタ3上にスルーホールTH1を形成し、配線23とコンタクタ3をコンタクタ3上で電気的に接続するので、コンタクタ3上に配置される裏面2bの領域30aが周囲と比較して突出している。言い換えれば、薄膜シート2の裏面2bのうち、複数のコンタクタ3上に位置する領域30aの高さは、領域30aの周囲の領域30bの高さよりも高くなっている。   The thin film sheet 2 (see FIG. 12) described in the first embodiment and the thin film sheet 31 (see FIG. 23) described in the second embodiment are a plurality of metal patterns and a resin film such as polyimide from the main surface 2a side. Are sequentially stacked. For this reason, the upper surface (the back surface 2b of the thin film sheets 2 and 31) of the polyimide film 25 disposed in the uppermost layer is an uneven surface following the metal pattern (for example, the contactor 3 and the wiring 23) disposed in the lower layer. . And since the through hole TH1 is formed on the contactor 3 and the wiring 23 and the contactor 3 are electrically connected on the contactor 3, the region 30a of the back surface 2b arranged on the contactor 3 protrudes as compared with the surroundings. Yes. In other words, in the back surface 2b of the thin film sheet 2, the height of the region 30a located on the plurality of contactors 3 is higher than the height of the region 30b around the region 30a.

図25は、図23に示す薄膜シート31を用いて、コンタクタとウエハのパッドを接触させた状態を示す拡大断面図である。図25に示すように、プローブ検査工程(図1参照)では、前記したシート引き伸ばし工程の後で、薄膜シート31の複数のコンタクタ3の先端をウエハWHの複数のパッド11にそれぞれ接触させて半導体集積回路の電気的検査を行う。プローブ検査工程において、周囲よりも突出した領域30aを有する薄膜シート31のコンタクタ3とパッド11を接触させると、図25に矢印51を付して示すように、領域30a上に配置されるエラストマ4cの一部が領域30aの周辺に流動(移動)して、コンタクタ3上のエラストマ4cの厚さが薄くなる。この結果、コンタクタ3上の突出した領域30aでは、エラストマ4cからの反力が大きくなって、単位面積当たりに伝達される荷重が大きくなる。この伝達荷重の量は、領域30aと周辺領域の高低差によって変化する。例えば、領域30aと周辺領域の高低差が大きければ、周辺領域に流動するエラストマ4cの流動量は多くなり、伝達荷重は大きくなる。一方、領域30aと周辺領域の高低差が小さければ、周辺領域に流動するエラストマ4cの流動量は少なくなり、伝達荷重は小さくなる。ここで、全てのコンタクタ3上において、領域30aの面積および周辺領域との高低差を均一にすれば、各コンタクタ3上の領域30aに伝達される荷重を一様にすることができると考えられる。しかし、加工精度の観点、あるいは、コンタクタ3や配線23の配置レイアウト上の制約が大きくなるため、全てのコンタクタ3上において、領域30aの面積および周辺領域との高低差を均一にすることは困難である。このため、各コンタクタ3上に配置される領域30aと周辺領域の高低差のばらつきに応じて、コンタクタ3とパッド11の接触圧力のばらつくこととなる。このような裏面2bの高低差に起因するコンタクタ3の接触圧力のばらつきは、例えば、複数のコンタクタ3が等間隔で配置された領域内においても発生する。そして、接触圧力のばらつきが大きい場合、接触抵抗が不均一になり、正確な電気的検査が行えなくなる原因となることは、前記実施の形態1で説明した通りである。   FIG. 25 is an enlarged cross-sectional view showing a state where the contactor and the pad of the wafer are brought into contact with each other using the thin film sheet 31 shown in FIG. As shown in FIG. 25, in the probe inspection process (see FIG. 1), after the sheet stretching process, the tips of the contactors 3 of the thin film sheet 31 are brought into contact with the pads 11 of the wafer WH, respectively. Perform electrical inspection of integrated circuits. In the probe inspection process, when the contactor 3 of the thin film sheet 31 having the region 30a protruding from the periphery and the pad 11 are brought into contact with each other, as shown with an arrow 51 in FIG. 25, the elastomer 4c disposed on the region 30a. Part of the fluid flows (moves) around the area 30a, and the thickness of the elastomer 4c on the contactor 3 is reduced. As a result, in the protruding region 30a on the contactor 3, the reaction force from the elastomer 4c increases, and the load transmitted per unit area increases. The amount of this transmission load varies depending on the height difference between the region 30a and the peripheral region. For example, if the height difference between the region 30a and the peripheral region is large, the flow amount of the elastomer 4c flowing in the peripheral region increases, and the transmission load increases. On the other hand, if the height difference between the region 30a and the peripheral region is small, the flow amount of the elastomer 4c flowing to the peripheral region is small, and the transmission load is small. Here, it is considered that the load transmitted to the region 30a on each contactor 3 can be made uniform if the area of the region 30a and the height difference with the peripheral region are made uniform on all the contactors 3. . However, since the restrictions on the processing accuracy or the layout of the contactor 3 and the wiring 23 are increased, it is difficult to make the area of the region 30a and the height difference with the peripheral region uniform on all the contactors 3. It is. For this reason, the contact pressure of the contactor 3 and the pad 11 varies according to the variation in the height difference between the region 30a arranged on each contactor 3 and the peripheral region. Such variation in contact pressure of the contactor 3 due to the height difference of the back surface 2b occurs, for example, even in a region where a plurality of contactors 3 are arranged at equal intervals. As described in the first embodiment, when the variation in the contact pressure is large, the contact resistance becomes non-uniform and the electrical inspection cannot be performed accurately.

次に、本願発明者は、上記課題の発生原因が、裏面2bの平坦度が低いためであると考え、図57に示す別の実施態様について検討した。図57に示す薄膜シート101は、裏面2bを有する最上層のポリイミド膜102の厚さを下層のポリイミド膜25よりも厚く形成し、裏面2bが平坦になっている点で図25に示す薄膜シート31と相違する。ポリイミド膜102を構成するポリイミド樹脂は、金属材料よりも柔軟な材料なので、厚く形成することにより、下層の金属パターンに倣った凹凸面を改善することができる。つまり、裏面2bを平坦化することができる。しかし、本願発明者の検討によれば、薄膜シート101を用いた場合であってもコンタクタ3とパッド11の接触圧力には、ばらつきが生じることを本発明者らは新たに見出した。   Next, the inventor of the present application considered that the cause of the above problem is that the flatness of the back surface 2b is low, and studied another embodiment shown in FIG. The thin film sheet 101 shown in FIG. 57 has the uppermost polyimide film 102 having the back surface 2b formed thicker than the lower polyimide film 25, and the back surface 2b is flat. 31. Since the polyimide resin constituting the polyimide film 102 is a softer material than the metal material, the uneven surface following the metal pattern of the lower layer can be improved by forming it thick. That is, the back surface 2b can be flattened. However, according to the study by the present inventors, the present inventors have newly found that even when the thin film sheet 101 is used, the contact pressure between the contactor 3 and the pad 11 varies.

この原因は以下の理由によると考えられる。すなわち、裏面2bを平坦化すると、裏面2bの単位面積当たりに伝達される荷重の量は均一化することができるが、薄膜シート101のコンタクタ3や配線23のレイアウトにより、各コンタクタ3に伝達される荷重の量がばらつくからである。複数のコンタクタ3は、前記したように検査対象であるウエハWHのパッド11と対向する位置に配置されるように主面2a側に形成する。そして、ウエハWHの複数のパッド11の配列パターンは、チップ領域に形成される回路上の要求等により決定されるので、必ずしも全てが等間隔で配置される訳ではない。このため、薄膜シート101の主面2aに形成される複数のコンタクタ3も、全てが等間隔で配置される訳ではない。例えば、一つのコンタクタ群3A(後述する図27参照)において、隣り合うコンタクタ3が第1の間隔で配置される領域(密集配置領域)と、第1の間隔よりも広い第2の間隔で配置される領域(散在配置領域)を備えている場合がある。また、例えば、一つのコンタクタ群3Aにおいて、コンタクタ群3Aの端部に配置されるコンタクタ3は、一方の隣には別のコンタクタ3が配置されるが、反対側の隣には、コンタクタ3が配置されない。このように、散在配置領域に配置されるコンタクタ3や、コンタクタ群3Aの端部に配置されるコンタクタ3は密集領域に配置されるコンタクタ3よりも接触圧力が高くなる。散在配置領域やコンタクタ群3Aの端部では、コンタクタ3の周囲に伝わった荷重を分散させにくいので、一つのコンタクタ3に対して伝達される荷重が、密集配置領域よりも大きくなるからである。このように、単に薄膜シート101の裏面2bを平坦化するだけでは、接触圧力のばらつきを十分に抑制することができないことを本発明者らは新たに見出した。   The cause is considered to be as follows. That is, when the back surface 2b is flattened, the amount of load transmitted per unit area of the back surface 2b can be made uniform, but it is transmitted to each contactor 3 by the layout of the contactor 3 and the wiring 23 of the thin film sheet 101. This is because the amount of load varies. As described above, the plurality of contactors 3 are formed on the main surface 2a side so as to be disposed at positions facing the pads 11 of the wafer WH to be inspected. Since the arrangement pattern of the plurality of pads 11 on the wafer WH is determined by the requirements on the circuit formed in the chip region, not all of them are necessarily arranged at equal intervals. For this reason, the plurality of contactors 3 formed on the main surface 2a of the thin film sheet 101 are not all arranged at equal intervals. For example, in one contactor group 3A (see FIG. 27 described later), the contactors 3 adjacent to each other are arranged at a first interval (a dense arrangement region) and arranged at a second interval wider than the first interval. May be provided (spread arrangement area). Also, for example, in one contactor group 3A, the contactor 3 arranged at the end of the contactor group 3A has another contactor 3 arranged next to one, but the contactor 3 is arranged next to the opposite side. Not placed. Thus, the contactor 3 arranged in the scattered arrangement region or the contactor 3 arranged at the end of the contactor group 3A has a higher contact pressure than the contactor 3 arranged in the dense region. This is because it is difficult to disperse the load transmitted to the periphery of the contactor 3 at the scattered arrangement region and the end of the contactor group 3A, and therefore, the load transmitted to one contactor 3 is larger than the dense arrangement region. Thus, the present inventors have newly found that the variation in the contact pressure cannot be sufficiently suppressed simply by flattening the back surface 2b of the thin film sheet 101.

本願発明者は、上記課題を踏まえ、複数のコンタクタ3の接触圧力のばらつきを抑制技術について検討し、本実施の形態の構成を見出した。以下、図26〜図30を用いて、薄膜シート32の構造を説明する。図26は、図8に対する変形例である薄膜シートの配線レイアウトの概要を示す平面図、図27は、図26に示すコンタクタ配置領域の拡大平面図である。また、図28は、図27のL部の拡大平面図、図29は、図28に示す薄膜シートの裏面側を示す拡大平面図、図30は図29のM−M線に沿った拡大断面図である。なお、以下で説明する技術は、前記実施の形態1で説明したように、複数のコンタクタ3を一列で配置する場合、および前記実施の形態2で説明したように、複数のコンタクタ3を複数列で配置する場合の双方に適用することができる。本実施の形態では、代表例として前記実施の形態2のように複数列でコンタクタ3を配置した薄膜シートに適用した実施態様について説明する。また、本実施の形態において、電気的検査の対象となるウエハ、およびチップ領域の構造は、前記実施の形態2で説明した図2に示すウエハWHおよび図19に示すチップ領域10aと同様なので、図示は省略する。   Based on the above-mentioned problems, the inventor of the present application has studied a technique for suppressing variations in contact pressure of the plurality of contactors 3 and found the configuration of the present embodiment. Hereinafter, the structure of the thin film sheet 32 will be described with reference to FIGS. 26 to 30. 26 is a plan view showing an outline of a wiring layout of a thin film sheet which is a modification to FIG. 8, and FIG. 27 is an enlarged plan view of the contactor arrangement region shown in FIG. 28 is an enlarged plan view of a portion L in FIG. 27, FIG. 29 is an enlarged plan view showing the back side of the thin film sheet shown in FIG. 28, and FIG. 30 is an enlarged cross section taken along line MM in FIG. FIG. The technique described below is the case where a plurality of contactors 3 are arranged in one row as described in the first embodiment, and the plurality of contactors 3 are arranged in a plurality of rows as described in the second embodiment. This can be applied to both cases. In the present embodiment, an embodiment applied to a thin film sheet in which contactors 3 are arranged in a plurality of rows as in the second embodiment will be described as a representative example. Further, in this embodiment, the structure of the wafer and chip area to be subjected to electrical inspection is the same as the wafer WH shown in FIG. 2 and the chip area 10a shown in FIG. Illustration is omitted.

本実施の形態の薄膜シート32と、前記実施の形態2で説明した薄膜シート31(図23参照)は、例えば図30に示すように、薄膜シート32の裏面2bにおいて、領域30aの隣に、領域30aの高さよりもさらに高い面を有する突出部32aが形成されている点で相違する。   The thin film sheet 32 of the present embodiment and the thin film sheet 31 (see FIG. 23) described in the second embodiment are adjacent to the region 30a on the back surface 2b of the thin film sheet 32, for example, as shown in FIG. The difference is that a protrusion 32a having a surface higher than the height of the region 30a is formed.

図30を用いて説明すると、薄膜シート32は、裏面2bを有するポリイミド膜(絶縁膜)33を有している。このポリイミド膜33は、配線層24上に配置されている。詳しくは、上層の配線層24a(ポリイミド膜25)を覆うように配置されている。また、上層の配線層24a(ポリイミド膜25)とポリイミド膜33の間には、帯状に形成された帯部材34が配置されている。そして、上層のポリイミド膜25の上面を覆うポリイミド膜33は、ポリイミド膜33よりも下層に配置される各部材のパターンに倣って形成されるので、ポリイミド膜33の帯部材34と重なる領域周辺が他の領域よりも上方に突出した突出部32aとなっている。つまり、図30に示す薄膜シート32は、図23に示す薄膜シート31の配線層24a上に帯部材34およびポリイミド膜33をさらに積層した構造となっている。帯部材34に倣って形成される突出部32aの高さはコンタクタ3上の領域30aの高さよりもさらに高くなっている。言い換えれば、薄膜シート32の裏面2bのうち、複数のコンタクタ3上に位置する複数の領域30aの高さは、突出部32aの高さよりも低く、かつ、複数の領域30aと突出部32aの間の領域30bの高さよりも高い。   Referring to FIG. 30, the thin film sheet 32 has a polyimide film (insulating film) 33 having a back surface 2b. The polyimide film 33 is disposed on the wiring layer 24. Specifically, it is arranged so as to cover the upper wiring layer 24a (polyimide film 25). A band member 34 formed in a band shape is disposed between the upper wiring layer 24 a (polyimide film 25) and the polyimide film 33. Since the polyimide film 33 covering the upper surface of the upper polyimide film 25 is formed following the pattern of each member arranged below the polyimide film 33, the periphery of the region overlapping the band member 34 of the polyimide film 33 is formed. The protrusion 32a protrudes upward from the other regions. That is, the thin film sheet 32 shown in FIG. 30 has a structure in which the band member 34 and the polyimide film 33 are further laminated on the wiring layer 24a of the thin film sheet 31 shown in FIG. The height of the protrusion 32a formed following the band member 34 is higher than the height of the region 30a on the contactor 3. In other words, among the back surface 2b of the thin film sheet 32, the height of the plurality of regions 30a located on the plurality of contactors 3 is lower than the height of the protruding portion 32a and between the plurality of regions 30a and the protruding portion 32a. It is higher than the height of the region 30b.

また、図29に示すように、帯部材34およびこれに倣って形成される突出部32aは、平面視において、コンタクタ群3Aの両隣に、コンタクタ群3Aの延在方向(配列方向)に沿って延在するように配置されている。帯部材34および突出部32aが、平面視においてスリット2dと重なる領域では、帯部材34および突出部32aは形成されていない。言い換えれば、帯部材34および突出部32aは、平面視においてスリット2dと重なる領域では、スリット2dにより分断されている。なお、拡大図による図示は省略するが、帯部材34およびこれに倣って形成される突出部32aは、図27に示すコンタクタ群3A、3B、3C、3Dそれぞれの両隣に、各コンタクタ群3A、3B、3C、3Dの延在方向に沿って形成されている。これにより、押圧部4(後述する図31および図32参照)からコンタクタ3に至る荷重の伝達経路に、突出部32aをより確実に介在させることができる。なお、図29において、スリット2dと帯部材34との位置関係を解かり易くするため、図28に示す配線23は図示していない。   Further, as shown in FIG. 29, the band member 34 and the protruding portion 32a formed following the band member 34 are adjacent to the contactor group 3A along the extending direction (arrangement direction) of the contactor group 3A in plan view. It is arranged to extend. The band member 34 and the protruding part 32a are not formed in a region where the band member 34 and the protruding part 32a overlap the slit 2d in plan view. In other words, the band member 34 and the protruding portion 32a are divided by the slit 2d in a region overlapping the slit 2d in plan view. In addition, although illustration by an enlarged view is abbreviate | omitted, the strip | belt member 34 and the protrusion part 32a formed according to this are each contactor group 3A, each adjacent to each contactor group 3A, 3B, 3C, 3D shown in FIG. It is formed along the extending direction of 3B, 3C, 3D. Thereby, the protrusion part 32a can be more reliably interposed in the transmission path of the load from the press part 4 (refer FIG. 31 and FIG. 32 mentioned later) to the contactor 3. FIG. In FIG. 29, the wiring 23 shown in FIG. 28 is not shown in order to facilitate understanding of the positional relationship between the slit 2d and the band member 34.

次に、薄膜シート32を用いて図1に示すプローブ検査工程を行った場合の動作について説明する。図31は、図30に示す薄膜シートの裏面から押圧を開始した状態を示す拡大断面図、図32は、図30に示す薄膜シートを用いて、コンタクタとウエハのパッドを接触させた状態を示す拡大断面図である。また、図33は、図29のN−N線に沿った断面において、コンタクタとウエハのパッドを接触させた状態を示す拡大断面図である。まず、前記実施の形態1で説明したシート引き伸ばし工程として、図6に示す押圧部により図26に示す薄膜シート32のコンタクタ配置領域2cの裏面2b側(図30参照)を押圧し、薄膜シート32のコンタクタ配置領域2cを下方に押し下げることで薄膜シート32を押圧部に倣って弛みなく広げる。この時、図31に示すように、裏面2bにおいて、最も高い位置に配置される突出部32aの上面と押圧部4(詳しくは、最下層に配置されるポリイミドシート4fの下面)が密着する。突出部32aの上面が押圧部4と密着した後、さらに押圧すると、押圧部4のポリイミドシート4fは、突出部32aの形状に倣って変形し、突出部32aおよびポリイミドシート4fよりも柔らかいエラストマ4cに突出部32a上のポリイミドシート4fが食い込む。言い換えれば、突出部32a上のエラストマ4cの一部は、突出部32aの周囲に流動する(変形する)。一方、2つの突出部32a間の領域は、突出部32aよりも低い位置にあるため、コンタクタ3上におけるエラストマ4cの流動による変形を抑制できる。このため、押圧部4から薄膜シート32に印加される押圧力は、突出部32a上において最も大きく、突出部32a間に挟まれるコンタクタ3上の領域30aに印加される押圧力は、突出部32a上よりも小さくなる。例えば、図32に示すように、領域30aとポリイミドシート4fの間に隙間が形成される場合もある。   Next, the operation when the probe inspection process shown in FIG. 1 is performed using the thin film sheet 32 will be described. FIG. 31 is an enlarged cross-sectional view showing a state where pressing is started from the back surface of the thin film sheet shown in FIG. 30, and FIG. 32 shows a state where the contactor and the pad of the wafer are brought into contact with each other using the thin film sheet shown in FIG. It is an expanded sectional view. FIG. 33 is an enlarged cross-sectional view showing a state where the contactor and the pad of the wafer are in contact with each other along the line NN in FIG. First, as the sheet stretching step described in the first embodiment, the back surface 2b side (see FIG. 30) of the contactor arrangement region 2c of the thin film sheet 32 shown in FIG. By pushing down the contactor arrangement region 2c of the thin film sheet 32, the thin film sheet 32 is expanded without slack following the pressing portion. At this time, as shown in FIG. 31, on the back surface 2b, the upper surface of the protruding portion 32a arranged at the highest position and the pressing portion 4 (specifically, the lower surface of the polyimide sheet 4f arranged in the lowermost layer) are in close contact. When the upper surface of the protruding portion 32a is in close contact with the pressing portion 4 and further pressed, the polyimide sheet 4f of the pressing portion 4 is deformed following the shape of the protruding portion 32a, and the elastomer 4c is softer than the protruding portion 32a and the polyimide sheet 4f. The polyimide sheet 4f on the protrusion 32a bites into the projection. In other words, a part of the elastomer 4c on the protrusion 32a flows (deforms) around the protrusion 32a. On the other hand, since the region between the two protrusions 32a is at a lower position than the protrusion 32a, deformation due to the flow of the elastomer 4c on the contactor 3 can be suppressed. For this reason, the pressing force applied from the pressing portion 4 to the thin film sheet 32 is the largest on the protruding portion 32a, and the pressing force applied to the region 30a on the contactor 3 sandwiched between the protruding portions 32a is the protruding portion 32a. Smaller than above. For example, as shown in FIG. 32, a gap may be formed between the region 30a and the polyimide sheet 4f.

図1に示す電気的検査工程では、図32に示すように、複数のコンタクタ3とパッド11を接触させるが、この時、薄膜シート32には加圧部5(図6参照)から押圧部4を介してさらに荷重(接触荷重)が印加される。この接触荷重の大きさは、前記押圧力と同様に、突出部32a上において最も大きく、突出部32a間に挟まれるコンタクタ3上の領域30aに印加される接触荷重は、突出部32a上よりも小さくなる。つまり、薄膜シート32に印加される荷重(接触荷重)は、押圧部4から、主として突出部32aが受け、突出部32aを介してコンタクタ3に伝達されることとなる。言い換えれば、薄膜シート32に印加される荷重は、コンタクタ3上の領域30aから裏面2bに対して直交方向にコンタクタ3に伝達されず、領域30aの隣に配置された突出部32aから、裏面2bに対して斜め方向にコンタクタ3に伝達される。このため、コンタクタ3上の領域30aが周囲と比較して突出している場合であっても、コンタクタ3に伝達される荷重のばらつきを低減できる。このように、突出部32aを、平面視において、コンタクタ3と離間して配置することにより、コンタクタ3に伝達される荷重のばらつきを低減でき、各コンタクタ3の接触圧力を均一化することができる。   In the electrical inspection process shown in FIG. 1, as shown in FIG. 32, a plurality of contactors 3 and the pads 11 are brought into contact with each other. At this time, the thin film sheet 32 is pressed from the pressing part 5 (see FIG. 6) to the pressing part 4. Further, a load (contact load) is applied via. The magnitude of this contact load is the largest on the protrusion 32a, as with the pressing force, and the contact load applied to the region 30a on the contactor 3 sandwiched between the protrusions 32a is greater than on the protrusion 32a. Get smaller. That is, the load (contact load) applied to the thin film sheet 32 is mainly received by the protruding portion 32a from the pressing portion 4 and transmitted to the contactor 3 through the protruding portion 32a. In other words, the load applied to the thin film sheet 32 is not transmitted from the region 30a on the contactor 3 to the contactor 3 in the direction orthogonal to the back surface 2b, but from the protruding portion 32a disposed next to the region 30a. Is transmitted to the contactor 3 in an oblique direction. For this reason, even if it is a case where the area | region 30a on the contactor 3 protrudes compared with the circumference | surroundings, the dispersion | variation in the load transmitted to the contactor 3 can be reduced. In this way, by disposing the protruding portion 32a away from the contactor 3 in plan view, variation in the load transmitted to the contactor 3 can be reduced, and the contact pressure of each contactor 3 can be made uniform. .

また、図29に示すように、突出部32aは、複数のコンタクタ3aが配置されるコンタクタ群3Aの延在方向(配列方向)に沿って延在するように配置されている。このため、例えば図33に示すように複数の配線23上に亘って連続的に形成された突出部32aの上面(裏面2b)の全体が押圧部4の押圧具であるポリイミドシート4fと密着する。つまり、コンタクタ群3A(図11参照)の延在方向(配列方向)に沿って延在する突出部32a全体で、押圧部4から伝達される荷重を受けることとなる。そして、突出部32aに伝達された荷重は、2本の突出部32aの間に挟まれた複数のコンタクタ3に分散して伝達される。つまり、2本の突出部32aの間に挟まれた複数のコンタクタ3それぞれの接触圧力のばらつきを低減することができる。例えば、図29において密集配置領域に配置された複数のコンタクタ3(図29に示す範囲では7個または3個のコンタクタ3k、3m)のそれぞれには、これらのコンタクタ3の両隣に配置された2本の突出部32aから荷重が分散して伝達される。これにより、各コンタクタ3の接触圧力を均一化することができる。すなわち、散在配置領域に配置されるコンタクタ3の接触圧力と、他の領域(例えば密集領域)に配置されるコンタクタ3の接触圧力とを均一化することができる。この結果、複数のコンタクタ3それぞれの接触圧力のばらつきに起因する、電気的検査工程での不良を防止ないしは抑制できる。例えば、複数のコンタクタ3に分散して荷重を伝達するので、一部のコンタクタ3への伝達荷重が極端に低くなり、導通不良(オープン不良)が発生することを防止ないしは抑制できる。また例えば、複数のコンタクタ3に分散して荷重を伝達するので、一部のコンタクタ3への伝達荷重が極端に高くなり、パッド11や絶縁膜13b(図3参照)や半導体集積回路が破壊されることを防止ないしは抑制できる。例えば、絶縁膜13bとして、前記したLow−k絶縁膜を用いたウエハWHの電気的検査を行う場合、各コンタクタ3の接触圧力は低く設定する必要がある。例えば、各コンタクタ3に伝達される接触時の荷重は、それぞれ5×10−3N程度とする。本実施の形態によれば、このように低荷重で電気的検査を行う場合であっても、接触圧力のばらつきのマージンを小さくすることができるので、導通不良やウエハWHの破壊を防止することができる。 Moreover, as shown in FIG. 29, the protrusion part 32a is arrange | positioned so that it may extend along the extension direction (arrangement direction) of the contactor group 3A in which the several contactor 3a is arrange | positioned. For this reason, for example, as shown in FIG. 33, the entire upper surface (back surface 2 b) of the protruding portion 32 a formed continuously over the plurality of wirings 23 is in close contact with the polyimide sheet 4 f that is the pressing tool of the pressing portion 4. . That is, a load transmitted from the pressing portion 4 is received by the entire protrusion 32a extending along the extending direction (arrangement direction) of the contactor group 3A (see FIG. 11). Then, the load transmitted to the protrusions 32a is distributed and transmitted to the plurality of contactors 3 sandwiched between the two protrusions 32a. That is, it is possible to reduce variations in the contact pressures of the plurality of contactors 3 sandwiched between the two protrusions 32a. For example, in each of the plurality of contactors 3 (seven or three contactors 3k, 3m in the range shown in FIG. 29) arranged in the dense arrangement region in FIG. 29, 2 arranged on both sides of these contactors 3 are arranged. The load is distributed and transmitted from the protrusion 32a of the book. Thereby, the contact pressure of each contactor 3 can be equalized. That is, the contact pressure of the contactors 3 arranged in the scattered arrangement region and the contact pressure of the contactors 3 arranged in another region (for example, a dense region) can be made uniform. As a result, it is possible to prevent or suppress defects in the electrical inspection process caused by variations in the contact pressures of the plurality of contactors 3. For example, since the load is distributed to the plurality of contactors 3 and the load is transmitted, the transmission load to some of the contactors 3 becomes extremely low, and it is possible to prevent or suppress the occurrence of a conduction failure (open failure). Further, for example, since the load is dispersed and transmitted to the plurality of contactors 3, the transmission load to some of the contactors 3 becomes extremely high, and the pads 11, the insulating film 13b (see FIG. 3) and the semiconductor integrated circuit are destroyed. Can be prevented or suppressed. For example, when the electrical inspection of the wafer WH using the aforementioned low-k insulating film as the insulating film 13b is performed, the contact pressure of each contactor 3 needs to be set low. For example, the load at the time of contact transmitted to each contactor 3 is about 5 × 10 −3 N. According to the present embodiment, even when electrical inspection is performed with a low load in this way, the margin of variation in contact pressure can be reduced, thereby preventing conduction failure and destruction of the wafer WH. Can do.

また、図29に示すように、突出部32aの延長線上においてスリット2dが配置される領域には突出部32aは形成されていない。言い換えれば、突出部32aは、スリット2dにより分断されている。このため、前記実施の形態1または前記実施の形態2で説明したように、接触圧力が他よりも高くなり易いコンタクタ3の周囲からの荷重の伝達経路を、スリット2dにより分断することができる。例えば、図29の散在配置領域に配置されたコンタクタ3rに伝達される荷重を低減することができる。このため、コンタクタ3rの接触圧力を他のコンタクタ3の接触圧力と同程度に揃えることができる。   Moreover, as shown in FIG. 29, the protrusion part 32a is not formed in the area | region where the slit 2d is arrange | positioned on the extension line | wire of the protrusion part 32a. In other words, the protrusion 32a is divided by the slit 2d. For this reason, as described in the first embodiment or the second embodiment, the load transmission path from the periphery of the contactor 3 where the contact pressure is likely to be higher than the other can be divided by the slit 2d. For example, the load transmitted to the contactor 3r arrange | positioned at the scattered arrangement | positioning area | region of FIG. 29 can be reduced. For this reason, the contact pressure of the contactor 3r can be made equal to the contact pressure of the other contactors 3.

つまり、本実施の形態では、コンタクタ群の両隣に、コンタクタ群の延在方向(配列方向)に沿って突出部32aを形成することにより、突出部32aに挟まれた領域内に配置されるコンタクタ3の接触圧力を揃えることができる。また、スリット2dを形成する領域には、突出部32aを形成しないので、散在配置領域に配置されたコンタクタ3rの接触圧力を他のコンタクタ3の接触圧力と揃えることができる。この結果、複数のコンタクタ3の接触圧力のばらつきを低減することができる。   In other words, in the present embodiment, the contactor arranged in the region sandwiched between the protrusions 32a is formed on both sides of the contactor group by forming the protrusions 32a along the extending direction (arrangement direction) of the contactors. The contact pressure of 3 can be made uniform. Further, since the protrusion 32a is not formed in the region where the slit 2d is formed, the contact pressure of the contactors 3r arranged in the scattered arrangement region can be made equal to the contact pressure of the other contactors 3. As a result, variation in contact pressure of the plurality of contactors 3 can be reduced.

また、図28〜図30では、コンタクタ群内においてスリット2dを形成する領域について説明したが、帯部材34および突出部32aは、図27に示す各コンタクタ群3A、3B、3C、3Dの端部、つまり、コンタクタ配置領域2cの角部領域2f周辺まで延在している。図34は、図27のP部の拡大平面図、図35は、図34に示す薄膜シートの裏面側を示す拡大平面図である。また、図36は、図34のQ−Q線に沿った拡大断面図である。なお、図35において、スリット2dと帯部材34との位置関係を解かり易くするため図34および図36に示す配線23は図示していない。   Moreover, although the area | region which forms the slit 2d in a contactor group was demonstrated in FIGS. 28-30, the strip | belt member 34 and the protrusion part 32a are the edge parts of each contactor group 3A, 3B, 3C, 3D shown in FIG. That is, it extends to the periphery of the corner region 2f of the contactor arrangement region 2c. 34 is an enlarged plan view of a P portion in FIG. 27, and FIG. 35 is an enlarged plan view showing the back side of the thin film sheet shown in FIG. FIG. 36 is an enlarged cross-sectional view along the line QQ in FIG. 35, the wiring 23 shown in FIGS. 34 and 36 is not shown in order to facilitate understanding of the positional relationship between the slit 2d and the band member 34.

図35に示すように、帯部材34および突出部32aは、各コンタクタ群3A、3Bの端部、つまり、コンタクタ配置領域2cの角部領域2f周辺まで延在している。拡大図による図示は省略するが、図27に示すように帯部材34および突出部32aは、各コンタクタ群3A、3B、3C、3Dの両隣に、各コンタクタ群3A、3B、3C、3Dの両端部までそれぞれ配置されている。図35に示すように、帯部材34および突出部32aを、コンタクタ群3A、3Bの端部まで延在させることにより、コンタクタ群3A、3Bに配置される複数のコンタクタ3a、3bの接触圧力を揃えることができる。コンタクタ群3A、3Bの端部に配置されるコンタクタ3eとダミー配線26の間に、前記実施の形態1または前記実施の形態2で説明したスリット2dがそれぞれ形成され、図33同様に、スリット2dは、薄膜シート2の主面2aおよび裏面2bのうち、一方の面から他方の面までを貫通する開口部から成る(例えば図36参照)。   As shown in FIG. 35, the band member 34 and the protruding portion 32a extend to the end portions of the contactor groups 3A and 3B, that is, to the periphery of the corner region 2f of the contactor arrangement region 2c. Although not shown in an enlarged view, as shown in FIG. 27, the band member 34 and the protruding portion 32a are adjacent to the contactor groups 3A, 3B, 3C, and 3D, on both ends of the contactor groups 3A, 3B, 3C, and 3D. Each part. As shown in FIG. 35, the contact pressure of the plurality of contactors 3a and 3b arranged in the contactor groups 3A and 3B is increased by extending the band member 34 and the protruding portion 32a to the end portions of the contactor groups 3A and 3B. Can be aligned. The slit 2d described in the first embodiment or the second embodiment is formed between the contactor 3e arranged at the end of the contactor groups 3A and 3B and the dummy wiring 26, respectively. Consists of an opening penetrating from one surface to the other of the main surface 2a and the back surface 2b of the thin film sheet 2 (see, for example, FIG. 36).

また、図35および図36に示すように、スリット2dを形成する領域には、突出部32aを形成していない。図35では、角部領域2f内にも帯部材34およびこれに倣った突出部32aが形成されているが、帯部材34および突出部32aは、スリット2dにより分断されている。このため、コンタクタ群3A、3Bの端部に配置されたコンタクタ3nへの、角部領域2fからの荷重伝達を防止ないしは抑制することができるので、端部に配置されたコンタクタ3nの接触圧力を他のコンタクタ3の接触圧力と揃えることができる。   Further, as shown in FIGS. 35 and 36, no protrusion 32a is formed in the region where the slit 2d is formed. In FIG. 35, the band member 34 and the protrusion 32a following the band member 34 are also formed in the corner region 2f, but the band member 34 and the protrusion 32a are divided by the slit 2d. For this reason, since load transmission from the corner | angular area | region 2f to the contactor 3n arrange | positioned at the edge part of contactor group 3A, 3B can be prevented or suppressed, the contact pressure of the contactor 3n arrange | positioned at an edge part is reduced. The contact pressure of the other contactor 3 can be made uniform.

ところで、図27に示すように、帯部材34および突出部32aは、平面視において四角形を成すコンタクタ配置領域2cに対して、各コンタクタ群3A、3B、3C、3Dよりも内側、および各コンタクタ群3A、3B、3C、3Dよりも外側にそれぞれ形成されている。そして図35に示すように、外側に配置される帯部材34および突出部32aはスリット2dを形成する領域と平面視において重なるので、スリット2dにより分断されている。一方、内側に配置される帯部材34および突出部32aはスリット2dを形成する領域と平面視において重ならないので、スリット2dにより分断されている。図34に示すように、各コンタクタ群に接続された複数の配線23や他のスリット2dと交差することを避けるため、各コンタクタ群3A、3Bからコンタクタ配置領域2c(図27参照)の内側(中央方向)に向かうスリット2dの長さは、コンタクタ群3A、3Bからコンタクタ配置領域2cの外側(外縁方向)に向かうスリット2dの長さよりも短くなっている。このため、図35に示すように、内側に配置される帯部材34および突出部32aはスリット2dを形成する領域と平面視において重ならない。このような場合には、図35に示すようにコンタクタ群3Aに沿って配置される内側の帯部材34とコンタクタ群3Bに沿って配置される内側の帯部材34を連結しても良い。特に、図35に示すようにコンタクタ群3A、3Bの長さが長くなり、これらに沿って配置される内側の帯部材34が重なる場合には、これらを連結した方が、荷重を分散させる観点から好ましい。   By the way, as shown in FIG. 27, the band member 34 and the projecting portion 32a are located on the inner side of the contactor groups 3A, 3B, 3C, and 3D and the contactor groups with respect to the contactor arrangement region 2c forming a quadrangle in plan view. It is formed outside 3A, 3B, 3C and 3D, respectively. As shown in FIG. 35, the band member 34 and the protruding portion 32a arranged on the outside overlap with the region where the slit 2d is formed in plan view, and thus are separated by the slit 2d. On the other hand, the band member 34 and the protruding portion 32a arranged on the inner side do not overlap with the area where the slit 2d is formed in plan view, and thus are separated by the slit 2d. As shown in FIG. 34, in order to avoid crossing a plurality of wirings 23 and other slits 2d connected to each contactor group, the inside of the contactor arrangement region 2c (see FIG. 27) from each contactor group 3A, 3B (see FIG. 27) The length of the slit 2d toward the center direction is shorter than the length of the slit 2d toward the outer side (outer edge direction) of the contactor arrangement region 2c from the contactor groups 3A and 3B. For this reason, as shown in FIG. 35, the band member 34 and the projecting portion 32a arranged on the inner side do not overlap with the region where the slit 2d is formed in plan view. In such a case, as shown in FIG. 35, the inner band member 34 arranged along the contactor group 3A and the inner band member 34 arranged along the contactor group 3B may be connected. In particular, as shown in FIG. 35, when the lengths of the contactor groups 3A and 3B are increased and the inner belt members 34 arranged along these contact with each other, the connection of them makes it possible to distribute the load. To preferred.

<突出部周辺構造の好ましい態様>
次に、図27〜図35に示す突出部32a周辺の好ましい態様について説明する。
<Preferred embodiment of projecting portion peripheral structure>
Next, a preferable aspect around the protrusion 32a shown in FIGS.

まず、本実施の形態では、図29に示すように平面視において、コンタクタ群3Aの両隣に、コンタクタ群3Aに沿って延在するように、それぞれ突出部32aが配置されている。図29の変形例としては、コンタクタ群3Aの両隣のうち、いずれか一方に突出部32aを配置する態様とすることもできる(図示は省略)。この場合、突出部32aの方がコンタクタ3上の領域30aよりも高い位置に配置されるので、領域30a上におけるエラストマ4c(図32参照)の流動量を例えば図13に示す薄膜シート100よりは、低減することができる。また、突出部32aをコンタクタ群3Aの延在方向(配列方向)に沿って延在させることにより、突出部32aに伝達された荷重を、突出部32aの隣に配置された複数のコンタクタ3に分散させることができる。したがって、図13に示す比較例よりは、各コンタクタ3の接触圧力のばらつきを低減することができる。ただし、押圧部4(図32参照)からコンタクタ3に至る荷重の伝達経路に、突出部32aをより確実に介在させる観点からは、図29に示すように、コンタクタ群3Aの両隣にそれぞれ突出部32aを配置することが好ましい。特に、図29のように一つのコンタクタ群3Aにコンタクタ3を複数列で配置する場合には、突出部32aから遠い列のコンタクタ3において、接触圧力にばらつきが生じる懸念があるので、コンタクタ群3Aの両隣にそれぞれ突出部32aを配置することが特に好ましい。   First, in the present embodiment, as shown in FIG. 29, the protrusions 32a are arranged on both sides of the contactor group 3A so as to extend along the contactor group 3A in plan view. As a modified example of FIG. 29, it is possible to adopt a mode in which the protruding portion 32a is arranged on either one of the adjacent sides of the contactor group 3A (not shown). In this case, since the protruding portion 32a is arranged at a position higher than the region 30a on the contactor 3, the amount of flow of the elastomer 4c (see FIG. 32) on the region 30a is larger than that of the thin film sheet 100 shown in FIG. , Can be reduced. Further, by extending the projecting portion 32a along the extending direction (arrangement direction) of the contactor group 3A, the load transmitted to the projecting portion 32a is applied to the plurality of contactors 3 arranged next to the projecting portion 32a. Can be dispersed. Therefore, the variation of the contact pressure of each contactor 3 can be reduced as compared with the comparative example shown in FIG. However, from the viewpoint of more reliably interposing the protruding portion 32a in the load transmission path from the pressing portion 4 (see FIG. 32) to the contactor 3, as shown in FIG. 29, the protruding portions are adjacent to both sides of the contactor group 3A. It is preferable to arrange 32a. In particular, when the contactors 3 are arranged in a plurality of rows in one contactor group 3A as shown in FIG. 29, there is a concern that the contact pressure may vary in the row of contactors 3 far from the protrusion 32a. It is particularly preferable that the protrusions 32a are arranged on both sides of each.

また、押圧部4(図32参照)からコンタクタ3に至る荷重の伝達経路に、突出部32aをより確実に介在させる観点から、突出部32aは、エラストマ4cやポリイミドシート4fよりも硬い(難変形性である)ことが好ましい。また、突出部32aが受けた荷重の複数のコンタクタ3への分散性を向上させる観点から、突出部32aは、ポリイミド膜25、26(図30参照)よりも剛性を高くすることが好ましい。このような条件を満たすため、本実施の形態では、図30に示すようにポリイミド膜33とポリイミド膜25の間に、金属膜から成る帯部材34を形成し、帯部材34に倣って突出部32aが形成される構造としている。帯部材34は、配線23と同じ材料から成る。すなわち、帯部材34は、下層から金属膜34aおよび金属膜34bが順次積層された積層膜となっている。金属膜34aは、帯部材34を形成するための下地金属膜であって、例えば、膜厚0.1μm程度のクロム膜および膜厚1μm程度の銅膜を順次スパッタリング法または蒸着法によって堆積することによって成膜することができる。また、金属膜34bは、帯部材34に必要な膜厚を確保するための主たる金属膜であって、例えば、銅膜、または銅膜およびニッケル膜を下層から順次堆積した積層膜を例示することができる。このように金属膜34a、34bから成る帯部材34は、エラストマ4cやポリイミドシート4fよりも硬い(難変形性である)ので、押圧部4(図32参照)からコンタクタ3に至る荷重の伝達経路に、突出部32aをより確実に介在させることができる。また、帯部材34は、ポリイミド膜25、26よりも剛性が高い金属膜34a、34bから成るので、突出部32aが受けた荷重の複数のコンタクタ3への分散性を向上させることができる。なお、本実施の形態では、帯部材34は、配線23やコンタクタ3とは電気的に接続されないため、帯部材34には導電性は要求されない。したがって、エラストマ4cやポリイミドシート4fよりも硬い材料、あるいは、ポリイミド膜25、26よりも剛性が高い材料であれば、帯部材34を、例えば樹脂材料により構成することもできる。また、帯部材34をポリイミド膜25、26よりも剛性が高い材料で構成することにより、薄膜シート32を押圧部4(図6参照)により押圧した際に、薄膜シート32に皺が発生することを抑制できる。   In addition, the protrusion 32a is harder than the elastomer 4c and the polyimide sheet 4f from the viewpoint of more reliably interposing the protrusion 32a in the load transmission path from the pressing portion 4 (see FIG. 32) to the contactor 3. Preferably). Further, from the viewpoint of improving the dispersibility of the load received by the protrusion 32a to the plurality of contactors 3, the protrusion 32a preferably has higher rigidity than the polyimide films 25 and 26 (see FIG. 30). In order to satisfy such a condition, in the present embodiment, as shown in FIG. 30, a band member 34 made of a metal film is formed between the polyimide film 33 and the polyimide film 25, and the protruding portion follows the band member 34. 32a is formed. The band member 34 is made of the same material as the wiring 23. That is, the band member 34 is a laminated film in which the metal film 34a and the metal film 34b are sequentially laminated from the lower layer. The metal film 34a is a base metal film for forming the band member 34. For example, a chromium film having a thickness of about 0.1 μm and a copper film having a thickness of about 1 μm are sequentially deposited by a sputtering method or a vapor deposition method. Can be formed. Further, the metal film 34b is a main metal film for securing a film thickness necessary for the band member 34. For example, a copper film or a laminated film in which a copper film and a nickel film are sequentially deposited from the lower layer is exemplified. Can do. As described above, the band member 34 formed of the metal films 34a and 34b is harder than the elastomer 4c and the polyimide sheet 4f (is hardly deformable), and therefore, a load transmission path from the pressing portion 4 (see FIG. 32) to the contactor 3. In addition, the protruding portion 32a can be more reliably interposed. Further, since the band member 34 is made of the metal films 34a and 34b having higher rigidity than the polyimide films 25 and 26, the dispersibility of the load received by the protrusion 32a to the plurality of contactors 3 can be improved. In the present embodiment, since the band member 34 is not electrically connected to the wiring 23 or the contactor 3, the band member 34 is not required to have conductivity. Therefore, the band member 34 can be made of, for example, a resin material as long as it is a material harder than the elastomer 4c and the polyimide sheet 4f, or a material higher in rigidity than the polyimide films 25 and 26. Moreover, when the belt member 34 is made of a material having higher rigidity than the polyimide films 25 and 26, wrinkles are generated in the thin film sheet 32 when the thin film sheet 32 is pressed by the pressing portion 4 (see FIG. 6). Can be suppressed.

また、複数のコンタクタ3に分散して荷重を伝達する機能からは、例えば図30に示す帯部材34の側面(スリット2d側の側面、端面)がスリット2dにおいてポリイミド膜33から露出する構成とすることもできる。ただし、帯部材34の一部が露出すると、帯部材34が腐食しやすくなる。そこで、これを防止する観点からは、図30に示すように、スリット2dの隣に配置される帯部材34のスリット2d側の側面は、ポリイミド膜33により覆われていることが好ましい。   Further, from the function of transmitting the load in a distributed manner to the plurality of contactors 3, for example, the side surface (the side surface and the end surface on the slit 2d side) of the band member 34 shown in FIG. 30 is exposed from the polyimide film 33 in the slit 2d. You can also However, if a part of the belt member 34 is exposed, the belt member 34 is easily corroded. Therefore, from the viewpoint of preventing this, as shown in FIG. 30, it is preferable that the side surface on the slit 2 d side of the band member 34 disposed adjacent to the slit 2 d is covered with a polyimide film 33.

また、薄膜シート32のスリット2dは、前記実施の形態と同様に、例えば、薄膜シート32の主面2aおよび裏面2bのうち、一方の面から他方の面に向かってレーザ光を照射することにより形成することができる(レーザ照射工程)。ただし、本実施の形態では、金属膜からなる帯部材34を形成するので、以下の態様が好ましい。図37は、図17に示す組立工程の変形例を示す拡大断面図、図38は図18に示す組み立て工程の変形例を示す拡大断面図である。例えば、図17の変形例である図37に示すように、配線層24a上に最上層の配線層24bを積層し、さらに、金属膜34a、34b(図30参照)からなる帯部材34およびこれを覆うポリイミド膜33を積層する。その後、基板40、導電膜41、および薄膜42、43を取り除く前に、薄膜シート32の裏面2b側からレーザ光LZを照射して形成することができる。また、例えば、図18の変形例である図38に示すように、薄膜シート32を図6に示す配線基板1に接続し、保持させた後、薄膜シート32の裏面2b側から押圧し(前記シート引き伸ばし工程)、薄膜シート32を引き伸ばした状態で、主面2a側からレーザ光LZを照射して形成することができる。   In addition, the slit 2d of the thin film sheet 32 is irradiated with laser light from one surface to the other surface, for example, of the main surface 2a and the back surface 2b of the thin film sheet 32 as in the above embodiment. It can be formed (laser irradiation process). However, in this embodiment, since the band member 34 made of a metal film is formed, the following mode is preferable. 37 is an enlarged cross-sectional view showing a modification of the assembly process shown in FIG. 17, and FIG. 38 is an enlarged cross-sectional view showing a modification of the assembly process shown in FIG. For example, as shown in FIG. 37 which is a modified example of FIG. 17, the uppermost wiring layer 24b is laminated on the wiring layer 24a, and the band member 34 including the metal films 34a and 34b (see FIG. 30) and the same. A polyimide film 33 that covers is laminated. Thereafter, before removing the substrate 40, the conductive film 41, and the thin films 42 and 43, the thin film sheet 32 can be formed by irradiating the laser beam LZ from the back surface 2b side. Further, for example, as shown in FIG. 38 which is a modified example of FIG. 18, after the thin film sheet 32 is connected to and held on the wiring board 1 shown in FIG. 6, the thin film sheet 32 is pressed from the back surface 2b side (see above). Sheet stretching step), the thin film sheet 32 can be stretched and irradiated with laser light LZ from the main surface 2a side.

ここで、図37、図38のいずれの場合においても、レーザ光LZを照射する領域、すなわち、スリット2dを形成する領域には、帯部材34は形成されていないことが好ましい。レーザ光LZを照射する領域に金属膜からなる帯部材34が形成されている場合であっても、ポリイミド膜25、33にスリット2dを形成する場合よりも高いエネルギーのレーザ光LZを照射すればこれを切断することができる。しかし、金属膜からなる帯部材34を切断するために必要な高エネルギーのレーザ光LZをポリイミド膜25、33に照射すると、過剰に加工される場合がある。そこで、レーザ照射工程での加工不良を防止ないしは抑制する観点から、レーザ光LZを照射する領域、すなわち、スリット2dを形成する領域には、帯部材34は形成されていないことが好ましい。このような態様でレーザ照射工程を行うため、例えば本実施の形態では、金属膜34a、34b(図30参照)からなる帯部材34を形成する工程において、スリットを形成する予定領域に、予めマスク(図示は省略)を配置した状態で帯部材34を形成する。これにより、マスクを取り除いた後で、帯部材34を覆うポリイミド膜33を積層すれば、図37、図38に示すように、レーザ光LZを照射する領域には、帯部材34は形成されていない薄膜シート32が得られる。また、これにより、図30に示すように、スリット2dの隣に配置される帯部材34のスリット2d側の側面が、ポリイミド膜33により覆われた構造となる。   Here, in any of FIGS. 37 and 38, it is preferable that the band member 34 is not formed in the region where the laser light LZ is irradiated, that is, the region where the slit 2d is formed. Even when the band member 34 made of a metal film is formed in the region to be irradiated with the laser beam LZ, if the laser beam LZ having higher energy than that in the case where the slits 2d are formed in the polyimide films 25 and 33 is irradiated. This can be cut. However, if the polyimide films 25 and 33 are irradiated with the high-energy laser light LZ necessary for cutting the band member 34 made of a metal film, the film may be processed excessively. Therefore, from the viewpoint of preventing or suppressing processing defects in the laser irradiation process, it is preferable that the band member 34 is not formed in the region irradiated with the laser light LZ, that is, the region where the slit 2d is formed. In order to perform the laser irradiation process in this manner, in this embodiment, for example, in the process of forming the band member 34 made of the metal films 34a and 34b (see FIG. 30), a mask is previously formed in a region where a slit is to be formed. The band member 34 is formed in a state where (not shown) is arranged. Thus, if the polyimide film 33 covering the band member 34 is laminated after removing the mask, the band member 34 is not formed in the region irradiated with the laser beam LZ as shown in FIGS. No thin film sheet 32 is obtained. As a result, as shown in FIG. 30, the side surface on the slit 2 d side of the band member 34 arranged next to the slit 2 d is covered with the polyimide film 33.

なお、図38に示す組み立て工程によれば、前記実施の形態1で説明した図18に示す組み立て工程と同様に、レーザ照射領域のポリイミドシート4fおよびエラストマ4cの一部まで達する開口部が形成される。また、エラストマ4cを貫通する開口部が形成される場合もある。   Incidentally, according to the assembling process shown in FIG. 38, the opening reaching the polyimide sheet 4f and the elastomer 4c in the laser irradiation region is formed as in the assembling process shown in FIG. 18 described in the first embodiment. The Also, an opening that penetrates the elastomer 4c may be formed.

また、図30〜図38では、帯部材34をポリイミド膜33で覆う構成としたが、変形例として図39に示す薄膜シート36のように、帯部材34が薄膜シート32の裏面2b側に露出した構造とすることもできる。図39は、図30に示す薄膜シートの変形例を示す拡大断面図である。図39に示す薄膜シート36では、図30に示すポリイミド膜33を形成せず、最上層に配置されるポリイミド膜25の上面が薄膜シート32の裏面2bとなっている。この場合、ポリイミド膜25上に形成される帯部材34が、突出部32aとなる。ただし、帯部材34やポリイミドシート4f(図32参照)を保護する観点からは、図30に示すように、帯部材34を保護膜としてのポリイミド膜33で覆う方が好ましい。例えば、帯部材34の腐食やポリイミド膜25からの剥離を防止ないしは抑制できる。また例えば、帯部材34と直接擦れることによるポリイミドシート4f(図32参照)の破損を防止できる。   30 to 38, the band member 34 is covered with the polyimide film 33. However, as a modification, the band member 34 is exposed on the back surface 2b side of the thin film sheet 32 as in the thin film sheet 36 shown in FIG. The structure can also be made. FIG. 39 is an enlarged cross-sectional view showing a modification of the thin film sheet shown in FIG. In the thin film sheet 36 shown in FIG. 39, the polyimide film 33 shown in FIG. 30 is not formed, and the upper surface of the polyimide film 25 arranged in the uppermost layer is the back surface 2b of the thin film sheet 32. In this case, the band member 34 formed on the polyimide film 25 becomes the protruding portion 32a. However, from the viewpoint of protecting the band member 34 and the polyimide sheet 4f (see FIG. 32), it is preferable to cover the band member 34 with a polyimide film 33 as a protective film as shown in FIG. For example, corrosion of the belt member 34 and peeling from the polyimide film 25 can be prevented or suppressed. Further, for example, damage to the polyimide sheet 4f (see FIG. 32) due to direct rubbing with the belt member 34 can be prevented.

また、図30〜図38では、薄膜シート32の裏面2bのコンタクタ3上の領域30aが周囲の領域30bよりも高くなっている例を示した。しかし、変形例として図40に示す薄膜シート38のように、平坦化された裏面2bに突出部32aを形成する構造とすることもできる。図40は、図30に示す薄膜シートの他の変形例を示す拡大断面図である。図40に示す薄膜シート38によれば、図30〜図38に示す薄膜シート32と同様に突出部32aを形成することにより、突出部32aで受けた荷重を複数のコンタクタ3に分散して伝達することができるので、各コンタクタ3の接触圧力のばらつきを低減することができる。   30 to 38 show an example in which the region 30a on the contactor 3 on the back surface 2b of the thin film sheet 32 is higher than the surrounding region 30b. However, as a modification, a structure in which the protruding portion 32a is formed on the flattened back surface 2b as in a thin film sheet 38 shown in FIG. 40 is an enlarged cross-sectional view showing another modification of the thin film sheet shown in FIG. According to the thin film sheet 38 shown in FIG. 40, the protrusions 32a are formed similarly to the thin film sheet 32 shown in FIGS. 30 to 38, whereby the load received by the protrusions 32a is distributed and transmitted to the plurality of contactors 3. Therefore, the variation in contact pressure of each contactor 3 can be reduced.

また、突出部32aで荷重を受けるためには、突出部32aの高さがコンタクタ配置領域2c(図9参照)の裏面2bにおいて、最も高い位置となるような厚さが好ましい。このため、帯部材34の厚さは、配線23の厚さ以上とすることが好ましい。特に好ましくは、図30に示すように、配線23よりも帯部材34を厚く形成することが好ましい。   Moreover, in order to receive a load by the protrusion part 32a, the thickness from which the height of the protrusion part 32a becomes the highest position in the back surface 2b of the contactor arrangement | positioning area | region 2c (refer FIG. 9) is preferable. For this reason, the thickness of the band member 34 is preferably equal to or greater than the thickness of the wiring 23. Particularly preferably, it is preferable to form the band member 34 thicker than the wiring 23 as shown in FIG.

また、図29に示すように、コンタクタ群3Aの両隣に帯部材34を配置する場合には、平面視において、帯部材34とコンタクタ群3Aとの間の距離を等距離にすることが好ましい。例えば、図29では、2本の帯部材のうち、コンタクタ群3Aの一方の隣に配置される帯部材34からコンタクタ群3Aまでの距離L1は、コンタクタ群3Aの他方の隣に配置される帯部材34からコンタクタ群3Aまでの距離L2と等しくなっている。また、図29に示すように、距離L1と距離L2は、一つのコンタクタ群3Aの延在方向(配列方向)において一定である。これにより、複数のコンタクタ3と突出部32aの距離を略一定に保つことができるので、突出部32aが受けた荷重をバランス良く複数のコンタクタに分散させることができる。また、特に好ましい距離L1と距離L2の具体的な値は、コンタクタ3の大きさ(平面寸法)に応じて変化するが、本実施の形態では、距離L1、L2は、一つのコンタクタ3の幅に対して0.5倍以上、2倍以下としている。例えば、コンタクタ3の幅(平面視において、コンタクタ群3Aの延在方向(配列方向)と直交する方向の長さ)が約50μmであるのに対し、距離L1、L2は約25μm以上100μm以下の任意の値としている。距離L1、L2の値が極端に大きくなると、裏面2bのコンタクタ3上の領域30aが押圧部4(図32参照)からの荷重を受け易くなり、突出部32aを介さない荷重成分が生じる。一方、距離L1、L2の値が極端に小さくなると、突出部32aで受けた荷重を複数のコンタクタ3に分散する際に、分散性のばらつきが生じ易くなる。このため、距離L1、L2は、一つのコンタクタ3の幅に対して0.5倍以上、2倍以下とすることが特に好ましい。   Further, as shown in FIG. 29, when the band member 34 is arranged on both sides of the contactor group 3A, it is preferable that the distance between the band member 34 and the contactor group 3A is equal in plan view. For example, in FIG. 29, of the two band members, the distance L1 from the band member 34 arranged next to one of the contactor groups 3A to the contactor group 3A is the band arranged next to the other of the contactor groups 3A. It is equal to the distance L2 from the member 34 to the contactor group 3A. As shown in FIG. 29, the distance L1 and the distance L2 are constant in the extending direction (arrangement direction) of one contactor group 3A. Thereby, since the distance of the some contactor 3 and the protrusion part 32a can be kept substantially constant, the load which the protrusion part 32a received can be disperse | distributed to a several contactor with sufficient balance. Further, specific values of the particularly preferable distance L1 and distance L2 vary depending on the size (planar dimension) of the contactor 3, but in the present embodiment, the distances L1 and L2 are the widths of one contactor 3. However, it is 0.5 times or more and 2 times or less. For example, the width of the contactor 3 (the length in the direction orthogonal to the extending direction (arrangement direction) of the contactor group 3A in plan view) is about 50 μm, whereas the distances L1 and L2 are about 25 μm to 100 μm. It is an arbitrary value. When the values of the distances L1 and L2 become extremely large, the region 30a on the contactor 3 on the back surface 2b is likely to receive a load from the pressing portion 4 (see FIG. 32), and a load component that does not pass through the protruding portion 32a is generated. On the other hand, when the values of the distances L1 and L2 are extremely small, dispersion of dispersibility is likely to occur when the load received by the protrusions 32a is distributed to the plurality of contactors 3. For this reason, it is particularly preferable that the distances L1 and L2 be 0.5 times or more and 2 times or less with respect to the width of one contactor 3.

また、図29に示すように、コンタクタ群3Aの両隣に帯部材34を配置する場合には、平面視において、各帯部材34の帯幅を揃えることが好ましい。例えば、図29では、2本の帯部材34のうち、コンタクタ群3Aの一方の隣に配置される帯部材34の帯幅W1と、コンタクタ群3Aの他方の隣に配置される帯部材34の帯幅W2は等しくなっている。また、帯幅W1と帯幅W2は、一つのコンタクタ群3Aの延在方向(配列方向)において一定である。これにより、各突出部32aで受ける荷重量が同程度とすることができる。また、押圧部4(図32参照)から突出部32aを介して複数のコンタクタ3に伝達される荷重が、接触圧力を決定する主たる荷重となるようにするためには、帯幅W1、W2は広くすることが好ましい。本実施の形態では、帯幅W1、W2は下層に配置される配線23(図10参照)の配線幅よりも広く、一つのコンタクタ3の幅と同程度にしている。例えば、図10に示す配線23の配線幅(コンタクタ3上に延在する領域の配線幅)が約20〜25μmであるのに対し、帯幅W1、W2は約40〜60μm程度としている。つまり、帯幅W1、W2はコンタクタ3の幅(平面視において、コンタクタ群3Aの延在方向(配列方向)と直交する方向の長さ)と同程度になっている。このように、帯幅W1、W2を広く形成することにより、突出部32aを介さずに複数のコンタクタ3に伝達される荷重の影響を低減することができる。なお、帯幅W1、W2は、一つのコンタクタ3の幅と同程度以上とすれば、突出部32aを介さずに複数のコンタクタ3に伝達される荷重の影響を低減することができるので、帯幅W1、W2の上限は特に限定されない。したがって、例えば、薄膜シート32を押圧部4(図6参照)により押圧した際にコンタクタ配置領域2c(図27参照)を弛みなく広げる観点、あるいは、薄膜シート32やプローブカードPRC(図6参照)を組立てる工程でのハンドリングの観点などから適宜選択することができる。   As shown in FIG. 29, when the band members 34 are arranged on both sides of the contactor group 3A, it is preferable that the band widths of the band members 34 are made uniform in a plan view. For example, in FIG. 29, of the two band members 34, the band width W1 of the band member 34 arranged next to one of the contactor groups 3A and the band member 34 arranged next to the other of the contactor groups 3A. The band width W2 is equal. The band width W1 and the band width W2 are constant in the extending direction (arrangement direction) of one contactor group 3A. Thereby, the load amount received by each protrusion part 32a can be made comparable. Further, in order to make the load transmitted from the pressing portion 4 (see FIG. 32) to the plurality of contactors 3 via the protruding portions 32a become the main loads that determine the contact pressure, the band widths W1 and W2 are: It is preferable to make it wide. In the present embodiment, the band widths W1 and W2 are wider than the wiring width of the wiring 23 (see FIG. 10) disposed in the lower layer, and are set to be approximately the same as the width of one contactor 3. For example, the wiring width of the wiring 23 shown in FIG. 10 (the wiring width of the region extending on the contactor 3) is about 20 to 25 μm, whereas the band widths W1 and W2 are about 40 to 60 μm. That is, the band widths W1 and W2 are approximately the same as the width of the contactor 3 (the length in the direction orthogonal to the extending direction (arrangement direction) of the contactor group 3A in plan view). In this way, by forming the band widths W1 and W2 wide, it is possible to reduce the influence of the load transmitted to the plurality of contactors 3 without using the protrusions 32a. If the band widths W1 and W2 are set to be equal to or larger than the width of one contactor 3, the influence of the load transmitted to the plurality of contactors 3 without passing through the protrusions 32a can be reduced. The upper limits of the widths W1 and W2 are not particularly limited. Therefore, for example, when the thin film sheet 32 is pressed by the pressing portion 4 (see FIG. 6), the contactor arrangement region 2c (see FIG. 27) is expanded without slack, or the thin film sheet 32 and the probe card PRC (see FIG. 6). Can be appropriately selected from the viewpoint of handling in the process of assembling.

また、図28および図29に示すように、コンタクタ群3Aには、複数のコンタクタ3が、コンタクタ群3Aの延在方向(配列方向)に沿って複数列(2列)で配置されている。これは、検査対象であるチップ領域10a(図19参照)におけるパッド11(図19参照)の配列パターンに対応させるためである。このように、一つのコンタクタ群3Aに複数列でコンタクタ3を配置する場合、図29の変形例として、第1列目のコンタクタ3と第2列目のコンタクタ3の間に、さらに帯部材34(突出部32a)を配置することも考えられる。すなわち、コンタクタ群3Aの延在方向(配列方向)に沿って3本以上の帯部材34(突出部32a)を配置する構造とすることもできる。ただし、図29に示すように、第1列目のコンタクタ3と第2列目のコンタクタ3間の距離が短い場合、各列のコンタクタ3の間に帯部材34を配置すると、間に配置した帯部材34とコンタクタ3の距離が短くなり、各コンタクタ3間の接触圧力のばらつきが十分に低減できなくなる虞がある。また、半導体チップ10(図4参照)の平面積の小型化の観点からは、パッド11(図4参照)を複数列で配置する場合には、第1列目のパッド11と第2列目のパッド11の距離を近づけて配置することが好ましい。そこで、図29に示すように、複数のコンタクタ3が、コンタクタ群3Aの延在方向(配列方向)に沿って複数列(2列)で配置される場合であっても、複数列で配置されるコンタクタ3の間には、帯部材34は配置しないことがより好ましい。この場合でも、第1列目のコンタクタ3と第2列目のコンタクタ3間の距離が短ければ(図29では約58μm)、コンタクタ群3Aの両隣に配置された2本の帯部材34の間に配置された各列のコンタクタ3にそれぞれ荷重を分散して伝達することができるので、接触圧力のばらつきを低減することができる。もちろん、第1列目のコンタクタ3と第2列目のコンタクタ3間の距離が長い(例えば、一つのコンタクタ3の幅の2倍以上)場合には、第1列目のコンタクタ3と第2列目のコンタクタ3の間に、さらに帯部材34(突出部32a)を配置することができる。   As shown in FIGS. 28 and 29, in the contactor group 3A, a plurality of contactors 3 are arranged in a plurality of rows (two rows) along the extending direction (arrangement direction) of the contactor group 3A. This is to correspond to the arrangement pattern of the pads 11 (see FIG. 19) in the chip area 10a (see FIG. 19) to be inspected. As described above, when the contactors 3 are arranged in a plurality of rows in one contactor group 3A, as a modification of FIG. 29, a band member 34 is further provided between the contactors 3 in the first row and the contactors 3 in the second row. It is also conceivable to arrange the (projecting part 32a). That is, it is also possible to adopt a structure in which three or more belt members 34 (projections 32a) are arranged along the extending direction (arrangement direction) of the contactor group 3A. However, as shown in FIG. 29, when the distance between the contactor 3 in the first row and the contactor 3 in the second row is short, the belt member 34 is arranged between the contactors 3 in each row. There is a possibility that the distance between the belt member 34 and the contactor 3 is shortened, and the variation in contact pressure between the contactors 3 cannot be sufficiently reduced. Further, from the viewpoint of reducing the planar area of the semiconductor chip 10 (see FIG. 4), when the pads 11 (see FIG. 4) are arranged in a plurality of rows, the first row of pads 11 and the second row. It is preferable to arrange the pads 11 close to each other. Therefore, as shown in FIG. 29, even when the contactors 3 are arranged in a plurality of rows (two rows) along the extending direction (arrangement direction) of the contactor group 3A, they are arranged in a plurality of rows. More preferably, the band member 34 is not disposed between the contactors 3. Even in this case, if the distance between the contactor 3 in the first row and the contactor 3 in the second row is short (in FIG. 29, about 58 μm), the distance between the two belt members 34 arranged on both sides of the contactor group 3A is small. Since the load can be distributed and transmitted to the contactors 3 in each row arranged in the row, variation in contact pressure can be reduced. Of course, when the distance between the contactor 3 in the first row and the contactor 3 in the second row is long (for example, more than twice the width of one contactor 3), the contactor 3 in the first row and the second contactor 3 A band member 34 (projecting portion 32a) can be further disposed between the contactors 3 in the row.

また、図27に示す薄膜シート32は、四角形を成すコンタクタ配置領域2cの各辺に沿って配置される複数のコンタクタ群のうち、図29に示すコンタクタ群3A以外のコンタクタ群3B、3C、3Dにもそれぞれ複数のコンタクタ3が配置されている。図27に示すように、コンタクタ群3Aと交差(直交)する辺に沿って配置されるコンタクタ群Bには、複数のコンタクタ3bが、コンタクタ群3Bの延在方向(配列方向)に沿って複数列(2列)で配置されている。また、コンタクタ群3Aと対向する辺に沿って配置されるコンタクタ群Bには、複数のコンタクタ3cが、コンタクタ群3Cの延在方向(配列方向)に沿って複数列(2列)で配置されている。また、コンタクタ群3Bと対向する辺に沿って配置されるコンタクタ群Dには、複数のコンタクタ3dが、コンタクタ群3Dの延在方向(配列方向)に沿って複数列(2列)で配置されている。そして、コンタクタ群3B、3C、3Dの両隣には、コンタクタ群3Aの両隣と同様に、それぞれ帯部材34およびこれに倣った突出部32aが配置されている。このように、コンタクタ配置領域2cの各辺に沿ってそれぞれコンタクタ群3A、3B、3C、3Dを配置する場合には、各コンタクタ群3A、3B、3C、3Dの両隣にそれぞれ配置される帯部材34間の距離L3(図29参照)を等しくすることが好ましい。各帯部材34間の距離L3を等しくすることにより、各コンタクタ群3A、3B、3C、3Dのそれぞれにおいて、距離L1、L2(図29参照)を揃えることができる。この結果、各コンタクタ群3A、3B、3C、3Dに配置されるコンタクタ3a、3b、3c、3d間の接触圧力のばらつきを低減することができる。   In addition, the thin film sheet 32 shown in FIG. 27 includes contactor groups 3B, 3C, and 3D other than the contactor group 3A shown in FIG. 29 among a plurality of contactor groups arranged along each side of the quadrangular contactor arrangement region 2c. In addition, a plurality of contactors 3 are also arranged. As shown in FIG. 27, the contactor group B arranged along the side intersecting (orthogonal) with the contactor group 3A includes a plurality of contactors 3b along the extending direction (arrangement direction) of the contactor group 3B. They are arranged in rows (2 rows). Further, in the contactor group B arranged along the side facing the contactor group 3A, a plurality of contactors 3c are arranged in a plurality of rows (two rows) along the extending direction (arrangement direction) of the contactor group 3C. ing. In the contactor group D arranged along the side facing the contactor group 3B, a plurality of contactors 3d are arranged in a plurality of rows (two rows) along the extending direction (arrangement direction) of the contactor group 3D. ing. Further, on both sides of the contactor groups 3B, 3C, and 3D, similarly to both sides of the contactor group 3A, the band members 34 and the protruding portions 32a corresponding thereto are respectively arranged. Thus, when arrange | positioning contactor group 3A, 3B, 3C, 3D along each edge | side of the contactor arrangement | positioning area | region 2c, respectively, the strip | belt member arrange | positioned on both sides of each contactor group 3A, 3B, 3C, 3D, respectively. It is preferable to make the distance L3 (refer FIG. 29) between 34 equal. By making the distance L3 between the belt members 34 equal, the distances L1 and L2 (see FIG. 29) can be made uniform in each of the contactor groups 3A, 3B, 3C, and 3D. As a result, it is possible to reduce variations in contact pressure between the contactors 3a, 3b, 3c, and 3d arranged in the contactor groups 3A, 3B, 3C, and 3D.

また、帯部材34および突出部32aの全体構造として、図41に示すように、コンタクタ群3A、3B、3C、3Dの内側および外側に配置された複数の帯部材34はコンタクタ配置領域2cの各辺に沿って、それぞれ環状に配置されている。図41は、図29に示す帯部材の全体構造と、コンタクタ群との相対的位置関係を模式的に示す拡大平面図である。図41では、コンタクタ群3A、3B、3C、3Dは平面視において四辺形を構成する。そして、各コンタクタ群3A、3B、3C、3Dに沿って配置される帯部材34のそれぞれは、平面視において、四辺形の内側に配置される内側環状体28aと、前記四辺形の外側に配置される外側環状体28bの一部を構成する。言い換えれば、図41では、平面視において四角形を成すコンタクタ配置領域2cの角部領域2fに帯部材34を配置している。   Further, as shown in FIG. 41, as the entire structure of the band member 34 and the protruding portion 32a, a plurality of band members 34 arranged inside and outside the contactor groups 3A, 3B, 3C, and 3D are arranged in each contactor arrangement region 2c. Along each side, they are arranged in a ring shape. FIG. 41 is an enlarged plan view schematically showing the relative positional relationship between the entire structure of the belt member shown in FIG. 29 and the contactor group. In FIG. 41, the contactor groups 3A, 3B, 3C, and 3D form a quadrilateral in plan view. Each of the band members 34 arranged along the contactor groups 3A, 3B, 3C, and 3D is arranged on the inner annular body 28a arranged on the inner side of the quadrilateral and on the outer side of the quadrilateral in plan view. This constitutes a part of the outer annular body 28b. In other words, in FIG. 41, the band member 34 is arranged in the corner area 2f of the contactor arrangement area 2c that forms a quadrangle in plan view.

また、図41に示す帯部材34および突出部32aの全体構造の変形例として、図42に示す薄膜シート37のように、内側環状体28a、外側環状体28bの各角部(角部領域2f)において、帯部材34を配置しない構造とすることができる。図42は、図41に対する変形例を模式的に示す拡大平面図である。図42の薄膜シート37は、コンタクタ配置領域2cの角部領域2fに外側環状体28bの帯部材34および内側環状体28aの帯部材34を配置せず、内側環状体28a、外側環状体28bそれぞれの一部を構成する各帯部材34は互いに独立した部材となっている。この場合、各コンタクタ3(図27参照)の接触圧力をコンタクタ群3A、3B、3C、3Dそれぞれの単位で制御することができる。また、延在方向の変局点となる内側環状体28aの角部に帯部材34を形成しないことにより、各コンタクタ群3A、3B、3C、3Dのそれぞれに沿って配置される帯部材34の相互の影響を低減することができる。   As a modification of the overall structure of the band member 34 and the protrusion 32a shown in FIG. 41, each corner of the inner annular body 28a and the outer annular body 28b (corner region 2f) as in the thin film sheet 37 shown in FIG. ), The belt member 34 may not be disposed. FIG. 42 is an enlarged plan view schematically showing a modification to FIG. In the thin film sheet 37 of FIG. 42, the band member 34 of the outer annular body 28b and the band member 34 of the inner annular body 28a are not disposed in the corner area 2f of the contactor arrangement area 2c, and the inner annular body 28a and the outer annular body 28b are respectively arranged. Each band member 34 constituting a part of each is an independent member. In this case, the contact pressure of each contactor 3 (see FIG. 27) can be controlled in units of contactor groups 3A, 3B, 3C, and 3D. Further, by not forming the band member 34 at the corner of the inner annular body 28a that becomes the inflection point in the extending direction, the band member 34 arranged along each of the contactor groups 3A, 3B, 3C, and 3D. Mutual influence can be reduced.

本実施の形態は、上記した相違点の他の点では前記実施の形態2と同様である。したがって、重複する説明は省略するが、前記実施の形態1や前記実施の形態2で説明した技術について、薄膜シート2や薄膜シート31を薄膜シート32に置き換えて適用することができる。   The present embodiment is the same as the second embodiment except for the differences described above. Therefore, although the overlapping description is omitted, the thin film sheet 2 and the thin film sheet 31 can be replaced with the thin film sheet 32 and applied to the techniques described in the first embodiment and the second embodiment.

(実施の形態4)
前記実施の形態3では、散在領域に配置された複数のコンタクタ3と、密集配置領域に配置された複数のコンタクタ3と、を含む複数のコンタクタ3の接触圧力のばらつきを総合的に低減する技術について説明した。ただし、実施の形態1および実施の形態2で説明した散在配置領域にスリット2dを形成する技術と、実施の形態3で説明した突出部32aを形成する技術は、それぞれ独立して適用することができる。本実施の形態では、前記実施の形態3の変形例として、スリット2dを形成しない実施態様について説明する。なお、本実施の形態は、前記実施の形態3で説明した技術の応用技術なので、前記実施の形態3と重複する説明は極力省略し、前記実施の形態3との相違点を中心に説明する。また、以下で説明する技術は、前記実施の形態1で説明したように、複数のコンタクタ3を一列で配置する場合、および前記実施の形態2で説明したように、複数のコンタクタ3を複数列で配置する場合の双方に適用することができる。本実施の形態では、代表例として前記実施の形態2のように複数列でコンタクタ3を配置した薄膜シートに適用した実施態様について説明する。
(Embodiment 4)
In the third embodiment, a technique for comprehensively reducing variations in contact pressure of a plurality of contactors 3 including a plurality of contactors 3 arranged in a scattered area and a plurality of contactors 3 arranged in a dense arrangement area. Explained. However, the technique for forming the slits 2d in the scattered arrangement region described in the first and second embodiments and the technique for forming the protrusions 32a described in the third embodiment can be applied independently. it can. In the present embodiment, an embodiment in which the slit 2d is not formed will be described as a modification of the third embodiment. Since the present embodiment is an application technique of the technique described in the third embodiment, the description overlapping with the third embodiment is omitted as much as possible, and the description will focus on differences from the third embodiment. . In addition, the technology described below is based on the case where a plurality of contactors 3 are arranged in one row as described in the first embodiment, and the plurality of contactors 3 are arranged in a plurality of rows as described in the second embodiment. This can be applied to both cases. In the present embodiment, an embodiment applied to a thin film sheet in which contactors 3 are arranged in a plurality of rows as in the second embodiment will be described as a representative example.

図43は、図27に対する変形例である薄膜シートのコンタクタ配置領域の拡大平面図である。また、図44は、図43のL部の拡大平面図、図45は、図44に示す薄膜シートの裏面側を示す拡大平面図である。また、図46は、図44のN−N線に沿った断面において、コンタクタとウエハのパッドを接触させた状態を示す拡大断面図である。また、図47は、図45に示す帯部材の全体構造と、コンタクタ群との相対的位置関係を模式的に示す拡大平面図である。また、図48、図49は、それぞれ図47に対する第1または第2の変形例を模式的に示す拡大平面図である。なお、図45に示すM−M線に沿った拡大断面は、前記実施の形態3で説明した図30と同様なので、図示は省略する。また、図45において、突出部32aとコンタクタ3との平面的位置関係を解かり易くするため、図44に示す配線23、ダミー配線26は図示していない。   FIG. 43 is an enlarged plan view of a contactor arrangement region of a thin film sheet which is a modification to FIG. 44 is an enlarged plan view of a portion L in FIG. 43, and FIG. 45 is an enlarged plan view showing the back side of the thin film sheet shown in FIG. FIG. 46 is an enlarged cross-sectional view showing a state in which the contactor and the pad of the wafer are in contact with each other along the line NN in FIG. FIG. 47 is an enlarged plan view schematically showing the relative positional relationship between the entire structure of the belt member shown in FIG. 45 and the contactor group. 48 and 49 are enlarged plan views schematically showing first or second modifications to FIG. 47, respectively. The enlarged cross section along the line MM shown in FIG. 45 is the same as that shown in FIG. 30 described in the third embodiment, and the illustration is omitted. 45, the wiring 23 and the dummy wiring 26 shown in FIG. 44 are not shown in order to facilitate understanding of the planar positional relationship between the protruding portion 32a and the contactor 3.

図43〜図49に示す本実施の形態の薄膜シート39は、前記実施の形態3で説明した薄膜シート32が備えるスリット2dが形成されていない点で、相違する。すなわち、図44、図45、46と前記実施の形態3で説明した図28、図29、図33の比較から判るように、本実施の形態4の薄膜シート39は、散在配置領域(図44に示す領域2n、2k)にスリット2d(図28参照)が形成されていない。また、図44に示すように、平面視において、コンタクタ群3Aの両隣に配置される帯部材34および突出部32aは、スリット2d(図28参照)により分断されず、コンタクタ群3Aの延在方向(配列方向)に沿って連続的に延在するように配置されている。上記以外の点では、薄膜シート39は前記実施の形態3で説明した薄膜シート32と同様である。このように、スリット2dを形成しない薄膜シート39の場合であっても、平面視において、コンタクタ3と離間して突出部32aを配置することにより、コンタクタ3に伝達される荷重のばらつきを低減でき、各コンタクタ3の接触圧力を均一化することができる。また、突出部32aを、コンタクタ群3Aの延在方向(配列方向)に沿って連続的に延在するように配置することにより、突出部32aに伝達された荷重は、2本の突出部32aの間に挟まれた複数のコンタクタ3に分散して伝達される。つまり、2本の突出部32aの間に挟まれた複数のコンタクタ3それぞれの接触圧力のばらつきを低減することができる。例えば、図44において複数のコンタクタ3(図44に示す範囲では11個のコンタクタ3)のそれぞれには、これらのコンタクタ3の両隣に配置された2本の突出部32aから荷重が分散して伝達される。これにより、散在配置領域に配置されるコンタクタ3の接触圧力と、他の領域(例えば密集領域)に配置されるコンタクタ3の接触圧力とを均一化することができる。この結果、前記実施の形態3で説明したような、複数のコンタクタ3それぞれの接触圧力のばらつきに起因する、電気的検査工程での不良を防止ないしは抑制できる。   The thin film sheet 39 of the present embodiment shown in FIGS. 43 to 49 is different in that the slit 2d included in the thin film sheet 32 described in the third embodiment is not formed. That is, as can be seen from a comparison between FIGS. 44, 45, and 46 and FIGS. 28, 29, and 33 described in the third embodiment, the thin film sheet 39 of the fourth embodiment has a scattered arrangement region (FIG. 44). The slits 2d (see FIG. 28) are not formed in the regions 2n and 2k shown in FIG. As shown in FIG. 44, in plan view, the band member 34 and the protrusion 32a arranged on both sides of the contactor group 3A are not divided by the slit 2d (see FIG. 28), and the extending direction of the contactor group 3A It arrange | positions so that it may extend continuously along (array direction). In other respects, the thin film sheet 39 is the same as the thin film sheet 32 described in the third embodiment. As described above, even in the case of the thin film sheet 39 in which the slit 2d is not formed, the variation in the load transmitted to the contactor 3 can be reduced by disposing the protruding portion 32a away from the contactor 3 in plan view. The contact pressure of each contactor 3 can be made uniform. Further, by arranging the protrusions 32a so as to extend continuously along the extending direction (arrangement direction) of the contactor group 3A, the load transmitted to the protrusions 32a is reduced to the two protrusions 32a. Are distributed and transmitted to a plurality of contactors 3 sandwiched between them. That is, it is possible to reduce variations in the contact pressures of the plurality of contactors 3 sandwiched between the two protrusions 32a. For example, in FIG. 44, the load is distributed and transmitted to each of the plurality of contactors 3 (11 contactors 3 in the range shown in FIG. 44) from the two protrusions 32a arranged on both sides of these contactors 3. Is done. Thereby, the contact pressure of the contactor 3 arrange | positioned at a scattered arrangement | positioning area | region and the contact pressure of the contactor 3 arrange | positioned at another area | region (for example, crowded area | region) can be equalize | homogenized. As a result, it is possible to prevent or suppress defects in the electrical inspection process caused by variations in the contact pressure of each of the plurality of contactors 3 as described in the third embodiment.

また、図44に示すようにスリット2dを形成する領域に、突出部32aを残す(スリット2dにより分断しない)構成にした場合、コンタクタ3に伝達される荷重のばらつきを低減でき、各コンタクタ3の接触圧力を均一化することができるとともに、シート引き伸ばし工程において、弛みなく薄膜シート2を引き伸ばす際の阻害要因を取り除くことができる。   Further, as shown in FIG. 44, in the case where the protruding portion 32a is left in the region where the slit 2d is formed (not divided by the slit 2d), variation in the load transmitted to the contactor 3 can be reduced, and the contactor 3 It is possible to make the contact pressure uniform, and it is possible to remove an obstruction factor when the thin film sheet 2 is stretched without slackness in the sheet stretching process.

また、帯部材34および突出部32aの全体構造として、図47に示すように、コンタクタ群3A、3B、3C、3Dの内側に配置された4つの帯部材34はそれぞれ連結して一体化し、コンタクタ群3A、3B、3C、3Dの外側に配置された4つの帯部材34を連結して一体化する構造に適用する場合がある。図47では、コンタクタ群3A、3B、3C、3Dは平面視において四辺形を構成する。そして、各コンタクタ群3A、3B、3C、3Dに沿って配置される帯部材34のそれぞれは、平面視において、四辺形の内側に配置される内側環状体28aと、前記四辺形の外側に配置される外側環状体28bの一部を構成する。このような場合には、各コンタクタ群3A、3B、3C、3Dに沿って配置される突出部32aのそれぞれが受ける荷重が相互に影響するので、特に、各帯部材34間の距離L3、L4、L5、L6を等しくすることが好ましい。   In addition, as shown in FIG. 47, as the entire structure of the band member 34 and the projecting portion 32a, the four band members 34 arranged inside the contactor groups 3A, 3B, 3C, and 3D are connected and integrated, respectively. In some cases, the present invention may be applied to a structure in which four belt members 34 arranged outside the groups 3A, 3B, 3C, and 3D are connected and integrated. In FIG. 47, the contactor groups 3A, 3B, 3C, and 3D form a quadrilateral in plan view. Each of the band members 34 arranged along the contactor groups 3A, 3B, 3C, and 3D is arranged on the inner annular body 28a arranged on the inner side of the quadrilateral and on the outer side of the quadrilateral in plan view. This constitutes a part of the outer annular body 28b. In such a case, since the loads received by the projecting portions 32a arranged along the contactor groups 3A, 3B, 3C, and 3D influence each other, the distances L3 and L4 between the belt members 34 are particularly affected. , L5 and L6 are preferably equal.

また、図47に示すように、外側環状体28bを途中で分断されることなく連続的に形成する場合には、外側環状体28bの各辺の延長線が交わる角部では、接続される2辺が直交しないように各辺に対して斜めに配置された斜め配置部28cを介して接続されている。外側環状体28bの2辺が接続される角部は、帯部材34の延在方向が変化する変局点となる。このため、斜め配置部28cを設けることで、各帯部材34の相互の影響を緩和している。ただし、斜め配置部28cを設けることで、帯部材34とコンタクタ群3A、3B、3C、3Dの距離L1、L2(例えば、図29参照)が変わってしまう場合には、斜め配置部28cを設けない方が好ましい。例えば、図47に示す内側環状体28aの各辺が交わる角部の近傍には、コンタクタ群3A、3B、3C、3Dが配置されている。このため、内側環状体28aの各辺が交わる角部には斜め配置部を設けていない。これにより、内側環状体28aを構成する各帯部材34の延在方向のそれぞれにおいて、帯部材34とコンタクタ群3A、3B、3C、3Dの距離L2(例えば図29参照)を揃えることができる。   In addition, as shown in FIG. 47, when the outer annular body 28b is continuously formed without being divided in the middle, it is connected at the corners where the extended lines of each side of the outer annular body 28b intersect. They are connected via an oblique arrangement portion 28c arranged obliquely with respect to each side so that the sides are not orthogonal. A corner portion where the two sides of the outer annular body 28b are connected becomes an inflection point at which the extending direction of the belt member 34 changes. For this reason, the mutual influence of each band member 34 is relieved by providing the diagonal arrangement | positioning part 28c. However, in the case where the distances L1 and L2 (for example, see FIG. 29) between the band member 34 and the contactor groups 3A, 3B, 3C, and 3D are changed by providing the diagonally arranged portion 28c, the obliquely arranged portion 28c is provided. Preferably not. For example, contactor groups 3A, 3B, 3C, and 3D are arranged in the vicinity of the corners where the sides of the inner annular body 28a shown in FIG. 47 intersect. For this reason, the diagonal arrangement | positioning part is not provided in the corner | angular part where each edge | side of the inner side annular body 28a crosses. Thereby, the distance L2 (for example, refer FIG. 29) of the band member 34 and the contactor groups 3A, 3B, 3C, and 3D can be made uniform in the extending direction of each band member 34 constituting the inner annular body 28a.

また、図47に示す帯部材34および突出部32aの全体構造の変形例として、図48に示すように、内側環状体28a、外側環状体28bの各角部において、帯部材34を分断する(連結しない)構造とすることができる。この場合、各帯部材34は互いに独立した部材となるので各コンタクタ3の接触圧力をコンタクタ群3A、3B、3C、3Dそれぞれの単位で制御することができる。また、変局点となる角部に帯部材34を形成しないことにより、各コンタクタ群3A、3B、3C、3Dのそれぞれに沿って配置される帯部材34の相互の影響を低減することができる。このように、帯部材34を分断する場合には、各コンタクタ群3A、3B、3C、3Dに配置される複数のコンタクタ3a、3b、3c、3dのうち、端部に配置されるものと同じ位置、あるいはそれよりもさらに角部側まで延在させることが好ましい。これにより、各コンタクタ群3A、3B、3C、3Dに配置される複数のコンタクタ3a、3b、3c、3dの荷重をそれぞれ分散させることができるので、接触圧力のばらつきを低減することができる。   As a modification of the overall structure of the band member 34 and the protrusion 32a shown in FIG. 47, as shown in FIG. 48, the band member 34 is divided at each corner of the inner annular body 28a and the outer annular body 28b ( (Not connected) structure. In this case, since each band member 34 becomes an independent member, the contact pressure of each contactor 3 can be controlled in units of contactor groups 3A, 3B, 3C, and 3D. In addition, by not forming the band member 34 at the corner that becomes the inflection point, the mutual influence of the band members 34 arranged along each of the contactor groups 3A, 3B, 3C, and 3D can be reduced. . As described above, when the band member 34 is divided, the plurality of contactors 3a, 3b, 3c, and 3d arranged in the contactor groups 3A, 3B, 3C, and 3D are the same as those arranged at the end portion. It is preferable to extend to the position or further to the corner side. Thereby, since the load of the several contactor 3a, 3b, 3c, 3d arrange | positioned at each contactor group 3A, 3B, 3C, 3D can each be disperse | distributed, the dispersion | variation in contact pressure can be reduced.

なお、図48に示す内側環状体28a、外側環状体28bのそれぞれを分断する態様の変形例として、内側環状体28a、外側環状体28bのいずれか一方を分断する構造とすることもできる。例えば図49では、各コンタクタ群3A、3B、3C、3Dの長さが長く、内側環状体28aの角部近傍まで延在している。このため、図49では、前記実施の形態3で説明したスリット2d(図41、図42参照)は形成しないが、外側環状体28bの各角部において、帯部材34を分断する(連結しない)構造としている。一方、内側環状体28aは、各コンタクタ群3A、3B、3C、3Dの端部まで延在させるため、途中で分断されることなく連続的に形成している。   As a modification of the embodiment in which each of the inner annular body 28a and the outer annular body 28b shown in FIG. 48 is divided, a structure in which one of the inner annular body 28a and the outer annular body 28b is divided may be employed. For example, in FIG. 49, each contactor group 3A, 3B, 3C, 3D is long and extends to the vicinity of the corner of the inner annular body 28a. Therefore, in FIG. 49, the slit 2d (see FIGS. 41 and 42) described in the third embodiment is not formed, but the band member 34 is divided (not connected) at each corner of the outer annular body 28b. It has a structure. On the other hand, the inner annular body 28a is continuously formed without being divided in the middle in order to extend to the end portions of the contactor groups 3A, 3B, 3C, and 3D.

<その他の変形例>
次に、上記以外の変形例について説明する。前記実施の形態1〜前記実施の形態4では、平面視において四角形を成すコンタクタ配置領域2cの各辺に沿って一列、または二列で複数のコンタクタ3を配置する例を説明したが、コンタクタ3の配列パターンはこれに限定されない。図示は省略するが、例えば前記実施の形態2のように複数のコンタクタ3が複数列で配置されたコンタクタ群3B、3C、3Dと、前記実施の形態1のように複数のコンタクタ3aが一列で配置されたコンタクタ群3Aが混在する構造に適用することができる。
<Other variations>
Next, modifications other than the above will be described. In the first to fourth embodiments, the example in which the plurality of contactors 3 are arranged in one row or two rows along each side of the contactor arrangement region 2c forming a quadrangle in plan view has been described. The arrangement pattern is not limited to this. Although not shown, for example, contactor groups 3B, 3C, and 3D in which a plurality of contactors 3 are arranged in a plurality of rows as in the second embodiment, and a plurality of contactors 3a in one row as in the first embodiment. The present invention can be applied to a structure in which arranged contactor groups 3A are mixed.

また、前記実施の形態3の薄膜シート32や前記実施の形態3の薄膜シート39では、複数のコンタクタ3がコンタクタ群の延在方向(配列方向)に沿って、それぞれ複数列(2列)で配置された構造に適用した実施態様について説明した。しかし、コンタクタ群内におけるコンタクタ3の列数や、コンタクタ群の配置はこれに限定されない。例えば、前記実施の形態1のように各コンタクタ群に複数のコンタクタ3が一列で配置された構造に適用することができる。複数のコンタクタ3を一列で配置した場合、薄膜シート32のように複数列でコンタクタ3aを配置する場合よりもさらに高精度でコンタクタ3aの接触圧力のばらつきを低減することができる。   In the thin film sheet 32 of the third embodiment and the thin film sheet 39 of the third embodiment, the plurality of contactors 3 are respectively arranged in a plurality of rows (two rows) along the extending direction (array direction) of the contactor group. Embodiments applied to the arranged structure have been described. However, the number of contactors 3 in the contactor group and the arrangement of the contactor group are not limited to this. For example, the present invention can be applied to a structure in which a plurality of contactors 3 are arranged in a row in each contactor group as in the first embodiment. When a plurality of contactors 3 are arranged in a row, the contact pressure variation of the contactors 3a can be reduced with higher accuracy than in the case where the contactors 3a are arranged in a plurality of rows like the thin film sheet 32.

また、本実施の形態で説明した半導体チップ10、10cは、四辺のそれぞれに沿って複数のパッド11が配置されているが、例えば、四辺のうちの一辺あるいは二辺のみに沿ってパッド11が配置されている場合もある。そして、パッド11の配列に対応してコンタクタ群の数も、一つ、あるいは二つとなる。この場合には、スリット2dや突出部32a、帯部材34はコンタクタ群が配置された辺のみに形成すれば良い。   Further, in the semiconductor chips 10 and 10c described in the present embodiment, a plurality of pads 11 are arranged along each of the four sides. For example, the pads 11 are provided along only one side or two sides of the four sides. It may be arranged. The number of contactor groups is one or two corresponding to the arrangement of the pads 11. In this case, the slit 2d, the protrusion 32a, and the band member 34 may be formed only on the side where the contactor group is disposed.

また、前記実施の形態1〜前記実施の形態4では、1枚の薄膜シートに、一つのチップ領域10a(図2、図19参照)に対応するコンタクタ配置領域2cを配置して、各チップ領域10aに対して順次、電気的検査を行う実施態様を示したが、複数のチップ領域10aに対して一括して電気的検査を行うこともできる。   In the first to fourth embodiments, the contactor arrangement area 2c corresponding to one chip area 10a (see FIGS. 2 and 19) is arranged on one thin film sheet, and each chip area is arranged. Although the embodiment in which the electrical inspection is sequentially performed on the 10a has been described, the electrical inspection can be performed collectively on the plurality of chip regions 10a.

図50〜図55は、図1に示す電気的検査工程を、複数のチップ領域に対して一括で行う場合に用いる薄膜シートのコンタクタ配置領域を模式的に示す拡大平面図である。図50および図51は、前記実施の形態1または前記実施の形態2に対する変形例、図52および図53は前記実施の形態3に対する変形例である。また、図54および図55は前記実施の形態4に対する変形例である。図50〜図55に示す薄膜シート60、61、62、63、64、65は、それぞれ複数(図50、図52、図54では2個、図51、図53、図55では4個)のコンタクタ配置領域2cを有している。そして、各コンタクタ配置領域2cには、それぞれコンタクタ群3A、3B、3C、3Dが配置されている。このような構成とすることにより、複数のチップ領域10a(図2参照)に対して一括して電気的検査を行うことができる。また、3個以上のコンタクタ配置領域2cを配置するレイアウトは、図51、図53や図55のようにマトリクス状に配置する態様には限定されず、例えば3個以上のコンタクタ配置領域2cを一列で並べて配置することもできる。   50 to 55 are enlarged plan views schematically showing a contactor arrangement region of a thin film sheet used when the electrical inspection process shown in FIG. 1 is collectively performed on a plurality of chip regions. 50 and 51 are modifications to the first embodiment or the second embodiment, and FIGS. 52 and 53 are modifications to the third embodiment. FIGS. 54 and 55 are modifications to the fourth embodiment. Each of the thin film sheets 60, 61, 62, 63, 64 and 65 shown in FIGS. 50 to 55 is plural (two in FIGS. 50, 52 and 54, and four in FIGS. 51, 53 and 55). It has a contactor arrangement region 2c. In each contactor arrangement region 2c, contactor groups 3A, 3B, 3C, and 3D are arranged, respectively. By adopting such a configuration, electrical inspection can be performed on a plurality of chip regions 10a (see FIG. 2) in a lump. Further, the layout in which three or more contactor arrangement regions 2c are arranged is not limited to the arrangement in a matrix form as shown in FIGS. 51, 53, and 55. For example, three or more contactor arrangement regions 2c are arranged in a row. You can also arrange them side by side.

また、図50〜図53では、各コンタクタ群3A、3B、3C、3Dの端部には、前記実施の形態1〜前記実施の形態3のいずれかで説明したスリット2dがそれぞれ形成されている。このため、コンタクタ群3A、3B、3C、3Dの端部に配置されるコンタクタの接触圧力を低減することができる。また、各コンタクタ群3A、3B、3C、3Dの途中には、例えば図15、図16、図24、図28、図29を用いて説明したスリット2dがそれぞれ形成されている。このため、散在配置領域に配置されるコンタクタや密集配置領域の端部に配置されるコンタクタの接触圧力を低減することができる。ところで、図50〜図53に示すように、一枚の薄膜シート60、61、62、63が複数のコンタクタ配置領域2cを有する場合、コンタクタ配置領域2cの境界を介して対向するコンタクタ群が存在する。例えば図50において、左側のコンタクタ配置領域2cに配置されるコンタクタ群3Bと、右側のコンタクタ配置領域2cに配置されるコンタクタ群3Dがこれに相当する。このようなコンタクタ群に対応して形成するスリット2dは、一方のコンタクタ配置領域2cに配置されるスリット2dが、他方のコンタクタ配置領域2cに配置されるスリット2dと交わる場合がある。この場合、スリット2dを連結して、複数のコンタクタ配置領域2cに亘って延在させることができる。また、複数のコンタクタ配置領域2cに亘ってスリット2dを延在させると、他のコンタクタ配置領域2cにおける配線レイアウトの阻害要因となる場合には、スリット2dの両端がコンタクタ配置領域2c内に収まるように配置することでこれを抑制することができる。   50 to 53, the slits 2d described in any one of the first to third embodiments are formed at the end portions of the contactor groups 3A, 3B, 3C, and 3D, respectively. . For this reason, the contact pressure of the contactor arrange | positioned at the edge part of contactor group 3A, 3B, 3C, 3D can be reduced. Further, in the middle of each contactor group 3A, 3B, 3C, 3D, for example, slits 2d described with reference to FIGS. 15, 16, 24, 28, and 29 are formed. For this reason, the contact pressure of the contactor arrange | positioned in the scattered arrangement | positioning area | region and the contactor arrange | positioned at the edge part of a dense arrangement | positioning area | region can be reduced. Incidentally, as shown in FIGS. 50 to 53, when one thin film sheet 60, 61, 62, 63 has a plurality of contactor placement regions 2 c, there are contactor groups facing each other through the boundary of the contactor placement region 2 c. To do. For example, in FIG. 50, a contactor group 3B arranged in the left contactor arrangement region 2c and a contactor group 3D arranged in the right contactor arrangement region 2c correspond to this. In the slit 2d formed corresponding to such a contactor group, the slit 2d arranged in one contactor arrangement region 2c may intersect with the slit 2d arranged in the other contactor arrangement region 2c. In this case, the slit 2d can be connected to extend over the plurality of contactor arrangement regions 2c. In addition, if the slit 2d is extended over the plurality of contactor arrangement areas 2c, the both ends of the slit 2d may be accommodated in the contactor arrangement area 2c when the wiring layout in the other contactor arrangement areas 2c becomes an obstruction factor. This can be suppressed by arranging in the position.

また、図52および図53に示すように、各コンタクタ群3A、3B、3C、3Dの両隣には、それぞれ帯部材34が配置されている。このため、帯部材34の間に挟まれた領域に配置される複数のコンタクタの接触圧力のばらつきを低減することができる。ところで、図52や図53に示すように、複数のコンタクタ配置領域2cを並べて配置する場合、各コンタクタ配置領域2cの間隔は、図2に示す隣り合うチップ領域10a間の間隔(スクライブ領域10bの幅)に応じて変化する。そして、スクライブ領域10bの幅によっては、図52〜図55に示すように隣り合うコンタクタ配置領域2cにそれぞれ帯部材34を配置できない場合がある。そこで、図54の変形例として示す図56の薄膜シート66では、隣り合うコンタクタ配置領域2cにおいて兼用する1本の帯部材34を配置している。つまり、2つのコンタクタ配置領域2c(例えば図47参照)がそれぞれ有する外側環状体28bのうち、対向配置される帯部材34を一体化している。この場合、一体化された帯部材34と、これと対向する内側環状体28aの一部である帯部材34は、異なる帯幅となる場合がある。しかし、この場合であっても、帯部材34(突出部32a)を形成しない場合と比較すると、コンタクタ3の接触圧力のばらつきを低減することができる。   Further, as shown in FIG. 52 and FIG. 53, belt members 34 are arranged on both sides of each contactor group 3A, 3B, 3C, 3D. For this reason, the dispersion | variation in the contact pressure of the several contactor arrange | positioned in the area | region pinched | interposed between the strip | belt members 34 can be reduced. Incidentally, as shown in FIGS. 52 and 53, when a plurality of contactor arrangement regions 2c are arranged side by side, the intervals between the contactor arrangement regions 2c are the intervals between adjacent chip regions 10a shown in FIG. It varies according to (width). Depending on the width of the scribe area 10b, the band members 34 may not be arranged in the adjacent contactor arrangement areas 2c as shown in FIGS. Therefore, in the thin film sheet 66 of FIG. 56 shown as a modification of FIG. 54, one band member 34 that is also used in the adjacent contactor arrangement region 2c is arranged. That is, of the outer annular bodies 28b included in each of the two contactor arrangement regions 2c (for example, see FIG. 47), the band members 34 arranged to face each other are integrated. In this case, the integrated band member 34 and the band member 34 which is a part of the inner annular body 28a opposed to the integrated band member 34 may have different band widths. However, even in this case, the variation in the contact pressure of the contactor 3 can be reduced as compared with the case where the band member 34 (projecting portion 32a) is not formed.

以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。例えば、上記した各実施の形態で説明した各変形例を、要旨を逸脱しない範囲で適宜組み合わせて適用できる。   As mentioned above, the invention made by the present inventor has been specifically described based on the embodiment. However, the present invention is not limited to the embodiment, and various modifications can be made without departing from the scope of the invention. Needless to say. For example, the modifications described in the above embodiments can be applied in appropriate combination within a range not departing from the gist.

<発明の概要>
本願で詳細に説明した発明には、以下の構成が含まれている。以下、項毎に説明する。
<Summary of invention>
The invention described in detail in the present application includes the following configurations. Hereinafter, each item will be described.

〔項1〕
(a)複数のチップ領域に区画され、前記複数のチップ領域の各々には半導体集積回路が形成され、主面上において前記半導体集積回路と電気的に接続する複数のチップ電極が形成された半導体ウエハを準備する工程、
(b)複数の第1配線が形成された配線基板と、前記複数のチップ電極に接触させるための複数の接触端子、前記複数の接触端子が形成された接触端子形成面、および前記接触端子形成面の反対側に位置する裏面を有し、前記複数の接触端子の先端が前記半導体ウエハの主面側に対向するように前記配線基板に保持された第1シートと、前記第1シートのうち前記複数の接触端子が形成された接触端子配置領域を、緩衝層を介して前記裏面より押圧する押圧部と、を有する第1カードを準備する工程、
(c)前記第1シートの前記複数の接触端子の先端を前記半導体ウエハの前記複数のチップ電極に接触させて前記半導体集積回路の電気的検査を行う工程、
を含み、
前記第1シートは、
前記接触端子形成面を有する第1絶縁膜と、
前記第1絶縁膜と前記裏面の間に形成され、前記複数の第1配線および前記複数の接触端子と、それぞれ電気的に接続される複数の第2配線と、
前記裏面を有し、前記第1絶縁膜および前記複数の第2配線上に形成された第2絶縁膜と、
を含み、
前記複数の接触端子には、平面視において、第1方向に沿って配置される第1接触端子群に形成された複数の第1接触端子が含まれ、
前記複数の第2配線のうち、前記複数の第1接触端子に接続される前記複数の第2配線は、平面視において、前記第1方向と交差する方向に沿って延在するように配置され、
平面視において、前記複数の第1接触端子のうち、前記第1接触端子群の端部に配置される第1接触端子の前記第1接触端子群の反対側には、前記第1絶縁膜上に前記第2配線に沿って形成され、かつ、前記複数の接触端子とは電気的に接続されない第3配線が配置され、
前記第1接触端子群の端部に配置される第1接触端子と前記第3配線の間には、前記第1シートの前記接触端子形成面および前記裏面のうち、一方の面から他方の面までを貫通する開口部から成るスリットが、前記第2配線に沿って形成されていることを特徴とする半導体集積回路装置の製造方法。
[Item 1]
(A) A semiconductor that is partitioned into a plurality of chip regions, each of which has a semiconductor integrated circuit formed thereon, and a plurality of chip electrodes that are electrically connected to the semiconductor integrated circuit on the main surface. Preparing a wafer;
(B) A wiring board on which a plurality of first wirings are formed, a plurality of contact terminals for contacting the plurality of chip electrodes, a contact terminal forming surface on which the plurality of contact terminals are formed, and the contact terminal formation A first sheet having a back surface located on the opposite side of the surface, and held on the wiring substrate such that tips of the plurality of contact terminals are opposed to a main surface side of the semiconductor wafer; Preparing a first card having a pressing portion that presses the contact terminal arrangement region in which the plurality of contact terminals are formed from the back surface through a buffer layer;
(C) conducting the electrical inspection of the semiconductor integrated circuit by bringing tips of the plurality of contact terminals of the first sheet into contact with the plurality of chip electrodes of the semiconductor wafer;
Including
The first sheet is
A first insulating film having the contact terminal forming surface;
A plurality of second wirings formed between the first insulating film and the back surface and electrically connected to the plurality of first wirings and the plurality of contact terminals;
A second insulating film having the back surface and formed on the first insulating film and the plurality of second wirings;
Including
The plurality of contact terminals include a plurality of first contact terminals formed in a first contact terminal group arranged along a first direction in plan view,
Among the plurality of second wirings, the plurality of second wirings connected to the plurality of first contact terminals are arranged to extend along a direction intersecting the first direction in a plan view. ,
In plan view, the first contact terminal disposed at the end of the first contact terminal group among the plurality of first contact terminals is opposite to the first contact terminal group on the first insulating film. A third wiring that is formed along the second wiring and is not electrically connected to the plurality of contact terminals,
Between the first contact terminal disposed at the end of the first contact terminal group and the third wiring, the contact sheet forming surface and the back surface of the first sheet, from one surface to the other surface. A method of manufacturing a semiconductor integrated circuit device, wherein a slit including an opening penetrating through the second wiring is formed along the second wiring.

〔項2〕
項1において、
前記スリットの長さは、前記第1接触端子群の延在方向と直交方向の幅よりも長いことを特徴とする半導体集積回路装置の製造方法。
[Item 2]
In item 1,
The method of manufacturing a semiconductor integrated circuit device, wherein a length of the slit is longer than a width in a direction orthogonal to the extending direction of the first contact terminal group.

〔項3〕
項2において、
平面視において、四角形を成す前記接触端子配置領域には、前記接触端子配置領域の外縁を構成する四辺のうち、第1辺に沿って配置される前記第1接触端子群、前記第1辺と交差する第2辺に沿って複数の第2接触端子が配置される第2接触端子群、および前記第1接触端子群と前記第2接触端子群が交差する第1角部領域が配置され、
前記第1角部領域と前記第1接触端子群の間、および前記第1角部領域と前記第2接触端子群の間には、それぞれ前記スリットが形成されていることを特徴とする半導体集積回路装置の製造方法。
[Item 3]
In item 2,
In the plan view, the contact terminal arrangement region that forms a quadrangle includes the first contact terminal group, the first side, and the first side of the four sides that constitute the outer edge of the contact terminal arrangement region. A second contact terminal group in which a plurality of second contact terminals are arranged along the intersecting second side, and a first corner region in which the first contact terminal group and the second contact terminal group intersect,
The semiconductor integrated circuit, wherein the slit is formed between the first corner region and the first contact terminal group, and between the first corner region and the second contact terminal group, respectively. A method of manufacturing a circuit device.

〔項4〕
項3において、
前記スリットの長さは、前記第1または前記第2接触端子群から前記接触端子配置領域の内側に向かう方向の長さよりも、前記第1または前記第2接触端子群から前記接触端子配置領域の外側に向かう方向の長さの方が長いことを特徴とする半導体集積回路装置の製造方法。
[Item 4]
In item 3,
The length of the slit is longer than the length in the direction from the first or second contact terminal group toward the inside of the contact terminal arrangement area, from the first or second contact terminal group to the contact terminal arrangement area. A method of manufacturing a semiconductor integrated circuit device, wherein a length in a direction toward the outside is longer.

〔項5〕
項1において、
前記第2配線の前記スリット側の側面は、前記第2絶縁膜により覆われていることを特徴とする半導体集積回路装置の製造方法。
[Item 5]
In item 1,
A method of manufacturing a semiconductor integrated circuit device, wherein a side surface of the second wiring on the slit side is covered with the second insulating film.

〔項6〕
項1において、
前記第1接触端子群は、第1の間隔で前記複数の第1接触端子が配置される第1領域と、前記第1の間隔よりも広い第2の間隔で前記第1接触端子が配置される第2領域を有し、
前記第2領域に配置される前記第1接触端子および前記第1領域の端部に配置される前記第1接触端子の間に、前記第2配線に沿って、前記スリットが形成されていることを特徴とする半導体集積回路装置の製造方法。
[Item 6]
In item 1,
The first contact terminal group includes a first region where the plurality of first contact terminals are disposed at a first interval, and the first contact terminals are disposed at a second interval wider than the first interval. A second region,
The slit is formed along the second wiring between the first contact terminal disposed in the second region and the first contact terminal disposed at an end of the first region. A method of manufacturing a semiconductor integrated circuit device.

〔項7〕
項1において、
前記(b)工程は、
(b1)基板を準備する工程と、
(b2)前記(b1)の後、前記基板上に、前記複数の接触端子、前記第1絶縁膜、前記複数の第2および第3配線、前記第2絶縁膜を順に積層する工程と、
(b3)前記(b2)工程の後、前記第1シートの前記裏面側からレーザ光を照射して前記スリットを形成する工程と、
(b4)前記(b3)工程の後、前記第1シートを前記配線基板と接続し、保持させる工程と、
を含むことを特徴とする半導体集積回路装置の製造方法。
[Item 7]
In item 1,
The step (b)
(B1) preparing a substrate;
(B2) After the step (b1), a step of sequentially stacking the plurality of contact terminals, the first insulating film, the plurality of second and third wirings, and the second insulating film on the substrate;
(B3) after the step (b2), irradiating laser light from the back side of the first sheet to form the slit;
(B4) After the step (b3), connecting and holding the first sheet with the wiring board;
A method for manufacturing a semiconductor integrated circuit device, comprising:

〔項8〕
項1において、
前記(b)工程は、
(b1)基板を準備する工程と、
(b2)前記(b1)の後、前記基板上に、前記複数の接触端子、前記第1絶縁膜、前記複数の第2および第3配線、前記第2絶縁膜を順に積層する工程と、
(b3)前記(b2)工程の後、前記第1シートを前記配線基板と接続し、保持させる工程と、
(b4)前記(b3)工程の後、前記押圧部により、前記緩衝層を介して前記接触端子配置領域の前記裏面から押圧する工程と、
(b5)前記(b4)工程の後、前記第1シートの前記接触端子形成面側からレーザ光を照射して前記スリットを形成する工程と、
を含むことを特徴とする半導体集積回路装置の製造方法。
[Item 8]
In item 1,
The step (b)
(B1) preparing a substrate;
(B2) After the step (b1), a step of sequentially stacking the plurality of contact terminals, the first insulating film, the plurality of second and third wirings, and the second insulating film on the substrate;
(B3) After the step (b2), connecting and holding the first sheet with the wiring board;
(B4) After the step (b3), the step of pressing from the back surface of the contact terminal arrangement region via the buffer layer by the pressing portion;
(B5) After the step (b4), a step of irradiating a laser beam from the contact terminal forming surface side of the first sheet to form the slit;
A method for manufacturing a semiconductor integrated circuit device, comprising:

〔項9〕
項8において、
前記(b5)工程では、前記スリットの上層に配置される前記緩衝層の少なくとも一部まで到達する開口部が形成されることを特徴とする半導体集積回路装置の製造方法。
[Item 9]
In item 8,
In the step (b5), an opening reaching at least a part of the buffer layer disposed above the slit is formed.

〔項10〕
項1において、
前記第1接触端子群に配置される前記複数の第1接触端子には、前記第1方向に沿った第1列目に配置される複数の第1列目接触端子と、第2列目に配置される複数の第2列目接触端子が含まれることを特徴とする半導体集積回路装置の製造方法。
[Item 10]
In item 1,
The plurality of first contact terminals arranged in the first contact terminal group include a plurality of first row contact terminals arranged in a first row along the first direction, and a second row. A method of manufacturing a semiconductor integrated circuit device, comprising a plurality of second row contact terminals arranged.

〔項11〕
項10において、
前記第1接触端子群の端部周辺では、前記複数の第1列目接触端子が配置されず、前記複数の第2列目接触端子が一列で配置され、
前記複数の第2列目接触端子のうち、前記第2列目の端部に配置される接触端子と、該接触端子の前記第1接触端子群の反対側に配置される前記第3配線との間には、前記スリットが形成され、
前記複数の第1列目接触端子のうち、前記第1列目の端部に配置される接触端子と、該接触端子の隣に配置される前記第2または第3配線との間には、前記スリットが形成されていないことを特徴とする半導体集積回路装置の製造方法。
[Item 11]
In item 10,
Around the end of the first contact terminal group, the plurality of first row contact terminals are not arranged, and the plurality of second row contact terminals are arranged in a row,
Of the plurality of second row contact terminals, a contact terminal disposed at an end of the second row, and the third wiring disposed on the opposite side of the first contact terminal group of the contact terminals; In between, the slit is formed,
Among the plurality of first row contact terminals, between the contact terminal arranged at the end of the first row and the second or third wiring arranged next to the contact terminal, A method of manufacturing a semiconductor integrated circuit device, wherein the slit is not formed.

〔項12〕
項10において、
前記第1接触端子群の前記第1列目には、第1の間隔で前記複数の第1列目接触端子が配置される第1密集配置領域と、前記第1の間隔よりも広い第2の間隔で前記複数の第1列目接触端子が配置される第1散在配置領域とが含まれ、
前記第1接触端子群の前記第2列目には、第3の間隔で前記複数の第2列目接触端子が配置される第2密集配置領域と、前記第3の間隔よりも広い第4の間隔で前記複数の第2列目接触端子が配置される第2散在配置領域とが含まれ、
前記第1方向に沿って、前記第1、第2散在配置領域が隣り合って配置された領域には、前記スリットが形成されていることを特徴とする半導体集積回路装置の製造方法。
[Item 12]
In item 10,
The first row of the first contact terminal group includes a first dense arrangement region in which the plurality of first row contact terminals are arranged at a first interval, and a second that is wider than the first interval. And a first scattered arrangement region in which the plurality of first row contact terminals are arranged at intervals of
In the second row of the first contact terminal group, a second densely arranged region in which the plurality of second row contact terminals are arranged at a third interval, and a fourth width wider than the third interval. And a second scattered arrangement region in which the plurality of second row contact terminals are arranged at intervals of
A method of manufacturing a semiconductor integrated circuit device, wherein the slit is formed in a region where the first and second scattered arrangement regions are arranged adjacent to each other along the first direction.

〔項13〕
項12において、
前記第1方向に沿って、前記第1散在配置領域と前記第2密集配置領域、または、第1密集配置領域と前記第2散在配置領域が隣り合って配置される領域には、前記スリットが形成されていないことを特徴とする半導体集積回路装置の製造方法。
[Item 13]
In item 12,
In the first scattered arrangement area and the second dense arrangement area, or in the area where the first dense arrangement area and the second scattered arrangement area are arranged adjacent to each other along the first direction, the slits are provided. A method of manufacturing a semiconductor integrated circuit device, wherein the semiconductor integrated circuit device is not formed.

〔項14〕
(a)複数のチップ領域に区画され、前記複数のチップ領域の各々には半導体集積回路が形成され、主面上において前記半導体集積回路と電気的に接続する複数のチップ電極が形成された半導体ウエハを準備する工程、
(b)複数の第1配線が形成された配線基板と、前記複数のチップ電極に接触させるための複数の接触端子、前記複数の接触端子が形成された接触端子形成面、および前記接触端子形成面の反対側に位置する裏面を有し、前記複数の接触端子の先端が前記半導体ウエハの主面側に対向するように前記配線基板に保持された第1シートと、前記第1シートのうち前記複数の接触端子が形成された接触端子配置領域を、緩衝層を介して前記裏面より押圧する押圧部と、を有する第1カードを準備する工程、
(c)前記第1シートの前記複数の接触端子の先端を前記半導体ウエハの前記複数のチップ電極に接触させて前記半導体集積回路の電気的検査を行う工程、
を含み、
前記第1シートは、
前記接触端子形成面を有する第1絶縁膜と、
前記第1絶縁膜と前記裏面の間に形成され、前記複数の第1配線および前記複数の接触端子と、それぞれ電気的に接続される複数の第2配線と、
前記裏面を有し、前記第1絶縁膜および前記複数の第2配線上に形成された第2絶縁膜と、
前記裏面に形成された突出部と、
を含み、
前記複数の接触端子には、平面視において、第1方向に沿って配置される第1接触端子群に形成された複数の第1接触端子が含まれ、
前記複数の第2配線のうち、前記複数の第1接触端子に接続される前記複数の第2配線は、平面視において、前記第1方向と交差する方向に沿って延在するように配置され、
平面視において、前記複数の第1接触端子のうち、前記第1接触端子群の端部に配置される第1接触端子の前記第1接触端子群の反対側には、前記第1絶縁膜上に前記第2配線に沿って形成され、かつ、前記複数の接触端子とは電気的に接続されない第3配線が配置され、
前記第1接触端子群の端部に配置される第1接触端子と前記第3配線の間には、前記第1シートの前記接触端子形成面および前記裏面のうち、一方の面から他方の面までを貫通する開口部から成るスリットが、前記第2配線に沿って形成され、
前記突出部は、平面視において、前記第1接触端子群の隣に、前記第1接触端子群に沿って延在するように配置され、かつ、前記突出部の延長線上において前記スリットが配置される領域には前記突出部は形成されていないことを特徴とする半導体集積回路装置の製造方法。
[Item 14]
(A) A semiconductor that is partitioned into a plurality of chip regions, each of which has a semiconductor integrated circuit formed thereon, and a plurality of chip electrodes that are electrically connected to the semiconductor integrated circuit on the main surface. Preparing a wafer;
(B) A wiring board on which a plurality of first wirings are formed, a plurality of contact terminals for contacting the plurality of chip electrodes, a contact terminal forming surface on which the plurality of contact terminals are formed, and the contact terminal formation A first sheet having a back surface located on the opposite side of the surface, and held on the wiring substrate such that tips of the plurality of contact terminals are opposed to a main surface side of the semiconductor wafer; Preparing a first card having a pressing portion that presses the contact terminal arrangement region in which the plurality of contact terminals are formed from the back surface through a buffer layer;
(C) conducting the electrical inspection of the semiconductor integrated circuit by bringing tips of the plurality of contact terminals of the first sheet into contact with the plurality of chip electrodes of the semiconductor wafer;
Including
The first sheet is
A first insulating film having the contact terminal forming surface;
A plurality of second wirings formed between the first insulating film and the back surface and electrically connected to the plurality of first wirings and the plurality of contact terminals;
A second insulating film having the back surface and formed on the first insulating film and the plurality of second wirings;
A protrusion formed on the back surface;
Including
The plurality of contact terminals include a plurality of first contact terminals formed in a first contact terminal group arranged along a first direction in plan view,
Among the plurality of second wirings, the plurality of second wirings connected to the plurality of first contact terminals are arranged to extend along a direction intersecting the first direction in a plan view. ,
In plan view, the first contact terminal disposed at the end of the first contact terminal group among the plurality of first contact terminals is opposite to the first contact terminal group on the first insulating film. A third wiring that is formed along the second wiring and is not electrically connected to the plurality of contact terminals,
Between the first contact terminal disposed at the end of the first contact terminal group and the third wiring, the contact sheet forming surface and the back surface of the first sheet, from one surface to the other surface. A slit comprising an opening penetrating through is formed along the second wiring,
The projection is arranged to extend along the first contact terminal group next to the first contact terminal group in plan view, and the slit is arranged on an extension line of the projection. A method for manufacturing a semiconductor integrated circuit device, wherein the protruding portion is not formed in a region to be formed.

〔項15〕
項14において、
前記裏面には、複数の前記突出部が形成され、
前記複数の突出部は、平面視において、前記第1接触端子群の両隣に、前記第1接触端子群に沿って延在するように配置されていることを特徴とする半導体集積回路装置の製造方法。
[Item 15]
In item 14,
A plurality of the protrusions are formed on the back surface,
The plurality of protrusions are arranged on both sides of the first contact terminal group so as to extend along the first contact terminal group in a plan view. Method.

〔項16〕
項15において、
前記第2絶縁膜と複数の第2配線の間には、前記第1絶縁膜および前記複数の第2配線を覆う第3絶縁膜が形成され、
前記第2絶縁膜と前記第3絶縁膜の間には、前記第2絶縁膜よりも剛性の高い材料から成る複数の帯部材が形成され、
前記複数の帯部材には、平面視において、前記第1接触端子群の両隣に、前記第1接触端子群に沿って帯状に延在するように配置される複数の第1帯部材が含まれ、
前記複数の突出部は、前記複数の帯部材に倣って形成されていることを特徴とする半導体集積回路装置の製造方法。
[Item 16]
In item 15,
A third insulating film is formed between the second insulating film and the plurality of second wirings to cover the first insulating film and the plurality of second wirings,
Between the second insulating film and the third insulating film, a plurality of band members made of a material having higher rigidity than the second insulating film are formed,
The plurality of band members include a plurality of first band members arranged so as to extend along the first contact terminal group on both sides of the first contact terminal group in a plan view. ,
The method of manufacturing a semiconductor integrated circuit device, wherein the plurality of protrusions are formed following the plurality of band members.

〔項17〕
項16において、
前記複数の帯部材は、金属膜から成ることを特徴とする半導体集積回路装置の製造方法。
[Item 17]
In item 16,
The method for manufacturing a semiconductor integrated circuit device, wherein the plurality of band members are made of a metal film.

〔項18〕
項17において、
前記第2、第3配線の前記スリット側の側面、および前記複数の帯部材の前記スリット側の側面は、前記第2絶縁膜により覆われていることを特徴とする半導体集積回路装置の製造方法。
[Item 18]
In item 17,
The side surface on the slit side of the second and third wirings and the side surface on the slit side of the plurality of strip members are covered with the second insulating film. .

〔項19〕
項17において、
前記(b)工程は、
(b1)基板を準備する工程と、
(b2)前記(b1)の後、前記基板上に、前記複数の接触端子、前記第1絶縁膜、前記複数の第2および第3配線、前記第3絶縁膜、前記複数の帯部材、および前記第2絶縁膜を順に積層する工程と、
(b3)前記(b2)工程の後、前記第1シートの前記裏面側からレーザ光を照射して前記スリットを形成する工程と、
(b4)前記(b3)工程の後、前記第1シートを前記配線基板と接続し、保持させる工程と、
を含み、
前記複数の帯部材は、前記(b3)工程において前記レーザ光を照射する領域には、形成しないことを特徴とする半導体集積回路装置の製造方法。
[Item 19]
In item 17,
The step (b)
(B1) preparing a substrate;
(B2) After (b1), on the substrate, the plurality of contact terminals, the first insulating film, the plurality of second and third wirings, the third insulating film, the plurality of strip members, and Laminating the second insulating film in sequence;
(B3) after the step (b2), irradiating laser light from the back side of the first sheet to form the slit;
(B4) After the step (b3), connecting and holding the first sheet with the wiring board;
Including
The method of manufacturing a semiconductor integrated circuit device, wherein the plurality of band members are not formed in the region irradiated with the laser light in the step (b3).

〔項20〕
項17において、
前記(b)工程は、
(b1)基板を準備する工程と、
(b2)前記(b1)の後、前記基板上に、前記複数の接触端子、前記第1絶縁膜、前記複数の第2および第3配線、前記第3絶縁膜、前記複数の帯部材、および前記第2絶縁膜を順に積層する工程と、
(b3)前記(b2)工程の後、前記第1シートを前記配線基板と接続し、保持させる工程と、
(b4)前記(b3)工程の後、前記押圧部により、前記緩衝層を介して前記接触端子配置領域の前記裏面から押圧する工程と、
(b5)前記(b4)工程の後、前記第1シートの前記接触端子形成面側からレーザ光を照射して前記スリットを形成する工程と、
を含み、
前記複数の帯部材は、前記(b5)工程において前記レーザ光を照射する領域には、形成しないことを特徴とする半導体集積回路装置の製造方法。
[Item 20]
In item 17,
The step (b)
(B1) preparing a substrate;
(B2) After (b1), on the substrate, the plurality of contact terminals, the first insulating film, the plurality of second and third wirings, the third insulating film, the plurality of strip members, and Laminating the second insulating film in sequence;
(B3) After the step (b2), connecting and holding the first sheet with the wiring board;
(B4) After the step (b3), the step of pressing from the back surface of the contact terminal arrangement region via the buffer layer by the pressing portion;
(B5) After the step (b4), a step of irradiating a laser beam from the contact terminal forming surface side of the first sheet to form the slit;
Including
The method of manufacturing a semiconductor integrated circuit device, wherein the plurality of band members are not formed in the region irradiated with the laser light in the step (b5).

〔項21〕
複数の第1配線が形成された配線基板と、
半導体ウエハの主面上に形成された複数のチップ電極に接触させるための複数の接触端子、前記複数の接触端子が形成された接触端子形成面、および前記接触端子形成面の反対側に位置する裏面を有し、前記複数の接触端子の先端が前記半導体ウエハの主面に対向して前記配線基板に保持された第1シートと、
前記第1シートのうち前記複数の接触端子が形成された領域を、緩衝層を介して前記裏面より押圧する押圧部と、
を有し、
前記第1シートは、
前記接触端子形成面を有する第1絶縁膜と、
前記第1絶縁膜と前記裏面の間に形成され、前記複数の第1配線および前記複数の接触端子と、それぞれ電気的に接続される複数の第2配線と、
前記裏面を有し、前記第1絶縁膜および前記複数の第2配線上に形成された第2絶縁膜と、
を含み、
前記複数の接触端子には、平面視において、第1方向に沿って配置される第1接触端子群に形成された複数の第1接触端子が含まれ、
前記複数の第2配線のうち、前記複数の第1接触端子に接続される前記複数の第2配線は、平面視において、前記第1方向と交差する方向に沿って延在するように配置され、
平面視において、前記複数の第1接触端子のうち、前記第1接触端子群の端部に配置される第1接触端子の前記第1接触端子群の反対側には、前記第1絶縁膜上に前記第2配線に沿って形成され、かつ、前記複数の接触端子とは電気的に接続されない第3配線が配置され、
前記第1接触端子群の端部に配置される第1接触端子と前記第3配線の間には、前記第1シートの前記接触端子形成面および前記裏面のうち、一方の面から他方の面までを貫通する開口部から成るスリットが、前記第2配線に沿って形成されていることを特徴とするプローブカード。
[Item 21]
A wiring board on which a plurality of first wirings are formed;
A plurality of contact terminals for contacting a plurality of chip electrodes formed on the main surface of the semiconductor wafer, a contact terminal forming surface on which the plurality of contact terminals are formed, and an opposite side of the contact terminal forming surface A first sheet having a back surface, the tips of the plurality of contact terminals being held on the wiring board facing the main surface of the semiconductor wafer;
A pressing portion that presses the region where the plurality of contact terminals are formed in the first sheet from the back surface through a buffer layer;
Have
The first sheet is
A first insulating film having the contact terminal forming surface;
A plurality of second wirings formed between the first insulating film and the back surface and electrically connected to the plurality of first wirings and the plurality of contact terminals;
A second insulating film having the back surface and formed on the first insulating film and the plurality of second wirings;
Including
The plurality of contact terminals include a plurality of first contact terminals formed in a first contact terminal group arranged along a first direction in plan view,
Among the plurality of second wirings, the plurality of second wirings connected to the plurality of first contact terminals are arranged to extend along a direction intersecting the first direction in a plan view. ,
In plan view, the first contact terminal disposed at the end of the first contact terminal group among the plurality of first contact terminals is opposite to the first contact terminal group on the first insulating film. A third wiring that is formed along the second wiring and is not electrically connected to the plurality of contact terminals,
Between the first contact terminal disposed at the end of the first contact terminal group and the third wiring, the contact sheet forming surface and the back surface of the first sheet, from one surface to the other surface. A probe card, wherein a slit comprising an opening penetrating through the second wiring is formed along the second wiring.

〔項22〕
(a)複数のチップ領域に区画され、前記複数のチップ領域の各々には半導体集積回路が形成され、主面上において前記半導体集積回路と電気的に接続する複数のチップ電極が形成された半導体ウエハを準備する工程、
(b)複数の第1配線が形成された配線基板と、前記複数のチップ電極に接触させるための複数の接触端子、前記複数の接触端子が形成された接触端子形成面、および前記接触端子形成面の反対側に位置する裏面を有し、前記複数の接触端子の先端が前記半導体ウエハの主面側に対向するように前記配線基板に保持された第1シートと、前記第1シートのうち前記複数の接触端子が形成された領域を、緩衝層を介して前記裏面より押圧する押圧部と、を有する第1カードを準備する工程、
(c)前記第1シートの前記複数の接触端子の先端を前記半導体ウエハの前記複数のチップ電極に接触させて前記半導体集積回路の電気的検査を行う工程、
を含み、
前記第1シートは、
前記接触端子形成面を有する第1絶縁膜と、
前記第1絶縁膜と前記裏面の間に形成され、前記複数の第1配線および前記複数の接触端子と、それぞれ電気的に接続される複数の第2配線と、
前記裏面を有し、前記第1絶縁膜および前記複数の第2配線上に形成された第2絶縁膜と、
前記裏面に形成された突出部と、
を含み、
前記複数の接触端子には、平面視において、第1方向に沿って配置される第1接触端子群に形成された複数の第1接触端子が含まれ、
前記突出部は、平面視において、前記第1接触端子群と離間して配置されていることを特徴とする半導体集積回路装置の製造方法。
[Item 22]
(A) A semiconductor that is partitioned into a plurality of chip regions, each of which has a semiconductor integrated circuit formed thereon, and a plurality of chip electrodes that are electrically connected to the semiconductor integrated circuit on the main surface. Preparing a wafer;
(B) A wiring board on which a plurality of first wirings are formed, a plurality of contact terminals for contacting the plurality of chip electrodes, a contact terminal forming surface on which the plurality of contact terminals are formed, and the contact terminal formation A first sheet having a back surface located on the opposite side of the surface, and held on the wiring substrate such that tips of the plurality of contact terminals are opposed to a main surface side of the semiconductor wafer; Preparing a first card having a pressing portion that presses the region where the plurality of contact terminals are formed from the back surface through a buffer layer;
(C) conducting the electrical inspection of the semiconductor integrated circuit by bringing tips of the plurality of contact terminals of the first sheet into contact with the plurality of chip electrodes of the semiconductor wafer;
Including
The first sheet is
A first insulating film having the contact terminal forming surface;
A plurality of second wirings formed between the first insulating film and the back surface and electrically connected to the plurality of first wirings and the plurality of contact terminals;
A second insulating film having the back surface and formed on the first insulating film and the plurality of second wirings;
A protrusion formed on the back surface;
Including
The plurality of contact terminals include a plurality of first contact terminals formed in a first contact terminal group arranged along a first direction in plan view,
The method of manufacturing a semiconductor integrated circuit device, wherein the protruding portion is disposed apart from the first contact terminal group in a plan view.

〔項23〕
(a)複数のチップ領域に区画され、前記複数のチップ領域の各々には半導体集積回路が形成され、主面上において前記半導体集積回路と電気的に接続する複数のチップ電極が形成された半導体ウエハを準備する工程、
(b)複数の第1配線が形成された配線基板と、前記複数のチップ電極に接触させるための複数の接触端子、前記複数の接触端子が形成された接触端子形成面、および前記接触端子形成面の反対側に位置する裏面を有し、前記複数の接触端子の先端が前記半導体ウエハの主面側に対向するように前記配線基板に保持された第1シートと、前記第1シートのうち前記複数の接触端子が形成された領域を、緩衝層を介して前記裏面より押圧する押圧部と、を有する第1カードを準備する工程、
(c)前記第1シートの前記複数の接触端子の先端を前記半導体ウエハの前記複数のチップ電極に接触させて前記半導体集積回路の電気的検査を行う工程、
を含み、
前記第1シートは、
前記接触端子形成面を有する第1絶縁膜と、
前記第1絶縁膜と前記裏面の間に形成され、前記複数の第1配線および前記複数の接触端子と、それぞれ電気的に接続される複数の第2配線と、
前記裏面を有し、前記第1絶縁膜および前記複数の第2配線上に形成された第2絶縁膜と、
前記裏面に形成された突出部と、
を含み、
前記複数の接触端子には、平面視において、第1方向に沿って配置される第1接触端子群に形成された複数の第1接触端子が含まれ、
前記複数の第2配線のうち、前記複数の第1接触端子に接続される前記複数の第2配線は、平面視において、前記第1方向と交差する方向に沿って延在するように配置され、
前記突出部は、平面視において、前記第1接触端子群の隣に、前記第1接触端子群に沿って延在するように配置されていることを特徴とする半導体集積回路装置の製造方法。
[Item 23]
(A) A semiconductor that is partitioned into a plurality of chip regions, each of which has a semiconductor integrated circuit formed thereon, and a plurality of chip electrodes that are electrically connected to the semiconductor integrated circuit on the main surface. Preparing a wafer;
(B) A wiring board on which a plurality of first wirings are formed, a plurality of contact terminals for contacting the plurality of chip electrodes, a contact terminal forming surface on which the plurality of contact terminals are formed, and the contact terminal formation A first sheet having a back surface located on the opposite side of the surface, and held on the wiring substrate such that tips of the plurality of contact terminals are opposed to a main surface side of the semiconductor wafer; Preparing a first card having a pressing portion that presses the region where the plurality of contact terminals are formed from the back surface through a buffer layer;
(C) conducting the electrical inspection of the semiconductor integrated circuit by bringing tips of the plurality of contact terminals of the first sheet into contact with the plurality of chip electrodes of the semiconductor wafer;
Including
The first sheet is
A first insulating film having the contact terminal forming surface;
A plurality of second wirings formed between the first insulating film and the back surface and electrically connected to the plurality of first wirings and the plurality of contact terminals;
A second insulating film having the back surface and formed on the first insulating film and the plurality of second wirings;
A protrusion formed on the back surface;
Including
The plurality of contact terminals include a plurality of first contact terminals formed in a first contact terminal group arranged along a first direction in plan view,
Among the plurality of second wirings, the plurality of second wirings connected to the plurality of first contact terminals are arranged to extend along a direction intersecting the first direction in a plan view. ,
The method of manufacturing a semiconductor integrated circuit device, wherein the projecting portion is disposed adjacent to the first contact terminal group so as to extend along the first contact terminal group in a plan view.

〔項24〕
項23において、
前記裏面には、複数の前記突出部が形成され、
前記複数の突出部は、平面視において、前記第1接触端子群の両隣に、前記第1接触端子群に沿って延在するように配置されていることを特徴とする半導体集積回路装置の製造方法。
[Item 24]
In item 23,
A plurality of the protrusions are formed on the back surface,
The plurality of protrusions are arranged on both sides of the first contact terminal group so as to extend along the first contact terminal group in a plan view. Method.

〔項25〕
項24において、
前記第2絶縁膜と前記複数の第2配線の間には、前記第1絶縁膜および前記複数の第2配線を覆う第3絶縁膜が形成され、
前記第2絶縁膜と前記第3絶縁膜の間には、前記第2絶縁膜よりも剛性の高い材料から成る複数の帯部材が形成され、
前記複数の帯部材には、平面視において、前記第1接触端子群の両隣に、前記第1接触端子群に沿って帯状に延在するように配置される複数の第1帯部材が含まれ、
前記複数の突出部は、前記複数の帯部材に倣って形成されていることを特徴とする半導体集積回路装置の製造方法。
[Claim 25]
In item 24,
A third insulating film is formed between the second insulating film and the plurality of second wirings to cover the first insulating film and the plurality of second wirings,
Between the second insulating film and the third insulating film, a plurality of band members made of a material having higher rigidity than the second insulating film are formed,
The plurality of band members include a plurality of first band members arranged so as to extend along the first contact terminal group on both sides of the first contact terminal group in a plan view. ,
The method of manufacturing a semiconductor integrated circuit device, wherein the plurality of protrusions are formed following the plurality of band members.

〔項26〕
項25において、
前記複数の第2配線と前記複数の接触端子は、前記第1絶縁膜の前記複数の接触端子上に形成された複数のスルーホールを介してそれぞれ接続され、
前記裏面のうち、前記複数の接触端子上に位置する複数の第1領域の高さは、前記突出部の高さよりも低く、かつ、前記複数の第1領域と前記突出部の間の第2領域の高さよりも高いことを特徴とする半導体集積回路装置の製造方法。
[Item 26]
In item 25,
The plurality of second wirings and the plurality of contact terminals are respectively connected through a plurality of through holes formed on the plurality of contact terminals of the first insulating film,
Of the back surface, a plurality of first regions positioned on the plurality of contact terminals are lower than a height of the protruding portion, and a second height between the plurality of first regions and the protruding portion. A method for manufacturing a semiconductor integrated circuit device, characterized in that the height is higher than a region height.

〔項27〕
項24において、
平面視において、前記複数の第1帯部材のうち、前記第1接触端子群の一方の隣に配置される第1帯部材から前記第1接触端子群までの距離は、前記第1接触端子群の他方の隣に配置される第1帯部材から前記第1接触端子群までの距離と等しいことを特徴とする半導体集積回路装置の製造方法。
[Item 27]
In item 24,
In plan view, the distance from the first band member arranged next to one of the first contact terminal groups to the first contact terminal group among the plurality of first band members is the first contact terminal group. A method of manufacturing a semiconductor integrated circuit device, wherein the distance is equal to a distance from a first band member arranged next to the first contact terminal group to the first contact terminal group.

〔項28〕
項26において、
平面視において、前記複数の第1帯部材のうち、前記第1接触端子群の一方の隣に配置される前記第1帯部材の帯幅と、前記第1接触端子群の他方の隣に配置される前記第1帯部材の帯幅は等しいことを特徴とする半導体集積回路装置の製造方法。
[Item 28]
In item 26,
In plan view, among the plurality of first band members, the band width of the first band member disposed next to one of the first contact terminal groups and the other adjacent to the first contact terminal group A method of manufacturing a semiconductor integrated circuit device, wherein the band widths of the first band members are equal.

〔項29〕
項26において、
前記第1接触端子群には、前記複数の第1接触端子が、前記第1方向に沿って一列または複数列で配置され、
前記複数列の場合、平面視において、前記複数列で配置される複数の第1接触端子の間には、前記複数の帯部材は形成されていないことを特徴とする半導体集積回路装置の製造方法。
[Item 29]
In item 26,
In the first contact terminal group, the plurality of first contact terminals are arranged in one or a plurality of rows along the first direction,
In the case of the plurality of rows, the plurality of band members are not formed between the plurality of first contact terminals arranged in the plurality of rows in a plan view. .

〔項30〕
項25において、
前記複数のチップ領域は、平面視において、それぞれ四角形を成し、各チップ搭載領域の外縁を構成する四辺のそれぞれに沿って、複数の第1チップ電極が配置される第1チップ電極群、複数の第2チップ電極が配置される第2チップ電極群、複数の第3チップ電極が配置される第3チップ電極群、および複数の第4チップ電極が配置される第4チップ電極群が配置され、
前記第1シートの前記接触端子形成面には、前記(c)工程において、前記複数の第1チップ電極と対向配置される前記複数の第1接触端子が形成された前記第1接触端子群、前記複数の第2チップ電極と対向配置される前記複数の第2接触端子が形成された第2接触端子群、前記複数の第3チップ電極と対向配置される前記複数の第3接触端子が形成された第3接触端子群、および前記複数の第4チップ電極と対向配置される前記複数の第4接触端子が形成された第4接触端子群が配置され、
前記複数の帯部材には、平面視において、前記第1接触端子群の両隣に前記第1接触端子群に沿って帯状に延在する前記複数の第1帯部材、前記第2接触端子群の両隣に前記第2接触端子群に沿って帯状に延在する複数の第2帯部材、前記第3接触端子群の両隣に前記第3接触端子群に沿って帯状に延在する複数の第3帯部材、および前記第4接触端子群の両隣に前記第4接触端子群に沿って帯状に延在する複数の第4帯部材が含まれ、
前記複数の突出部は、前記複数の第1、第2、第3および第4帯部材のそれぞれに倣って形成され、
前記複数の第1帯部材間の距離、前記複数の第2帯部材間の距離、前記複数の第3帯部材間の距離、および前記複数の第4帯部材間の距離は等しいことを特徴とする半導体集積回路装置の製造方法。
[Section 30]
In item 25,
The plurality of chip regions each form a quadrangle in plan view, and a plurality of first chip electrode groups in which a plurality of first chip electrodes are arranged along each of four sides constituting the outer edge of each chip mounting region. A second chip electrode group in which the second chip electrodes are disposed, a third chip electrode group in which the plurality of third chip electrodes are disposed, and a fourth chip electrode group in which the plurality of fourth chip electrodes are disposed. ,
On the contact terminal forming surface of the first sheet, in the step (c), the first contact terminal group in which the plurality of first contact terminals arranged to face the plurality of first chip electrodes are formed, A second contact terminal group in which the plurality of second contact terminals arranged opposite to the plurality of second chip electrodes is formed, and a plurality of third contact terminals arranged opposite to the plurality of third chip electrodes are formed. A third contact terminal group formed, and a fourth contact terminal group in which the plurality of fourth contact terminals arranged to face the plurality of fourth chip electrodes are disposed,
The plurality of band members include, in plan view, the plurality of first band members extending in a band shape along the first contact terminal group on both sides of the first contact terminal group, and the second contact terminal group. A plurality of second belt members extending in a band shape along the second contact terminal group on both sides, and a plurality of third members extending in a band shape along the third contact terminal group on both sides of the third contact terminal group. A belt member, and a plurality of fourth belt members extending in a belt shape along the fourth contact terminal group are included on both sides of the fourth contact terminal group,
The plurality of protrusions are formed following the plurality of first, second, third and fourth belt members,
The distance between the plurality of first belt members, the distance between the plurality of second belt members, the distance between the plurality of third belt members, and the distance between the plurality of fourth belt members are equal. A method for manufacturing a semiconductor integrated circuit device.

〔項31〕
項30において、
前記第1、第2、第3および第4接触端子群は、平面視において、四辺形を構成し、
前記複数の第1、第2、第3および第4帯部材のそれぞれは、平面視において、前記四辺形の内側に配置される第1環状体と、前記四辺形の外側に配置される第2環状体の一部を構成することを特徴とする半導体集積回路装置の製造方法。
[Claim 31]
In item 30,
The first, second, third and fourth contact terminal groups constitute a quadrilateral in plan view,
Each of the plurality of first, second, third, and fourth belt members has a first annular body that is disposed inside the quadrilateral and a second that is disposed outside the quadrilateral in plan view. A method of manufacturing a semiconductor integrated circuit device, comprising a part of an annular body.

〔項32〕
項31において、
前記第1環状体は、途中で分断されることなく連続的に形成されていることを特徴とする半導体集積回路装置の製造方法。
[Item 32]
In item 31,
The method of manufacturing a semiconductor integrated circuit device, wherein the first annular body is continuously formed without being divided in the middle.

〔項33〕
項32において、
前記第2環状体は、途中で分断されることなく連続的に形成されていることを特徴とする半導体集積回路装置の製造方法。
[Claim 33]
In item 32,
The method of manufacturing a semiconductor integrated circuit device, wherein the second annular body is continuously formed without being divided in the middle.

〔項34〕
項33において、
前記第2環状体は、前記第1、第2、第3および第4接触端子群が成す前記四辺形の各辺に沿った四辺を有し、
前記第2環状体の各辺の延長線が交わる角部では、接続される2辺が直交しないように各辺に対して斜めに配置された斜め配置部を介して接続されていることを特徴とする半導体集積回路装置の製造方法。
[Item 34]
In item 33,
The second annular body has four sides along each side of the quadrilateral formed by the first, second, third and fourth contact terminal groups,
In the corner part where the extension line of each side of the second annular body intersects, the two connected sides are connected via an oblique arrangement part arranged obliquely with respect to each side so as not to be orthogonal to each other. A method for manufacturing a semiconductor integrated circuit device.

〔項35〕
項24において、
前記複数の帯部材は、金属膜から成ることを特徴とする半導体集積回路装置の製造方法。
[Claim 35]
In item 24,
The method for manufacturing a semiconductor integrated circuit device, wherein the plurality of band members are made of a metal film.

〔項36〕
複数の第1配線が形成された配線基板と、
半導体ウエハの主面上に形成された複数のチップ電極に接触させるための複数の接触端子、前記複数の接触端子が形成された接触端子形成面、および前記接触端子形成面の反対側に位置する裏面を有し、前記複数の接触端子の先端が前記半導体ウエハの主面に対向して前記配線基板に保持された第1シートと、
前記第1シートのうち前記複数の接触端子が形成された領域を、緩衝層を介して前記裏面より押圧する押圧部と、
を有し、
前記第1シートは、
前記接触端子形成面を有する第1絶縁膜と、
前記第1絶縁膜と前記裏面の間に形成され、前記複数の第1配線および前記複数の接触端子と、それぞれ電気的に接続される複数の第2配線と、
前記裏面を有し、前記第1絶縁膜および前記複数の第2配線上に形成された第2絶縁膜と、
前記裏面に形成された突出部と、
を含み、
前記複数の接触端子には、平面視において、第1方向に沿って配置される第1接触端子群に形成された複数の第1接触端子が含まれ、
前記複数の第2配線のうち、前記複数の第1接触端子に接続される前記複数の第2配線は、平面視において、前記第1方向と交差する方向に沿って延在するように配置され、
前記突出部は、平面視において、前記第1接触端子群の隣に、前記第1接触端子群に沿って延在するように配置されていることを特徴とするプローブカード。
[Claim 36]
A wiring board on which a plurality of first wirings are formed;
A plurality of contact terminals for contacting a plurality of chip electrodes formed on the main surface of the semiconductor wafer, a contact terminal forming surface on which the plurality of contact terminals are formed, and an opposite side of the contact terminal forming surface A first sheet having a back surface, the tips of the plurality of contact terminals being held on the wiring board facing the main surface of the semiconductor wafer;
A pressing portion that presses the region where the plurality of contact terminals are formed in the first sheet from the back surface through a buffer layer;
Have
The first sheet is
A first insulating film having the contact terminal forming surface;
A plurality of second wirings formed between the first insulating film and the back surface and electrically connected to the plurality of first wirings and the plurality of contact terminals;
A second insulating film having the back surface and formed on the first insulating film and the plurality of second wirings;
A protrusion formed on the back surface;
Including
The plurality of contact terminals include a plurality of first contact terminals formed in a first contact terminal group arranged along a first direction in plan view,
Among the plurality of second wirings, the plurality of second wirings connected to the plurality of first contact terminals are arranged to extend along a direction intersecting the first direction in a plan view. ,
The probe card, wherein the protruding portion is arranged to extend along the first contact terminal group next to the first contact terminal group in a plan view.

〔項37〕
項36において、
前記裏面には、複数の前記突出部が形成され、
前記複数の突出部は、平面視において、前記第1接触端子群の両隣に、前記第1接触端子群に沿って延在するように配置されていることを特徴とするプローブカード。
[Section 37]
In item 36,
A plurality of the protrusions are formed on the back surface,
The plurality of protrusions are arranged so as to extend along the first contact terminal group on both sides of the first contact terminal group in plan view.

〔項38〕
項37において、
前記第2絶縁膜と前記複数の第2配線の間には、前記第1絶縁膜および前記複数の第2配線を覆う第3絶縁膜が形成され、
前記第2絶縁膜と前記第3絶縁膜の間には、前記第2絶縁膜よりも剛性の高い材料から成る複数の帯部材が形成され、
前記複数の帯部材には、平面視において、前記第1接触端子群の両隣に、前記第1接触端子群に沿って帯状に延在するように配置される複数の第1帯部材が含まれ、
前記複数の突出部は、前記複数の帯部材に倣って形成されていることを特徴とするプローブカード。
[Claim 38]
In item 37,
A third insulating film is formed between the second insulating film and the plurality of second wirings to cover the first insulating film and the plurality of second wirings,
Between the second insulating film and the third insulating film, a plurality of band members made of a material having higher rigidity than the second insulating film are formed,
The plurality of band members include a plurality of first band members arranged so as to extend along the first contact terminal group on both sides of the first contact terminal group in a plan view. ,
The plurality of protrusions are formed to follow the plurality of band members.

〔項39〕
項38において、
前記複数の第2配線と前記複数の接触端子は、前記第1絶縁膜の前記複数の接触端子上に形成された複数のスルーホールを介してそれぞれ接続され、
前記裏面のうち、前記複数の接触端子上に位置する複数の第1領域の高さは、前記突出部の高さよりも低く、かつ、前記複数の第1領域と前記突出部の間の第2領域の高さよりも高いことを特徴とするプローブカード。
[Claim 39]
In item 38,
The plurality of second wirings and the plurality of contact terminals are respectively connected through a plurality of through holes formed on the plurality of contact terminals of the first insulating film,
Of the back surface, a plurality of first regions positioned on the plurality of contact terminals are lower than a height of the protruding portion, and a second height between the plurality of first regions and the protruding portion. A probe card characterized by being higher than the height of the area.

〔項40〕
項39において、
平面視において、前記複数の第1帯部材のうち、前記第1接触端子群の一方の隣に配置される第1帯部材から前記第1接触端子群までの距離は、前記第1接触端子群の他方の隣に配置される第1帯部材から前記第1接触端子群までの距離と等しいことを特徴とするプローブカード。
[Claim 40]
In item 39,
In plan view, the distance from the first band member arranged next to one of the first contact terminal groups to the first contact terminal group among the plurality of first band members is the first contact terminal group. A probe card characterized by being equal to a distance from a first belt member arranged next to the other to the first contact terminal group.

〔項41〕
項39において、
前記複数の接触端子は、前記第1シートの前記接触端子形成面の接触端子配置領域に形成され、
前記接触端子配置領域は、平面視において、四角形を成し、前記接触端子配置領域の外縁を構成する四辺のそれぞれに沿って、複数の前記第1接触端子が配置される前記第1接触端子群、複数の第2接触端子が配置される第2接触端子群、複数の第3接触端子が配置される第3接触端子群、および複数の第4接触端子が配置される第4接触端子群が配置され、
前記複数の帯部材には、平面視において、前記第1接触端子群の両隣に前記第1接触端子群に沿って帯状に延在する前記複数の第1帯部材、前記第2接触端子群の両隣に前記第2接触端子群に沿って帯状に延在する複数の第2帯部材、前記第3接触端子群の両隣に前記第3接触端子群に沿って帯状に延在する複数の第3帯部材、および前記第4接触端子群の両隣に前記第4接触端子群に沿って帯状に延在する複数の第4帯部材が含まれ、
前記複数の突出部は、前記複数の第1、第2、第3および第4帯部材のそれぞれに倣って形成され、
前記複数の第1帯部材間の距離、前記複数の第2帯部材間の距離、前記複数の第3帯部材間の距離、および前記複数の第4帯部材間の距離は等しいことを特徴とするプローブカード。
[Claim 41]
In item 39,
The plurality of contact terminals are formed in a contact terminal arrangement region of the contact terminal forming surface of the first sheet,
The contact terminal arrangement area is a quadrangle in plan view, and the first contact terminal group in which a plurality of the first contact terminals are arranged along each of four sides constituting the outer edge of the contact terminal arrangement area. A second contact terminal group in which a plurality of second contact terminals are disposed, a third contact terminal group in which a plurality of third contact terminals are disposed, and a fourth contact terminal group in which a plurality of fourth contact terminals are disposed. Arranged,
The plurality of band members include, in plan view, the plurality of first band members extending in a band shape along the first contact terminal group on both sides of the first contact terminal group, and the second contact terminal group. A plurality of second belt members extending in a band shape along the second contact terminal group on both sides, and a plurality of third members extending in a band shape along the third contact terminal group on both sides of the third contact terminal group. A belt member, and a plurality of fourth belt members extending in a belt shape along the fourth contact terminal group are included on both sides of the fourth contact terminal group,
The plurality of protrusions are formed following the plurality of first, second, third and fourth belt members,
The distance between the plurality of first belt members, the distance between the plurality of second belt members, the distance between the plurality of third belt members, and the distance between the plurality of fourth belt members are equal. Probe card.

〔項42〕
半導体ウエハを載せる台と、
前記半導体ウエハの電気的特性を検査するテスタと電気的に接続されるプローブカードと、
を有する半導体検査装置であって、
前記プローブカードは、
複数の第1配線が形成された配線基板と、
前記半導体ウエハの主面上に形成された複数のチップ電極に接触させるための複数の接触端子、前記複数の接触端子が形成された接触端子形成面、および前記接触端子形成面の反対側に位置する裏面を有し、前記複数の接触端子の先端が前記半導体ウエハの主面に対向して前記配線基板に保持された第1シートと、
前記第1シートのうち前記複数の接触端子が形成された領域を、緩衝層を介して前記裏面より押圧する押圧部と、
を有し、
前記第1シートは、
前記接触端子形成面を有する第1絶縁膜と、
前記第1絶縁膜と前記裏面の間に形成され、前記複数の第1配線および前記複数の接触端子と、それぞれ電気的に接続される複数の第2配線と、
前記裏面を有し、前記第1絶縁膜および前記複数の第2配線上に形成された第2絶縁膜と、
を含み、
前記複数の接触端子には、平面視において、第1方向に沿って配置される第1接触端子群に形成された複数の第1接触端子が含まれ、
前記複数の第2配線のうち、前記複数の第1接触端子に接続される前記複数の第2配線は、平面視において、前記第1方向と交差する方向に沿って延在するように配置され、
平面視において、前記複数の第1接触端子のうち、前記第1接触端子群の端部に配置される第1接触端子の前記第1接触端子群の反対側には、前記第1絶縁膜上に前記第2配線に沿って形成され、かつ、前記複数の接触端子とは電気的に接続されない第3配線が配置され、
前記第1接触端子群の端部に配置される第1接触端子と前記第3配線の間には、前記第1シートの前記接触端子形成面および前記裏面のうち、一方の面から他方の面までを貫通する開口部から成るスリットが、前記第2配線に沿って形成されていることを特徴とする半導体検査装置。
[Item 42]
A table on which a semiconductor wafer is placed;
A probe card electrically connected to a tester for inspecting electrical characteristics of the semiconductor wafer;
A semiconductor inspection apparatus comprising:
The probe card is
A wiring board on which a plurality of first wirings are formed;
A plurality of contact terminals for contacting a plurality of chip electrodes formed on the main surface of the semiconductor wafer, a contact terminal forming surface on which the plurality of contact terminals are formed, and a position opposite to the contact terminal forming surface A first sheet held on the wiring board with tips of the plurality of contact terminals facing the main surface of the semiconductor wafer;
A pressing portion that presses the region where the plurality of contact terminals are formed in the first sheet from the back surface through a buffer layer;
Have
The first sheet is
A first insulating film having the contact terminal forming surface;
A plurality of second wirings formed between the first insulating film and the back surface and electrically connected to the plurality of first wirings and the plurality of contact terminals;
A second insulating film having the back surface and formed on the first insulating film and the plurality of second wirings;
Including
The plurality of contact terminals include a plurality of first contact terminals formed in a first contact terminal group arranged along a first direction in plan view,
Among the plurality of second wirings, the plurality of second wirings connected to the plurality of first contact terminals are arranged to extend along a direction intersecting the first direction in a plan view. ,
In plan view, the first contact terminal disposed at the end of the first contact terminal group among the plurality of first contact terminals is opposite to the first contact terminal group on the first insulating film. A third wiring that is formed along the second wiring and is not electrically connected to the plurality of contact terminals,
Between the first contact terminal disposed at the end of the first contact terminal group and the third wiring, the contact sheet forming surface and the back surface of the first sheet, from one surface to the other surface. A semiconductor inspection apparatus, wherein a slit comprising an opening penetrating through the second wiring is formed along the second wiring.

〔項43〕
半導体ウエハを載せる台と、
前記半導体ウエハの電気的特性を検査するテスタと電気的に接続されるプローブカードと、
を有する半導体検査装置であって、
前記プローブカードは、
複数の第1配線が形成された配線基板と、
前記半導体ウエハの主面上に形成された複数のチップ電極に接触させるための複数の接触端子、前記複数の接触端子が形成された接触端子形成面、および前記接触端子形成面の反対側に位置する裏面を有し、前記複数の接触端子の先端が前記半導体ウエハの主面に対向して前記配線基板に保持された第1シートと、
前記第1シートのうち前記複数の接触端子が形成された領域を、緩衝層を介して前記裏面より押圧する押圧部と、
を有し、
前記第1シートは、
前記接触端子形成面を有する第1絶縁膜と、
前記第1絶縁膜と前記裏面の間に形成され、前記複数の第1配線および前記複数の接触端子と、それぞれ電気的に接続される複数の第2配線と、
前記裏面を有し、前記第1絶縁膜および前記複数の第2配線上に形成された第2絶縁膜と、
を含み、
前記複数の接触端子には、平面視において、第1方向に沿って配置される第1接触端子群に形成された複数の第1接触端子が含まれ、
前記複数の第2配線のうち、前記複数の第1接触端子に接続される前記複数の第2配線は、平面視において、前記第1方向と交差する方向に沿って延在するように配置され、
平面視において、前記複数の第1接触端子のうち、前記第1接触端子群の端部に配置される第1接触端子の前記第1接触端子群の反対側には、前記第1絶縁膜上に前記第2配線に沿って形成され、かつ、前記複数の接触端子とは電気的に接続されない第3配線が配置され、
前記第1接触端子群の端部に配置される第1接触端子と前記第3配線の間には、前記第1シートの前記接触端子形成面および前記裏面のうち、一方の面から他方の面までを貫通する開口部から成るスリットが、前記第2配線に沿って形成され、
前記突出部は、平面視において、前記第1接触端子群の隣に、前記第1接触端子群に沿って延在するように配置され、かつ、前記突出部の延長線上において前記スリットが配置される領域には前記突出部は形成されていないことを特徴とする半導体検査装置。
[Item 43]
A table on which a semiconductor wafer is placed;
A probe card electrically connected to a tester for inspecting electrical characteristics of the semiconductor wafer;
A semiconductor inspection apparatus comprising:
The probe card is
A wiring board on which a plurality of first wirings are formed;
A plurality of contact terminals for contacting a plurality of chip electrodes formed on the main surface of the semiconductor wafer, a contact terminal forming surface on which the plurality of contact terminals are formed, and a position opposite to the contact terminal forming surface A first sheet held on the wiring board with tips of the plurality of contact terminals facing the main surface of the semiconductor wafer;
A pressing portion that presses the region where the plurality of contact terminals are formed in the first sheet from the back surface through a buffer layer;
Have
The first sheet is
A first insulating film having the contact terminal forming surface;
A plurality of second wirings formed between the first insulating film and the back surface and electrically connected to the plurality of first wirings and the plurality of contact terminals;
A second insulating film having the back surface and formed on the first insulating film and the plurality of second wirings;
Including
The plurality of contact terminals include a plurality of first contact terminals formed in a first contact terminal group arranged along a first direction in plan view,
Among the plurality of second wirings, the plurality of second wirings connected to the plurality of first contact terminals are arranged to extend along a direction intersecting the first direction in a plan view. ,
In plan view, the first contact terminal disposed at the end of the first contact terminal group among the plurality of first contact terminals is opposite to the first contact terminal group on the first insulating film. A third wiring that is formed along the second wiring and is not electrically connected to the plurality of contact terminals,
Between the first contact terminal disposed at the end of the first contact terminal group and the third wiring, the contact sheet forming surface and the back surface of the first sheet, from one surface to the other surface. A slit comprising an opening penetrating through is formed along the second wiring,
The projection is arranged to extend along the first contact terminal group next to the first contact terminal group in plan view, and the slit is arranged on an extension line of the projection. The semiconductor inspection apparatus is characterized in that the protruding portion is not formed in a region to be formed.

〔項44〕
半導体ウエハを載せる台と、
前記半導体ウエハの電気的特性を検査するテスタと電気的に接続されるプローブカードと、
を有する半導体検査装置であって、
前記プローブカードは、
複数の第1配線が形成された配線基板と、
前記半導体ウエハの主面上に形成された複数のチップ電極に接触させるための複数の接触端子、前記複数の接触端子が形成された接触端子形成面、および前記接触端子形成面の反対側に位置する裏面を有し、前記複数の接触端子の先端が前記半導体ウエハの主面に対向して前記配線基板に保持された第1シートと、
前記第1シートのうち前記複数の接触端子が形成された領域を、緩衝層を介して前記裏面より押圧する押圧部と、
を有し、
前記第1シートは、
前記接触端子形成面を有する第1絶縁膜と、
前記第1絶縁膜と前記裏面の間に形成され、前記複数の第1配線および前記複数の接触端子と、それぞれ電気的に接続される複数の第2配線と、
前記裏面を有し、前記第1絶縁膜および前記複数の第2配線上に形成された第2絶縁膜と、
前記裏面に形成された突出部と、
を含み、
前記複数の接触端子には、平面視において、第1方向に沿って配置される第1接触端子群に形成された複数の第1接触端子が含まれ、
前記複数の第2配線のうち、前記複数の第1接触端子に接続される前記複数の第2配線は、平面視において、前記第1方向と交差する方向に沿って延在するように配置され、
前記突出部は、平面視において、前記第1接触端子群と離間して配置されていることを特徴とする半導体検査装置。
[Item 44]
A table on which a semiconductor wafer is placed;
A probe card electrically connected to a tester for inspecting electrical characteristics of the semiconductor wafer;
A semiconductor inspection apparatus comprising:
The probe card is
A wiring board on which a plurality of first wirings are formed;
A plurality of contact terminals for contacting a plurality of chip electrodes formed on the main surface of the semiconductor wafer, a contact terminal forming surface on which the plurality of contact terminals are formed, and a position opposite to the contact terminal forming surface A first sheet held on the wiring board with tips of the plurality of contact terminals facing the main surface of the semiconductor wafer;
A pressing portion that presses the region where the plurality of contact terminals are formed in the first sheet from the back surface through a buffer layer;
Have
The first sheet is
A first insulating film having the contact terminal forming surface;
A plurality of second wirings formed between the first insulating film and the back surface and electrically connected to the plurality of first wirings and the plurality of contact terminals;
A second insulating film having the back surface and formed on the first insulating film and the plurality of second wirings;
A protrusion formed on the back surface;
Including
The plurality of contact terminals include a plurality of first contact terminals formed in a first contact terminal group arranged along a first direction in plan view,
Among the plurality of second wirings, the plurality of second wirings connected to the plurality of first contact terminals are arranged to extend along a direction intersecting the first direction in a plan view. ,
The semiconductor inspection apparatus, wherein the protrusion is disposed apart from the first contact terminal group in plan view.

〔項45〕
半導体ウエハを載せる台と、
前記半導体ウエハの電気的特性を検査するテスタと電気的に接続されるプローブカードと、
を有する半導体検査装置であって、
前記プローブカードは、
複数の第1配線が形成された配線基板と、
前記半導体ウエハの主面上に形成された複数のチップ電極に接触させるための複数の接触端子、前記複数の接触端子が形成された接触端子形成面、および前記接触端子形成面の反対側に位置する裏面を有し、前記複数の接触端子の先端が前記半導体ウエハの主面に対向して前記配線基板に保持された第1シートと、
前記第1シートのうち前記複数の接触端子が形成された領域を、緩衝層を介して前記裏面より押圧する押圧部と、
を有し、
前記第1シートは、
前記接触端子形成面を有する第1絶縁膜と、
前記第1絶縁膜と前記裏面の間に形成され、前記複数の第1配線および前記複数の接触端子と、それぞれ電気的に接続される複数の第2配線と、
前記裏面を有し、前記第1絶縁膜および前記複数の第2配線上に形成された第2絶縁膜と、
前記裏面に形成された突出部と、
を含み、
前記複数の接触端子には、平面視において、第1方向に沿って配置される第1接触端子群に形成された複数の第1接触端子が含まれ、
前記複数の第2配線のうち、前記複数の第1接触端子に接続される前記複数の第2配線は、平面視において、前記第1方向と交差する方向に沿って延在するように配置され、
前記突出部は、平面視において、前記第1接触端子群の隣に、前記第1接触端子群に沿って延在するように配置されていることを特徴とする半導体検査装置。
[Item 45]
A table on which a semiconductor wafer is placed;
A probe card electrically connected to a tester for inspecting electrical characteristics of the semiconductor wafer;
A semiconductor inspection apparatus comprising:
The probe card is
A wiring board on which a plurality of first wirings are formed;
A plurality of contact terminals for contacting a plurality of chip electrodes formed on the main surface of the semiconductor wafer, a contact terminal forming surface on which the plurality of contact terminals are formed, and a position opposite to the contact terminal forming surface A first sheet held on the wiring board with tips of the plurality of contact terminals facing the main surface of the semiconductor wafer;
A pressing portion that presses the region where the plurality of contact terminals are formed in the first sheet from the back surface through a buffer layer;
Have
The first sheet is
A first insulating film having the contact terminal forming surface;
A plurality of second wirings formed between the first insulating film and the back surface and electrically connected to the plurality of first wirings and the plurality of contact terminals;
A second insulating film having the back surface and formed on the first insulating film and the plurality of second wirings;
A protrusion formed on the back surface;
Including
The plurality of contact terminals include a plurality of first contact terminals formed in a first contact terminal group arranged along a first direction in plan view,
Among the plurality of second wirings, the plurality of second wirings connected to the plurality of first contact terminals are arranged to extend along a direction intersecting the first direction in a plan view. ,
The semiconductor inspection apparatus, wherein the protruding portion is arranged to extend along the first contact terminal group next to the first contact terminal group in a plan view.

本発明は、電極にプローブカードの接触端子を押し当てて電気的検査を行う半導体集積回路装置、および電気的検査に用いるプローブカードに利用可能である。   INDUSTRIAL APPLICABILITY The present invention is applicable to a semiconductor integrated circuit device that performs electrical inspection by pressing a contact terminal of a probe card against an electrode, and a probe card that is used for electrical inspection.

1 配線基板
1a 下面
1b 上面
1c 配線
1d ポゴ座
1e 開口部
2 薄膜シート
2a 主面(接触端子形成面)
2b 裏面
2c コンタクタ配置領域(接触端子配置領域)
2d スリット
2e、2g、2h、2k、2n 領域
2f 角部領域
3、3a、3b、3c、3d、3e、3f、3g、3h、3k、3m、3n、3p、3r コンタクタ(接触端子)
3A、3B、3C、3D コンタクタ群(接触端子群)
4 押圧部
4a プランジャ
4b 押し駒
4c エラストマ
4d ばね
4e 押しピン
4f ポリイミドシート
5 加圧部
5a 連結治具
5b ばね
6 接続治具
7 張り出しリング
8 接着リング
10、10c 半導体チップ(半導体集積回路装置)
10a チップ領域
10b スクライブ領域
11、11a、11b、11c、11d、11e、11f パッド(チップ電極)
11A、11B、11C、11D パッド群(チップ電極群)
12 半導体基板
12a 主面
13 配線層
13a 配線
13b 絶縁膜
14 保護膜
14a 開口部
21 金属膜
21a ロジウム膜
21b ニッケル膜
22 ポリイミド膜
23 配線
23a、23b 導体膜
24、24a、24b 配線層
25、33、102 ポリイミド膜(絶縁膜)
26 ダミー配線
28a 内側環状体
28b 外側環状体
28c 斜め配置部
30a、30b 領域
31、32、36、37、38、39、60、61、62、63、64、65、66、100、101 薄膜シート
32a 突出部
34 帯部材
34a、34b 金属膜
40 基板
40a 開口部
41 導電膜
42、43 薄膜
50、51 矢印
CHD カードホルダ
IFR インタフェースリング
PGP ポゴピン
PR プローバ
PRC プローブカード
T テスタ
TH1、TH2 スルーホール
THD テスタヘッド
WCH ウエハチャック
WH ウエハ
WST ウエハステージ
L1、L2、L3 距離
P1、P2 間隔
W1、W2 帯幅
DESCRIPTION OF SYMBOLS 1 Wiring board 1a Lower surface 1b Upper surface 1c Wiring 1d Pogo seat 1e Opening part 2 Thin film sheet 2a Main surface (contact terminal formation surface)
2b Back surface 2c Contactor arrangement area (contact terminal arrangement area)
2d slit 2e, 2g, 2h, 2k, 2n region 2f corner region 3, 3a, 3b, 3c, 3d, 3e, 3f, 3g, 3h, 3k, 3m, 3n, 3p, 3r contactor (contact terminal)
3A, 3B, 3C, 3D contactor group (contact terminal group)
4 Pressing part 4a Plunger 4b Pushing piece 4c Elastomer 4d Spring 4e Pushing pin 4f Polyimide sheet 5 Pressurizing part 5a Connecting jig 5b Spring 6 Connecting jig 7 Overhang ring 8 Adhesive ring 10, 10c Semiconductor chip (semiconductor integrated circuit device)
10a Chip area 10b Scribe area 11, 11a, 11b, 11c, 11d, 11e, 11f Pad (chip electrode)
11A, 11B, 11C, 11D Pad group (chip electrode group)
DESCRIPTION OF SYMBOLS 12 Semiconductor substrate 12a Main surface 13 Wiring layer 13a Wiring 13b Insulating film 14 Protective film 14a Opening part 21 Metal film 21a Rhodium film 21b Nickel film 22 Polyimide film 23 Wiring 23a, 23b Conductive films 24, 24a, 24b Wiring layers 25, 33, 102 Polyimide film (insulating film)
26 Dummy wiring 28a Inner ring body 28b Outer ring body 28c Diagonal arrangement part 30a, 30b Area 31, 32, 36, 37, 38, 39, 60, 61, 62, 63, 64, 65, 66, 100, 101 Thin film sheet 32a Projection 34 Band member 34a, 34b Metal film 40 Substrate 40a Opening 41 Conductive film 42, 43 Thin film 50, 51 Arrow CHD Card holder IFR Interface ring PGP Pogo pin PR Prober PRC Probe card T Tester TH1, TH2 Through hole THD Tester head WCH Wafer chuck WH Wafer WST Wafer stages L1, L2, L3 Distance P1, P2 Interval W1, W2 Band width

Claims (20)

(a)複数のチップ領域に区画され、前記複数のチップ領域の各々には半導体集積回路が形成され、主面上において前記半導体集積回路と電気的に接続する複数のチップ電極が形成された半導体ウエハを準備する工程、
(b)複数の第1配線が形成された配線基板と、前記複数のチップ電極に接触させるための複数の接触端子、前記複数の接触端子が形成された接触端子形成面、および前記接触端子形成面の反対側に位置する裏面を有し、前記複数の接触端子の先端が前記半導体ウエハの主面側に対向するように前記配線基板に保持された第1シートと、前記第1シートのうち前記複数の接触端子が形成された接触端子配置領域を、緩衝層を介して前記裏面より押圧する押圧部と、を有する第1カードを準備する工程、
(c)前記第1シートの前記複数の接触端子の先端を前記半導体ウエハの前記複数のチップ電極に接触させて前記半導体集積回路の電気的検査を行う工程、
を含み、
前記第1シートは、
前記接触端子形成面を有する第1絶縁膜と、
前記第1絶縁膜と前記裏面の間に形成され、前記複数の第1配線および前記複数の接触端子と、それぞれ電気的に接続される複数の第2配線と、
前記裏面を有し、前記第1絶縁膜および前記複数の第2配線上に形成された第2絶縁膜と、
を含み、
前記複数の接触端子には、平面視において、第1方向に沿って配置される第1接触端子群に形成された複数の第1接触端子が含まれ、
前記複数の第2配線のうち、前記複数の第1接触端子に接続される前記複数の第2配線は、平面視において、前記第1方向と交差する方向に沿って延在するように配置され、
平面視において、前記複数の第1接触端子のうち、前記第1接触端子群の端部に配置される第1接触端子の前記第1接触端子群の反対側には、前記第1絶縁膜上に前記第2配線に沿って形成され、かつ、前記複数の接触端子とは電気的に接続されない第3配線が配置され、
前記第1接触端子群の端部に配置される第1接触端子と前記第3配線の間には、前記第1シートの前記接触端子形成面および前記裏面のうち、一方の面から他方の面までを貫通する開口部から成るスリットが、前記第2配線に沿って形成されていることを特徴とする半導体集積回路装置の製造方法。
(A) A semiconductor that is partitioned into a plurality of chip regions, each of which has a semiconductor integrated circuit formed thereon, and a plurality of chip electrodes that are electrically connected to the semiconductor integrated circuit on the main surface. Preparing a wafer;
(B) A wiring board on which a plurality of first wirings are formed, a plurality of contact terminals for contacting the plurality of chip electrodes, a contact terminal forming surface on which the plurality of contact terminals are formed, and the contact terminal formation A first sheet having a back surface located on the opposite side of the surface, and held on the wiring substrate such that tips of the plurality of contact terminals are opposed to a main surface side of the semiconductor wafer; Preparing a first card having a pressing portion that presses the contact terminal arrangement region in which the plurality of contact terminals are formed from the back surface through a buffer layer;
(C) conducting the electrical inspection of the semiconductor integrated circuit by bringing tips of the plurality of contact terminals of the first sheet into contact with the plurality of chip electrodes of the semiconductor wafer;
Including
The first sheet is
A first insulating film having the contact terminal forming surface;
A plurality of second wirings formed between the first insulating film and the back surface and electrically connected to the plurality of first wirings and the plurality of contact terminals;
A second insulating film having the back surface and formed on the first insulating film and the plurality of second wirings;
Including
The plurality of contact terminals include a plurality of first contact terminals formed in a first contact terminal group arranged along a first direction in plan view,
Among the plurality of second wirings, the plurality of second wirings connected to the plurality of first contact terminals are arranged to extend along a direction intersecting the first direction in a plan view. ,
In plan view, the first contact terminal disposed at the end of the first contact terminal group among the plurality of first contact terminals is opposite to the first contact terminal group on the first insulating film. A third wiring that is formed along the second wiring and is not electrically connected to the plurality of contact terminals,
Between the first contact terminal disposed at the end of the first contact terminal group and the third wiring, the contact sheet forming surface and the back surface of the first sheet, from one surface to the other surface. A method of manufacturing a semiconductor integrated circuit device, wherein a slit including an opening penetrating through the second wiring is formed along the second wiring.
請求項1において、
前記スリットの長さは、前記第1接触端子群の延在方向と直交方向の幅よりも長いことを特徴とする半導体集積回路装置の製造方法。
In claim 1,
The method of manufacturing a semiconductor integrated circuit device, wherein a length of the slit is longer than a width in a direction orthogonal to the extending direction of the first contact terminal group.
請求項2において、
平面視において、四角形を成す前記接触端子配置領域には、前記接触端子配置領域の外縁を構成する四辺のうち、第1辺に沿って配置される前記第1接触端子群、前記第1辺と交差する第2辺に沿って複数の第2接触端子が配置される第2接触端子群、および前記第1接触端子群と前記第2接触端子群が交差する第1角部領域が配置され、
前記第1角部領域と前記第1接触端子群の間、および前記第1角部領域と前記第2接触端子群の間には、それぞれ前記スリットが形成されていることを特徴とする半導体集積回路装置の製造方法。
In claim 2,
In the plan view, the contact terminal arrangement region that forms a quadrangle includes the first contact terminal group, the first side, and the first side of the four sides that constitute the outer edge of the contact terminal arrangement region. A second contact terminal group in which a plurality of second contact terminals are arranged along the intersecting second side, and a first corner region in which the first contact terminal group and the second contact terminal group intersect,
The semiconductor integrated circuit, wherein the slit is formed between the first corner region and the first contact terminal group, and between the first corner region and the second contact terminal group, respectively. A method of manufacturing a circuit device.
請求項3において、
前記スリットの長さは、前記第1または前記第2接触端子群から前記接触端子配置領域の内側に向かう方向の長さよりも、前記第1または前記第2接触端子群から前記接触端子配置領域の外側に向かう方向の長さの方が長いことを特徴とする半導体集積回路装置の製造方法。
In claim 3,
The length of the slit is longer than the length in the direction from the first or second contact terminal group toward the inside of the contact terminal arrangement area, from the first or second contact terminal group to the contact terminal arrangement area. A method of manufacturing a semiconductor integrated circuit device, wherein a length in a direction toward the outside is longer.
請求項1において、
前記第2配線の前記スリット側の側面は、前記第2絶縁膜により覆われていることを特徴とする半導体集積回路装置の製造方法。
In claim 1,
A method of manufacturing a semiconductor integrated circuit device, wherein a side surface of the second wiring on the slit side is covered with the second insulating film.
請求項1において、
前記第1接触端子群は、第1の間隔で前記複数の第1接触端子が配置される第1領域と、前記第1の間隔よりも広い第2の間隔で前記第1接触端子が配置される第2領域を有し、
前記第2領域に配置される前記第1接触端子および前記第1領域の端部に配置される前記第1接触端子の間に、前記第2配線に沿って、前記スリットが形成されていることを特徴とする半導体集積回路装置の製造方法。
In claim 1,
The first contact terminal group includes a first region where the plurality of first contact terminals are disposed at a first interval, and the first contact terminals are disposed at a second interval wider than the first interval. A second region,
The slit is formed along the second wiring between the first contact terminal disposed in the second region and the first contact terminal disposed at an end of the first region. A method of manufacturing a semiconductor integrated circuit device.
請求項1において、
前記(b)工程は、
(b1)基板を準備する工程と、
(b2)前記(b1)の後、前記基板上に、前記複数の接触端子、前記第1絶縁膜、前記複数の第2および第3配線、前記第2絶縁膜を順に積層する工程と、
(b3)前記(b2)工程の後、前記第1シートの前記裏面側からレーザ光を照射して前記スリットを形成する工程と、
(b4)前記(b3)工程の後、前記第1シートを前記配線基板と接続し、保持させる工程と、
を含むことを特徴とする半導体集積回路装置の製造方法。
In claim 1,
The step (b)
(B1) preparing a substrate;
(B2) After the step (b1), a step of sequentially stacking the plurality of contact terminals, the first insulating film, the plurality of second and third wirings, and the second insulating film on the substrate;
(B3) after the step (b2), irradiating laser light from the back side of the first sheet to form the slit;
(B4) After the step (b3), connecting and holding the first sheet with the wiring board;
A method for manufacturing a semiconductor integrated circuit device, comprising:
請求項1において、
前記(b)工程は、
(b1)基板を準備する工程と、
(b2)前記(b1)の後、前記基板上に、前記複数の接触端子、前記第1絶縁膜、前記複数の第2および第3配線、前記第2絶縁膜を順に積層する工程と、
(b3)前記(b2)工程の後、前記第1シートを前記配線基板と接続し、保持させる工程と、
(b4)前記(b3)工程の後、前記押圧部により、前記緩衝層を介して前記接触端子配置領域の前記裏面から押圧する工程と、
(b5)前記(b4)工程の後、前記第1シートの前記接触端子形成面側からレーザ光を照射して前記スリットを形成する工程と、
を含むことを特徴とする半導体集積回路装置の製造方法。
In claim 1,
The step (b)
(B1) preparing a substrate;
(B2) After the step (b1), a step of sequentially stacking the plurality of contact terminals, the first insulating film, the plurality of second and third wirings, and the second insulating film on the substrate;
(B3) After the step (b2), connecting and holding the first sheet with the wiring board;
(B4) After the step (b3), the step of pressing from the back surface of the contact terminal arrangement region via the buffer layer by the pressing portion;
(B5) After the step (b4), a step of irradiating a laser beam from the contact terminal forming surface side of the first sheet to form the slit;
A method for manufacturing a semiconductor integrated circuit device, comprising:
請求項8において、
前記(b5)工程では、前記スリットの上層に配置される前記緩衝層の少なくとも一部まで到達する開口部が形成されることを特徴とする半導体集積回路装置の製造方法。
In claim 8,
In the step (b5), an opening reaching at least a part of the buffer layer disposed above the slit is formed.
請求項1において、
前記第1接触端子群に配置される前記複数の第1接触端子には、前記第1方向に沿った第1列目に配置される複数の第1列目接触端子と、第2列目に配置される複数の第2列目接触端子が含まれ、
前記第1接触端子群の端部周辺では、前記複数の第1列目接触端子が配置されず、前記複数の第2列目接触端子が一列で配置され、
前記複数の第2列目接触端子のうち、前記第2列目の端部に配置される接触端子と、該接触端子の前記第1接触端子群の反対側に配置される前記第3配線との間には、前記スリットが形成され、
前記複数の第1列目接触端子のうち、前記第1列目の端部に配置される接触端子と、該接触端子の隣に配置される前記第2または第3配線との間には、前記スリットが形成されていないことを特徴とする半導体集積回路装置の製造方法。
In claim 1,
The plurality of first contact terminals arranged in the first contact terminal group include a plurality of first row contact terminals arranged in a first row along the first direction, and a second row. A plurality of second row contact terminals disposed are included;
Around the end of the first contact terminal group, the plurality of first row contact terminals are not arranged, and the plurality of second row contact terminals are arranged in a row,
Of the plurality of second row contact terminals, a contact terminal disposed at an end of the second row, and the third wiring disposed on the opposite side of the first contact terminal group of the contact terminals; In between, the slit is formed,
Among the plurality of first row contact terminals, between the contact terminal arranged at the end of the first row and the second or third wiring arranged next to the contact terminal, A method of manufacturing a semiconductor integrated circuit device, wherein the slit is not formed.
請求項1において、
前記第1接触端子群に配置される前記複数の第1接触端子には、前記第1方向に沿った第1列目に配置される複数の第1列目接触端子と、第2列目に配置される複数の第2列目接触端子が含まれ、
前記第1接触端子群の前記第1列目には、第1の間隔で前記複数の第1列目接触端子が配置される第1密集配置領域と、前記第1の間隔よりも広い第2の間隔で前記複数の第1列目接触端子が配置される第1散在配置領域とが含まれ、
前記第1接触端子群の前記第2列目には、第3の間隔で前記複数の第2列目接触端子が配置される第2密集配置領域と、前記第3の間隔よりも広い第4の間隔で前記複数の第2列目接触端子が配置される第2散在配置領域とが含まれ、
前記第1方向に沿って、前記第1、第2散在配置領域が隣り合って配置された領域には、前記スリットが形成されていることを特徴とする半導体集積回路装置の製造方法。
In claim 1,
The plurality of first contact terminals arranged in the first contact terminal group include a plurality of first row contact terminals arranged in a first row along the first direction, and a second row. A plurality of second row contact terminals disposed are included;
The first row of the first contact terminal group includes a first dense arrangement region in which the plurality of first row contact terminals are arranged at a first interval, and a second that is wider than the first interval. And a first scattered arrangement region in which the plurality of first row contact terminals are arranged at intervals of
In the second row of the first contact terminal group, a second densely arranged region in which the plurality of second row contact terminals are arranged at a third interval, and a fourth width wider than the third interval. And a second scattered arrangement region in which the plurality of second row contact terminals are arranged at intervals of
A method of manufacturing a semiconductor integrated circuit device, wherein the slit is formed in a region where the first and second scattered arrangement regions are arranged adjacent to each other along the first direction.
請求項1において、
前記第1シートは、前記裏面に形成された突出部を含み、
前記突出部は、平面視において、前記第1接触端子群の隣に、前記第1接触端子群に沿って延在するように配置され、かつ、前記突出部の延長線上において前記スリットが配置される領域には前記突出部は形成されていないことを特徴とする半導体集積回路装置の製造方法。
In claim 1,
The first sheet includes a protrusion formed on the back surface,
The projection is arranged to extend along the first contact terminal group next to the first contact terminal group in plan view, and the slit is arranged on an extension line of the projection. A method for manufacturing a semiconductor integrated circuit device, wherein the protruding portion is not formed in a region to be formed.
(a)複数のチップ領域に区画され、前記複数のチップ領域の各々には半導体集積回路が形成され、主面上において前記半導体集積回路と電気的に接続する複数のチップ電極が形成された半導体ウエハを準備する工程、
(b)複数の第1配線が形成された配線基板と、前記複数のチップ電極に接触させるための複数の接触端子、前記複数の接触端子が形成された接触端子形成面、および前記接触端子形成面の反対側に位置する裏面を有し、前記複数の接触端子の先端が前記半導体ウエハの主面側に対向するように前記配線基板に保持された第1シートと、前記第1シートのうち前記複数の接触端子が形成された領域を、緩衝層を介して前記裏面より押圧する押圧部と、を有する第1カードを準備する工程、
(c)前記第1シートの前記複数の接触端子の先端を前記半導体ウエハの前記複数のチップ電極に接触させて前記半導体集積回路の電気的検査を行う工程、
を含み、
前記第1シートは、
前記接触端子形成面を有する第1絶縁膜と、
前記第1絶縁膜と前記裏面の間に形成され、前記複数の第1配線および前記複数の接触端子と、それぞれ電気的に接続される複数の第2配線と、
前記裏面を有し、前記第1絶縁膜および前記複数の第2配線上に形成された第2絶縁膜と、
前記裏面に形成された突出部と、
を含み、
前記複数の接触端子には、平面視において、第1方向に沿って配置される第1接触端子群に形成された複数の第1接触端子が含まれ、
前記突出部は、平面視において、前記第1接触端子群と離間して配置されていることを特徴とする半導体集積回路装置の製造方法。
(A) A semiconductor that is partitioned into a plurality of chip regions, each of which has a semiconductor integrated circuit formed thereon, and a plurality of chip electrodes that are electrically connected to the semiconductor integrated circuit on the main surface. Preparing a wafer;
(B) A wiring board on which a plurality of first wirings are formed, a plurality of contact terminals for contacting the plurality of chip electrodes, a contact terminal forming surface on which the plurality of contact terminals are formed, and the contact terminal formation A first sheet having a back surface located on the opposite side of the surface, and held on the wiring substrate such that tips of the plurality of contact terminals are opposed to a main surface side of the semiconductor wafer; Preparing a first card having a pressing portion that presses the region where the plurality of contact terminals are formed from the back surface through a buffer layer;
(C) conducting the electrical inspection of the semiconductor integrated circuit by bringing tips of the plurality of contact terminals of the first sheet into contact with the plurality of chip electrodes of the semiconductor wafer;
Including
The first sheet is
A first insulating film having the contact terminal forming surface;
A plurality of second wirings formed between the first insulating film and the back surface and electrically connected to the plurality of first wirings and the plurality of contact terminals;
A second insulating film having the back surface and formed on the first insulating film and the plurality of second wirings;
A protrusion formed on the back surface;
Including
The plurality of contact terminals include a plurality of first contact terminals formed in a first contact terminal group arranged along a first direction in plan view,
The method of manufacturing a semiconductor integrated circuit device, wherein the protruding portion is disposed apart from the first contact terminal group in a plan view.
(a)複数のチップ領域に区画され、前記複数のチップ領域の各々には半導体集積回路が形成され、主面上において前記半導体集積回路と電気的に接続する複数のチップ電極が形成された半導体ウエハを準備する工程、
(b)複数の第1配線が形成された配線基板と、前記複数のチップ電極に接触させるための複数の接触端子、前記複数の接触端子が形成された接触端子形成面、および前記接触端子形成面の反対側に位置する裏面を有し、前記複数の接触端子の先端が前記半導体ウエハの主面側に対向するように前記配線基板に保持された第1シートと、前記第1シートのうち前記複数の接触端子が形成された領域を、緩衝層を介して前記裏面より押圧する押圧部と、を有する第1カードを準備する工程、
(c)前記第1シートの前記複数の接触端子の先端を前記半導体ウエハの前記複数のチップ電極に接触させて前記半導体集積回路の電気的検査を行う工程、
を含み、
前記第1シートは、
前記接触端子形成面を有する第1絶縁膜と、
前記第1絶縁膜と前記裏面の間に形成され、前記複数の第1配線および前記複数の接触端子と、それぞれ電気的に接続される複数の第2配線と、
前記裏面を有し、前記第1絶縁膜および前記複数の第2配線上に形成された第2絶縁膜と、
前記裏面に形成された突出部と、
を含み、
前記複数の接触端子には、平面視において、第1方向に沿って配置される第1接触端子群に形成された複数の第1接触端子が含まれ、
前記複数の第2配線のうち、前記複数の第1接触端子に接続される前記複数の第2配線は、平面視において、前記第1方向と交差する方向に沿って延在するように配置され、
前記突出部は、平面視において、前記第1接触端子群の隣に、前記第1接触端子群に沿って延在するように配置されていることを特徴とする半導体集積回路装置の製造方法。
(A) A semiconductor that is partitioned into a plurality of chip regions, each of which has a semiconductor integrated circuit formed thereon, and a plurality of chip electrodes that are electrically connected to the semiconductor integrated circuit on the main surface. Preparing a wafer;
(B) A wiring board on which a plurality of first wirings are formed, a plurality of contact terminals for contacting the plurality of chip electrodes, a contact terminal forming surface on which the plurality of contact terminals are formed, and the contact terminal formation A first sheet having a back surface located on the opposite side of the surface, and held on the wiring substrate such that tips of the plurality of contact terminals are opposed to a main surface side of the semiconductor wafer; Preparing a first card having a pressing portion that presses the region where the plurality of contact terminals are formed from the back surface through a buffer layer;
(C) conducting the electrical inspection of the semiconductor integrated circuit by bringing tips of the plurality of contact terminals of the first sheet into contact with the plurality of chip electrodes of the semiconductor wafer;
Including
The first sheet is
A first insulating film having the contact terminal forming surface;
A plurality of second wirings formed between the first insulating film and the back surface and electrically connected to the plurality of first wirings and the plurality of contact terminals;
A second insulating film having the back surface and formed on the first insulating film and the plurality of second wirings;
A protrusion formed on the back surface;
Including
The plurality of contact terminals include a plurality of first contact terminals formed in a first contact terminal group arranged along a first direction in plan view,
Among the plurality of second wirings, the plurality of second wirings connected to the plurality of first contact terminals are arranged to extend along a direction intersecting the first direction in a plan view. ,
The method of manufacturing a semiconductor integrated circuit device, wherein the projecting portion is disposed adjacent to the first contact terminal group so as to extend along the first contact terminal group in a plan view.
請求項14において、
前記裏面には、複数の前記突出部が形成され、
前記複数の突出部は、平面視において、前記第1接触端子群の両隣に、前記第1接触端子群に沿って延在するように配置されていることを特徴とする半導体集積回路装置の製造方法。
In claim 14,
A plurality of the protrusions are formed on the back surface,
The plurality of protrusions are arranged on both sides of the first contact terminal group so as to extend along the first contact terminal group in a plan view. Method.
請求項15において、
前記第2絶縁膜と前記複数の第2配線の間には、前記第1絶縁膜および前記複数の第2配線を覆う第3絶縁膜が形成され、
前記第2絶縁膜と前記第3絶縁膜の間には、前記第2絶縁膜よりも剛性の高い材料から成る複数の帯部材が形成され、
前記複数の帯部材には、平面視において、前記第1接触端子群の両隣に、前記第1接触端子群に沿って帯状に延在するように配置される複数の第1帯部材が含まれ、
前記複数の突出部は、前記複数の帯部材に倣って形成されていることを特徴とする半導体集積回路装置の製造方法。
In claim 15,
A third insulating film is formed between the second insulating film and the plurality of second wirings to cover the first insulating film and the plurality of second wirings,
Between the second insulating film and the third insulating film, a plurality of band members made of a material having higher rigidity than the second insulating film are formed,
The plurality of band members include a plurality of first band members arranged so as to extend along the first contact terminal group on both sides of the first contact terminal group in a plan view. ,
The method of manufacturing a semiconductor integrated circuit device, wherein the plurality of protrusions are formed following the plurality of band members.
請求項16において、
前記複数の第2配線と前記複数の接触端子は、前記第1絶縁膜の前記複数の接触端子上に形成された複数のスルーホールを介してそれぞれ接続され、
前記裏面のうち、前記複数の接触端子上に位置する複数の第1領域の高さは、前記突出部の高さよりも低く、かつ、前記複数の第1領域と前記突出部の間の第2領域の高さよりも高いことを特徴とする半導体集積回路装置の製造方法。
In claim 16,
The plurality of second wirings and the plurality of contact terminals are respectively connected through a plurality of through holes formed on the plurality of contact terminals of the first insulating film,
Of the back surface, a plurality of first regions positioned on the plurality of contact terminals are lower than a height of the protruding portion, and a second height between the plurality of first regions and the protruding portion. A method for manufacturing a semiconductor integrated circuit device, characterized in that the height is higher than a region height.
請求項16において、
平面視において、前記複数の第1帯部材のうち、前記第1接触端子群の一方の隣に配置される第1帯部材から前記第1接触端子群までの距離は、前記第1接触端子群の他方の隣に配置される第1帯部材から前記第1接触端子群までの距離と等しいことを特徴とする半導体集積回路装置の製造方法。
In claim 16 ,
In plan view, the distance from the first band member arranged next to one of the first contact terminal groups to the first contact terminal group among the plurality of first band members is the first contact terminal group. A method of manufacturing a semiconductor integrated circuit device, wherein the distance is equal to a distance from a first band member arranged next to the first contact terminal group to the first contact terminal group.
請求項17において、
平面視において、前記複数の第1帯部材のうち、前記第1接触端子群の一方の隣に配置される前記第1帯部材の帯幅と、前記第1接触端子群の他方の隣に配置される前記第1帯部材の帯幅は等しいことを特徴とする半導体集積回路装置の製造方法。
In claim 17,
In plan view, among the plurality of first band members, the band width of the first band member disposed next to one of the first contact terminal groups and the other adjacent to the first contact terminal group A method of manufacturing a semiconductor integrated circuit device, wherein the band widths of the first band members are equal.
請求項17において、
前記第1接触端子群には、前記複数の第1接触端子が、前記第1方向に沿って一列または複数列で配置され、
前記複数列の場合、平面視において、前記複数列で配置される複数の第1接触端子の間には、前記複数の帯部材は形成されていないことを特徴とする半導体集積回路装置の製造方法。
In claim 17,
In the first contact terminal group, the plurality of first contact terminals are arranged in one or a plurality of rows along the first direction,
In the case of the plurality of rows, the plurality of band members are not formed between the plurality of first contact terminals arranged in the plurality of rows in a plan view. .
JP2011113104A 2010-09-09 2011-05-20 Manufacturing method of semiconductor integrated circuit device Expired - Fee Related JP5707222B2 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2011113104A JP5707222B2 (en) 2011-05-20 2011-05-20 Manufacturing method of semiconductor integrated circuit device
US13/228,334 US8323992B2 (en) 2010-09-09 2011-09-08 Method of manufacturing semiconductor integrated circuit device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011113104A JP5707222B2 (en) 2011-05-20 2011-05-20 Manufacturing method of semiconductor integrated circuit device

Publications (2)

Publication Number Publication Date
JP2012242255A JP2012242255A (en) 2012-12-10
JP5707222B2 true JP5707222B2 (en) 2015-04-22

Family

ID=47464118

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011113104A Expired - Fee Related JP5707222B2 (en) 2010-09-09 2011-05-20 Manufacturing method of semiconductor integrated circuit device

Country Status (1)

Country Link
JP (1) JP5707222B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102339327B1 (en) * 2019-10-28 2021-12-15 주식회사 나노엑스 Manufacturing method of probe-head for led probe device

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4521611B2 (en) * 2004-04-09 2010-08-11 ルネサスエレクトロニクス株式会社 Manufacturing method of semiconductor integrated circuit device
JP2008008774A (en) * 2006-06-29 2008-01-17 Renesas Technology Corp Method of manufacturing semiconductor integrated circuit device

Also Published As

Publication number Publication date
JP2012242255A (en) 2012-12-10

Similar Documents

Publication Publication Date Title
US8691601B2 (en) Semiconductor device and penetrating electrode testing method
JP4862017B2 (en) Relay board, manufacturing method thereof, probe card
JP4829879B2 (en) Manufacturing method of semiconductor integrated circuit device
JP5065674B2 (en) Manufacturing method of semiconductor integrated circuit device
JP2005136246A (en) Manufacturing method of semiconductor integrate circuit device
JP2008218442A (en) Semiconductor integrated circuit device and manufacturing method thereof
JP2009526992A (en) Space transformer, manufacturing method of the space transformer, and probe card having the space transformer
US20130162276A1 (en) Probe card and method for manufacturing same
JP4825457B2 (en) Manufacturing method of semiconductor integrated circuit device
JP4343256B1 (en) Manufacturing method of semiconductor device
JP4800007B2 (en) Manufacturing method of semiconductor integrated circuit device and probe card
JP4372785B2 (en) Manufacturing method of semiconductor integrated circuit device
US11099227B2 (en) Multilayer wiring base plate and probe card using the same
JP5191646B2 (en) Manufacturing method of semiconductor integrated circuit device
JP5707222B2 (en) Manufacturing method of semiconductor integrated circuit device
JP4944982B2 (en) Semiconductor wafer inspection method and semiconductor device manufacturing method
TWI484192B (en) Probe card, inspection device and inspection method
JP4940360B2 (en) Probe card and inspection device
JP4729348B2 (en) Manufacturing method of semiconductor integrated circuit device
JP2012058090A (en) Method for manufacturing semiconductor integrated circuit device and probe card
US8323992B2 (en) Method of manufacturing semiconductor integrated circuit device
JP2010098046A (en) Probe card and method for manufacturing semiconductor device
JP2012058103A (en) Method for manufacturing semiconductor integrated circuit device and probe card
JP2010266467A (en) Method for manufacturing semiconductor integrated circuit device
JP2000321303A (en) Probe card and contactor

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140210

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140912

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140930

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141127

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150203

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150302

R150 Certificate of patent or registration of utility model

Ref document number: 5707222

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees