JP2010098046A - Probe card and method for manufacturing semiconductor device - Google Patents
Probe card and method for manufacturing semiconductor device Download PDFInfo
- Publication number
- JP2010098046A JP2010098046A JP2008266272A JP2008266272A JP2010098046A JP 2010098046 A JP2010098046 A JP 2010098046A JP 2008266272 A JP2008266272 A JP 2008266272A JP 2008266272 A JP2008266272 A JP 2008266272A JP 2010098046 A JP2010098046 A JP 2010098046A
- Authority
- JP
- Japan
- Prior art keywords
- probe
- film
- contact
- pad
- protrusion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
Description
本発明は、プローブカードおよび半導体装置の製造技術に関し、特に、半導体集積回路の製造に用いる手法と同様の手法で形成するプローブシートを備えたプローブカード、およびそのプローブカードを含む半導体検査装置による検査工程を含む半導体装置の製造工程に適用して有効な技術に関するものである。 The present invention relates to a probe card and a semiconductor device manufacturing technique, and in particular, a probe card provided with a probe sheet formed by a method similar to the method used for manufacturing a semiconductor integrated circuit, and an inspection by a semiconductor inspection apparatus including the probe card The present invention relates to a technique effective when applied to a semiconductor device manufacturing process including a process.
図27は、半導体集積回路を半導体ウエハ(以下、単にウエハと記す)上に形成した半導体装置の製造工程における、回路(一般的にはLSIと称する)形成後に回路の出来映えの良否判断を行う検査工程の流れの一般的な例を示すフローチャートである。 FIG. 27 shows an inspection in which the quality of a circuit is judged after a circuit (generally referred to as an LSI) is formed in a manufacturing process of a semiconductor device in which a semiconductor integrated circuit is formed on a semiconductor wafer (hereinafter simply referred to as a wafer). It is a flowchart which shows the general example of the flow of a process.
LSIの製造工程では、図27に示したように大きく分けて次の3つの検査を行う。まず、半導体集積回路および電極を形成したウエハ状態でLSIの動作に関する初期検査を行い、導通状態および半導体素子の電気信号動作状態を把握する(工程P101)。その後、ウエハを分割してLSIを半導体チップ(以下、単にチップと記す)の状態にしてから(工程P102)、半導体素子を高温や高印加電圧等の状態において動作させ、動作マージンが小さかったり、信頼性の観点から不安がある半導体素子を摘出したりするバーンイン検査を行う(工程P103)。そして半導体装置を出荷する前に、個々のチップの性能を把握する選別検査による動作面の等級分け(工程P104)と、外観チェック(工程P105)とを行う。これらの検査により、製品として出荷できる品質のチップを、必要に応じて各種の実装形態に加工する。 In the LSI manufacturing process, the following three inspections are performed roughly as shown in FIG. First, an initial inspection regarding the operation of the LSI is performed in a wafer state in which the semiconductor integrated circuit and the electrode are formed, and the conduction state and the electric signal operation state of the semiconductor element are grasped (process P101). Then, after dividing the wafer to make the LSI a semiconductor chip (hereinafter simply referred to as a chip) (process P102), the semiconductor element is operated at a high temperature, a high applied voltage, etc. A burn-in inspection is performed to extract semiconductor elements that are uneasy from the viewpoint of reliability (process P103). Then, before shipping the semiconductor device, the operation surface is classified by a screening inspection for grasping the performance of each chip (process P104) and the appearance check (process P105). Through these inspections, quality chips that can be shipped as products are processed into various mounting forms as necessary.
このようなLSIの検査に用いられる装置(半導体検査装置)においては、多数のLSIの電気特性を検査するために、たとえば図28に示すような回路基板102の下面から斜め下方に突き出して固定されたタングステン等の硬質金属から成る探針(プローブ)103をはんだ101や樹脂104で固定して構成される検査治具(プローブカード)が用いられている。この検査治具による検査では、プローブ103の先端をLSI上の電極に押し付けて機械的に接触させることにより電気的導通を取り、その電気特性を検査している。
In an apparatus (semiconductor inspection apparatus) used for such LSI inspection, in order to inspect the electrical characteristics of a large number of LSIs, for example, it is fixed by protruding obliquely downward from the lower surface of a
近年、LSIの集積度の向上や多機能化に伴ってLSI上の電極の数が増え、さらに電極の配列ピッチが狭くなってきており、上記検査用のプローブカード上のプローブについても狭ピッチ多ピン化が進行している。このような推移により、上記のような硬質金属針からなるプローブでは、加工精度および組み立て精度の点から、LSI上に狭ピッチで並ぶ微小な電極に位置精度良くプローブを押し当てることが次第に困難になりつつある。また、電極の配列の狭ピッチ化に対応するため、プローブを構成する硬質金属針を非常に細くしなければならず、そのために硬質金属針は押し付け力によって変形しやすくなり、繰り返しの押しつけに耐えられずに変形してしまう傾向がある。このように、硬質金属針からなるプローブでは、電極数の増加並びに電極配列の狭ピッチ化に対して好適とは言えず、電極の数の増加と狭ピッチ化とに際して確実に電気的接触を実現できるプローブカードの開発が望まれている。 In recent years, the number of electrodes on an LSI has increased as the degree of LSI integration has increased and the number of functions has increased, and the arrangement pitch of the electrodes has become narrower. Pinning is in progress. With such a transition, in the probe made of the hard metal needle as described above, it is gradually difficult to press the probe with high positional accuracy to the minute electrodes arranged at a narrow pitch on the LSI in terms of processing accuracy and assembly accuracy. It is becoming. In addition, in order to cope with the narrow pitch of the electrode arrangement, the hard metal needles constituting the probe must be made very thin. For this reason, the hard metal needles are easily deformed by the pressing force and can withstand repeated pressing. There is a tendency to deform without being done. As described above, a probe made of a hard metal needle is not suitable for increasing the number of electrodes and narrowing the pitch of the electrode arrangement, and ensures electrical contact when increasing the number of electrodes and narrowing the pitch. Development of a probe card that can be used is desired.
このような要求が出てくることを見越して開発されたプローブカードと検査方法として、例えば1988年度のITC(インターナショナル テスト コンファレンス)の講演論文集の601頁から607頁(非特許文献1)に記載された技術がある。図29は、そのプローブの要部斜視(一部破断)図であり、図30はそのプローブカードの断面概略図である。ここで用いられる導体検査用のプローブは、フレキシブルな絶縁膜105の表面にフォトリソグラフィ技術で配線109、110を形成し、絶縁膜105の下面にグランド層113を形成し、被検査対象の半導体の電極に対応する位置に設けた絶縁膜105のスルーホール111に、めっきにより半球状のバンプ112を形成したものをプローブの先端、いわゆる接触端子(コンタクタ)として用いるものであり、膜状の形態のプローブ(プローブシート106)である。この膜状のプローブを回路基板102の電極と配線109、110を位置合わせした後に機械的に固定し、さらに膜状のプローブの裏面に支持板107を押し付けてプローブカードが構成される。支持板107はプローブを構成する膜が平面を構成できるように支持すると共に、ばね108を使ってプローブをLSI上の電極に押し付ける機能を有するものである。このプローブは、バンプ112を絶縁膜105の表面に形成した配線110および回路基板102を介して検査装置(図示は省略)に接続しており、ばね108の挙動によりバンプ112をLSI上の電極に擦り付ける動きを付与し、これによりバンプ112を電極に電気的に導通をとる。
The probe card and the inspection method developed in anticipation of such demands are described, for example, on pages 601 to 607 (non-patent document 1) of the 1988 ITC (International Test Conference) lecture papers. Technology has been developed. FIG. 29 is a perspective view (partially broken) of the main part of the probe, and FIG. 30 is a schematic sectional view of the probe card. In the probe for conductor inspection used here,
非特許文献1に開示された技術の課題は、コンタクタがめっき法で形成する半球状のバンプであることであり、この形状のために電極上の酸化膜を十分に破ることができずに、しばしば高電気抵抗の接触が発生することである。高電気抵抗の接触は、検査においてLSIの特性を正確に測定する障害となり、良品を不良品と誤って判定することで、良品を廃棄してしまう懸念があることである。この接触抵抗の不安定性を改善するための技術として、特開平7−283280号公報(特許文献1)に記載された技術がある。この特許文献1に記載された例では、図31に示す工法より形成した四角錐または四角錐台形状のバンプをコンタクタとして形成している。すなわち、図31(a)に示すように、特定の面方位で切り出したシリコンウエハ115の所定の位置にシリコンの異方性エッチング技術で四角錐または四角錐台形状の穴114を形成し、この穴を図31(b)に示すように、めっき下地膜116とレジストパターン117Aを使ったパターン電気めっき技術で成膜した硬質金属膜117で埋め込む。さらに、図31(c)に示すように、硬質金属膜117のパターン上にポリイミド等の樹脂膜118を形成した後に、図31(d)に示すように、硬質金属膜117のパターン上で樹脂膜118にスルーホールを開口し、パターン電気めっき技術を用いて配線109を形成する。最終的に、シリコンウエハ115の表面の形成物とシリコンウエハ115とを分離することで、四角錐または四角錐台形状のコンタクタを具備する膜状のプローブを得ることができる(図31(e)参照)。
近年のLSIは、前述のように多数の回路を搭載しているために狭ピッチ多ピンの電極を備えている上に、図32に示すLSIの断面構造のように、素子間を結ぶ配線層で電気信号を高速かつ正確に伝送するために配線124、126、127、128が低電気抵抗の銅を主成分として形成されている。また、電気信号の高速化のために、層間絶縁層123、125として、フッ素ドープシリコン酸化膜(FSG(fluorosilicate glass)膜)やシリコン酸窒化膜(SiOC)などの低誘電率絶縁膜(Low−k膜)など、CVD法で成膜したシリコン酸化膜に比べて誘電率の一段と小さな材料を用いるようになってきている。これらの低誘電材料をはじめとする近年になって使われるようになったほとんどの低誘電材料は、低誘電率化のために材質が多孔質であるために脆く、外部からの力に対して弱い。このため、電気的な動作検査を行う際に、プローブをLSI表面の電極に強く押し当てると、電極だけでなく、その下に形成されている上記層間絶縁層123、125を破壊することがあり、検査することでLSIを壊してしまう事態が起こり得る。さらに、近年のLSIでは、LSIの大きさをできるだけ小さくするために、半導体素子122の上に電極を形成する構造にする例が増えているが、このような構造の場合は、プローブが電極に接触したことにより、上から力がかかったことで半導体素子122の動作に異常を来たすことがあり、この点からも検査においてLSIを壊すことが危惧されている。検査時に中途半端に壊れた半導体素子122は初期的には異常無く動作をしていても、使用時の温度変化などで破壊が進み、短時間で動作しなくなる信頼性上の問題もあり、電極等を壊すことの無いプローブの開発が望まれている。
Since recent LSIs are equipped with a large number of circuits as described above, they are equipped with narrow pitch, multi-pin electrodes, and a wiring layer connecting elements as in the cross-sectional structure of the LSI shown in FIG. In order to transmit an electrical signal at high speed and accurately, the
このような材質的に脆い材料である低誘電材料を層間絶縁層として使用しているLSI上の電極に対してプローブを押し当て、どの程度の力であれば破壊しないのかを調べたところ、加えられる力は電極に対して垂直な力で数10mN以下の低荷重であることが判明した。また、このような低い荷重でも低い接触抵抗値が実現できるプローブが必要であることも判明した。 A probe was pressed against an electrode on an LSI that uses a low dielectric material, which is a brittle material like this, as an interlayer insulation layer. It was found that the applied force was a low load of several tens of mN or less as a force perpendicular to the electrode. It has also been found that a probe capable of realizing a low contact resistance value even under such a low load is necessary.
さらに、押しつけ荷重の抑制の他にも、電極の狭ピッチ化に対応するためにプローブ先端位置の高精度化が必要である。加えて、電極が小さくなるためにプローブを電極に押し当てることで発生する電極上の傷の影響が無視できなくなり、この傷の上からワイヤボンディングあるいは接続用バンプを形成して外部回路と接続しても、傷を起点として接続破壊が発生してしまうことが危惧されるため、この傷を極力小さくすることも必要となっている。 Furthermore, in addition to suppressing the pressing load, it is necessary to increase the accuracy of the probe tip position in order to cope with the narrow pitch of the electrodes. In addition, since the electrode is small, the effect of scratches on the electrode caused by pressing the probe against the electrode cannot be ignored. Wire bonding or connection bumps are formed on the scratch to connect to external circuits. However, since there is a concern that connection breakage may occur from the scratch as a starting point, it is also necessary to make this scratch as small as possible.
そこで、本発明者らは、これらの課題を解決する技術について詳細に検討した。 Therefore, the present inventors have studied in detail a technique for solving these problems.
図33(a)に示すように、LSI上の電極130を形成する代表的な材料であるアルミニウムやはんだにおいては、自然酸化のために必ず表面に高抵抗の酸化膜131が形成されており、電気的な特性を測定する上では、このような酸化膜131が障害になっている。また、タングステン等の硬質金属から成る探針(図28参照)、または銅配線の一部にめっきにより形成した半球状のバンプ112(図29および図30参照)をプローブ132とした場合には、実際に電極130に接触する部分を見ると、電極130の膜厚に比して大きな半径を持つ曲面で構成されている。そのため、図33(b)に示すようにプローブ132の先端を電極130に押し当てただけでは、電極130の厚さが薄いため先端の沈み込み深さが非常に浅く、表面の酸化膜131を十分破って電極130を形成する本来の金属と直接接触することが困難であり、しばしば酸化膜131を挟んだままの状態になる。そのため、これらのプローブ131を使って酸化膜31を破って十分に低い接触抵抗で導通を取るためには、図33(c)に示すように、プローブ132の先端を電極130に押し付けながら移動させることで電極130の表面に傷を付けて酸化膜131が無い新生面133を露出させ、この部分にプローブ132を接触させる必要がある。しかしながら、このような動作の副作用として、プローブ132に押しやられた金属屑134(酸化膜131)にプローブ132自身が乗り上げて、せっかく形成した新生面133に接触できないことが散発し、正確な測定の障害になることで、見かけ上の製造歩留まりを低下させてしまうことになる。さらに、このような動作は、酸化膜131だけでなく電極130を構成する金属膜自体に大きな傷ができる上に、電極130に引き裂く力を加えることになる。この力が下層の絶縁層や配線等へ伝わることで、これら下層の構成体に破壊が生じやすくなる。また、金属屑134は脱落してウエハ上の異物となり、複数の電極130間をショートさせてしまう原因となることもある。
As shown in FIG. 33A, in aluminum and solder, which are representative materials for forming the
これまでは、電極130の下は硬質の無機物から成る絶縁層だけで構成されていたため、大きな力をかけても壊れることもなく、さらに電極130自体が大きいため、プローブ132を押し当てる位置とワイヤボンディングやバンプ形成の位置とをずらすことで上記のような接続不良も避けることができたが、チップサイズの小型化に伴う電極130の小型化および狭ピッチ化によって、そのような対応が適用できなくなりつつある。また、銅からなる配線110の一部にめっきにより形成したバンプ112がプローブとなる膜状のプローブにおいては、製造法に由来してバンプ112の高さに微小なばらつきが生じることが避けられない。また、バンプ112が絶縁膜105で連結されて独立には動かないため、高さがわずかに低く接触が不十分なバンプ112があった場合、すべてのバンプ112を完全に接触させるには、近隣の高いバンプ112に大きな力をかけて縮ませることが必要なため、電極130によっては過剰な荷重がかかる問題がある。この問題は、柔軟性のある絶縁フィルムに形成した配線上に角錐形状のコンタクタが形成された膜状のプローブ(図31参照)においても見られ、いくつかの工夫で程度は改善するものの、完全には防ぎきれず、コンタクタ同士が強く連結されている構造に起因した共通の問題がある。
Until now, since the
これらの問題のうち、まず電極130の表面の酸化膜131を破ることに起因する不具合を解決することを考えると、プローブ132またはコンタクタの先端をほとんど移動させないで小さな荷重で電極130表面の酸化膜31を破る必要がある。このためには、電極130の膜厚(通常は1μm前後)と比べても十分鋭い角をプローブの先端に形成し、この角を酸化膜131に押し当てることで酸化膜131を破ることが最適である。このような動作を実現できるのは、既存のプローブの中では角錐形状の接触端子を用いたプローブ(図31参照)であり、このプローブにおいては電極130上をプローブ先端が移動しなくても低い接触抵抗が実現されている。また、LSI上の電極130の狭ピッチ化に対しては、プローブ132またはコンタクタの狭ピッチ化ができること、プローブ132またはコンタクタの位置精度が高いことに加えて、酸化膜131を破るために必要な力をプローブ132またはコンタクタにかけられることが必要となる。これら必要な条件を高いレベルで満たしているのは、上記の柔軟性のある絶縁フィルムに形成した配線上に角錐形状のコンタクタが形成された膜状のプローブ(図31参照)である。従って、この膜状のプローブの欠点であるコンタクタ先端の高さのわずかなばらつきに起因した過剰荷重の問題を解決することで、目的を達成することができる。
Among these problems, first, considering that the problem caused by breaking the
本発明の目的は、LSI上の電極が狭ピッチになった場合にも、電極およびその下の構造体に損傷を与えることなく低荷重で電極との電気的導通を実現できるLSI検査用のプローブカードを提供することにある。 An object of the present invention is to provide a probe for LSI inspection that can realize electrical continuity with an electrode with a low load without damaging the electrode and the underlying structure even when the electrode on the LSI has a narrow pitch. To provide a card.
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。 The above and other objects and novel features of the present invention will be apparent from the description of this specification and the accompanying drawings.
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。 Of the inventions disclosed in the present application, the outline of typical ones will be briefly described as follows.
(1)本発明によるプローブカードは、
被検査対象に設けられた複数の電極と接触する複数の接触端子と、前記接触端子と一体に形成されたパッドと、前記パッドの各々から引き出された配線と、前記パッドおよび前記配線を覆う樹脂膜と、前記配線と電気的に接続され、かつ外部の配線基板上の電極に対して接続される複数の周辺電極とが形成された膜状のプローブを有し、
前記膜状のプローブにおける前記接触端子が露出している主面とは逆側の裏面において、前記接触端子の直上に相当する第1領域が周囲の前記膜状のプローブの表面より3μm以上高い突起部となり、
前記突起部と接するように前記膜状のプローブの前記裏面上に弾性材からなる板またはシートが重ねられ、
前記シートの上に金属あるいはセラミックからなる板が重ねられ、前記接触端子を前記被検査対象に押し付けるための機構に、前記膜状のプローブ、前記シートおよび前記板からなる積層体を組み込んだものである。
(1) A probe card according to the present invention comprises:
A plurality of contact terminals that come into contact with a plurality of electrodes provided on the object to be inspected, a pad formed integrally with the contact terminal, a wiring drawn from each of the pads, and a resin that covers the pad and the wiring A film-like probe having a film and a plurality of peripheral electrodes electrically connected to the wiring and connected to an electrode on an external wiring board;
On the back surface of the film-like probe opposite to the main surface where the contact terminal is exposed, the first region corresponding to the position immediately above the contact terminal is 3 μm or more higher than the surface of the surrounding film-like probe Part
A plate or sheet made of an elastic material is stacked on the back surface of the film-like probe so as to be in contact with the protrusion,
A plate made of metal or ceramic is overlaid on the sheet, and the mechanism for pressing the contact terminal against the object to be inspected incorporates the film probe, the sheet and the laminate made of the plate. is there.
(2)本発明による半導体装置の製造方法は、
半導体ウエハに回路および前記回路と電気的に接続する複数の電極を作り込み、複数のチップ領域を形成する工程と、
前記複数のチップ領域に設けられた前記複数の電極と接触する複数の接触端子を有するプローブカードを用い、前記複数の接触端子を前記複数の電極と接触させることで前記複数のチップ領域の電気的特性を検査する工程と、
前記半導体ウエハをダイシングし、前記複数のチップ領域毎に分離する工程とを有する半導体装置の製造方法であって、
前記プローブカードは、
前記複数のチップ領域に設けられた前記複数の電極と接触する前記複数の接触端子と、前記接触端子と一体に形成されたパッドと、前記パッドの各々から引き出された配線と、前記パッドおよび前記配線を覆う樹脂膜と、前記配線と電気的に接続され、かつ外部の配線基板上の電極に対して接続される複数の周辺電極とが形成された膜状のプローブを有し、
前記膜状のプローブにおける前記接触端子が露出している主面とは逆側の裏面において、前記接触端子の直上に相当する第1領域が周囲の前記膜状のプローブの表面より3μm以上高い突起部となり、
前記突起部と接するように前記膜状のプローブの前記裏面上に弾性材からなる板またはシートが重ねられ、
前記シートの上に金属あるいはセラミックからなる板が重ねられ、前記接触端子を前記被検査対象に押し付けるための機構に、前記膜状のプローブ、前記シートおよび前記板からなる積層体を組み込んだものである。
(2) A method of manufacturing a semiconductor device according to the present invention includes:
Forming a circuit and a plurality of electrodes electrically connected to the circuit on a semiconductor wafer to form a plurality of chip regions;
Using a probe card having a plurality of contact terminals that are in contact with the plurality of electrodes provided in the plurality of chip regions, the plurality of contact terminals are brought into contact with the plurality of electrodes, thereby electrically connecting the plurality of chip regions. A process for inspecting characteristics;
Dicing the semiconductor wafer and separating the plurality of chip regions for each of the plurality of chip regions,
The probe card is
The plurality of contact terminals that are in contact with the plurality of electrodes provided in the plurality of chip regions, a pad formed integrally with the contact terminal, a wiring drawn from each of the pads, the pad, and the pad A film-like probe in which a resin film that covers the wiring and a plurality of peripheral electrodes that are electrically connected to the wiring and connected to electrodes on an external wiring board are formed;
On the back surface of the membrane probe opposite to the main surface where the contact terminal is exposed, the first region corresponding to the position immediately above the contact terminal is 3 μm or more higher than the surface of the surrounding membrane probe Part
A plate or sheet made of an elastic material is overlaid on the back surface of the film-like probe so as to be in contact with the protrusion,
A plate made of metal or ceramic is overlaid on the sheet, and the mechanism for pressing the contact terminal against the object to be inspected incorporates the film probe, the sheet and the laminate made of the plate. is there.
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。 Among the inventions disclosed in the present application, effects obtained by typical ones will be briefly described as follows.
本発明によるさらに接触端子からの引き出し配線を一括形成した膜状のプローブ、押し板およびエラストマを含む押圧機構と、これらを搭載する配線基板とから成るプローブカードは、従来の膜状のプローブが有する狭パッドピッチへの適用性およびコンタクタの高位置精度という優れた特性に加えて、四角錐形状または四角錘台形状の接触端子を形成した膜状のプローブの上面において、接触端子の直上の部分に突起を形成したことで、以下の効果を有する。 Further, according to the present invention, a probe card including a film-like probe in which lead wires from contact terminals are collectively formed, a pressing mechanism including a push plate and an elastomer, and a wiring board on which these are mounted has a conventional film-like probe. In addition to the excellent characteristics of narrow pad pitch applicability and high contactor position accuracy, on the upper surface of the membrane probe on which the contact terminals in the shape of a quadrangular pyramid or a square frustum are formed, The formation of the protrusions has the following effects.
(1)100μm以下の狭ピッチの多数の電極に対して接触して検査する場合でも、均一かつ低い荷重で接触することができるため、機械的強度の低い誘電材料を絶縁層に用いたLSIの検査においても電極の下の構造体を損傷させること無く検査が可能である。 (1) Even when contacting and inspecting a large number of electrodes with a narrow pitch of 100 μm or less, it is possible to contact with a uniform and low load, so that an LSI using a dielectric material having a low mechanical strength as an insulating layer In the inspection, the inspection can be performed without damaging the structure under the electrode.
(2)100μm以下の狭ピッチの多数の電極に対して接触して検査する場合でも、低い荷重で接触することができるため、従来の膜状のプローブでは大きな荷重で押した場合に、機構的な弾性変形等で発生しやすい電極上での接触端子の滑りがなく、いずれの電極表面においても接触時に発生する傷が非常に小さくなり、傷跡の上にボンディングワイヤやバンプ等の外部回路との接続のための構造を形成しても、構造体自体や接続の強度に何ら影響も与えない。従って、検査後の信頼性の高いLSIを提供することができる。また、これらの構造体を検査の傷を避けて形成する必要がないため、電極サイズを小さくすることが可能となる。 (2) Even when a large number of electrodes having a narrow pitch of 100 μm or less are contacted and inspected, they can be contacted with a low load. Therefore, when a conventional membrane probe is pressed with a large load, it is mechanical. There is no slippage of the contact terminal on the electrode, which is likely to occur due to elastic deformation, etc., and the scratches generated at the time of contact on any electrode surface are extremely small. Even if a structure for connection is formed, the structure itself and the strength of connection are not affected at all. Therefore, an LSI with high reliability after inspection can be provided. In addition, since it is not necessary to form these structures while avoiding scratches on inspection, the electrode size can be reduced.
(3)従来の膜状のプローブに比較して、本発明を実施するために必要な工程数の増加はほとんどなく、製造コストへの影響も小さくできる。 (3) Compared to the conventional membrane probe, there is almost no increase in the number of steps necessary to carry out the present invention, and the influence on the manufacturing cost can be reduced.
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。 In the following embodiments, when it is necessary for the sake of convenience, the description will be divided into a plurality of sections or embodiments. However, unless otherwise specified, they are not irrelevant to each other. There are some or all of the modifications, details, supplementary explanations, and the like.
また、以下の実施の形態において、要素の数等(個数、数値、量、範囲等を含む)に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。 Further, in the following embodiments, when referring to the number of elements (including the number, numerical value, quantity, range, etc.), especially when clearly indicated and when clearly limited to a specific number in principle, etc. Except, it is not limited to the specific number, and may be more or less than the specific number.
さらに、以下の実施の形態において、その構成要素(要素ステップ等も含む)は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。また、実施例等において構成要素等について、「Aからなる」、「Aよりなる」と言うときは、特にその要素のみである旨明示した場合等を除き、それ以外の要素を排除するものでないことは言うまでもない。 Further, in the following embodiments, the constituent elements (including element steps and the like) are not necessarily indispensable unless otherwise specified and apparently essential in principle. Needless to say. In addition, when referring to the constituent elements in the embodiments, etc., “consisting of A” and “consisting of A” do not exclude other elements unless specifically stated that only the elements are included. Needless to say.
同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。 Similarly, in the following embodiments, when referring to the shapes, positional relationships, etc. of the components, etc., the shapes are substantially the same unless otherwise specified, or otherwise apparent in principle. And the like are included. The same applies to the above numerical values and ranges.
また、材料等について言及するときは、特にそうでない旨明記したとき、または、原理的または状況的にそうでないときを除き、特定した材料は主要な材料であって、副次的要素、添加物、付加要素等を排除するものではない。たとえば、シリコン部材は特に明示した場合等を除き、純粋なシリコンの場合だけでなく、添加不純物、シリコンを主要な要素とする2元、3元等の合金(たとえばSiGe)等を含むものとする。 In addition, when referring to materials, etc., unless specified otherwise, or in principle or not in principle, the specified material is the main material, and includes secondary elements, additives It does not exclude additional elements. For example, unless otherwise specified, the silicon member includes not only pure silicon but also an additive impurity, a binary or ternary alloy (for example, SiGe) having silicon as a main element.
また、本実施の形態を説明するための全図において同一機能を有するものは原則として同一の符号を付し、その繰り返しの説明は省略する。 In addition, components having the same function are denoted by the same reference symbols throughout the drawings for describing the embodiments, and the repetitive description thereof will be omitted.
また、本実施の形態で用いる図面においては、平面図であっても図面を見易くするために部分的にハッチングを付す場合がある。 In the drawings used in the present embodiment, even a plan view may be partially hatched to make the drawings easy to see.
以下、本発明の実施の形態を図面に基づいて詳細に説明する。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
(実施の形態1)
「LSI上の電極が狭ピッチになった場合にも、電極およびその下の構造体に損傷を与えることなく低荷重で電極との電気的導通を実現できるLSI検査用のプローブカードを提供する」という目的は、柔軟性のある絶縁フィルムに形成した配線上に良好な電気的導通が得られる角錐形状のコンタクタが形成された膜状のプローブ欠点を改善することで達成できる。この膜状のプローブは、その構造および製造方法に由来して、個々のプローブの位置精度という点でも優れており、約50μmのピッチを下回る狭ピッチの電極配列にも十分対応可能である。
(Embodiment 1)
“Provides a probe card for LSI inspection that can realize electrical continuity with an electrode with a low load without damaging the electrode and the underlying structure even when the electrode on the LSI has a narrow pitch.” This object can be achieved by improving a film-like probe defect in which a pyramidal contactor capable of obtaining good electrical continuity is formed on a wiring formed on a flexible insulating film. This membrane-like probe is derived from its structure and manufacturing method, and is excellent in terms of the positional accuracy of each probe, and can sufficiently cope with a narrow pitch electrode array of less than about 50 μm.
そのために、本発明者らは、まず膜状のプローブのコンタクタ先端の高さのわずかなばらつきに起因した過剰荷重の発生原因を詳細に調べた。この膜状のプローブは、図1に示すように、配線1を形成したシート2を介して上部の押し板3で接触端子5の先端を電極に押し付ける。従って、押し板3とLSI上の電極の間にある配線やパッド4および接触端子5の先端の厚さばらつきやレイアウトに起因する膜の厚さのむらによって接触端子5の先端の高さが相対的にばらつく。このばらつきをできるだけ吸収するために、図1に示すように押し板3と膜状のプローブの間にシート状の有機材料からなるエラストマ6を挟むことが前出の特開平7−283280号公報に示されており、これにより接触性は顕著に向上する。また、シート2を極力薄くすることで膜状のプローブ全体を柔軟にし、接触端子5の先端にわずかではあるが個別可動性を与えると、エラストマ6による高さばらつき吸収効果が大きくなり、接触特性は一層向上する。
For this purpose, the present inventors first examined in detail the cause of excessive load caused by slight variations in the height of the contactor tip of the membrane probe. As shown in FIG. 1, the film-like probe presses the tip of the
しかしながら、LSI上の電極数の増加および電極配列ピッチの縮小に伴い、上記の改善の効果が小さくなる傾向にある。これは、可動性を生み出しているプローブ間の間隙がLSI上の電極間距離の縮小に伴って狭くなり、シート2を薄くした効果が相殺されてしまうからである。加えて、エラストマ6の変形が膜状のプローブの局所的な変形に追従できなくなることも起因する(図3参照)。
However, with the increase in the number of electrodes on the LSI and the reduction in the electrode arrangement pitch, the effect of the improvement tends to be reduced. This is because the gap between the probes generating the mobility becomes narrower as the distance between the electrodes on the LSI is reduced, and the effect of thinning the
また、膜状のプローブのもう1つの課題としては、図4のように多数の接触端子5が集団のコンタクタ列7として配列されている場合には、多数の接触端子5を押し板3で均等に電極に押し当てても、接触端子5の集団の中央(図4の例の場合ではコンタクタ列7の中央)に位置する接触端子5と端(コーナー部)に位置する接触端子5とでは、加わる荷重が大きく異なる。ここで、図5は、図4中にて符号8で示すプローブ群における相対荷重を示したものであり、プローブ群8には、コンタクタ列7の中央の接触端子5から一端の接触端子5までが含まれている。図5に示すように、接触端子5の集団の中央に位置する接触端子5と端に位置する接触端子5とで加わる荷重が大きく異なるのは、端の接触端子5には、中央の接触端子5に比べて大きな力が加わることにある。これはコンタクタ列7の中央部の接触端子5は、近傍の接触端子5と荷重を分担し合うのに対して、端部の接触端子5は荷重を分担してくれる近隣のプローブの数が少なくなり、最も端の接触端子5では、隣接する接触端子5の一方が無いために荷重が集中し、中央部の接触端子5に比べて1.5倍〜2倍程度の荷重を受けるためである。このため、端にある接触端子5は、中央部の接触端子5に比べて1.5倍〜2倍程度の荷重で電極を押すことになり、機械的強度の弱いLSIにおいては、端の電極およびその下の構造体が壊れやすくなる。
Another problem with the membrane probe is that when a large number of
上記の2つの主要な現象により、膜状のプローブは、コンタクト性および電極にかかる荷重のばらつきの点に限っては硬質金属針を用いたプローブに劣るため、広く使われるには至らず、限定的にしか用いられていない状況となっている。 Due to the two main phenomena described above, the membrane probe is not widely used because it is inferior to a probe using a hard metal needle in terms of contact characteristics and load variation on the electrode. It is the situation that is used only for purpose.
そこで、本発明者らは、特に狭電極ピッチに対応する膜状のプローブにおいて、これらの問題を回避することを検討した結果、押し板3と膜状のプローブの間に配設されるエラストマ6の機能を十分に活かすことで上記の課題を解決する方法を考案した。
Therefore, the present inventors have studied to avoid these problems particularly in a film-like probe corresponding to a narrow electrode pitch. As a result, the
つまり、本発明者らは、大きな電極ピッチの場合にはこれらの問題がほとんど見られず、コンタクト特性および電極にかかる荷重に関しては、硬質金属針から成る探針103(図28参照)を用いたプローブと大差無かったことを基に、狭ピッチ化した場合にどのような現象が起こって特性が悪化したのかを調べた。その結果、狭ピッチ対応の膜状のプローブでは、図2に示したように、コンタクタが膜の上にほとんど隙間無く並ぶようになるため、上述のようにエラストマの変形が個々の電極の高さばらつきに追従できなくなることも大きな要因ではあるが、加えて個々の接触端子5の先端の直上の膜面を見ると、コンタクタ列7が密に配列された領域では、膜状のプローブ上面がエラストマシート(エラストマ6)に対して集団として面状に当たる状態となっている。そのため、接触端子5から力が加わった時に、エラストマ6はある面積のエリアが一体で押し込まれることになる。このため、押し込まれた領域のエラストマ6は、逃げる空間が無い状態で押し込まれることになり、エラストマ6は見かけ上硬くなるため変形が起こり難くなる。このために、同じような押し付け条件でコンタクタ(接触端子5)を電極に押し付けると、電極にかかる瞬間的な荷重が大きくなる上に、個々のコンタクタの微妙な高さばらつきも吸収し難くなるため、電極間で荷重のばらつきも大きくなる。
That is, the present inventors hardly see these problems in the case of a large electrode pitch, and the probe 103 (see FIG. 28) made of a hard metal needle is used for contact characteristics and a load applied to the electrode. Based on the fact that it was not much different from the probe, we investigated what phenomenon occurred when the pitch was narrowed and the characteristics deteriorated. As a result, in the film-like probe corresponding to the narrow pitch, as shown in FIG. 2, the contactors are arranged on the film with almost no gap. Therefore, as described above, the deformation of the elastomer causes the height of each electrode to rise. Inability to follow the variation is also a major factor. In addition, when looking at the film surface immediately above the tips of the
本実施の形態では、図6に示すように、接触端子5の直上のシート表面の領域(第1領域)に突起9を設けることで、この突起9を支柱として膜状のプローブとエラストマ6とを点接触状態とし、両者の間に僅かな空間ができるようにする。このような状態の場合、接触端子5に力が加わり直上の突起9がエラストマ6に押し付けられると、突起9が押し付けられた部分のエラストマ6は容易に変形することができるため、突起9が比較的容易にエラストマ6に沈み込む。これにより、図7に示すように、相対的に高い接触端子5は、ウエハ10上の電極11に早くあたるものの、周囲より高い分は、その上の突起9がエラストマ6に深く沈み込み、深く沈み込んだ突起9からの力12はエラストマ6に分散するため、結果として電極11が接触端子5から受ける反力は、周囲の電極11と大差無い大きさとすることができる。つまり、自動的に荷重を均一化することができる。このような挙動により、比較的小さな力で接触端子5をウエハ10上の電極11に押し当てることで、接触端子5と電極11との良好な接触が達成されるようになる。本実施の形態では、エラストマ6の厚さを30μm〜200μm程度とし、エラストマ6の硬度をJIS規格のゴム硬度で30度〜70度程度とし、ウエハ10上の電極11の高さのばらつきが1μm程度の場合において、突起9の高さを3μm程度以上とすることを例示でき、このような条件下で接触端子5と電極11との接触が特に良好となる。
In the present embodiment, as shown in FIG. 6, by providing a
(実施の形態2)
次に、本実施の形態に係る膜状のプローブの製造方法を説明する。
(Embodiment 2)
Next, a method for manufacturing a membrane probe according to the present embodiment will be described.
まず、図8に示すように、特定の面方位の単結晶シリコンからなるウエハ20の表面に、異方性エッチング技術を用いて四角錐形状または四角錘台形状の穴を形成する。その後、ウエハ20の表面全面にスパッタリング技術でめっき下地膜となる銅の薄膜を10〜100nm程度の厚さで成膜する。
First, as shown in FIG. 8, a hole of a quadrangular pyramid shape or a truncated pyramid shape is formed on the surface of the
次に、上記四角錐形状または四角錘台形状の穴の上部が開口されたフォトレジストパターンを形成し、前述のめっき下地膜となる銅の薄膜を電気供給膜として使った電気めっきで四角錐形状または四角錘台形状の穴を硬質の金属膜で埋め込む。硬質金属の材料としては、白金、パラジウム、ロジウムおよびイリジウム等の白金族系の高融点貴金属が適する。この硬質金属パターンの上に、連続して電気ニッケルめっきを行い、厚いパッド4を形成する。また、四角錐形状または四角錘台形状の穴の内部のパッド4の先端が接触端子5となる。このパッド4の厚さによって、膜状のプローブの表面に形成される突起9(図6および図7参照)の高さが決まる。従来の膜状のプローブでは、膜状のプローブの強度の点だけを考えて、パッド4をウエハ20の表面から10μm程度以上の厚さで形成していたが、接触端子5の先端の高さのばらつき解消、および接触端子5が電極に加える荷重の差の解消といった効果を十分得るために、約20μm程度の厚さで形成する。またパッド4は、面積が広すぎたり狭すぎたりすると、突起9を作る効果が小さくなるため、平面で20μm〜100μm四方程度とするのが適当である。また、電気ニッケルめっき膜は、膜応力が比較的小さいため、厚く形成するのは容易であるが、中でもスルファミン酸系のめっき浴を用いると、めっきパターンの変形や割れ等の異常が発生する心配が無い。
Next, a photoresist pattern is formed in which the upper part of the square pyramid-shaped or pyramidal trapezoidal hole is opened, and the copper thin film as the plating base film is used as an electric supply film to form a quadrangular pyramid shape. Alternatively, a square frustum-shaped hole is embedded with a hard metal film. As the material for the hard metal, platinum group high melting point noble metals such as platinum, palladium, rhodium and iridium are suitable. On this hard metal pattern, electro nickel plating is continuously performed to form a
次に、図9に示すように、上記めっきパターン形成の際のマスクとなったフォトレジストパターンを除去した後、ウエハ20上にポリイミドワニスを塗布し、さらに硬化ベーク処理を施すことにより、ポリイミド層21でパッド4を被覆する。ポリイミド層21の厚さを10μm〜30μm程度とすると、下層に形成した厚いパッド4の効果でポリイミド層21の表面に10μm〜15μm程度の突起形状が形成される。
Next, as shown in FIG. 9, after removing the photoresist pattern that became a mask in forming the plating pattern, a polyimide varnish is applied on the
次に、図10に示すように、そのポリイミド層21にレジストパターンを形成して、パッド4の直上のポリイミド層21をそのレジストパターンをマスクとしたドライエッチング加工で除去し、スルーホールを開口する。
Next, as shown in FIG. 10, a resist pattern is formed on the
続いて、そのレジストパターンを除去した後、再度、ウエハ20の全面にスパッタリング技術でめっき下地膜となる銅の薄膜を成膜する。次いで、その銅の薄膜上に配線形成用のレジストパターンを形成し、その銅の薄膜を使って電気銅めっきを行い、銅からなる配線1を形成する。レジストパターンを剥離すると図10に示すようになる。その後、配線1間の不要な部分の銅薄膜を除去することで配線1間を電気的に分離する。
Subsequently, after removing the resist pattern, a copper thin film which is a plating base film is again formed on the entire surface of the
次に、図11に示すように、配線1を保護するためのポリイミド層22を形成する。この際も、下層に形成した厚いパッド4の効果でポリイミド層22の表面に突起形状が形成される。ここまでの工程により、膜状のプローブがほぼ完成する。
Next, as shown in FIG. 11, a
次いで、ウエハ20から膜状のプローブを分離する。分離する方法の1つに、ウエハ20の表面にスパッタリングで形成した銅薄膜を利用する手段がある。すなわち、この銅薄膜の下地となるウエハ20の表面に予めシリコン酸化膜を形成しておくと、シリコン酸化膜と銅薄膜とを剥がすことができるため、この性質を使って機械的に分離する方法である。ただし、この方法は、ウエハ20に形成した四角錐形状または四角錘台形状の穴の部分に充填した硬質金属(接触端子5)を傷つける場合もある。そのため、より良い方法として、ウエハ20をエッチング液で溶解する方法が挙げられる。この方法を実施する際には、予めウエハ20の表面にシリコンのエッチング液のバリア層を成膜しておく必要がある。このバリア層に欠陥がないことが必須条件ではあるが、膜状のプローブに機械的な損傷を与えることは無い。
Next, the film-like probe is separated from the
このような方法で形成した膜状のプローブは、保護のポリイミド層22の表面においてコンタクタとなる四角錐形状または四角錘台形状の金属突起(接触端子5)の上に当たるところが、厚いパッド4の効果で周囲のポリイミド表面より飛び出す形状となり、上記のような厚さ仕様とすることで、約3μm以上の飛び出し量を確保することができる。本実施の形態では、コンタクタ(接触端子5)の裏面側の突起を形成するために、パッド4の厚さを利用するが、接触端子5とパッド4のパターンとを同一工程で形成することで、工程を増やさず目的を達することができる。
The effect of the
ここで、本発明者らは、上記のように形成したコンタクタ(接触端子5)直上に突起のある本実施の形態の膜状のプローブと、その突起のない膜状のプローブとを使って、多数のコンタクタを一括で押した場合にチップの電極に加わる力がどのように異なるのかを比較してみた。 Here, the present inventors use the film-like probe of the present embodiment having a protrusion right above the contactor (contact terminal 5) formed as described above, and the film-like probe without the protrusion, We compared how the force applied to the electrode of the chip differs when a large number of contactors are pushed together.
これらの膜状のプローブのコンタクタ(接触端子5)の配列は、図12に示すように通常のLSIで見られるほぼ正方形の辺に相当する位置に並んでいるコンタクタ列31とし、その1辺に相当するプローブ群32について観察した。また、チップの電極を押す力の大きさを概略として知るために、電極は通常のLSIの電極よりも厚い4μm程度の厚さのアルミニウム薄膜を用い、このアルミニウム薄膜ヘコンタクタ列31を形成する接触端子5が刺さり込んだ深さを測定することで、相対的に判断した。また、LSIチップが作り込まれたウエハヘ接触端子5を押し付ける条件は、全く同じ設定として、接触端子5がチップの電極を押す力を比較した。
The contactors (contact terminals 5) of these film-like probes are arranged in a
その結果、図13に示すように、接触端子5直上に突起のない膜状のプローブでの相対押し付け力を、前述のプローブ群32に対応するLSIチップの1辺の電極で1つずつ測定してまとめると、辺の中央ほど痕が小さく、チップの角、つまり辺の端に行くほど痕が大きくなっていることがわかった。すなわち、辺の中央ほど小さな押しつけ力であり、辺の端に行くほど電極に加わる力は大きくなっていることが判った。これは、図5に示した結果を再現している。膜状のプローブを剛体の押し板3(図1および図2参照)で直接押すと、このような傾向は発生しないことから考えると、このような傾向をもたらしているのは、接触特性を向上させるために押し板と膜状のプローブの間に挟んだエラストマ6のシートの影響が大きいと見られる。
As a result, as shown in FIG. 13, the relative pressing force with the film-like probe having no protrusion directly on the
これに対して、接触端子5直上に突起を設けた膜状のプローブの場合には、このような傾向がほとんど見られず、辺の中央、端といった場所に関わらず均等な力がかかっていることがわかる。このように、チップの電極に加わる力が電極間でばらつかないということは、電極に加わる荷重を精度よく制御する上では非常に有効となる。
On the other hand, in the case of a film-like probe provided with a protrusion just above the
(実施の形態3)
本実施の形態3では、前記実施の形態2とは別の方法で接触端子5上の突起(図11参照)を形成する方法を説明する。
(Embodiment 3)
In the third embodiment, a method for forming the protrusion (see FIG. 11) on the
本実施の形態3では、基本的には前記実施の形態2と同じ工法で膜状のプローブを形成するが、パッド4となる硬質金属をめっき法で形成する際に、図14に示すように10μm程度以下の薄い膜で形成する。このように薄く形成すると、図15に示すようにその上のポリイミド層21の出っ張りが小さくなるため、後のポリイミド層21上に配線1を形成する工程(図16参照)で、レジストパターン形成が容易になり、より微細な配線1の形成が可能となる。
In the third embodiment, a film-like probe is basically formed by the same method as in the second embodiment. However, when a hard metal to be the
次いで、図16に示すように、配線1を保護するポリイミド層22を形成する。その後、図17および図18に示すように、感光性ポリイミドを用いて、フォトリソグラフィ技術で接触端子5の直上に当たる場所に平面島状の突起用パターン36を形成する。なお、図17は、当工程時のパッド4付近を示す要部平面図である。
Next, as shown in FIG. 16, a
その後、ウエハ20を分離することで、膜状のプローブが完成する。この場合、突起(突起用パターン36)を形成するための感光性ポリイミド層の塗布膜厚やパターンによって、裏面の突起の形状を広い範囲で変えることが可能であり、最適な突起形状を形成できる利点がある。平面パターンでは、図19に示すような2つのパッド4を覆うような突起用パターン36や、さらに多くのパッド4を覆うような突起用パターン36(図20に示す例では4つ)を例示できる。なお、図21は、図19または図20に対応した断面を示したものである。
Thereafter, the
また、本実施の形態3のように最後に接触端子5上に突起を形成するためには、突起部分の材料は感光性ポリイミドである必然性はなく、数μm(例えば3μm)〜20μm程度の突起形状で形成できるものであれば、樹脂に限らず金属でも代替可能である。ただし、押しつけ時に外力に負けて大きく変形してしまうような柔らかい材料では目的を果たすことはできない。樹脂で形成する場合は、アクリル、ポリエチレンテレフタレート、またはポリイミド等の硬質の樹脂が望ましく、金属で形成する場合には、電気めっきで銅またはニッケルの突起を形成することが可能である。
In addition, in order to form a projection on the
この方法においては、接触端子57が非常に狭ピッチで形成されている場合においては、突起を形成するための突起用パターン36を必ずしも平面島状にする必要はなく、図19および図20に示したように、平面で複数の接触端子5に跨る線状あるいは帯状のパターンとすることも可能である。このように複数の接触端子5に跨るようなパターンとすることにより、突起用パターン36下では膜状のプローブの局所的な変形を防ぐことができる。それにより、接触端子5の先端が検査対象のチップの電極に接触できなくなってしまうといった不具合を防ぐことが可能となる。
In this method, when the contact terminals 57 are formed at a very narrow pitch, the
以上のように、本実施の形態3では、接触端子5の構造体とは独立した突起(突起用パターン36)を樹脂や金属のパターンで設けるため、突起のサイズや高さの制約が少なく、目的を達成するために最適な突起形状を実現することができる。
As described above, in the third embodiment, since the protrusion (projection pattern 36) independent of the structure of the
(実施の形態4)
前記実施の形態3においては、接触端子5上で突起となる突起用パターン36をポリイミド層21上に形成したが、本実施の形態4においては、この突起用パターン36をパッド4と接するように形成するものである。
(Embodiment 4)
In the third embodiment, the
本実施の形態4の膜状のプローブの製造工程は、前記実施の形態3にて図14を用いて説明した工程までは同様である。次いで、図22に示すように、前記実施の形態3と同様の平面島状の突起用パターン36を接触端子5上に形成する。その後、前記実施の形態3において図15〜図18を用いて説明した工程(突起用パターン36を形成する工程を除く)と同様の工程を経て、本実施の形態4の膜状のプローブを製造する(図23参照)。
The manufacturing process of the membrane probe according to the fourth embodiment is the same as that described with reference to FIG. 14 in the third embodiment. Next, as shown in FIG. 22, a planar island-shaped
上記のように製造した本実施の形態4の膜状のプローブにおける突起用パターン36についても、前記実施の形態3と同様に材料は感光性ポリイミドである必然性はなく、数μm〜20μm程度の突起形状で形成できるものであれば、樹脂に限らず金属でも代替可能である。
The
上記のような本実施の形態4によっても、前記実施の形態3と同様の効果を得ることができる。 According to the fourth embodiment as described above, the same effect as in the third embodiment can be obtained.
(実施の形態5)
エラストマ6(図2、図6および図7参照)への膜状のプローブ上面の当たり方を観察するために、図24に示すように、押し板として透明なガラス板37を使い、さらにエラストマ6も透明なものを用い、ガラス板37を使って膜状のプローブ(接触端子5)をウエハ10上の電極11に対して押し付けることで、実際にプローブが電極11に押し付けられた時のエラストマ6と膜状のプローブ40との接触状態をこのガラス板37越しに光学顕微鏡39で観察した。図25は、その観察結果を示した説明図である。
(Embodiment 5)
In order to observe how the upper surface of the film-like probe hits the elastomer 6 (see FIGS. 2, 6 and 7), as shown in FIG. 24, a
接触端子5上の突起がない膜状のプローブの場合には、接触端子5が電極11と接触する前の時点で、パッド4とそれにつながる配線1の直上部分の広い領域のプローブ40の上面がエラストマ6に接触しており、電極11に接触端子5が当たっても、エラストマ6と膜状のプローブ40の上面との接触状態に明確な変動は起こらなかった。つまり、エラストマ6自体が変形するための空間が初めからないために、エラストマ6が膜状のプローブ40から押し返された時に、エラストマ6がほとんど変形できないことが示された。
In the case of a film-like probe having no protrusion on the
それに対して、本実施の形態に基づいて形成した膜状のプローブ40を用いた場合には、電極11に接触端子5が当たる前の時点では突起9の部分がエラストマ6と点々と接触していることが、接触している部分に観察される小さな島状の干渉縞42から見て取れる。電極11に接触端子5が当たり始めると、干渉縞42の大きさが大きくなり、突起9とエラストマ6との接触面積が増加してくる。つまり、突起9がエラストマ6に押し込まれていることがわかり、本実施の形態の狙い通りの膜状のプローブ40の挙動が確認できた。
On the other hand, when the film-
(実施の形態6)
ここで、前記実施の形態1〜5で説明した膜状のプローブを含むプローブカード用いた検査工程、または検査方法を含む半導体装置の製造方法の一例について、図26を参照して説明する。
(Embodiment 6)
Here, an example of a semiconductor device manufacturing method including an inspection process using the probe card including the film-like probe described in the first to fifth embodiments or an inspection method will be described with reference to FIGS.
(1)本実施の形態6に係る半導体装置の製造方法は、ウエハ20に回路を作り込み、半導体装置(チップ領域)を形成する工程(LSI形成)と、前記実施の形態1〜5で説明した膜状のプローブを含むプローブカードによりウエハレベルで複数の半導体装置の電気的特性を一括して検査する工程(ウエハ検査)と、ウエハ20を切断し、個々のチップに分離する工程(ダイシング)と、個々のチップを樹脂等で封止する工程(組立および封止)とを有する。その後、バーンイン、選別検査、および外観検査を経て、チップパッケージ品として出荷される。
(1) The method of manufacturing a semiconductor device according to the sixth embodiment is described in the first to fifth embodiments, in which a circuit is formed on the
(2)本実施の形態6に係る半導体装置の製造方法は、ウエハ20に回路を作り込み、半導体装置を形成する工程と、前記実施の形態1〜5で説明した膜状のプローブを含むプローブカードによりウエハレベルで複数の半導体装置の電気的特性を一括して検査する工程と、ウエハ20を切断し、個々のチップに分離する工程とを有する。その後、チップ検査用ソケット装着、バーンイン、選別検査、ソケットからの取り外し、および外観検査を経て、ベアチップ出荷品として出荷される。
(2) A method of manufacturing a semiconductor device according to the sixth embodiment includes a step of forming a circuit on the
(3)本実施の形態6に係る半導体装置の製造方法は、ウエハ20に回路を作り込み、半導体装置を形成する工程と、前記実施の形態1〜5で説明した膜状のプローブを含むプローブカードによりウエハレベルで複数の半導体装置の電気的特性を一括して検査する工程とを有する。その後、バーンイン、選別検査、および外観検査を経て、フルウエハ出荷品として出荷される。
(3) A method of manufacturing a semiconductor device according to the sixth embodiment includes a step of forming a circuit on the
(4)本実施の形態6に係る半導体装置の製造方法は、ウエハ20に回路を作り込み、半導体装置を形成する工程と、前記実施の形態1〜5で説明した膜状のプローブを含むプローブカードによりウエハレベルで複数の半導体装置の電気的特性を一括して検査する工程とを有する。その後、バーンインおよび外観検査を経て、ウエハ20を切断し個々のチップに分離する工程と、外観検査とを経て、ベアチップ出荷品として出荷される。
(4) A method of manufacturing a semiconductor device according to the sixth embodiment includes a step of forming a circuit on the
(5)本実施の形態6に係る半導体装置の製造方法は、ウエハ20に回路を作り込み、半導体装置を形成する工程と、ウエハ20を分割する工程と、前記実施の形態1〜5で説明した膜状のプローブを含むプローブカードにより分割したウエハレベルで複数の半導体装置の電気的特性を一括して検査する工程(分割ウエハ検査)とを有する。その後、バーンイン、選別検査および外観検査を経て、分割ウエハ出荷品として出荷される。
(5) The semiconductor device manufacturing method according to the sixth embodiment is described in the first to fifth embodiments, in which a circuit is formed in the
(6)本実施の形態6に係る半導体装置の製造方法は、ウエハ20に回路を作り込み、半導体装置を形成する工程と、ウエハ20を分割する工程と、前記実施の形態1〜5で説明した膜状のプローブを含むプローブカードにより分割したウエハレベルで複数の半導体装置の電気的特性を一括して検査する工程とを有する。その後、バーンイン、選別検査、分割したウエハを切断し、チップごとに分離する工程と、外観検査とを経て、ベアチップ出荷品として出荷される。
(6) The semiconductor device manufacturing method according to the sixth embodiment is described in the first to fifth embodiments, in which a circuit is formed on the
(7)本実施の形態6に係る半導体装置の製造方法は、ウエハ20に回路を作り込み、半導体装置を形成する工程と、ウエハ20に樹脂層等を形成する工程(樹脂層形成)と、樹脂層等を形成したウエハ20に形成された複数の半導体装置の電気的特性を前記実施の形態1〜5で説明した膜状のプローブを含むプローブカードにより一括して検査する工程とを有する。その後、バーンインおよび選別検査を経て、ウエハ20を切断し、個々のチップに分離する工程と、外観検査とを経て、CSP(Chip Size Package)出荷品として出荷される。
(7) A method of manufacturing a semiconductor device according to the sixth embodiment includes a step of forming a circuit on the
(8)本実施の形態6に係る半導体装置の製造方法は、ウエハ20に回路を作り込み、半導体装置を形成する工程(半導体素子回路形成)と、ウエハ20に樹脂層等を形成する工程と、樹脂層等を形成したウエハ20に形成された複数の半導体装置の電気的特性を前記実施の形態1〜5で説明した膜状のプローブを含むプローブカードにより一括して検査する工程とを有する。その後、バーンイン、選別検査、および外観検査を経て、フルウエハCSP出荷品として出荷される。
(8) The method for manufacturing a semiconductor device according to the sixth embodiment includes a step of forming a circuit on the
(9)本実施の形態6に係る半導体装置の製造方法は、ウエハ20に回路を作り込み、半導体装置を形成する工程と、ウエハ20に樹脂層等を形成する工程と、樹脂層等を形成したウエハ20を分割する工程と、前記実施の形態1〜5で説明した膜状のプローブを含むプローブカードにより分割したウエハレベルで複数の半導体装置の電気的特性を一括して検査する工程とを有する。その後、バーンイン、選別検査、および外観検査を経て、分割ウエハCSP出荷品として出荷される。
(9) In the semiconductor device manufacturing method according to the sixth embodiment, a circuit is formed on the
(10)本実施の形態6に係る半導体装置の製造方法は、ウエハ20に回路を作り込み、半導体装置を形成する工程と、ウエハ20に樹脂層等を形成する工程と、樹脂層等を形成したウエハを分割する工程と、前記実施の形態1〜5で説明した膜状のプローブを含むプローブカードにより分割したウエハレベルで複数の半導体装置の電気的特性を一括して検査する工程とを有する。その後、バーンイン、選別検査、ウエハを切断して半導体素子ごとに分離する工程(ダイシング)、および外観検査を経て、CSP出荷品として出荷される。
(10) In the semiconductor device manufacturing method according to the sixth embodiment, a circuit is formed on the
上記の半導体装置の製造方法における、半導体装置の電気的特性を検査する工程では、前記実施の形態1〜5で説明したプローブシート構造体を用いることにより、低荷重な数10mN以下の押圧力で、接触端子5の先端位置精度が高精度で、安定な接触抵抗値および良好な伝送特性を有した検査を実現できる。
In the step of inspecting the electrical characteristics of the semiconductor device in the manufacturing method of the semiconductor device described above, by using the probe sheet structure described in the first to fifth embodiments, the pressing force with a low load of several tens mN or less is used. Further, the tip position accuracy of the
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。 As mentioned above, the invention made by the present inventor has been specifically described based on the embodiment. However, the present invention is not limited to the embodiment, and various modifications can be made without departing from the scope of the invention. Needless to say.
本発明は、プローブカードおよび半導体装置の製造方法に広く適用することができる。 The present invention can be widely applied to probe card and semiconductor device manufacturing methods.
1 配線
2 シート
3 押し板
4 パッド
5 接触端子
6 エラストマ
7 コンタクタ列
8 プローブ群
9 突起
10 ウエハ
11 電極
12 力
20 ウエハ
21、22 ポリイミド層
31 コンタクタ列
32 プローブ群
36 突起用パターン
37 ガラス板
39 光学顕微鏡
40 プローブ
42 干渉縞
101 はんだ
102 回路基板
103 探針(プローブ)
104 樹脂
105 絶縁膜
106 プローブシート
107 支持板
108 ばね
109、110 配線
111 スルーホール
112 バンプ
113 グランド層
114 穴
115 シリコンウエハ
116 めっき下地膜
117 硬質金属膜
117A レジストパターン
118 樹脂膜
122 半導体素子
123、125 層間絶縁層
124、126、127、128 配線
130 電極
131 酸化膜
132 プローブ
133 新生面
134 金属屑
P101〜P105 工程
1
104
Claims (16)
前記膜状のプローブにおける前記接触端子が露出している主面とは逆側の裏面において、前記接触端子の直上に相当する第1領域が周囲の前記膜状のプローブの表面より3μm以上高い突起部となり、
前記突起部と接するように前記膜状のプローブの前記裏面上に弾性材からなる板またはシートが重ねられ、
前記シートの上に金属あるいはセラミックからなる板が重ねられ、前記接触端子を前記被検査対象に押し付けるための機構に、前記膜状のプローブ、前記シートおよび前記板からなる積層体を組み込んだことを特徴とするプローブカード。 A plurality of contact terminals that come into contact with a plurality of electrodes provided on the object to be inspected, a pad formed integrally with the contact terminal, a wiring drawn from each of the pads, and a resin that covers the pad and the wiring A film-like probe having a film and a plurality of peripheral electrodes electrically connected to the wiring and connected to an electrode on an external wiring board;
On the back surface of the film-like probe opposite to the main surface where the contact terminal is exposed, the first region corresponding to the position immediately above the contact terminal is 3 μm or more higher than the surface of the surrounding film-like probe Part
A plate or sheet made of an elastic material is stacked on the back surface of the film-like probe so as to be in contact with the protrusion,
A plate made of metal or ceramic is stacked on the sheet, and the film probe, the sheet and the laminate made of the plate are incorporated in a mechanism for pressing the contact terminal against the object to be inspected. Featured probe card.
前記突起部は、前記パッドを厚く形成し、前記パッド上の前記樹脂膜を盛り上げることで形成されていることを特徴とするプローブカード。 The probe card according to claim 1,
The protuberance is formed by forming the pad thick and raising the resin film on the pad.
前記パッドは、20μm以上の厚さで形成されていることを特徴とするプローブカード。 The probe card according to claim 2,
The probe card, wherein the pad is formed with a thickness of 20 μm or more.
前記突起部は、前記膜状のプローブの前記裏面の前記第1領域に樹脂または金属の島状または帯状の突起用パターンを配置することで形成されていることを特徴とするプローブカード。 The probe card according to claim 1,
The protrusion is formed by disposing a resin or metal island-like or band-like protrusion pattern in the first region on the back surface of the film-like probe.
1つの前記突起用パターンは、複数の前記第1領域を覆うように形成されていることを特徴とするプローブカード。 The probe card according to claim 4,
One probe pattern is formed so as to cover a plurality of the first regions.
前記突起用パターンは、3μm以上の厚さで形成されていることを特徴とするプローブカード。 The probe card according to claim 4,
The probe card, wherein the protrusion pattern is formed with a thickness of 3 μm or more.
前記突起部は、前記パッド上にて前記パッドと接するように樹脂または金属の島状または帯状の突起用パターンを配置し、前記パッドおよび前記突起用パターン上の前記樹脂膜を盛り上げることで形成されていることを特徴とするプローブカード。 The probe card according to claim 1,
The protrusion is formed by disposing a resin or metal island-like or band-like protrusion pattern on the pad so as to be in contact with the pad, and raising the resin film on the pad and the protrusion pattern. A probe card characterized by that.
前記シートは、JIS規格のゴム硬度で30度〜70度、かつ厚さの30μm〜200μmの有機材料から形成され、
前記被検査対象に設けられた前記複数の電極の高さのばらつきが1μmの場合において、前記突起部の高さは3μm以上であることを特徴とするプローブカード。 The probe card according to claim 1,
The sheet is formed from an organic material having a JIS standard rubber hardness of 30 to 70 degrees and a thickness of 30 to 200 μm.
The probe card according to claim 1, wherein when the height variation of the plurality of electrodes provided on the object to be inspected is 1 μm, the height of the protrusion is 3 μm or more.
前記複数のチップ領域に設けられた前記複数の電極と接触する複数の接触端子を有するプローブカードを用い、前記複数の接触端子を前記複数の電極と接触させることで前記複数のチップ領域の電気的特性を検査する工程と、
前記半導体ウエハをダイシングし、前記複数のチップ領域毎に分離する工程とを有する半導体装置の製造方法であって、
前記プローブカードは、
前記複数のチップ領域に設けられた前記複数の電極と接触する前記複数の接触端子と、前記接触端子と一体に形成されたパッドと、前記パッドの各々から引き出された配線と、前記パッドおよび前記配線を覆う樹脂膜と、前記配線と電気的に接続され、かつ外部の配線基板上の電極に対して接続される複数の周辺電極とが形成された膜状のプローブを有し、
前記膜状のプローブにおける前記接触端子が露出している主面とは逆側の裏面において、前記接触端子の直上に相当する第1領域が周囲の前記膜状のプローブの表面より3μm以上高い突起部となり、
前記突起部と接するように前記膜状のプローブの前記裏面上に弾性材からなる板またはシートが重ねられ、
前記シートの上に金属あるいはセラミックからなる板が重ねられ、前記接触端子を前記被検査対象に押し付けるための機構に、前記膜状のプローブ、前記シートおよび前記板からなる積層体を組み込んだことを特徴とする半導体装置の製造方法。 Forming a circuit and a plurality of electrodes electrically connected to the circuit on a semiconductor wafer to form a plurality of chip regions;
Using a probe card having a plurality of contact terminals that are in contact with the plurality of electrodes provided in the plurality of chip regions, the plurality of contact terminals are brought into contact with the plurality of electrodes, thereby electrically connecting the plurality of chip regions. A process for inspecting characteristics;
Dicing the semiconductor wafer and separating the plurality of chip regions for each of the plurality of chip regions,
The probe card is
The plurality of contact terminals that are in contact with the plurality of electrodes provided in the plurality of chip regions, a pad formed integrally with the contact terminal, a wiring drawn from each of the pads, the pad, and the pad A film-like probe in which a resin film that covers the wiring and a plurality of peripheral electrodes that are electrically connected to the wiring and connected to electrodes on an external wiring board are formed;
On the back surface of the film-like probe opposite to the main surface where the contact terminal is exposed, the first region corresponding to the position immediately above the contact terminal is 3 μm or more higher than the surface of the surrounding film-like probe Part
A plate or sheet made of an elastic material is stacked on the back surface of the film-like probe so as to be in contact with the protrusion,
A plate made of metal or ceramic is stacked on the sheet, and the film probe, the sheet and the laminate made of the plate are incorporated in a mechanism for pressing the contact terminal against the object to be inspected. A method of manufacturing a semiconductor device.
前記突起部は、前記パッドを厚く形成し、前記パッド上の前記樹脂膜を盛り上げることで形成されていることを特徴とする半導体装置の製造方法。 In the manufacturing method of the semiconductor device according to claim 9,
The protrusion is formed by forming the pad thick and raising the resin film on the pad.
前記パッドは、20μm以上の厚さで形成されていることを特徴とする半導体装置の製造方法。 The method of manufacturing a semiconductor device according to claim 10.
The method of manufacturing a semiconductor device, wherein the pad is formed with a thickness of 20 μm or more.
前記突起部は、前記膜状のプローブの前記裏面の前記第1領域に樹脂または金属の島状または帯状の突起用パターンを配置することで形成されていることを特徴とする半導体装置の製造方法。 In the manufacturing method of the semiconductor device according to claim 9,
The protrusion is formed by disposing a resin or metal island-shaped or band-shaped protrusion pattern in the first region on the back surface of the film-like probe. .
1つの前記突起用パターンは、複数の前記第1領域を覆うように形成されていることを特徴とする半導体装置の製造方法。 In the manufacturing method of the semiconductor device according to claim 12,
One said pattern for protrusions is formed so that the said some 1st area | region may be covered, The manufacturing method of the semiconductor device characterized by the above-mentioned.
前記突起用パターンは、3μm以上の厚さで形成されていることを特徴とする半導体装置の製造方法。 In the manufacturing method of the semiconductor device according to claim 12,
The method for manufacturing a semiconductor device, wherein the protrusion pattern is formed with a thickness of 3 μm or more.
前記突起部は、前記パッド上にて前記パッドと接するように樹脂または金属の島状または帯状の突起用パターンを配置し、前記パッドおよび前記突起用パターン上の前記樹脂膜を盛り上げることで形成されていることを特徴とする半導体装置の製造方法。 In the manufacturing method of the semiconductor device according to claim 9,
The protrusion is formed by arranging a resin or metal island-like or band-like protrusion pattern on the pad so as to contact the pad, and raising the resin film on the pad and the protrusion pattern. A method for manufacturing a semiconductor device.
前記シートは、JIS規格のゴム硬度で30度〜70度、かつ厚さの30μm〜200μmの有機材料から形成され、
前記被検査対象に設けられた前記複数の電極の高さのばらつきが1μmの場合において、前記突起部の高さは3μm以上であることを特徴とする半導体装置の製造方法。 In the manufacturing method of the semiconductor device according to claim 9,
The sheet is formed from an organic material having a JIS standard rubber hardness of 30 to 70 degrees and a thickness of 30 to 200 μm.
A method of manufacturing a semiconductor device, wherein the height of the protrusion is 3 μm or more when the variation in height of the plurality of electrodes provided on the object to be inspected is 1 μm.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008266272A JP2010098046A (en) | 2008-10-15 | 2008-10-15 | Probe card and method for manufacturing semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008266272A JP2010098046A (en) | 2008-10-15 | 2008-10-15 | Probe card and method for manufacturing semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010098046A true JP2010098046A (en) | 2010-04-30 |
Family
ID=42259540
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008266272A Pending JP2010098046A (en) | 2008-10-15 | 2008-10-15 | Probe card and method for manufacturing semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010098046A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114188310A (en) * | 2021-11-29 | 2022-03-15 | 强一半导体(苏州)有限公司 | Method for realizing measurement slippage of thin film probe |
CN114200280A (en) * | 2021-11-29 | 2022-03-18 | 强一半导体(苏州)有限公司 | Film probe card and probe head thereof |
KR20220091186A (en) * | 2020-12-23 | 2022-06-30 | 주식회사 에스디에이 | Probe Card |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0566243A (en) * | 1991-09-06 | 1993-03-19 | Nec Corp | Jig for lsi evaluation |
JPH0766240A (en) * | 1993-08-27 | 1995-03-10 | Nitto Denko Corp | Connection method for flexible circuit substrate and contact objective and structure thereof |
JPH07283280A (en) * | 1994-02-21 | 1995-10-27 | Hitachi Ltd | Connecting device and its manufacture |
JPH0894669A (en) * | 1994-09-28 | 1996-04-12 | Nitto Denko Corp | Compliance material and probe comprising the material |
JP2003297512A (en) * | 2002-03-28 | 2003-10-17 | Enplas Corp | Socket for electric component |
JP2003309050A (en) * | 2002-04-17 | 2003-10-31 | Hitachi Ltd | Manufacturing method of semiconductor device |
JP2007134048A (en) * | 2001-08-07 | 2007-05-31 | Shinozaki Seisakusho:Kk | Method of manufacturing thin-film sheet with bump, and thin-film sheet with bump |
-
2008
- 2008-10-15 JP JP2008266272A patent/JP2010098046A/en active Pending
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0566243A (en) * | 1991-09-06 | 1993-03-19 | Nec Corp | Jig for lsi evaluation |
JPH0766240A (en) * | 1993-08-27 | 1995-03-10 | Nitto Denko Corp | Connection method for flexible circuit substrate and contact objective and structure thereof |
JPH07283280A (en) * | 1994-02-21 | 1995-10-27 | Hitachi Ltd | Connecting device and its manufacture |
JPH0894669A (en) * | 1994-09-28 | 1996-04-12 | Nitto Denko Corp | Compliance material and probe comprising the material |
JP2007134048A (en) * | 2001-08-07 | 2007-05-31 | Shinozaki Seisakusho:Kk | Method of manufacturing thin-film sheet with bump, and thin-film sheet with bump |
JP2003297512A (en) * | 2002-03-28 | 2003-10-17 | Enplas Corp | Socket for electric component |
JP2003309050A (en) * | 2002-04-17 | 2003-10-31 | Hitachi Ltd | Manufacturing method of semiconductor device |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20220091186A (en) * | 2020-12-23 | 2022-06-30 | 주식회사 에스디에이 | Probe Card |
KR102471772B1 (en) * | 2020-12-23 | 2022-11-29 | 주식회사 에스디에이 | Probe Card |
CN114188310A (en) * | 2021-11-29 | 2022-03-15 | 强一半导体(苏州)有限公司 | Method for realizing measurement slippage of thin film probe |
CN114200280A (en) * | 2021-11-29 | 2022-03-18 | 强一半导体(苏州)有限公司 | Film probe card and probe head thereof |
WO2023092897A1 (en) * | 2021-11-29 | 2023-06-01 | 强一半导体(苏州)有限公司 | Membrane probe card and probe head thereof |
CN114188310B (en) * | 2021-11-29 | 2023-10-24 | 强一半导体(苏州)股份有限公司 | Method for realizing measurement slip of film probe |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101250167B1 (en) | Fabrication method of semiconductor integrated circuit device | |
JP5486866B2 (en) | Manufacturing method of semiconductor device | |
JP5609144B2 (en) | Semiconductor device and through electrode test method | |
JP5065674B2 (en) | Manufacturing method of semiconductor integrated circuit device | |
KR20080076849A (en) | Method for manufacturing semiconductor integrated circuit device | |
US6159826A (en) | Semiconductor wafer and fabrication method of a semiconductor chip | |
JP2005136302A (en) | Manufacturing method of semiconductor integrated circuit device | |
EP2743708A2 (en) | Testing device and testing method thereof | |
JP4717523B2 (en) | Semiconductor device and manufacturing method thereof | |
JP4372785B2 (en) | Manufacturing method of semiconductor integrated circuit device | |
US20030197289A1 (en) | Design of interconnection pads with separated probing and wire bonding regions | |
JP2010098046A (en) | Probe card and method for manufacturing semiconductor device | |
JP2011237391A (en) | Probe card | |
JP2007036252A (en) | Semiconductor device with enhanced pad structure and pad forming method of semiconductor device | |
JP2000106257A (en) | Socket for inspecting semiconductor element, semiconductor device, manufacture of the semiconductor device, and method for inspecting the semiconductor device | |
KR101280419B1 (en) | probe card | |
JP5379527B2 (en) | Semiconductor device | |
JP2010266467A (en) | Method for manufacturing semiconductor integrated circuit device | |
JP4877465B2 (en) | Semiconductor device, semiconductor device inspection method, semiconductor wafer | |
JP2007121152A (en) | Method of manufacturing semiconductor integrated circuit device, and method of manufacturing probe card | |
JP5707222B2 (en) | Manufacturing method of semiconductor integrated circuit device | |
JP5164543B2 (en) | Probe card manufacturing method | |
JP2007012709A (en) | Semiconductor inspection device, and inspection method of semiconductor device | |
JP3784334B2 (en) | Semiconductor device inspection equipment | |
JP2010210463A (en) | Probe card, manufacturing method of the same, and method of manufacturing semiconductor integrated device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100528 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111007 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130628 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130702 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20131029 |