JP3784334B2

JP3784334B2 - Semiconductor device inspection equipment

Info

Publication number: JP3784334B2
Application number: JP2002042613A
Authority: JP
Inventors: 宇紀青野; 昌敏金丸; 竜治河野; 英之青木; 浩也清水
Original assignee: Renesas Technology Corp
Current assignee: Renesas Technology Corp
Priority date: 2002-02-20
Filing date: 2002-02-20
Publication date: 2006-06-07
Anticipated expiration: 2022-02-20
Also published as: JP2003240819A

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体素子を検査する検査装置に係り、プロービング検査およびバーンイン検査など半導体素子製造工程における半導体素子の電気的特性を効率的に検査する半導体素子検査装置に関する。
【０００２】
【従来の技術】
ＩＣやＬＳＩなどにおける半導体素子の製造工程は、シリコンウエハ表面に集積回路を形成するまでのいわゆる前工程と、このシリコンウエハを個別のチップに分離して樹脂やセラミック等で封止するまでのいわゆる後工程とに大別される。
【０００３】
これらの半導体素子では前工程中の所定の段階において、各回路の電気的特性検査が行われ、チップ単位で良品、不良品の判定が行われる。
【０００４】
電気的特性検査は各回路間の導通の良否を判別するプロービング検査と、１５０℃程度の高温中で熱的、電気的ストレスを回路に付与して不良を加速選別するバーンイン検査と、最終的に高周波を用いて検査を行う選別検査とに大きく分別することができる。
【０００５】
特に、高周波を用いて行われる選別検査では高速デバイスの検査を超高周波を用いて行う高速動作の検査方式が望まれている。
【０００６】
上述した各種の検査方法においては、検査装置と被検ウエハもしくは被検チップおよび外部の検査システムの基本的な接続手段は同様である。
【０００７】
つまり、検査装置には個々に導電性を有する微細なプローブが形成されており、被検ウェハもしくは被検チップ上に数十ないし百数十μｍピッチでパターニングされた、数十ないし百数十μｍ角、厚さ１μｍ程度の個々のアルミニウム合金もしくはその他合金電極パッドに対して、上記プローブが機械的に押圧される。
【０００８】
また、検査装置には外部の検査システムに接続する外部接続電極が形成されており、上記プローブと外部電極とを接続するための配線がプローブから外部電極に到るまで形成されている。検査装置と外部検査システムとの接続は、外部検査システムの電極ピンを検査装置の外部接続電極に機械的に押圧して接触させる手段を用いる。
【０００９】
上述した半導体素子検査装置の一例としては、本発明者等が先に提案している特開平１１−２７４２５１号公報に記載された技術がある。この公報記載の技術は、シリコンをエッチングすることにより、シリコン基板上にプローブ、梁、貫通孔を一体型で形成し、プローブと外部電極とを接続する配線は、プローブから貫通孔を介して外部接続電極に到る配線により接続される。
【００１０】
【発明が解決しようとする課題】
ところで、被検ウエハのパッド数増加に伴い、プローブ数および貫通孔数が増加する傾向にあるが、機械的な手法で貫通孔を形成したのでは、形成可能な数に限界がある。
このため、異方性エッチングを用いて貫通孔が形成されている。
【００１１】
しかしながら、異方性エッチングを用いて単に貫通孔を形成すると、貫通孔の形状は四角錐状となってしまい、この四角錐の頂点付近がシリコン基板一方の面側の開口部となり、開口面積は極小とならざるをえない。
【００１２】
このため、異方性エッチングを用いて形成された貫通孔を介して基板の表裏面に渡る導電配線を形成すると、上記極小開口部分に形成される配線の抵抗値が大となるばかりか、断線の可能性も大となる。
【００１３】
配線の抵抗値の増大及び断線を防止するため、形成した貫通孔に導電体を充満させることも考えられる。
【００１４】
しかしながら、貫通孔に導電体を充満させるためには、製造工程が複雑となり、製造時間が長くなってしまうため、望ましいものではない。
【００１５】
したがって、導電性配線の抵抗値の増大及び断線を抑制する他の手段が望まれている。
【００１６】
本発明の目的は、基板の両面を電気的に導通させるための貫通孔を介して形成される配線の抵抗が小さく、かつ断線を抑制可能な半導体素子検査装置を実現することである。
【００１７】
【課題を解決するための手段】
上記目的を達成するために、本発明は次のように構成される。
（１）基板の一方の面に設けられ、検査すべき半導体素子の電極パッドに接触されるプローブと、上記基板の他方の面に設けられ、上記プローブからの電気信号を外部に伝達する外部接続電極と、上記プローブと上記外部接続電極とを上記基板に形成された貫通孔を介して電気的に接続する配線とを有する半導体素子検査装置において、上記基板に形成された貫通孔における、上記基板の一方面側の開口部又は上記基板の他方面側の開口部のうち、開口面積が小さい開口部は、矩形を組みあわせて、３つ以上の突状部を有する形状であり、上記基板の一方面側及び他方面側の少なくとも一方に、上記突状部のそれぞれを包囲して形成される３つ以上の両面接続用配線部であって、これら両面接続用配線部のそれぞれは、互いに電気的に分離されて、上記配線に接続される。
【００２１】
（２）好ましくは、上記（１）において、上記開口面積が小さい開口部は、凸型形状、十字型形状又はＨ型形状である。
【００２３】
（３）半導体素子を検査する半導体素子検査装置の半導体素子検査基板において、矩形を組みあわせて、３つ以上の突状部を有する形状の開口部を有する貫通孔が形成された基板と、上記基板の一方の面に設けられ、検査すべき半導体素子の電極パッドに接触されるプローブと、上記基板の他方の面に設けられ、上記プローブからの電気信号を外部に伝達する外部接続電極と、上記基板の一方の面と他方の面とを貫通する貫通孔を介して電気的に接続する配線と、上記基板の一方面側及び他方面側の少なくとも一方に、上記貫通孔開口部の突状部のそれぞれを包囲して形成され、互いに電気的に分離されて、上記配線に接続される３つ以上の両面接続用配線部とを備える。
【００２４】
（４）好ましくは、上記（３）において、上記貫通孔の開口部は、凸型形状、十字型形状又はＨ型形状である。
【００２５】
両面接続用配線部の形成により、貫通孔開口部（底部）近辺においての配線の断線を抑制することができ、かつ貫通孔開口部周囲からの配線の接続（引き出し）が容易となり、配線の抵抗値を低減することが可能となる。
【００２６】
したがって、本発明によれば、基板の両面を電気的に導通させるための貫通孔を介して形成される配線の抵抗が小さく、かつ断線を抑制可能な半導体素子検査装置及び半導体検査基板を実現することができる。
【００２７】
また、貫通孔の形状を凸型、十字型、Ｈ型とすれば、貫通孔サイズを小さくでき、かつ半導体素子検査基板のサイズを小さくすることができる。
【００２８】
【発明実施の形態】
以下、本発明の実施形態について図面を参照して説明する。
図１は、本発明が適用される半導体素子検査装置の全体概略断面図である。この検査装置は、プロービング検査工程、バーンイン検査工程及び選別検査工程で用いられる。
【００２９】
図１において、半導体素子検査装置１の、単一のシリコン基板（半導体素子検査基板）１１は、エッチングされ、被検体３に対向する面にプローブ１１１群が形成されている。
【００３０】
プローブ１１１群の各先端には被検体３と外部装置との導通を得るための配線２２１が、ウエハプロセス技術を用いて形成されている。そして、配線２２１は半導体素子検査基板１１に設けられた貫通孔１３を介してプローブ１１１群が形成された面とは反対側の面まで延長して形成され、上記反対側の面に形成された外部接続電極２２２に電気的に接続されている。
【００３１】
半導体素子検査基板１１の外部接続電極２２２が形成された面には第１基板４が接合されている。この第１基板４は、半導体素子検査基板１１の平坦性確保、補強の目的で用いられている。
【００３２】
第１基板４の半導体素子検査基板１１に接合される面の他方面には、エラストマ５が設けられており、このエラストマ５を介して第２基板６が設けられている。この第２基板６は、一般的には、多層の導通配線が展開されたガラスエポキシ多層プリント基板が用いられる。
【００３３】
エラストマ５は、半導体素子検査基板１１のプローブ１１１群を形成した面が被検体３の面に対して、傾斜している場合、その向きを被検体３に倣わせること、および被検体３と半導体素子検査基板１１との押し付け量のばらつきに伴う荷重バラツキを低減させる目的で用いられる。
【００３４】
また、エラストマ５にはヤング率が小さく、ゴム弾性挙動を示すエラストマが用いられる。または、エラストマ５にはコイル状ばねを用いても良い。
【００３５】
第２基板６には導通構造体７が形成され、この導通構造体７は、被検体３と第２基板６とを、半導体素子検査基板１１のプローブ１１１、配線２２１、外部接続電極２２２を介して導通させるために用いられる。
【００３６】
導通構造体７は、例えば、スプリング付きコンタクトプローブ、又は、はんだボールが用いられる。
【００３７】
次に、本発明の第１の実施形態による半導体素子検査装置１の検査基板１１の構成について説明する。
【００３８】
図２は、本発明の第１の実施形態による半導体検査装置１の検査基板１１におけるプローブ１１１を形成した面の平面図である。図３は、図２の底面図である。図４は、図２及び図３のＸ−Ｘ線に沿った断面図である。
【００３９】
図２に示すように、半導体素子検査基板１１は、シリコン基板を加工して、両端支持梁用溝開口部１１２１を形成する。また、図３および図４に示すように、シリコン基板を加工して、両端支持梁用溝１１２２を形成することにより、両端支持梁１１２を形成する。そして、図２及び図４に示すように、両端支持梁１１２の上に凸状のプローブ１１１を形成する。
【００４０】
また、図２〜図４に示すように、シリコン基板を加工して、貫通孔１１３を形成する。さらに、図３及び図４に示すように、配線プロセスにより、シリコン基板のプローブ１１１が形成された面とは反対側の面に外部接続電極２２２を形成する。この外部接続電極２２２の形成と共に、図２〜図４に示すように、外部接続電極２２２と貫通孔１１３とプローブ１１１とを配線２２１により接続する。
【００４１】
また、図２〜図４に示すように、貫通孔底部１１３１（四角錐状の貫通孔の頂点側の開口部）の周囲長より長い周囲長を有する両面接続用配線パターン２２３を、貫通孔１１３の内面側であって、貫通孔底部１１３１との境界部分を含む領域に形成するとともに、シリコン基板のプローブ１１１が形成される面側であって、貫通孔底部１１３１の周囲にも形成する（貫通孔底部１１３１を包囲して形成する）。これにより、シリコン基板の両面の電気的導通が行われる。
【００４２】
つまり、例えば、（１００）シリコン基板の厚みが５００μｍで、四角形状の貫通孔底部の一辺が５０μｍであり、同じく四角形状の貫通孔上部（四角錐状の貫通孔の底辺側の開口部）の一辺が７６０μｍとすると、四角形状の開口部のうち、一辺の長さが２００μｍ以下の領域を形成するシリコン基板の内面の全ての領域に両面接続用配線パターン２２３を形成する。
【００４３】
この内面接続用配線パターン２２３が本発明の第１の実施形態における最も特徴とするところである。
【００４４】
この両面接続用配線パターン２２３と外部接続電極２２２とが配線２２１により接続される。そして、両面接続用配線パターン２２３とプローブ１１１とが配線２２１により接続される。
【００４５】
この両面接続用配線パターン２２３により、貫通孔底部１１３１を介してより広い部分でシリコン基板の両面側の配線２２１と接続することが可能となる。したがって、配線２２１の全体の抵抗値増加を減少することができるとともに、貫通孔底部１１３１近辺における配線２２１の断線を抑制することができる。
【００４６】
次に、図５及び図６を用いて、本発明の第１の実施形態における半導体素子検査装置の検査基板の製造方法について説明する。
【００４７】
図５は本発明の第１の実施形態による半導体素子検査装置における検査基板の製造方法の工程図である。
なお、図５に示したＸＸは、図２及び図３におけるＸ−Ｘ線に沿った断面を示し、図５のＹＹは、図２及び図３におけるＹ−Ｙ線に沿った断面を示す。
【００４８】
図５において、シリコン基板１１をエッチングにより、両端支持梁用開口部１１２１、両端支持梁用溝１１２２、貫通孔１１３のようにエッチング量の異なるパターンを形成する場合には、シリコン基板１１上にマスクを重ねて形成する。そして、それぞれのエッチング量に適合するように、エッチング後、所定のマスクを除去し、さらにエッチングを進行し、各エッチング量に差分を持たせる方法がある。本発明においても、このような方法により、各部のエッチング量に差を持たせることができる。
【００４９】
図５の（イ）に示すように、プローブ１１１を形成したシリコン基板１１上に、第１層マスク８１を形成し、両端支持梁用開口部１１２１を形成し、その上に第２層マスク８２を配置して、両端支持梁用溝１１２２のパターンを形成する。そして、さらに、第２層マスク８２の上に形成された第３層マスク８３によって、貫通孔１３のパターンを形成する。
なお、第１層マスク８１、第２層マスク８２、第３層マスク８３の材料としては、酸化シリコン、窒化シリコン、もしくはポリシリコン等が用いられる。
【００５０】
次に、図５の（ロ）に示すように、貫通孔１１３と両端支持梁用溝１１２２との深さ差分をエッチングして形成する。
【００５１】
続いて、図５の（ハ）に示すように、第３層マスク８３を除去する。
次に、図５の（ニ）に示すように、両端支持梁１１２の厚さ分を残してエッチングし、貫通孔１１３を形成するためのエッチングも行う。
【００５２】
続いて、図５の（ホ）に示すように、第２層マスク８２を除去する。
次に、図５の（ヘ）に示すように、両端支持梁１１２をエッチングにより形成する。
そして、図５の（ト）に示すように、第１層マスク８１を除去する。その後、シリコン基板１１上に絶縁層を作成する。
【００５３】
図５に示した工程によりシリコン基板１１の形状が形成され、これに配線処理等が行われる。
【００５４】
次に、図６を用いて、配線形成プロセスについて説明する。なお、図５と同様に、ＸＸは、図２及び図３におけるＸ−Ｘ線に沿った断面を示し、ＹＹは、図２及び図３におけるＹ−Ｙ線に沿った断面を示す。
【００５５】
まず、図６の（イ）に示すように、スパッタリング、蒸着、ＣＶＤ法等により、金属膜２をシリコン基板１１の両面に形成する。
【００５６】
次に、図６の（ロ）に示すように、フォトリソエッチングにより、配線２２１、外部接続電極２２２および両面接続用配線パターン２２３を形成する。
【００５７】
次に、図６の（ハ）に示すように、配線抵抗の低減、プローブ１１１の寿命強度のため、電解めっき、無電解めっき等でめっき金属膜２２を、配線２２１、外部接続電極２２２及び両面接続用配線パターン２２３に積層する。
【００５８】
次に、図６の（ニ）に示すように、保護膜２３を形成し、被検体等と接触するプローブ１１１及び外部接続電極２２２以外の配線を外部からの不純物、水分の付着から保護する。
以上のようにして本発明における半導体素子検査装置の検査基板が製造される。
【００５９】
本発明の第１の実施形態における特徴は、上述したように、貫通孔底部１１３１に到る貫通孔内面側に両面接続用配線パターン２２３を形成した点である。この両面接続用配線パターン２２３の形成により、貫通孔底部１１３１近辺においての断線を抑制することができ、かつ貫通孔底部１３１周囲からの配線２２１の引き出しが容易となり、配線の抵抗値を低減することが可能となる。
【００６０】
したがって、本発明の第１の実施形態によれば、基板の両面を電気的に導通させるための貫通孔を介して形成される配線の抵抗が小さく、かつ断線を抑制可能な半導体素子検査装置を実現することができる。
【００６１】
さらに、この半導体素子検査装置の半導体素子検査基板を実現することができる。
【００６２】
次に、図７、図８を用いて、本発明の第２の実施形態による半導体素子検査装置１の検査基板１１について説明する。なお、この第２の実施形態は、貫通孔の底部の形状を３つの凸部を有する凸型形状とするものである。この凸型貫通孔は異方性エッチングにより形成される四角錐形状の孔を組みあわせて形成することができる。
【００６３】
図７は、本発明の第２の実施形態による凸型貫通孔を形成した半導体素子検査装置における検査基板１１のプローブを形成した面の平面図である。また、図８は、図７に示した検査基板１１の底面図である。なお、図７及び図８において、図２及び図３と同一符号は、同一部分を示している。
【００６４】
図７に示すように、半導体素子検査基板１１は、シリコン基板に両端支持梁用開口部１１２１を形成し、また、図８に示すように、シリコン基板を加工して、両端支持梁用溝１１２２を形成することにより、両端支持梁１１２を形成する。
【００６５】
そして、図７に示すように、両端支持梁１１２の上に凸状のプローブ１１１を形成する。
【００６６】
さらに、図７及び図８に示すように、シリコン基板を加工して、凸型貫通孔１１４を形成する。そして、配線プロセスにより、外部接続電極２２２を形成すると共に、外部接続電極２２２と凸型貫通孔１１４とプローブ１１１とを配線２２１により接続する。
【００６７】
また、凸型貫通孔１１４における貫通孔底部（シリコン基板のプローブ１１１が形成される面側における凸型貫通孔１１４の開口部）１１４１近辺に両面接続用配線パターン２２３を形成する。この両面接続用配線パターン２２３は、貫通孔底部１１４１の一つの突部に対してこの突部を囲む凹型形状が、凸型貫通孔１１４の内面側と、シリコン基板のプローブ１１１が形成される面側の凸型貫通孔１１４の周囲に形成され、シリコン基板の両面の電気的導通が行われる。
【００６８】
この第２の実施形態による凸型貫通孔１１４が形成された半導体素子検査基板１１の形成プロセスは、貫通孔が凸型形状であることを除外して上記に示した図５および図６と同様である。したがって、その詳細な説明は省略する。
【００６９】
本発明の第２の実施形態における半導体素子検査装置の特徴は、貫通孔の形状を凸型として、両面接続用配線パターン２２３を各矩形部（３つの各突部）に形成した点である。
【００７０】
貫通孔を凸型とすることで、貫通孔１１４の凸状底部の各凸部の周辺に形成された両面接続用配線パターン２２３に、３本の配線２２１を接続して、この配線２２１により、プローブ１１１から外部接続電極２２２までを接続することが可能である。
【００７１】
したがって、この第２の実施形態における半導体素子検査装置によれば、第１の実施形態と同様な効果を得ることができる他、一つの貫通孔から３本の配線２２１を接続することが可能となり、３本の配線についてそれぞれ、貫通孔を形成する場合と比較して、貫通孔サイズを小さくすることができる。
【００７２】
例えば、厚さ５００μｍの（１００）シリコン基板を用いて、異方性エッチングにより、凸型貫通孔１１４を形成する場合、凸型貫通孔底部１１４１を１００μｍ×１５０μｍとしたとき、凸型貫通孔開口部１４２は８８０μｍ×９１０μｍとなる。
【００７３】
四角型貫通孔では配線一本当たり５．７６×１０^５μｍ^２／本であるのに対し、凸型貫通孔では配線一本当たり２．６７×１０^５μｍ^２／本となり、貫通孔サイズを小さく形成することが可能である。
【００７４】
これにより、被検ウエハのパッド数増加に対応することが可能となる。
【００７５】
次に、図９、図１０を用いて、本発明の第３の実施形態による十字型貫通孔について説明する。この十字型貫通孔は、上述した凸型貫通孔と同様に、異方性エッチングを用いて形成される四角錐形状の孔を組みあわせて形成することができる。
【００７６】
図９は、本発明の第３の実施形態による十字型貫通孔を形成した半導体素子検査装置の検査基板のプローブを形成した面の平面図である。また、図１０は、図９の底面図である。なお、図９及び図１０において、図２、図３と同一符号は、同一部分を示している。
【００７７】
図９に示すように、半導体素子検査基板１１は、シリコン基板に両端支持梁用溝開口部１１２１を形成し、両端支持梁用溝１１２２を形成することにより、両端支持梁１１２を形成する。
【００７８】
また、両端支持梁１１２の上に凸状のプローブ１１１を形成する。そして、図９及び図１０に示すように、シリコン基板を加工して、十字型貫通孔１１５を形成する。
【００７９】
さらに、図９及び図１０に示すように、配線プロセスにより、外部接続電極２２２を形成すると共に、外部接続電極２２２と十字型貫通孔１１５とプローブ１１１とを配線２２１により接続する。
【００８０】
また、十字型貫通孔１１５の貫通孔底部１１５１に両面接続用配線パターン２２３を形成する。両面接続用配線パターン２２３は、貫通孔底部１１５１の一つの突部に対してこの突部を囲む凹型形状が、十字型貫通孔１１５の内面側と、シリコン基板のプローブ１１１が形成される面側の十字型貫通孔１１５の周囲に形成され、シリコン基板の両面の電気的導通が行われる。
【００８１】
この第３の実施形態による十字型貫通孔１１５を用いた半導体素子検査基板１１の形成プロセスは、貫通孔が十字型形状であることを除外して上記に示した図５および図６と同様である。したがって、その詳細な説明は省略する。
【００８２】
本発明の第３の実施形態における半導体素子検査装置の特徴は、貫通孔の形状を４つの突部を有する十字型として、両面接続用配線パターン２２３を各矩形部（４つの各突部）に形成した点である。十字型貫通孔１１５とすることで、４本の配線２２１をプローブ１１１から外部接続電極２２２まで接続することが可能である。
【００８３】
したがって、この第３の実施形態における半導体素子検査装置によれば、第１の実施形態と同様な効果を得ることができる他、一つの貫通孔から４本の配線２２１を接続することが可能となり、４本の配線についてそれぞれ、貫通孔を形成する場合と比較して、貫通孔サイズを小さくすることができる。
【００８４】
例えば、厚さ５００μｍの（１００）シリコン基板を用いて、異方性エッチングにより、十字型貫通孔１１５を形成する場合、貫通孔底部１１５１を１５０マμｍ×１５０μｍとした場合、貫通孔開口部１１５２は９１０μｍ×９１０μｍとなる。
【００８５】
四角型貫通孔では配線一本当たり５．７６×１０^５μｍ^２／本であるのに対し、十字型貫通孔では配線一本当たり２．０７×１０^５μｍ^２／本となり、４本の配線についてそれぞれ、貫通孔を形成する場合と比較して、貫通孔サイズを小さく形成することが可能である。
【００８６】
これにより、被検ウエハのパッド数増加に対応することが可能となる。
【００８７】
次に、図１１、図１２を用いて、本発明の第４の実施形態によるＨ型貫通孔について説明する。このＨ型貫通孔は、上述した凸型貫通孔と同様に、異方性エッチングを用いて形成される四角錐形状の孔を組みあわせて形成することができる。
【００８８】
図１１は、本発明の第４の実施形態によるＨ型貫通孔を形成した半導体素子検査装置の検査基板のプローブを形成した面の平面図である。また、図１２は、図１１の底面図である。なお、図１０及び図１１において、図２、図３と同一符号は、同一部分を示している。
【００８９】
図１１に示すように、半導体素子検査基板１１は、シリコン基板に両端支持梁用溝開口部１１２１を形成し、両端支持梁用溝１１２２を形成することにより、両端支持梁１１２を形成する。
【００９０】
また、両端支持梁１１２の上に凸状のプローブ１１１を形成する。そして、図１１及び図１２に示すように、シリコン基板を加工して、Ｈ型貫通孔１１６を形成する。
【００９１】
さらに、図１１及び図１２に示すように、配線プロセスにより、外部接続電極２２２を形成すると共に、外部接続電極２２２とＨ型貫通孔１１６とプローブ１１１とを配線２２１により接続する。
【００９２】
また、Ｈ型貫通孔１１６のＨ型貫通孔底部１１６１に両面接続用配線パターン２２３を形成する。両面接続用配線パターン２２３は、貫通孔底部１１６１の一つの突部に対してこの突部を囲む凹型形状が、Ｈ型貫通孔１１６の内面側と、シリコン基板のプローブ１１１が形成される面側のＨ型貫通孔１１６の周囲に形成され、シリコン基板の両面の電気的導通が行われる。
【００９３】
この第４の実施形態によるＨ型貫通孔１１６を用いた半導体素子検査基板１１の形成プロセスは、貫通孔がＨ型形状であることを除外して上記に示した図５および図６と同様である。
【００９４】
本発明の第４の実施形態における半導体素子検査装置の特徴は、貫通孔の形状を４つの突部を有するＨ型として、両面接続用配線パターン２２３を各矩形部に形成した点である。Ｈ型貫通孔１１６とすることで、４本の配線２２１をプローブ１１１から外部接続電極２２２まで接続することが可能である。
【００９５】
したがって、この第３の実施形態における半導体素子検査装置によれば、第１の実施形態と同様な効果を得ることができる他、一つの貫通孔から４本の配線２２１を接続することが可能となり、４本の配線についてそれぞれ、貫通孔を形成する場合と比較して、貫通孔サイズを小さくすることができる。
【００９６】
例えば、厚さ５００μｍの（１００）シリコン基板を用いて、異方性エッチングにより、Ｈ型貫通孔１１６を形成する場合、貫通孔底部１１６１を１５０μｍ×１５０μｍとした場合、貫通孔開口部１１６１は９１０μｍ×９１０μｍとなる。
【００９７】
四角型貫通孔では配線一本当たり５．７６×１０^５μｍ^２／本であるのに対し、Ｈ型貫通孔では配線一本当たり２．０７×１０^５μｍ^２／本となり、４本の配線についてそれぞれ、貫通孔を形成する場合と比較して、貫通孔サイズを小さく形成することが可能である。
【００９８】
これにより、被検ウエハのパッド数増加に対応することが可能となる。
【００９９】
なお、上述した本発明の実施形態である半導体素子検査装置を用いた半導体素子の製造方法は次の工程を備えている。
【０１００】
すなわち、ウエハ上に多数の素子を形成する素子形成工程と、複数の素子が形成されたウエハをプロービング検査（導通検査）するプロービング検査工程と、複数の素子が形成されたウエハをバーンイン検査（熱負荷検査）するバーンイン検査工程とを備えている。以下、各工程毎にその詳細を説明する。
【０１０１】
素子形成工程は、単結晶Ｓｉインゴットを薄くスライスして表面を鏡面研磨したウエハに対して、製造する素子の仕様毎に多数の単位工程を経て行われる。その詳細については省略するが、一般的な素子形成工程は、ウエハ基板のＰ型、Ｎ型形成工程、素子分離工程、ゲート形成工程、ソース／ドレイン形成工程、配線工程、保護膜形成工程などである。
【０１０２】
ウエハ基板のＰ型、Ｎ型形成工程はウエハ表面にＢ、Ｐを打ち込み、後に拡散により、表面上で引き延ばすものである。素子分離工程は上記の表面にＳｉ酸化膜を形成し、領域選択のための窒化膜パターニングを施し、パターニングされない部分の酸化膜を選択的に成長させることにより、個々を微細素子により分離するものである。
【０１０３】
ゲート形成工程は、上記の各素子間に厚さ数ｎｍのゲート酸化膜を形成し、その上部にポリＳｉをＣＶＤ（ＣｈｅｍｉｃａｌＶａｐｏｒＤｅｐｏｓｉｔｉｏｎ）法により堆積した後、所定寸法に加工し電極を形成するものである。
【０１０４】
ソース／ドレイン工程は、ゲート電極形成後にＰやＢなどの不純物をイオン打ち込みし、活性化アニールによってソース／ドレイン拡散層を形成するものである。
【０１０５】
配線工程はＡｌ配線や層間絶縁膜を積み重ねることにより、上記で分離した各素子を電気的につなぎ合わせる工程である。保護膜形成工程は上記のようにして形成された微細素子への外部からの不純物や水分の進入を阻止したり、後に回路をパッケージする際の機械的ストレスを緩和させるために行う工程であり、回路表面に保護膜を形成する工程である。
【０１０６】
プロービング検査工程は、素子形成工程で形成した各素子の電気信号の導通を検査する工程であり、通常、プローブ装置を用いて各プローブを回路中の電極パッドに一つずつ接触することにより行う。
【０１０７】
バーンイン検査工程は、回路に熱的、電気的ストレスを付与して不良を加速選別する検査工程である。この工程もプロービング検査と同様の方法によって電極パッドに各プローブを接触させる。
【０１０８】
選別検査工程は、回路に高周波信号を印加して、素子形成工程で形成した各素子の性能について検査する工程である。この工程もプロービング検査およびバーンイン検査と同様の方法によって電極パッドに各プローブを接触させる。
【０１０９】
なお、上述した実施形態においては、貫通孔１１３における、基板１１の一方面側の開口部及び他方面側の開口部のうち、開口面積が小さい開口部に接する領域の上記基板の一方面側及び他方面側の両方に、開口面積が小さい開口部を包囲して両面接続用配線部（パターン）２２３を形成するように構成したが、開口面積が小さい開口部に接する領域の基板１１の一方面側及び他方面側の少なくとも一方に、開口面積が小さい開口部を包囲して両面接続用配線部２２３を形成しても本発明の効果を得ることができる。
【０１１０】
【発明の効果】
本発明によれば、基板の両面を電気的に導通させるための貫通孔を介して形成される配線の抵抗が小さく、かつ断線を抑制可能な半導体素子検査装置及びこれに用いられる検査基板を実現することができる。
【０１１１】
つまり、半導体素子検査装置において、両面接続用配線パターンの形成により、貫通孔底部における配線の抵抗値の増加を防止できるとともに、断線を抑制することができる。さらに、貫通孔底部周囲からの配線の引き出しが容易となる。
【０１１２】
また、貫通孔の形状を凸型、十字型、Ｈ型とすることで貫通孔開口部の大きさを小さくでき、被検ウエハのパッド数増加に対応することが可能となる。
【図面の簡単な説明】
【図１】本発明が適用される半導体素子検査装置の全体概略断面図である。
【図２】本発明の第１の実施形態による半導体検査装置の検査基板におけるプローブを形成した面の平面図である。
【図３】図２に示した検査基板の底面図である。
【図４】図２及び図３のＸ−Ｘ線に沿った断面図である。
【図５】本発明の第１の実施形態による半導体素子検査装置における検査基板の製造方法の工程図である。
【図６】本発明の第１の実施形態による半導体素子検査装置における検査基板の配線プロセスを示す図である。
【図７】本発明の第２の実施形態による半導体素子検査装置における検査基板のプローブを形成した面の平面図である。
【図８】図７に示した検査基板の底面図である。
【図９】本発明の第３の実施形態による半導体素子検査装置の検査基板の平面図である。
【図１０】図９に示した検査基板の底面図である。
【図１１】本発明の第４の実施形態による半導体素子検査装置の検査基板の平面図である。
【図１２】図１１に示した検査基板の底面図である。
【符号の説明】
１半導体素子検査装置
２金属膜
４第１基板
５エラストマ
６第２基板
７導通構造体
１１検査基板
２２めっき金属膜
２３保護膜
８１第１層マスク
８２第２層マスク
８３第３層マスク
１１１プローブ
１１２両端支持梁
１１３貫通孔
１１４凸型貫通孔
１１５十字型貫通孔
１１６Ｈ型貫通孔
２２１配線
２２２外部接続電極
２２３両面接続用配線パターン
１１２１両端支持梁用開口部
１１２２両端支持梁溝
１１３１貫通孔底部
１１３２貫通孔開口部
１１４１凸型貫通孔底部
１１４２凸型貫通孔開口部
１１５１十字型貫通孔底部
１１５２十字型貫通孔開口部
１１６１Ｈ型貫通孔底部
１１６２Ｈ型貫通孔開口部[0001]
BACKGROUND OF THE INVENTION
The present invention relates to an inspection apparatus for inspecting a semiconductor element, and relates to a semiconductor element inspection apparatus for efficiently inspecting electrical characteristics of a semiconductor element in a semiconductor element manufacturing process such as probing inspection and burn-in inspection.
[0002]
[Prior art]
The manufacturing process of a semiconductor element in an IC or LSI includes a so-called pre-process until an integrated circuit is formed on the surface of a silicon wafer and a so-called process in which the silicon wafer is separated into individual chips and sealed with resin, ceramic, or the like. It is roughly divided into the post-process.
[0003]
In these semiconductor elements, electrical characteristics inspection of each circuit is performed at a predetermined stage in the previous process, and a non-defective product or a defective product is determined on a chip basis.
[0004]
Electrical characteristic inspection includes probing inspection to determine the quality of continuity between circuits, burn-in inspection to apply thermal and electrical stress to the circuit at a high temperature of about 150 ° C and accelerate selection of defects, and finally It can be largely classified into a sorting inspection in which an inspection is performed using a high frequency.
[0005]
In particular, in a sorting inspection performed using a high frequency, a high-speed operation inspection method for performing an inspection of a high-speed device using an ultra-high frequency is desired.
[0006]
In the various inspection methods described above, the basic connection means of the inspection apparatus, the wafer to be tested or the chip to be tested, and the external inspection system are the same.
[0007]
That is, the inspection apparatus is formed with fine conductive probes, and is patterned on the wafer or chip to be tested at a pitch of several tens to hundreds of tens of μm. The probe is mechanically pressed against an individual aluminum alloy or other alloy electrode pad having a corner and a thickness of about 1 μm.
[0008]
In addition, an external connection electrode connected to an external inspection system is formed in the inspection apparatus, and wiring for connecting the probe and the external electrode is formed from the probe to the external electrode. The connection between the inspection apparatus and the external inspection system uses means for mechanically pressing and contacting the electrode pins of the external inspection system with the external connection electrodes of the inspection apparatus.
[0009]
As an example of the semiconductor element inspection apparatus described above, there is a technique described in Japanese Patent Laid-Open No. 11-274251 previously proposed by the present inventors. The technique described in this publication forms a probe, a beam, and a through hole integrally on a silicon substrate by etching silicon, and wiring for connecting the probe and the external electrode is externally connected from the probe through the through hole. They are connected by wiring reaching the connection electrode.
[0010]
[Problems to be solved by the invention]
By the way, although the number of probes and the number of through holes tend to increase as the number of pads on the wafer to be tested increases, there is a limit to the number that can be formed if the through holes are formed by a mechanical method.
For this reason, the through-hole is formed using anisotropic etching.
[0011]
However, if a through hole is simply formed using anisotropic etching, the shape of the through hole becomes a quadrangular pyramid, and the vicinity of the apex of the quadrangular pyramid becomes an opening on one surface side of the silicon substrate, and the opening area is It must be minimal.
[0012]
For this reason, when a conductive wiring is formed across the front and back surfaces of the substrate through a through hole formed using anisotropic etching, the resistance value of the wiring formed in the above-mentioned minimum opening portion is not only increased, but is also broken. The possibility of is also great.
[0013]
In order to prevent an increase in the resistance value of the wiring and disconnection, it is conceivable to fill the formed through hole with a conductor.
[0014]
However, filling the through hole with the conductor is not desirable because the manufacturing process becomes complicated and the manufacturing time becomes long.
[0015]
Therefore, another means for suppressing an increase in resistance value and disconnection of the conductive wiring is desired.
[0016]
An object of the present invention is to realize a semiconductor element inspection apparatus in which resistance of wiring formed through a through hole for electrically connecting both surfaces of a substrate is small and disconnection can be suppressed.
[0017]
[Means for Solving the Problems]
  In order to achieve the above object, the present invention is configured as follows.
  (1)A probe provided on one surface of the substrate and in contact with an electrode pad of a semiconductor element to be inspected; an external connection electrode provided on the other surface of the substrate and transmitting an electrical signal from the probe to the outside; In a semiconductor element inspection apparatus having a wiring for electrically connecting the probe and the external connection electrode through a through hole formed in the substrate, one surface of the substrate in the through hole formed in the substrate Side opening or the opening on the other side of the substrate, the opening having a small opening area is a shape having three or more projecting portions by combining rectangles, and one side of the substrate And three or more double-sided connection wiring portions formed on at least one of the other surface side so as to surround each of the protruding portions, each of the double-sided connection wiring portions being electrically separated from each other Being It is connected to the serial wiring.
[0021]
  (2Preferably the above (1), The opening having a small opening area has a convex shape, a cross shape, or an H shape.
[0023]
  (3) In a semiconductor element inspection substrate of a semiconductor element inspection apparatus for inspecting a semiconductor element, a substrate formed with a through-hole having an opening having a shape having three or more protrusions by combining rectangles; A probe provided on one surface and in contact with an electrode pad of a semiconductor element to be inspected, an external connection electrode provided on the other surface of the substrate and transmitting an electric signal from the probe to the outside, and the substrate Wiring that is electrically connected through a through hole penetrating one surface of the substrate and the other surface, and at least one of the one surface side and the other surface side of the substrate is provided with a protruding portion of the through hole opening. Three or more double-sided connection wiring portions are formed so as to surround each other and are electrically separated from each other and connected to the wiring.
[0024]
  (4Preferably the above (3), The opening of the through hole has a convex shape, a cross shape, or an H shape.
[0025]
By forming the double-sided connection wiring part, it is possible to suppress the disconnection of the wiring in the vicinity of the through-hole opening (bottom), and it is easy to connect (draw out) the wiring from the periphery of the through-hole opening. The value can be reduced.
[0026]
Therefore, according to the present invention, it is possible to realize a semiconductor element inspection apparatus and a semiconductor inspection substrate in which resistance of a wiring formed through a through hole for electrically connecting both surfaces of the substrate is small and disconnection can be suppressed. be able to.
[0027]
Further, if the through hole is formed in a convex shape, a cross shape, or an H shape, the size of the through hole can be reduced, and the size of the semiconductor element inspection substrate can be reduced.
[0028]
DETAILED DESCRIPTION OF THE INVENTION
Embodiments of the present invention will be described below with reference to the drawings.
FIG. 1 is an overall schematic cross-sectional view of a semiconductor element inspection apparatus to which the present invention is applied. This inspection apparatus is used in a probing inspection process, a burn-in inspection process, and a sorting inspection process.
[0029]
In FIG. 1, a single silicon substrate (semiconductor element inspection substrate) 11 of the semiconductor element inspection apparatus 1 is etched, and a group of probes 111 is formed on the surface facing the subject 3.
[0030]
A wiring 221 for obtaining electrical continuity between the subject 3 and an external device is formed at each tip of the group of probes 111 using a wafer process technique. The wiring 221 is formed to extend to the surface opposite to the surface on which the probe 111 group is formed through the through hole 13 provided in the semiconductor element inspection substrate 11 and is formed on the surface on the opposite side. It is electrically connected to the external connection electrode 222.
[0031]
The first substrate 4 is bonded to the surface of the semiconductor element inspection substrate 11 where the external connection electrodes 222 are formed. The first substrate 4 is used for the purpose of ensuring flatness and reinforcing the semiconductor element inspection substrate 11.
[0032]
An elastomer 5 is provided on the other surface of the first substrate 4 to be bonded to the semiconductor element inspection substrate 11, and a second substrate 6 is provided via the elastomer 5. In general, the second substrate 6 is a glass epoxy multilayer printed circuit board in which multilayer conductive wiring is developed.
[0033]
When the surface of the semiconductor element inspection substrate 11 on which the group of probes 111 is formed is inclined with respect to the surface of the subject 3, the elastomer 5 follows the direction of the subject 3 and It is used for the purpose of reducing the load variation accompanying the variation in the pressing amount with the semiconductor element inspection substrate 11.
[0034]
The elastomer 5 is made of an elastomer having a small Young's modulus and exhibiting rubber elastic behavior. Alternatively, a coil spring may be used for the elastomer 5.
[0035]
A conductive structure 7 is formed on the second substrate 6, and the conductive structure 7 connects the subject 3 and the second substrate 6 via the probe 111, the wiring 221, and the external connection electrode 222 of the semiconductor element inspection substrate 11. It is used to make it conductive.
[0036]
For example, a contact probe with a spring or a solder ball is used for the conduction structure 7.
[0037]
Next, the configuration of the inspection substrate 11 of the semiconductor element inspection apparatus 1 according to the first embodiment of the present invention will be described.
[0038]
FIG. 2 is a plan view of the surface on which the probe 111 is formed in the inspection substrate 11 of the semiconductor inspection apparatus 1 according to the first embodiment of the present invention. FIG. 3 is a bottom view of FIG. FIG. 4 is a cross-sectional view taken along line XX in FIGS. 2 and 3.
[0039]
As shown in FIG. 2, the semiconductor element inspection substrate 11 processes the silicon substrate to form both-end support beam groove openings 1121. Further, as shown in FIGS. 3 and 4, the both-end support beam 112 is formed by processing the silicon substrate to form the both-end support beam groove 1122. Then, as shown in FIGS. 2 and 4, a convex probe 111 is formed on the both-end support beam 112.
[0040]
Further, as shown in FIGS. 2 to 4, the through hole 113 is formed by processing the silicon substrate. Further, as shown in FIGS. 3 and 4, an external connection electrode 222 is formed on the surface of the silicon substrate opposite to the surface on which the probe 111 is formed by a wiring process. Together with the formation of the external connection electrode 222, the external connection electrode 222, the through hole 113, and the probe 111 are connected by the wiring 221 as shown in FIGS. 2 to 4.
[0041]
2 to 4, the double-sided connection wiring pattern 223 having a peripheral length longer than the peripheral length of the through-hole bottom portion 1131 (opening on the apex side of the quadrangular pyramid-shaped through-hole) is connected to the through-hole 113. Is formed in a region including the boundary portion with the through-hole bottom 1131 and is also formed on the surface side where the probe 111 of the silicon substrate is formed and also around the through-hole bottom 1131 (through The hole bottom 1131 is surrounded and formed). Thereby, electrical conduction between both surfaces of the silicon substrate is performed.
[0042]
That is, for example, the thickness of the (100) silicon substrate is 500 μm, one side of the bottom of the quadrangular through hole is 50 μm, and the top of the same quadrangular through hole (opening on the bottom side of the quadrangular pyramid through hole) When one side is 760 μm, the double-sided connection wiring pattern 223 is formed in the entire area of the inner surface of the silicon substrate that forms a region having a side length of 200 μm or less in the rectangular opening.
[0043]
This inner surface connection wiring pattern 223 is the most characteristic feature of the first embodiment of the present invention.
[0044]
The double-sided connection wiring pattern 223 and the external connection electrode 222 are connected by a wiring 221. The double-sided connection wiring pattern 223 and the probe 111 are connected by the wiring 221.
[0045]
With this double-sided connection wiring pattern 223, it is possible to connect to the wiring 221 on both sides of the silicon substrate at a wider portion via the through-hole bottom portion 1131. Therefore, an increase in the overall resistance value of the wiring 221 can be reduced, and disconnection of the wiring 221 in the vicinity of the through-hole bottom 1131 can be suppressed.
[0046]
Next, a method for manufacturing an inspection substrate of the semiconductor element inspection apparatus according to the first embodiment of the present invention will be described with reference to FIGS.
[0047]
FIG. 5 is a process diagram of a method for manufacturing an inspection substrate in the semiconductor element inspection apparatus according to the first embodiment of the present invention.
5 indicates a cross section taken along line XX in FIGS. 2 and 3, and YY in FIG. 5 indicates a cross section taken along line YY in FIGS. 2 and 3.
[0048]
In FIG. 5, when the silicon substrate 11 is etched to form patterns with different etching amounts, such as both-end support beam openings 1121, both-end support beam grooves 1122, and through holes 113, a mask is formed on the silicon substrate 11. Are formed in layers. Then, there is a method in which a predetermined mask is removed after etching and etching is further performed so that each etching amount has a difference so as to match each etching amount. Also in the present invention, the etching amount of each part can be varied by such a method.
[0049]
As shown in FIG. 5A, a first layer mask 81 is formed on the silicon substrate 11 on which the probe 111 is formed, both-end support beam openings 1121 are formed, and a second layer mask 82 is formed thereon. To form a pattern of both-end support beam grooves 1122. Further, the pattern of the through hole 13 is formed by the third layer mask 83 formed on the second layer mask 82.
In addition, as a material of the first layer mask 81, the second layer mask 82, and the third layer mask 83, silicon oxide, silicon nitride, polysilicon, or the like is used.
[0050]
Next, as shown in FIG. 5B, the depth difference between the through hole 113 and the both-end support beam groove 1122 is formed by etching.
[0051]
Subsequently, as shown in FIG. 5C, the third layer mask 83 is removed.
Next, as shown in FIG. 5D, etching is performed so as to form the through hole 113 by etching while leaving the thickness of the both-end support beam 112.
[0052]
Subsequently, as shown in FIG. 5E, the second layer mask 82 is removed.
Next, as shown in FIG. 5F, both-end support beams 112 are formed by etching.
Then, as shown in FIG. 5G, the first layer mask 81 is removed. Thereafter, an insulating layer is formed on the silicon substrate 11.
[0053]
The shape of the silicon substrate 11 is formed by the process shown in FIG. 5, and wiring processing or the like is performed thereon.
[0054]
Next, the wiring formation process will be described with reference to FIG. As in FIG. 5, XX indicates a cross section along the line XX in FIGS. 2 and 3, and YY indicates a cross section along the line YY in FIGS. 2 and 3.
[0055]
First, as shown in FIG. 6A, the metal film 2 is formed on both surfaces of the silicon substrate 11 by sputtering, vapor deposition, CVD, or the like.
[0056]
Next, as shown in FIG. 6B, the wiring 221, the external connection electrode 222, and the double-sided connection wiring pattern 223 are formed by photolithography.
[0057]
Next, as shown in FIG. 6C, in order to reduce the wiring resistance and the life strength of the probe 111, the plating metal film 22 is formed by electrolytic plating, electroless plating, the wiring 221, the external connection electrode 222, and both surfaces. It is laminated on the connection wiring pattern 223.
[0058]
Next, as shown in FIG. 6D, a protective film 23 is formed to protect the wires other than the probe 111 and the external connection electrode 222 that are in contact with the subject or the like from adhesion of impurities and moisture from the outside.
As described above, the inspection substrate of the semiconductor element inspection apparatus according to the present invention is manufactured.
[0059]
As described above, the first embodiment of the present invention is characterized in that the double-sided connection wiring pattern 223 is formed on the inner surface side of the through hole reaching the through hole bottom 1131. By forming the double-sided connection wiring pattern 223, disconnection in the vicinity of the through-hole bottom 1131 can be suppressed, and the wiring 221 can be easily pulled out from the periphery of the through-hole bottom 131 to reduce the resistance value of the wiring. Is possible.
[0060]
Therefore, according to the first embodiment of the present invention, there is provided a semiconductor element inspection apparatus in which resistance of wiring formed through a through hole for electrically connecting both surfaces of a substrate is small and disconnection can be suppressed. Can be realized.
[0061]
Furthermore, a semiconductor element inspection substrate of this semiconductor element inspection apparatus can be realized.
[0062]
Next, the inspection substrate 11 of the semiconductor element inspection apparatus 1 according to the second embodiment of the present invention will be described with reference to FIGS. In the second embodiment, the shape of the bottom of the through hole is a convex shape having three convex portions. The convex through-hole can be formed by combining square pyramid-shaped holes formed by anisotropic etching.
[0063]
FIG. 7 is a plan view of the surface on which the probe of the inspection substrate 11 is formed in the semiconductor element inspection apparatus in which the convex through hole is formed according to the second embodiment of the present invention. FIG. 8 is a bottom view of the inspection substrate 11 shown in FIG. 7 and 8, the same reference numerals as those in FIGS. 2 and 3 denote the same parts.
[0064]
As shown in FIG. 7, the semiconductor element inspection substrate 11 has both ends supporting beam openings 1121 formed in the silicon substrate. Further, as shown in FIG. 8, the silicon substrate is processed to form both ends supporting beam grooves 1122. By forming the both ends support beam 112 is formed.
[0065]
Then, as shown in FIG. 7, a convex probe 111 is formed on the both-end support beam 112.
[0066]
Further, as shown in FIGS. 7 and 8, the silicon substrate is processed to form the convex through-holes 114. Then, the external connection electrode 222 is formed by a wiring process, and the external connection electrode 222, the convex through hole 114, and the probe 111 are connected by the wiring 221.
[0067]
Also, a double-sided connection wiring pattern 223 is formed in the vicinity of the through-hole bottom portion (opening portion of the convex through-hole 114 on the surface side where the probe 111 of the silicon substrate is formed) 1141 in the convex through-hole 114. The double-sided connection wiring pattern 223 has a concave shape surrounding the protrusion with respect to one protrusion of the through-hole bottom 1141, and the surface on which the probe 111 of the silicon substrate is formed. Is formed around the convex through-hole 114 on the side, and electrical conduction is performed on both sides of the silicon substrate.
[0068]
The formation process of the semiconductor element inspection substrate 11 in which the convex through hole 114 according to the second embodiment is formed is the same as that shown in FIGS. 5 and 6 except that the through hole has a convex shape. It is. Therefore, the detailed description is abbreviate | omitted.
[0069]
A feature of the semiconductor element inspection apparatus according to the second embodiment of the present invention is that the through hole has a convex shape and the double-sided connection wiring pattern 223 is formed in each rectangular portion (three projecting portions).
[0070]
By making the through hole convex, three wires 221 are connected to the double-sided connection wiring pattern 223 formed around each convex portion of the convex bottom portion of the through hole 114, It is possible to connect from the probe 111 to the external connection electrode 222.
[0071]
Therefore, according to the semiconductor element inspection apparatus of the second embodiment, the same effect as that of the first embodiment can be obtained, and three wirings 221 can be connected from one through hole. The through-hole size can be reduced for each of the three wires as compared to the case where the through-hole is formed.
[0072]
For example, when the convex through hole 114 is formed by anisotropic etching using a (100) silicon substrate having a thickness of 500 μm, when the convex through hole bottom 1141 is 100 μm × 150 μm, the convex through hole opening is formed. The part 142 is 880 μm × 910 μm.
[0073]
For square-shaped through holes, 5.76 x 10 per wiring⁵μm²/ In contrast to the convex through-hole, 2.67 × 10 per wiring⁵μm²It is possible to form a small through-hole size.
[0074]
Thereby, it becomes possible to cope with an increase in the number of pads of the test wafer.
[0075]
Next, a cross-shaped through hole according to a third embodiment of the present invention will be described with reference to FIGS. 9 and 10. This cross-shaped through hole can be formed by combining square pyramid-shaped holes formed by using anisotropic etching, like the above-described convex through-hole.
[0076]
FIG. 9 is a plan view of the surface on which the probe of the inspection substrate of the semiconductor element inspection apparatus in which the cross-shaped through hole is formed according to the third embodiment of the present invention is formed. FIG. 10 is a bottom view of FIG. 9 and 10, the same reference numerals as those in FIGS. 2 and 3 indicate the same parts.
[0077]
As shown in FIG. 9, the semiconductor element inspection substrate 11 forms both end support beams 112 by forming both end support beam groove openings 1121 and forming both end support beam grooves 1122 in the silicon substrate.
[0078]
Further, the convex probe 111 is formed on the both-end support beam 112. Then, as shown in FIGS. 9 and 10, the silicon substrate is processed to form a cross-shaped through hole 115.
[0079]
Further, as shown in FIGS. 9 and 10, the external connection electrode 222 is formed by a wiring process, and the external connection electrode 222, the cross-shaped through hole 115, and the probe 111 are connected by the wiring 221.
[0080]
Also, a double-sided connection wiring pattern 223 is formed in the through-hole bottom 1151 of the cross-shaped through-hole 115. The double-sided connection wiring pattern 223 has a concave shape that surrounds this protrusion with respect to one protrusion of the through-hole bottom portion 1151, and the surface side on which the probe 111 of the silicon substrate is formed. Are formed around the cross-shaped through-hole 115 and are electrically connected to both sides of the silicon substrate.
[0081]
The formation process of the semiconductor element inspection substrate 11 using the cross-shaped through hole 115 according to the third embodiment is the same as that shown in FIGS. 5 and 6 except that the through hole has a cross-shaped shape. is there. Therefore, the detailed description is abbreviate | omitted.
[0082]
A feature of the semiconductor element inspection apparatus according to the third embodiment of the present invention is that the shape of the through hole is a cross shape having four protrusions, and the double-sided connection wiring pattern 223 is formed in each rectangular part (four protrusions). It is a point formed. By using the cross-shaped through hole 115, four wires 221 can be connected from the probe 111 to the external connection electrode 222.
[0083]
Therefore, according to the semiconductor element inspection apparatus of the third embodiment, the same effect as that of the first embodiment can be obtained, and four wirings 221 can be connected from one through hole. The through-hole size can be reduced for each of the four wires as compared to the case where the through-hole is formed.
[0084]
For example, when the cross-shaped through-hole 115 is formed by anisotropic etching using a (100) silicon substrate having a thickness of 500 μm, the through-hole opening 1152 is obtained when the through-hole bottom 1151 is 150 μm × 150 μm. Is 910 μm × 910 μm.
[0085]
For square-shaped through holes, 5.76 x 10 per wiring⁵μm²/ In contrast to the cross-type through-hole, 2.07 × 10 per wiring⁵μm²Therefore, it is possible to reduce the size of the through hole for each of the four wirings as compared to the case of forming the through hole.
[0086]
Thereby, it becomes possible to cope with an increase in the number of pads of the test wafer.
[0087]
Next, the H-type through hole according to the fourth embodiment of the present invention will be described with reference to FIGS. 11 and 12. This H-type through hole can be formed by combining quadrangular pyramid-shaped holes formed by anisotropic etching in the same manner as the convex through-hole described above.
[0088]
FIG. 11 is a plan view of the surface on which the probe of the inspection substrate of the semiconductor element inspection apparatus in which the H-type through hole is formed according to the fourth embodiment of the present invention is formed. FIG. 12 is a bottom view of FIG. 10 and 11, the same reference numerals as those in FIGS. 2 and 3 denote the same parts.
[0089]
As shown in FIG. 11, the semiconductor element inspection substrate 11 forms both end support beams 112 by forming both end support beam groove openings 1121 and both end support beam grooves 1122 in the silicon substrate.
[0090]
Further, the convex probe 111 is formed on the both-end support beam 112. Then, as shown in FIGS. 11 and 12, the silicon substrate is processed to form an H-type through hole 116.
[0091]
Further, as shown in FIGS. 11 and 12, the external connection electrode 222 is formed by a wiring process, and the external connection electrode 222, the H-type through hole 116, and the probe 111 are connected by the wiring 221.
[0092]
Further, a double-sided connection wiring pattern 223 is formed on the bottom of the H-type through hole 1161 of the H-type through hole 116. The double-sided connection wiring pattern 223 has a concave shape that surrounds this protrusion with respect to one protrusion of the through-hole bottom part 1161, and the surface side on which the probe 111 of the silicon substrate is formed. Are formed around the H-shaped through hole 116, and electrical conduction is performed on both sides of the silicon substrate.
[0093]
The formation process of the semiconductor element inspection substrate 11 using the H-type through-hole 116 according to the fourth embodiment is the same as that shown in FIGS. 5 and 6 except that the through-hole has an H-shape. is there.
[0094]
A feature of the semiconductor element inspection apparatus according to the fourth embodiment of the present invention is that the through hole has an H shape having four protrusions, and the double-sided connection wiring pattern 223 is formed in each rectangular portion. By using the H-type through hole 116, four wires 221 can be connected from the probe 111 to the external connection electrode 222.
[0095]
Therefore, according to the semiconductor element inspection apparatus of the third embodiment, the same effect as that of the first embodiment can be obtained, and four wirings 221 can be connected from one through hole. The through-hole size can be reduced for each of the four wires as compared to the case where the through-hole is formed.
[0096]
For example, when the H-type through hole 116 is formed by anisotropic etching using a (100) silicon substrate having a thickness of 500 μm, when the through hole bottom 1161 is 150 μm × 150 μm, the through hole opening 1161 is 910 μm. × 910 μm.
[0097]
For square-shaped through holes, 5.76 x 10 per wiring⁵μm²/ In contrast to the H-type through hole, 2.07 × 10 per wiring⁵μm²Therefore, it is possible to reduce the size of the through hole for each of the four wirings as compared to the case of forming the through hole.
[0098]
Thereby, it becomes possible to cope with an increase in the number of pads of the test wafer.
[0099]
In addition, the manufacturing method of the semiconductor element using the semiconductor element inspection apparatus which is embodiment of this invention mentioned above is equipped with the following process.
[0100]
That is, an element formation process for forming a large number of elements on a wafer, a probing inspection process for performing a probing inspection (conductivity inspection) on a wafer on which a plurality of elements are formed, and a burn-in inspection (heat on a wafer on which a plurality of elements are formed) And a burn-in inspection process (load inspection). Hereinafter, the details will be described for each step.
[0101]
The element forming process is performed on a wafer whose surface is mirror-polished by thinly slicing a single crystal Si ingot through a number of unit processes for each specification of an element to be manufactured. Although details are omitted, general element forming processes include a wafer substrate P-type, N-type forming process, element isolation process, gate forming process, source / drain forming process, wiring process, protective film forming process, and the like. is there.
[0102]
In the P-type and N-type formation process of the wafer substrate, B and P are implanted into the wafer surface, and are then extended on the surface by diffusion. In the element isolation process, an Si oxide film is formed on the above surface, nitride film patterning for region selection is performed, and an oxide film in a portion not to be patterned is selectively grown to separate individual elements by fine elements. is there.
[0103]
In the gate formation step, a gate oxide film having a thickness of several nanometers is formed between the above elements, and poly Si is deposited thereon by a CVD (Chemical Vapor Deposition) method, and then processed to a predetermined size to form an electrode. Is.
[0104]
In the source / drain process, impurities such as P and B are ion-implanted after forming the gate electrode, and a source / drain diffusion layer is formed by activation annealing.
[0105]
The wiring process is a process of electrically connecting the elements separated as described above by stacking Al wirings and interlayer insulating films. The protective film forming step is a step performed to prevent the entry of impurities and moisture from the outside to the fine element formed as described above, or to reduce mechanical stress when packaging the circuit later, This is a step of forming a protective film on the circuit surface.
[0106]
The probing inspection step is a step of inspecting the electrical signal conduction of each element formed in the element formation step, and is usually performed by bringing each probe into contact with an electrode pad in the circuit one by one using a probe device.
[0107]
The burn-in inspection process is an inspection process in which defects are accelerated by applying thermal and electrical stress to the circuit. In this step, each probe is brought into contact with the electrode pad by the same method as the probing inspection.
[0108]
The screening inspection process is a process for inspecting the performance of each element formed in the element formation process by applying a high frequency signal to the circuit. In this process, each probe is brought into contact with the electrode pad by the same method as the probing inspection and burn-in inspection.
[0109]
In the above-described embodiment, the one surface side of the substrate in the region in contact with the opening having a small opening area among the opening on the one surface side of the substrate 11 and the opening on the other surface side in the through hole 113 and The double-sided connection wiring portion (pattern) 223 is formed on both sides of the other surface so as to surround the opening having a small opening area. However, one surface of the substrate 11 in a region in contact with the opening having a small opening area. The effect of the present invention can also be obtained by forming the double-sided connection wiring part 223 by enclosing an opening having a small opening area on at least one of the side and the other side.
[0110]
【The invention's effect】
ADVANTAGE OF THE INVENTION According to this invention, the resistance of the wiring formed through the through-hole for electrically conducting both surfaces of a board | substrate is small, and the semiconductor element test | inspection apparatus which can suppress a disconnection, and the test | inspection board used for this are implement | achieved can do.
[0111]
That is, in the semiconductor element inspection apparatus, by forming the double-sided connection wiring pattern, it is possible to prevent an increase in the resistance value of the wiring at the bottom of the through hole and to suppress disconnection. Furthermore, it becomes easy to pull out the wiring from the periphery of the bottom of the through hole.
[0112]
Further, by making the shape of the through hole convex, cross-shaped, or H-shaped, the size of the through-hole opening can be reduced, and it becomes possible to cope with an increase in the number of pads on the wafer to be tested.
[Brief description of the drawings]
FIG. 1 is an overall schematic cross-sectional view of a semiconductor element inspection apparatus to which the present invention is applied.
FIG. 2 is a plan view of a surface on which a probe is formed on the inspection substrate of the semiconductor inspection apparatus according to the first embodiment of the present invention.
FIG. 3 is a bottom view of the inspection substrate shown in FIG. 2;
4 is a cross-sectional view taken along line XX in FIGS. 2 and 3. FIG.
FIG. 5 is a process diagram of a method for manufacturing an inspection substrate in the semiconductor element inspection apparatus according to the first embodiment of the present invention.
FIG. 6 is a diagram showing a wiring process of an inspection substrate in the semiconductor element inspection apparatus according to the first embodiment of the present invention.
FIG. 7 is a plan view of a surface on which a probe of an inspection substrate is formed in a semiconductor element inspection apparatus according to a second embodiment of the present invention.
FIG. 8 is a bottom view of the inspection substrate shown in FIG.
FIG. 9 is a plan view of an inspection substrate of a semiconductor element inspection apparatus according to a third embodiment of the present invention.
10 is a bottom view of the inspection board shown in FIG. 9. FIG.
FIG. 11 is a plan view of an inspection substrate of a semiconductor element inspection apparatus according to a fourth embodiment of the present invention.
12 is a bottom view of the inspection board shown in FIG. 11. FIG.
[Explanation of symbols]
1 Semiconductor device inspection equipment
2 Metal film
4 First board
5 Elastomer
6 Second board
7 Conducting structure
11 Inspection board
22 Plating metal film
23 Protective film
81 First layer mask
82 Second layer mask
83 Third layer mask
111 probe
112 Both ends support beam
113 Through hole
114 Convex through hole
115 Cross-shaped through-hole
116 H-type through-hole
221 wiring
222 External connection electrode
223 Double-sided connection wiring pattern
1121 Opening for both ends supporting beam
1122 Support beam groove on both ends
1131 Through hole bottom
1132 Through-hole opening
1141 Convex through hole bottom
1142 Convex-type through-hole opening
1151 Bottom of cross-shaped through hole
1152 Cross-shaped through-hole opening
1161 Bottom of H-type through hole
1162 H-type through-hole opening

Claims

A probe provided on one surface of the substrate and in contact with an electrode pad of a semiconductor element to be inspected; an external connection electrode provided on the other surface of the substrate and transmitting an electrical signal from the probe to the outside; In a semiconductor element inspection apparatus having a wiring for electrically connecting the probe and the external connection electrode through a through hole formed in the substrate,
Of the openings on the one surface side of the substrate or the openings on the other surface side of the substrate in the through hole formed in the substrate, the opening portion with a small opening area is a combination of three or more rectangles. Three or more double-sided connecting wiring parts formed so as to surround each of the protruding parts on at least one of the one side and the other side of the board, each having a protruding part, Each of these double-sided connection wiring parts is electrically isolated from each other and connected to the wiring.

2. The semiconductor element inspection apparatus according to claim 1 , wherein the opening having a small opening area has a convex shape, a cross shape, or an H shape.

In a semiconductor element inspection substrate of a semiconductor element inspection apparatus for inspecting a semiconductor element,
A substrate in which a through hole having an opening having a shape having three or more protrusions is formed by combining rectangles;
A probe provided on one surface of the substrate and in contact with an electrode pad of a semiconductor element to be inspected;
An external connection electrode provided on the other surface of the substrate and transmitting an electrical signal from the probe to the outside;
A wiring electrically connected through a through-hole penetrating one surface and the other surface of the substrate;
Three or more formed on at least one of the one surface side and the other surface side of the substrate so as to surround each of the protruding portions of the through-hole opening, electrically separated from each other, and connected to the wiring A double-sided connection wiring section,
A semiconductor element inspection substrate comprising:

4. The semiconductor element inspection substrate according to claim 3 , wherein the opening of the through hole has a convex shape, a cross shape, or an H shape.