JP2013254905A - Probing stage for semiconductor wafer, semiconductor inspection device, and method of determining stage groove width - Google Patents
Probing stage for semiconductor wafer, semiconductor inspection device, and method of determining stage groove width Download PDFInfo
- Publication number
- JP2013254905A JP2013254905A JP2012131030A JP2012131030A JP2013254905A JP 2013254905 A JP2013254905 A JP 2013254905A JP 2012131030 A JP2012131030 A JP 2012131030A JP 2012131030 A JP2012131030 A JP 2012131030A JP 2013254905 A JP2013254905 A JP 2013254905A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor wafer
- wafer
- stage
- groove
- groove width
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
Description
本発明は、半導体ウエハの検査時に当該半導体ウエハを載置する半導体ウエハ用プロービングステージ、及びこのプロービングステージを備えた半導体検査装置、並びに、上記プロービングステージに形成する溝幅の決定方法に関する。 The present invention relates to a semiconductor wafer probing stage on which a semiconductor wafer is placed when inspecting the semiconductor wafer, a semiconductor inspection apparatus including the probing stage, and a method for determining a width of a groove formed on the probing stage.
針状のプローブ等の試験治具を用いて、半導体ウエハに形成された複数のチップにおける電気的特性を検査する半導体検査装置が知られている。このような半導体検査装置では、半導体ウエハを載置したステージの上方に固定されたプローブへ、ウエハに形成されたチップを接触させることで、各チップの電気的特性が検査される。このとき、半導体ウエハを載置したステージはアームで移動され、プローブの接触位置を変化させることで、複数のチップが検査される。また、検査工程中にステージ上でウエハの位置がずれると正確な検査ができないため、ステージ上の所定位置にウエハを保持することが必要である。このため、ステージのウエハ載置面に複数本の溝を形成し、この溝内の空気を吸引することでウエハをステージに吸着固定している。 2. Description of the Related Art A semiconductor inspection apparatus that inspects electrical characteristics of a plurality of chips formed on a semiconductor wafer using a test jig such as a needle-like probe is known. In such a semiconductor inspection apparatus, the electrical characteristics of each chip are inspected by bringing a chip formed on the wafer into contact with a probe fixed above the stage on which the semiconductor wafer is placed. At this time, the stage on which the semiconductor wafer is placed is moved by the arm, and a plurality of chips are inspected by changing the contact position of the probe. In addition, if the wafer position is shifted on the stage during the inspection process, an accurate inspection cannot be performed. Therefore, it is necessary to hold the wafer at a predetermined position on the stage. Therefore, a plurality of grooves are formed on the wafer mounting surface of the stage, and the wafer is sucked and fixed to the stage by sucking air in the grooves.
一方、近年、半導体ウエハの薄厚化が進んでいる。薄厚ウエハは、厚みが薄い分、従来のウエハと比べると強度が低くなっている。上述のように、ウエハのチップにおける電気的特性検査の際には、プローブがウエハへ押し付けられる。ここで、プローブの押圧位置が上記溝の位置と重なった場合には、ウエハの下方が空洞となるため、プローブによる押圧荷重により、薄厚ウエハが破壊されてしまうこともある。
このような、溝上におけるウエハの破壊を抑制するための従来技術として、例えば特許文献1及び特許文献2に開示された技術が知られている。
On the other hand, in recent years, semiconductor wafers have been made thinner. Thin wafers have a lower strength than conventional wafers due to their reduced thickness. As described above, the probe is pressed against the wafer in the electrical characteristic inspection on the wafer chip. Here, when the pressing position of the probe overlaps with the position of the groove, since the lower portion of the wafer becomes a cavity, the thin wafer may be broken by the pressing load by the probe.
For example, techniques disclosed in Patent Literature 1 and
上記特許文献1では、ステージのウエハ載置面に複数の溝を形成し、この複数の溝の幅をウエハ厚の2倍以下とすることで、プローブが溝上のウエハを押圧した場合でも、ウエハの局所的な曲げ剛性を向上させることができる旨を開示する。
しかしながら、特許文献1には、溝幅をウエハの厚さの2倍以下にすることでウエハの破壊を抑制できることの技術的意義が明確に記載されていない。よって、例えば、ウエハの厚さが50μmである場合、溝幅は100μm以下となる。しかしこの溝幅は、ウエハを吸着するには余りに狭すぎる値であり、現実的な溝幅ではない。よって、特許文献1の発明では、検査ステージにウエハを保持することができないという問題がある。
In Patent Document 1, a plurality of grooves are formed on the wafer mounting surface of the stage, and the width of the plurality of grooves is set to be twice or less of the wafer thickness, so that even when the probe presses the wafer on the grooves, the wafer It is disclosed that the local bending rigidity of can be improved.
However, Patent Document 1 does not clearly describe the technical significance that the destruction of the wafer can be suppressed by setting the groove width to be equal to or less than twice the thickness of the wafer. Therefore, for example, when the thickness of the wafer is 50 μm, the groove width is 100 μm or less. However, this groove width is too narrow to attract the wafer, and is not a realistic groove width. Therefore, the invention of Patent Document 1 has a problem that the wafer cannot be held on the inspection stage.
また、上記特許文献2の半導体検査装置は、ステージのウエハ載置面に形成された溝内に、溝の高さ方向に移動可能なウエハ支持部材と、ウエハ支持部材の上面が載置面から退避した第1位置からウエハ支持部材の上面が載置面と同一平面となる第2位置に、ウエハ支持部材を移動させる移動機構とを備えている。この半導体検査装置は、移動機構が複数のウエハ支持部材の少なくとも一つを第2位置に移動させたときに、残りのウエハ支持部材が第1位置にあることを特徴としている。この特徴により、プローブ位置が溝上に重なる場合には、溝内の支持部材がウエハを支持することでウエハの破壊を抑制している。
Further, in the semiconductor inspection apparatus of
しかしながら、特許文献2の発明では、ウエハを載置するステージの駆動機構が複雑になるため、装置の高価格化を招くという問題がある。また、ウエハの載置面に配置された溝内の空気を吸引する吸着穴の下部には、ウエハ支持部材が配置されていないため、上記吸着穴上の位置にてプローブがウエハを押圧した場合には、ウエハが破壊する可能性がある。
However, the invention of
本発明はこのような問題点を解決するためになされたもので、プローブによるウエハの破壊を従来に比べて低減可能な、半導体ウエハ用プロービングステージ、このプロービングステージを備えた半導体検査装置、及び上記プロービングステージにおける溝幅の決定方法を提供することを目的とする。 The present invention has been made in order to solve such problems. A semiconductor wafer probing stage, a semiconductor inspection apparatus including the probing stage, and the above-described probing stage, which can reduce wafer breakage by a probe as compared with the prior art. An object of the present invention is to provide a method for determining a groove width in a probing stage.
上記目的を達成するため、本発明は以下のように構成する。
即ち、本発明の一態様における半導体ウエハ用プロービングステージは、薄厚の半導体ウエハを載置する載置面を有し、この載置面には、上記半導体ウエハを吸着保持するための複数本の溝が形成されており、各溝の幅は、溝幅と薄厚の半導体ウエハの厚さとの比率であるせん断スパン比がせん断破壊となる溝幅に設定されることを特徴とする。
In order to achieve the above object, the present invention is configured as follows.
That is, the probing stage for a semiconductor wafer according to one aspect of the present invention has a mounting surface on which a thin semiconductor wafer is mounted, and a plurality of grooves for sucking and holding the semiconductor wafer on the mounting surface. The width of each groove is characterized in that the shear span ratio, which is the ratio of the groove width to the thickness of the thin semiconductor wafer, is set to a groove width that causes shear failure.
本発明の一態様における半導体ウエハ用プロービングステージによれば、当該ステージに形成する溝の溝幅について、薄厚の半導体ウエハがせん断破壊となる溝幅に設定した。その結果、溝に対応した、薄厚のウエハ上の位置にて当該ウエハをプロービングした場合であっても、薄厚ウエハが破壊に至るまでの押圧荷重と、実際のプロービングによる荷重との間には余裕が存在し、プロービングの際における薄厚ウエハの破壊を抑制することが可能となる。また、たとえ薄厚ウエハが破壊した場合でも、せん断破壊となるため、破壊はプローブ直下のみで発生し、薄厚ウエハ上に伝播しない。よって、薄厚ウエハの破壊を最小限に抑えることができる。ひいては、薄厚半導体ウエハの生産性を向上させることができる。 According to the probing stage for a semiconductor wafer in one aspect of the present invention, the groove width of the groove formed on the stage is set to a groove width that causes a thin semiconductor wafer to undergo shear fracture. As a result, even when the wafer is probed at a position on the thin wafer corresponding to the groove, there is a margin between the pressing load until the thin wafer breaks and the actual probing load. Therefore, it is possible to suppress the destruction of the thin wafer during probing. Even if the thin wafer breaks, shear fracture occurs, so the breakage occurs only directly under the probe and does not propagate on the thin wafer. Therefore, the destruction of the thin wafer can be minimized. As a result, productivity of a thin semiconductor wafer can be improved.
本発明の実施形態である半導体ウエハ用プロービングステージ、このプロービングステージを備えた半導体検査装置、及び上記プロービングステージにおける溝幅の決定方法について、図を参照しながら以下に説明する。尚、各図において、同一又は同様の構成部分については同じ符号を付している。 A semiconductor wafer probing stage according to an embodiment of the present invention, a semiconductor inspection apparatus including the probing stage, and a method for determining a groove width in the probing stage will be described below with reference to the drawings. In each figure, the same or similar components are denoted by the same reference numerals.
本実施形態の半導体ウエハ用プロービングステージは、以下に詳しく説明するが、半導体ウエハに形成されたチップの電気的特性をプローブで接触検査するに際し、半導体ウエハを載置するステージであり、ウエハ載置面には、ウエハ吸着用の溝が形成されている。このような本実施形態のプロービングステージは、特に、薄厚の半導体ウエハに対して最適な溝幅を有する。ここで、薄厚とは、例えば10〜200μmの厚さが相当し、従来の厚みである例えば200〜400μmに比べて薄い。 The semiconductor wafer probing stage of this embodiment, which will be described in detail below, is a stage on which a semiconductor wafer is placed when the electrical characteristics of chips formed on the semiconductor wafer are contact-inspected with a probe. A groove for wafer adsorption is formed on the surface. Such a probing stage of the present embodiment has an optimum groove width particularly for a thin semiconductor wafer. Here, the thin thickness corresponds to a thickness of, for example, 10 to 200 μm, and is thinner than a conventional thickness of, for example, 200 to 400 μm.
また本実施形態は、ステージの溝に対応した薄厚ウエハ上の位置にプローブが押し当てられることで、薄厚ウエハが破壊されるモードには、二つのモードが存在することに着目し、各モードの相違に基づいてステージの溝幅を決定するものである。
即ち、上記二つのモードの一つは、薄厚ウエハの破壊が起点からウエハ面上に伝播する曲げによる破壊であり、他の一つは、薄厚ウエハの破壊が伝播せずにプローブ直下の打ち抜き形状の破壊となる、せん断による破壊である。これら二つの破壊モードは、ウエハ吸着用の溝幅と、ウエハの厚みとの比率である、せん断スパン比によって、どちらに対応するかが決定される。また、各破壊モードに対応して、溝上の薄厚ウエハにプローブを押し当てたときに、ウエハが破壊に至るまでの荷重が異なる。つまり、せん断破壊は、曲げ破壊に比べて、薄厚ウエハが破壊に至るまでのプロービング荷重(薄厚ウエハがプローブから受ける荷重)が大きい。
これらの内容を前提として、本実施形態の半導体ウエハ用プロービングステージに形成する溝の幅は、溝上にある薄厚ウエハが破壊するまでプローブを押込んだ際に、薄厚ウエハの破壊形状がせん断破壊となる溝幅に設定される。
以下に、さらに具体的に説明する。
In addition, this embodiment pays attention to the fact that there are two modes in the mode in which the thin wafer is destroyed by pressing the probe on the position on the thin wafer corresponding to the groove of the stage. The groove width of the stage is determined based on the difference.
That is, one of the above two modes is a bending failure in which the thin wafer breakage propagates from the starting point onto the wafer surface, and the other is the punching shape directly under the probe without the thin wafer breakage propagation. It is the destruction by the shear which becomes destruction of. Which of these two destruction modes corresponds is determined by the shear span ratio, which is the ratio between the wafer suction groove width and the wafer thickness. In addition, when the probe is pressed against the thin wafer on the groove, the load until the wafer is broken differs corresponding to each destruction mode. That is, in the shear fracture, the probing load (the load that the thin wafer receives from the probe) until the thin wafer breaks is larger than the bending fracture.
Assuming these contents, the width of the groove formed in the probing stage for semiconductor wafers of this embodiment is such that when the probe is pushed in until the thin wafer on the groove breaks, the fracture shape of the thin wafer is shear fracture. Is set to the groove width.
More specific description will be given below.
実施の形態1.
図1及び図2には、上述の、本実施形態の半導体ウエハ用プロービングステージ10、吸着装置20、検査装置30、及びステージ移動装置40を備えた半導体検査装置101が示されている。
プロービングステージ10は、例えば円形の平面形状であり、薄厚ウエハ70(図2)を載置するための載置面2を有する。載置面2には、複数本の溝3が、例えば同心円状に形成されており、各溝3には溝内の空気を吸引するための吸着穴4が形成されている。本実施形態では、プロービングステージ10の直径方向において、隣接する溝3と溝3との距離は、等ピッチで設定されている。また、上記直径方向における溝3の溝幅3a(図3)は、上述のように、薄厚ウエハ70の破壊形状がせん断破壊となる溝幅に設定される。これについては、以下でさらに詳しく説明する。
Embodiment 1 FIG.
1 and 2 show a
The
各溝3に形成されている吸着穴4は、プロービングステージ10内に形成された管5に連通しており、管5は、吸着装置20に接続されている。吸着装置20は、例えば真空ポンプ等を備え、溝3及び管5部分の空気を吸引する装置である。よって、プロービングステージ10は、吸着装置20により溝3内の空気が吸引されることで、載置面2に載置された薄厚ウエハ70を吸着して保持する。尚、溝3の形状は、図1に示すパターン、及び図3に示す断面形状に限定されるものでない。
The
検査装置30は、プローブ31を備え、薄厚ウエハ70に形成されているチップ領域における電極に対してプローブ31を押し当ててチップの電気的特性を検査する装置である。尚、本実施形態では、プローブ31は固定された構成を有する。
The
ステージ移動装置40は、プロービングステージ10に連結されたアームを有する機構を備え、検査装置30による薄厚ウエハ70の電気的特性検査の際に、プローブ31を接触させる所定の検査位置へ薄厚ウエハ70を配置させるように上記アームを駆動して、プロービングステージ10を移動させる。尚、本実施形態では、プローブ31に対してプロービングステージ10を移動させる構成を採るが、要するに、プローブ31とプロービングステージ10とが相対的に移動するような移動装置を構成すればよい。
The
次に、溝3の幅3aの決定方法について、より詳しく説明する。
既に説明したように、溝幅3aは、上記せん断スパン比(溝幅3aと薄厚ウエハ70の厚みとの比率)により決定される。以下に、せん断スパン比について説明する。
図4は、せん断スパン比に対する、薄厚ウエハ70が破壊に至る荷重と破壊モード(破壊形状)との関係を示した図である。図4に示されように、せん断スパン比によって、薄厚ウエハ70が破壊に至るまでの荷重と、薄厚ウエハ70の破壊モードとは異なる。
即ち、薄厚ウエハ70の厚みが同じであるときには、せん断スパン比が10より小さい場合、つまり溝幅3aが比較的狭い場合には、薄厚ウエハ70が破壊に至るまでのプロービング荷重は比較的大きい。これに対して、せん断スパン比が10より大きい場合、つまり溝幅3aが広い場合には、薄厚ウエハ70が破壊に至るまでのプロービング荷重は比較的小さくなる。
Next, a method for determining the
As already described, the
FIG. 4 is a diagram showing the relationship between the load at which the
That is, when the thickness of the
また、せん断スパン比によって薄厚ウエハ70の破壊モードが切り替わる。即ち、せん断スパン比が比較的小さい場合には、薄厚ウエハ70は、せん断破壊となるのに対し、せん断スパン比が大きい場合には、曲げ破壊となる。
Further, the destruction mode of the
溝3に対応した、薄厚ウエハ70上での位置における薄厚ウエハ70の破壊モードを確認するためには、薄厚ウエハ70が破壊するまで、溝3の上方からプローブ31を薄厚ウエハ70に押し当てて、薄厚ウエハ70の破壊形状を確認する必要がある。このとき、薄厚ウエハ70の破壊形状がプローブ31の直下のみに留まっている場合には、破壊モードは、せん断破壊である。一方、薄厚ウエハ70の破壊の形状がプローブ31を押し当てた点を基点として破壊が薄厚ウエハ70を伝播している場合には、破壊モードは、曲げ破壊である。
In order to confirm the destruction mode of the
これらの点を踏まえて、次に、溝幅3aの決定方法の手順について、図5に示す溝幅決定方法のフローチャートを参照して説明する。
まずステップS1及びステップS2では、設計用幅に相当する任意の溝幅を仮決めし、仮決めした溝幅を有する設計用溝を形成したステージを用意する。
次に、ステップS3及びステップS4では、上記設計用溝を形成したステージ上に薄厚ウエハ70を載置し吸着させ、次に、ステージの溝に対応する、薄厚ウエハ70上の位置にプローブ31を配置する。
Based on these points, the procedure of the method for determining the
First, in step S1 and step S2, an arbitrary groove width corresponding to the design width is provisionally determined, and a stage in which a design groove having the provisionally determined groove width is formed is prepared.
Next, in step S3 and step S4, the
次のステップS5では、薄厚ウエハ70の厚み方向において、薄厚ウエハ70が破壊されるまで、薄厚ウエハ70とプローブ31とを相対的に移動させる。例えば、薄厚ウエハ70の上部から薄厚ウエハ70が破壊するまでプローブを押し込む。
In the next step S5, the
次のステップS6では、薄厚ウエハ70における破壊形状がせん断破壊形状に相当するか否かを判定する。この判定は、例えば作業者が顕微鏡による目視により行う。
In the next step S6, it is determined whether or not the fracture shape in the
この判定の結果、破壊モードが曲げ破壊、つまり破壊が伝播している破壊モードである場合には、ステップS7に進み、仮決めした上記設計用幅よりもさらに溝幅を狭くした設計用溝を有する第2ステージを用意する。そして、再度、上述のステップS3からステップS6を、破壊モードがせん断破壊、つまり打ち抜き破壊となる破壊モード、となるまで繰り返す。 If the result of this determination is that the fracture mode is bending fracture, that is, a fracture mode in which fracture has propagated, the process proceeds to step S7, where a design groove having a groove width narrower than the provisionally determined design width is selected. A second stage is prepared. Then, the above-described steps S3 to S6 are repeated again until the fracture mode becomes a shear fracture, that is, a fracture mode in which punching fracture occurs.
そして、破壊モードがせん断破壊となった時点(ステップS8)での設計用幅の大きさを溝幅3aに設定する。
Then, the design width at the time when the fracture mode becomes shear fracture (step S8) is set to the
このようにして、溝3上の薄厚ウエハ70をプロービングした際に薄厚ウエハ70の破壊を抑制することができる溝幅3aを決定することができる。
In this way, it is possible to determine the
一方、せん断破壊となるせん断スパン比は、薄厚ウエハ70の厚みや構造によって異なるため、薄厚ウエハ70ごとにせん断破壊となる溝幅3aを求める必要がある。例えば、薄厚ウエハ70の主たる材料がシリコンで、ウエハ厚が50μmの場合、せん断スパン比が「4」となるように溝幅3aを決定したときには、薄厚ウエハ70の破壊モードは、せん断破壊となる。また、溝幅3aが狭すぎると薄厚ウエハ70をプロービングステージ10に吸着固定するための吸着力が足りず、薄厚ウエハ70を吸着固定できなくなる。そのため、本実施形態における上述の溝幅決定方法によって溝幅3aを決定した後、溝幅3aに応じて溝3の本数を増加させることが必要となる。このようにして、薄厚ウエハ70用のプロービングステージ10は設計される。
On the other hand, since the shear span ratio resulting in shear failure varies depending on the thickness and structure of the
以上説明したように、薄厚ウエハ70の破壊モードがせん断破壊となる溝幅3aを選定することにより、薄厚ウエハ70が破壊に至るまでの押圧荷重と、検査時に実際に使用するプロービング荷重との間にマージンがとれると共に、万が一、プロービングによって薄厚ウエハ70が破壊した場合であっても、薄厚ウエハ70の破壊がプロービング箇所から他の箇所へ伝播しないため、薄厚ウエハ70の破壊を最小限に抑えることができる。
このように、本実施形態である半導体ウエハ用プロービングステージ、このステージを備えた半導体検査装置、及び上記ステージの溝幅の決定方法を用いることで、薄厚ウエハ70の破損を従来に比べて低減することができ、薄厚ウエハ70の歩留まりの向上、つまり生産性の向上を図ることができる。
As described above, by selecting the
As described above, by using the semiconductor wafer probing stage according to the present embodiment, the semiconductor inspection apparatus including the stage, and the method for determining the groove width of the stage, damage to the
また、本実施形態である半導体ウエハ用プロービングステージ、このステージを備えた半導体検査装置によれば、上記特許文献2に開示されるような、溝内に複雑な機構を設ける必要はない。したがって、上記特許文献2に開示される装置に比べると格段に低コスト化を図ることもできる。
Further, according to the probing stage for a semiconductor wafer and the semiconductor inspection apparatus provided with this stage according to the present embodiment, it is not necessary to provide a complicated mechanism in the groove as disclosed in
2 載置面、3 溝、3a 溝幅、10 プロービングステージ、
20 吸着装置、30 検査装置、
101 半導体検査装置。
2 mounting surface, 3 grooves, 3a groove width, 10 probing stage,
20 adsorption device, 30 inspection device,
101 Semiconductor inspection apparatus.
Claims (4)
各溝の幅は、溝幅と薄厚の半導体ウエハの厚さとの比率であるせん断スパン比がせん断破壊となる溝幅に設定されることを特徴とする半導体ウエハ用プロービングステージ。 In a probing stage for a semiconductor wafer having a mounting surface on which a thin semiconductor wafer is mounted, and on the mounting surface, a plurality of grooves for adsorbing and holding the semiconductor wafer are formed.
A width of each groove is set to a groove width at which a shear span ratio, which is a ratio of the groove width to the thickness of a thin semiconductor wafer, causes shear failure.
それぞれの上記溝と接続され、各溝内の空気を吸引して上記載置面に半導体ウエハを吸着保持する吸着装置と、
上記プロービングステージに吸着保持された半導体ウエハに接触してその電気的特性を検査する検査装置と、
を備えたことを特徴とする半導体検査装置。 A probing stage for a semiconductor wafer according to claim 1;
A suction device that is connected to each of the grooves, sucks air in each groove, and sucks and holds the semiconductor wafer on the placement surface;
An inspection device that contacts the semiconductor wafer sucked and held on the probing stage and inspects its electrical characteristics;
A semiconductor inspection apparatus comprising:
各溝の幅は、溝幅と薄厚の半導体ウエハの厚さとの比率であるせん断スパン比がせん断破壊となる溝幅に設定されることを特徴とする溝幅決定方法。 A method of determining a groove width of a plurality of grooves formed on a mounting surface of a stage on which a thin semiconductor wafer is mounted and holding the semiconductor wafer on the mounting surface.
A groove width determination method, wherein the width of each groove is set to a groove width at which a shear span ratio, which is a ratio between the groove width and the thickness of a thin semiconductor wafer, causes shear failure.
上記設計用溝に対応した半導体ウエハ上の位置にて、当該半導体ウエハが破壊されるまで当該半導体ウエハを押圧し、
半導体ウエハにおける破壊形状がせん断破壊形状であるか否かを判定し、
この破壊形状がせん断破壊形状になるまで上記設計用幅をより狭く形成した設計用溝のステージにて上記半導体ウエハの破壊を繰り返し、
破壊形状がせん断破壊形状となる溝幅を決定する、請求項3記載の溝幅決定方法。 A thin semiconductor wafer is sucked and held by the design groove on the stage where the design groove having the design width is formed,
At the position on the semiconductor wafer corresponding to the design groove, press the semiconductor wafer until the semiconductor wafer is broken,
Determine whether the fracture shape in the semiconductor wafer is a shear fracture shape,
Until the fracture shape becomes a shear fracture shape, the destruction of the semiconductor wafer is repeated at the stage of the design groove formed with the narrower design width.
The groove width determination method according to claim 3, wherein the groove width is determined such that the fracture shape becomes a shear fracture shape.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012131030A JP2013254905A (en) | 2012-06-08 | 2012-06-08 | Probing stage for semiconductor wafer, semiconductor inspection device, and method of determining stage groove width |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012131030A JP2013254905A (en) | 2012-06-08 | 2012-06-08 | Probing stage for semiconductor wafer, semiconductor inspection device, and method of determining stage groove width |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013254905A true JP2013254905A (en) | 2013-12-19 |
Family
ID=49952167
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012131030A Pending JP2013254905A (en) | 2012-06-08 | 2012-06-08 | Probing stage for semiconductor wafer, semiconductor inspection device, and method of determining stage groove width |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2013254905A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015026765A (en) * | 2013-07-29 | 2015-02-05 | 東京エレクトロン株式会社 | Probe device |
JP2021130195A (en) * | 2017-02-27 | 2021-09-09 | 株式会社東京精密 | Grinding device |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03252151A (en) * | 1990-03-01 | 1991-11-11 | Mitsubishi Materials Corp | Evaluation of semiconductor wafer |
JPH1140626A (en) * | 1997-07-23 | 1999-02-12 | Sony Corp | Burn-in test method and its apparatus |
JP2001196424A (en) * | 1999-10-26 | 2001-07-19 | Ibiden Co Ltd | Wafer prober and ceramic board used for the same |
JP2003282690A (en) * | 2002-03-25 | 2003-10-03 | Toto Ltd | Electrostatic chuck |
JP2005097939A (en) * | 2003-09-24 | 2005-04-14 | Univ Nihon | Rc structure with improved traveling vibration durability and method of manufacturing the same |
JP2008294373A (en) * | 2007-05-28 | 2008-12-04 | Renesas Technology Corp | Manufacturing method of semiconductor device |
WO2011156049A1 (en) * | 2010-06-07 | 2011-12-15 | Cascade Microtech, Inc. | High voltage chuck for a probe station |
-
2012
- 2012-06-08 JP JP2012131030A patent/JP2013254905A/en active Pending
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03252151A (en) * | 1990-03-01 | 1991-11-11 | Mitsubishi Materials Corp | Evaluation of semiconductor wafer |
JPH1140626A (en) * | 1997-07-23 | 1999-02-12 | Sony Corp | Burn-in test method and its apparatus |
JP2001196424A (en) * | 1999-10-26 | 2001-07-19 | Ibiden Co Ltd | Wafer prober and ceramic board used for the same |
JP2003282690A (en) * | 2002-03-25 | 2003-10-03 | Toto Ltd | Electrostatic chuck |
JP2005097939A (en) * | 2003-09-24 | 2005-04-14 | Univ Nihon | Rc structure with improved traveling vibration durability and method of manufacturing the same |
JP2008294373A (en) * | 2007-05-28 | 2008-12-04 | Renesas Technology Corp | Manufacturing method of semiconductor device |
WO2011156049A1 (en) * | 2010-06-07 | 2011-12-15 | Cascade Microtech, Inc. | High voltage chuck for a probe station |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015026765A (en) * | 2013-07-29 | 2015-02-05 | 東京エレクトロン株式会社 | Probe device |
JP2021130195A (en) * | 2017-02-27 | 2021-09-09 | 株式会社東京精密 | Grinding device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5952645B2 (en) | Wafer inspection interface and wafer inspection apparatus | |
JP6099347B2 (en) | Wafer mounting method and wafer inspection apparatus | |
JP4794624B2 (en) | Probe card manufacturing method and manufacturing apparatus | |
JP5943742B2 (en) | Semiconductor test jig and semiconductor test method using the same | |
KR101191594B1 (en) | Holding member for inspection and method for manufacturing holding member for inspection | |
JP5696624B2 (en) | Semiconductor test jig | |
JP6440587B2 (en) | Suction plate, semiconductor device test apparatus, and semiconductor device test method | |
JP2009526992A (en) | Space transformer, manufacturing method of the space transformer, and probe card having the space transformer | |
JP2013254905A (en) | Probing stage for semiconductor wafer, semiconductor inspection device, and method of determining stage groove width | |
JP2015049137A (en) | Semiconductor chip tester and semiconductor chip test method | |
JP2006073963A (en) | Wafer chuck | |
JP2012163529A (en) | Contactor and inspection device | |
TW202321706A (en) | Test head | |
JP6551268B2 (en) | Inspection method of semiconductor device | |
JP6341693B2 (en) | Substrate holding device and substrate inspection device | |
JP6132507B2 (en) | Substrate support device and substrate inspection device | |
WO2023100463A1 (en) | Housing and prober | |
US9983118B1 (en) | Wafer holding apparatus | |
KR100858163B1 (en) | Method for testing a bare die | |
TW201837478A (en) | Chip testing method | |
JP2008122177A (en) | Inspection device and inspection method | |
KR20040035215A (en) | Wafer inspection system having improved chuck leveling apparatus | |
KR20240000932A (en) | Method for Manufacturing Probe for Testing Electronic Components | |
JP2008294373A (en) | Manufacturing method of semiconductor device | |
JP2005337824A (en) | Probe card and electrical performance inspection method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20141007 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150904 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150908 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20160105 |