KR20080042017A - 폴리싱방법 및 폴리싱장치 - Google Patents

폴리싱방법 및 폴리싱장치 Download PDF

Info

Publication number
KR20080042017A
KR20080042017A KR1020070113371A KR20070113371A KR20080042017A KR 20080042017 A KR20080042017 A KR 20080042017A KR 1020070113371 A KR1020070113371 A KR 1020070113371A KR 20070113371 A KR20070113371 A KR 20070113371A KR 20080042017 A KR20080042017 A KR 20080042017A
Authority
KR
South Korea
Prior art keywords
polishing
workpiece
thickness
top layer
layer film
Prior art date
Application number
KR1020070113371A
Other languages
English (en)
Other versions
KR101011786B1 (ko
Inventor
츠네오 도리코시
Original Assignee
가부시키가이샤 에바라 세이사꾸쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 에바라 세이사꾸쇼 filed Critical 가부시키가이샤 에바라 세이사꾸쇼
Publication of KR20080042017A publication Critical patent/KR20080042017A/ko
Application granted granted Critical
Publication of KR101011786B1 publication Critical patent/KR101011786B1/ko

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
    • B24B37/042—Lapping machines or devices; Accessories designed for working plane surfaces operating processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
  • Constituent Portions Of Griding Lathes, Driving, Sensing And Control (AREA)

Abstract

본 발명에 따른 폴리싱방법은 폴리싱될 최상층막의 최적의 두께로 워크피스의 제2폴리싱단계를 개시할 수 있다. 상기 폴리싱방법은, 최상층막의 두께를 측정한 다음, 상기 최상층막을 어느 정도까지 폴리싱하기 위한 제1폴리싱단계 및 나머지 최상부층의 막과 다음층의 막을 폴리싱하기 위한 제2폴리싱단계를 실시하는 단계; 상기 제1 및 제2폴리싱단계에서의 상기 최상층막의 폴리싱율을 결정하는 단계; 및 소정의 n번째 워크피스의 최상층막의 두께를 측정하여, 상기 n번째 워크피스 또는 소정의 차기 n번째 워크피스의 제1폴리싱단계를 위한 처리시간을 설정하는 단계를 포함하여 이루어지는 것을 특징으로 한다.

Description

폴리싱방법 및 폴리싱장치{POLISHING METHOD AND POLISHING APPARATUS}
본 발명은 반도체웨이퍼와 같은 기판의 표면(피폴리싱면)을 폴리싱 및 평탄화하는 데 유용한 폴리싱방법 및 폴리싱장치에 관한 것이다.
반도체웨이퍼와 같은 기판의 표면 상에서의 집적회로의 형성에 있어서는, 상기 기판의 표면 상에 절연막, 도전막 또는 반도체막 등을 증착시키고, 증착된 막에 집적회로의 인터커넥트를 형성하는 것이 일반적인 방법이다. 이러한 인터커넥트의 형성을 위하여, 광이나 전자빔에 의한 집적회로 패턴의 리소그래피가 실시된다. 미세한 인터커넥트를 형성하기 위해서는, 리소그래피 패턴의 폭을 가능한 한 좁게 만들어야 하는데, 이는 보다 얕은 초점심도(focus depth)를 요구한다. 이는 리소그래피가 실시되어야 하는 반도체웨이퍼의 표면의 평탄화를 필요로 한다. 평탄화를 위한 방법으로서, 화학적 기계적 폴리싱(CMP) 장치에 의한 폴리싱이 일반적으로 사용된다. 복수의 공정 단계들에서 반도체웨이퍼와 같은 기판의 표면에 형성된 적층막을 폴리싱하는 것을 포함하여 이루어지는 다단식 CMP 공정이 알려져 있다.
예를 들어, 도 6a에 도시된 바와 같이, 절연층(300)에 트렌치(302)를 형성하고, 상기 절연층(300)의 표면 상에 SiN과 같은 배리어막(304)을 형성한 다음, 산화 물 막(306)을 트렌치(302) 내에 충전시키면서 상기 배리어막(304)의 표면 상에 산화물 막(306)을 증착시킴으로써 폴리싱될 기판(W)이 준비된다. 예시적인 다단식 CMP 공정에서는, 기판(W)의 표면의 제1폴리싱단계가 산화물 막(306)을 어느 정도 폴리싱하도록 실시된 다음, 도 6a에 도시된 바와 같이, 나머지 산화물 막(306)과 소정량(목표값까지)의 배리어막(304)을 폴리싱하도록 제2폴리싱단계가 실시된다. 이 경우, 상기 제1폴리싱단계는 산화물 막(306)에 대한 표면의 불규칙성-제거 특성이 낮더라도, 상기 산화물 막(306)에 대한 폴리싱율이 높은 폴리싱액(슬러리)을 이용하여 실시될 수도 있고, 그 후에 산화물 막(306)에 대한 폴리싱율이 낮더라도 상기 산화물 막(306)에 대한 표면 불규칙성-제거 특성이 높은 폴리싱액을 이용하여 제2폴리싱단계가 실시될 수도 있어, 제1폴리싱단계에서의 산화물 막(306)의 폴리싱량을 증가시킴으로써, 전체 폴리싱 시간을 단축하게 된다.
도 6a에 도시된 바와 같이, 트렌치(302)가 형성되는 절연층(300) 상에 산화물 막(306)이 증착되면, 상기 절연층(300)에 제공된 트렌치(302)에 대응하는 산화물 막(306)의 표면의 부분들에 디프레션(depressions)이 형성된다. 스루풋을 높이기 위해서는, 산화물 막(306)에 대한 폴리싱율이 높은 폴리싱액을 이용하는 제1폴리싱단계에서 가능한 한 많이 산화물 막(최상층막)(306)을 폴리싱하면서, 상기 산화물 막(306)에 대한 폴리싱율이 낮은 폴리싱액을 이용하는 제2폴리싱단계에서는 산화물 막(306)을 거의 폴리싱하지 않는 것이 바람직하다. 하지만, 표면 불규칙성-제거 특성이 낮은 폴리싱액을 이용하는 제1폴리싱단계는 산화물 막(306)의 표면 내의 디프레션을 평탄화할 수 없고, 상기 디프레션은 제2폴리싱단계에 의해 제거되어 야만 한다. 그러므로, 산화물 막(최상층막)(306)이 부분적으로 남아있을 때, 제1폴리싱단계를 종료할 필요가 있다.
다른 한편으로, 산화물 막(최상층막)(306)이 과도하게 남아있을 때 제2폴리싱단계가 개시되는 경우에는 전체 폴리싱 시간이 더욱 길어지게 된다. 또한, 제2폴리싱단계에서 사용되는 폴리싱액은 일반적으로 보다 낮은 층의 배리어막(304)에 대한 폴리싱 능력이 낮기 때문에, 제2폴리싱단계가 상당히 긴 시간에 걸쳐 실시되어야만 한다. 제2폴리싱단계가 이렇게 긴 시간에 걸쳐 실시되면, 트렌치(302) 내의 산화물 막(306)의 표면에서 과도한 폴리싱이 발생할 수도 있어, 도 6b에 도시된 바와 같이 디싱이나 부식을 야기할 수도 있는 깊이 "d"를 갖는 디프레션을 형성하게 된다. 따라서, 제2폴리싱단계는 폴리싱될 산화물 막(306)의 최적의 두께로 개시되어야 하는 것이 바람직하다.
하지만, 반도체웨이퍼와 같은 기판의 최상면층을 형성하는 산화물 막(306)과 같은 폴리싱될 막의 두께는 대체로 기판들간에 변한다. 또한, 최상층막의 폴리싱율은 예컨대 폴리싱장치의 소모성 부재의 열화로 인하여 감소할 수 있다. 그러므로, 제2폴리싱단계의 개시 시에 최상층막의 두께를 일정하게 만드는 것이 대체로 어렵다.
본 발명은 관련 기술의 상술된 배경의 관점에서 고안되었다. 그러므로, 본 발명의 목적은 워크피스들 가운데 최상층막의 초기 두께의 가능성 있는 변동에 의해 영향을 받지 않으면서도, 폴리싱될 최상층막의 최적의 두께로 워크피스의 제2폴리싱단계를 개시하는 것이 가능하도록 하는 폴리싱방법 및 폴리싱장치를 제공하는 것이다.
상기 목적을 성취하기 위하여, 본 발명은 폴리싱될 복수의 막을 구비한 워크피스에 대해 복수의 폴리싱 단계를 실시하기 위한 폴리싱방법에 있어서, 워크피스의 최상층을 형성하는 막의 두께를 폴리싱 전에 측정한 다음, 상기 최상층막을 일부분 폴리싱하기 위한 제1폴리싱단계 및 나머지 최상부층의 막과 다음층의 막을 폴리싱하기 위한 제2폴리싱단계를 실시하는 단계를 포함하되, 상기 제1 및 제2폴리싱단계는 소정의 폴리싱 조건들 하에 실시되며; 상기 측정된 최상층막의 두께와 상기 제1 및 제2폴리싱단계에서 상기 최상층막을 폴리싱하는 데 걸리는 처리시간을 토대로, 상기 제1 및 제2폴리싱단계에서의 상기 최상층막의 폴리싱율을 결정하는 단계; 및 소정의 n번째 워크피스의 최상층을 형성하는 막의 두께를 폴리싱 전에 측정하여, 상기 측정된 두께와 상기 최상층막의 폴리싱율을 토대로, 상기 n번째 워크피스 또는 소정의 차기 n번째 워크피스의 제1폴리싱단계를 위한 처리시간을 설정하는 단계를 포함하여 이루어지는 것을 특징으로 하는 폴리싱방법을 제공한다.
이렇게 워크피스의 최상층막의 두께를 측정한 후에 워크피스에 대한 다단계 폴리싱 공정을 실시하고, 상기 최상층막의 측정된 두께와 제1 및 제2폴리싱단계에서 최상층막을 폴리싱하는 데 걸리는 처리시간을 토대로 상기 제1 및 제2폴리싱단계에서의 최상층막의 폴리싱율을 결정하며, 미리 결정된 폴리싱율과 폴리싱 전 n번째 워크피스의 최상층막의 두께를 토대로 소정의 n번째 워크피스의 제1폴리싱단계를 위한 처리시간을 결정함으로써, 모든 워크피스에 대한 제2폴리싱단계의 개시 시에 최상층막의 두께를 같게 하는 것이 가능하게 된다.
상기 소정의 n번째 워크피스는 폴리싱되지 않은 차기 워크피스일 수도 있다.
폴리싱되지 않은 차기 워크피스에 대해 폴리싱 시간의 피드백을 적용함으로써, 예컨대 폴리싱장치의 소모성 부재의 열화로 인한 폴리싱 성능의 변화에 반응하는 폴리싱율이 설정될 수 있다.
상기 n번째 워크피스의 제1폴리싱단계를 위한 처리시간은, 상기 최상층막의 두께가 상기 n번째 워크피스의 제2폴리싱단계의 개시 시에 소정의 두께가 되도록 설정되는 것이 바람직하다.
본 발명의 바람직한 실시형태에 있어서, 상기 제1폴리싱단계는 폴리싱면을 구비한 폴리싱테이블과 상기 워크피스를 잡아 그것을 상기 폴리싱면에 대해 가압시키는 톱링을 서로에 대해 이동시켜 실시되며, 상기 최상층막으로부터 다음층의 막까지의 폴리싱 대상물의 변화는 상기 폴리싱테이블 또는 상기 톱링을 구동시키기 위한 구동부의 토크를 검출하여 검출된다.
폴리싱테이블 또는 톱링을 구동하기 위한 구동부의 토크를 검출하여, 최상층 막으로부터 다음층막까지의 폴리싱 대상물의 변화를 검출함으로써, 예컨대 워크피스의 세정 및 건조를 요구하는 제1폴리싱단계와 제2폴리싱단계 사이에서 막두께의 측정을 위한 광학 장치를 이송할 필요가 없게 되어, 향상된 스루풋을 유도하게 된다.
본 발명은 또한 워크피스의 최상층을 형성하는 막의 제1폴리싱단계 및 나머지 최상층막과 다음층의 막의 제2폴리싱단계를 실시하기 위한 폴리싱부; 상기 워크피스의 최상부층의 막의 두께를 폴리싱 전에 측정하기 위한 측정부; 및 상기 측정부에 의해 측정되는 폴리싱 전의 상기 최상부층의 막의 두께와 상기 제1 및 제2폴리싱단계에서 상기 최상층막을 폴리싱하는 데 걸리는 처리시간을 토대로 상기 제1 및 제2폴리싱단계에서 상기 최상층막의 폴리싱율을 결정하고, 상기 최상층막의 폴리싱율과 n번째 워크피스의 최상층을 형성하는 막의 폴리싱 전의 두께를 토대로 소정의 n번째 워크피스의 제1폴리싱단계를 위한 처리시간을 설정하기 위한 제어부를 포함하여 이루어지는 것을 특징으로 하는 폴리싱장치를 제공한다.
상기 n번째 워크피스의 제1폴리싱단계를 위한 처리시간은, 상기 최상층막의 두께가 상기 n번째 워크피스의 제2폴리싱단계의 개시 시에 소정의 두께가 되도록 설정되는 것이 바람직하다.
본 발명의 바람직한 실시형태에 있어서, 상기 폴리싱부는 폴리싱면을 구비한 폴리싱테이블과, 워크피스를 잡아 상기 워크피스를 상기 폴리싱면에 대해 가압시키는 톱링을 포함하고, 상기 최상층막으로부터 다음층의 막까지의 폴리싱 대상물의 변화는 상기 폴리싱테이블 또는 상기 톱링을 구동시키기 위한 구동부의 토크를 검 출하여 검출된다.
상기 폴리싱부는, 상기 제1폴리싱단계를 실시하기 위한 제1폴리싱테이블 및 상기 제2폴리싱단계를 실시하기 위한 제2폴리싱테이블을 구비할 수도 있다.
대안적으로, 상기 폴리싱부는 상기 제1 및 제2폴리싱단계를 연속해서 실시하기 위한 폴리싱테이블을 구비할 수도 있다.
본 발명은 또한 폴리싱될 복수의 막을 구비한 워크피스에 대해 복수의 폴리싱 단계를 실시하기 위한 폴리싱장치를 컴퓨터가 제어하기 위한 프로그램에 있어서, 폴리싱 전의 최상층막의 두께와 제1폴리싱단계 및 제2폴리싱단계에서 상기 최상층막을 폴리싱하는 데 걸리는 폴리싱시간을 토대로, 상기 제1폴리싱단계 및 제2폴리싱단계에서 워크피스의 최상층을 형성하는 막의 폴리싱율을 결정하는 단계; 및 상기 폴리싱율과, 소정의 n번째 워크피스의 최상층을 형성하는 막의 폴리싱 전의 두께를 토대로, 상기 n번째 워크피스의 제1폴리싱단계를 위한 처리시간을 설정하는 단계의 작업들을 수행하는 것을 특징으로 하는 프로그램도 제공한다.
상기 소정의 n번째 워크피스는 폴리싱되지 않은 차기 워크피스일 수도 있다.
상기 n번째 워크피스의 제1폴리싱단계를 위한 처리시간은, 상기 최상층막의 두께가 상기 n번째 워크피스의 제2폴리싱단계의 개시 시에 소정의 두께가 되도록 설정되는 것이 바람직하다.
본 발명의 폴리싱방법 및 폴리싱장치에 따르면, 폴리싱될 다층막을 각각 구비한 기판과 같은 워크피스들에 대해 다단계 폴리싱 공정을 실시할 때, 제2폴리싱 단계의 개시 시의 최상층막의 두께는 워크피스들 가운데 최상층막의 초기 두께의 변동이 있는 경우에도 모든 워크피스들에 대해 같게 될 수 있다. 나아가, 본 발명은 폴리싱 부재의 마모를 고려하여 폴리싱 레시피(recipe)를 고안하는 것이 가능하여, 폴리싱 이후 막의 표면의 디싱(dishing)이나 부식을 방지할 수 있다.
이하, 본 발명의 바람직한 실시예들을 도면들을 참조하여 설명하기로 한다. 아래의 상세한 설명은 워크피스로서 반도체웨이퍼와 같은 기판을 이용하여, 기판의 표면(피폴리싱면)을 폴리싱 및 평탄화하는 경우를 예시하고 있다.
도 1은 본 발명의 일 실시예에 따른 폴리싱장치의 전반적인 레이아웃의 평면도를 보여준다. 도 1에 도시된 바와 같이, 폴리싱장치에서는 카셋트(204)에 쌓인 반도체웨이퍼와 같은 폴리싱되지 않은 기판(워크피스)들이 이동 레일(200) 위를 움직이는 이송로봇(202)에 의해 상기 카셋트(204) 밖으로 하나씩 꺼내져, 기판스테이지(206) 상에 놓이게 된다. 기판스테이지(206) 상의 폴리싱되지 않은 기판은 이송로봇(208)에 의해 회전식 이송장치(210) 상으로 이송되는 한편, 폴리싱된 기판은 이송로봇(208)에 의해 회전식 이송장치(210)로부터 기판스테이지(206) 상으로 이송된다. 기판스테이지(206) 상의 폴리싱된 기판은 이송로봇(202)에 의해 카셋트(204)로 복귀된다. 회전식 이송장치(210) 상의 폴리싱되지 않은 기판은 후술하는 톱링(1)에 의해 유지되어 폴리싱테이블(100) 상의 위치로 이동됨으로써, 기판의 폴리싱을 수행하게 된다. 상기 폴리싱장치는 이렇게 체계화되어, 복수의 기판이 연속해서 폴리싱될 수 있게 된다.
상기 폴리싱장치는 폴리싱 이후 기판을 세정 및 건조하기 위한 세정기계(212, 214), 기판의 표면의 제2폴리싱단계를 실시하기 위한 폴리싱테이블(216), 폴리싱테이블(100, 216)의 드레싱을 실시하기 위한 드레서(218, 220) 및 상기 드레서(218)를 세정하기 위한 물통(222)을 포함한다. 상기 폴리싱장치는 복수의 폴리싱액과 복수의 폴리싱 조건(폴리싱 레시피)을 전환하여 하나의 폴리싱테이블(100)로 2이상의 폴리싱 단계를 실시할 수 있도록 설계되어 있다.
도 2는 본 발명의 또다른 실시예에 따른 폴리싱장치의 전반적인 레이아웃의 평면도를 보여준다. 도 2에 도시된 바와 같이, 폴리싱장치에는 카세트를 각각 배치하기 위한 3개의 로딩/언로딩스테이지(600)가 제공된다. 상기 로딩/언로딩유닛(600)을 따라 이동기구(601)가 제공된다. 2개의 핸드를 구비한 제1이송로봇(602)은 이동기구(601) 상에 제공된다. 상기 이동기구(601)에 인접하여 후술하는 ITM(224)이 배치된다. 제1이송로봇(602)의 핸드들은 상기 로딩/언로딩유닛(600) 및 ITM(224) 상에서 각각의 카세트에 접근가능하다.
도 2에 도시된 폴리싱장치에는 4개의 폴리싱부(604, 605, 606, 607)가 제공된다. 이들 폴리싱부(604, 605, 606, 607)는 장치의 종방향을 따라 배치된다. 각각의 폴리싱부는 폴리싱면을 갖는 폴리싱테이블(608), 반도체웨이퍼와 같은 기판을 잡아주어 상기 기판을 폴리싱테이블(608)에 대해 가압함으로써 기판을 폴리싱하기 위한 톱링(609), 폴리싱액 또는 드레싱액(예컨대, 물)을 폴리싱테이블(608) 상으로 공급하기 위한 폴리싱액공급노즐(610), 상기 폴리싱테이블(608)의 드레싱을 실시하기 위한 드레서(611), 및 1이상의 노즐로부터 폴리싱면으로 액체(예컨대, 순수) 및 가스(예컨대, 질소)의 혼합 유체를 미스트 형태로 분무하기 위한 분무기(622)를 포함한다.
폴리싱부(604, 605)에 인접하여 종방향을 따라 기판을 이송하기 위한 제1선형이송장치(612)가 배치된다. 제1이송로봇(602)으로부터 수용되는 기판을 뒤집기 위한 반전장치(613)가 로딩/언로딩스테이지(600)측에서 제1선형이송장치(612) 상방에 배치된다. 상기 폴리싱부(606, 607)에 인접하여, 종방향을 따라 기판을 이송하기 위한 제2선형이송장치(614)도 배치된다.
상기 폴리싱장치는 제2이송로봇(615), 상기 제2이송로봇(615)으로부터 수용되는 기판을 뒤집기 위한 반전장치(616), 폴리싱된 기판을 세정하기 위한 4개의 세정기계(617, 618, 619, 620) 및 인버터(616)와 세정기계(617, 618, 619, 620) 사이에서 기판을 이송하기 위한 이송유닛(621)을 포함한다. 상기 제2이송로봇(615), 인버터(616) 및 세정기계(617, 618, 619, 620)는 종방향을 따라 일렬로 배치되어 있다.
이러한 폴리싱장치의 작동 시, 카셋트 내의 기판은 반전장치(613), 제1선형이송장치(612) 및 제2선형이송장치(614)를 통해 각각의 폴리싱부(604, 605, 606, 607)에 포함된다. 폴리싱된 기판은 제2이송로봇(615) 및 반전장치(616)를 통해 기판이 세정되는 각각의 세정기계(617, 618, 619, 620)에 포함된다. 세정 이후의 기판은 제1이송로봇(602)에 의해 카셋트로 복귀된다.
본 실시예에서는, 각 세트의 두 폴리싱테이블이 기판의 2단계 폴리싱을 실시하도록 4개의 폴리싱테이블이 제공되지만, 기판의 4단계 폴리싱을 실시하기 위해 4 개의 테이블을 사용하는 것도 가능하다.
이들 폴리싱장치 각각에는 폴리싱 전 또는 폴리싱후 세정/건조 이후의 기판의 폴리싱될 막의 두께와 같은 표면 상태를 측정하기 위한 측정부로서 ITM(in-line thickness monitor)가 제공된다. 특히, 상기 ITM(측정부)(224)은 도 1에 도시된 바와 같이, 이동레일(200)로부터 연장되는 한 라인 상의 위치에 배치되고, 기판 표면을 향해 발광하는 광학수단을 이용하여 산화물 막과 같은 절연막의 두께 또는 반도체웨이퍼와 같은 기판의 표면에서 구리막이나 배리어층과 같은 도전막의 폴리싱 상태를 측정하며, 이송로봇(202)이 폴리싱 이후의 기판을 카셋트(204) 내에 배치하기 전 또는 이송로봇(202)이 폴리싱 이전의 기판을 카셋트(204)로부터 꺼낸 후에 반사된 광의 광신호를 수신한다.
이들 폴리싱장치 각각은 인터커넥트 영역과 같은 필수 영역을 제외하고는 기판 표면으로부터의 도전막의 제거, 또는 기판의 폴리싱 도중 및/또는 이후 상기 막들의 측정값이나 센서 신호들을 모니터링하여 절연막의 제거를 검출하고, 폴리싱 공정의 종점과 다단계 폴리싱공정의 각각의 단계들에 대한 폴리싱 조건들을 결정하며, 적절한 폴리싱공정을 반복할 수 있도록 설계되어 있다. 상기 ITM(224)은 전체면(피폴리싱면)에 걸쳐 기판의 표면 상태를 측정할 수 있어, 기판의 특정부에서의 폴리싱 결과와 전체 기판 표면에 걸친 폴리싱의 결과들이 체크될 수 있게 된다.
상기 폴리싱장치의 폴리싱부는 반도체웨이퍼, 폴리싱 대상물과 같은 기판을 유지하고, 상기 기판을 폴리싱테이블 상의 폴리싱면에 대해 가압함으로써, 기판의 표면을 폴리싱 및 평탄화하게 된다. 도 3은 도 1에 도시된 폴리싱장치의 폴리싱부 를 상세히 보여준다. 도 3에 도시된 바와 같이, 톱링(1) 아래에는 상부면에 부착된 폴리싱패드(연마포)(101)를 갖는 폴리싱테이블(100)이 배치된다. 폴리싱테이블(100) 상방에는 폴리싱액(슬러리)(Q)을 폴리싱테이블(100) 상의 폴리싱패드(101) 상으로 공급하는 폴리싱액공급노즐(102)이 배치된다. 상기 톱링(1)은 상부면에 부착된 폴리싱패드(연마포)(217)를 구비한 폴리싱테이블(216) 바로 위 위치로도 이동가능하다. 상기 폴리싱테이블(216)은 소위 스크롤 이동이 가능하도록 설계된다. 폴리싱테이블(216)의 내부에는 폴리싱액을 폴리싱패드(217) 상으로 공급하기 위한 폴리싱액공급부(도시안됨)가 제공된다. 상기 폴리싱부는 이렇게 구성되어 있다.
도 1에 도시된 폴리싱장치에 따르면, 기판의 제1폴리싱단계가 폴리싱테이블(100)에 의해 실시되고, 상기 기판의 제2폴리싱단계는 기판이 톱링(1)에 의해 유지되면서 상기 폴리싱테이블(216)에 의해 실시된다. 산화물 막(306)(도 5 참조)과 같은 기판의 최상층을 형성하는 막에 대한 폴리싱율이 높은 폴리싱액(슬러리)(Q)은, 막에 대한 그 표면 불규칙성-제거 특성이 낮더라도, 상기 폴리싱테이블(100)의 폴리싱패드(101)로 공급된다. 다른 한편으로, 산화물 막(306)과 같은 최상층막에 대한 표면 불규칙성-제거 능력이 높은 폴리싱액(슬러리)(Q)은, 상기 막에 대한 폴리싱율이 낮더라도, 상기 폴리싱테이블(216)의 폴리싱패드(217)로 공급된다.
다양한 상용 폴리싱패드들이 폴리싱패드(101, 217)로서 사용될 수 있다. 그 예로는 Rodel사가 제조한 SUBA 800, IC-1000 및 IC-1000/SUBA 400(2층포) 및 Fujimi사가 제조한 Surfin xxx-5와 Surfin 000을 들 수 있다. SUBA 800, Surfin xxx-5 및 Surfin 000은 폴리우레탄 수지로 고정된 섬유를 각각 포함하여 이루어지 는 부직포이고, IC-1000은 리지드 폼 폴리우레탄(단층)이다. 상기 폼 폴리우레탄은 다공질이고, 표면에 수많은 미세 리세스 또는 구멍들을 가진다. 상기 폴리싱패드(101, 217)는 기본적으로 소모성 부재이고, 기판의 표면을 폴리싱함에 따라 점진적으로 마모된다. 실제 폴리싱공정에서는, 폴리싱패드(101, 217)가 소정의 두께에 이르거나 폴리싱율이 보다 낮아질 때에 상기 폴리싱패드(101, 217)가 새 것으로 교체된다.
도 1에 도시된 바와 같이, 상기 톱링(1)은 유니버설조인트(10)를 통해 톱링구동축(11)에 연결되고, 상기 톱링구동축(11)은 톱링헤드(110)에 고정된 톱링에어실린더(111)에 결합된다. 상기 톱링구동축(11)은 상기 톱링에어실린더(111)에 의해 수직방향으로 이동함으로써, 전체 톱링(1)을 상하로 이동시켜 톱링바디(2)의 하단부에 고정된 리테이너링(3)을 폴리싱테이블(100 또는 216)에 대해 가압하게 된다. 상기 톱링에어실린더(111)는 압축공기원(120)에 연결된다. 톱링에어실린더(111)로 공급되는 가압된 공기와 같은 유체의 압력은 조절될 수 있어, 폴리싱패드(101 또는 217) 상의 톱링(1)에 의해 유지되는 기판의 압력이 조정될 수 있게 된다.
상기 톱링구동축(11)은 키(도시안됨)를 통해 그 외측면에 타이밍풀리(113)가 제공되는 회전실린더(112)에 결합된다. 타이밍풀리(116)가 제공되는 회전구동부로서의 톱링모터(114)는 톱링헤드(110)에 고정된다. 상기 타이밍풀리(113)는 타이밍벨트(115)를 통해 타이밍풀리(116)에 연결된다. 따라서, 톱링모터(114)를 회전가능하게 구동함으로써, 회전실린더(112) 및 톱링구동축(11)이 타이밍풀리(116), 타이밍벨트(115) 및 타이밍풀리(113)에 의해 회전하여 상기 톱링(1)이 회전하게 된다. 상기 톱링헤드(110)는 프레임(도시안됨)에 고정된 톱링헤드축(117)에 의해 지지된다.
상기 톱링모터(114)에는 모터(114)의 토크를 측정하기 위한 토크측정부(122)가 제공된다. 예를 들어, 기판 상의 절연막이 제거되어, 상기 절연막 아래에 형성된 금속막이 기판 표면의 폴리싱 시에 폴리싱면에 노출되게 되면, 기판 표면과 폴리싱면간의 마찰력의 변화로 인하여 상기 톱링모터(114)의 토크가 변경된다. 절연막의 제거는 토크측정부(122)에 의한 토크의 변화를 검출하여 결정될 수 있다. 본 실시예에서는 상기 토크측정부(122)가 톱링모터(114)의 전류를 측정하지만, 실제로는 상기 톱링모터(114)의 토크를 측정하는 것일 수도 있다. 본 실시예에서는, 토크측정부(122)가 톱링모터(114)에 제공되어 있지만, 폴리싱테이블(216)을 회전하기 위한 폴리싱테이블모터에 토크측정부를 제공하는 것도 가능하다.
도 3에 도시된 바와 같이, ITM(224) 및 토크측정부(122)로부터의 신호들은 제어부(400)로 입력된다. 도 4에 도시된 바와 같이, 예컨대 조작반과 같은 인간-기계 인터페이스로 이루어진 입력부(401)로부터의 입력 및 각종 데이터 처리를 수행하는 호스트 컴퓨터(402)로부터의 입력을 토대로, 상기 제어부(400)는 의도된 표면 구성과 같은 목표 프로파일을 얻기 위하여 목표 폴리싱율(폴리싱량)로 기판(W)을 폴리싱하도록 폴리싱장치를 제어한다.
이하, 폴리싱장치의 제어부(400)에 의해 실행되는 본 발명에 따른 폴리싱방법에 대한 설명이 이루어진다. 본 실시예에서는, 도 5a에 도시된 바와 같이, 인터커넥트 트렌치(302)를 절연층(300)에 형성하고, 상기 절연층(300)의 표면 상에 SiN 과 같은 배리어막(304)을 형성한 다음, 산화물 막(306)을 트렌치(302) 내에 충전하면서 상기 배리어막(304)의 표면 상에 산화물 막(306)을 증착시켜 폴리싱될 기판(W)이 준비된다. 기판(W)의 제1폴리싱단계는 산화물 막(306)을 어느 정도까지 폴리싱하도록 실시된 다음, 도 5a에 도시된 바와 같이, 나머지 산화물 막(306)과 소정량(목표값까지)의 배리어막(304)을 폴리싱하도록 제2폴리싱단계가 실시된다.
도 1에 도시된 폴리싱장치에 따르면, 카셋트(204) 내에 하우징된 기판(W)은 이송로봇(202, 208)에 의해 하나씩 회전식 이송장치(210)로 이송되어 톱링(1)에 의해 유지된다. 상기 톱링(1)에 의해 유지되는 기판(W)은 폴리싱테이블(100)에 의해 제1폴리싱단계를 겪은 다음, 폴리싱테이블(216)에 의해 제2폴리싱단계를 겪게 된다. 폴리싱 이후의 기판(W)은 세정기계(212, 214)에 의해 세정 및 건조된 다음, 카셋트(204)로 복귀된다.
폴리싱공정에 앞서, 폴리싱 이전의 기판(W)은 이송로봇(202)에 의해 ITM(224)으로 이송되어, 기판(W)의 최상층을 형성하는 산화물 막(306)의 두께를 측정하게 된다. 예비-폴리싱공정에서 형성된 산화물 막(306)의 두께는 대체로 기판들간에 변한다. 변동을 보상하는 폴리싱 레시피를 체계화하기 위해서는, 산화물 막(최상층막)(306), 즉 폴리싱 대상물의 두께가 폴리싱 전에 측정된다. 예비-폴리싱처리장치 및 폴리싱장치가 네트워크 등에 의해 정보를 공유할 수 있는 경우, 기판의 최상층의 산화물 막(306)의 두께에 대한 정보는, 기판의 처리 이후 예비-폴리싱처리장치에서 측정된다면, 상기 폴리싱장치와 공유될 수 있다. 따라서, 이 경우 폴리싱장치의 막두께의 예비-폴리싱 측정이 불필요하게 된다.
산화물 막(306)의 두께의 측정 이후의 기판(W)은 이송로봇(208)에 의해 회전식 이송장치(210)로 이송되어, 여기서 기판(W)이 톱링(1)에 의해 유지된다. 폴리싱테이블(100)을 이용하면, 기판(W)의 제1폴리싱단계가 소정의 폴리싱 조건들 하에 실시된다. 특히, 폴리싱테이블(100) 및 톱링(1)을 회전하면서, 상기 톱링(1)에 의해 유지되는 기판(W)은 소정의 압력으로 폴리싱테이블(100)의 폴리싱패드(101)에 대해 가압되는 동시에, 폴리싱액(Q)이 폴리싱액공급노즐(102)로부터 폴리싱테이블(100)의 폴리싱패드(101)로 공급된다. 산화물 막(306)에 대한 폴리싱율이 높지만 상기 산화물 막(306)에 대한 표면 불규칙성-제거 특성은 낮은 폴리싱액(슬러리)(Q)을 이용하여 제1폴리싱단계를 실시함으로써, 상기 산화물 막(306)의 폴리싱량이 증가되어, 전반적인 폴리싱 시간이 단축된다.
상기 제1폴리싱단계는 도 5a에 도시된 바와 같이 완전히 제거되지 않고 배리어막(304) 위에 약간 남아 있는 산화물 막(306)에 의해 종료된다. 제1폴리싱단계의 종료는 예컨대 시간 제어에 의한 것이다. 따라서, 상기 제1폴리싱단계는 폴리싱 레시피(recipe)의 폴리싱 시간 데이터를 토대로 소정의 시간 동안 폴리싱을 실시한 후에 종료된다.
다음으로, 상기 톱링(1)에 의해 유지되는 제1폴리싱단계 이후의 기판(W)은 폴리싱테이블(216) 바로 위로 이동된다. 폴리싱테이블(216)을 이용하면, 기판(W)의 제2폴리싱단계는 소정의 폴리싱 조건들 하에 실시된다. 특히, 폴리싱테이블(216) 및 톱링(1)을 회전시키면서, 상기 톱링(1)에 의해 유지되는 기판(W)은 소정의 압력으로 폴리싱테이블(216)의 폴리싱패드(217)에 대해 가압되는 동시에, 폴리싱액이 상기 폴리싱테이블(216)에 형성된 폴리싱액공급부를 통해 상기 폴리싱테이블(216)의 폴리싱패드(217)로 공급된다. 제2폴리싱단계에서는, 배리어막(304) 상의 산화물 막(306)이 완전하게 폴리싱되고, 상기 배리어막(304)은 도 5a에 도시된 바와 같이 폴리싱 목표까지(소정량으로) 폴리싱된다.
제1폴리싱단계의 폴리싱율보다 산화물 막(306)에 대한 폴리싱율이 낮지만 상기 제1폴리싱단계보다는 산화물 막(306)에 대한 표면 불규칙성-제거 특성이 보다 높은 폴리싱액(슬러리)을 이용하여 제2폴리싱단계를 실시함으로써, 산화물 막(306)의 표면을 평탄화하면서 상기 배리어막(304) 위에 남아 있는 산화물 막(306)이 완전히 제거될 수 있다. 상기 제2폴리싱단계의 종료는 예컨대 시간 제어에 의한 것이다. 따라서, 제2폴리싱단계에서 산화물 막(306)으로부터 배리어막(304)으로의 폴리싱 대상물의 변화 이후의 폴리싱 시간이 폴리싱 레시피에 설정되고, 상기 설정된 시간을 토대로 폴리싱의 종점이 결정된다. 산화물 막(306)으로부터 배리어막(304)으로의 폴리싱 대상물의 변화는 토크측정부(122)로부터의 신호들에 의해 검출된다. 특히, 제2단계에서의 폴리싱이 도 5a에 도시된 바와 같이 두께 B를 갖는 산화물 막(306)으로부터 두께 C를 갖는 배리어막(304)까지 이동하면, 상기 톱링모터(114)의 전류값(토크)이 점진적으로 증가하고, 상기 산화물 막(306)의 완벽한 제거 후에, 상기 톱링모터(114)의 전류값(토크)이 점진적으로 감소한다. 그러므로, 전류값(토크)이 최대에 도달하는 시점 "t1"은 산화물 막(306)으로부터 배리어막(304)까지의 폴리싱 대상물의 변화 시간으로 간주되어, 상기 시점 t1으로부터의 시간 주기, 즉 "t1-t2"가 폴리싱의 종점에서의 제어 시간으로 설정된다.
제2폴리싱단계 이후의 기판(W)은 이송로봇(208)에 의해 회전식 이송장치(210)로부터 세정기계(214)로 이송된 다음, 기판이 세정 및 건조되는 세정기계(212)로 이송된다. 그런 다음, 상기 기판(W)은 이송로봇(202)에 의해 ITM(224)으로 이송되어, 폴리싱 이후 배리어막(304)의 두께 및 디싱이나 부식이 발생한 표면 부분들의 수를 측정하게 된다. 상기 측정 이후의 기판(W)은 이송로봇(202)에 의해 카셋트(204)로 복귀된다.
폴리싱 전 산화물 막(최상층막)(306)의 두께, 제1폴리싱단계의 처리(폴리싱)시간, 제2폴리싱단계에서의 산화물 막(306)에 대한 처리(폴리싱)시간(t1), 제2폴리싱단계에서의 배리어막(다음층의 막)(304)에 대한 처리(폴리싱)시간(t1-t2) 및 상기 제2폴리싱단계 이후 기판(W)에 대한 배리어막(304)의 두께에 관한 데이터는 제어부(400) 내의 데이터베이스에 저장된다. 이들 데이터 및 제1폴리싱단계에서 사용된 폴리싱액과 제2폴리싱단계에서 사용된 폴리싱액간의 산화물 막(306)에 대한 폴리싱율의 비를 토대로, 상기 제어부(400)는 제1 및 제2폴리싱단계에서의 산화물 막(306)에 대한 폴리싱율을 산출한다.
폴리싱율들의 산출 이후, 카셋트(204)로부터 꺼내진 다음 기판(W)은 폴리싱 전에 ITM(224)으로 이송되어 산화물 막(306)의 두께를 측정하게 된다. 측정된 막두께와 상기 제어부(400)에 의해 산출된 상기 폴리싱율을 토대로, 제1폴리싱단계를 위한 폴리싱 시간이 새롭게 설정된다. 폴리싱테이블(100)과 함께 톱링(1)에 의해 유지되는 기판(W)의 제1폴리싱단계는 새롭게 설정된 시간에 걸쳐 실시되고 종료된다. 제1폴리싱단계에서의 산화물 막(306)의 폴리싱량 A가 이렇게 보정되고, 상기 산화물 막(306)의 의도된 두께에 의해 제2폴리싱단계가 개시될 수 있다.
폴리싱 레시피의 형성 또는 폴리싱 조건들의 상술된 설정은, 최상층막의 초기 두께에 의해 영향을 받지 않으면서도 제2폴리싱단계의 개시 시에 산화물 막(306)과 같은 기판(W)의 최상층을 형성하는 막의 의도된 두께를 보장하는 것을 가능하게 한다. 또한, 마지막 기판에 대한 데이터의 피드백은, 예컨대 폴리싱공정에서 사용된 소모성 부재의 열화로 인한 폴리싱율의 감소를 고려하여 폴리싱 레시피를 체계화하는 것을 가능하게 한다.
나아가, 본 발명에 따른 2단계 폴리싱공정은 제1폴리싱단계와 제2폴리싱단계 사이에서 막두께 측정을 할 필요가 없어, 스루풋을 증가시킬 수 있다.
본 실시예에서는, 두 세트의 두 테이블(100, 216)이 병렬로 작동된다. 병렬 작업에 있어서, 데이터베이스 또는 제어부(400)는 폴리싱에 대한 데이터를 저장하거나 또는 각 세트의 테이블(100, 216)에 대해 독립적으로 폴리싱 레시피를 체계화한다. 2가지 상이한 타입의 폴리싱액(Q)을 폴리싱테이블(100)의 폴리싱패드(101)에 공급함으로써, 하나의 폴리싱테이블(100)로 제1 및 제2폴리싱단계를 실시하는 것도 가능하다. 또한 이 경우에도, 데이터베이스 또는 제어부(400)가 폴리싱에 대한 데이터를 저장하거나 또는 도 1의 두 폴리싱테이블(100) 각각에 대해 독립적으로 폴리싱 레시피를 체계화한다. 이는 도 2의 4개의 폴리싱테이블(608) 각각에 대해서도 동일하게 적용된다.
본 실시예에서는, 기판(W)의 산화물 막(306)의 폴리싱율이 산출될 때까지 다음 기판이 대기 상태에 있다. 다른 한편으로, 제1폴리싱단계와 제2폴리싱단계가 상이한 톱링 및 폴리싱테이블을 이용하여 실시되는 소위 연속 작업에서는, 제1톱링과 제1폴리싱테이블을 이용하는 기판의 제1폴리싱단계로부터 제2톱링과 제2폴리싱테이블을 이용하는 제2폴리싱단계로의 이동 시, 다음 기판이 제1톱링으로 이송된다. 이러한 작업 시에는, 다음 기판을 위한 레시피가 끝에서 두번째 기판의 폴리싱율을 기초로 한다. 따라서, n번째 기판의 제1폴리싱단계로부터 제2폴리싱단계로의 이동 시에는, (n+1)번째 기판의 다음이 제1폴리싱단계를 겪게 된다. (n+1)번째 기판을 위한 폴리싱 레시피는 이미 폴리싱이 종료된 (n-1)번째 기판의 폴리싱율을 기초로 한다.
당업계의 당업자라면 지금까지의 실시예들의 상세한 설명을 통해 본 발명을 제조 및 실시할 수 있다. 더욱이, 이들 실시예들에 대한 다양한 수정예들도 당업자에게는 명백한 것이며, 본 명세서에 한정된 일반적인 원리와 구체적인 예시들은 여타의 실시예들에 적용될 수도 있다. 그러므로, 본 발명은 본 명세서에 기술된 실시예들로 국한되는 것은 아니며, 청구범위와 균등론의 제한에 의해 한정된 가장 넓은 범위와 일치된다는 것은 자명하다.
도 1은 본 발명의 일 실시예에 따른 폴리싱장치의 전반적인 레이아웃의 평면도;
도 2는 본 발명의 또다른 실시예에 따른 폴리싱장치의 전반적인 레이아웃의 평면도;
도 3은 도 1의 폴리싱장치의 폴리싱부의 개략적인 확대도;
도 4는 도 1의 폴리싱장치의 제어블럭도;
도 5a는 본 발명에 따른 2단계 폴리싱공정을 예시한 도면이고, 도 5b는 2단계 폴리싱공정의 제2단계에서의 톱링모터의 전류값(토크)과 폴리싱 시간간의 관계를 도시한 그래프; 및
도 6a는 종래의 2단계 폴리싱공정을 예시한 도면이고, 도 6b는 종래의 2단계 폴리싱공정의 제2단계가 장시간에 걸쳐 실시될 때 관측되는 기판의 표면 상태를 예시한 도면이다.

Claims (12)

  1. 폴리싱될 복수의 막을 구비한 워크피스에 대해 복수의 폴리싱 단계를 실시하기 위한 폴리싱방법에 있어서,
    워크피스의 최상층을 형성하는 막의 두께를 폴리싱 전에 측정한 다음, 상기 최상층막을 일부분 폴리싱하기 위한 제1폴리싱단계 및 나머지 최상부층의 막과 다음층의 막을 폴리싱하기 위한 제2폴리싱단계를 실시하는 단계를 포함하되, 상기 제1 및 제2폴리싱단계는 소정의 폴리싱 조건들 하에 실시되며;
    상기 측정된 최상층막의 두께와 상기 제1 및 제2폴리싱단계에서 상기 최상층막을 폴리싱하는 데 걸리는 처리시간을 토대로, 상기 제1 및 제2폴리싱단계에서의 상기 최상층막의 폴리싱율을 결정하는 단계; 및
    소정의 n번째 워크피스의 최상층을 형성하는 막의 두께를 폴리싱 전에 측정하여, 상기 측정된 두께와 상기 최상층막의 폴리싱율을 토대로, 상기 n번째 워크피스 또는 소정의 차기 n번째 워크피스의 제1폴리싱단계를 위한 처리시간을 설정하는 단계를 포함하여 이루어지는 것을 특징으로 하는 폴리싱방법.
  2. 제1항에 있어서,
    상기 소정의 n번째 워크피스는 폴리싱되지 않은 차기 워크피스인 것을 특징으로 하는 폴리싱방법.
  3. 제1항에 있어서,
    상기 n번째 워크피스의 제1폴리싱단계를 위한 처리시간은, 상기 최상층막의 두께가 상기 n번째 워크피스의 제2폴리싱단계의 개시 시에 소정의 두께가 되도록 설정되는 것을 특징으로 하는 폴리싱방법.
  4. 제1항에 있어서,
    상기 제1폴리싱단계는 폴리싱면을 구비한 폴리싱테이블과 상기 워크피스를 잡아 그것을 상기 폴리싱면에 대해 가압시키는 톱링을 서로에 대해 이동시켜 실시되며, 상기 최상층막으로부터 다음층의 막까지의 폴리싱 대상물의 변화는 상기 폴리싱테이블 또는 상기 톱링을 구동시키기 위한 구동부의 토크를 검출하여 검출되는 것을 특징으로 하는 폴리싱방법.
  5. 폴리싱장치에 있어서,
    워크피스의 최상층을 형성하는 막의 제1폴리싱단계 및 나머지 최상층막과 다음층의 막의 제2폴리싱단계를 실시하기 위한 폴리싱부;
    상기 워크피스의 최상부층의 막의 두께를 폴리싱 전에 측정하기 위한 측정부; 및
    상기 측정부에 의해 측정되는 폴리싱 전의 상기 최상부층의 막의 두께와 상기 제1 및 제2폴리싱단계에서 상기 최상층막을 폴리싱하는 데 걸리는 처리시간을 토대로 상기 제1 및 제2폴리싱단계에서 상기 최상층막의 폴리싱율을 결정하고, 상 기 최상층막의 폴리싱율과 n번째 워크피스의 최상층을 형성하는 막의 폴리싱 전 두께를 토대로 소정의 n번째 워크피스의 제1폴리싱단계를 위한 처리시간을 설정하기 위한 제어부를 포함하여 이루어지는 것을 특징으로 하는 폴리싱장치.
  6. 제5항에 있어서,
    상기 n번째 워크피스의 제1폴리싱단계를 위한 처리시간은, 상기 최상층막의 두께가 상기 n번째 워크피스의 제2폴리싱단계의 개시 시에 소정의 두께가 되도록 설정되는 것을 특징으로 하는 폴리싱장치.
  7. 제5항에 있어서,
    상기 폴리싱부는 폴리싱면을 구비한 폴리싱테이블과, 워크피스를 잡아 상기 워크피스를 상기 폴리싱면에 대해 가압시키는 톱링을 포함하고, 상기 최상층막으로부터 다음층의 막까지의 폴리싱 대상물의 변화는 상기 폴리싱테이블 또는 상기 톱링을 구동시키기 위한 구동부의 토크를 검출하여 검출되는 것을 특징으로 하는 폴리싱장치.
  8. 제5항에 있어서,
    상기 폴리싱부는, 상기 제1폴리싱단계를 실시하기 위한 제1폴리싱테이블 및 상기 제2폴리싱단계를 실시하기 위한 제2폴리싱테이블을 구비하는 것을 특징으로 하는 폴리싱장치.
  9. 제5항에 있어서,
    상기 폴리싱부는 상기 제1 및 제2폴리싱단계를 연속해서 실시하기 위한 폴리싱테이블을 구비하는 것을 특징으로 하는 폴리싱장치.
  10. 폴리싱될 복수의 막을 구비한 워크피스에 대해 복수의 폴리싱 단계를 실시하기 위한 폴리싱장치를 컴퓨터가 제어하기 위한 프로그램에 있어서,
    최상층막의 폴리싱 전 두께와 제1폴리싱단계 및 제2폴리싱단계에서 상기 최상층막을 폴리싱하는 데 걸리는 폴리싱시간을 토대로, 상기 제1폴리싱단계 및 제2폴리싱단계에서 워크피스의 최상층을 형성하는 막의 폴리싱율을 결정하는 단계; 및
    상기 폴리싱율과, 소정의 n번째 워크피스의 최상층을 형성하는 막의 폴리싱 전의 두께를 토대로, 상기 n번째 워크피스의 제1폴리싱단계를 위한 처리시간을 설정하는 단계의 작업들을 수행하는 것을 특징으로 하는 프로그램.
  11. 제10항에 있어서,
    상기 소정의 n번째 워크피스는 폴리싱되지 않은 차기 워크피스인 것을 특징으로 하는 프로그램.
  12. 제10항에 있어서,
    상기 n번째 워크피스의 제1폴리싱단계를 위한 처리시간은, 상기 최상층막의 두께가 상기 n번째 워크피스의 제2폴리싱단계의 개시 시에 소정의 두께가 되도록 설정되는 것을 특징으로 하는 프로그램.
KR1020070113371A 2006-11-08 2007-11-07 폴리싱방법, 폴리싱장치, 프로그램을 기록한 컴퓨터로 읽을 수 있는 기록 매체 및 기판을 폴리싱하기 위한 시스템 KR101011786B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2006-00302773 2006-11-08
JP2006302773 2006-11-08

Publications (2)

Publication Number Publication Date
KR20080042017A true KR20080042017A (ko) 2008-05-14
KR101011786B1 KR101011786B1 (ko) 2011-02-07

Family

ID=39602287

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070113371A KR101011786B1 (ko) 2006-11-08 2007-11-07 폴리싱방법, 폴리싱장치, 프로그램을 기록한 컴퓨터로 읽을 수 있는 기록 매체 및 기판을 폴리싱하기 위한 시스템

Country Status (4)

Country Link
US (1) US7720562B2 (ko)
JP (1) JP2008141186A (ko)
KR (1) KR101011786B1 (ko)
TW (1) TWI446993B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022005045A1 (ko) * 2020-07-01 2022-01-06 주식회사 케이씨텍 기판 연마 시스템 및 기판 연마 방법

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5305729B2 (ja) * 2008-05-12 2013-10-02 株式会社荏原製作所 研磨方法及び研磨装置、並びに研磨装置制御用プログラム
US7960188B2 (en) * 2008-05-15 2011-06-14 Ebara Corporation Polishing method
CN102044468B (zh) * 2009-10-23 2014-02-05 无锡华润上华半导体有限公司 一种浅沟槽隔离结构表面的研磨方法
JP5511600B2 (ja) * 2010-09-09 2014-06-04 株式会社荏原製作所 研磨装置
JP6253089B2 (ja) * 2013-12-10 2017-12-27 株式会社ディスコ 研削装置
US9358663B2 (en) * 2014-04-16 2016-06-07 General Electric Company System and methods of removing a multi-layer coating from a substrate
CN111590433A (zh) * 2020-06-24 2020-08-28 四川纽赛特工业机器人制造有限公司 一种机器人打磨加工生产线

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3311864B2 (ja) * 1994-06-30 2002-08-05 株式会社東芝 半導体装置の製造方法
JP3076244B2 (ja) * 1996-06-04 2000-08-14 日本電気株式会社 多層配線の研磨方法
AU4673797A (en) * 1996-10-04 1998-04-24 Exclusive Design Company, Inc. A method and system for controlling chemical mechanical polishing thickness removal
JPH10202513A (ja) * 1997-01-22 1998-08-04 Ebara Corp ポリッシングの終点検知方法
US6113462A (en) * 1997-12-18 2000-09-05 Advanced Micro Devices, Inc. Feedback loop for selective conditioning of chemical mechanical polishing pad
JP3077656B2 (ja) * 1997-12-22 2000-08-14 日本電気株式会社 半導体製造装置のレシピ修正方法
TW415059B (en) * 1998-03-02 2000-12-11 Ind Tech Res Inst Defining method of dual damascene
JP2001015460A (ja) * 1999-06-30 2001-01-19 Toshiba Corp 半導体装置の製造方法
JP2001023940A (ja) * 1999-07-09 2001-01-26 Seimi Chem Co Ltd 半導体集積回路の平坦化方法及びそのための化学的機械研磨スラリ
JP4554011B2 (ja) * 1999-08-10 2010-09-29 ルネサスエレクトロニクス株式会社 半導体集積回路装置の製造方法
JP3987305B2 (ja) * 2000-07-05 2007-10-10 株式会社荏原製作所 基板研磨方法及び基板研磨装置
KR100366630B1 (ko) 2000-09-20 2003-01-09 삼성전자 주식회사 샘플 스킵 방식의 알고리즘을 이용한 웨이퍼의 연마 시간제어 방법 및 이를 이용한 웨이퍼의 연마 방법
TW541425B (en) * 2000-10-20 2003-07-11 Ebara Corp Frequency measuring device, polishing device using the same and eddy current sensor
TW508286B (en) * 2001-07-27 2002-11-01 Winbond Electronics Corp Auxiliary polishing device
JP4573479B2 (ja) * 2001-09-04 2010-11-04 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US6914000B2 (en) * 2001-09-04 2005-07-05 Matsushita Electric Industrial Co., Ltd. Polishing method, polishing system and process-managing system
JP4108392B2 (ja) * 2002-07-12 2008-06-25 株式会社ルネサステクノロジ 複数品種の半導体ウェハの研磨方法および研磨システム
KR100471184B1 (ko) 2002-12-06 2005-03-10 삼성전자주식회사 다층 막질의 화학 기계적 연마 공정에서 각 막질의 연마시간을 제어하기 위한 시스템 및 그 방법
TWI223346B (en) * 2003-05-26 2004-11-01 Applied Materials Inc Method for chemical mechanical polishing
JP2005252036A (ja) * 2004-03-04 2005-09-15 Renesas Technology Corp 化学的機械的研磨方法、化学的機械的研磨システム、及び半導体装置の製造方法
JP2006186131A (ja) * 2004-12-28 2006-07-13 Renesas Technology Corp 化学的機械的研磨方法
TW200536662A (en) * 2004-03-04 2005-11-16 Trecenti Technologies Inc Method and system of chemicalmechanical polishing and manufacturing method of semiconductor device
US7004814B2 (en) * 2004-03-19 2006-02-28 Taiwan Semiconductor Manufacturing Co., Ltd. CMP process control method
JP4641395B2 (ja) * 2004-08-17 2011-03-02 Ｏｋｉセミコンダクタ株式会社 半導体装置の研削方法、及び研削装置
JP2006286766A (ja) * 2005-03-31 2006-10-19 Nec Electronics Corp 化学的機械的研磨方法及び化学的機械的研磨システム
JP4808453B2 (ja) 2005-08-26 2011-11-02 株式会社荏原製作所 研磨方法及び研磨装置
KR20070113634A (ko) * 2006-05-25 2007-11-29 삼성전자주식회사 화학적 기계적 연마 장치의 연마 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022005045A1 (ko) * 2020-07-01 2022-01-06 주식회사 케이씨텍 기판 연마 시스템 및 기판 연마 방법

Also Published As

Publication number Publication date
TWI446993B (zh) 2014-08-01
TW200833466A (en) 2008-08-16
US7720562B2 (en) 2010-05-18
JP2008141186A (ja) 2008-06-19
KR101011786B1 (ko) 2011-02-07
US20080254714A1 (en) 2008-10-16

Similar Documents

Publication Publication Date Title
JP4808453B2 (ja) 研磨方法及び研磨装置
KR101011786B1 (ko) 폴리싱방법, 폴리싱장치, 프로그램을 기록한 컴퓨터로 읽을 수 있는 기록 매체 및 기판을 폴리싱하기 위한 시스템
US6869337B2 (en) System and method for polishing and planarizing semiconductor wafers using reduced surface area polishing pads and variable partial pad-wafer overlapping techniques
JP4757580B2 (ja) 研磨方法及び研磨装置、並びに研磨装置制御用プログラム
US7400934B2 (en) Methods and apparatus for polishing control
US6340326B1 (en) System and method for controlled polishing and planarization of semiconductor wafers
US20030153246A1 (en) In-situ endpoint detect for non-transparent polishing member
JP2001129754A (ja) パッドプロファイルを測定する方法および装置、ならびにパッドコンディショニングプロセスの閉ループ制御
JP5050024B2 (ja) 基板研磨装置および基板研磨方法
EP1472047A1 (en) Advanced chemical mechanical polishing system with smart endpoint detection
WO1998012739A1 (fr) Polissoir pour plaquette a semi-conducteurs
JP2022545263A (ja) 化学機械研磨補正ツール
JP5517741B2 (ja) 基板搬送方法
US20020185224A1 (en) Chemical mechanical polishing system and method for planarizing substrates in fabricating semiconductor devices

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140107

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150105

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160104

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180103

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190103

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20200103

Year of fee payment: 10