KR20080041013A - 초박형 표면실장 ｌｅｄ 패키지 및 그 제조방법 - Google Patents

초박형 표면실장 ｌｅｄ 패키지 및 그 제조방법 Download PDF

Info

Publication number
KR20080041013A
KR20080041013A KR1020060109074A KR20060109074A KR20080041013A KR 20080041013 A KR20080041013 A KR 20080041013A KR 1020060109074 A KR1020060109074 A KR 1020060109074A KR 20060109074 A KR20060109074 A KR 20060109074A KR 20080041013 A KR20080041013 A KR 20080041013A
Authority
KR
South Korea
Prior art keywords
layer
plating layer
cavity
insulating layer
lower metal
Prior art date
Application number
KR1020060109074A
Other languages
English (en)
Other versions
KR100852100B1 (ko
Inventor
유순재
김돈수
이정현
Original Assignee
주식회사 이츠웰
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 이츠웰 filed Critical 주식회사 이츠웰
Priority to KR1020060109074A priority Critical patent/KR100852100B1/ko
Publication of KR20080041013A publication Critical patent/KR20080041013A/ko
Application granted granted Critical
Publication of KR100852100B1 publication Critical patent/KR100852100B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched

Landscapes

  • Led Device Packages (AREA)

Abstract

초박형 표면실장 LED 패키지를 제공한다.
본 발명은, 적어도 하나의 절연층과, 그 상,하부면에 패턴인쇄되는 상,하부 금속층을 구비하는 인쇄회로기판 ;상기 절연층의 일부 영역을 식각하여 상기 하부 금속층을 외부노출시키도록 형성되는 캐비티의 내부면에 구비되는 도금층 ; 상기 캐비티에 탑재되어 외부전원과 전기적으로 연결되도록 와이어본딩되는 발광칩; 상기 발광칩을 감싸도록 상기 인쇄회기판상에 성형되는 몰드부;를 포함한다.
본 발명에 의하면, 박형화를 도모하여 완제품을 보다 슬림화하고, 광효율을 향상시킬 수 있으며, 방열효율을 증대시키고 사용수명을 연장하며, 몰드부의 박리를 방지하여 제품불량을 줄일 수 있다.
표면실장, 엘이디, 패키지, 기판, 도금층, 금속층, 발광칩, 몰드

Description

초박형 표면실장 ＬＥＤ 패키지 및 그 제조방법{Very Thin Type Surface Mounted Device LED Pakage and Fabrication Method thereof}
도 1은 종래 표면실장 LED 패키지를 도시한 평면도와 단면도이다.
도 2는 종래 표면실장 LED 패키지의 다른 형태를 도시한 평면도와 단면도이다
도 3는 본 발명에 따른 초박형 표면실장 LED 패키지를 도시한 것으로서,
a)는 평면도이고,
b)는 종단면도이다.
도 4(a)(b)(c)는 본 발명에 따른 초박형 표면실장 LED 패키지의 제조공정을 도시한 흐름도이다.
도 5는 본 발명에 따른 초박형 표면실장 LED 패키지가 인쇄회로기판에 복수개 적용되는 경우를 도시한 것으로서,
(a)는 발광칩 탑재전 상태를 도시한 평면도이고,
(c)의 발광칩 탑재후 몰드부가 성형된 상태를 도시한 평면도이다.
도 6(a)(b)(c)(d)는 본 발명에 따른 초박형 표면실장 LED 패키지의 제조방법에 채용되는 인쇄회로기판의 제조공정을 도시한 흐름도이다.
도 7(a)(b)(c)는 본 발명에 따른 초박형 표면실장 LED 패키지의 제조방법에 채용되는 인쇄회로기판의 다른 제조공정을 도시한 흐름도이다.
도 8(a)(b)(c)(d)는 본 발명에 따른 초박형 표면실장 LED 패키지에 채용되는 인쇄회로기판의 또다른 제조공정을 도시한 흐름도이다.
* 도면의 주요부분에 대한 부호의 설명 *
110 : 인쇄회로기판 111 : 절연층
112 : 상부 금속층 113 : 하부금속층
120 : 도금층 121 : 제1도금층
122 : 제2 도금층 130 : 발광칩
135 : 금속 와이어 140 : 몰드부
C : 캐비티 T : 두께
본 발명은 초박형 표면실장이 가능한 발광 다이오드 패키지에 관한 것으로, 보다 상세히는 소형 전자기기에 응용될 수 있으며 특히 슬림형의 이동통신단말기, PDA, LCD 모니터 등의 백라이트로 사용될 수 있는 초박형 표면실장 LED 패키지 및 그 제조방법에 관한 것이다.
최근 발광다이오드(Light Emitting Diode; 이하 LED이라함.)는 여러 응용제품에 다양하게 사용되고 있는 발광소자이며, 그 응용분야 또한 지속적으로 증가하 고 있는 추세이다.
현재 발광다이오드의 가장 큰 시장은 이동통신단말기 시장이며, 최근 이동통신단말기가 슬림화되면서 키패드(Keypad)에 사용되고 있는 소형 LED의 박형화를 요구하고 있다.
일반적으로 LED를 이용한 패키지의 두께는 0.35~0.4mm 이며 최근에 0.25mm 두께의 초박형 발광다이오드가 출시되었다. 각종 통신기술 및 시스템의 발달에 따라 다양한 종류의 통신관련 반도체 집적회로인 RFIC, System In Package(SIP), System On Chip(SOC)등과 같은 반도체 집적회로 제품들이 상품화되고 있다.
종래의 소형 표면실장형 LED(10)는 도 1에 도시한 바와 같이, 절연층(11)의 상,하부면에 구리소재로 이루어진 금속판(12)을 갖추고, 상기 금속판(12)의 양면을 도전성 금속으로 도금한 도금층(13)을 형성함으로서, 0.13~0.17mm의 두께(T1)를 갖는 아주 얇은 인쇄회로기판(14)을 사용하였다.
상기 인쇄회로기판(14)의 상부면에는 금속와이어(16)를 매개로 하여 발광칩(16)을 상기 도금층(13)에 와이어본딩하여 탑재하고, 상기 인쇄회로기판(14)의 상부면에는 탑재된 발광칩(15)및 금속와이어(15)를 외부환경으로부터 보호하도록 수지물로 성형을 하여 몰드부(17)를 형성함으로서 LED 패키지(10)를 완성하였다.
이러한 LED 패키지(10)에 채용되는 발광칩(15)의 두께는 보통 0.08~0.1mm 로 형성되며, 상기 몰드부(17)는 와이어 본딩되는 금속와이어(16)의 높이를 감안하여 0.12~0.15mm의 두께(T2)로 하여 최종적으로 제조되는 LED패키지(10)의 두께(T)는 0.35~0.4mm가 되었다. 즉, 종래의 기술에 있어서 0.35mm 두께가 거의 한계였다.
한편, 다른 형태의 LED 패키지(20)는 구리소재로 이루어진 리드 프레임(21)을 사용하는것으로,이는 구리판형태의 리드프레임(21)을 일부 식각하여 상부로 개방된 캐비티(cavity)를 형성하고, 그 내부에 발광칩(25)을 금속와이어(26)를 매개로 하여 탑재하고, 주위에 하프에칭(22)과 관통홀(23)을 이용함으로서 몰드부(27)의 성형시 박리문제를 해결하려고 하였다.
도 2에서 미설명부호 29는 리드프레임(25)을 음극리드와 양극리드로 분할하기 위한 풀에칭영역이다.
그러나, 이러한 종래의 LED 패키지(20)는 발광칩(25)과 몰드부(27)를 포함하는 전체두께(T)가 0.25mm로 초박형의 패키지 제작이 가능하지만, 동판인 리드프레임을 하프에칭하고, 관통홀을 형성하는 등의 추가공정비용이 발생하고, 에폭시와 같은 성형재료와 구리와의 계면 접착력이 좋지 않기 때문에 성형 후 박리발생이 일어나기 쉽고, 이로 인하에 패키지의 제품의 불량을 초래하고, 제품의 신뢰성을 저하시키는 요인으로 작용하였다.
따라서, 본 발명은 상기와 같은 종래의 문제점을 해소하기 위한 것으로써, 그 목적은 박형화를 도모하여 완제품을 보다 슬림화하고, 광효율을 향상시킬 수 있으며, 방열효율을 증대시키고 사용수명을 연장하며, 몰드부의 박리를 방지하여 제품불량을 줄일 수 있는 초박형 표면실장 LED 패키지 및 그 제조방법을 제공하고자 한다.
상기와 같은 목적을 달성하기 위하여, 본 발명은, 적어도 하나의 절연층과, 그 상,하부면에 패턴인쇄되는 상,하부 금속층을 구비하는 인쇄회로기판 ;상기 절연층의 일부 영역을 식각하여 상기 하부 금속층을 외부노출시키도록 형성되는 캐비티의 내부면에 구비되는 도금층 ; 상기 캐비티에 탑재되어 외부전원과 전기적으로 연결되도록 와이어본딩되는 발광칩; 상기 발광칩을 감싸도록 상기 인쇄회기판상에 성형되는 몰드부;를 포함하는 초박형 표면실장 LED 패키지를 제공한다.
바람직하게, 상기 도금층은 상기 상부 금속층과 상기 하부 금속층 및 상기 절연층의 가장자리에 도금되는 제1도금층과, 상기 캐비티의 내부면과 이에 인접하는 상부금속층에 도금되는 제2도금층으로 구비된다.
더욱 바람직하게 상기 절연층의 가장자리에 도금되는 제1도금층은 상기 상,하부 도금층사이를 전기적으로 연결하도록 구비된다.
더욱 바람직하게, 상기 캐비티에 도금되는 제2도금층은 상기 상,하부금속층사이를 전기적으로 연결하도록 구비된다.
더욱 바람직하게, 상기 제2도금층은 상기 발광칩에서 발광된 빛을 반사시킬 수 있도록 광반사율을 갖는 금속소재로 이루어진다.
더욱 바람직하게, 상기 제1,2도금층은 단일 금속 또는 다층 금속으로 이루어진다.
더욱 바람직하게는, 상기 제1 도금층 및 제2 도금층은 상기 인쇄회로기판 상 부면 상에서 서로 분리되어 있으며, 제1 도금층 및 제2 도금층 사이로 상기 인쇄회로기판의 절연층의 상부면이 노출되어 상기 몰드부와 접촉하도록 하여 박리현상을 억제하도록 한다.
바람직하게, 상기 몰드부는 투명한 수지재로 이루어진다.
더욱 바람직하게, 상기 몰드부에는 형광체 또는 확산제중 어느 하나를 추가 포함한다.
또한, 본 발명은
적어도 하나의 절연층의 상,하부면에 구비되는 상,하부 금속층중 상기 하부금속층을 외부노출시키도록 상기 절연층의 일부 영역이 제거된 캐비티를 적어도 하나 구비하는 회로기판을 제공하는 단계 ; 상기 캐비티의 내부면에 도금된 도금층에 발광칩을 탑재하여 와이어 본딩하는 단계 및, 상기 인쇄회로기판의 상부면에 수지물을 성형하여 발광칩의 상부면에 몰드부를 형성하는 단계 ; 를 포함하는 초박형 표면실장 LED 패키지 제조방법을 제공한다.
바람직하게, 상기 인쇄회로기판은 적어도 하나의 절연층의 상,하부면에 상,하부 금속층을 구비하는 단계; 상기 상,하부금속층을 패턴닝하는 단계; 상기 절연층의 일부영역을 제거하여 상기 하부 금속층을 외부노출시키는 캐비티를 형성하는 단계 및, 상기 상부 금속층과 상기 하부 금속층 및 상기 절연층의 가장자리에 도금되는 제1도금층과, 상기 캐비티의 내부면과 이에 인접하는 상부금속층에 도금되는 제2도금층을 동시에 형성하는 단계로 제조된다.
바람직하게, 상기 인쇄회로기판은 적어도 하나의 절연층의 상,하부면에 상, 하부 금속층을 구비하는 단계; 상기 상,하부금속층을 패턴닝하는 단계;
상기 절연층의 일부영역을 제거하여 상기 하부 금속층을 외부노출시키는 캐비티를 형성하는 단계 ; 상기 상부 금속층과 상기 하부 금속층 및 상기 절연층의 가장자리에 도금되는 제1도금층을 형성하는 단계 및, 상기 캐비티의 내부면과 이에 인접하는 상부금속층에 도금되는 제2도금층을 형성하는 단계로 제조된다.
바람직하게, 상기 인쇄회로기판은 적어도 하나의 절연층의 상,하부면에 상,하부 금속층을 구비하는 단계; 상기 상,하부 금속층을 패턴닝하는 단계; 상기 상부 금속층과 상기 하부 금속층 및 상기 절연층의 가장자리에 도금되는 제1도금층을 형성하는 단계; 상기 절연층의 일부 영역을 제거하여 상기 하부 금속층을 외부노출시키는 캐비티를 형성하는 단계 및, 상기 캐비티의 내부면과 이에 인접하는 상부 금속층에 도금되는 제2도금층을 형성하는 단계로 제조된다.
더욱 바람직하게, 상기 절연층의 가장자리에 도금되는 제1도금층은 상기 상,하부 금속층사이를 전기적으로 연결하도록 형성된다.
더욱 바람직하게, 상기 캐비티에 구비되는 제2도금층은 상기 상,하부 금속층사이를 전기적으로 연결하도록 형성된다.
더욱 바람직하게, 상기 제1,2도금층은 단일 금속 또는 다층 금속으로 형성된다.
더욱 바람직하게, 상기 제2도금층은 상기 발광칩에서 발광된 빛을 반사시키는 광반사율을 갖는 금속소재로 이루어진다.
더욱 바람직하게는, 상기 제1 도금층 및 제2 도금층은 상기 인쇄회로기판 상 부면 상에서 서로 분리되어 있으며, 제1 도금층 및 제2 도금층 사이로 상기 인쇄회로기판의 절연층의 상부면이 노출되어 상기 몰드부와 접촉하도록 하여 박리현상을 억제하도록 한다.
바람직하게, 상기 캐비티는 상기 절연층의 상부로부터 하부로 조사되는 레이저에 의해서 제거된다.
바람직하게, 상기 몰드부는 투명한 수지재로 이루어진다.
더욱 바람직하게, 상기 몰드부에는 형광체 또는 확산제중 어느 하나를 추가 포함한다.
바람직하게, 상기 인쇄회로기판에 복수개 구비되는 캐비티마다 탑재되는 발광칩과 인접하는 다른 발광칩사이의 절단영역을 다이싱하여 분리하는 단계를 추가 포함한다.
이하, 본 발명에 대하여 첨부된 도면에 따라 보다 상세히 설명한다.
도 3은 본 발명에 따른 초박형 표면실장 LED 패키지를 도시한 것으로서, a)는 평면도이고, b)는 종단면도로서, 본 발명의 LED 패키지(100)는 도시한 바와 같이, 인쇄회로기판(110), 도금층(120), 발광칩(130) 및 몰드부(140)를 포함하여 구성된다.
상기 인쇄회로기판(110)은 미도시된 메인기판의 상부면에 전기적으로 탑재되는 기판부재이며, 이는 적어도 하나의 절연층(111)과, 그 상,하부면에 각각 사전에 설정된 패턴설계에 따라 패턴인쇄되는 상,하부 금속층(112))(113)으로 구비된다.
상기 절연층(111)은 BT 레진을 소재로 하여 0.06mm 의 두께를 갖는 절연구조물로 구비되며, 상기 상,하부 금속층(112)(113)은 구리를 소재로 하여 상기 절연층(111)의 상,하부면에 압착되어 0.015~0.030mm 의 두께를 갖는 도전층으로 구비된다.
상기 도금층(120)은 상기 인쇄회로기판(110)을 구성하는 절연층(110)의 일부 영역을 상부로부터 하부로 식각함으로서 상기 하부 금속층(113)을 외부노출시키도록 형성되는 캐비티(C)의 내부면에 구비된다.
이러한 도금층(120)은 제1도금층(121)과 제2도금층(122)으로 구분되는바, 상기 제1도금층(121)은 상기 절연층(111)의 상부면 외측 영역에 패턴인쇄되는 상부 금속층(112)과, 상기 절연층(111)의 하부면에 패턴인쇄되는 하부 금속층(113) 및 상기 절연층(111)의 외측가장자리에 도금되는 것이고, 상기 제2도금층(122)은 상기 캐비티(C)의 내부면과 이에 인접하는 상부 금속층(112)에 연속하여 도금되는 것이다.
여기서, 상기 절연층(111)의 가장자리에 도금되는 제1도금층(121)은 상기 상,하부도금층(112)(113)사이를 전기적으로 연결하도록 구비되어야 하며, 상기 캐비티(C)에 도금되는 제2도금층(121)은 상기 상,하부 금속층(112)(113)사이를 전기적으로 연결하도록 구비되어야 한다.
상기 제1,2도금층(121)(122)은 0.015 ~ 0.030mm의 두께를 갖도록 단일 금속 또는 다층의 금속으로 이루어지는 것이 바람직하다.
상기 캐비티(C)는 상부로 부터 하부로 갈수록 내경크기가 서서히 작아지는 단면상으로 구비되어 일정각도로 경사진 경사면을 갖도록 구비되는 것이 바람직하며, 상기 캐비티(C)에 도금되는 제2도금층(122)은 상기 발광칩(130)에서 발생되는 빛을 외부로 반사하는 반사효율을 높이고, 빛을 외부로 방사하는 지향각을 높여 광효율을 향상시킬 수 있도록 금 또는 은과 같이 광반사율이 높은 금속소재로 구비되는 것이 바람직하다.
상기 발광칩(130)은 상기 캐비티(C)에 탑재되어 외부전원과 전기적으로 연결되도록 와이어본딩되고, 0.07 ~ 0.10mm의 두께를 갖는 발광소자이다.
이러한 발광칩(130)은 상기 캐비티(C)의 내부면에 도금된 제2도금층(122)의 바닥면에 다이 어태칭되어 상기 제1도금층(121)과 금속와이어(135)를 매개로 와이어본딩된다.
여기서, 상기 발광칩(130)은 도 3에 도시한 바와 같이, 상기 제2도금층(122)과 다른 금속와이어(135)를 매개로 하여 상부면이 와이어본딩되거나, 상기 제2도금층(112)의 바닥면에 하부단이 전기적으로 접속되는 구조를 가질 수 있다.
그리고, 상기 제1도금층(121)은 미도시된 기판과의 접속시 음극과 양극으로 분리되는 양극리드와 음극리드를 각각 형성하도록 상기 절연층(111)에 의해서 분리되어야 한다.
상기 몰드부(140)는 상기 발광칩(130)을 외부환경으로부터 보호하도록 감싸는 보호기능과, 상기 발광칩(130)에서 발생되어 외부로 방사되는 빛의 방사각도를 조절하는 렌즈기능을 동시에 수행할 수 있도록 에폭시와 같은 투명한 수지재를 소재로 하여 상기 인쇄회기판(110)의 상부면에 0.1 ~ 0.15mm 두께(T2)를 갖도록 성형된다.
이러한 몰드부(140)는 상기 발광칩(130)에서 발생된 빛을 간섭없이 외부로 그대로 방사할 수 있도록 투명한 수지재로 이루어지는 것이 바람직하며, 상기 몰드부(140)에는 형광체 또는 확산제중 어느 하나를 추가 포함한다.
도 4(a)(b)(c)는 본 발명에 따른 초박형 표면실장 LED 패키지의 제조공정을 도시한 흐름도이다.
본 발명의 LED 패키지(100)는 도 4(a)에 도시한 바와 같이, 적어도 하나로 구비되는 절연층(111)과, 그 상,하부면에 각각 구비되는 상,하부 금속층(112)(113)을 구비하는 인쇄회로기판(110)을 제공한다.
상기 인쇄회로기판(110)에는 상기 하부 금속층(113)을 외부노출시키도록 상기 절연층(111)의 일부 영역이 제거된 캐비티(C)를 적어도 하나 구비한다.
그리고, 상기 캐비티(C)의 내부면에는 상,하부 금속층(112)(113)사이를 전기적으로 연결하는 도금층(122)을 형성하고, 이에 발광칩(130)을 다이 어태칭하여 탑재하고, 상기 발광칩(130)은 외부전원과 전기적으로 연결되도록 와이어 본딩한다
연속하여, 상기 발광칩(130)이 캐비티(C)에 탑재되어 와이어본딩되고, 0.130mm의 두께(T1)를 갖는 인쇄회로기판(110)의 상부면에는 에폭시와 같은 수지재를 소재로 하여 0.12mm의 두께(T1)를 갖는 몰드부(140)를 성형함으로서 0.250mm의 두께를 갖는 초박형 LED패키지(100)를 제조완성하게 되는 것이다.
또한, 도 5(a)(b)에 도시한 바와 같이, 상기 인쇄회로기판(110)에 캐비티(C)가 복수개 구비되어 복수개의 캐비티(C)마다 발광칩(130)가 탑재되는 경우, 상기 발광칩(130)과 인접하는 다른 발광칩(130)사이의 절단영역을 다이싱하여 분리함으로서 0.25mm의 두께를 갖는 LED패키지(100)를 대량으로 제조할 수 있는 것이다.
한편, 상기 캐비티(C)를 갖는 인쇄회로기판(110)은 다양한 방법으로 제공될 수 있는바, 도 6(a)(b)에 도시한 바와 같이, 적어도 하나의 절연층(111)의 상,하부면에 상,하부 금속층(112)(113)을 각각 구비하고, 상기 상,하부금속층(112)(113)을 사전에 설정된 패턴설계에 맞추어 패턴닝한다
이어서, 도 6(c)에 도시한 바와 같이, 상기 상부 금속층(112)의 패턴닝에 의해서 외부로 노출된 절연층(111)의 일부영역을 상기 절연층(111)의 상부로부터 하부로 조사되는 레이저를 이용하여 제거함으로서 상기 절연층(111)의 하부면에 구비된 하부 금속층(113)을 외부노출시키는 캐비티(C)를 형성한다.
그리고, 도 6(d)에 도시한 바와 같이, 상기 상부 금속층(112)과 상기 하부 금속층(113) 및 상기 절연층(111)의 가장자리에 도금되는 제1도금층(121)과, 상기 캐비티(C)의 내부면과 이에 인접하는 상부 금속층(112)에 도금되는 제2도금층(122)을 동시에 형성함으로서, 제1,2 도금층(121)(122)으로 이루어진 도금층(120) 및 캐비티(C)를 갖는 인쇄회로기판(110)을 제공하게 된다.
여기서, 상기 절연층(111)의 가장자리에 도금되는 제1도금층(121)은 상기 상,하부 금속층(112)(113)사이를 전기적으로 연결하도록 도금처리되어야 하며, 상기 캐비티(C)에 구비되는 제2도금층(122)은 상기 상,하부 금속층(112)(113)사이를 전기적으로 연결하도록 도금처리되어야 한다.
또한, 상기 제1,2도금층(121)(122)은 단일 금속 또는 다층 금속으로 이루어지는 것이 바람직하며, 상기 발광칩이 탑재되는 제2도금층(122)은 상기 제1금속층(121)과 절연층(111)을 매개로 하여 전기적으로 절연된다.
상기 캐비티(C)에 형성되는 제2도금층(122)은 상기 발광칩(130)에서 발광된 빛을 외부로 반사하는 반사효율을 높이고, 빛을 외부로 방사하는 지향각을 높여 광효율을 향상시킬 수 있도록 금 또는 은 과 같이 광반사율이 높은 금속소재로 구비된다.
또한, 캐비티(C)를 형성하기 위해서 레이저가 이용되는데 레이저의 파장 및 광량 그리고 광의 노출시간에 의해서 상기 절연층(111)이 제거되는 제거량을 조절된다.
상기 인쇄회로기판(110)을 제조하는 다른 방법은 도 7(a)에 도시한 바와 같이, 적어도 하나의 절연층(111)의 상,하부면에 상,하부 금속층(112)(113)을 각각 구비하고, 상기 상,하부금속층(112)(113)을 사전에 설정된 패턴설계에 맞추어 패턴닝한 다음, 상기 상부 금속층(112)의 패턴닝에 의해서 외부로 노출된 절연층(111)의 일부영역을 상기 절연층(111)의 상부로부터 하부로 조사되는 레이저를 이용하여 제거함으로서 상기 절연층(111)의 하부면에 구비된 하부 금속층(113)을 외부노출시키는 캐비티(C)를 형성한다.
이어서, 도 7(b)에 도시한 바와 같이, 상기 상부 금속층(112)과 상기 하부 금속층(113) 및 상기 절연층(111)의 가장자리에 도금되는 제1도금층(121)을 형성한다
그리고, 도 7(c)에 도시한 바와 같이, 상기 캐비티(C)의 내부면과 이에 인접하는 상부 금속층(112)에 연속하여 도금되는 제2도금층(122)을 형성한다.
여기서, 제1,2도금층(121)은 상기와 마찬가지로 상,하부 금속층(112)(113)사이를 연결하고, 단일 금속 또는 다층 금속으로 이루어지며, 상기 캐비티(C)에 형성되는 제2도금층(122)은 금 또는 은과 같이 광반사율이 높은 금속소재로 구비되고, 상기 제2도금층(122)은 상기 제1도금층(121)과 절연층(111)을 매개로 절연된다.
상기 인쇄회로기판(110)을 제조하는 또다른 방법은 도 8(a)에 도시한 바와 같이, 적어도 하나의 절연층(111)의 상,하부면에 상,하부 금속층(112)(113)을 각각 구비하고, 상기 상,하부금속층(112)(113)을 사전에 설정된 패턴설계에 맞추어 패턴닝한다.
이어서, 도 8(b)에 도시한 바와 같이, 상기 상부 금속층(112)과 상기 하부 금속층(113) 및 상기 절연층(111)의 가장자리에 도금되는 제1도금층(121)을 형성한다
그리고, 도 8(c)에 도시한 바와 같이, 상기 상부 금속층(112)의 패턴닝에 의해서 외부로 노출된 절연층(111)의 일부영역을 상기 절연층(111)의 상부로부터 하부로 조사되는 레이저를 이용하여 제거함으로서 상기 절연층(111)의 하부면에 구비된 하부 금속층(113)을 외부 노출시키는 캐비티(C)를 형성한 다음, 도 8(d)에 도시 한 바와 같이, 상기 캐비티(C)의 내부면과 이에 인접하는 상부 금속층(112)에 연속하여 도금되는 제2도금층(122)을 형성한다.
여기서, 제1,2도금층(121)은 상기와 마찬가지로 상,하부 금속층(112)(113)사이를 연결하고, 단일 금속 또는 다층 금속으로 이루어지며, 상기 캐비티(C)에 형성되는 제2도금층(122)은 금 또는 은과 같이 광반사율이 높은 금속소재로 구비되고, 상기 제2도금층(122)은 상기 제1도금층(121)과 절연층(111)을 매개로 절연된다.
위의 모든 예의 제조과정 중에서 상부 금속층(112)을 패터닝 할 때에 양쪽 가장자리 패턴과 중앙부(칩 실장 주변)의 패턴이 독립적으로 형성된다. 따라서 상기 절연층(111)을 상부로 최대한 노출시켜 몰드재와의 접촉면적을 증가시켜 박리 현상을 최대한 억제 시킨다.
본 발명은 특정한 실시 예와 관련하여 도시되고 설명되었지만, 이하의 특허청구 범위에 의해 마련되는 본 발명의 정신이나 분야를 벗어나지 않는 한도 내에서 본 발명이 다양하게 개조 및 변화될 수 있다는 것을 당 업계에서 통상의 지식을 가진 자는 용이하게 알 수 있음을 밝혀두고자 한다.
상술한 바와 같은 본 발명에 따르면, 절연층의 상,하부면에 상,하부 금속층을 형성하는 인쇄회로기판에 하부 금속층을 외부노출시키는 캐비티를 구비하고, 이에 도금되는 도금층에 발광칩을 탑재하여 와이어 본딩하고, 인쇄회로기판의 상부면에 발광칩을 감싸는 몰드부를 형성함으로서, 캐비티를 형성하는 만큼 두께를 줄여 두께가 매우 얇은 초박형 표면실장 LED 패키지를 제조할 수 있기 때문에 완제품의 슬림화 설계를 가능하는 것이다.
또한, 발광칩이 탑재되는 캐비티에 경사진 경사면을 구비하고, 경사면에 광반사율이 높은 금속소재를 도금하여 구비함으로서 발광칩에서 발생된 빛을 외부로 반사하는 광반사율과 지향성을 향상시킬 수 있기 때문에, 광효율을 종래에 비하여 현저히 향상시킬 수 있다.
그리고, 발광칩이 실장되는 탑재영역은 모두 다층의 금속으로 구성됨으로서 상부로부터 하부로, 제2도금층, 하부금속층 및 제1도금층으로 구성되기 때문에,발광칩에서 발생하는 열이 방출되는 통로를 형성하여 패키지의 방렬효율을 증대시키고, 사용수명을 연장할 수 있다.
또한, 인쇄회로기판의 상부 표면에서 금속층의 면적을 줄이고 절연층의 노출면적을 늘림으로써, 몰드부의 수지재와 절연층간의 접착력을 증가시킬 수 있기 때문에 몰드부가 박리되는 발생을 억제하여 제품불량을 방지하고, 신뢰성을 보다 향상시킬 수 있는 효과가 얻어진다.

Claims (20)

  1. 적어도 하나의 절연층과, 그 상,하부면에 패턴인쇄되는 상,하부 금속층을 구비하는 인쇄회로기판 ;
    상기 절연층의 일부 영역을 식각하여 상기 하부 금속층을 외부노출시키도록 형성되는 캐비티의 내부면에 구비되는 도금층 ;
    상기 캐비티에 탑재되어 외부전원과 전기적으로 연결되도록 와이어본딩되는 발광칩; 및
    상기 발광칩을 감싸도록 상기 인쇄회기판상에 성형되는 몰드부; 를 포함하는 초박형 표면실장 LED 패키지.
  2. 제1항에 있어서,
    상기 도금층은 상기 상부 금속층과 상기 하부 금속층 및 상기 절연층의 가장자리에 도금되는 제1도금층과, 상기 캐비티의 내부면과 이에 인접하는 상부금속층에 도금되는 제2도금층으로 구비됨을 특징으로 하는 초박형 표면실장 LED 패키지.
  3. 제2항에 있어서,
    상기 절연층의 가장자리에 도금되는 제1도금층은 상기 상,하부 도금층사이를 전기적으로 연결하도록 구비됨을 특징으로 하는 초박형 표면실장 LED 패키지.
  4. 제2항에 있어서,
    상기 캐비티에 도금되는 제2도금층은 상기 상,하부금속층사이를 전기적으로 연결하도록 구비됨을 특징으로 하는 초박형 표면실장 LED 패키지.
  5. 제2항에 있어서,
    상기 제2도금층은 상기 발광칩에서 발광된 빛을 반사시킬 수 있도록 높은 광반사율을 갖는 금속소재로 이루어짐을 특징으로 하는 초박형 표면실장 LED 패키지.
  6. 제1항에 있어서,
    상기 제1,2도금층은 단일 금속 또는 다층 금속으로 이루어짐을 특징으로 하는 초박형 표면실장 LED 패키지.
  7. 제2항에 있어서,
    상기 제1 도금층 및 제2 도금층은 상기 인쇄회로기판 상부면 상에서 서로 분리되어 있으며, 제1 도금층 및 제2 도금층 사이로 상기 인쇄회로기판의 절연층의 상부면이 노출되어 상기 몰드부와 접촉하도록 하여 박리현상을 억제하도록 하는 것을 특징으로 하는 초박형 표면실장 LED 패키지.
  8. 제1항에 있어서,
    상기 몰드부는 투명한 에폭시 수지로 이루어지고 형광체 또는 확산제중 어느 하나를 추가로 포함함을 특징으로 하는 초박형 표면실장 LED 패키지.
  9. 적어도 하나의 절연층의 상,하부면에 구비되는 상,하부 금속층중 상기 하부금속층을 외부노출시키도록 상기 절연층의 일부 영역이 제거된 캐비티를 적어도 하나 구비하는 인쇄회로기판을 제공하는 단계 ;
    상기 캐비티의 내부면에 도금된 도금층에 발광칩을 탑재하여 와이어 본딩하는 단계; 및
    상기 인쇄회로기판의 상부면에 수지물을 성형하여 발광칩의 상부면에 몰드부를 형성하는 단계 ; 를 포함하는 초박형 표면실장 LED 패키지 제조방법.
  10. 제9항에 있어서,
    상기 인쇄회로기판은
    적어도 하나의 절연층의 상,하부면에 상,하부 금속층을 구비하는 단계;
    상기 상,하부금속층을 패턴닝하는 단계;
    상기 절연층의 일부영역을 제거하여 상기 하부 금속층을 외부노출시키는 캐비티를 형성하는 단계 및
    상기 상부 금속층과 상기 하부 금속층 및 상기 절연층의 가장자리에 도금되는 제1도금층과, 상기 캐비티의 내부면과 이에 인접하는 상부금속층에 도금되는 제2도금층을 동시에 형성하는 단계로 제조됨을 특징으로 하는 초박형 표면실장 LED 패키지 제조방법.
  11. 제9항에 있어서,
    상기 인쇄회로기판은
    적어도 하나의 절연층의 상,하부면에 상,하부 금속층을 구비하는 단계;
    상기 상,하부금속층을 패턴닝하는 단계;
    상기 절연층의 일부영역을 제거하여 상기 하부 금속층을 외부노출시키는 캐비티를 형성하는 단계 ;
    상기 상부 금속층과 상기 하부 금속층 및 상기 절연층의 가장자리에 도금되는 제1도금층을 형성하는 단계 및
    상기 캐비티의 내부면과 이에 인접하는 상부금속층에 도금되는 제2도금층을 형성하는 단계로 제조됨을 특징으로 하는 초박형 표면실장 LED 패키지 제조방법.
  12. 제9항에 있어서,
    상기 인쇄회로기판은
    적어도 하나의 절연층의 상,하부면에 상,하부 금속층을 구비하는 단계;
    상기 상,하부 금속층을 패턴닝하는 단계;
    상기 상부 금속층과 상기 하부 금속층 및 상기 절연층의 가장자리에 도금되는 제1도금층을 형성하는 단계 ;
    상기 절연층의 일부 영역을 제거하여 상기 하부 금속층을 외부노출시키는 캐비티를 형성하는 단계 및
    상기 캐비티의 내부면과 이에 인접하는 상부 금속층에 도금되는 제2도금층을 형성하는 단계로 제조됨을 특징으로 하는 초박형 표면실장 LED 패키지 제조방법.
  13. 제10항 내지 제12항 중 어느 한 항에 있어서,
    상기 절연층의 가장자리에 도금되는 제1도금층은 상기 상,하부 금속층사이를 전기적으로 연결하도록 형성됨을 특징으로 하는 초박형 표면실장 LED 패키지 제조방법.
  14. 제10항 내지 제12항 중 어느 한 항에 있어서,
    상기 캐비티에 구비되는 제2도금층은 상기 상,하부 금속층사이를 전기적으로 연결하도록 형성됨을 특징으로 하는 초박형 표면실장 LED 패키지 제조방법.
  15. 제10항 내지 제12항 중 어느 한 항에 있어서,
    상기 제1,2도금층은 단일 금속 또는 다층 금속으로 형성됨을 특징으로 하는 초박형 표면실장 LED 패키지 제조방법.
  16. 제10항 내지 제12항 중 어느 한 항에 있어서,
    상기 제2도금층은 상기 발광칩에서 발광된 빛을 반사시키는 높은 광반사율을 갖는 금속소재로 이루어짐을 특징으로 하는 초박형 표면실장 LED 패키지 제조방법.
  17. 제10항 내지 제12항 중 어느 한 항에 있어서,
    상기 제1 도금층 및 제2 도금층은 상기 인쇄회로기판 상부면 상에서 서로 분리되어 있으며, 제1 도금층 및 제2 도금층 사이로 상기 인쇄회로기판의 절연층의 상부면이 노출되어 상기 몰드부와 접촉하도록 하여 박리현상을 억제하도록 하는 것을 특징으로 하는 초박형 표면실장 LED 패키지.
  18. 제9항에 있어서,
    상기 캐비티는 상기 절연층의 상부로부터 하부로 조사되는 레이저에 의해서 제거됨을 특징으로 하는 초박형 표면실장 LED 패키지 제조방법.
  19. 제9항에 있어서,
    상기 몰드부는 투명한 수지재로 이루어지고 형광체 또는 확산제중 어느 하나를 추가 포함함을 특징으로 하는 초박형 표면실장 LED 패키지 제조방법.
  20. 제9항에 있어서,
    상기 인쇄회로기판에 복수개 구비되는 캐비티마다 탑재되는 발광칩과 인접하는 다른 발광칩 사이의 절단영역을 다이싱하여 분리하는 단계를 추가 포함함을 특징으로 하는 초박형 표면실장 LED 패키지 제조방법.
KR1020060109074A 2006-11-06 2006-11-06 초박형 표면실장 ｌｅｄ 패키지 및 그 제조방법 KR100852100B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060109074A KR100852100B1 (ko) 2006-11-06 2006-11-06 초박형 표면실장 ｌｅｄ 패키지 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060109074A KR100852100B1 (ko) 2006-11-06 2006-11-06 초박형 표면실장 ｌｅｄ 패키지 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20080041013A true KR20080041013A (ko) 2008-05-09
KR100852100B1 KR100852100B1 (ko) 2008-08-13

Family

ID=39648415

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060109074A KR100852100B1 (ko) 2006-11-06 2006-11-06 초박형 표면실장 ｌｅｄ 패키지 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR100852100B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014081200A1 (ko) * 2012-11-20 2014-05-30 서울반도체 주식회사 측면발광 led 패키지, 이를 포함하는 조명 어레이 모듈, 및 이의 제조방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101045708B1 (ko) * 2009-03-13 2011-06-30 안복만 발광소자 패키지 제조방법 및 그에 따른 발광소자 패키지

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3535602B2 (ja) * 1995-03-23 2004-06-07 松下電器産業株式会社 面実装型ｌｅｄ
JP2002043632A (ja) 2000-07-21 2002-02-08 Citizen Electronics Co Ltd 発光ダイオード
KR100580765B1 (ko) * 2003-09-22 2006-05-15 엘지이노텍 주식회사 발광 다이오드 패키지 및 그 제조방법
KR100645657B1 (ko) * 2004-05-04 2006-11-14 삼성전기주식회사 플립칩 인쇄회로기판 및 플립칩 인쇄회로기판을 구비한백색 발광 다이오드 모듈

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014081200A1 (ko) * 2012-11-20 2014-05-30 서울반도체 주식회사 측면발광 led 패키지, 이를 포함하는 조명 어레이 모듈, 및 이의 제조방법

Also Published As

Publication number Publication date
KR100852100B1 (ko) 2008-08-13

Similar Documents

Publication Publication Date Title
US7264378B2 (en) Power surface mount light emitting die package
US7659551B2 (en) Power surface mount light emitting die package
US8188488B2 (en) Power surface mount light emitting die package
JP2018160677A (ja) 半導体発光装置
JP2012033855A (ja) Ｌｅｄモジュール、ｌｅｄパッケージ、並びに配線基板およびその製造方法
JP2011146524A (ja) リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法
US20120056223A1 (en) Led package structure and packaging method thereof
JP2012109521A (ja) Ｌｅｄモジュール装置及びその製造方法
KR100828174B1 (ko) 표면 실장형 발광 다이오드 램프 및 그 제조 방법
JP2012124248A (ja) Ｌｅｄチップ搭載用リードフレーム基板及びその製造方法並びにｌｅｄパッケージ
JP6167556B2 (ja) リードフレーム、樹脂付きリードフレーム、リードフレームの多面付け体、樹脂付きリードフレームの多面付け体、光半導体装置、光半導体装置の多面付け体
JP2007335734A (ja) 半導体装置
KR20050017979A (ko) 발광 다이오드 패키지 및 그 제조방법
KR100852100B1 (ko) 초박형 표면실장 ｌｅｄ 패키지 및 그 제조방법
JP2010225755A (ja) 半導体発光装置および半導体発光装置の製造方法
KR101208064B1 (ko) Ｌｅｄ패키지용 기판 및 ｌｅｄ패키지의 제조 방법과, 이에 의해 제조된 ｌｅｄ패키지용 기판 및 ｌｅｄ패키지
KR20130015482A (ko) 발광 다이오드 패키지 및 그의 제조 방법
KR101241447B1 (ko) 발광 다이오드 패키지 및 그의 제조 방법
JP2003060240A (ja) 発光ダイオード及びその製造方法
TWI542031B (zh) 光學封裝及其製造方法
KR20110122495A (ko) 광 패키지 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120905

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20130807

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140806

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20161005

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20180806

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20190724

Year of fee payment: 12