KR20080040472A - Plasma display apparatus - Google Patents

Plasma display apparatus Download PDF

Info

Publication number
KR20080040472A
KR20080040472A KR1020060108477A KR20060108477A KR20080040472A KR 20080040472 A KR20080040472 A KR 20080040472A KR 1020060108477 A KR1020060108477 A KR 1020060108477A KR 20060108477 A KR20060108477 A KR 20060108477A KR 20080040472 A KR20080040472 A KR 20080040472A
Authority
KR
South Korea
Prior art keywords
electrode
signal
voltage
plasma display
electrodes
Prior art date
Application number
KR1020060108477A
Other languages
Korean (ko)
Inventor
지성원
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020060108477A priority Critical patent/KR20080040472A/en
Publication of KR20080040472A publication Critical patent/KR20080040472A/en

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007Display of intermediate tones
    • G09G3/2018Display of intermediate tones by time modulation using two or more time intervals
    • G09G3/2022Display of intermediate tones by time modulation using two or more time intervals using sub-frames
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/292Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for reset discharge, priming discharge or erase discharge occurring in a phase other than addressing
    • G09G3/2927Details of initialising
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20Constructional details
    • H01J11/34Vessels, containers or parts thereof, e.g. substrates
    • H01J11/40Layers for protecting or enhancing the electron emission, e.g. MgO layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20Constructional details
    • H01J11/34Vessels, containers or parts thereof, e.g. substrates
    • H01J11/42Fluorescent layers
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/06Details of flat display driving waveforms
    • G09G2310/066Waveforms comprising a gently increasing or decreasing portion, e.g. ramp
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/02Improving the quality of display appearance
    • G09G2320/0228Increasing the driving margin in plasma displays

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

A plasma display apparatus is provided to enhance driving efficiency by supplying ramp-down and ramp-up signals to third electrodes during a reset period. A plasma display apparatus includes a plasma display panel(100) and a driver(110). The plasma display panel includes first and second electrodes which are formed in parallel with each other, and third electrodes across the first and second electrodes. The driver supplies a ramp-down signal whose voltage is gradually decreased, and a ramp-up signal whose voltage is gradually increased, to third electrodes during a reset period of image frames. The driver supplies the ramp-up signal after the supplement of the ramp-down signal to the third electrodes.

Description

플라즈마 디스플레이 장치{Plasma Display Apparatus}Plasma Display Apparatus {Plasma Display Apparatus}

도 1은 본 발명의 일실시예에 따른 플라즈마 디스플레이 장치의 구성의 일례를 설명하기 위한 도면.1 is a view for explaining an example of the configuration of a plasma display device according to an embodiment of the present invention.

도 2는 본 발명의 일실시예에 따른 플라즈마 디스플레이 장치에 포함될 수 있는 플라즈마 디스플레이 패널의 구조의 일례를 설명하기 위한 도면.2 is a view for explaining an example of the structure of a plasma display panel that can be included in the plasma display device according to an embodiment of the present invention.

도 3은 제 1 전극 또는 제 2 전극 중 적어도 하나가 복수의 층인 경우의 일례를 설명하기 위한 도면.3 is a view for explaining an example where at least one of the first electrode or the second electrode is a plurality of layers;

도 4는 제 1 전극 또는 제 2 전극 중 적어도 하나가 단일 층인 경우의 일례를 설명하기 위한 도면.4 is a view for explaining an example in the case where at least one of the first electrode or the second electrode is a single layer;

도 5는 본 발명의 일실시예에 따른 플라즈마 디스플레이 장치에서 영상의 계조를 구현하기 위한 영상 프레임(Frame)에 대해 설명하기 위한 도면.FIG. 5 is a diagram for describing an image frame for implementing gray levels of an image in a plasma display device according to an embodiment of the present invention. FIG.

도 6은 본 발명의 일실시예에 따른 플라즈마 디스플레이 장치의 동작의 일례를 설명하기 위한 도면.6 is a view for explaining an example of the operation of the plasma display device according to an embodiment of the present invention.

도 7a 내지 도 7b는 리셋 기간에서 제 3 전극에 하강 램프 신호와 상승 램프 신호를 공급하는 이유에 대해 설명하기 위한 도면.7A to 7B are views for explaining the reason why the falling ramp signal and the rising ramp signal are supplied to the third electrode in the reset period.

도 8은 제 2 신호 또는 제 3 신호의 또 다른 일례에 대해 설명하기 위한 도면.8 is a diagram for explaining another example of the second signal or the third signal.

<도면의 주요 부분에 대한 번호의 설명><Description of the numbers for the main parts of the drawings>

100 : 플라즈마 디스플레이 패널 110 : 구동부100: plasma display panel 110: driver

본 발명은 플라즈마 디스플레이 장치(Plasma Display Apparatus)에 관한 것이다.The present invention relates to a plasma display device (Plasma Display Apparatus).

플라즈마 디스플레이 장치는 전극이 형성된 플라즈마 디스플레이 패널과, 이러한 플라즈마 디스플레이 패널의 전극에 구동 신호를 공급하는 구동부를 포함할 수 있다.The plasma display apparatus may include a plasma display panel having electrodes formed thereon, and a driving unit supplying driving signals to the electrodes of the plasma display panel.

일반적으로 플라즈마 디스플레이 패널에는 격벽으로 구획된 방전 셀(Cell) 내에 형광체 층이 형성되고, 아울러 복수의 전극(Electrode)이 형성된다.In general, a phosphor layer is formed in a discharge cell (Cell) partitioned by a partition, and a plurality of electrodes are formed in the plasma display panel.

그리고 구동부는 전극을 통해 방전 셀로 구동 신호를 공급한다.The driver supplies a driving signal to the discharge cell through the electrode.

그러면, 방전 셀 내에서는 공급되는 구동 신호에 의해 방전이 발생한다. 여기서, 방전 셀 내에서 구동 신호에 의해 방전이 될 때, 방전 셀 내에 충진 되어 있는 방전 가스가 자외선(Ultraviolet rays) 등의 광을 발생하고, 이러한 자외선 등의 광이 방전 셀 내에 형성된 형광체를 발광시켜 가시 광을 발생시킨다. 이러한 가시 광에 의해 플라즈마 디스플레이 패널의 화면상에 영상이 표시된다.Then, the discharge is generated by the drive signal supplied in the discharge cell. Here, when discharged by a drive signal in the discharge cell, the discharge gas filled in the discharge cell generates light such as ultraviolet rays, and the light such as ultraviolet light emits phosphors formed in the discharge cell. Generates visible light The visible light displays an image on the screen of the plasma display panel.

본 발명의 일실시예는 리셋 기간에서 제 3 전극에 하강 램프(Ramp-Down) 신 호와 상승 램프(Ramp-Up) 신호를 공급함으로써 구동 효율이 향상된 플라즈마 디스플레이 장치를 제공하는데 그 목적이 있다.One embodiment of the present invention is to provide a plasma display device having improved driving efficiency by supplying a ramp-down signal and a ramp-up signal to a third electrode in a reset period.

상술한 목적을 이루기 위한 본 발명의 일실시예에 따른 플라즈마 디스플레이 장치는 서로 나란한 제 1 전극과 제 2 전극을 포함하고, 제 1 전극과 제 2 전극에 교차하는 제 3 전극을 포함하는 플라즈마 디스플레이 패널과, 영상 프레임(Image Frame)의 리셋 기간에서 전압이 점진적으로 하강하는 하강 램프(Ramp-Down) 신호와 전압이 점진적으로 상승하는 상승 램프(Ramp-Up) 신호를 제 3 전극에 공급하는 구동부를 포함한다.Plasma display device according to an embodiment of the present invention for achieving the above object includes a first electrode and a second electrode parallel to each other, and a plasma display panel including a third electrode crossing the first electrode and the second electrode And a driving unit supplying the third electrode with a ramp-down signal in which the voltage gradually falls in the reset period of the image frame and a ramp-up signal in which the voltage gradually rises. Include.

또한, 구동부는 리셋 기간에서 제 3 전극에 하강 램프 신호를 공급한 이후에 상승 램프 신호를 공급한다.In addition, the driver supplies the rising ramp signal after the falling ramp signal is supplied to the third electrode in the reset period.

또한, 구동부는 리셋 기간 이후의 어드레스 기간에서 제 3 전극으로 데이터 신호를 공급하고, 상승 램프 신호의 전압의 크기는 데이터 신호의 전압의 크기보다 작거나 같다.In addition, the driver supplies the data signal to the third electrode in the address period after the reset period, and the magnitude of the voltage of the rising ramp signal is less than or equal to the magnitude of the voltage of the data signal.

또한, 구동부는 리셋 기간에서 제 1 전극으로 제 1 신호를 공급하고, 리셋 기간 이후의 어드레스 기간에서는 제 1 전극으로 스캔 신호를 공급한다.The driver supplies the first signal to the first electrode in the reset period, and the scan signal to the first electrode in the address period after the reset period.

또한, 제 1 신호는 제 1 전압을 실질적으로 유지하는 신호이고, 제 1 전압의 크기는 어드레스 기간 이후의 서스테인 기간에서 공급되는 서스테인 신호의 전압의 크기와 실질적으로 동일하다.Further, the first signal is a signal that substantially maintains the first voltage, and the magnitude of the first voltage is substantially equal to the magnitude of the voltage of the sustain signal supplied in the sustain period after the address period.

또한, 구동부는 리셋 기간에서 제 2 전극으로 제 2 신호를 공급하고, 리셋 기간 이후의 어드레스 기간에서는 제 2 전극으로 제 3 신호를 공급한다.The driving unit supplies a second signal to the second electrode in the reset period, and supplies a third signal to the second electrode in the address period after the reset period.

또한, 제 2 신호는 제 2 전압을 실질적으로 유지하는 신호이고, 제 3 신호는 제 3 전압을 실질적으로 유지하는 신호이고, 제 2 전압의 크기는 제 3 전압의 크기보다 크거나 같다.Further, the second signal is a signal that substantially holds the second voltage, the third signal is a signal that substantially holds the third voltage, and the magnitude of the second voltage is greater than or equal to the magnitude of the third voltage.

또한, 제 2 전압의 크기는 어드레스 기간 이후의 서스테인 기간에서 공급되는 서스테인 신호의 전압의 크기와 실질적으로 동일하다.Further, the magnitude of the second voltage is substantially the same as the magnitude of the voltage of the sustain signal supplied in the sustain period after the address period.

이하, 첨부된 도면을 참조하여 본 발명의 일실시예에 따른 플라즈마 디스플레이 장치를 상세히 설명하기로 한다.Hereinafter, a plasma display device according to an embodiment of the present invention will be described in detail with reference to the accompanying drawings.

도 1은 본 발명의 일실시예에 따른 플라즈마 디스플레이 장치의 구성의 일례를 설명하기 위한 도면이다.1 is a view for explaining an example of the configuration of a plasma display device according to an embodiment of the present invention.

도 1을 살펴보면, 본 발명의 일실시예에 따른 플라즈마 디스플레이 장치는 플라즈마 디스플레이 패널(100)과 구동부(110)를 포함한다.1, a plasma display apparatus according to an embodiment of the present invention includes a plasma display panel 100 and a driver 110.

플라즈마 디스플레이 패널(100)은 서로 나란한 제 1 전극(Y1~Yn)과 제 2 전극(Z1~Zn)을 포함하고, 아울러 제 1 전극 및 제 2 전극과 교차하는 제 3 전극(X1~Xm)을 포함한다.The plasma display panel 100 includes first electrodes Y1 to Yn and second electrodes Z1 to Zn that are parallel to each other, and further includes third electrodes X1 to Xm that cross the first and second electrodes. Include.

구동부(110)는 영상 프레임(Image Frame)의 리셋 기간에서 전압이 점진적으로 상승하는 상승 램프(Ramp-Up) 신호와 전압이 점진적으로 하강하는 하강 램프(Ramp-Down) 신호를 플라즈마 디스플레이 패널(100)의 제 3 전극에 공급한다.The driver 110 may output a ramp-up signal in which the voltage gradually rises in the reset period of the image frame and a ramp-down signal in which the voltage gradually falls in the plasma display panel 100. Supply to the third electrode.

여기, 도 1에서는 구동부(110)가 하나의 보드(Board) 형태로 이루어지는 경우만 도시하고 있지만, 본 발명에서 구동부(110)는 플라즈마 디스플레이 패널(100) 에 형성된 전극에 따라 복수개의 보드 형태로 나누어지는 것도 가능하다.Here, in FIG. 1, only the case in which the driving unit 110 is formed as one board is illustrated, but in the present invention, the driving unit 110 is divided into a plurality of boards according to electrodes formed on the plasma display panel 100. It is also possible to lose.

예를 들면, 구동부(110)는 플라즈마 디스플레이 패널(100)의 제 1 전극을 구동시키는 제 1 구동부(미도시)와, 제 2 전극을 구동시키는 제 2 구동부와, 제 3 전극을 구동시키는 제 3 구동부(미도시)로 나누어질 수 있는 것이다.For example, the driver 110 may include a first driver (not shown) for driving the first electrode of the plasma display panel 100, a second driver for driving the second electrode, and a third for driving the third electrode. It can be divided into a driving unit (not shown).

이러한 본 발명의 플라즈마 디스플레이 장치의 구동부(110)에 대해서는 이후의 설명을 통해 보다 명확히 하도록 한다.The driving unit 110 of the plasma display device of the present invention will be more clearly described later.

다음, 도 2는 본 발명의 일실시예에 따른 플라즈마 디스플레이 장치에 포함될 수 있는 플라즈마 디스플레이 패널의 구조의 일례를 설명하기 위한 도면이다.Next, FIG. 2 is a view for explaining an example of a structure of a plasma display panel that may be included in a plasma display device according to an embodiment of the present invention.

도 2를 살펴보면, 본 발명의 일실시예에 따른 플라즈마 디스플레이 장치에 포함될 수 있는 플라즈마 디스플레이 패널은 서로 나란한 제 1 전극(202, Y)과 제 2 전극(203, Z)이 형성되는 전면 기판(201)과, 전술한 제 1 전극(202, Y) 및 제 2 전극(203, Z)과 교차하는 제 3 전극(213, X)이 형성되는 후면 기판(111)이 합착되어 이루어질 수 있다.Referring to FIG. 2, a plasma display panel that may be included in a plasma display apparatus according to an exemplary embodiment of the present invention has a front substrate 201 in which first electrodes 202 and Y and second electrodes 203 and Z are parallel to each other. ) And the back substrate 111 on which the third electrodes 213 and X intersecting the first electrodes 202 and Y and the second electrodes 203 and Z are formed.

제 1 전극(202, Y)과 제 2 전극(203, Z)은 방전 공간, 즉 방전 셀(Cell)에서 방전을 발생시키고 아울러 방전 셀의 방전을 유지할 수 있다.The first electrodes 202 and Y and the second electrodes 203 and Z may generate a discharge in a discharge space, that is, a discharge cell, and maintain the discharge of the discharge cell.

이러한 제 1 전극(202, Y)과 제 2 전극(203, Z)이 형성된 전면 기판(201)에는 제 1 전극(202, Y)과 제 2 전극(203, Z)을 덮도록 유전체 층, 예컨대 상부 유전체 층(204)이 형성될 수 있다.The front substrate 201 in which the first electrodes 202 and Y and the second electrodes 203 and Z are formed has a dielectric layer, for example, to cover the first electrodes 202 and Y and the second electrodes 203 and Z. Upper dielectric layer 204 may be formed.

이러한, 상부 유전체 층(204)은 제 1 전극(202, Y) 및 제 2 전극(203, Z)의 방전 전류를 제한하며 제 1 전극(202, Y)과 제 2 전극(203, Z) 간을 절연시킬 수 있다.This upper dielectric layer 204 limits the discharge current of the first electrode 202, Y and the second electrode 203, Z and between the first electrode 202, Y and the second electrode 203, Z. Can be insulated.

이러한, 상부 유전체 층(204)이 형성된 전면 기판(201)에는 방전 조건을 용이하게 하기 위한 보호 층(205)이 형성될 수 있다. 이러한 보호 층(205)은 산화마그네슘(MgO) 재질을 포함할 수 있다. 이러한 보호층(205)은 예를 들면 산화마그네슘(MgO) 재료를 상부 유전체 층(204) 상부에 증착하는 방법 등을 통해 형성될 수 있다.A protective layer 205 may be formed on the front substrate 201 in which the upper dielectric layer 204 is formed to facilitate discharge conditions. The protective layer 205 may include magnesium oxide (MgO) material. The protective layer 205 may be formed, for example, by depositing a magnesium oxide (MgO) material over the upper dielectric layer 204.

한편, 후면 기판(211) 상에는 전극, 예컨대 제 3 전극(213, X)이 형성되고, 이러한 제 3 전극(213, X)이 형성된 후면 기판(211)의 상부에는 제 3 전극(213, X)을 덮도록 유전체 층, 예컨대 하부 유전체 층(215)이 형성될 수 있다.Meanwhile, electrodes, for example, third electrodes 213 and X are formed on the rear substrate 211, and third electrodes 213 and X are formed on the rear substrate 211 on which the third electrodes 213 and X are formed. A dielectric layer, such as lower dielectric layer 215, may be formed to cover the gap.

이러한, 하부 유전체 층(215)은 제 3 전극(213, X)을 절연시킬 수 있다.The lower dielectric layer 215 may insulate the third electrodes 213 and X.

이러한 하부 유전체 층(215)의 상부에는 방전 공간 즉, 방전 셀을 구획하기 위한 스트라이프 타입(Stripe Type), 웰 타입(Well Type), 델타 타입(Delta Type), 벌집 타입 등의 격벽(112)이 형성될 수 있다. 이에 따라, 전면 기판(101)과 후면 기판(111)의 사이에서 적색(Red : R), 녹색(Green : G), 청색(Blue : B) 방전 셀 등이 형성될 수 있다.On top of the lower dielectric layer 215, a partition 112, such as a stripe type, a well type, a delta type, a honeycomb type, for partitioning a discharge cell, that is, a discharge cell, is formed. Can be formed. Accordingly, red (R), green (G), and blue (B) discharge cells may be formed between the front substrate 101 and the rear substrate 111.

또한, 적색(R), 녹색(G), 청색(B) 방전 셀 이외에 백색(White : W) 또는 황색(Yellow : Y) 방전 셀이 더 형성되는 것도 가능하다.In addition to the red (R), green (G), and blue (B) discharge cells, it is also possible to further form a white (W) or yellow (Yellow: Y) discharge cell.

한편, 본 발명의 일실시예에 따른 플라즈마 디스플레이 장치에 적용될 수 있는 플라즈마 디스플레이 패널에서의 적색(R), 녹색(G) 및 청색(B) 방전 셀의 폭은 실질적으로 동일할 수도 있지만, 적색(R), 녹색(G) 및 청색(B) 방전 셀 중 적어도 하나의 폭이 다른 방전 셀의 폭과 다르게 할 수도 있다.Meanwhile, although the widths of the red (R), green (G), and blue (B) discharge cells in the plasma display panel that can be applied to the plasma display device according to an embodiment of the present invention may be substantially the same, red ( The width of at least one of the R), green (G), and blue (B) discharge cells may be different from that of the other discharge cells.

예컨대, 적색(R) 방전 셀의 폭이 가장 작고, 녹색(G) 및 청색(B) 방전 셀의 폭을 적색(R) 방전 셀의 폭보다 크게 할 수 있다.For example, the width of the red (R) discharge cell is the smallest, and the width of the green (G) and blue (B) discharge cells can be made larger than the width of the red (R) discharge cell.

여기서, 녹색(G) 방전 셀의 폭은 청색(B) 방전 셀의 폭과 실질적으로 동일하거나 상이할 수 있다.Here, the width of the green (G) discharge cell may be substantially the same as or different from the width of the blue (B) discharge cell.

이와 같이, 형성하게 되면 방전 셀 내에 형성되는 후술될 형광체 층(214)의 폭도 방전 셀의 폭에 관련하여 변경된다. 예를 들면, 청색(B) 방전 셀에 형성되는 청색(B) 형광체 층의 폭이 적색(R) 방전 셀 내에 형성되는 적색(R) 형광체 층의 폭보다 넓고, 아울러 녹색(G) 방전 셀에 형성되는 녹색(G) 형광체 층의 폭이 적색(R) 방전 셀 내에 형성되는 적색(R) 형광체 층의 폭보다 넓을 수 있다.As such, when formed, the width of the phosphor layer 214 to be described later formed in the discharge cell is also changed in relation to the width of the discharge cell. For example, the width of the blue (B) phosphor layer formed in the blue (B) discharge cell is wider than the width of the red (R) phosphor layer formed in the red (R) discharge cell, and at the same time in the green (G) discharge cell. The width of the green (G) phosphor layer formed may be wider than the width of the red (R) phosphor layer formed in the red (R) discharge cell.

그러면, 구현되는 영상의 색온도 특성이 향상될 수 있다.Then, color temperature characteristics of the image to be implemented may be improved.

또한, 본 발명의 일실시예에 따른 플라즈마 디스플레이 장치에 적용될 수 있는 플라즈마 디스플레이 패널은 여기 도 2에 도시된 격벽(212)의 구조뿐만 아니라, 다양한 형상의 격벽의 구조도 가능할 것이다. 예컨대, 격벽(212)은 제 1 격벽(212b)과 제 2 격벽(212a)을 포함하고, 여기서, 제 1 격벽(212b)의 높이와 제 2 격벽(212a)의 높이가 서로 다른 차등형 격벽 구조, 제 1 격벽(212b) 또는 제 2 격벽(212a) 중 하나 이상에 배기 통로로 사용 가능한 채널(Channel)이 형성된 채널형 격벽 구조, 제 1 격벽(212b) 또는 제 2 격벽(212a) 중 하나 이상에 홈(Hollow)이 형성된 홈형 격벽 구조 등이 가능할 것이다.In addition, the plasma display panel that may be applied to the plasma display apparatus according to the exemplary embodiment of the present invention may have not only the structure of the partition wall 212 illustrated in FIG. 2, but also the structure of the partition wall having various shapes. For example, the partition 212 includes a first partition 212b and a second partition 212a, where the height of the first partition 212b and the height of the second partition 212a are different from each other. At least one of the first barrier rib 212b and the second barrier rib 212a, and a channel type barrier rib structure having a channel usable as an exhaust passage, at least one of the first barrier rib 212b and the second barrier rib 212a. Grooved partition wall structure having a groove formed in the groove will be possible.

여기서, 차등형 격벽 구조인 경우에는 제 1 격벽(212b) 또는 제 2 격 벽(212a) 중 제 1 격벽(212b)의 높이가 제 2 격벽(212a)의 높이보다 더 낮을 수 있다. 아울러, 채널형 격벽 구조인 경우에는 제 1 격벽(212b)에 채널이 형성될 수 있다.Here, in the case of the differential partition structure, the height of the first partition 212b of the first partition 212b or the second partition 212a may be lower than the height of the second partition 212a. In addition, in the case of the channel-type partition wall structure, a channel may be formed in the first partition wall 212b.

한편, 본 발명의 일실시예에 따른 플라즈마 디스플레이 장치에 적용될 수 있는 플라즈마 디스플레이 패널에서는 적색(R), 녹색(G) 및 청색(B) 방전 셀 각각이 동일한 선상에 배열되는 것으로 도시 및 설명되고 있지만, 다른 형상으로 배열되는 것도 가능할 것이다. 예컨대, 적색(R), 녹색(G) 및 청색(B) 방전 셀이 삼각형 형상으로 배열되는 델타(Delta) 타입의 배열도 가능할 것이다. 또한, 방전 셀의 형상도 사각형상뿐만 아니라 오각형, 육각형 등의 다양한 다각 형상도 가능할 것이다.On the other hand, in the plasma display panel applicable to the plasma display device according to an embodiment of the present invention, although the red (R), green (G), and blue (B) discharge cells are illustrated and described as being arranged on the same line, It may be possible to arrange them in other shapes. For example, a delta type arrangement in which red (R), green (G) and blue (B) discharge cells are arranged in a triangular shape may be possible. In addition, the shape of the discharge cell may also be a variety of polygonal shapes, such as pentagonal, hexagonal, as well as rectangular.

또한, 여기 도 2에서는 후면 기판(211)에 격벽(212)이 형성된 경우만을 도시하고 있지만, 격벽(212)은 전면 기판(201) 또는 후면 기판(211) 중 적어도 어느 하나에 형성될 수 있다.In addition, in FIG. 2, only the case where the barrier rib 212 is formed on the rear substrate 211 is illustrated, but the barrier rib 212 may be formed on at least one of the front substrate 201 and the rear substrate 211.

격벽(212)에 의해 구획된 방전 셀 내에는 소정의 방전 가스가 채워질 수 있다.A predetermined discharge gas may be filled in the discharge cell partitioned by the partition wall 212.

아울러, 격벽(212)에 의해 구획된 방전 셀 내에는 어드레스 방전 시 화상표시를 위한 가시 광을 방출하는 형광체 층(214)이 형성될 수 있다. 예를 들면, 적색(Red : R), 녹색(Green : G), 청색(Blue : B) 형광체 층이 형성될 수 있다.In addition, a phosphor layer 214 that emits visible light for image display may be formed in the discharge cells partitioned by the partition wall 212. For example, red (R), green (G), and blue (B) phosphor layers may be formed.

또한, 적색(R), 녹색(G), 청색(B) 형광체 이외에 백색(White : W) 및/또는 황색(Yellow : Y) 형광체 층이 더 형성되는 것도 가능하다.In addition to the red (R), green (G), and blue (B) phosphors, it is also possible to further form a white (W) and / or yellow (Y) phosphor layer.

또한, 적색(R), 녹색(G) 및 청색(B) 방전 셀 중 적어도 어느 하나의 방전 셀 에서의 형광체 층(214)의 두께가 다른 방전 셀과 상이할 수 있다. 예를 들면, 녹색(G) 방전 셀의 형광체 층, 즉 녹색(G) 형광체 층 또는 청색(B) 방전 셀에서의 형광체 층, 즉 청색(B) 형광체 층의 두께가 적색(R) 방전 셀에서의 형광체 층, 즉 적색(R) 형광체 층의 두께보다 더 두꺼울 수 있다. 여기서, 녹색(G) 형광체 층의 두께는 청색(B) 형광체 층의 두께(t3)와 실질적으로 동일하거나 상이할 수 있다.In addition, the thickness of the phosphor layer 214 in at least one of the red (R), green (G), and blue (B) discharge cells may be different from other discharge cells. For example, the thickness of the phosphor layer of the green (G) discharge cell, ie the phosphor layer in the green (G) phosphor layer or the blue (B) discharge cell, ie the blue (B) phosphor layer, is It may be thicker than the thickness of the phosphor layer, ie the red (R) phosphor layer. Here, the thickness of the green (G) phosphor layer may be substantially the same as or different from the thickness t3 of the blue (B) phosphor layer.

한편, 이상에서는 본 발명의 일실시예에 따른 플라즈마 디스플레이 장치에 적용될 수 있는 플라즈마 디스플레이 패널의 일례만을 도시하고 설명한 것으로써, 본 발명이 이상에서 설명한 구조의 플라즈마 디스플레이 패널에 한정되는 것은 아님을 밝혀둔다. 예를 들면, 여기 이상의 설명에서는 번호 204의 상부 유전체 층 및 번호 215의 하부 유전체 층이 각각 하나의 층(Layer)인 경우만을 도시하고 있지만, 이러한 상부 유전체 층 및 하부 유전체 층 중 하나 이상은 복수의 층으로 이루지는 것도 가능한 것이다.Meanwhile, only the example of the plasma display panel which can be applied to the plasma display apparatus according to the exemplary embodiment of the present invention is shown and described, and the present invention is not limited to the plasma display panel having the above-described structure. . For example, the description hereinabove illustrates only the case where the top dielectric layer at number 204 and the bottom dielectric layer at number 215 are each one layer, but one or more of these top dielectric layers and bottom dielectric layers are a plurality of layers. It can also be layered.

아울러, 번호 212의 격벽으로 인한 외부 광의 반사를 방지하기 위해 격벽(212)의 상부에 외부 광을 흡수할 수 있는 다른 블랙 층(미도시)을 더 형성할 수도 있다.In addition, another black layer (not shown) may be further formed on the top of the partition 212 to prevent reflection of the external light due to the partition 212.

또한, 격벽(212)과 대응되는 전면 기판(201) 상의 특정 위치에 또 다른 블랙 층(미도시)이 더 형성되는 것도 가능하다.In addition, another black layer (not shown) may be further formed at a specific position on the front substrate 201 corresponding to the partition 212.

또한, 후면 기판(211) 상에 형성되는 제 3 전극(213)은 폭이나 두께가 실질적으로 일정할 수도 있지만, 방전 셀 내부에서의 폭이나 두께가 방전 셀 외부에서의 폭이나 두께와 다를 수도 있을 것이다. 예컨대, 방전 셀 내부에서의 폭이나 두 께가 방전 셀 외부에서의 그것보다 더 넓거나 두꺼울 수 있을 것이다.In addition, the width or thickness of the third electrode 213 formed on the rear substrate 211 may be substantially constant, but the width or thickness inside the discharge cell may be different from the width or thickness outside the discharge cell. will be. For example, the width or thickness inside the discharge cell may be wider or thicker than that outside the discharge cell.

다음, 도 3은 제 1 전극 또는 제 2 전극 중 적어도 하나가 복수의 층인 경우의 일례를 설명하기 위한 도면이다.Next, FIG. 3 is a figure for explaining an example in the case where at least one of a 1st electrode or a 2nd electrode is a some layer.

도 3을 살펴보면, 제 1 전극(202) 또는 제 2 전극(203) 중 적어도 하나는 복수의 층, 예컨대 두 개의 층(Layer)으로 이루어질 수 있다.Referring to FIG. 3, at least one of the first electrode 202 or the second electrode 203 may be formed of a plurality of layers, for example, two layers.

예를 들면, 광 투과율 및 전기 전도도를 고려하면 방전 셀 내에서 발생한 광을 외부로 방출시키며 아울러 구동 효율을 확보하는 차원에서 제 1 전극(202) 또는 제 2 전극(203) 중 적어도 하나는 은(Ag)과 같은 실질적으로 불투명한 재질을 포함하는 버스 전극(202b, 203b)과 투명한 인듐 틴 옥사이드(Indium Tin Oxide : ITO)와 같은 투명한 재질을 포함하는 투명 전극(202a, 203a)을 포함할 수 있다.For example, in consideration of light transmittance and electrical conductivity, at least one of the first electrode 202 or the second electrode 203 is made of silver (silver) to emit light generated in the discharge cell to the outside and to secure driving efficiency. Bus electrodes 202b and 203b including a substantially opaque material such as Ag) and transparent electrodes 202a and 203a including a transparent material such as transparent indium tin oxide (ITO). .

이와 같이, 제 1 전극(202)과 제 2 전극(203)이 투명 전극(202a, 203a)을 포함하면, 방전 셀 내에서 발생한 가시 광이 플라즈마 디스플레이 패널의 외부로 방출될 때 효과적으로 방출될 수 있다.As such, when the first electrode 202 and the second electrode 203 include the transparent electrodes 202a and 203a, visible light generated in the discharge cell can be effectively emitted when emitted to the outside of the plasma display panel. .

아울러, 제 1 전극(202)과 제 2 전극(203)이 버스 전극(202b, 203b)을 포함하면, 제 1 전극(202)과 제 2 전극(203)이 투명 전극(202a, 203a)만을 포함하는 경우에는 투명 전극(202a, 203a)의 전기 전도도가 상대적으로 낮기 때문에 구동 효율이 감소할 수 있는데, 이러한 구동 효율의 감소를 야기할 수 있는 투명 전극(202a, 203a)의 낮은 전기 전도도를 보상할 수 있다.In addition, when the first electrode 202 and the second electrode 203 include the bus electrodes 202b and 203b, the first electrode 202 and the second electrode 203 include only the transparent electrodes 202a and 203a. In this case, the driving efficiency can be reduced because the electrical conductivity of the transparent electrodes 202a and 203a is relatively low, and it is possible to compensate for the low electrical conductivity of the transparent electrodes 202a and 203a which can cause such a reduction in the driving efficiency. Can be.

이와 같이 제 1 전극(202)과 제 2 전극(203)이 버스 전극(202b, 203b)을 포함하는 경우에, 버스 전극(202b, 203b)에 의한 외부 광의 반사를 방지하기 위해 투 명 전극(202a, 203a)과 버스 전극(202b, 203b)의 사이에 블랙 층(Black Layer : 320, 321)이 더 구비될 수 있다.Thus, when the first electrode 202 and the second electrode 203 include the bus electrodes 202b and 203b, the transparent electrode 202a to prevent reflection of external light by the bus electrodes 202b and 203b. A black layer 320 and 321 may be further provided between the first and second 203a and the bus electrodes 202b and 203b.

다음, 도 4는 제 1 전극 또는 제 2 전극 중 적어도 하나가 단일 층인 경우의 일례를 설명하기 위한 도면이다.Next, FIG. 4 is a figure for explaining an example in the case where at least one of a 1st electrode or a 2nd electrode is a single layer.

도 4를 살펴보면, 제 1 전극(202, Y) 및 제 2 전극(203, Z)은 단일 층(One Layer)이다. 예를 들면, 제 1 전극(202, Y) 및 제 2 전극(203, Z)은 앞선 도 3에서 번호 202a 또는 203a의 투명 전극이 생략된(ITO-Less) 전극일 수 있다.Referring to FIG. 4, the first electrodes 202 and Y and the second electrodes 203 and Z are one layer. For example, the first electrodes 202 and Y and the second electrodes 203 and Z may be electrodes (ITO-Less) in which the transparent electrode of numeral 202a or 203a is omitted in FIG. 3.

이러한, 제 1 전극(202, Y) 또는 제 2 전극(203, Z) 중 적어도 하나는 실질적으로 불투명한 전기 전도성의 금속 재질을 포함할 수 있다. 예를 들면, 은(Ag), 구리(Cu), 알루미늄(Al) 등과 같은 전기 전도성이 우수하고, 아울러 투명 재질, 예컨대 인듐-틴-옥사이드(ITO)에 비해 가격이 저렴한 재질을 포함할 수 있다.At least one of the first electrode 202 and Y or the second electrode 203 and Z may include a substantially opaque electrically conductive metal material. For example, it may include a material having excellent electrical conductivity such as silver (Ag), copper (Cu), aluminum (Al), and the like, and a material having a lower cost than a transparent material such as indium tin oxide (ITO). .

아울러, 제 1 전극(202, Y) 또는 제 2 전극(203, Z) 중 적어도 하나는 도 2의 번호 204의 상부 유전체 층보다 색이 어두울 수 있다.In addition, at least one of the first electrode 202 and the second electrode 203 and Z may be darker in color than the upper dielectric layer of FIG. 2.

이와 같이, 제 1 전극(202, Y) 또는 제 2 전극(203, Z) 중 적어도 하나가 단일 층인 경우는 앞선 도 3의 경우에 비해 제조 공정이 더 단순하다. 예를 들면, 앞선 도 3의 경우에서는 제 1 전극(202, Y)과 제 2 전극(203, Z)의 형성 공정 시 투명 전극(202a, 203a)을 형성한 이후에 버스 전극(202b, 203b)을 또 다시 형성하여야 하지만, 여기 도 4의 경우는 단일 층 구조이기 때문에 한 번의 공정으로 제 1 전극(202, Y)과 제 2 전극(203, Z)을 형성할 수 있다.As such, when at least one of the first electrode 202 and the second electrode 203 and Z is a single layer, the manufacturing process is simpler than in the case of FIG. 3. For example, in the case of FIG. 3, the bus electrodes 202b and 203b are formed after the transparent electrodes 202a and 203a are formed in the process of forming the first electrodes 202 and Y and the second electrodes 203 and Z. 4 again, the first electrode 202 and Y and the second electrode 203 and Z can be formed in one process because the single layer structure of FIG.

또한, 도 4와 같이 제 1 전극(202, Y)과 제 2 전극(203, Z)을 단일 층으로 형성하게 되면 제조 공정이 단순해지는 것과 함께 상대적으로 고가인 인듐-틴-옥사이드(ITO) 등의 투명한 재질을 사용하지 않아도 되기 때문에 제조 단가가 저감될 수 있다.In addition, as shown in FIG. 4, when the first electrodes 202 and Y and the second electrodes 203 and Z are formed in a single layer, the manufacturing process is simplified and relatively expensive indium-tin-oxide (ITO) or the like. Since it is not necessary to use a transparent material of the manufacturing cost can be reduced.

한편, 제 1 전극(202, Y) 및 제 2 전극(203, Z)과 전면 기판(201) 사이에는 전면 기판(201)의 변색을 방지하며 제 1 전극(202, Y) 또는 제 2 전극(203, Z) 중 적어도 어느 하나보다 더 어두운 색을 갖는 블랙 층(Black Layer : 400a, 400b)이 더 구비될 수 있다. 즉, 전면 기판(201)과 제 1 전극(202, Y) 또는 제 2 전극(203, Z)이 직접 접촉하는 경우에는 제 1 전극(202, Y) 또는 제 2 전극(203, Z)과 직접 접촉하는 전면 기판(201)의 일정 영역이 황색 계열로 변색되는 마이그레이션(Migration) 현상이 발생할 수 있는데, 블랙 층(400a, 400b)은 이러한 마이그레이션 현상을 방지함으로써 전면 기판(201)의 변색을 방지할 수 있는 것이다.Meanwhile, discoloration of the front substrate 201 is prevented between the first electrodes 202 and Y and the second electrodes 203 and Z and the front substrate 201, and the first electrode 202 or Y or the second electrode ( Black layers 400a and 400b having a darker color than at least one of 203 and Z) may be further provided. That is, when the front substrate 201 and the first electrode 202, Y or the second electrode 203, Z are in direct contact, the first electrode 202, Y or the second electrode 203, Z is directly in contact with each other. Migration phenomenon may occur in which a predetermined area of the front substrate 201 that is in contact with the yellow color is changed. The black layers 400a and 400b may prevent the migration of the front substrate 201 by preventing the migration phenomenon. It can be.

이러한 블랙 층(400a, 400b)은 실질적으로 어두운 계열의 색을 갖는 블랙 재질, 예컨대 루테늄(Ru)을 포함할 수 있다.The black layers 400a and 400b may include a black material having a substantially dark color, for example, ruthenium (Ru).

이와 같이, 전면 기판(201)과 제 1 전극(202, Y) 및 제 2 전극(203, Z)의 사이에 블랙 층(400a, 400b)을 구비하게 되면, 제 1 전극(202, Y)과 제 2 전극(203, Z)이 반사율이 높은 재질로 이루어지더라도 반사광의 발생을 방지할 수 있다.As such, when the black layers 400a and 400b are provided between the front substrate 201 and the first electrodes 202 and Y and the second electrodes 203 and Z, the first electrodes 202 and Y may be provided. Even if the second electrodes 203 and Z are made of a material having high reflectance, generation of reflected light can be prevented.

이와 같이, 본 발명의 일실시예에 따른 플라즈마 디스플레이 장치에 포함될 수 있는 플라즈마 디스플레이 패널의 구조는 다양하게 변경될 수 있는 것이다.As such, the structure of the plasma display panel which may be included in the plasma display apparatus according to the exemplary embodiment may be variously changed.

다음, 도 5는 본 발명의 일실시예에 따른 플라즈마 디스플레이 장치에서 영상의 계조를 구현하기 위한 영상 프레임(Frame)에 대해 설명하기 위한 도면이다.Next, FIG. 5 is a diagram for describing an image frame for implementing gradation of an image in a plasma display device according to an embodiment of the present invention.

도 5를 살펴보면 본 발명의 일실시예에 따른 플라즈마 디스플레이 장치에서 영상의 계조(Gray Level)를 구현하기 위한 영상 프레임은 발광횟수가 다른 복수의 서브필드로 나누어질 수 있다.Referring to FIG. 5, an image frame for implementing gray levels of an image in a plasma display device according to an embodiment of the present invention may be divided into a plurality of subfields having different emission counts.

아울러, 도시하지는 않았지만 복수의 서브필드 중 하나 이상의 서브필드는 다시 방전 셀을 초기화시키기 위한 리셋 기간(Reset Period), 방전될 방전 셀을 선택하기 위한 어드레스 기간(Address Period) 및 방전횟수에 따라 계조를 구현하는 서스테인 기간(Sustain Period)으로 나누어 질 수 있다.Although not shown, one or more subfields among the plurality of subfields may be grayed out according to a reset period for initializing discharge cells, an address period for selecting discharge cells to be discharged, and the number of discharges. It can be divided into the sustain period to implement.

예를 들어, 256 계조로 영상을 표시하고자 하는 경우에 예컨대 하나의 영상 프레임은, 도 5와 같이 8개의 서브필드들(SF1 내지 SF8)로 나누어지고, 8개의 서브 필드들(SF1 내지 SF8) 각각은 리셋 기간, 어드레스 기간 및 서스테인 기간으로 다시 나누어질 수 있다.For example, when an image is to be displayed with 256 gray scales, for example, one image frame is divided into eight subfields SF1 to SF8 as shown in FIG. 5, and each of the eight subfields SF1 to SF8, respectively. Can be subdivided into a reset period, an address period and a sustain period.

한편, 서스테인 기간에 공급되는 서스테인 신호의 개수를 조절하여 해당 서브필드의 계조 가중치를 설정할 수 있다. 즉, 서스테인 기간을 이용하여 각각의 서브필드에 소정의 계조 가중치를 부여할 수 있다. 예를 들면, 제 1 서브필드의 계조 가중치를 20 으로 설정하고, 제 2 서브필드의 계조 가중치를 21 으로 설정하는 방법으로 각 서브필드의 계조 가중치가 2n(단, n = 0, 1, 2, 3, 4, 5, 6, 7)의 비율로 증가되도록 각 서브필드의 계조 가중치를 결정할 수 있다. 이와 같이 각 서브필드에서 계조 가중치에 따라 각 서브필드의 서스테인 기간에서 공급되는 서스테인 신호의 개수를 조절함으로써, 다양한 영상의 계조를 구현하게 된다.The gray scale weight of the corresponding subfield may be set by adjusting the number of the sustain signals supplied in the sustain period. That is, a predetermined gray scale weight can be given to each subfield using the sustain period. For example, the gray scale weight of each subfield is 2 n by setting the gray scale weight of the first subfield to 2 0 and the gray scale weight of the second subfield to 2 1 (where n = 0, 1). , 2, 3, 4, 5, 6, and 7) to increase the gray scale weight of each subfield. As described above, the number of sustain signals supplied in the sustain period of each subfield is adjusted according to the gray scale weight in each subfield, thereby implementing gray levels of various images.

본 발명의 일실시예에 따른 플라즈마 디스플레이 패널은 영상을 구현하기 위해, 예컨대 1초의 영상을 표시하기 위해 복수의 영상 프레임을 사용한다. 예를 들면, 1초의 영상을 표시하기 위해 60개의 영상 프레임을 사용하는 것이다. 이러한 경우에 하나의 영상 프레임의 길이(T)는 1/60 초, 즉 16.67ms일 수 있다.A plasma display panel according to an embodiment of the present invention uses a plurality of image frames to implement an image, for example, to display an image of 1 second. For example, 60 image frames are used to display an image of 1 second. In this case, the length T of one image frame may be 1/60 second, that is, 16.67 ms.

여기 도 5에서는 하나의 영상 프레임이 8개의 서브필드로 이루어진 경우만으로 도시하고 설명하였지만, 이와는 다르게 하나의 영상 프레임을 이루는 서브필드의 개수는 다양하게 변경될 수 있다. 예를 들면, 제 1 서브필드부터 제 12 서브필드까지의 12개의 서브필드로 하나의 영상 프레임을 구성할 수도 있고, 10개의 서브필드로 하나의 영상 프레임을 구성할 수도 있는 것이다.In FIG. 5, only one image frame is composed of eight subfields. However, the number of subfields constituting one image frame may be variously changed. For example, one video frame may be configured with 12 subfields from the first subfield to the twelfth subfield, or one video frame may be configured with 10 subfields.

또한, 여기 도 5에서는 하나의 영상 프레임에서 계조 가중치의 크기가 증가하는 순서에 따라 서브필드들이 배열되었지만, 이와는 다르게 하나의 영상 프레임에서 서브필드들이 계조 가중치가 감소하는 순서에 따라 배열될 수도 있고, 또는 계조 가중치에 관계없이 서브필드들이 배열될 수도 있는 것이다.In addition, in FIG. 5, subfields are arranged in increasing order of gray scale weight in one image frame. Alternatively, subfields may be arranged in order of decreasing gray scale weight in one image frame. Alternatively, subfields may be arranged regardless of the gray scale weight.

이상에서 설명한 영상 프레임의 서브필드 내에서 본 발명의 일실시예에 따른 플라즈마 디스플레이 장치의 동작을 첨부된 도 6, 도 7a 내지 도 7b, 도 8 및 도 9를 참조하여 살펴보면 다음과 같다.The operation of the plasma display apparatus according to an embodiment of the present invention in the subfield of the image frame described above will be described with reference to FIGS. 6, 7A, 7B, 8, and 9 as follows.

다음, 도 6은 본 발명의 일실시예에 따른 플라즈마 디스플레이 장치의 동작의 일례를 설명하기 위한 도면이다.6 is a view for explaining an example of the operation of the plasma display device according to an embodiment of the present invention.

또한, 도 7a 내지 도 7b는 리셋 기간에서 제 3 전극에 하강 램프 신호와 상승 램프 신호를 공급하는 이유에 대해 설명하기 위한 도면이다.7A to 7B are diagrams for explaining the reason why the falling ramp signal and the rising ramp signal are supplied to the third electrode in the reset period.

또한, 도 8은 제 2 신호 또는 제 3 신호의 또 다른 일례에 대해 설명하기 위한 도면이다.8 is a figure for explaining another example of a 2nd signal or a 3rd signal.

먼저, 도 6을 살펴보면, 앞선 도 5와 같은 영상 프레임에 포함된 복수의 서브필드 중 적어도 하나의 서브필드(Subfield)에서의 본 발명의 일실시예에 따른 플라즈마 디스플레이 장치의 동작의 일례가 나타나 있다. 이하에서 설명될 구동 신호는 앞선 도 1의 번호 110의 구동부가 공급하는 것임을 미리 밝혀둔다.First, referring to FIG. 6, an example of an operation of the plasma display apparatus according to an exemplary embodiment of the present invention in at least one subfield among a plurality of subfields included in the image frame as shown in FIG. 5 is shown. . It will be appreciated that the driving signal to be described below is supplied by the driving unit 110 of FIG. 1.

먼저, 초기화를 위한 리셋 기간의 셋업(Set-Up) 기간에서는 제 3 전극에 전압이 점진적으로 하강하는 하강 램프(Ramp-Down) 신호가 공급된다. 이러한 하강 램프 신호는 VSD까지 전압이 점진적으로 하강할 수 있다.First, in a set-up period of a reset period for initialization, a ramp-down signal in which the voltage is gradually lowered is supplied to the third electrode. This falling ramp signal may have a gradual drop in voltage to V SD .

아울러, 셋업 기간에서 하강 램프 신호가 제 3 전극으로 공급되는 동안 제 1 전극으로 제 1 신호가 공급될 수 있다. 이러한 제 1 신호는 제 1 전압(V1)을 실질적으로 유지하는 신호이다. 또한, 제 1 신호의 크기, 즉 제 1 전압의 크기(ㅿV1)는 어드레스 기간 이후의 서스테인 기간에서 공급되는 서스테인 신호의 전압의 크기(ㅿVs)와 실질적으로 동일할 수 있다.In addition, the first signal may be supplied to the first electrode while the falling ramp signal is supplied to the third electrode in the setup period. This first signal is a signal that substantially maintains the first voltage V1. In addition, the magnitude of the first signal, that is, the magnitude of the first voltage V1 may be substantially the same as the magnitude of the voltage of the sustain signal supplied in the sustain period after the address period.

이러한 셋업 기간에서는 하강 램프 신호에 의해 방전 셀 내에는 제 1 전극과 제 3 전극의 사이에서 약한 암방전(Dark Discharge), 즉 셋업 방전이 일어난다. 이 셋업 방전에 의해 방전 셀 내에는 어느 정도의 벽 전하(Wall Charge)가 쌓일 수 있다.In this setup period, a weak dark discharge, that is, setup discharge, occurs between the first electrode and the third electrode in the discharge cell by the falling ramp signal. By this setup discharge, some wall charges can be accumulated in the discharge cells.

셋업 기간 이후의 셋다운(Set-Down) 기간에서는 하강 램프 신호 이후에 이러 한 하강 램프 신호와 반대 극성 방향의 상승 램프(Ramp-Up) 신호가 제 3 전극에 공급된다. 이러한 상승 램프 신호는 VST까지 전압이 점진적으로 상승할 수 있다.In the set-down period after the set-up period, after the falling ramp signal, a ramp-up signal in the opposite polarity direction to that of the falling ramp signal is supplied to the third electrode. The rising ramp signal may gradually increase the voltage up to V ST .

이러한 상승 램프 신호의 전압의 크기(ㅿVST)는 리셋 기간 이후의 어드레스 기간에서 제 3 전극으로 공급되는 데이터 신호의 전압의 크기(ㅿVd)보다 작거나 같을 수 있다.The magnitude (VV ST ) of the voltage of the rising ramp signal may be smaller than or equal to the magnitude (VD) of the data signal supplied to the third electrode in the address period after the reset period.

이러한 셋다운 기간에서는, 방전 셀 내에서 미약한 소거 방전(Erase Discharge), 즉 셋다운 방전이 발생한다. 이 셋다운 방전에 의해 방전 셀 내에는 어드레스 방전이 안정되게 일어날 수 있을 정도의 벽전하가 균일하게 잔류된다.In this set down period, a weak erase discharge, that is, a set down discharge, occurs in the discharge cell. By this set-down discharge, wall charges such that address discharge can be stably generated in the discharge cells remain uniformly.

이상에서 설명한 셋업 기간 및 셋다운 기간에서는 제 1 전극과 제 2 전극 또는 제 1 전극과 제 3 전극 사이에서 오방전이 발생하는 것을 억제하기 위해 제 2 전극에 제 2 신호를 공급한다. 이러한, 제 2 신호는 제 2 전압(V2)을 실질적으로 유지하는 신호이고, 이러한 제 2 전압의 크기(ㅿV2)는 어드레스 기간 이후의 서스테인 기간에서 공급되는 서스테인 신호의 전압의 크기(ㅿVs)와 실질적으로 동일하다.In the setup period and the set-down period described above, the second signal is supplied to the second electrode in order to suppress the occurrence of erroneous discharge between the first electrode and the second electrode or the first electrode and the third electrode. The second signal is a signal for substantially maintaining the second voltage V2, and the magnitude of the second voltage Vs is the magnitude of the voltage of the sustain signal supplied in the sustain period after the address period Vs. Is substantially the same as

이상에서와 같이, 리셋 기간에서 제 3 전극에 하강 램프 신호와 상승 램프 신호를 공급하는 이유에 대해 도 7a 내지 도 7b를 결부하여 살펴보면 다음과 같다.As described above, the reason for supplying the falling ramp signal and the rising ramp signal to the third electrode in the reset period will be described with reference to FIGS. 7A to 7B.

먼저, 도 7a를 살펴보면 전면 기판(201)에 형성되는 제 1 전극(202)과 제 2 전극(203) 사이의 간격(W1)은 제 1 전극(202) 및 제 2 전극(203)과 제 3 전극(213) 사이의 간격(W2)보다 상대적으로 더 크다. 아울러, 플라즈마 디스플레이 패널이 대 형화되면 전면 기판(201)에 형성되는 제 1 전극(202)과 제 2 전극(203) 간의 간격(W1)도 증가하게 된다.First, referring to FIG. 7A, the interval W1 between the first electrode 202 and the second electrode 203 formed on the front substrate 201 may be defined by the first electrode 202, the second electrode 203, and the third electrode. It is relatively larger than the spacing W2 between the electrodes 213. In addition, when the plasma display panel is large, the distance W1 between the first electrode 202 and the second electrode 203 formed on the front substrate 201 also increases.

이에 따라, 제 1 전극(202)과 제 2 전극(203)의 사이에서 발생하는 방전이 제 3 전극(213) 쪽으로 끌리는 현상이 발생할 수 있다.Accordingly, a phenomenon in which discharge generated between the first electrode 202 and the second electrode 203 is attracted toward the third electrode 213 may occur.

한편, 다음, 도 7b와 같이 리셋 기간에서 리셋 기간에서 제 1 전극으로 상승 램프 신호와 하강 램프 신호를 공급한다고 가정하자.Meanwhile, suppose that the rising ramp signal and the falling ramp signal are supplied to the first electrode in the reset period in the reset period as shown in FIG. 7B.

이러한 도 7b의 경우에서는 리셋 기간에서 제 1 전극에 공급되는 상승 램프 신호와 하강 램프 신호에 의해 제 1 전극과 제 2 전극 사이에서 방전이 발생하고, 이러한 방전에 의해 초기화가 수행될 수 있다.In the case of FIG. 7B, a discharge occurs between the first electrode and the second electrode by the rising ramp signal and the falling ramp signal supplied to the first electrode in the reset period, and initialization may be performed by the discharge.

한편, 도 7b의 경우에는 제 1 전극과 제 2 전극 사이에서 발생하는 방전이 제 3 전극 쪽으로 끌림으로써 리셋 기간에서 초기화가 원활하게 수행되지 않을 수 있다. 이에 따라, 리셋 기간 이후의 어드레스 기간 및 서스테인 기간에서의 방전이 불안정해지고, 이로 인해 구동 효율이 저하되고 구현되는 영상의 화질이 악화될 수 있다.Meanwhile, in the case of FIG. 7B, the discharge generated between the first electrode and the second electrode is attracted to the third electrode, so that initialization may not be smoothly performed in the reset period. As a result, the discharge in the address period and the sustain period after the reset period becomes unstable, and as a result, the driving efficiency may be lowered and the image quality of the image to be implemented may be deteriorated.

아울러, 도 7b의 경우에는 어드레스 기간에서 데이터 신호가 공급되는 제 3 전극 상에 쌓이는 벽 전하(Wall)의 양이 충분치 않을 수 있다. 이로 인해, 어드레스 방전이 불안정해질 수 있다.In addition, in the case of FIG. 7B, the amount of wall charges accumulated on the third electrode to which the data signal is supplied in the address period may not be sufficient. As a result, the address discharge may become unstable.

반면에, 앞선 도 6에서와 같이 리셋 기간에서 제 3 전극에 하강 램프 신호와 상승 램프 신호를 공급하여 초기화를 수행하는 경우에는 제 1 전극과 제 2 전극 간의 간격에 비해 상대적으로 간격이 작은 제 1 전극과 제 3 전극의 사이에서 초기화 를 위한 방전이 발생함으로써 상대적으로 작은 전압으로도 충분히 강한 초기화를 위한 방전을 발생시킬 수 있다. 이에 따라, 구동 효율이 향상될 수 있다. 아울러, 앞선 도 6의 경우에는 리셋 기간에서 제 3 전극 상에 충분한 양의 벽 전하가 쌓이게 되고, 이에 따라 어드레스 방전을 안정시킬 수 있다.On the other hand, when the initialization is performed by supplying the falling ramp signal and the rising ramp signal to the third electrode in the reset period as shown in FIG. Since the discharge for initialization occurs between the electrode and the third electrode, it is possible to generate a discharge for sufficiently strong initialization even with a relatively small voltage. Accordingly, the driving efficiency can be improved. In addition, in the case of FIG. 6, a sufficient amount of wall charges are accumulated on the third electrode in the reset period, and thus address discharge can be stabilized.

한편, 리셋 기간 이후의 어드레스 기간에서는 제 1 신호의 제 1 전압(V1)보다 낮은 전압을 실질적으로 유지하는 스캔 기준 신호가 제 1 전극에 공급될 수 있다.In the address period after the reset period, a scan reference signal that substantially maintains a voltage lower than the first voltage V1 of the first signal may be supplied to the first electrode.

아울러, 스캔 기준 신호로부터 하강하는 스캔 신호가 제 1 전극에 공급될 수 있다.In addition, a scan signal falling from the scan reference signal may be supplied to the first electrode.

예를 들면, 복수의 제 1 전극 중 첫 번째 제 1 전극에 첫 번째 스캔 신호(Scan 1)가 공급되고, 이후에 두 번째 제 1 전극에 두 번째 스캔 신호(Scan 2)가 공급되고, n 번째 제 1 전극에는 n 번째 스캔 신호(Scan n)가 공급될 수 있다.For example, the first scan signal Scan 1 is supplied to the first first electrode of the plurality of first electrodes, and then the second scan signal Scan 2 is supplied to the second first electrode, and the nth The n th scan signal Scan n may be supplied to the first electrode.

한편, 서브필드 단위로 스캔 신호의 폭은 가변적일 수 있다. 즉, 적어도 하나의 서브필드에서 스캔 신호의 폭은 다른 서브필드에서의 스캔 신호의 폭과 다를 수 있다. 예컨대, 시간상 뒤에 위치하는 서브필드에서의 스캔 신호의 폭이 앞에 위치하는 서브필드에서의 스캔 신호의 폭보다 작을 수 있다. 또한, 서브필드의 배열 순서에 따른 스캔 신호 폭의 감소는 2.6㎲(마이크로초), 2.3㎲(마이크로초), 2.1㎲(마이크로초), 1.9㎲(마이크로초) 등과 같이 점진적으로 이루어질 수 있거나 2.6㎲(마이크로초), 2.3㎲(마이크로초), 2.3㎲(마이크로초), 2.1㎲(마이크로초)......1.9㎲(마이크로초), 1.9㎲(마이크로초) 등과 같이 이루어질 수도 있을 것이 다.Meanwhile, the width of the scan signal may vary in units of subfields. That is, the width of the scan signal in at least one subfield may be different from the width of the scan signal in another subfield. For example, the width of the scan signal in the subfield located later in time may be smaller than the width of the scan signal in the preceding subfield. In addition, the reduction of the scan signal width according to the arrangement order of the subfields may be made gradually, such as 2.6 ms (microseconds), 2.3 ms (microseconds), 2.1 ms (microseconds), 1.9 ms (microseconds), or 2.6. ㎲ (microseconds), 2.3 ㎲ (microseconds), 2.3 ㎲ (microseconds), 2.1 ㎲ (microseconds) ... 1.9 ㎲ (microseconds), 1.9 ㎲ (microseconds), etc. will be.

이와 같이, 스캔 신호가 제 1 전극으로 공급될 때, 스캔 신호에 대응되게 제 3 전극에 ㅿVd만큼 상승하는 데이터 신호가 공급될 수 있다.As such, when the scan signal is supplied to the first electrode, a data signal rising by ㅿ Vd may be supplied to the third electrode to correspond to the scan signal.

이러한 스캔 신호와 데이터 신호가 공급됨에 따라, 스캔 신호와 데이터 신호의 전압 차와 리셋 기간에 생성된 벽 전하들에 의한 벽 전압이 더해지면서 데이터 신호가 공급되는 방전 셀 내에는 어드레스 방전이 발생될 수 있다.As the scan signal and the data signal are supplied, an address discharge may be generated in the discharge cell to which the data signal is supplied while the voltage difference between the scan signal and the data signal and the wall voltage generated by the wall charges generated in the reset period are added. have.

여기서, 어드레스 기간에서 제 2 전극의 간섭에 의해 어드레스 방전이 불안정해지는 것을 방지하기 위해 제 2 전극에 제 3 신호가 공급될 수 있다. 여기서, 제 3 신호는 제 3 전압(V3)을 실질적으로 유지하는 신호이다.Here, the third signal may be supplied to the second electrode to prevent the address discharge from becoming unstable due to interference of the second electrode in the address period. Here, the third signal is a signal for substantially maintaining the third voltage V3.

이러한 제 3 신호와 제 2 신호에 대해 도 8을 결부하여 살펴보면 다음과 같다.The third signal and the second signal will be described with reference to FIG. 8 as follows.

도 8을 살펴보면, 앞선 도 6에서는 제 2 신호의 제 2 전압(V2)과 제 3 신호의 제 3 전압(V3)이 실질적으로 동일한 것으로 도시하고 있지만, 제 3 신호의 제 3 전압(V3)은 제 2 신호의 제 2 전압(V2)보다 작을 수 있다.Referring to FIG. 8, in FIG. 6, although the second voltage V2 of the second signal and the third voltage V3 of the third signal are shown to be substantially the same, the third voltage V3 of the third signal may not be the same. It may be smaller than the second voltage V2 of the second signal.

이와 같이, 설정하게 되면 어드레스 방전을 충분히 안정시킬 수 있다.In this way, the address discharge can be sufficiently stabilized.

이후, 영상 표시를 위한 서스테인 기간에서는 제 1 전극 및 제 2 전극에 중 적어도 하나에 서스테인 신호가 공급될 수 있다. 예를 들면, 제 1 전극과 제 2 전극에 교호적으로 서스테인 신호가 공급될 수 있다.Thereafter, in the sustain period for displaying an image, a sustain signal may be supplied to at least one of the first electrode and the second electrode. For example, a sustain signal may be alternately supplied to the first electrode and the second electrode.

이러한 서스테인 신호가 공급되면, 어드레스 방전에 의해 선택된 방전 셀은 방전 셀 내의 벽 전압과 서스테인 신호의 전압(Vs)이 더해지면서 서스테인 신호가 공급될 때 제 1 전극과 제 2 전극 사이에 서스테인 방전 즉, 표시방전이 발생될 수 있다. 이에 따라, 영상이 구현될 수 있다.When such a sustain signal is supplied, the discharge cell selected by the address discharge has a sustain discharge, i.e., between the first electrode and the second electrode when the sustain signal is supplied while the wall voltage in the discharge cell and the voltage Vs of the sustain signal are added. Display discharge may occur. Accordingly, an image may be implemented.

이와 같이, 상술한 본 발명의 기술적 구성은 본 발명이 속하는 기술분야의 당업자가 본 발명의 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다.As such, the technical configuration of the present invention described above can be understood by those skilled in the art that the present invention can be implemented in other specific forms without changing the technical spirit or essential features of the present invention.

그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해되어야 하고, 본 발명의 범위는 전술한 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.Therefore, the exemplary embodiments described above are to be understood as illustrative and not restrictive in all respects, and the scope of the present invention is indicated by the appended claims rather than the foregoing detailed description, and the meaning and scope of the claims are as follows. And all changes or modifications derived from the equivalent concept should be interpreted as being included in the scope of the present invention.

이상에서 상세히 설명한 바와 같이, 본 발명의 일실시예에 따른 플라즈마 디스플레이 장치는 리셋 기간에서 제 3 전극으로 하강 램프 신호와 상승 램프 신호를 공급함으로써, 방전을 안정시키고 구동 효율을 향상시키는 효과가 있다.As described above in detail, the plasma display apparatus according to the exemplary embodiment of the present invention has the effect of stabilizing the discharge and improving the driving efficiency by supplying the falling ramp signal and the rising ramp signal to the third electrode in the reset period.

Claims (8)

서로 나란한 제 1 전극과 제 2 전극을 포함하고, 상기 제 1 전극과 제 2 전극에 교차하는 제 3 전극을 포함하는 플라즈마 디스플레이 패널과,A plasma display panel including a first electrode and a second electrode parallel to each other, and a third electrode intersecting the first electrode and the second electrode; 영상 프레임(Image Frame)의 리셋 기간에서 전압이 점진적으로 하강하는 하강 램프(Ramp-Down) 신호와 전압이 점진적으로 상승하는 상승 램프(Ramp-Up) 신호를 상기 제 3 전극에 공급하는 구동부The driver supplying a ramp-down signal in which the voltage gradually falls and a ramp-up signal in which the voltage gradually increases in the reset period of the image frame to the third electrode. 를 포함하는 플라즈마 디스플레이 장치.Plasma display device comprising a. 제 1 항에 있어서,The method of claim 1, 상기 구동부는The driving unit 상기 리셋 기간에서 상기 제 3 전극에 상기 하강 램프 신호를 공급한 이후에 상기 상승 램프 신호를 공급하는 플라즈마 디스플레이 장치.And supplying the rising ramp signal after the falling ramp signal is supplied to the third electrode in the reset period. 제 1 항에 있어서,The method of claim 1, 상기 구동부는The driving unit 상기 리셋 기간 이후의 어드레스 기간에서 상기 제 3 전극으로 데이터 신호를 공급하고,A data signal is supplied to the third electrode in the address period after the reset period, 상기 상승 램프 신호의 전압의 크기는 상기 데이터 신호의 전압의 크기보다 작거나 같은 플라즈마 디스플레이 장치.And the magnitude of the voltage of the rising ramp signal is less than or equal to the magnitude of the voltage of the data signal. 제 1 항에 있어서,The method of claim 1, 상기 구동부는The driving unit 상기 리셋 기간에서 상기 제 1 전극으로 제 1 신호를 공급하고, 상기 리셋 기간 이후의 어드레스 기간에서는 상기 제 1 전극으로 스캔 신호를 공급하는 플라즈마 디스플레이 장치.And a first signal is supplied to the first electrode in the reset period, and a scan signal is supplied to the first electrode in the address period after the reset period. 제 4 항에 있어서,The method of claim 4, wherein 상기 제 1 신호는 제 1 전압을 실질적으로 유지하는 신호이고, 상기 제 1 전압의 크기는 상기 어드레스 기간 이후의 서스테인 기간에서 공급되는 서스테인 신호의 전압의 크기와 실질적으로 동일한 플라즈마 디스플레이 장치.And the first signal is a signal for substantially maintaining a first voltage, and the magnitude of the first voltage is substantially the same as the magnitude of the voltage of the sustain signal supplied in the sustain period after the address period. 제 1 항에 있어서,The method of claim 1, 상기 구동부는The driving unit 상기 리셋 기간에서 상기 제 2 전극으로 제 2 신호를 공급하고, 상기 리셋 기간 이후의 어드레스 기간에서는 제 2 전극으로 제 3 신호를 공급하는 플라즈마 디스플레이 장치.And a second signal to the second electrode in the reset period, and a third signal to the second electrode in the address period after the reset period. 제 6 항에 있어서,The method of claim 6, 상기 제 2 신호는 제 2 전압을 실질적으로 유지하는 신호이고, 상기 제 3 신 호는 제 3 전압을 실질적으로 유지하는 신호이고, 상기 제 2 전압의 크기는 상기 제 3 전압의 크기보다 크거나 같은 플라즈마 디스플레이 장치.The second signal is a signal for substantially maintaining the second voltage, the third signal is a signal for substantially maintaining the third voltage, and the magnitude of the second voltage is greater than or equal to the magnitude of the third voltage. Plasma display device. 제 6 항에 있어서,The method of claim 6, 상기 제 2 전압의 크기는 상기 어드레스 기간 이후의 서스테인 기간에서 공급되는 서스테인 신호의 전압의 크기와 실질적으로 동일한 플라즈마 디스플레이 장치.And the magnitude of the second voltage is substantially the same as the magnitude of the voltage of the sustain signal supplied in the sustain period after the address period.
KR1020060108477A 2006-11-03 2006-11-03 Plasma display apparatus KR20080040472A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060108477A KR20080040472A (en) 2006-11-03 2006-11-03 Plasma display apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060108477A KR20080040472A (en) 2006-11-03 2006-11-03 Plasma display apparatus

Publications (1)

Publication Number Publication Date
KR20080040472A true KR20080040472A (en) 2008-05-08

Family

ID=39648139

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060108477A KR20080040472A (en) 2006-11-03 2006-11-03 Plasma display apparatus

Country Status (1)

Country Link
KR (1) KR20080040472A (en)

Similar Documents

Publication Publication Date Title
KR100844819B1 (en) Plasma Display Apparatus
KR100637186B1 (en) Plasma display panel
KR100811472B1 (en) Plasma display apparatus
KR20080040472A (en) Plasma display apparatus
KR100626080B1 (en) Method of driving plasma display panel
KR100820964B1 (en) Plasma display panel
KR100784517B1 (en) Plasma Display Panel
KR100696545B1 (en) Plasma display panel
KR100573155B1 (en) Driving method of plasma display panel
KR100820683B1 (en) Plasma display panel
US20060113920A1 (en) Plasma display panel and drive method thereof
KR100581946B1 (en) Plasma display panel
KR100872363B1 (en) Plasma Display Panel
KR100862566B1 (en) Plasma Display Panel
KR100820963B1 (en) Plasma display panel
KR100647615B1 (en) Plasma display panel
KR100537627B1 (en) Driving method of plasma display panel
KR100741123B1 (en) Plasma display panel
KR100877828B1 (en) Plasma Display Panel
KR20080033712A (en) Plasma display apparatus
KR100537628B1 (en) Driving method of plasma display panel
KR20080040470A (en) Plasma display apparatus
KR20080032773A (en) Plasma display panel
KR20080014350A (en) Plasma display apparatus
KR20080014351A (en) Plasma display apparatus

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination