KR20080040319A - 표시 기판 및 이의 제조 방법 - Google Patents

표시 기판 및 이의 제조 방법 Download PDF

Info

Publication number
KR20080040319A
KR20080040319A KR1020060108114A KR20060108114A KR20080040319A KR 20080040319 A KR20080040319 A KR 20080040319A KR 1020060108114 A KR1020060108114 A KR 1020060108114A KR 20060108114 A KR20060108114 A KR 20060108114A KR 20080040319 A KR20080040319 A KR 20080040319A
Authority
KR
South Korea
Prior art keywords
gate
electrode
layer
data
pad
Prior art date
Application number
KR1020060108114A
Other languages
English (en)
Inventor
김정일
곽윤희
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060108114A priority Critical patent/KR20080040319A/ko
Publication of KR20080040319A publication Critical patent/KR20080040319A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

패드의 리프팅 불량을 억제하기 위한 표시 기판 및 이의 제조 방법이 개시된다. 서로 절연되어 교차하는 게이트 배선들 및 데이터 배선들에 의해 복수의 단위 화소들이 정의되고, 게이트 배선 및 데이터 배선의 일단부에는 각각 게이트 패드 및 데이터 패드가 형성된 표시 기판은, 제1 금속패턴, 게이트 절연층, 제1 액티브층, 제2 액티브층, 제2 금속패턴, 패시베이션층 및 화소 전극을 포함한다. 제1 금속패턴은 게이트 배선, 게이트 패드 및 게이트 배선으로부터 돌출된 게이트 전극을 포함한다. 게이트 절연층은 제1 금속패턴이 형성된 기판 상에 형성된다. 제1 액티브층은 게이트 절연층 상에서 게이트 전극과 중첩된다. 제2 액티브층은 데이터 패드에 대응하여 제1 액티브층과 동일층에 형성된다. 제2 금속패턴은 제1 및 제2 액티브층이 형성된 게이트 절연층 상에 형성되며 데이터 배선, 제2 액티브층과 중첩되는 데이터 패드, 데이터 배선으로부터 돌출된 소스 전극 및 소스 전극으로부터 소폭 이격된 드레인 전극을 포함한다. 패시베이션층은 제2 금속패턴이 형성된 기판 상에 형성된다. 화소 전극은 패시베이션층 상에 형성된다. 데이터 패드 하부에 제2 액티브층을 형성함으로써 데이터 패드의 접착력이 강화되므로, 데이터 패드의 리프팅 불량을 억제할 수 있다.
패드, 액티브, 데이터 패드, 5 mask, 5 매

Description

표시 기판 및 이의 제조 방법{DISPLAY SUBSTRATE AND METHOD FOR MANUFACTURING THE SAME}
도 1은 본 발명의 실시예에 따른 표시 기판의 평면도이다.
도 2는 도 1의 I-I'선을 따라 절단한 단면도이다.
도 3 내지 도 7은 본 발명의 실시예에 따른 표시 기판의 제조 방법을 도시한 공정도들이다.
<도면의 주요부분에 대한 부호의 설명>
100 : 표시 기판 110 : 베이스 기판
TFT : 박막 트랜지스터 G : 게이트 전극
A1 : 제1 액티브층 A2 : 제2 액티브층
S : 소스 전극 D : 드레인 전극
120 : 게이트 절연층 140 : 패시베이션층
PE : 화소 전극 DP : 데이터 패드
GP : 게이트 패드 P : 단위 화소
본 발명은 표시 기판 및 이의 제조 방법에 관한 것으로, 보다 상세하게는 패드를 구성하는 금속 박막의 리프팅으로 인한 쇼트 불량을 감소시키기 위한 표시 기판 및 이의 제조 방법에 관한 것이다.
일반적으로 표시 기판 상에는 서로 평행한 복수 개의 게이트 배선들 및 게이트 배선들과 절연되어 교차하는 복수 개의 데이터 배선들이 형성되며, 이들 게이트 배선들과 데이터 배선들에 의해 둘러 쌓인 영역마다 화소가 형성된다. 각 화소에는 화소 전극 및 화소 전극에 화소 전압을 인가하는 스위칭 소자(Thin Film Transistor)가 배치된다. 게이트 및 데이터 배선들의 단부에는 구동 IC와 상기 배선들을 전기적으로 연결시키기 위한 게이트 패드 및 데이터 패드들이 형성된다.(이하, 게이트 패드 및 데이터 패드를 '패드들'로 명명) 또한, 패드들 상에는 배선들을 전기적으로 연결시키기 위하여 복수의 패드들과 접촉하는 연결전극이 형성될 수도 있다. 이때, 상기 패드들은 표시 기판의 가장자리에 형성되고, 표시 기판의 표면으로 노출됨에 따라 외부의 물리적 충격에 취약하다. 이에 따라, 상기 패드에 외부로부터 충격이 가해지면 상기 패드를 구성하는 금속 박막이 리프팅되어 배선들간의 쇼트 불량이 발생하는 문제점이 있다.
이에 본 발명의 기술적 과제는 이러한 종래의 문제점을 해결하기 위한 것으로, 본 발명의 목적은 패드의 리프팅 불량을 감소시키기 위한 표시 기판을 제공하는 것이다.
본 발명의 다른 목적은 상기한 표시 기판의 제조 방법을 제공하는 것이다.
상기한 본 발명의 목적을 실현하기 위하여 실시예에 따라 서로 절연되어 교차하는 게이트 배선들 및 데이터 배선들에 의해 복수의 단위 화소들이 정의되고, 상기 게이트 배선과 상기 데이터 배선의 일단부에는 게이트 패드 및 데이터 패드가 각각 형성된 표시 기판은, 제1 금속패턴, 게이트 절연층, 제1 액티브층, 제2 액티브층, 제2 금속패턴, 패시베이션층 및 화소 전극을 포함한다. 상기 제1 금속 패턴은 상기 게이트 배선, 상기 게이트 패드 및 상기 게이트 배선으로부터 돌출된 게이트 전극을 포함한다. 상기 게이트 절연층은 상기 제1 금속패턴이 형성된 기판 상에 형성된다. 상기 제1 액티브층은 상기 게이트 절연층 상에서 상기 게이트 전극과 중첩된다. 상기 제2 액티브층은 상기 데이터 패드에 대응하여 상기 제1 액티브층과 동일층에 형성된다. 상기 제2 금속패턴은 상기 제1 및 제2 액티브층이 형성된 게이트 절연층 상에 형성되며, 상기 데이터 배선, 상기 제2 액티브층과 중첩되는 상기 데이터 패드, 상기 데이터 배선으로부터 돌출된 소스 전극 및 상기 소스 전극으로부터 소폭 이격된 드레인 전극을 포함한다. 상기 패시베이션층은 상기 제2 금속패턴이 형성된 기판 상에 형성된다. 상기 화소 전극은 상기 패시베이션층 상에 형성된다.
상기한 본 발명의 다른 목적을 실현하기 위하여 실시예에 따라, 서로 절연되어 교차하는 게이트 배선들 및 데이터 배선들에 의해 복수의 단위 화소들이 정의되고, 상기 게이트 배선과 상기 데이터 배선의 일단부에는 게이트 패드 및 데이터 패드가 각각 형성된 표시 기판의 제조 방법은 기판 상에 상기 게이트 배선, 상기 게 이트 패드 및 상기 게이트 배선으로부터 돌출된 게이트 전극을 포함하는 제1 금속패턴을 형성하는 단계와, 상기 제1 금속패턴이 형성된 기판 상에 게이트 절연층을 형성하는 단계와, 상기 게이트 절연층 상에 상기 게이트 전극과 중첩되는 제1 액티브층 및 상기 데이터 패드에 대응하는 제2 액티브층을 형성하는 단계와, 상기 제1 및 제2 액티브층이 형성된 기판 상에 상기 데이터 배선, 상기 제2 액티브층과 중첩되는 상기 데이터 패드, 상기 데이터 배선으로부터 돌출된 소스 전극 및 상기 소스 전극으로부터 소폭 이격된 드레인 전극을 포함하는 제2 금속패턴을 형성하는 단계와, 상기 제2 금속패턴이 형성된 기판 상에 패시베이션층을 형성하는 단계 및 상기 패시베이션층 상에 상기 화소 전극을 형성하는 단계를 포함한다.
이러한 표시 기판 및 이의 제조 방법에 의하면, 데이터 패드 하부에 제2 액티브층을 형성함으로써 데이터 패드의 접착력이 강화되므로, 데이터 패드의 리프팅 불량을 억제할 수 있다.
이하, 첨부한 도면들을 참조하여, 본 발명을 보다 상세하게 설명하고자 한다.
도 1은 본 발명의 실시예에 따른 표시 기판의 평면도이고, 도 2는 도 1의 I-I'선을 따라 절단한 단면도이다.
도 1 및 도 2를 참조하면, 표시 기판(100)은 베이스 기판(110)을 포함하며, 상기 베이스 기판 상에는 제1 방향으로 연장된 게이트 배선(GL)과 상기 제1 방향(x)에 교차하는 제2 방향(y)으로 연장된 데이터 배선(DL)들에 의해 복수의 단위 화소(P)들이 정의된 표시 영역과, 상기 표시 영역을 둘러싸는 주변 영역이 구획된 다.
상기 주변 영역에 형성된 상기 게이트 배선(GL)의 일단부 및 데이터 배선(DL)의 일단부에는 구동 IC 와 상기 배선들(GL,DL)을 연결시키기 위한 게이트 패드(GP) 및 데이터 패드가(DP) 각각 형성된다.
각 단위 화소(P)에는 상기 게이트 배선(GL) 및 데이터 배선(DL)에 연결된 스위칭 소자와(TFT), 상기 스위칭 소자(TFT)로부터 화소 전압을 인가 받는 화소 전극(PE)이 형성된다.
구체적으로, 상기 베이스 기판(110) 상에는 상기 게이트 배선(GL) 및 상기 스위칭 소자(TFT)의 게이트 전극(G)을 포함하는 제1 금속패턴이 형성된다. 상기 제1 금속패턴은 예를들어, 크롬, 알루미늄, 탄탈륨, 몰리브덴, 티타늄, 텅스텐, 구리, 은 등의 금속 또는 이들의 합금 등으로 형성될 수 있으며, 물리적 성질이 다른 두 개 이상의 층으로 형성될 수 있다. 바람직하게는 상기 제1 금속패턴은 크롬으로 이루어진다. 상기 게이트 전극(G)은 상기 게이트 배선(GL)으로부터 돌출되어 형성된다.
상기 제1 금속패턴이 형성된 베이스 기판(110) 상에는 게이트 절연층(120)이 형성된다. 상기 게이트 절연층(120)은 질화 실리콘, 산화 실리콘 등으로 이루어질 수 있으며, 상기 게이트 절연층(120) 내에는 상기 게이트 배선(GL)의 일단부에 형성된 상기 게이트 패드(GP)를 노출시키는 제1 홀(H1)이 형성된다.
상기 게이트 절연층(120) 상에는 상기 게이트 전극(G)에 중첩되는 제1 액티브층(A1) 및 상기 데이터 패드에 대응하는 제2 액티브층(A2)이 형성된다.
상기 제1 및 제2 액티브층(A1,A2)은 동일재질로 동일층에 형성되며, 일례로 비정질 실리콘(Amorphous silicon)으로 이루어진 반도체층(130a) 및 이온 도핑된 비정질 실리콘으로 이루어진 오믹 콘택층(130b)이 적층된 구조로 형성된다.
상기 제1 및 제2 액티브층(A1,A2)이 형성된 베이스 기판(110) 상에는 상기 데이터 배선(DL), 상기 스위칭 소자(TFT)의 소스 전극(S) 및 드레인 전극(D)을 포함하는 제2 금속패턴이 형성된다. 상기 제2 금속패턴은 예를들어, 크롬, 알루미늄, 탄탈륨, 몰리브덴, 티타늄, 텅스텐, 구리, 은 등의 금속 또는 이들의 합금 등으로 형성될 수 있으며, 물리적 성질이 다른 두 개 이상의 층으로 형성될 수 있다.
상기 데이터 배선(DL)의 일단부에 형성된 데이터 패드(DP)는 상기 제2 액티브층(A2)과 중첩된다. 이때, 상기 데이터 패드(DP)는 상기 제2 액티브층(A2)보다 넓은 면적으로 형성될 수도 있고, 상기 제2 액티브층(A2) 보다 좁은 면적으로 형성될 수도 있다.
상기 데이터 패드(DP) 하부에 형성된 제2 액티브층(A2)은 표시 기판(100)의 주변 영역(SA)에 형성된 상기 데이터 패드(DP)를 이루는 금속층이 물리적 충격에 의해 리프팅되는 것을 방지하기 위하여 형성하는 층이다. 상기 데이터 패드(DP)의 하부에 상기 제2 액티브층(A2)을 형성하면, 상기 데이터 패드(DP)와 상기 제2 액티브층(A2)의 접착력에 의해 상기 데이터 패드(DP)의 리프팅 불량이 억제된다. 이에 따라, 후술하는 커버 전극(CE)과의 전기적, 물리적 접촉이 용이하므로 배선들간의 쇼트 불량 및 구동 IC 와의 쇼트 불량을 억제할 수 있다.
상기 소스 전극(S)은 상기 데이터 배선(DL)으로부터 단위 화소(P) 내로 돌출 되며, 상기 제1 액티브층(A1)과 일부 중첩된다. 상기 드레인 전극(D)은 상기 소스 전극(S)으로부터 소정간격 이격되어 형성되며, 상기 제1 액티브층(A1)과 일부 중첩된다.
이때, 상기 소스 전극(S)과 상기 드레인 전극(D)의 이격부에서는 상기 오믹 콘택층(130b)이 식각되어 상기 반도체층(130a)이 노출된다.
상기 스위칭 소자(TFT)가 형성된 베이스 기판(110) 상에는 패시베이션층(140)이 형성된다. 상기 패시베이션층(140)은 질화 실리콘(SiNx) 내지 산화 실리콘(SiOx) 등으로 형성할 수 있으며, 상기 패시베이션층(140) 내에는 상기 드레인 전극(D)의 일단부를 노출시키는 콘택홀(CH)이 형성된다. 또한, 상기 패시베이션층(140) 내에는 상기 제1 홀(H1)이 연장 형성되어 상기 게이트 패드(GP)가 노출된다.
또한, 상기 패시베이션층 내에는, 상기 데이터 패드(DP)를 노출시키는 제2 홀(H2)이 형성된다.
상기 패시베이션층(140) 상에는 상기 단위 화소(P)에 대응하여 화소 전극(PE)이 형성된다. 상기 화소 전극(PE)은 일례로, 투명한 도전성 물질로 이루어진다. 상기 투명한 도전성 물질로는 예를들어, 인듐 틴 옥사이드, 인듐 징크 옥사이드, 비정질 인듐 틴 옥사이드 등을 이용할 수 있다. 상기 화소 전극(PE)은 상기 콘택홀(CH)을 통해 상기 드레인 전극(D)과 접촉하며, 상기 스위칭 소자(TFT)로부터 화소 전압을 인가받는다.
한편, 상기 패시베이션층(140) 상에는 상기 게이트 패드(GP) 및 데이터 패 드(DP)에 대응하여 상기 화소 전극(PE)과 동일 재질로 이루어진 커버 전극(CE)이 더 형성될 수 있다.
상기 커버 전극(CE)은 상기 제1 홀(H1)에서 노출된 게이트 패드(GP) 및 제2 홀(H2)에서 노출된 데이터 패드(DP)의 산화를 방지하거나, 배선들을 서로 전기적으로 연결시키기 위하여 형성될 수 있다. 예를 들어, 상기 커버 전극(CE)은 서로 인접한 패드들과 동시에 접촉하여 상기 패드들에 연결된 배선들을 전기적으로 연결시킨다. 이때, 상기 데이터 패드(DP)들 하부에는 상기 제2 액티브층(A2)이 형성되어 상기 데이터 패드(DP)의 리프팅 불량이 억제되므로 상기 커버 전극(CE)과의 물리적 접촉이 용이해진다. 이에 따라, 배선들 간의 전기적인 쇼트 불량을 억제할 수 있다.
도 3 내지 도 7은 본 발명의 실시예에 따른 표시 기판의 제조 방법을 도시한 공정도들이다.
도 1 및 도 3을 참조하면, 베이스 기판(110) 상에 제1 금속층(미도시)을 형성한다. 상기 제1 금속층은 예를들어, 크롬, 알루미늄, 탄탈륨, 몰리브덴, 티타늄, 텅스텐, 구리, 은 등의 금속 또는 이들의 합금 등으로 형성될 수 있으며, 물리적 성질이 다른 두 개 이상의 층으로 형성될 수 있다. 바람직하게는 상기 제1 금속층은 크롬으로 이루어진다.
이어서, 상기 제1 금속층 상에 제1 포토레지스트막(미도시)을 도포한다. 일례로, 상기 제1 포토레지스트막은 노광된 영역이 현상액에 의해 제거되는 포지티브형 포토레지스트로 이루어진다. 이어서, 광이 투과되는 투광부(2) 및 광이 차단되 는 차광부(4)를 포함하는 제1 마스크(MASK1)를 이용한 포토리소그라피(PHOTOLITHOGRAPHY) 공정으로 상기 제1 포토레지스트막을 패터닝하여 제1 포토레지스트 패턴(PR1)을 형성한다.
다음으로, 상기 제1 포토레지스트 패턴(PR1)을 식각 마스크로 이용한 식각 공정으로 상기 제1 금속층(미도시)을 패터닝하여, 게이트 배선(GL), 상기 게이트 배선(GL)의 일단부에 형성된 게이트 패드(GP) 및 상기 게이트 배선(GL)으로부터 돌출된 게이트 전극(G)을 포함하는 제1 금속패턴을 형성한다.
이때, 상기 제1 금속패턴을 형성하는 식각 공정은 일례로, 습식 식각 공정으로 진행된다. 또한, 상기 제1 금속패턴을 형성하는 식각 공정이 종료하면 상기 제1 금속패턴 상에 잔류하는 제1 포토레지스트 패턴(PR1)을 스트립 용액을 이용하여 제거한다.
도 1 및 도 4를 참조하면, 상기 제1 금속패턴이 형성된 베이스 기판(110) 상에 화학 기상 증착 방법을 이용하여 게이트 절연층(120), 반도체층(130a) 및 오믹 콘택층(130b)을 연속적으로 형성한다. 일례로, 상기 게이트 절연층(120)은 질화 실리콘 내지는 산화 실리콘으로 이루어진다. 상기 반도체층(130a)은 비정질 실리콘으로 이루어진다. 상기 오믹 콘택층(130b)은 이온 도핑된 비정질 실리콘으로 이루어진다.
이어서, 상기 오믹 콘택층(130b) 상에 제2 포토레지스트막(미도시)을 도포하고, 제2 마스크(MASK2)를 이용한 포토리소그라피 공정으로 상기 제2 포토레지스트막을 패터닝하여 제2 포토레지스트 패턴(PR2)을 형성한다. 다음으로, 상기 제2 포 토레지스트 패턴(PR2)을 식각 마스크로 이용한 식각 공정으로 상기 오믹 콘택층(130b) 및 상기 반도체층(130a)을 동시에 패터닝하여 상기 게이트 전극(G)과 중첩되는 제1 액티브층(A1) 및 후술하는 데이터 패드(DP)에 대응하여 제2 액티브층(A2)을 형성한다.
상기 제2 액티브층(A2)은 후술하는 데이터 패드(DP)를 이루는 금속층이 베이스 기판(110)으로부터 리프팅되는 것을 방지하기 위한 버퍼층이다. 즉, 상기 데이터 패드(CP)를 이루는 금속층은 상기 제2 액티브층(A2)과의 접착력이 우수하므로, 상기 데이터 패드(DP)의 하부에 제2 액티브층(A2)을 형성함으로써 데이터 패드(DP)를 이루는 금속층의 리프팅을 억제할 수 있다.
상기 제1 및 제2 액티브층(A1,A2)을 형성하는 식각 공정은 건식 식각으로 진행되는 것이 바람직하다. 상기 제1 및 제2 액티브층(A1,A2)을 형성하는 식각 공정이 종료하면 상기 제1 및 제2 액티브층(A1,A2) 상에 잔류하는 제2 포토레지스트 패턴(PR2)을 스트립 용액으로 제거한다.
도 1 및 도 5를 참조하면, 상기 제1 및 제2 액티브층(A1,A2)이 형성된 베이스 기판(110) 상에 제2 금속층(미도시)을 형성한다. 상기 제2 금속층은 예를들어, 크롬, 알루미늄, 탄탈륨, 몰리브덴, 티타늄, 텅스텐, 구리, 은 등의 금속 또는 이들의 합금 등으로 형성될 수 있으며, 물리적 성질이 다른 두 개 이상의 층으로 형성될 수 있다.
이어서, 상기 제2 금속층 상에 제3 포토레지스트막(미도시)을 도포하고, 제3 마스크(MASK3)를 이용한 포토리소그라피 공정으로 상기 제3 포토레지스트막을 패터 닝하여 제3 포토레지스트 패턴(PR3)을 형성한다. 다음으로, 상기 제3 포토레지스트 패턴(PR3)을 식각 마스크로 이용한 식각 공정으로 상기 제2 금속층을 패터닝하여 데이터 배선(DL), 소스 전극(S) 및 드레인 전극(D)을 포함하는 제2 금속패턴을 형성한다.
이때, 상기 데이터 배선(DL)의 일단부에 형성된 데이터 패드(DP)는 상기 제2 액티브층(A2)과 중첩된다. 이에 따라, 상기 데이터 패드(DP)의 베이스 기판(110)에 대한 접착력이 강화되므로, 외부의 물리적 충격에도 상기 데이터 패드(DP)의 리프팅 발생이 억제된다. 따라서, 데이터 패드(DP)의 안정성이 향상되며 데이터 배선(DL)들 간의 쇼트 불량 내지는 구동 IC 와의 접촉 불량을 억제할 수 있다.
다음으로, 상기 소스 전극(S)과 상기 드레인 전극(D)의 이격부에서 노출된 상기 오믹 콘택층(130b)을 식각한다. 상기 오믹 콘택층(130b)의 식각은 건식식각으로 진행되는 것이 바람직하다.
이에 따라, 게이트 전극(G), 제1 액티브층(A1), 소스 전극(S) 및 드레인 전극(D)을 포함하는 스위칭 소자(TFT)가 형성된다.
상기 오믹 콘택층(130b)의 식각 공정이 종료하면 상기 스위칭 소자(TFT) 상에 잔류하는 상기 제3 포토레지스트 패턴(PR3)을 스트립 용액으로 제거한다.
도 1 및 도 6을 참조하면, 상기 스위칭 소자(TFT)가 형성된 베이스 기판(110) 상에 화학 기상 증착 방법을 이용하여 패시베이션층(140)을 형성한다. 상기 패시베이션층(140)은 일례로, 질화 실리콘 내지는 산화 실리콘으로 형성할 수 있다.
이어서, 상기 패시베이션층(140) 상에 제4 포토레지스트막(미도시)을 도포하고, 제4 마스크(MASK4)를 이용한 포토리소그라피 공정으로 제4 포토레지스트 패턴(PR4)을 형성한다.
다음으로, 상기 제4 포토레지스트 패턴(PR4)을 식각 마스크로 이용한 식각 공정으로 상기 패시베이션층(140)을 식각하여 상기 드레인 전극(D)의 일단부를 노출시키는 콘택홀(CH)을 형성한다. 또한, 상기 콘택홀을 형성하는 식각 공정 시, 식각률을 조절하여 상기 게이트 패드(DP)에 대응하는 패시베이션층(140) 뿐 만 아니라 게이트 절연층(120)까지 식각한다. 이에 따라, 상기 게이트 절연층(120) 및 상기 패시베이션층(140) 내에는 동일한 위치에 제1 홀(H1)이 형성되어 상기 게이트 패드(GP)를 노출시킨다. 또한, 상기 콘택홀(CH)을 형성하는 식각 공정 시, 상기 데이터 패드(DP)를 노출시키는 제2 홀(H2)을 형성한다.
이어서, 상기 패시베이션층(140) 상에 형성된 상기 제4 포토레지스트 패턴(PR4)을 스트립 용액으로 제거한다.
도 1 및 도 7을 참조하면, 상기 콘택홀(CH), 상기 제1 및 제2 홀(H1,H2)이 형성된 패시베이션층(140) 상에 투명한 도전성 물질로 이루어진 투명 전극층(미도시)을 형성한다. 상기 투명 전극층은 일례로, 인듐 틴 옥사이드, 인듐 징크 옥사이드, 비정질 인듐 틴 옥사이드 등으로 형성할 수 있으며 스퍼터링 방법으로 증착한다.
이어서, 상기 투명 전극층 상에 제5 포토레지스트막(미도시)을 도포하고 제5 마스크(MASK5)를 이용한 포토리소그라피 공정으로 상기 제5 포토레지스트막을 패터 닝하여 제5 포토레지스트 패턴(PR5)을 형성한다. 다음으로, 상기 제5 포토레지스트 패턴(PR5)을 식각마스크로 이용한 식각 공정으로 상기 투명 전극층을 식각하여 상기 단위 화소(P)에 대응하는 화소 전극(PE)을 형성한다.
상기 화소 전극(PE)은 상기 콘택홀(CH)을 통해 상기 드레인 전극(D)과 접촉하며 상기 스위칭 소자(TFT)로부터 화소 전압을 인가받는다.
한편 상기 화소 전극(PE) 형성 시, 상기 투명 전극층을 식각하여 상기 게이트 패드(GP) 및 데이트 패드(DP)와 중첩되는 커버 전극(CE)도 형성한다. 상기 커버 전극은 복수의 패드들과 접촉하여 복수의 배선들을 전기적으로 연결시킬 수 있다. 또한, 상기 커버 전극(CE)은 생략될 수도 있다.
이어서, 상기 화소 전극(PE) 상에 잔류하는 상기 제5 포토레지스트 패턴(PR5)을 스트립 용액으로 제거한다. 이에 따라, 본 발명의 실시예에 따른 표시 기판(100)이 완성된다.
이상에서 설명한 바와 같이, 본 발명에 따르면 데이터 패드의 하부에 제2 액티브층을 형성함으로써 데이터 패드의 접착력이 강화되어 데이터 패드의 리프팅 불량을 억제할 수 있다. 이에 따라, 배선 간의 쇼트 불량 내지는 구동 IC 와의 접촉 불량을 감소시킬 수 있다. 또한, 데이터 패드 하부에 형성되는 제2 액티브층은 스위칭 소자의 제1 액티브층과 동시에 형성되므로 종래의 5 마스크 공정에서 추가 공정 없이 데이터 패드의 안정성을 향상시킬 수 있다.
이상에서는 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업 자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (8)

  1. 서로 절연되어 교차하는 게이트 배선들 및 데이터 배선들에 의해 복수의 단위 화소들이 정의되고, 상기 게이트 배선과 상기 데이터 배선의 일단부에는 게이트 패드 및 데이터 패드가 각각 형성된 표시 기판에 있어서,
    상기 게이트 배선, 상기 게이트 패드 및 상기 게이트 배선으로부터 돌출된 게이트 전극을 포함하는 제1 금속패턴;
    상기 제1 금속패턴이 형성된 기판 상에 형성된 게이트 절연층;
    상기 게이트 절연층 상에서 상기 게이트 전극과 중첩되는 제1 액티브층;
    상기 데이터 패드에 대응하여 상기 제1 액티브층과 동일층에 형성된 제2 액티브층;
    상기 제1 및 제2 액티브층이 형성된 게이트 절연층 상에 형성되며 상기 데이터 배선, 상기 제2 액티브층과 중첩되는 상기 데이터 패드, 상기 데이터 배선으로부터 돌출된 소스 전극 및 상기 소스 전극으로부터 소폭 이격된 드레인 전극을 포함하는 제2 금속패턴;
    상기 제2 금속패턴이 형성된 기판 상에 형성된 패시베이션층; 및
    상기 패시베이션층 상에 형성된 화소 전극을 포함하는 표시 기판.
  2. 제1항에 있어서, 상기 제1 및 제2 액티브층은 반도체층 및 오믹 콘택층이 적층된 구조인 것을 특징으로 하는 표시 기판.
  3. 제1항에 있어서, 상기 패시베이션층에는 상기 드레인 전극을 노출시킴으로써 상기 화소 전극과 상기 드레인 전극을 접촉시키는 콘택홀과, 상기 게이트 패드를 노출시키는 제1 홀 및 상기 데이터 패드를 노출시키는 제2 홀이 형성된 것을 특징으로 하는 표시 기판.
  4. 제3항에 있어서, 상기 화소 전극과 동일 재질로 형성되며, 상기 제1 홀에서 노출된 상기 게이트 패드를 커버하는 제1 전극 및 상기 제2 홀에서 노출된 상기 데이터 패드를 커버하는 제2 전극을 더 포함하는 것을 특징으로 하는 표시 기판.
  5. 서로 절연되어 교차하는 게이트 배선들 및 데이터 배선들에 의해 복수의 단위 화소들이 정의되고, 상기 게이트 배선과 상기 데이터 배선의 일단부에는 게이트 패드 및 데이터 패드가 각각 형성된 표시 기판의 제조 방법에 있어서,
    기판 상에 상기 게이트 배선, 상기 게이트 패드 및 상기 게이트 배선으로부터 돌출된 게이트 전극을 포함하는 제1 금속패턴을 형성하는 단계;
    상기 제1 금속패턴이 형성된 기판 상에 게이트 절연층을 형성하는 단계;
    상기 게이트 절연층 상에 상기 게이트 전극과 중첩되는 제1 액티브층 및 상기 데이터 패드에 대응하는 제2 액티브층을 형성하는 단계;
    상기 제1 및 제2 액티브층이 형성된 기판 상에 상기 데이터 배선, 상기 제2 액티브층과 중첩되는 상기 데이터 패드, 상기 데이터 배선으로부터 돌출된 소스 전 극 및 상기 소스 전극으로부터 소폭 이격된 드레인 전극을 포함하는 제2 금속패턴을 형성하는 단계;
    상기 제2 금속패턴이 형성된 기판 상에 패시베이션층을 형성하는 단계; 및
    상기 패시베이션층 상에 상기 화소 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 표시 기판의 제조 방법.
  6. 제5항에 있어서, 상기 패시베이션층을 패터닝하여 상기 드레인 전극과 상기 화소 전극을 접촉시키기 위한 콘택홀, 상기 게이트 패드를 노출시키는 제1 홀 및 상기 데이터 패드를 노출시키는 제2 홀을 형성하는 단계를 더 포함하는 것을 특징으로 하는 표시 기판의 제조 방법.
  7. 제6항에 있어서, 상기 화소 전극을 형성하는 단계는, 상기 화소 전극과 동일 재질로 상기 제1 홀에서 노출된 상기 게이트 패드를 커버하는 제1 전극 및 상기 제2 홀에서 노출된 상기 데이터 패드를 커버하는 제2 전극을 형성하는 단계를 더 포함하는 것을 특징으로 하는 표시 기판의 제조 방법.
  8. 제4항에 있어서, 상기 제1 및 제2 액티브층은 반도체층 및 오믹 콘택층이 적층된 구조인 것을 특징으로 하는 표시 기판의 제조 방법.
KR1020060108114A 2006-11-03 2006-11-03 표시 기판 및 이의 제조 방법 KR20080040319A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060108114A KR20080040319A (ko) 2006-11-03 2006-11-03 표시 기판 및 이의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060108114A KR20080040319A (ko) 2006-11-03 2006-11-03 표시 기판 및 이의 제조 방법

Publications (1)

Publication Number Publication Date
KR20080040319A true KR20080040319A (ko) 2008-05-08

Family

ID=39648012

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060108114A KR20080040319A (ko) 2006-11-03 2006-11-03 표시 기판 및 이의 제조 방법

Country Status (1)

Country Link
KR (1) KR20080040319A (ko)

Similar Documents

Publication Publication Date Title
KR101434452B1 (ko) 표시장치용 어레이 기판 및 그의 제조방법
US7649581B2 (en) Array substrate of an LCD comprising first and second gate insulating layers and method of fabricating the same
JP3763381B2 (ja) 液晶表示装置の製造方法
US9524992B2 (en) Thin film transistor array panel and manufacturing method thereof
KR101201972B1 (ko) 박막 트랜지스터 어레이 기판 및 이의 제조 방법
US20090224257A1 (en) Thin film transistor panel and manufacturing method of the same
KR20030082651A (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR101319301B1 (ko) 액정표시장치 및 그 제조방법
CN106997892B (zh) 显示装置以及该显示装置的制造方法
KR20110008639A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
US9741861B2 (en) Display device and method for manufacturing the same
US8283670B2 (en) Liquid crystal display panel and fabricating method thereof
KR101087398B1 (ko) 액정표시장치의 패드 구조 및 그 제조방법
KR20050035660A (ko) 액정표시패널 및 그 제조 방법
KR20090078527A (ko) 표시 기판
KR20020080559A (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR100303443B1 (ko) 액정표시장치용박막트랜지스터기판및그제조방법
KR20080074356A (ko) 표시 기판 및 이의 제조 방법
KR20060028519A (ko) 박막트랜지스터 표시판 및 그 제조 방법
KR102066136B1 (ko) 액정 디스플레이 장치와 이의 제조방법
KR20090065645A (ko) 평판표시장치 및 이의 제조 방법
KR20080040319A (ko) 표시 기판 및 이의 제조 방법
KR100870009B1 (ko) 배선의 접촉부 및 그 제조 방법과 이를 포함하는 박막트랜지스터 어레이 기판 및 그 제조 방법
KR20020071233A (ko) 액정표시소자 및 그 제조방법
KR20080005767A (ko) 박막트랜지스터 기판 및 그 제조방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination