KR20080038635A - 코드 분할 다중 접속 방식 이동통신 시스템에서 동기 코드특성을 이용한 초기 셀 탐색 방법 및 장치 - Google Patents

Abstract

본 발명은 코드 분할 다중 접속 방식 이동통신 시스템에서 동기 코드 특성을 이용한 초기 셀 탐색 방법 및 장치에 대한 것이다. 본 발명에 따르면 동기 코드의 일정 길이 부분만을 이용하여 수신 신호와 상관관계를 구하여 소정 개수의 후보 코드를 선정하고, 이후 선정된 후보 코드의 전체 길이를 이용하여 정확한 동기 코드 및 타이밍 동기를 획득함으로써, 초기 셀 탐색에 있어 동기 추정의 정확도를 유지하면서도 연산량을 저감시킬 수 있다.

CDMA, TDD-LCR, 초기 셀 탐색, 동기 코드 길이, 타이밍 동기

Description

코드 분할 다중 접속 방식 이동통신 시스템에서 동기 코드 특성을 이용한 초기 셀 탐색 방법 및 장치{Method And Apparatus For Initial Cell Search Using A Character Of Synchronization Code In CDMA Mobile Communications System}

도 1은 전체적인 초기 셀 탐색 과정을 설명하기 위한 순서도.

도 2는 TDD-LCR에서의 서브 프레임 구조를 도시한 도면.

도 3은 길이 64칩인 SYNC_DL 코드를 이용한 상관값을 도시한 그래프.

도 4는 길이 32칩인 SYNC_DL 코드를 이용한 상관값을 도시한 그래프.

도 5는 본 발명의 일 실시형태에 따른 초기 셀 탐색 방법을 설명하기 위한 순서도.

도 6은 본 발명의 일 실시형태에 따른 초기 셀 탐색 방법 중 후보 코드를 선정하는 방법을 설명하기 위한 도면.

도 7은 본 발명의 일 실시형태에 따른 초기 셀 탐색 방법 중 수신 신호에 이용된 SYNC_DL 코드 및 타이밍 동기를 추정하는 방법을 설명하기 위한 도면.

도 8은 본 발명의 일 실시형태에 따른 초기 셀 탐색 장치의 특징 구성을 도시한 도면.

본 발명은 코드 분할 다중 접속(CDMA) 방식 이동통신 기술에 대한 것으로서, 특히 동기 코드 특성을 이용한 초기 셀 탐색 방법 및 장치에 관한 것이다.

TD-SCDMA 시스템에서 단말기의 셀 탐색 과정은 다음의 4단계로 이루어질 수 있으며, 이를 통하여 하향링크 동기 코드(SYNC_DL), 기본 미드앰블(Basic Midamble) 코드, 스크램블링(Scrambling) 코드, 프레임 동기, BCH 정보 및 칩 타이밍(Chip timing) 정보 등을 획득할 수 있다.

도 1은 전체적인 초기 셀 탐색 과정을 설명하기 위한 순서도이다.

먼저, 단계 1은 단말기가 하향링크 파일럿 시간 슬롯(이하 "DwPTS"라 함)를 탐색하는 단계이다. 단말기는 탐색하고자 하는 셀(Cell) 정보를 모르는 상태에서 32가지의 가능한 하향링크 동기 코드(SYNC_DL)를 이용하여 탐색하고자 하는 셀(Cell)에서 사용된 하향링크 동기 코드(SYNC_DL)를 찾고, DwPTS에 타이밍 동기를 맞춘다.

그 후, 단계 2는 스크램블링 코드 및 미드엠블 코드를 식별하는 단계로서, 단계 1에서 찾은 DwPTS의 하향링크 동기 코드(SYNC_DL)는 4개의 기본 미드엠블(basic midamble)을 갖는 하나의 코드 그룹에 해당하므로 단말기는 4개의 기본 미드엠블 중 시행착오(try and error) 방법으로 셀 내에서 사용된 기본 미드엠블을 찾을 수 있다. 또한, 기본 미드엠블은 스크램블링 코드와 연관되어 있으므로 스크램블링 코드를 찾을 수 있다.

단계 3은 다중 프레임 동기화를 수행하는 단계이다. 즉, 단말기는 P_CCPCH 미드엠블에 대한 DwPTS의 QPSK 위상변조로부터 BCH 다중 프레임의 MIB를 찾는다.

마지막으로 단계 4는 상술한 단계 1 내지 3을 통해 획득된 정보를 통해 방송 채널(BCH)의 정보를 판독하는 단계이다.

도 1과 관련하여 상술한 과정 중 단계 1에서 전체 서브 프레임 동안 수신 신호를 32가지의 하향링크 동기 코드(SYNC_DL) 모두와 상관연산을 수행하여 상관값을 구하여 이들 중 최대값을 취하면 연산에 있어 많은 반복 횟수와 많은 계산량을 요구하게 된다.

구체적으로, 3GPP TDD LCR 시스템의 초기 셀 탐색 방법에서는 수신된 신호와 하향링크 동기 코드(SYNC_DL)간에 상관관계(correlation)가 가장 큰 값을 이용하여 셀 동기를 추정한다. 그러나, 다중 경로 페이딩 채널의 영향으로 인하여 상관관계의 값은 신뢰할 수 없게 된다. 이를 감쇄하기 위하여 일반적으로 상관기(correlator) 혹은 정합 여파기(matched filter) 출력들을 여러 서브 프레임에 걸쳐 누적한 뒤에 평균을 취하여 최대값을 추적하는 방식을 사용하고 있다. 하지만, 이 방식은 한 서브 프레임의 길이(6400chip)·오버샘플(n)·하향링크 동기 코드의 개수(32)만큼의 메모리가 필요하게 된다.

이를 해결하기 위한 방법으로 한 서브 프레임당 가장 상관 관계가 큰 값만 저장하고, 여러 서브 프레임 동안 가장 빈도수가 높은 코드와 동기 지점을 추적하는 방식과, 한 서브 프레임을 여러 개의 영역으로 나누어 상관관계를 취하는 기법을 적용하는 방식 등이 제안되어 있다.

다만, 이러한 방식들 역시 검출 성능과 요구되는 메모리의 용량, 그리고 연 산량에 있어 만족할만한 성능을 보이지 못하고 있어, 이와 같이 초기 셀 탐색 과정에 있어 수신 신호에 이용된 동기 코드 및 타이밍 정보를 획득하기 위해 높은 검출 성능을 가지면서도 요구되는 메모리 용량 및 연산량을 감소시키기 위한 기술이 요구되고 있다.

상술한 바와 같은 문제점을 해결하기 위한 본 발명의 목적은 동기 코드의 특징을 이용하여 적은 연산량으로, 높은 검출 성능을 가지고 수신 신호에 이용된 동기 코드 및 타이밍 동기를 획득하는 방법을 제공하는 데 있다.

상술한 바와 같은 목적을 달성하기 위한 본 발명의 일 실시형태에 따른 초기 셀 탐색 방법은 동기 코드 세트 중 각각의 동기 코드의 일부인 소정 길이 부분과 수신 신호와의 상관값들의 크기에 따라 적어도 하나의 후보 코드를 선정하는 단계; 및 상기 수신 신호와, 선정된 상기 적어도 하나의 후보 코드의 전체 길이 부분과의 상관값에 따라 상기 수신 신호에 이용된 동기 코드 및 타이밍 동기를 획득하는 단계를 포함하는 것을 특징으로 한다.

이 경우, 상기 소정 길이는 각 동기 코드의 상기 소정 길이 부분 간의 상관값이 자기 상관인 경우와 상호 상관인 경우의 차이가 미리 설정된 임계치 이상을 가지도록 설정될 수 있으며, 상기 후보 코드 선정 단계는, 하나의 서브 프레임 동안 상기 동기 코드의 상기 소정 길이 부분을 이용하여 연산된 상기 상관값들을 H 개의 서브 프레임 동안 합산하는 단계; 및 합산된 상기 상관값들 중 큰 값 순서로 N 개의 후보 코드 인덱스를 선정하는 단계를 포함할 수 있다.

또한, 상기 후보 코드 선정 단계는, 하나의 서브 프레임 동안 상기 동기 코드의 상기 소정 길이 부분을 이용하여 연산된 상기 상관값들 중 최대값을 H 개의 서브 프레임 동안 저장하는 단계; 및 저장된 상기 최대값들 중 빈도수가 높은 순서로 N 개의 후보 코드 인덱스를 선정하는 단계를 포함할 수도, 상기 후보 코드 선정 단계는, 하나의 서브 프레임을 복수개의 영역으로 나누어 각각의 상기 영역들에서 상기 동기 코드의 상기 소정 길이 부분을 이용하여 연산된 상기 상관값들 중 최대값을 H 개의 서브 프레임 동안 저장하는 단계; 및 저장된 상기 최대값들 중 빈도수가 높은 순서로 N 개의 후보 코드 인덱스를 선정하는 단계를 포함할 수도 있다.

또한, 상기 수신 신호에 이용된 동기 코드는, 하나의 서브 프레임 동안 각각의 상기 후보 코드 전체 길이를 이용하여 연산된 상기 상관값들을 G 개의 서브 프레임 동안 합산하는 단계; 및 합산된 상기 상관값들을 중 최대값을 나타내는 후보 코드를 상기 수신 신호에 이용된 동기 코드로 선택하는 단계에 의해 획득될 수도, 하나의 서브 프레임 동안 각각의 상기 후보 코드 전체 길이를 이용하여 연산된 상기 상관값들 중 최대값을 G 개의 서브 프레임 동안 저장하는 단계; 및 저장된 상기 상관값들을 중 가장 높은 빈도수로 저장된 후보 코드를 상기 수신 신호에 이용된 동기 코드로 선택하는 단계에 의해 획득될 수도 있으며, 이와 달리 하나의 서브 프레임을 복수개의 영역으로 나누어, 각각의 상기 영역들에서 상기 동기 코드 전체 길이를 이용하여 연산된 상기 상관값들 중 최대값을 G 개의 서브 프레임 동안 저장하는 단계; 및 저장된 상기 상관값들 중 가장 높은 빈도수로 저장된 후보 코드를 상기 수신 신호에 이용된 동기 코드로 선택하는 단계에 의해 획득될 수도 있다.

또한, 상기 타이밍 동기는, 매 서브 프레임마다 각각의 상기 후보 코드에 대하여 상기 후보 코드 전체 길이를 이용하여 연산된 상관값들의 최대값이 나타나는 타이밍 인덱스를 저장하는 단계; 및 상기 수신 신호에 이용된 동기 코드로서 선택된 후보 코드에 대하여 저장된 상기 타이밍 인덱스 중 저장 빈도수가 가장 높은 타이밍 인덱스를 상기 수신 신호의 타이밍 동기로서 선정하는 단계에 의해 획득될 수 있으며, 상기 동기 코드 및 타이밍 동기 획득 단계에서, 상기 G 개의 서브 프레임 동안 합산된 상관값들 중 상기 최대값과 두 번째로 큰 값 사이의 차이가 미리 설정된 임계치 이상인 경우, 상기 최대값을 나타내는 동기 코드를 상기 수신 신호에 이용된 동기 코드로서 선택하거나, 이와 달리 상기 G 개의 서브 프레임 동안 합산된 상관값들 중 상기 최대값과 두 번째로 큰 값 사이의 차이가 미리 설정된 임계치 이상이 아닌 경우라도 상기 G 개의 서브 프레임 동안 합산된 상기 상관값들 중 상기 최대값을 나타내는 동기 코드를 상기 수신 신호에 이용된 동기 코드로서 선택할 수도 있다.

아울러, 각각의 상기 동기 코드는 64칩 길이를 가지며, 상기 소정 길이는 32칩이고, 상기 동기 코드의 소정 길이 부분은 상기 동기 코드의 전반부 32칩 부분일 수 있으며, 선정된 상기 N 개의 후보 코드의 수는 4 개일 수도 있다.

본 발명의 다른 일 실시형태에 따른 수신 신호에 이용된 동기 코드 획득 방법은, 상기 동기 코드 세트 중 각각의 동기 코드의 소정 길이 부분과 상기 수신 신호와의 상관값들의 크기에 따라 후보 코드를 선정하는 단계; 및 상기 수신 신호를 선정된 상기 후보 코드의 전체 길이 부분과의 상관값의 크기에 따라 상기 수신 신호에 이용된 동기 코드를 획득하는 단계를 포함하는 것을 특징으로 한다.

또한, 본 발명의 또 다른 일 실시형태에 따른 타이밍 동기 획득 방법은 동기 코드 세트 중 각각의 동기 코드의 소정 길이 부분과 수신 신호와의 상관값들의 크기에 따라 후보 코드를 선정하는 단계; 및 상기 수신 신호를 선정된 상기 후보 코드의 전체 길이 부분과의 상관값들 중 최대값이 나타나는 위치를 타이밍 동기로서 획득하는 단계를 포함하는 것을 특징으로 한다.

마지막으로 본 발명의 또 다른 일 실시형태에 따른 초기 셀 검색 장치는 동기 코드 세트 중 각각의 동기 코드의 소정 길이 부분과 수신 신호와의 상관값들의 크기에 따라 후보 코드를 선정하는 후보 코드 선정 모듈; 및 상기 수신 신호를 상기 후보 코드 선정 모듈에 의해 선정된 상기 후보 코드의 전체 길이 부분과의 상관값에 따라 상기 수신 신호에 이용된 동기 코드 및 타이밍 동기를 획득하는 동기 코드 및 타이밍 동기 획득 모듈을 포함하는 것을 특징으로 한다.

이하, 본 발명에 따른 바람직한 실시 형태를 첨부된 도면을 참조하여 상세하게 설명한다. 첨부된 도면과 함께 이하에 개시될 상세한 설명은 본 발명의 예시적인 실시형태를 설명하고자 하는 것이며, 본 발명이 실시될 수 있는 유일한 실시형태를 나타내고자 하는 것이 아니다.

이하의 상세한 설명은 본 발명의 완전한 이해를 제공하기 위해서 구체적 세부사항을 포함한다. 그러나, 당업자는 본 발명이 이러한 구체적 세부사항 없이도 실시될 수 있음을 안다. 몇몇 경우, 본 발명의 개념이 모호해지는 것을 피하기 위 하여 공지의 구조 및 장치는 생략되거나, 각 구조 및 장치의 핵심기능을 중심으로 한 블록도 형식으로 도시된다. 또한, 본 명세서 전체에서 동일한 구성요소에 대해서는 동일한 도면 부호를 사용하여 설명한다.

본 발명은 초기 셀 탐색 방법 및 장치에 관한 것으로, 특히 상기 도 1의 단계 1과 같이 DwPTS 탐색 과정 즉, 하향링크 동기코드(SYNC_DL)를 추정하고, 이에 따라 타이밍 동기를 획득하는 방법에 관한 것이다. 본 발명은 상술한 바와 같이 도 1의 단계 1에서 서브프레임과 32가지의 온전한 하향링크 동기 코드(SYNC_DL)의 상관관계를 모두 구하여 최대값을 취하게 되면 발생할 수 있는 연산에 있어 과다한 반복 횟수와 많은 제거할 수 있도록 하기 위한 방법을 제안한다. 본 발명의 일 실시형태에서는 동기 코드의 전체 길이가 아닌 일부 길이의 코드와의 연산을 통해 32가지의 하향링크 동기 코드(SYNC_DL) 중 후보군을 선택한 다음, 선택된 하향링크 동기 코드(SYNC_DL)에 대해서만 전체 길이를 이용하여 코드 및 타이밍 추정을 함으로써 계산량을 감소시키는 방법을 제안한다. 이를 위해 일반적인 동기 코드 추정과 타이밍 동기 획득을 위해 사용되는 다양한 방법들의 특징과 장단점을 통해 본 발명에 따른 초기 셀 탐색 방법을 구체적으로 설명하기로 한다.

먼저, 일반적인 하나의 서브 프레임 내에서 상관값의 최대값을 이용한 방법에 대해 설명한다.

이 방법은 하나의 서브 프레임 내에서 수신되는 신호와 셀에서 이용할 수 있는 하향링크 동기코드(SYNC_DL)와의 상관관계를 모두 구하여 최대값을 찾는다. 이때 수신 동기가 이뤄지게 된다. 이와 같이 수신되는 하나의 서브 프레임에서 상관 관계를 구하여 최대값을 찾아내는 방법은 그 구현 방법이 쉽다. 그러나 낮은 SNR과 다중 경로 페이딩 채널환경 하에서는 수신되는 신호의 레벨의 변화가 빠르게 되므로 상관관계의 신뢰도가 낮을 수 있다. 더욱이 수신 신호의 샘플링을 적게 하였을 경우 타이밍 에러는 더욱 커질 수 있다.

다음으로, 상관연산 값들을 여러 서브 프레임에 걸쳐 누적하여 평균을 이용하는 방법에 대해 설명하면 다음과 같다.

이 방법에 따르면 수신되는 신호와 셀에서 이용할 수 있는 모든 하향링크 동기코드(SYNC_DL)와의 상관관계를 구하여 여러 서브 프레임에 걸쳐 누적시킨 뒤 평균을 취한다. 평균값 중에 제일 큰 값을 찾으면 이때 수신 동기가 이뤄지게 된다.이와 같은 방식에 따르면, 페이딩 영향에 의한 수신 신호의 레벨 변화량을 경감시켜 신뢰도가 높은 타이밍 상관관계를 구할 수 있다.

그러나 여러 서브 프레임에 걸쳐 수신되는 각 서브 프레임마다 32개 코드에 대해 상관관계를 모두 저장하고 있어야 하므로 메모리의 증가를 가져온다. 더욱이 수신 신호를 오버 샘플링 하였을 경우에 최대의 상관 관계를 순차적으로 찾아내는 비교기를 구현하였을 경우, "6400·32·오버샘플링 비율" 만큼 비교 및 저장을 반복해야 하는 부담을 가지게 된다. 또한 서브 프레임의 수를 무한히 할 수 없으므로 일정한 수만큼 제한하게 된다면, 이로 인하여 노이즈에 의해 심하게 잘못된 상관관계의 오류 값이 누적되어 평균을 취하게 되어 성능 저하의 원인이 될 수 있다.

다음으로, 여러 서브 프레임 동안 가장 빈도수가 높은 코드와 동기 지점을 추적하는 방법에 대해 설명한다.

여러 서브 프레임에 걸쳐 판단되는 확률을 살펴 보았을 때 수신 신호에 이용된 코드와 동일한 코드가 상관값이 최대인 빈도 수가 높아진다. 이러한 발생 빈도를 이용하여 오류 상관값들을 제거하고 남은 유력한 타이밍 후보를 가지고 평균을 취한다. 이럴 경우 만족한 타이밍 동기를 획득하게 된다.

이 방법에 따르면, 하나의 서브 프레임 동안 상관관계 값이 가장 큰 코드의 인덱스와 상관관계 값만 저장하게 되면, 한 서브 프레임당 필요한 메모리 크기는 현저하게 줄어들게 된다.

그러나 여러 서브 프레임 동안 빈도수가 높은 코드와 동기 지점을 추적하기 위해서는 많은 서브 프레임을 관찰하여야 하며, 적은 서브 프레임을 관찰할 경우 정확도가 떨어지게 된다. 또한 채널 환경이 안 좋을 경우, 정확한 하향링크 동기 코드를 찾지 못하여, 더 많은 서브 프레임을 관찰하여야 하고, 그렇지 못할 경우 정확도는 현저하게 떨어지게 된다.

마지막으로, 한 서브 프레임을 여러 개의 영역으로 나누어 상관관계의 최대값을 이용하는 방법에 대해 설명한다.

하나의 서브 프레임을 여러 개의 영역으로 나누고, 각각의 영역에서의 상관관계를 구하여 최대값을 구하고, 여러 서브 프레임 동안 각 영역별 최대값을 더하여, 가장 큰 값을 갖는 코드와 영역을 선택한다. 최종 선택된 영역에서 최대값의 빈도수가 가장 많은 지점을 동기가 맞는 지점으로 선택한다.

이 방법에 따르면, 여러 서브 프레임 동안 영역별 상관관계 최대값을 합산하기 때문에, 한 서브 프레임에서 모든 상관값을 가지고 있어야 하는 방식에 비해, 영역 개수만큼의 상관값만 저장하면 되므로 메모리의 증가를 막을 수 있다. 또한 한 서브 프레임 동안 하나의 최대 상관값만 가지고 있는 방식보다, 적은 프레임만으로도 높은 신뢰도를 갖는 초기 동기를 획득하게 된다.

그러나 32가지의 SYNC_DL 코드 전체의 상관관계 최대값을 구하여야 하기 때문에 여전히 많은 계산량을 요구하게 된다.

따라서, 본 발명은 서브 프레임 중 DwPTS에 위치한 동기 코드(SYNC_DL 코드)들의 특성을 이용하여 동기 코드 중 일부의 특정 길이만을 이용하여 상관관계를 구함으로써 초기 셀 검색에서의 연산량을 감소시키는 방법을 제안하고자 한다. 이를 위해 구체적 예로서 TDD-LCR에서의 서브 프레임 구조와 이중 DwPTS에 포함된 동기 코드의 특성에 대해 살펴보면 다음과 같다.

도 2는 TDD-LCR에서의 서브 프레임 구조를 도시한 도면이다.

3GPP TDD LCR 시스템에서 하향링크의 동기 코드 SYNC_DL은 도 2에 도시된 바와 같이 첫 번째 시간 슬롯 다음에 있는 DwPTS에 위치한다. DwPTS는 96 칩의 길이를 가지며, 32 칩의 가드 영역과 64 칩의 SYNC_DL 코드로 구성된다. SYNC_DL 코드로는 32가지가 존재하고, 기지국마다 하나의 SYNC_DL 코드가 사용되도록 할당된다.

일반적으로 초기 셀 탐색할 때, 한 서브 프레임 구간 동안 32개의 SYNC_DL 코드와 상관관계를 구하여 코드를 추정하고, 초기 동기를 맞춘다. 하지만, 모든 코드에 대하여 상관관계를 구하므로 계산량이 증가하게 된다.

도 3은 길이 64칩인 SYNC_DL 코드를 이용한 상관값을 도시한 그래프이고, 도 4는 길이 32칩인 SYNC_DL 코드를 이용한 상관값을 도시한 그래프이다.

길이 64 칩의 SYNC_DL 코드를 이용하여 수신 신호와 상관연산을 수행한 경우 도 3에 도시된 바와 같이 다른 SYNC_DL 코드간의 상호상관(cross-correlation)값들 중 최대값에 비해 자기상관(auto-correlation)값, 즉 수신 신호에 이용된 코드와 동일한 코드와의 상관 관계값이 큰 성질을 이용하여 SYNC_DL 코드 정보와 타이밍 정보를 획득할 수 있다. 하지만, 길이 32칩의 SYNC_DL 코드를 이용하여 수신 신호와 상관관계를 구하는 경우에도 도 4에 도시된 바와 같이 다른 SYNC_DL 코드 간의 상호상관값들에 비해 자기상관값이 2배 이상 높음을 알 수 있다.

따라서, 본 발명의 일 실시형태에서는 이와 같이 동기 코드들 간에 자기상관값이 다른 상호상관값들에 비해 구분을 위한 소정 임계 이상이도록 하는 길이의 동기 코드만을 이용하여 수신 신호에 이용되었을 가능성이 높은 소정 개수의 후보 코드를 선택한 다음, 다시 64 칩의 전체 길이를 가진 후보 코드들과 수신 신호와 상관관계를 구하여 수신 신호에 이용된 최종 SYNC_DL 코드와 타이밍 동기를 획득하는 방법을 제안한다.

본 발명의 구체적인 일 실시예에서는 전체 64칩 길이를 가지는 SYNC_DL 코드 중 후보 코드 선택 단계에서 절반인 32칩 길이만을 이용하고, 이후 4 개의 선택된 후보 코드 전체 길이를 이용하여 수신 신호에 이용된 동기 코드와 타이밍 동기를 획득하는 방법을 개시한다. 상술한 실시예에서 32칩 길이만을 이용하여 수신 신호와 상관연산을 수행하는 경우라도 도 4에 도시된 바와 같이 자기상관값과 상호상관값들 중 최대값 사이에는 2배 이상의 차이를 가지며, 여기서 자기상관값과 상호상관값 사이의 구분을 위한 소정값은 16인 경우로 볼 수 있다.

이와 같이 32개의 SYNC_DL 코드의 전체 길이를 이용하여 상관연산을 수행하는 대신, 이들의 일부 길이만 이용하여 후보 코드를 선정함으로써 상관연산에 따른 연산량을 현저하게 감소시킬 수 있다. 다만, 상술한 일부 길이, 예를 들어 32칩 길이 만을 이용하여 최종적으로 수신 신호에 이용된 동기 코드의 종류와 타이밍 정보를 추정하는 경우 그 정확도가 떨어질 수 있으므로, 본 발명의 상술한 실시형태에서는 일단 일부 길이를 이용하여 후보 코드를 선정하고, 선정된 후보 코드의 경우 이들의 전체 길이를 이용하도록 함으로써 정확한 동기 코드 추정과 타이밍 정보 획득이 가능하도록 하였다.

이와 같은 본 발명에 따른 동기 코드 및 타이밍 정보 획득을 위한 초기 셀 탐색 방법을 각 단계별로 보다 구체적으로 설명하기 위해 일반적인 동기 코드 및 타이밍 동기 획득 과정에 대해 살펴보면 다음과 같다.

초기 셀 탐색에서 단말은 탐색하고자 하는 셀에 대한 정보와 타이밍 정보가 없는 상태에서 서브프레임 내의 DwPTS를 찾게 된다. DwPTS는 도 2에 도시된 바와 같이 32 칩의 가드 영역과 64 칩의 SYNC_DL 코드로 이루어져 있으며, SYNC_DL 코드는 32가지 중 하나가 선택되어 사용된다.

일반적인 초기 셀 탐색 방법은 길이가 64 칩인 32가지의 SYNC_DL 코드와 수신된 신호의 상관도를 이용한다. 또한, 채널에 대한 영향을 대비하기 위하여 여러 서브 프레임 동안 상관도를 구하여 누적하여 동기를 추정하기도 한다. 이 과정을 수식적으로 살펴보면 다음과 같다.

수신 신호 r = {r₀, r₁, ...}은 일반적으로 칩 레이트(chip rate)보다 오버샘플링(oversampling)되어 수신된다. 한편, l번째 SYNC_DL 코드는 S ^l = {s₀ ^l, s₁ ^l, ..., s₆₃ ^l)으로 표현될 수 있다. s_i ^l은 QPSK 심볼이고, 0≤l≤32는 SYNC_DL 코드들에 대한 인덱스이고, i는 칩 인덱스이다. 수신 신호와 l번째 SYNC_DL 코드의 상관관계에 대한 수식은 다음과 같이 규정될 수 있다.

따라서, 상관관계 최대값을 갖는 하향링크 동기 코드

와 그 위치 정보

는 다음과 같은 최대 유사 관계 추적 (Maximum Likelihood Detection)방법에 의해 구할 수 있다.

여기서, OSR은 오버샘플링 레이트를 나타낸다. 이러한 과정을 통하여 최대 상관관계 값을 갖는 코드를 하향링크 동기 코드(

)로 추정하고, 그 값이 발생한 곳을 최종 동기지점(

)으로 추정한다.

그러나, 하나의 서브프레임 정보만 가지고 SYNC_DL 코드와 타이밍 정보를 추적하면 잘못된 정보를 추적할 확률이 높아진다. 따라서, 여러 개의 서브 프레임 동안 상관관계의 최대값을 누적함으로써 이러한 오류 확률을 감소시킬 수 있다. 물론, 상술한 설명 중 32개의 동기 코드의 상관값 모두를 여러 개의 서브 프레임 동안 누적하는 방법 대신, 하나의 서브 프레임에서 최대값을 나타내는 동기 코드의 상관값만을 저장하고, 이후 그 빈도수가 높은 동기 코드와 타이밍 동기를 획득하는 방법, 또는 하나의 서브 프레임을 소정 영역으로 나누어 각 영역에서의 최대값을 가지는 동기 코드를 누적하여, 그 빈도수가 높은 코드와 타이밍 동기를 획득하는 방법을 모두 적용할 수 있다. 다만, 여기서는 소정 프레임 동안 32개의 동기 코드 모두와의 상관관계값을 모두 저장하여 최대값을 통해 동기 코드 및 타이밍 동기를 획득하는 방법을 중심으로 설명한다.

상술한 예에서, 상관관계값을 누적하는 서브 프레임 수로 H개의 서브 프레임 동안 상관관계값을 누적하였을 경우, 앞의 수식을 다음과 같이 다시 나타낼 수 있다.

이와 같이 H 개의 프레임 동안 상관관계 값을 누적하여 최대값을 나타내는 코드를 동기코드로 추정하고, 이를 통해 타이밍 정보를 획득함으로써 보다 정확도 를 높일 수 있다. 다만, H 프레임 동안 길이가 64 칩인 32가지의 SYNC_DL 코드에 대하여 모두 상관관계를 구할 경우 많은 계산량을 필요로 하게 된다.

따라서, 본 발명의 일 실시형태에서는 전체 64 칩 중 앞 부분의 32 칩만 선택된 32가지의 SYNC_DL 코드와 수신된 신호 사이의 상관관계를 통해 후보 코드를 선정한 후, 이후 전체 길이를 이용하여 정확한 동기 코드와 타이밍 정보를 획득하는 방법을 제안한다. 또한, 바람직한 본 발명의 일 실시형태에서는 상술한 후보 코드 선정 단계를 하나의 프레임에서의 상관값을 통해 선정하는 것이 아닌, 동기 코드의 32 칩을 이용한 상관관계값을 H 프레임 동안 누적하여, 누적된 값들 중 큰 순서대로 4개의 코드를 후보 코드로서 선정하여, 이후 정확한 동기 코드 및 타이밍 동기를 획득하는 단계에 넘겨주는 방법을 제안한다. 이러한 방법을 도면을 참조하여 구체적으로 설명하면 다음과 같다.

도 5는 본 발명의 일 실시형태에 따른 초기 셀 탐색 방법을 설명하기 위한 순서도이다.

먼저, 도 5의 좌측에 도시된 본 발명의 일 실시형태에 따른 초기 셀 탐색 방법 중 후보 코드 선정 단계에 대해 설명한다.

본 발명의 바람직한 일 실시형태에서는 후보 코드 선정 단계 중 단계 S501에서 64 칩 길이의 동기 코드 중 앞부분의 32 칩만을 이용한다. 동기 코드의 특성상 32칩 길이 만으로도 도 4와 같이 자기상관값과 상호상관값들 중 최대를 나타내는 값 사이의 구별이 용이하며, 동기 코드의 특성상 이러한 32 칩은 동기 코드의 앞 부분을 이용하는 것이 바람직하기 때문이나, 본 발명의 특징을 포함하는 한 반드시 이에 한정될 필요는 없다.

앞부분 32 칩만 선택된 l번째 SYNC_DL 코드는

으로 표현될 수 있으며, 여기서

은 QPSK 심볼이고, l은 SYNC_DL 코드들에 대한 인덱스이며, 0≤l≤31을 만족한다.

한편, 단계 S502에서는 수신 신호와 단계 S501에서 구한 32개의 SYNC_DL 코드와 상관관계를 구하며, 수신 신호와 l번째 SYNC_DL 코드의 상관관계에 대한 수식은 다음과 같이 다시 나타낼 수 있다.

상기 수학식 4와 같은 상관연산을 하나의 서브 프레임 동안 반복하여 단계 S503에서 각 코드별로 최대값을 구한다. 이 과정을 H 서브프레임 동안 반복하기 위해 단계 S504는 상관관계 누적이 H 프레임 동안 이루어졌는지를 판정하여, H 프레임이 아닌 경우 단계 S505로 진행하여 서브 프레임 인덱스를 증가시킨 후 상술한 과정을 반복하고, H 프레임 동안 누적이 완료된 경우 단계 S506으로 진행한다. 이때, 누적된 상관관계의 최대값은 다음과 같이 나타낼 수 있다.

그후, 단계 S506에서는 이와 같은 32개의 K 중 가장 큰 값부터 4개 선택하고, 단계 S507을 통해 해당하는 코드 인덱스, 예를 들어 a, b, c, d를 도 5의 우측에 도시된 두 번째 단계로 넘겨준다.

본 발명의 일 실시형태에 따른 두 번째 단계는 첫 번째 단계를 통해 선택된 64 칩의 후보 코드 전체 길이를 이용하여 정확한 동기 코드 및 타이밍 동기를 획득하는 단계이다. 구체적으로 도 5와 관련한 예를 통해 설명하면, 단계 S508에서 단계 S507을 통해 전달받은 4개의 후보 코드 전체 길이인 64 칩을 이용하여, 단계 S509에서 후보 SYNC_DL 코드별로 수신 신호와 상관관계를 구한다.

본 발명의 바람직한 일 실시형태에서는 이러한 상관관계의 연산을 하나의 서브 프레임에서만 행하지 않고, 소정 프레임에 걸쳐 상관관계 값을 누적한 후 이들 중 최대값을 이용함으로써 보다 정확한 동기 코드 추정이 가능하도록 한다.

즉, 단계 S510에서 상술한 바와 같은 상관관계 값을 여러 서브 프레임 동안 반복하여 상관관계의 최대값을 코드별로 누적한다. 이러한 상관관계 값의 누적은 미리 정해진 G 프레임 동안만 반복하는 것일 수도 있으며, 누적된 상관관계 값들 중 가장 큰 값과 그 다음으로 큰 값 사이의 차이가 미리 설정된 임계치 이상일 때까지 반복할 수도 있다. 단계 S511은 이에 따라 누적된 상관관계 값들 중 가장 큰 값과 두 번째로 큰 값을 구하고, 단계 S512에서는 이들 사이의 차이가 임계치 이상인지, 또는 그 차이에 관계없이 미리 설정된 G 서브 프레임 수만큼만 반복하기로 설정된 경우, 그 서브 프레임 수만큼 상관관계값이 누적되었는지를 판정한다. 이에 따라 첫 번째로 큰 값과 두번째로 큰 값 사이의 차이가 소정 임계치 이상이거나, 미리 정해진 G 서브 프레임만큼 상관관계값이 누적된 경우 단계 S514로 진행하고, 그 밖의 경우에는 단계 S513으로 진행하여 서브 프레임을 인덱스를 증가시킨 후 상술한 과정을 반복할 수 있다.

그 후, 단계 S514에서는 누적된 상관관계 값 중 가장 큰 값을 갖는 코드를 수신 신호에 이용된 SYNC_DL 코드로 추정한다.

한편, 단계 S510에서 구하는 상관관계값의 최대값 누적시 각 SYNC_DL 코드 인덱스별로 최대 상관관계 값이 발생한 인덱스를 저장한다. 이를 통해 단계 S514에서 수신 신호에 이용된 동기 코드로 선택된 SYNC_DL 코드에서 최대값이 발생한 빈도수가 가장 큰 인덱스를 단계 S516에서 타이밍 동기로서 획득할 수 있다.

도 5와 관련하여 상술한 본 발명의 일 실시형태에 따른 동기 코드 획득 방법, 타이밍 동기 획득 방법 및 이들을 포함한 초기 셀 탐색 방법은 후보 코드를 선정하는 첫 번째 단계와 최종 동기 코드와 타이밍 동기를 획득하는 두 번째 단계에서 보다 정확한 초기 셀 탐색을 위해 하나의 서브 프레임 동안 연산된 상관관계값들 중 각 코드별 최대값을 소정 프레임 동안 반복하여 누적한 후, 이들 누적값들 중 최대값을 통해 동기 코드 및/또는 타이밍을 획득하는 것을 예시하였으나, 요구되는 정확성, 연산량 및 저장 용량 등에 따라 상술한 바와 같이 하나의 서브 프레임 동안 32개의 동기 코드들 중 최대 상관값을 나타내는 동기 코드의 인덱스만을 저장하는 방법, 하나의 서브 프레임을 소정 영역으로 나누어 각 영역별 최대값을 저장하는 방법과 함께 사용할 수 있음은 당업자에게 자명하다.

만일, 후보 코드 선정 단계와 최종 동기 코드 및 타이밍 획득 단계에서 각각 의 서브 프레임별 상관관계 값이 가장 큰 코드의 인덱스만을 저장하는 방법을 사용하는 경우, 상술한 방법에 비해 메모리의 저장 용량의 부담이 더 감소할 수 있으나, 신뢰도를 높이기 위해 H, G를 더 큰 수로 설정할 필요가 있다. 따라서, 요구되는 동기 추정의 정확성과, 메모리 용량 및 연산량 등을 고려하여 적절한 조합을 구현할 수 있다.

이하에서는 상술한 본 발명의 일 실시형태에 따른 후보 코드 선정 단계 및 최종 동기 코드 추정 및 타이밍 동기 획득 단계에 대해 도 6 및 도 7과 함께 구체적으로 설명한다.

도 6은 본 발명의 일 실시형태에 따른 초기 셀 탐색 방법 중 후보 코드를 선정하는 방법을 설명하기 위한 도면이다.

도 6은 본 발명의 일 실시형태에 따른 후보 코드 선정 방법 중 H 서브 프레임 동안 전체 64칩의 절반 길이를 가지는 32개의 SYNC_DL 코드와 수신 신호와의 상관관계값을 각각 누적하는 것을 도시하고 있다.

32개의 SYNC_DL 코드는 도 6에 도시된 바와 같이 SYNC_DL 0 내지 SYNC_DL 31과 같이 나타낼 수 있으며, 각 SYNC_DL 코드는 도 6의 죄측 하단에 도시한 바와 같이 전체 64칩 길이 중 앞부분 32 칩 길이를 가지는 부분인 것이 바람직하다. 그 후, 이와 같은 상관관계값을 H 프레임 동안 누적한 결과를 도 6의 우측 하단에 도시하고 있다. 즉 SYNC-DL 코드 인덱스 0내지 31 은 각각 누적된 상관관계값이 상이하게 나타나며, 이들 중 가장 큰 값을 나타내는 4개의 인덱스를 a, b, c, d로서 선택한다. 이와 같이 선택된 4개의 후보 코드의 인덱스는 이후 본 발명의 일 실시형 태에서의 두 번째 단계인 최종 동기 코드 추정 및 타아밍 동기 획득 단계에 전달된다.

도 7은 본 발명의 일 실시형태에 따른 초기 셀 탐색 방법 중 수신 신호에 이용된 SYNC_DL 코드 및 타이밍 동기를 추정하는 방법을 설명하기 위한 도면이다.

도 6에서 상술한 바와 같이 4개의 선택된 후보 코드의 인덱스(a, b, c, d)를 전달받아, 도 7의 좌측 하단에 도시된 바와 같이 각 후부 코드들(SYNC-DL a, SYNC-DL b, SYNC-DL c, 및 SYNC-DL d)의 전체 길이(64칩)을 이용하여 수신 신호와의 상관관계를 구한다. 이러한 상관관계값은 보다 정확한 동기 코드 추정을 위하여 소정 프레임 동안 반복하는 것이 바람직하며, 도 7은 G 서브 프레임 동안 상관관계 값을 누적하는 것을 도시하였다. 이와 같은 상관관계 값을 누적하는 서브 프레임의 수는 미리 필요에 따라 결정된 수일 수도, 누적된 상관관계 값들 중 가장 큰 값과 두 번째로 큰 값 사이의 차이가 소정 임계치 이상일 때까지 반복하는 것일 수도 있다.

이와 같이 G 서브 프레임 동안 a, b, c, d 4개의 후보 코드들과 수신 신호간의 상관관계의 누적값은 도 7의 우측 하단에 도시된 바와 같이 나타날 수 있다. 이 경우 예를 들어 가장 큰 값을 나타내는 SYNC-DL 코드(SYNC-DL c)와 두 번째로 큰 값을 나타내는 SYNC-DL 코드(SYNC-DL d)사이의 차이가 소정 임계치 이상이거나, 미리 G 서브 프레임만큼 누적하기로 결정하여, 최대값을 나타내는 SYNC_DL 코드(SYNC-DL c)를 수신 신호에 이용된 동기 코드로서 추정할 수 있다. 또한, 이와 같이 선택된 SYNC-DL c에 대해 각 서브 프레임에서 최대값을 나타내는 타이밍 시점의 빈도수를 통해 타이밍 동기를 획득할 수 있다.

한편, 본 발명의 다른 일 실시형태에 따른 초기 셀 탐색 장치에 대해 설명하면 다음과 같다.

도 8은 본 발명의 일 실시형태에 따른 초기 셀 탐색 장치의 특징 구성을 도시한 도면이다.

본 발명의 일 실시형태에 따른 초기 셀 탐색 장치는 크게 후보 코드 선정 모듈(801)과 동기 및 타이밍 동기 획득 모듈(802)을 포함한다. 구체적으로 후보 코드 선정 모듈(801)은 수신 신호를 32개의 SYNC_DL 코드의 전체 길이를 이용하는 것이 아닌 SYNC_DL 코드 중 32칩 부분만을 이용하여 상관 연산을 수행하는 상관연산부(803), 상관연산부에 의해 계산된 상관관계값을 소정 서브 프레임 동안 누적할 수 있는 저장 수단(804), 및 저장 수단(804)에 누적된 상관관계 값들 중 소정 개수, 예를 들어 4개의 후보 코드 인덱스를 선택하는 후보 코드 인덱스 선택부(805)를 포함할 수 있다.

이와 같은 후보 코드 선정 모듈(801)에 의해 선택된 후보 코드의 인덱스들, 예를 들어 a, b, c, d는 이후 동기 코드 및 타이밍 동기 획득 모듈(802)에 입력되어 정확한 동기 코드 및 타이밍 동기 획득 과정에 이용된다.

한편, 동기 코드 및 타이밍 동기 획득 모듈(802)은 구체적으로 후보 코드 선정 모듈(801)에 의해 선택된 후보 코드들읠 64칩 전체 길이를 이용하여 수신 신호와의 상관관계를 구하는 상관연산부(806), 이 상관연산부(806)에 의해 연산된 상관관계값들 및 이 상관관계값들이 최대값을 나타낼 때의 타이밍 인덱스를 저장하기 위한 저장 수단(807), 저장 수단에 저장된 각 후보 코드별 상관관계값들 중 최대값 을 나타내는 동기 코드를 선택하고, 이 동기 코드에 대해 상관관계의 최대값이 나타난 타이밍 인덱스의 빈도수를 통해 타이밍 동기를 추정하기 위한 동기 코드 및 타이밍 동기 추정부(808)를 포함할 수 있다.

도 8과 관련하여 상술한 바와 같은 본 발명의 일 실시형태에 따른 초기 셀 탐색 장치의 구조는 예시적인 구조를 도시한 것일 뿐, 이에 한정될 필요는 없다. 예를 들어 후보 코드 선정 모듈(801)의 상관연산부(803) 및 저장 수단(804)은 동기 코드 및 타이밍 동기 획득 모듈(802)의 상관연산부(806) 및 저장 수단(807)과 각 연산 용량 및 저장 용량에 따라 물리적으로 동일한 수단에 의해 구현될 수도 있음은 당업자에게 자명하다.

상술한 바와 같이 개시된 본 발명의 바람직한 실시형태에 대한 상세한 설명은 당업자가 본 발명을 구현하고 실시할 수 있도록 제공되었다. 상기에서는 본 발명의 바람직한 실시 형태를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다. 따라서, 본 발명은 여기에 나타난 실시형태들에 제한되려는 것이 아니라, 여기서 개시된 원리들 및 신규한 특징들과 일치하는 최광의 범위를 부여하려는 것이다.

상기와 같은 본 발명의 일 실시형태에 따른 다중화 방식에 따르면 동기 코드의 전체 길이가 아닌 소정 길이의 동기 코드만을 이용하여 후보 코드를 선택한 후, 선택된 후보 코드에 대해서만 전체 길이를 이용하여 수신 신호와 상관관계를 구하여 동기 코드 및 타이밍 동기를 획득함으로써 추정되는 동기 코드 및 타이밍 동기의 정확성을 유지하면서도 초기 셀 탐색에 소요되는 연산량을 효과적으로 감소시킬 수 있다.

Claims (16)

1. 동기 코드 세트 중 각각의 동기 코드의 일부인 소정 길이 부분과 수신 신호와의 상관값들의 크기에 따라 적어도 하나의 후보 코드를 선정하는 단계; 및

   상기 수신 신호와, 선정된 상기 적어도 하나의 후보 코드의 전체 길이 부분과의 상관값에 따라 상기 수신 신호에 이용된 동기 코드 및 타이밍 동기를 획득하는 단계를 포함하는 것을 특징으로 하는 초기 셀 탐색 방법.
2. 제 1 항에 있어서,

   상기 소정 길이는 각 동기 코드의 상기 소정 길이 부분 간의 상관값이 자기 상관인 경우와 상호 상관인 경우의 차이가 미리 설정된 임계치 이상을 가지도록 설정되는 것을 특징으로 하는 초기 셀 탐색 방법.
3. 제 1 항 또는 제 2 항에 있어서,

   상기 후보 코드 선정 단계는,

   하나의 서브 프레임 동안 상기 동기 코드의 상기 소정 길이 부분을 이용하여 연산된 상기 상관값들을 H 개의 서브 프레임 동안 합산하는 단계; 및

   합산된 상기 상관값들 중 큰 값 순서로 N 개의 후보 코드 인덱스를 선정하는 단계를 포함하는 것을 특징으로 하는 초기 셀 탐색 방법.
4. 제 1 항 또는 제 2 항에 있어서,

   상기 후보 코드 선정 단계는,

   하나의 서브 프레임 동안 상기 동기 코드의 상기 소정 길이 부분을 이용하여 연산된 상기 상관값들 중 최대값을 H 개의 서브 프레임 동안 저장하는 단계; 및

   저장된 상기 최대값들 중 빈도수가 높은 순서로 N 개의 후보 코드 인덱스를 선정하는 단계를 포함하는 것을 특징으로 하는 초기 셀 탐색 방법.
5. 제 1 항 또는 제 2 항에 있어서,

   상기 후보 코드 선정 단계는,

   하나의 서브 프레임을 복수개의 영역으로 나누어 각각의 상기 영역들에서 상기 동기 코드의 상기 소정 길이 부분을 이용하여 연산된 상기 상관값들 중 최대값을 H 개의 서브 프레임 동안 저장하는 단계; 및

   저장된 상기 최대값들 중 빈도수가 높은 순서로 N 개의 후보 코드 인덱스를 선정하는 단계를 포함하는 것을 특징으로 하는 초기 셀 탐색 방법.
6. 제 1 항에 있어서,

   상기 수신 신호에 이용된 동기 코드는,

   하나의 서브 프레임 동안 각각의 상기 후보 코드 전체 길이를 이용하여 연산된 상기 상관값들을 G 개의 서브 프레임 동안 합산하는 단계; 및

   합산된 상기 상관값들을 중 최대값을 나타내는 후보 코드를 상기 수신 신호 에 이용된 동기 코드로 선택하는 단계에 의해 획득되는 것을 특징으로 하는 초기 셀 탐색 방법.
7. 제 1 항에 있어서,

   상기 수신 신호에 이용된 동기 코드는,

   하나의 서브 프레임 동안 각각의 상기 후보 코드 전체 길이를 이용하여 연산된 상기 상관값들 중 최대값을 G 개의 서브 프레임 동안 저장하는 단계; 및

   저장된 상기 상관값들을 중 가장 높은 빈도수로 저장된 후보 코드를 상기 수신 신호에 이용된 동기 코드로 선택하는 단계에 의해 획득되는 것을 특징으로 하는 초기 셀 탐색 방법.
8. 제 1 항에 있어서,

   상기 수신 신호에 이용된 동기 코드는,

   하나의 서브 프레임을 복수개의 영역으로 나누어, 각각의 상기 영역들에서 상기 동기 코드 전체 길이를 이용하여 연산된 상기 상관값들 중 최대값을 G 개의 서브 프레임 동안 저장하는 단계; 및

   저장된 상기 상관값들을 중 가장 높은 빈도수로 저장된 후보 코드를 상기 수신 신호에 이용된 동기 코드로 선택하는 단계에 의해 획득되는 것을 특징으로 하는 초기 셀 탐색 방법.
9. 제 6 항 내지 제 8 항 중 어느 한 항에 있어서,

   상기 타이밍 동기는,

   매 서브 프레임마다 각각의 상기 후보 코드에 대하여 상기 후보 코드 전체 길이를 이용하여 연산된 상관값들의 최대값이 나타나는 타이밍 인덱스를 저장하는 단계; 및

   상기 수신 신호에 이용된 동기 코드로서 선택된 후보 코드에 대하여 저장된 상기 타이밍 인덱스 중 저장 빈도수가 가장 높은 타이밍 인덱스를 상기 수신 신호의 타이밍 동기로서 선정하는 단계에 의해 획득되는 것을 특징으로 하는 초기 셀 탐색 방법.
10. 제 6 항 내지 제 8 항 중 어느 한 항에 있어서,

    상기 동기 코드 및 타이밍 동기 획득 단계에서, 상기 G 개의 서브 프레임 동안 합산된 상관값들 중 상기 최대값과 두 번째로 큰 값 사이의 차이가 미리 설정된 임계치 이상인 경우, 상기 최대값을 나타내는 동기 코드를 상기 수신 신호에 이용된 동기 코드로서 선택하는 것을 특징으로 하는 초기 셀 탐색 방법.
11. 제 6 항 내지 제 8 항 중 어느 한 항에 있어서,

    상기 동기 코드 및 타이밍 동기 획득 단계에서, 상기 G 개의 서브 프레임 동안 합산된 상관값들 중 상기 최대값과 두 번째로 큰 값 사이의 차이가 미리 설정된 임계치 이상이 아닌 경우라도 상기 G 개의 서브 프레임 동안 합산된 상기 상관값들 중 상기 최대값을 나타내는 동기 코드를 상기 수신 신호에 이용된 동기 코드로서 선택하는 것을 특징으로 하는 초기 셀 탐색 방법.
12. 제 1 항 또는 제 2 항에 있어서,

    각각의 상기 동기 코드는 64칩 길이를 가지며,

    상기 소정 길이는 32칩이고, 상기 동기 코드의 소정 길이 부분은 상기 동기 코드의 전반부 32칩 부분인 것을 특징으로 하는 초기 셀 탐색 방법.
13. 제 12 항에 있어서,

    선정된 상기 N 개의 후보 코드의 수는 4 개인 것을 특징으로 하는 초기 셀 탐색 방법.
14. 수신 신호에 이용된 동기 코드 획득 방법에 있어서,

    상기 동기 코드 세트 중 각각의 동기 코드의 소정 길이 부분과 상기 수신 신호와의 상관값들의 크기에 따라 후보 코드를 선정하는 단계; 및

    상기 수신 신호를 선정된 상기 후보 코드의 전체 길이 부분과의 상관값의 크기에 따라 상기 수신 신호에 이용된 동기 코드를 획득하는 단계를 포함하는 것을 특징으로 하는 동기 코드 획득 방법.
15. 동기 코드 세트 중 각각의 동기 코드의 소정 길이 부분과 수신 신호와의 상 관값들의 크기에 따라 후보 코드를 선정하는 단계; 및

    상기 수신 신호를 선정된 상기 후보 코드의 전체 길이 부분과의 상관값들 중 최대값이 나타나는 위치를 타이밍 동기로서 획득하는 단계를 포함하는 것을 특징으로 하는 타이밍 동기 획득 방법.
16. 동기 코드 세트 중 각각의 동기 코드의 소정 길이 부분과 수신 신호와의 상관값들의 크기에 따라 후보 코드를 선정하는 후보 코드 선정 모듈; 및

    상기 수신 신호를 상기 후보 코드 선정 모듈에 의해 선정된 상기 후보 코드의 전체 길이 부분과의 상관값에 따라 상기 수신 신호에 이용된 동기 코드 및 타이밍 동기를 획득하는 동기 코드 및 타이밍 동기 획득 모듈을 포함하는 것을 특징으로 하는 초기 셀 탐색 장치.

Images