KR20080037760A - 반도체 소자 제조 장비에서의 프로세스 진행 에러 방지시스템 - Google Patents

Abstract

본 발명은 반도체 소자 제조 장비에서의 프로세스 진행 에러 방지 시스템을 개시한다. 그러한 프로세스 진행 에러 방지 시스템은, 미리설정된 프로세스 진행 프로그램에 따라 시스템의 제반 동작을 제어하는 콘트롤러와; 상기 콘트롤러에 연결되며 상기 콘트롤러의 명령을 받아 프로세스 진행 장치를 구동하기 위한 구동부와; 상기 콘트롤러와 연결되어 통신을 행하며, 프로세스 조건의 중요항목을 1차적으로 체크하고 단위 공정 아이디를 다운 로딩하고 나서 프로세스 진행이 첫 번째 웨이퍼에 대하여 완료되도록 한 후에, 상기 콘트롤러의 명령에 응답하여 상기 프로세스 조건의 중요항목을 2차적으로 체크한 다음 후속의 웨이퍼에 대하여 프로세스 진행이 수행되도록 하는 체킹부를 구비함에 의해, 공정 진행 미스나 진행 에러를 미연에 방지하고 공정 변경에 대한 대처를 적응적으로 행할 수 있는 효과가 있다.

반도체 소자 제조, 프로세스 조건, 자동화 프로그램, 로트 아이디 체크

Description

반도체 소자 제조 장비에서의 프로세스 진행 에러 방지 시스템{System for preventing process running error in semiconductor device fabricating equipment}

도 1은 본 발명에 적용되는 반도체 소자 제조 장비에서의 프로세스 진행 에러 방지 시스템도

도 2는 종래 기술에 따른 프로세스 진행의 제어흐름도

도 3은 본 발명에 따른 프로세스 진행의 제어흐름도

본 발명은 반도체 소자를 제조하기 위한 반도체 소자 제조장비에 관한 것으로, 특히 반도체 소자 제조 장비에서의 프로세스 진행 에러 방지 시스템에 관한 것이다.

근래에, 개인용 컴퓨터 등과 같은 정보 매체의 급속한 보급에 따라 반도체 메모리 등과 같은 반도체 소자의 기능도 비약적으로 발전하고 있다. 최근의 반도체 제품들의 경우, 경쟁력 확보를 위해 낮은 비용, 고품질을 위해 필수적으로 제품의 고집적화가 요구된다. 고집적화를 위해서는 트랜지스터 소자의 게이트 산화막 두께 및 채널 길이들을 얇고 짧게 하는 작업 등을 포함하는 스케일 다운이 수반되어지며, 그에 따라 반도체 제조 공정 및 제조 장비도 다양한 형태로 발전되어지는 추세이다. 특히, 하이 퍼포먼스 디바이스를 사용자들이 요구함에 따라 반도체 소자를 제조하는 제조 장비의 기능이나 동작 퍼포먼스는 매우 중요하게 대두되고 있다.

통상적으로, 반도체 제조공정에 있어서 웨이퍼를 가공하는 제조장비는 웨이퍼를 이송하기 위한 이송로봇과, 웨이퍼의 상부에 원하는 물질막을 형성하는 박막형성 장비와, 형성된 박막에 불순물 이온을 주입하는 이온주입 장비와, 웨이퍼 상에 감광액을 도포하는 코터(coater)와, 상기 도포된 감광액을 베이킹하는 베이크 유닛과, 상기 웨이퍼를 일정한 위치에 정렬시키기 위한 정렬기와, 마스크나 레티클의 패턴이 웨이퍼 상부의 감광막에 전사되도록 하기 위해 노광원을 제공하는 노광기와, 상기 노광된 감광막을 현상하여 식각 마스크로서 사용되어질 감광막 패턴이 얻어지도록 하는 현상기와, 상기 감광막 패턴을 식각 마스크로 사용하여 노출된 막을 식각하는 식각장치를 포함한다.

상기한 반도체 제조 장비들 중에서 웨이퍼 등과 같은 가공대상 소재의 상부에 형성된 물질막에 이온주입을 행하는 이온주입 장비에서는 도 2와 같은 공정 흐름을 통상적으로 수행한다.

도 2는 종래기술에 따른 반도체 소자 제조 장비에서의 종래 기술에 따른 프로세스 진행의 제어흐름도이다.

이온주입 공정의 진행흐름을 일예로 든 도면을 참조하면, 제20단계에서 트랙-인이 되면, 제21단계에서 PP 바디를 체크하고, 제22단계에서 PP ID를 다운로드 한다. 이후에 제25단계에서 빔 튜닝을 행하고 제26단계의 프로세스 스타트를 하면 체크 종료가 된다.

여기서, 상기 제22단계와 제25단계의 사이에 있는 제23단계와 제24단계에 보여지는 바로서, 잡(Job)이 사라지거나 PPID 드래그의 미스가 일어날 경우에 로트내의 모든 웨이퍼에 대하여 공정진행이 되어 버리므로, 진행 에러가 일어날 수 있다. 상기 PP 바디는 공정진행을 할 경우에 공정 조건(레서피)의 중요항목을 의미하며, PPID는 단위 공정 번호를 컴퓨터가 인식할 수 있도록 해주는 인식자 이다. 예를 들어, 1번에서 400번 까지의 단위공정 번호들이 있다면 제380번의 단위 공정은 2진수로 나타나 진다.

상기한 바와 같이, 종래에는 PP ID의 다운로드 이후에는 PP 바디를 전혀 체크하지 않으므로 잡이 사라지거나 PP ID의 드래그 미스 시에 공정 진행에러가 유발되는 문제점이 있어왔다.

따라서, 상기한 문제점을 해결하여 공정 안정화 및 신뢰성을 꾀할 수 있는 개선된 해결책이 본 분야에서 절실히 요망된다.

따라서, 본 발명의 목적은 상기한 종래의 문제점을 해결할 수 있는 반도체 소자 제조 장비에서의 프로세스 진행 에러 방지 시스템을 제공함에 있다.

본 발명의 다른 목적은 공정 진행 시에 잡이 사라지거나 단위 공정 아이디의 드래그 미스시에도 공정 에러가 유발되지 않도록 할 수 있는 반도체 소자 제조 장비에서의 프로세스 진행 에러 방지 시스템 및 그에 따른 방법을 제공함에 있다.

상기한 목적들을 달성하기 위한 본 발명의 일 양상에 따라 반도체 소자 제조장비에 사용되는 프로세스 진행 에러 방지 시스템은:

미리 설정된 프로세스 진행 프로그램에 따라 시스템의 제반 동작을 제어하는 콘트롤러와;

상기 콘트롤러에 연결되며 상기 콘트롤러의 명령을 받아 프로세스 진행 장치를 구동하기 위한 구동부와;

상기 콘트롤러와 연결되어 통신을 행하며, 프로세스 조건의 중요항목을 1차적으로 체크하고 단위 공정 아이디를 다운 로딩하고 나서 프로세스 진행이 첫 번째 웨이퍼에 대하여 완료되도록 한 후에, 상기 콘트롤러의 명령에 응답하여 상기 프로세스 조건의 중요항목을 2차적으로 체크한 다음 후속의 웨이퍼에 대하여 프로세스 진행이 수행되도록 하는 체킹부를 구비한다.

본 발명의 방법적 양상에 따라, 반도체 소자 제조장비에서의 프로세스 진행 에러 방지 방법은:

프로세스 조건의 중요항목을 1차적으로 체크하는 단계와;

상기 프로세스에 대응하는 단위 공정 아이디를 다운 로딩하는 단계와;

첫 번째 웨이퍼에 대하여 프로세스 진행이 완료된 후에 상기 프로세스 조건의 중요항목을 2차적으로 체크하는 단계와;

상기 2차적 체크의 결과가 정상이면 후속의 웨이퍼에 대하여 프로세스 진행이 수행되도록 하는 단계를 구비한다.

상기한 본 발명의 장치적, 방법적 구성에 따르면, 웨이퍼 1매의 공정이 완료된 후에 프로세스 조건의 중요항목을 2차적으로 체크한 다음 후속의 웨이퍼에 대하여 프로세스 진행이 수행되게 함에 의해, 공정 진행 미스나 진행 에러를 미연에 방지하고 공정 변경에 대한 대처를 적응적으로 행할 수 있다. 따라서, 공정 진행에 대한 불량 발생율이 낮고 공정안정성 및 신뢰성이 개선된다.

이하에서는 본 발명에 따른 반도체 소자 제조 장비에서의 프로세스 진행 에러 방지 시스템에 대한 바람직한 실시예가 첨부된 도면을 참조하여 설명된다. 비록 서로 다른 도면에 표시되어 있더라도 동일 내지 유사한 기능을 수행하는 구성요소들은 동일한 참조부호로서 나타나 있다.

도 1은 본 발명에 적용되는 반도체 소자 제조 장비에서의 프로세스 진행 에러 방지 시스템도이고, 도 3은 본 발명에 따른 프로세스 진행의 제어흐름도이다.

먼저, 도 1을 참조하면, 프로세스 진행 에러 방지 시스템은, 콘트롤러(8), 구동부(6), 체킹부(2)를 구비한다.

상기 콘트롤러(8)는 내부에 램 및 프로그램 롬, 그리고 각종 버퍼를 구비하며, 미리 설정된 프로세스 진행 프로그램에 따라 시스템의 제반 동작을 제어하는 역할을 한다.

상기 구동부(6)는 상기 콘트롤러(8)에 연결되며 상기 콘트롤러의 명령을 받아 프로세스 진행 장치(10)를 구동한다.

상기 체킹부(2)는 상기 콘트롤러(8)와 연결되어 직렬 데이터 통신을 행하며, 프로세스 조건의 중요항목을 1차적으로 체크하고 단위 공정 아이디를 다운 로딩하고 나서 프로세스 진행이 첫 번째 웨이퍼에 대하여 완료되도록 한 후에, 상기 콘트롤러의 명령에 응답하여 상기 프로세스 조건의 중요항목을 2차적으로 체크한 다음 후속의 웨이퍼에 대하여 프로세스 진행이 수행되도록 한다.

이온주입 공정의 진행흐름을 일예로 든 도 3을 참조하면, 제20단계에서 트랙-인이 되면, 제21단계에서 PP 바디를 체크하고, 제22단계에서 PP ID를 다운로드 한다. 이후에 제25단계에서 빔 튜닝을 행하고 제26단계의 프로세스 스타트를 한다. 그리고, 제30단계에서 웨이퍼 첫장에 대하여 공정진행이 완료된 이후에 PP 바디를 다시한번 체크를 하는 것이 보여진다. 그 다음에 체크에 대한 종료가 수행된다.

따라서, 상기 제22단계와 제25단계의 사이에 있는 제23단계와 제24단계와 같이 잡(Job)이 사라지거나 PPID 드래그의 미스가 일어날 경우에도 제30단계의 실행에 의해, 두 번째 웨이퍼 부터는 공정진행 에러가 더 이상 일어나지 않게 된다. 결국, 공정진행을 할 경우에 공정 조건(레서피)의 중요항목을 웨이퍼 첫장에 대한 공정진행이 완료된 이후에 다시 한번 체크를 행하여 롯트 단위의 불량을 미연에 방지하는 것이다. 이와 같이 PP ID의 다운로드 이후에도 PP 바디를 체크하므로 잡이 사라지거나 PP ID의 드래그 미스 시에도 공정 진행에러가 방지될 수 있게 된다.

상기한 본 발명의 프로세스 진행 에러 방지 시스템에 따르면, 웨이퍼 1매의 공정이 완료된 후에 프로세스 조건의 중요항목을 2차적으로 체크한 다음 후속의 웨이퍼에 대하여 프로세스 진행이 수행되게 함에 의해, 공정 진행 미스나 진행 에러를 미연에 방지하고 공정 변경에 대한 대처를 적응적으로 행할 수 있다. 따라서, 공정 진행에 대한 불량 발생율이 낮고 공정안정성 및 신뢰성이 개선된다.

상기한 설명에서는 본 발명의 실시예를 위주로 도면을 따라 예를 들어 설명하였지만, 본 발명의 기술적 사상의 범위 내에서 본 발명을 다양하게 변형 또는 변경할 수 있음은 본 발명이 속하는 분야의 당업자에게는 명백한 것이다. 예를 들어, 사안이 다른 경우에 롯트내의 웨이퍼들을 그룹핑하여 구분하여 두고 그룹별로 프로세스 조건의 중요항목을 반복적으로 체크하거나 체크의 형태를 다양하게 변경할 수 있음은 물론이다.

상기한 바와 같은 본 발명의 장치에 따르면, 웨이퍼 1매의 공정이 완료된 후에 프로세스 조건의 중요항목을 2차적으로 체크한 다음 후속의 웨이퍼에 대하여 프로세스 진행이 수행되게 함에 의해, 공정 진행 미스나 진행 에러를 미연에 방지하고 공정 변경에 대한 대처를 적응적으로 행할 수 있는 효과가 있다. 따라서, 공정 진행에 대한 불량 발생율이 낮고 공정안정성 및 신뢰성이 개선되는 장점이 있다.

Claims (4)

1. 반도체 소자 제조장비에 사용되는 프로세스 진행 에러 방지 시스템에 있어서:

   미리 설정된 프로세스 진행 프로그램에 따라 시스템의 제반 동작을 제어하는 콘트롤러와;

   상기 콘트롤러에 연결되며 상기 콘트롤러의 명령을 받아 프로세스 진행 장치를 구동하기 위한 구동부와;

   상기 콘트롤러와 연결되어 통신을 행하며, 프로세스 조건의 중요항목을 1차적으로 체크하고 단위 공정 아이디를 다운 로딩하고 나서 프로세스 진행이 첫 번째 웨이퍼에 대하여 완료되도록 한 후에, 상기 콘트롤러의 명령에 응답하여 상기 프로세스 조건의 중요항목을 2차적으로 체크한 다음 후속의 웨이퍼에 대하여 프로세스 진행이 수행되도록 하는 체킹부를 구비함을 특징으로 하는 프로세스 진행 에러 방지 시스템.
2. 제1항에 있어서,

   상기 프로세스 조건의 중요항목은 피피(PP) 바디임을 특징으로 하는 프로세스 진행 에러 방지 시스템.
3. 제2항에 있어서, 상기 단위공정 아이디는 피피 아이디임을 특징으로 하는 프로세스 진행 에러 방지 시스템.
4. 반도체 소자 제조장비에서의 프로세스 진행 에러 방지 방법에 있어서:

   프로세스 조건의 중요항목을 1차적으로 체크하는 단계와;

   상기 프로세스에 대응하는 단위 공정 아이디를 다운 로딩하는 단계와;

   첫 번째 웨이퍼에 대하여 프로세스 진행이 완료된 후에 상기 프로세스 조건의 중요항목을 2차적으로 체크하는 단계와;

   상기 2차적 체크의 결과가 정상이면 후속의 웨이퍼에 대하여 프로세스 진행이 수행되도록 하는 단계를 구비함을 특징으로 하는 프로세스 진행 에러 방지 방법.

Images