KR20080036345A - Semiconductor package having a solder ball - Google Patents

Semiconductor package having a solder ball Download PDF

Info

Publication number
KR20080036345A
KR20080036345A KR1020060102835A KR20060102835A KR20080036345A KR 20080036345 A KR20080036345 A KR 20080036345A KR 1020060102835 A KR1020060102835 A KR 1020060102835A KR 20060102835 A KR20060102835 A KR 20060102835A KR 20080036345 A KR20080036345 A KR 20080036345A
Authority
KR
South Korea
Prior art keywords
solder balls
semiconductor package
solder
thermal expansion
solder ball
Prior art date
Application number
KR1020060102835A
Other languages
Korean (ko)
Inventor
박신영
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020060102835A priority Critical patent/KR20080036345A/en
Publication of KR20080036345A publication Critical patent/KR20080036345A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

A semiconductor package with solder balls is provided to reduce stress applied to the semiconductor package and to improve reliability by making the solder balls with materials having different thermal expansive coefficients. First solder balls(402) are arranged at the center portion of a surface of a semiconductor package(400). Second solder balls(404) surround the first solder balls. Third solder balls(406) are arranged to be corresponded to corners of the semiconductor package at remote regions of the second solder balls. The first to third solder balls have different materials. The first solder balls are arranged in one of a rectangular matrix structure, a square matrix structure, a cross structure, and a circular structure. The first to third solder balls have different thermal expansive coefficients. The thermal expansive coefficients of the first solder balls are small values and those of the third solder balls are large values.

Description

솔더 볼을 갖는 반도체 패키지{Semiconductor Package Having a Solder Ball}Semiconductor Package Having a Solder Ball

도 1은 본 발명에 따른 반도체 패키지의 제 1 실시예를 도시하는 단면도.1 is a cross-sectional view showing a first embodiment of a semiconductor package according to the present invention.

도 2는 제 1 실시예의 솔더 볼이 부착된 면의 평면도.Fig. 2 is a plan view of the surface to which the solder balls of the first embodiment are attached.

도 3은 제 1 실시예의 열팽창에 대응한 작용을 설명하기 위한 단면도.3 is a cross-sectional view for explaining the action corresponding to the thermal expansion of the first embodiment.

도 4는 제 2 실시예로써 솔더 볼이 구성된 예를 나타낸 평면도.4 is a plan view showing an example in which solder balls are configured as a second embodiment;

본 발명은 반도체 패키지에 관한 것으로서, 보다 구체적으로는 솔더 볼을 갖는 반도체 패키지(Semiconductor Package Appling Multiple Solder Ball)에 관한 것이다.The present invention relates to a semiconductor package, and more particularly to a semiconductor package having a solder ball (Semiconductor Package Appling Multiple Solder Ball).

일반적인 BGA(Ball Grid Array: 이하 "BGA"라 함) 패키지의 제조공정은 인쇄회로 기판(Printed Circuit Board, PCB)에 반도체 칩을 부착하는 단계와, 상기 기판에 형성된 배선과 반도체 칩의 입/출력 패드를 와이어로 본딩(Bonding)하는 단계 와, 반도체 칩 등을 봉지재를 이용하여 몰딩(Molding)하는 단계와, BGA 패키지를 모듈기판 등에 실장하기 위한 솔더 볼을 패키지 저면에 부착하는 단계와, 부착된 솔더 볼을 퍼니스(Furnace)에서 리플로우(Reflow)하는 단계 등으로 구성된다.The manufacturing process of a general ball grid array (BGA) package includes attaching a semiconductor chip to a printed circuit board (PCB), wiring formed on the substrate, and input / output of the semiconductor chip. Bonding the pads to wires, molding semiconductor chips, etc., using an encapsulant, attaching solder balls to the bottom of the package for mounting the BGA package to a module substrate, and attaching Reflow of the solder balls in the furnace (Furnace) and the like.

여기에서 솔더 볼은 집적회로와 모듈기판 사이에서 전기적인 통로를 제공한다. The solder balls here provide an electrical pathway between the integrated circuit and the module substrate.

그러나 BGA 패키지를 모듈 기판에 실장하면, 상기한 솔더 볼은 리플로우(Reflow) 공정에서 BGA 패키지의 기판과 모듈기판의 열에 의한 팽창 및 수축으로 스트레스를 받는다. However, when the BGA package is mounted on the module substrate, the solder balls are stressed due to the expansion and contraction caused by the heat of the substrate and the module substrate of the BGA package in the reflow process.

반도체 칩과 모듈기판은 서로 열팽창계수가 다르기 때문에 열팽창 또는 수축 정도가 다르며, 그로 인하여 솔더 볼은 스트레스로 인한 균열(Crack) 등이 생기는 심각한 문제가 발생한다.Since the semiconductor chip and the module substrate have different thermal expansion coefficients, the thermal expansion or contraction degree is different. As a result, the solder ball has a serious problem of cracking due to stress.

또한 스트레스는 동일 패키지의 솔더 볼에서도 패키지 중심과 가장자리 등의 위치에 따라 그 정도가 다른 특성을 보인다. 보통 중심부보다 패키지의 가장자리에 위치한 솔더 볼일수록 스트레스를 많이 받게 된다.In addition, the stress is different in the solder ball of the same package depending on the location of the center and the edge of the package. Usually solder balls located on the edge of the package rather than in the center are more stressed.

따라서 상기의 문제점을 해결하기 위한 본 발명의 목적은 반도체 패키지의 솔더볼이 제조공정과 외부의 환경요소에 유연하게 대응될 수 있도록 함에 있다.Therefore, an object of the present invention for solving the above problems is to allow the solder ball of the semiconductor package to flexibly correspond to the manufacturing process and external environmental factors.

상기와 같은 목적을 달성하기 위한 본 발명의 솔더 볼을 갖는 반도체 패키지는 상기 반도체 패키지의 일면에 최소한 둘 이상의 서로 다른 재질의 솔더 볼들이 배치되며, 상기 솔더 볼들은 중심으로부터 가장자리 사이에 위치에 따라 상이한 재질의 솔더 볼들이 배치됨을 특징으로 한다.In the semiconductor package having the solder ball of the present invention for achieving the above object, at least two solder balls of different materials are disposed on one surface of the semiconductor package, the solder balls are different depending on the position between the center and the edge Characterized in that the solder balls are made of material.

여기에서 상기 솔더 볼들은, 열팽창계수를 달리하는 재질들로 구분된다.Here, the solder balls are classified into materials having different coefficients of thermal expansion.

또한, 상기 열팽창계수가 낮은 상기 솔더 볼은 중심쪽에 배치되고, 상기 열팽창계수가 높은 상기 솔더 볼은 가장자리 쪽에 배치됨을 특징으로 한다.The solder ball having the low coefficient of thermal expansion is disposed at the center side, and the solder ball having the high coefficient of thermal expansion is disposed at the edge side.

솔더 볼을 갖는 반도체 패키지에 있어서, 상기 반도체 패키지의 일면의 중심부에 배치된 제 1 솔더 볼들; 상기 제 1 솔더 볼들을 에워싸는 형태로 배치된 제 2 솔더 볼들; 상기 제 2 솔더 볼들의 변부에 상기 반도체 패키지의 모서리 부분에 대응되게 배치된 제 3 솔더 볼들;을 구비하며, 상기 제 1 내지 제 3 솔더 볼들은 서로 다른 재질을 가짐을 특징으로 한다.A semiconductor package having solder balls, comprising: first solder balls disposed at a central portion of one surface of the semiconductor package; Second solder balls arranged to surround the first solder balls; And third solder balls disposed at edge portions of the second solder balls to correspond to edge portions of the semiconductor package, wherein the first to third solder balls have different materials.

여기에서 상기 제 1 솔더 볼들은, 장방형 매트릭스 구조, 정방형 매트릭스 구조, 십자 구조, 원형 구조 중의 하나로 배치될 수 있다.The first solder balls may be arranged in one of a rectangular matrix structure, a square matrix structure, a cross structure, and a circular structure.

또한, 상기 제 1 내지 제 3 솔더 볼들은, 열팽창계수를 달리함을 특징으로 한다. In addition, the first to third solder balls, characterized in that the thermal expansion coefficient is different.

그리고 상기 제 1 솔더 볼들의 열팽창계수가 가장 작고 상기 제 3 솔더 볼들의 열팽창계수가 가장 크게 구성됨이 바람직하다.The thermal expansion coefficient of the first solder balls is the smallest and the thermal expansion coefficient of the third solder balls is preferably configured to be the largest.

이하, 본 발명에 따른 솔더 볼을 갖는 반도체 패키지의 바람직한 실시예에 대하여 첨부 도면을 참조하여 상세히 설명하도록 한다. Hereinafter, a preferred embodiment of a semiconductor package having a solder ball according to the present invention will be described in detail with reference to the accompanying drawings.

도 1을 살펴보면, 인쇄회로 기판(100)의 상면에는 접착물질에 의해 반도체 칩(200)이 부착되며, 반도체 칩(200)의 전기적인 입출력을 위하여 칩 패드(미도시)와 인쇄회로 기판(100)에 형성되는 금속패드(미도시)는 전도성 와이어(204)에 의해 연결된다. 1, a semiconductor chip 200 is attached to an upper surface of a printed circuit board 100 by an adhesive material, and a chip pad (not shown) and a printed circuit board 100 for electrical input / output of the semiconductor chip 200. The metal pads (not shown) formed in) are connected by the conductive wires 204.

또한, 인쇄회로 기판(100)의 상부에 부착된 반도체 칩(200)은 봉지재(208)에 의해 몰딩된다.In addition, the semiconductor chip 200 attached to the upper portion of the printed circuit board 100 is molded by the encapsulant 208.

그리고, 인쇄회로 기판(100)의 저면에는 솔더 볼이 기판(100)의 볼랜드(미도시)에 부착된다.The solder ball is attached to a ball land (not shown) of the substrate 100 on the bottom surface of the printed circuit board 100.

이때, 볼랜드에는 플럭스(미도시) 등의 물질이 도포되고, 퍼니스(Furnace)에서 솔더 볼이 융착되어 형성될 수 있다.In this case, a material such as a flux (not shown) may be applied to the borland, and solder balls may be fused in a furnace.

도 2를 참조하면, 인쇄회로 기판(100)에 솔더 볼(103, 104)이 일정한 간격을 두고 규칙적으로 볼랜드 상에 배열된 것을 살펴볼 수 있다. Referring to FIG. 2, it can be seen that the solder balls 103 and 104 are regularly arranged on the ball lands at regular intervals on the printed circuit board 100.

여기에서, 인쇄회로 기판(100)의 중앙부분에 배열되는 솔더 볼(102)과 가장자리에 배열되는 솔더 볼(104)은 각각 열팽창 계수가 다른 물질로 구성됨이 바람직하다.Here, the solder balls 102 arranged at the center of the printed circuit board 100 and the solder balls 104 arranged at the edges are preferably made of materials having different thermal expansion coefficients.

중앙부분에 배열되는 솔더 볼(102)은 가장자리에 배열되는 솔더 볼(104)보다The solder balls 102 arranged at the center portion are better than the solder balls 104 arranged at the edges.

상대적으로 팽창이나 수축에 따른 스트레스가 작다. 그러므로 열팽창계수가 작은 솔더 볼(102)은 패키지의 중앙에 배치되고 열 팽창계수가 큰 솔더 볼(104)은 가장자리에 배치된다.Relatively small stress due to expansion or contraction. Therefore, a solder ball 102 having a small coefficient of thermal expansion is disposed at the center of the package, and a solder ball 104 having a large coefficient of thermal expansion is disposed at the edge.

여기에서 배열되는 솔더 볼(102, 104)은 서로 다른 종류의 금속이나 합금 등 이 사용됨을 특징으로 한다.The solder balls 102 and 104 arranged here are characterized in that different types of metals or alloys are used.

상술한 바와 같이 구성된 반도체 패키지는 모듈기판에 실장된 상태에서 리플로우 등과 같은 열 공정을 수행하고, 이 과정에서 반도체 패키지는 솔더 볼은 열에 의한 팽창과 수축으로 인한 스트레스를 받는다.The semiconductor package configured as described above performs a thermal process such as reflow in a state of being mounted on a module substrate, and in this process, the solder ball is stressed due to thermal expansion and contraction.

그러나 인쇄회로 기판(100)의 중앙에는 열팽창계수가 작은 금속이나 합금(102)이 배열되고 기판의 가장자리에는 열팽창계수가 큰 물질의 솔더 볼(104)이 배열되어, 외부환경이나 제조공정에 의한 팽창이나 수축에도 스트레스가 완화됨으로써, 유연한 상태를 유지할 수 있다.However, a metal or alloy 102 having a low coefficient of thermal expansion is arranged at the center of the printed circuit board 100, and solder balls 104 of a material having a high coefficient of thermal expansion are arranged at the edge of the printed circuit board 100, thereby expanding by external environments or manufacturing processes. The stress is alleviated even during contraction, so that the flexible state can be maintained.

한편, 반도체 패키지에 실장되는 솔더 볼은 2종 이상의 물질이 사용될 수 있다. In the meantime, two or more kinds of materials may be used for the solder ball mounted on the semiconductor package.

또한, 배열되는 솔더 볼은 장방형 매트릭스 구조, 정방형 매트릭스 구조, 십자구조, 원형구조 등의 조합이 가능하며, 패키지의 종류와 크기, 목적 등에 따라 다양한 종류의 솔더 볼이 적용될 수 있다.In addition, the solder balls arranged may be a combination of a rectangular matrix structure, a square matrix structure, a cross structure, a circular structure, and the like, and various kinds of solder balls may be applied according to the type, size, purpose, etc. of the package.

도 3은 열에 의해 팽창되는 본 발명의 제 1 실시예에 따른 반도체 패키지를 도시한다.3 shows a semiconductor package according to a first embodiment of the present invention which is expanded by heat.

도 3을 참조하면, 도 1과 같이 인쇄회로 기판(100) 상에 반도체 칩(200)이 탑재되어 몰딩된 반도체 패키지는 모듈기판(300)상에 실장된다. 반도체 패키지는 솔더볼(102, 104)로써, 모듈기판(300)과 접합된다. Referring to FIG. 3, a semiconductor package in which a semiconductor chip 200 is mounted on a printed circuit board 100 and molded, as shown in FIG. 1, is mounted on a module substrate 300. The semiconductor package is solder balls 102 and 104 and is bonded to the module substrate 300.

여기에서 모듈기판(300)는 절연된 한쪽면에 구리 등의 박판을 부착시킨 후, 회로의 배선패턴에 따라 식각하여 필요한 부분을 구성하고 패키지된 부품을 탑재시 키기 위한 구멍을 뚫어 제조된 것이 실시예로 이용될 수 있다. Here, the module substrate 300 is manufactured by attaching a thin plate of copper or the like to an insulated surface, and then etching it according to the wiring pattern of the circuit to form a necessary portion and drilling a hole for mounting a packaged part. It may be used as an example.

인쇄회로 기판(100)과 모듈기판(300) 사이에 부착된 솔더 볼은 반도체 패키지와 모듈기판(300)의 열에 의한 팽창이나 수축에 따른 스트레스를 받는다. 가장자리에 부착된 솔더 볼이 중앙에 배치된 솔더 볼보다 큰 스트레스를 받음을 알 수 있다. The solder balls attached between the printed circuit board 100 and the module substrate 300 are stressed due to expansion or contraction caused by heat of the semiconductor package and the module substrate 300. It can be seen that the solder balls attached to the edge are subjected to greater stress than the solder balls placed in the center.

따라서, 열팽창계수가 작은 솔더 볼은 중앙에 배치하고 가장자리로 갈수록 열팽창계수가 큰 물질을 배치하여 물리적인 변형에 대응하도록 하는 것이 바람직하다.Therefore, it is desirable to arrange the solder ball having a small coefficient of thermal expansion in the center and to arrange a material having a large coefficient of thermal expansion toward the edge to correspond to physical deformation.

또한, 반도체 패키지와 모듈기판 간의 열팽창계수 차에 의한 스트레스는 솔더 볼에 의하여 완충되는 특성을 갖는다.In addition, the stress due to the difference in thermal expansion coefficient between the semiconductor package and the module substrate is buffered by the solder ball.

도 4는 본 발명의 제 2 실시예에 따른 인쇄회로 기판의 하단을 도시하는 평면도이다.4 is a plan view showing a lower end of a printed circuit board according to a second embodiment of the present invention.

여기에서는, 3 종류의 다종 솔더 볼이 적용된 예를 나타내며, 인쇄회로기판(400)의 중심부에 정방 또는 장방형 매트릭스 구조로 솔더볼(402)이 배치되고, 솔더 볼(402)을 에워싸는 형태로 솔더 볼(404)이 배치되며, 그 변부의 반도체 패키지의 모서리 부분에 대응되게 복수의 솔더 볼(406)이 각각 배치된다. Here, an example in which three types of multi-solder balls are applied is illustrated, and the solder balls 402 are disposed in a square or rectangular matrix structure at the center of the printed circuit board 400, and the solder balls 402 are formed to surround the solder balls 402. 404 is disposed, and a plurality of solder balls 406 are disposed to correspond to corner portions of the semiconductor package at the edges thereof.

또한, 인쇄회로기판(400)에 배치되는 솔더 볼은 설계시 필요에 따라 다양한 배열 방법을 적용할 수 있다. In addition, the solder balls disposed on the printed circuit board 400 may apply various arrangement methods as necessary when designing.

여기에서 솔더 볼(402)보다 솔더 볼(404)의 열팽창계수가 크고 솔더 볼(404)보다 솔더 볼(404)보다 솔더 볼(406)의 열팽창계수가 크다.Here, the thermal expansion coefficient of the solder ball 404 is larger than the solder ball 402 and the thermal expansion coefficient of the solder ball 406 is larger than the solder ball 404 than the solder ball 404.

특히, 인쇄회로기판(400)의 모서리 부분에는 열팽창계수가 큰 솔더 볼(406)을 중심부분의 팽창으로 영향을 최소화할 수 있도록 부분적으로 배열됨을 특징으로 한다.In particular, the edge portion of the printed circuit board 400 is characterized in that the solder ball 406 having a large coefficient of thermal expansion is partially arranged so as to minimize the effect by expansion of the central portion.

따라서, 본 발명의 다종 솔더 볼이 반도체 패키지에 적용됨으로써, 솔더 볼에 의하여 완충될 수 있고, 그에 따라 외부환경과 열에 의한 팽창으로부터 받는 반도체 패키지의 스트레스가 신뢰성이 확보되는 효과가 있다. Therefore, by applying the various solder ball of the present invention to the semiconductor package, it can be buffered by the solder ball, there is an effect that the stress of the semiconductor package received from the expansion due to the external environment and heat is secured reliability.

본 발명은 특정 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구범위에서 제시하는 본 발명의 사상과 범위 안에서 본 발명은 다양하게 개조 및 변형될 수 있다는 것을 당업자는 용이하게 알 수 있다. While the invention has been shown and described with respect to particular embodiments, it is to be understood that the invention is not limited thereto and that the invention may be variously modified and modified within the spirit and scope of the invention as set forth in the following claims. Those skilled in the art will readily know.

Claims (7)

솔더 볼을 갖는 반도체 패키지에 있어서,In a semiconductor package having solder balls, 상기 반도체 패키지의 일면에 최소한 둘 이상의 서로 다른 재질의 솔더 볼들이 배치되며,At least two solder balls of different materials are disposed on one surface of the semiconductor package, 상기 솔더 볼들은 중심으로부터 가장자리 사이에 위치에 따라 상이한 재질의 솔더 볼들이 배치됨을 특징으로 하는 솔더 볼을 갖는 반도체 패키지.The solder ball is a semiconductor package having a solder ball, characterized in that the solder balls of different materials are disposed depending on the position from the center to the edge. 제 1항에 있어서,The method of claim 1, 상기 솔더 볼들은, 열팽창계수를 달리하는 재질들로 구분됨을 특징으로 하는 The solder balls are divided into materials having different coefficients of thermal expansion 솔더 볼을 갖는 반도체 패키지.Semiconductor package with solder balls. 제 2항에 있어서,The method of claim 2, 상기 열팽창계수가 낮은 상기 솔더 볼은 중심 쪽에 배치되고, 상기 열팽창계수가 높은 상기 솔더 볼은 가장자리 쪽에 배치됨을 특징으로 하는 솔더 볼을 갖는 반도체 패키지.The solder ball having the low coefficient of thermal expansion is disposed on the center side, the solder ball having a high coefficient of thermal expansion is disposed on the edge side semiconductor package having a solder ball. 솔더 볼을 갖는 반도체 패키지에 있어서,In a semiconductor package having solder balls, 상기 반도체 패키지의 일면의 중심부에 배치된 제 1 솔더 볼들;First solder balls disposed at a central portion of one surface of the semiconductor package; 상기 제 1 솔더 볼들을 에워싸는 형태로 배치된 제 2 솔더 볼들;Second solder balls arranged to surround the first solder balls; 상기 제 2 솔더 볼들의 변부에 상기 반도체 패키지의 모서리 부분에 대응되게 배치된 제 3 솔더 볼들;을 구비하며,And third solder balls disposed at edge portions of the second solder balls to correspond to edge portions of the semiconductor package. 상기 제 1 내지 제 3 솔더 볼들은 서로 다른 재질을 가짐을 특징으로 하는 솔더 볼을 갖는 반도체 패키지.The semiconductor package having solder balls, wherein the first to third solder balls have different materials. 제 4항에 있어서,The method of claim 4, wherein 상기 제 1 솔더 볼들은, 장방형 매트릭스 구조, 정방형 매트릭스 구조, 십자 구조, 원형 구조 중의 하나로 배치되는 것을 특징으로 하는 솔더 볼을 갖는 반도체 패키지.And the first solder balls are arranged in one of a rectangular matrix structure, a square matrix structure, a cross structure, and a circular structure. 제 4항에 있어서,The method of claim 4, wherein 상기 제 1 내지 제 3 솔더 볼들은, 열팽창계수를 달리함을 특징으로 하는 솔더 볼을 갖는 반도체 패키지.The first to third solder balls, the semiconductor package having a solder ball, characterized in that the thermal expansion coefficient is different. 제 4항에 있어서, The method of claim 4, wherein 상기 제 1 솔더 볼들의 열팽창계수가 가장 작고 상기 제 3 솔더 볼들의 열팽창계수가 가장 크게 구성됨을 특징으로 하는 솔더 볼을 갖는 반도체 패키지.And a small thermal expansion coefficient of the first solder balls and a largest thermal expansion coefficient of the third solder balls.
KR1020060102835A 2006-10-23 2006-10-23 Semiconductor package having a solder ball KR20080036345A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060102835A KR20080036345A (en) 2006-10-23 2006-10-23 Semiconductor package having a solder ball

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060102835A KR20080036345A (en) 2006-10-23 2006-10-23 Semiconductor package having a solder ball

Publications (1)

Publication Number Publication Date
KR20080036345A true KR20080036345A (en) 2008-04-28

Family

ID=39574778

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060102835A KR20080036345A (en) 2006-10-23 2006-10-23 Semiconductor package having a solder ball

Country Status (1)

Country Link
KR (1) KR20080036345A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10083939B2 (en) 2016-05-17 2018-09-25 Samsung Electronics Co., Ltd. Semiconductor package

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10083939B2 (en) 2016-05-17 2018-09-25 Samsung Electronics Co., Ltd. Semiconductor package
US10373935B2 (en) 2016-05-17 2019-08-06 Samsung Electronics Co., Ltd. Semiconductor package
US10658341B2 (en) 2016-05-17 2020-05-19 Samsung Electronics Co., Ltd. Semiconductor package
US10867970B2 (en) 2016-05-17 2020-12-15 Samsung Electronics Co., Ltd. Semiconductor package
US10991677B2 (en) 2016-05-17 2021-04-27 Samsung Electronics Co., Ltd. Semiconductor package
US11610865B2 (en) 2016-05-17 2023-03-21 Samsung Electronics Co., Ltd. Semiconductor package

Similar Documents

Publication Publication Date Title
US10204848B2 (en) Semiconductor chip package having heat dissipating structure
CN107978569B (en) Chip packaging structure and manufacturing method thereof
KR20060128751A (en) Semiconductor device and method for manufacturing semiconductor device
KR19990062689A (en) Semiconductor device
KR100719384B1 (en) Low profile interconnect structure and interconnecting method
KR100825784B1 (en) Semiconductor package suppressing a warpage and wire open defects and manufacturing method thereof
JP2006210852A (en) Circuit board with surface-mounting circuit component, and its manufacture
US20120306064A1 (en) Chip package
CN105321908A (en) Semiconductor device and manufacturing method of semiconductor device
JP2006253519A (en) Semiconductor device
KR100475337B1 (en) High Power Chip Scale Package and Manufacturing Method
KR20080036345A (en) Semiconductor package having a solder ball
KR20090089175A (en) Substrate for semiconductor package
KR100233861B1 (en) Bga semiconductor package
KR20020057351A (en) Ball grid array package and mounting structure thereof
KR20130033150A (en) Substrate strip
KR102156148B1 (en) Low thermal stress package for large area semiconductor dies
KR20130015685A (en) Semiconductor package and method of manufacturing the same
KR100924543B1 (en) Method of manufactruing semiconductor package
US11139228B2 (en) Semiconductor device
KR100459820B1 (en) Chip scale package and its manufacturing method
KR100639210B1 (en) ball grid array package
KR100772107B1 (en) Ball grid array package
KR100525452B1 (en) Semiconductor package & PCB mounted with the same
CN118053816A (en) Stiffener for semiconductor package

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid