KR100924543B1 - Method of manufactruing semiconductor package - Google Patents

Method of manufactruing semiconductor package Download PDF

Info

Publication number
KR100924543B1
KR100924543B1 KR1020060138463A KR20060138463A KR100924543B1 KR 100924543 B1 KR100924543 B1 KR 100924543B1 KR 1020060138463 A KR1020060138463 A KR 1020060138463A KR 20060138463 A KR20060138463 A KR 20060138463A KR 100924543 B1 KR100924543 B1 KR 100924543B1
Authority
KR
South Korea
Prior art keywords
base substrate
semiconductor package
semiconductor chip
bonding pads
package
Prior art date
Application number
KR1020060138463A
Other languages
Korean (ko)
Other versions
KR20080062529A (en
Inventor
김종현
조범상
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020060138463A priority Critical patent/KR100924543B1/en
Publication of KR20080062529A publication Critical patent/KR20080062529A/en
Application granted granted Critical
Publication of KR100924543B1 publication Critical patent/KR100924543B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]

Abstract

반도체 패키지의 제조방법은, 제1 면에 복수개의 본딩패드들이 배열되고 상기 제1면과 대향하는 제2 면에 상기 본딩 패드들과 연결된 외부 접속 단자가 형성된 베이스 기판을 마련하는 단계; 복수개의 범프들이 배열된 반도체 칩을 상기 베이스 기판의 제1 면에 부착하는 단계; 상기 반도체 칩의 범프들과 상기 베이스 기판의 본딩패드들을 도전성 와이어로 와이어 본딩하는 단계; 상기 반도체 칩 및 상기 도전성 와이어를 밀봉 수지로 몰딩하여 예비 반도체 패키지를 형성하는 단계; 및 상기 예비 반도체 패키지를 열처리하여 휨을 방지하는 단계;를 포함한다.A method of manufacturing a semiconductor package includes: providing a base substrate having a plurality of bonding pads arranged on a first surface and having external connection terminals connected to the bonding pads on a second surface opposite to the first surface; Attaching a semiconductor chip having a plurality of bumps arranged on a first surface of the base substrate; Wire bonding bumps of the semiconductor chip and bonding pads of the base substrate with conductive wires; Molding the semiconductor chip and the conductive wire with a sealing resin to form a preliminary semiconductor package; And heat-treating the preliminary semiconductor package to prevent warpage.

Description

반도체 패키지의 제조 방법{METHOD OF MANUFACTRUING SEMICONDUCTOR PACKAGE}Manufacturing method of semiconductor package {METHOD OF MANUFACTRUING SEMICONDUCTOR PACKAGE}

도 1은 본 발명에 의한 반도체 패키지의 제조 방법에 의하여 제조된 LGA 패키지를 도시한 단면도.1 is a cross-sectional view showing an LGA package manufactured by the method for manufacturing a semiconductor package according to the present invention.

도 2는 본 발명의 일실시예에 의한 반도체 패키지의 제조 방법을 도시한 순서도.2 is a flowchart illustrating a method of manufacturing a semiconductor package according to an embodiment of the present invention.

도 3은 반도체 패키지를 제조하기 위한 베이스 기판을 도시한 단면도.3 is a cross-sectional view illustrating a base substrate for manufacturing a semiconductor package.

도 4는 도 3에 도시된 베이스 기판에 반도체 칩을 실장 및 와이어 본딩을 수행한 것을 도시한 단면도.FIG. 4 is a cross-sectional view of a semiconductor chip mounted and wire bonded to the base substrate shown in FIG. 3. FIG.

본 발명은 반도체 패키지의 제조 방법에 관한 것으로, 더욱 상세하게는 반도체 패키지의 휨을 방지한 반도체 패키지의 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor package, and more particularly, to a method for manufacturing a semiconductor package which prevents warping of the semiconductor package.

일반적인 반도체 소자는 순도 높은 실리콘으로 이루어진 실리콘 웨이퍼(silicon wafer)에 반도체 칩(semiconductor chip)을 제조하는 반도체 칩 제조 공정(semiconductor chip manufactruing process), 반도체 칩을 전기적으로 검사하 는 다이 소팅 공정(die sorting process) 및 양품 반도체 칩을 패키징하는 패키징 공정(packaging process) 등을 통해 제조된다.Typical semiconductor devices include a semiconductor chip manufactruing process for manufacturing a semiconductor chip on a silicon wafer made of high purity silicon, and a die sorting process for electrically inspecting the semiconductor chip. process) and a packaging process for packaging a good semiconductor chip.

여기서, 양품 반도체 칩을 패키징하는 반도체 패키징 공정은 일반적으로, 베이스 기판의 상부면에 접착제를 개재하여 반도체 칩을 부착하는 다이 어탯치(die attach) 공정, 반도체 칩의 상부면에 배열된 범프들과 베이스 기판의 상부면 가장자리에 배열된 본딩 패드들을 도전성 와이어로 연결시켜 반도체 칩과 베이스 기판을 전기적으로 연결시키는 와이어 본딩(wire bonding) 공정 및 베이스 기판의 상부면을 몰딩 수지로 덮어 반도체 칩 및 와이어를 외부 환경으로부터 보호하는 밀봉부를 형성하는 몰딩(molding)공정을 포함한다. 바람직하게, 몰딩 수지는 에폭시 몰딩 컴파운드이다.Here, a semiconductor packaging process for packaging a good semiconductor chip is generally a die attach process for attaching a semiconductor chip through an adhesive to an upper surface of a base substrate, bumps arranged on the upper surface of the semiconductor chip; The wire bonding process of electrically connecting the bonding pads arranged at the edge of the upper surface of the base substrate with the conductive wire and electrically connecting the semiconductor chip and the base substrate, and covering the semiconductor chip and the wire with the molding resin covering the upper surface of the base substrate. Molding process to form a seal that protects from the external environment. Preferably, the molding resin is an epoxy molding compound.

그러나, 종래 반도체 패키지 제조 공정에 의하여 제조된 반도체 패캐지를 이루는 구성 요소들, 예를 들면, 베이스 기판, 반도체 칩 및 몰딩부의 열팽창 계수가 서로 다르기 때문에 반도체 패키지의 휨(warpage)가 발생되고 있다.However, warpage of a semiconductor package is generated because the thermal expansion coefficients of components constituting the semiconductor package manufactured by a conventional semiconductor package manufacturing process, for example, a base substrate, a semiconductor chip, and a molding part are different from each other.

이와 같은 반도체 패키지를 이루는 구성 요소들의 서로 다른 열팽창 계수에 따른 휨은 LGA 패키지와 같은 박형 패키지에서 심각한 제품 불량을 유발한다.The bending due to the different coefficients of thermal expansion of the components constituting the semiconductor package causes serious product defects in thin packages such as LGA packages.

LGA 패키지의 경우 BGA 패키지와 실질적으로 동일한 구조를 갖고, LGA 패키지의 경우는 BGA 패키지와 다르게 솔더볼이 없는 형태를 갖는다. LGA 패키지의 경우 솔더볼이 없기 때문에 인쇄회로기판(PCB) 등에 LGA 패키지를 실장할 때는 인쇄회로기판에 실크 스크린 방법에 의하여 솔더 페이스트를 형성하고, 솔더 페이스트에 LGA 패키지의 외부 접속 단자를 배치한 후 솔더 페이스트를 용융시켜 인쇄회로 기판에 LGA 패키지를 실장한다.The LGA package has substantially the same structure as the BGA package, and the LGA package has a solderless shape unlike the BGA package. Since the LGA package does not have solder balls, when mounting the LGA package on a printed circuit board (PCB) or the like, solder paste is formed on the printed circuit board by the silk screen method, and the external connection terminal of the LGA package is placed on the solder paste. The paste is melted to mount the LGA package on the printed circuit board.

상술한 바와 같이 얇은 두께를 갖는 LGA 패키지의 경우 휨이 쉽게 발생되고, LGA 패키지에 휨이 발생 될 경우, LGA 패키지의 외부 접속 단자와 인쇄회로기판 사이에 공간이 발생하게 되어 LGA 패키지와 인쇄회로기판의 실장 불량이 발생 된다.As described above, in the case of the LGA package having a thin thickness, warpage is easily generated, and when the LGA package is warped, a space is generated between the external connection terminal of the LGA package and the printed circuit board. Poor mounting occurs.

따라서, 본 발명은 이와 같은 종래 문제점을 감안한 것으로서, 본 발명의 목적은 휨을 방지한 반도체 패키지의 제조 방법을 제공한다.Accordingly, the present invention has been made in view of such a conventional problem, and an object of the present invention is to provide a method of manufacturing a semiconductor package which prevents warping.

이와 같은 본 발명의 하나의 목적을 구현하기 위한 반도체 패키지의 제조 방법은 제1 면에 복수개의 본딩패드들이 배열되고 상기 제1면과 대향하는 제2 면에 상기 본딩 패드들과 연결된 외부 접속 단자가 형성된 베이스 기판을 마련하는 단계, 복수개의 범프들이 배열된 반도체 칩을 상기 베이스 기판의 제1 면에 부착하는 단계, 상기 반도체 칩의 범프들과 상기 베이스 기판의 본딩패드들을 도전성 와이어로 와이어 본딩하는 단계, 상기 반도체 칩 및 상기 도전성 와이어를 밀봉 수지로 몰딩하여 예비 반도체 패키지를 형성하는 단계 및 상기 예비 반도체 패키지를 열처리하여 휨을 방지하는 단계를 포함한다.In the semiconductor package manufacturing method for implementing the above object of the present invention, a plurality of bonding pads are arranged on a first surface and an external connection terminal connected to the bonding pads is provided on a second surface opposite to the first surface. Providing a formed base substrate, attaching a semiconductor chip having a plurality of bumps arranged to a first surface of the base substrate, and wire bonding bumps of the semiconductor chip and bonding pads of the base substrate with conductive wires. And forming the preliminary semiconductor package by molding the semiconductor chip and the conductive wire with a sealing resin, and heat-treating the preliminary semiconductor package to prevent warpage.

본 발명에서 열처리 단계에서, 열처리 온도는 상기 수지의 유리 전이온도 이상일 수 있다.In the heat treatment step in the present invention, the heat treatment temperature may be above the glass transition temperature of the resin.

본 발명에서 유리 전이 온도는 200℃ 이상일 수 있다.In the present invention, the glass transition temperature may be at least 200 ℃.

이하, 첨부된 도면들을 참조하여 본 발명의 바람직한 실시예들에 따른 반도 체 패키지의 제조 방법에 대하여 상세하게 설명한다. Hereinafter, a method of manufacturing a semiconductor package according to preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 1은 본 발명에 의한 반도체 패키지의 제조 방법에 의하여 제조된 LGA 패키지를 도시한 단면도이다.1 is a cross-sectional view illustrating an LGA package manufactured by a method of manufacturing a semiconductor package according to the present invention.

LGA 패키지(1)는 복수개의 본딩패드(12)들이 배열되고, 외부 접속 단자(20)를 구비한 베이스 기판(10), 상부면에 범프(104)들이 배열되고 베이스 기판(10)의 상부면에 실장되는 반도체 칩(100), 베이스 기판(10)의 본딩패드(12)들과 반도체 칩(10)의 범프(104)들을 전기적으로 연결시키는 도전성 와이어(110) 및 반도체 칩과 도전성 와이어를 외부환경으로부터 보호하는 밀봉 부재(140)를 포함한다.The LGA package 1 includes a base substrate 10 having a plurality of bonding pads 12 arranged thereon and an external connection terminal 20, bumps 104 arranged on an upper surface thereof, and an upper surface of the base substrate 10. The semiconductor chip 100 mounted on the substrate 100, the conductive wire 110 electrically connecting the bonding pads 12 of the base substrate 10 and the bumps 104 of the semiconductor chip 10, and the semiconductor chip and the conductive wire to the outside. It includes a sealing member 140 to protect from the environment.

베이스 기판(10)의 제1 면(10a)에는 본딩패드(12)들이 배치되고, 제1 면(10a)와 대향하는 제2 면(10b)에는 외부 접속 단자(20)가 배치된다. 본딩 패드(12) 및 외부 접속 단자(20)들은 상호 전기적으로 연결된다. 예를 드렁, 베이스 기판(10)은 인쇄회로기판일 수 있다.Bonding pads 12 are disposed on the first surface 10a of the base substrate 10, and external connection terminals 20 are disposed on the second surface 10b facing the first surface 10a. The bonding pads 12 and the external connection terminals 20 are electrically connected to each other. For example, the base substrate 10 may be a printed circuit board.

본딩패드(12)들은 베이스 기판(10)의 제1 면(10a) 중 후술될 반도체 칩(100)이 부착될 영역의 외측에 배치되며, 본딩 패드(12)들은 반도체 칩(100)의 범프(104)들에 대응하여 베이스 기판(10)상에 배열된다.The bonding pads 12 are disposed outside the region of the first surface 10a of the base substrate 10 to which the semiconductor chip 100 to be described later is attached, and the bonding pads 12 are bumps of the semiconductor chip 100. Corresponding to 104 are arranged on the base substrate 10.

외부 접속 단자(20)들은 베이스 기판(10)의 제2 면(10b)에 배열되며, 본딩패드(12)들과 외부 접속 단자(20)들은 회로배선 또는 비아홀(도시 안됨)에 의해 전기적으로 연결된다. 본 실시예에서, 외부 접속 단자(20)는 플레이트 형상을 갖는다.The external connection terminals 20 are arranged on the second surface 10b of the base substrate 10, and the bonding pads 12 and the external connection terminals 20 are electrically connected by circuit wiring or via holes (not shown). do. In this embodiment, the external connection terminal 20 has a plate shape.

도전성 와이어(110)는 반도체 칩(100)의 본딩패드(12)들과 베이스 기판(10)의 범프(104)들을 전기적으로 연결시키는 매개체로 사용된다. 여기서, 도전성 와이 어(110)의 일측단부는 반도체 칩(100)의 상부면에 형성된 범프(104)에 연결되고, 도전성 와이어(110)의 타측단부는 베이스 기판(10)에 형성된 본딩패드(12)에 본딩된다.The conductive wire 110 is used as a medium for electrically connecting the bonding pads 12 of the semiconductor chip 100 and the bumps 104 of the base substrate 10. Here, one end of the conductive wire 110 is connected to the bump 104 formed on the upper surface of the semiconductor chip 100, and the other end of the conductive wire 110 is the bonding pad 12 formed on the base substrate 10. Is bonded).

밀봉 부재(140)는 베이스 기판(10)의 상부면에 부착되어 반도체 칩(100) 및 도전성 와이어(110)를 덮어씌워 이들을 외부환경으로부터 보호한다. 바람직하게, 밀봉 부재(140)는 내열성 및 기계적 강도를 갖는 열경화성 수지, 예를 들어 에폭시 몰딩 컴파운드 수지로 형성된다. 미설명 부호 102는 베이스 기판(10)의 상부면에 반도체 칩(100)을 부착시키는 접착제이다.The sealing member 140 is attached to the upper surface of the base substrate 10 to cover the semiconductor chip 100 and the conductive wire 110 to protect them from the external environment. Preferably, the sealing member 140 is formed of a thermosetting resin having heat resistance and mechanical strength, for example, an epoxy molding compound resin. Reference numeral 102 is an adhesive for attaching the semiconductor chip 100 to the upper surface of the base substrate 10.

본 실시예에 의한 LGA 패키지는 솔더볼이 없는 구조이기 때문에 매우 얇은 두께를 갖지만, 휨이 발생되지 않는 바, 이하, 휨이 발생되지 않는 LGA 패키지를 제조하는 방법을 설명하기로 한다.Since the LGA package according to the present embodiment has a very thin thickness because there is no solder ball structure, no warpage occurs. Hereinafter, a method of manufacturing an LGA package without warpage will be described.

도 2는 본 발명의 일실시예에 의한 반도체 패키지의 제조 방법을 도시한 순서도이다. 도 3은 반도체 패키지를 제조하기 위한 베이스 기판을 도시한 단면도이다.2 is a flowchart illustrating a method of manufacturing a semiconductor package according to an embodiment of the present invention. 3 is a cross-sectional view illustrating a base substrate for manufacturing a semiconductor package.

도 2 및 도 3을 참조하면, 단계 S10에서, 반도체 패키지를 제조하기 위한 베이스 기판(10)이 마련된다.2 and 3, in step S10, a base substrate 10 for manufacturing a semiconductor package is provided.

베이스 기판(10)은 제1 면(10a) 및 제1 면(10a)과 대향하는 제2 면(10b)을 갖고, 제1 면(10a)의 에지쪽에는 본딩 패드(12)들이 형성되고, 제2 면(10b)에는 외부 접속 단자(20)들이 형성된다. 본 실시예에서, 본딩 패드(12) 및 외부 접속 단자(20)는 제1 면(10a) 및 제2 면(10b)에 각각 형성된 금속막을 패터닝하여 형성할 수 있다.The base substrate 10 has a first surface 10a and a second surface 10b facing the first surface 10a, and bonding pads 12 are formed at an edge of the first surface 10a. External connection terminals 20 are formed on the second surface 10b. In the present embodiment, the bonding pads 12 and the external connection terminals 20 may be formed by patterning metal films formed on the first and second surfaces 10a and 10b, respectively.

도 4는 도 3에 도시된 베이스 기판에 반도체 칩을 실장 및 와이어 본딩을 수행한 것을 도시한 단면도이다.FIG. 4 is a cross-sectional view illustrating a semiconductor chip mounted and wire bonded to the base substrate of FIG. 3.

도 2 및 도 4를 참조하면, 단계 S20 및 단계 S30에서, 도 3에 도시된 베이스 기판(10)의 제1 면(10a) 중앙부에는 접착제(102)가 도포된다.2 and 4, in steps S20 and S30, an adhesive 102 is applied to a central portion of the first surface 10a of the base substrate 10 illustrated in FIG. 3.

접착제(102)가 도포된 후, 접착제(102)의 상면에 반도체 칩(100)을 위치시켜 베이스 기판(10)의 제1 면(10a)상에는 반도체 칩(100)이 부착된다.After the adhesive 102 is applied, the semiconductor chip 100 is positioned on the top surface of the adhesive 102, and the semiconductor chip 100 is attached onto the first surface 10a of the base substrate 10.

이후, 반도체 칩(100)의 상부면 가장자리에 배열된 범프(104)들 각각에 도전성 와이어(110)의 일측 단부를 연결하고, 도전성 와이어(110)의 타측 단부는 베이스 기판(10)의 상부면에 형성된 본딩패드(12)에 본딩하여 반도체 칩(100)과 베이스 기판(10)을 전기적으로 도통 시킨다.Thereafter, one end of the conductive wire 110 is connected to each of the bumps 104 arranged at the edge of the top surface of the semiconductor chip 100, and the other end of the conductive wire 110 is the top surface of the base substrate 10. The semiconductor chip 100 and the base substrate 10 are electrically connected to each other by bonding to the bonding pads 12 formed on the bonding pads 12.

도 1을 다시 참조하면, 반도체 칩(100)이 부착된 베이스 기판(10)의 제1 면(10a)에는 밀봉 부재(140)가 형성되어, 예비 반도체 패키지가 제조된다. 본 실시예에서, 밀봉 부재(140)로 사용될 수 있는 물질의 예로서는 에폭시 수지를 들 수 있다.Referring back to FIG. 1, a sealing member 140 is formed on the first surface 10a of the base substrate 10 to which the semiconductor chip 100 is attached, thereby manufacturing a preliminary semiconductor package. In this embodiment, an example of a material that can be used as the sealing member 140 is an epoxy resin.

도 2를 다시 참조하면, 베이스 기판(10) 상에 반도체 칩(100)을 어탯치, 도전성 와이어 본딩 및 에폭시 수지로 밀봉 부재(140)를 형성하여 예비 반도체 패키지를 형성한 후, 단계 S50에서, 예비 반도체 패키지의 휨을 방지하기 위해 예비 반도체 패키지는 열처리 된다.Referring back to FIG. 2, after the semiconductor chip 100 is attached to the base substrate 10, the sealing member 140 is formed of an electrically conductive wire bonding and an epoxy resin to form a preliminary semiconductor package, and in step S50, The preliminary semiconductor package is heat treated to prevent warpage of the preliminary semiconductor package.

본 실시예에서, 예비 반도체 패키지의 열처리 공정은 매우 중요하다. 예비 반도체 패키지를 열처리하지 않을 경우, 예비 반도체 패키지를 이루는 베이스 기판(10), 반도체 칩(100) 및 밀봉 부재(140)의 서로 다른 열팽창 계수에 의하여 예비 반도체 패키지에는 심각한 휨이 발생 될 수 있기 때문이다.In this embodiment, the heat treatment process of the preliminary semiconductor package is very important. If the preliminary semiconductor package is not heat treated, serious warpage may occur in the preliminary semiconductor package due to different coefficients of thermal expansion of the base substrate 10, the semiconductor chip 100, and the sealing member 140 constituting the preliminary semiconductor package. to be.

휨을 방지하기 위해서, 예비 반도체 패키지는 밀봉 부재(140)의 유리 전이 온도(Tg) 이상에서 열처리 되는 것이 바람직하다. 예를 들어, 예비 반도체 패키지의 열처리 온도는 약 200℃ 내지 약 250℃ 인 것이 바람직하다.In order to prevent warpage, the preliminary semiconductor package is preferably heat treated at a glass transition temperature Tg or higher of the sealing member 140. For example, the heat treatment temperature of the preliminary semiconductor package is preferably about 200 ° C to about 250 ° C.

예비 반도체 패키지를 밀봉 부재(140)의 유리 전이 온도 이상에서 열처리함으로써 이후, 반도체 패키지에 열이 가해지더라도 열 팽창량을 감소시킬 수 있어 반도체 패키지, 특히, 본 발명의 일실시예에서 개시된 LGA 패키지에서 빈번하게 발생되는 휨을 억제하여 LGA 패키지를 인쇄회로기판등에 실장할 때 발생되는 실장 불량을 해결할 수 있다.By heat-treating the preliminary semiconductor package above the glass transition temperature of the sealing member 140, thermal expansion can be reduced even if heat is applied to the semiconductor package, so that the semiconductor package, in particular, in the LGA package disclosed in the embodiment of the present invention. By suppressing the frequent warpage, it is possible to solve the mounting defects generated when the LGA package is mounted on the printed circuit board.

이상, 여기에서는 본 발명을 특정 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다. As mentioned above, although the present invention has been illustrated and described with reference to specific embodiments, the present invention is not limited thereto, and the following claims are not limited to the scope of the present invention without departing from the spirit and scope of the present invention. It can be easily understood by those skilled in the art that can be modified and modified.

이상에서 상술한 바에 의하면, 반도체 패키지를 제조하기 위해 베이스 기판 상에 반도체 칩을 실장하고, 반도체 칩 및 베이스 기판을 와이어 본딩하고, 반도체 칩 및 베이스 기판을 몰딩하여 예비 반도체 패키지를 제조한 후, 예비 반도체 패키지를 열처리하여 반도체 패키지, 예를 들면, 얇은 두께를 갖는 LGA 패키지의 휨을 방지하는 효과를 갖는다.As described above, in order to manufacture a semiconductor package, a semiconductor chip is mounted on a base substrate, wire-bonded the semiconductor chip and the base substrate, and the semiconductor chip and the base substrate are molded to manufacture a preliminary semiconductor package. The heat treatment of the semiconductor package has an effect of preventing warpage of the semiconductor package, for example, an LGA package having a thin thickness.

Claims (3)

제1 면에 복수개의 본딩패드들이 배열되고 상기 제1면과 대향하는 제2 면에 상기 본딩 패드들과 연결된 외부 접속 단자가 형성된 베이스 기판을 마련하는 단계;Providing a base substrate having a plurality of bonding pads arranged on a first surface and having external connection terminals connected to the bonding pads on a second surface facing the first surface; 복수개의 범프들이 배열된 반도체 칩을 상기 베이스 기판의 제1 면에 부착하는 단계;Attaching a semiconductor chip having a plurality of bumps arranged on a first surface of the base substrate; 상기 반도체 칩의 범프들과 상기 베이스 기판의 본딩패드들을 도전성 와이어로 와이어 본딩하는 단계;Wire bonding bumps of the semiconductor chip and bonding pads of the base substrate with conductive wires; 상기 반도체 칩 및 상기 도전성 와이어를 밀봉 수지로 몰딩하여 예비 반도체 패키지를 형성하는 단계; 및Molding the semiconductor chip and the conductive wire with a sealing resin to form a preliminary semiconductor package; And 상기 예비 반도체 패키지를 열처리하여 휨을 방지하는 단계를 포함하며,Thermally treating the preliminary semiconductor package to prevent bending; 상기 열처리 단계에서, 상기 밀봉 수지는 유리 전이온도 이상인 200℃ 내지 250℃에서 열처리되는 것을 특징으로 하는 반도체 패키지의 제조 방법.In the heat treatment step, the sealing resin is a method of manufacturing a semiconductor package, characterized in that the heat treatment at 200 ℃ to 250 ℃ that is above the glass transition temperature. 삭제delete 삭제delete
KR1020060138463A 2006-12-29 2006-12-29 Method of manufactruing semiconductor package KR100924543B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060138463A KR100924543B1 (en) 2006-12-29 2006-12-29 Method of manufactruing semiconductor package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060138463A KR100924543B1 (en) 2006-12-29 2006-12-29 Method of manufactruing semiconductor package

Publications (2)

Publication Number Publication Date
KR20080062529A KR20080062529A (en) 2008-07-03
KR100924543B1 true KR100924543B1 (en) 2009-11-02

Family

ID=39814654

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060138463A KR100924543B1 (en) 2006-12-29 2006-12-29 Method of manufactruing semiconductor package

Country Status (1)

Country Link
KR (1) KR100924543B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101696638B1 (en) * 2015-06-25 2017-01-16 크루셜텍 (주) Sensor package and method of manufacturing same

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006101199A1 (en) * 2005-03-24 2006-09-28 Sumitomo Bakelite Company, Ltd. Area mounting semiconductor device, and die bonding resin composition and sealing resin composition for use therein

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006101199A1 (en) * 2005-03-24 2006-09-28 Sumitomo Bakelite Company, Ltd. Area mounting semiconductor device, and die bonding resin composition and sealing resin composition for use therein

Also Published As

Publication number Publication date
KR20080062529A (en) 2008-07-03

Similar Documents

Publication Publication Date Title
US7335982B2 (en) Chip package structure and chip packaging process
US6835897B2 (en) Warpage preventing substrate
US7348218B2 (en) Semiconductor packages and methods of manufacturing thereof
US7902650B2 (en) Semiconductor package and method for manufacturing the same
US9196470B1 (en) Molded leadframe substrate semiconductor package
KR100825784B1 (en) Semiconductor package suppressing a warpage and wire open defects and manufacturing method thereof
JP2010010301A (en) Semiconductor device and method of manufacturing the same
US20080093748A1 (en) Semiconductor package and fabrication process thereof
US6225703B1 (en) Semiconductor device
US6825064B2 (en) Multi-chip semiconductor package and fabrication method thereof
JP3849277B2 (en) Semiconductor device
US6879030B2 (en) Strengthened window-type semiconductor package
US20040032014A1 (en) Substrate for semiconductor package
KR100924543B1 (en) Method of manufactruing semiconductor package
KR100541397B1 (en) BGA package with insulated dummy solder ball
KR20040056437A (en) Stack semiconductor package & manufacturing technique the same
US20060231960A1 (en) Non-cavity semiconductor packages
KR100737217B1 (en) Substrateless flip chip package and fabricating method thereof
KR100209267B1 (en) Forming method of heat sink part in bga package
KR100459820B1 (en) Chip scale package and its manufacturing method
TWI416698B (en) Semiconductor package structure
KR20070080325A (en) Semiconductor frame having resin molding portion protruded
JP2002313979A (en) Interposer and electronic circuit device
KR20080023995A (en) Wafer level flip chip package and method for fabricating the same
JP2003218290A (en) Resin-sealing semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee