KR100541397B1 - BGA package with insulated dummy solder ball - Google Patents
BGA package with insulated dummy solder ball Download PDFInfo
- Publication number
- KR100541397B1 KR100541397B1 KR1019980024058A KR19980024058A KR100541397B1 KR 100541397 B1 KR100541397 B1 KR 100541397B1 KR 1019980024058 A KR1019980024058 A KR 1019980024058A KR 19980024058 A KR19980024058 A KR 19980024058A KR 100541397 B1 KR100541397 B1 KR 100541397B1
- Authority
- KR
- South Korea
- Prior art keywords
- substrate
- package
- solder balls
- semiconductor chip
- dummy
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
- H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Abstract
본 발명은 비지에이 패키지(BGA package)에 관한 것으로, 더욱 구체적으로는 비지에이 패키지의 외부 접속단자인 솔더 볼들(Solder ball)이 형성되는 소정의 영역이 반도체 칩이 실장된 기판(Substrate)의 넓이에 비해 상대적으로 적은 경우 기판이 휘어지는 등의 결함과 그로 인하여 발생하는 반도체 칩의 손상 등을 방지할 수 있는 비지에이 패키지의 구조에 관한 것이며, 이를 위하여 솔더 볼들이 형성된 소정의 영역을 제외한 기판의 하면에 절연성의 코팅층을 갖는 더미 솔더 볼들이 형성된 비지에이 패키지의 구조를 개시하고, 또한 소정의 영역을 제외한 기판의 하면에 절연 테이프를 부착한 비지에이 패키지의 구조를 개시하며, 이러한 구조를 통하여 솔더 볼이 형성된 소정의 영역의 상대적인 넓이에 따라 비지에이 패키지가 휘어지는 등의 결함을 방지하여 신뢰성 검사의 수율을 향상할 수 있으며, 반도체 칩의 손상을 방지할 수 있다.The present invention relates to a BGA package, and more specifically, a predetermined area in which solder balls, which are external connection terminals of the BGA package, are formed, has a width of a substrate on which a semiconductor chip is mounted. In comparison, the present invention relates to a structure of a BG package that can prevent defects such as bending of a substrate and damage of a semiconductor chip. Disclosed is a structure of a BG package in which dummy solder balls having an insulating coating layer are formed, and a structure of a BG package in which an insulating tape is attached to a lower surface of a substrate except a predetermined area. By preventing the defect such as bending of the package according to the relative width of the formed predetermined area The yield of the reliability test can be improved, and damage to the semiconductor chip can be prevented.
Description
본 발명은 비지에이 패키지(BGA package ; Ball Grid Array package ; 이하 "BGA"라 한다)에 관한 것이며, 더욱 구체적으로는 BGA의 외부 접속단자인 솔더 볼들(Solder ball)이 형성되는 넓이가 반도체 칩이 실장된 기판(Substrate)의 넓이에 비해 상대적으로 적은 경우 기판이 휘어지는 등의 손상과 그로 인한 반도체 칩의 손상 등을 방지할 수 있는 BGA의 구조에 관한 것이다.The present invention relates to a BGA package (BGA package; hereinafter referred to as "BGA"), and more particularly to a semiconductor chip having a wide area where solder balls, which are external connection terminals of a BGA, are formed. The present invention relates to a structure of a BGA capable of preventing damages such as bending of a substrate and damage of a semiconductor chip due to the case where the substrate is relatively smaller than the width of the mounted substrate.
일반적으로 BGA는 격자형으로 형성된 솔더 볼들이 외부 접속단자로 사용되는 표면 실장형(Surface mount type) 반도체 칩 패키지의 한 유형이며, 현재 각 반도체 제조업체들마다 각각 고유의 형태 및 크기 등으로 양산하고 있다.In general, BGA is a type of surface mount type semiconductor chip package in which lattice-shaped solder balls are used as external connection terminals, and each semiconductor manufacturer is now mass-producing its own shape and size. .
도 1에 이와 같은 BGA(100)의 구조가 단면도로 나타나 있으며, 도 1을 참고로 하여 설명하면 다음과 같다.The structure of such a BGA 100 is shown in sectional view in FIG. 1, which will be described below with reference to FIG. 1.
BGA(100)는 반도체 칩(10)이 기판(20) 위에 실장되고 반도체 칩(10)의 본딩패드들(12)이 와이어(30)를 통해 기판(20)의 금속배선(도시되지 않음)으로 전기적으로 연결되며, 반도체 칩(10)과 와이어(30) 및 금속배선이 형성된 기판(20)의 일부가 봉지재(40)로 봉지되어 외부로부터 보호된다. 이에 더하여 와이어(30)로 연결된 금속배선들은 기판(20)의 하면으로 이어지며, 기판(20)의 하면에서 각 금속배선들의 일단에 솔더 볼(50)이 형성된 구조를 갖는다.The BGA 100 includes a semiconductor chip 10 mounted on a substrate 20 and bonding pads 12 of the semiconductor chip 10 connected to a metal wiring (not shown) of the substrate 20 through a wire 30. Electrically connected, a portion of the substrate 20 in which the semiconductor chip 10, the wire 30, and the metal wiring are formed is encapsulated with the encapsulant 40 to be protected from the outside. In addition, the metal wires connected to the wire 30 are connected to the lower surface of the substrate 20, and the solder balls 50 are formed at one end of each of the metal wires on the lower surface of the substrate 20.
반도체 칩(10)이 실장되는 기판(20)의 하면은 방열판(Heat sink ; 도시되지 않음) 등이 형성되기 때문에 솔더 볼들이 형성되지 않으며, 그 주위의 소정의 영역으로 금속배선들의 일단이 형성되어 각 금속배선들의 일단에 솔더 볼(50)이 형성되는 것이 일반적이다.Since the bottom surface of the substrate 20 on which the semiconductor chip 10 is mounted is formed with a heat sink (not shown), solder balls are not formed, and one end of the metal wires is formed in a predetermined area around the substrate 20. It is common that solder balls 50 are formed at one end of each metal wire.
이와 같은 BGA의 한 형태로 에프비지에이 패키지(FBGA package ; Fine pitch Ball Grid Array package ; 이하 "FBGA"라 한다)가 있다. 도 2에 종래의 FBGA(200)의 구조가 단면도로 나타나 있으며, 도 2를 참고로 하여 FBGA(200)의 일반적인 구조를 설명하면 다음과 같다.One type of such BGA is an FBGA package (FBGA package; hereinafter referred to as "FBGA"). The structure of the conventional FBGA 200 is shown in sectional view in FIG. 2, and the general structure of the FBGA 200 will now be described with reference to FIG. 2.
FBGA(200)는 빔리드들(130 ; Beam lead)이 형성된 테이프(120)와 반도체 칩(110)이 탄성중합체(160 ; Elastomer)를 개재하여 서로 접착되어 있으며, 테이프(120)의 개구부(122 ; Windows)를 통해 빔리드들(130)이 반도체 칩(110)의 본딩패드(112) 위로 접착되어 연결되고, 테이프(120)의 사이트들(124 ; Site)을 통해 솔더 볼들(150)이 형성된다. 이에 더하여 빔리드들(130)이 접착된 부분을 따라 봉지재(140)로 봉지된 구조를 갖는다.In the FBGA 200, the tape 120 on which beam leads 130 are formed and the semiconductor chip 110 are bonded to each other via an elastomer 160 and an opening 122 of the tape 120 are formed. The beam leads 130 are bonded and connected to the bonding pads 112 of the semiconductor chip 110 through Windows, and the solder balls 150 are formed through the sites 124 of the tape 120. do. In addition, the beam lead 130 has a structure encapsulated with the encapsulant 140 along the bonded portion.
개구부(122)가 형성되지 않은 테이프(120)의 소정의 영역에 사이트들(124)이 형성되어 있으며, 이들 사이트(124)를 통해 노출된 빔리드들(130) 위로 솔더 볼들(150)이 형성되는 것이 일반적이다.Sites 124 are formed in a predetermined region of the tape 120 where the opening 122 is not formed, and solder balls 150 are formed on the beam leads 130 exposed through these sites 124. It is common to be.
이상과 같은 BGA 및 FBGA의 구조는 솔더 볼들이 소정의 영역에만 형성되기 때문에 결국 기판 또는 테이프의 넓이에 비하여 상대적으로 적은 영역에서 솔더 볼들에 의해 지지되는 구조적 결과를 갖는다.The structure of the BGA and FBGA as described above has a structural result supported by the solder balls in a relatively small area compared to the width of the substrate or tape because the solder balls are formed only in a predetermined area.
이러한 구조적 결과에 따라 기판을 지지하는 솔더 볼들이 형성된 소정의 영역과 솔더 볼들이 형성되지 않은 영역의 차이가 발생하며, 이러한 차이는 결국 반도체 칩 패키지가 휘어지거나(Warpage), 낙하 검사(Drop test) 또는 온도 순환 검사(Temperature cycling test) 등의 신뢰성 검사의 수율을 낮추고 반도체 칩이 손상되는 등의 결함으로 나타날 수 있으며, 신뢰성 검사를 통과한 반도체 칩 패키지임에도 사용자가 사용하는 과정에서 역시 반도체 칩의 손상 등이 발생할 원인이 될 수 있다.According to the structural result, there is a difference between a predetermined area where solder balls supporting the substrate and an area where no solder balls are formed, which results in warpage of the semiconductor chip package or drop test. Alternatively, it may appear as a defect such as lowering the yield of the reliability test such as the temperature cycling test and damaging the semiconductor chip.In addition, even if the semiconductor chip package has passed the reliability test, the semiconductor chip may also be damaged in the process of being used by the user. Etc., may occur.
이와 같은 결함을 방지하기 위한 방편으로 반도체 칩의 두께를 늘리거나 또는 더미 솔더 볼(Dummy solder ball)을 형성하는 방법이 있다. 하지만, 반도체 칩의 두께를 늘리는 것은 반도체 칩 패키지의 단소경박화에 비추어 바람직하지 않으며, 더미 솔더 볼을 형성하는 것은 반도체 칩 패키지가 실장되는 실장면에 형성된 금속배선 또는 비아 홀(Via hole) 등과 같은 회로에 더미 솔더 볼들이 전기적으로 연결되어 쇼트(Short)와 같은 전기적 결함을 발생시킬 수 있다.As a method for preventing such defects, there is a method of increasing the thickness of the semiconductor chip or forming a dummy solder ball. However, it is not preferable to increase the thickness of the semiconductor chip in view of short and small thickness of the semiconductor chip package, and to form a dummy solder ball may be a metal wiring or via hole formed on the mounting surface on which the semiconductor chip package is mounted. Dummy solder balls may be electrically connected to the circuit to cause electrical defects such as shorts.
또한 위와 같이 더미 솔더 볼에 의한 전기적 결함을 방지하기 위하여 BGA를 사용하는 최종 사용자의 입장에서 BGA가 실장되는 실장면의 회로설계를 변경해야 하는 불리함이 발생한다. 즉, 종래 솔더 볼이 형성되는 소정의 영역만을 참고하여 설계되던 것을 더미 솔더 볼들이 형성되는 영역까지 참고하여 설계되도록 하여 쇼트 결함을 방지하여야 하며, 이는 BGA를 사용하는 최종 사용자에게 과중한 부담을 줄 수 있다.In addition, in order to prevent electrical defects caused by dummy solder balls as described above, a disadvantage arises in that the circuit design of the mounting surface on which the BGA is mounted is changed from the viewpoint of the end user using the BGA. That is, short defects are to be prevented by designing only the predetermined area where the solder ball is formed, by referring to the area where the dummy solder balls are formed, which may overload the end user using the BGA. have.
본 발명의 목적은 절연물질로 코팅된 더미 솔더 볼들을 갖는 비지에이 패키지를 제공하는 것이다.It is an object of the present invention to provide a busy package having dummy solder balls coated with an insulating material.
본 발명의 또 다른 목적은 절연물질로 코팅된 더미 솔더 볼을 형성하는 제조공정을 제공하는 것이다.Yet another object of the present invention is to provide a manufacturing process for forming a dummy solder ball coated with an insulating material.
이러한 목적을 달성하기 위하여, 본 발명은 본딩패드들이 형성된 적어도 한 개 이상의 반도체 칩; 반도체 칩이 실장되는 칩 실장부가 상면에 형성되고, 금속배선이 칩 실장부 하부를 제외한 기판 하면에 형성된 기판; 및 기판의 금속배선 일단에 형성된 솔더 볼들;을 포함하는 비지에이 패키지에 있어서, 기판 하면의 칩 실장부 하부 영역에 형성된 더미 솔더 볼들;을 더 포함하며, 더미 솔더 볼들은 표면에 코팅층이 형성되어 전기적으로 절연된 것을 특징으로 하는 비지에이 패키지를 제공한다.In order to achieve this object, the present invention provides a semiconductor device comprising: at least one semiconductor chip having bonding pads formed thereon; A substrate formed on an upper surface of the chip mounting portion on which the semiconductor chip is mounted, and a metal wiring formed on the lower surface of the substrate except for the lower portion of the chip mounting portion; And solder balls formed at one end of a metal wiring of the substrate, wherein the busy solder package further comprises dummy solder balls formed in a lower region of a chip mount below the substrate, wherein the dummy solder balls are electrically coated with a coating layer formed on a surface thereof. Provides this package characterized by being insulated.
이때, 코팅층은 더미 솔더 볼 위로 액상의 절연물질이 도포되는 단계; 및 액상의 절연물질이 경화되는 단계;를 포함하는 공정을 통하여 형성되는 것을 특징으로 한다.At this time, the coating layer is a step of applying a liquid insulating material over the dummy solder ball; And curing the liquid insulating material.
이에 더하여 기판 하면의 칩 실장부 하부 영역에 형성된 절연 테이프;를 형성시킨 비지에이 패키지를 제공한다.In addition, the present invention provides a BG package in which an insulating tape formed on a lower portion of the chip mounting portion of the lower surface of the substrate is formed.
이하 도면을 참고로 하여, 본 발명의 바람직한 실시예들을 설명한다.Hereinafter, exemplary embodiments of the present invention will be described with reference to the drawings.
도 3a는 본 발명의 일 실시예에 따른 BGA를 나타낸 단면도이며, 도 3b는 도 3a의 저면도이다. 도 3a 및 도 3b를 참고로 하여 본 발명의 일 실시예에 따른 BGA의 구조를 설명하면 다음과 같다.3A is a cross-sectional view illustrating a BGA according to an embodiment of the present invention, and FIG. 3B is a bottom view of FIG. 3A. Referring to Figures 3a and 3b will be described the structure of the BGA according to an embodiment of the present invention.
BGA(300)는 반도체 칩(210)이 기판(220) 상면(222)의 칩 실장부(214) 위에 실장되고 반도체 칩(210)의 본딩패드들(212)이 와이어(230)를 통해 기판(220) 상면(222)의 금속배선(도시되지 않음)으로 전기적으로 연결되며, 반도체 칩(210)과 와이어(230) 및 금속배선이 형성된 기판(220) 상면(222)의 일부가 봉지재(240)로 봉지되어 외부로부터 보호된다. 이에 더하여 와이어(230)로 연결된 금속배선들은 기판(20)의 하면(224)으로 이어지며, 기판의 하면(224)에서 각 금속배선들의 일단에 솔더 볼(250)이 형성된 구조를 갖는다.The BGA 300 may include a semiconductor chip 210 mounted on a chip mount 214 of an upper surface 222 of a substrate 220, and bonding pads 212 of the semiconductor chip 210 may be connected to a substrate through a wire 230. A portion of the upper surface 222 of the substrate 220, which is electrically connected to the metal wires (not shown) of the upper surface 222, on which the semiconductor chip 210, the wires 230, and the metal wires are formed are encapsulant 240. It is sealed with) and protected from the outside. In addition, the metal wires connected to the wire 230 are connected to the lower surface 224 of the substrate 20, and the solder balls 250 are formed at one end of each of the metal wires on the lower surface 224 of the substrate.
기판(220)은 하면(224)에서 칩 실장부(214) 하부 영역을 제외한 부분에서 금속배선 일단에 솔더 볼들(250)이 형성되고, 기판(220) 하면(224)의 칩 실장부(214) 하부 영역에 더미 솔더 볼들(270)이 형성된다. 도 3b에서는 솔더 볼들(250)이 형성된 영역이 기판(220)의 하면(224) 외곽을 따라 형성되어 있으며, 기판(220)의 하면(224) 중앙부에 표면에 절연물질의 코팅층(272)을 갖는 더미 솔더 볼들(270)이 형성된 경우의 모습이 나타나 있다.In the substrate 220, solder balls 250 are formed at one end of the metal wiring at a portion of the lower surface 224 except for the lower region of the chip mounting portion 214, and the chip mounting portion 214 of the lower surface 224 of the substrate 220 is formed. Dummy solder balls 270 are formed in the lower region. In FIG. 3B, a region in which solder balls 250 are formed is formed along the outer surface of the lower surface 224 of the substrate 220, and has a coating layer 272 of an insulating material on the center of the lower surface 224 of the substrate 220. The case where the dummy solder balls 270 are formed is shown.
도 4는 도 3a의 비지에이 패키지를 제조하는 공정을 순차적으로 나타낸 순서도이며, 도 4를 참고로 하여 제조공정을 설명하면 다음과 같다.FIG. 4 is a flowchart sequentially illustrating a process of manufacturing a BG package of FIG. 3A. Referring to FIG. 4, a manufacturing process is as follows.
본 발명의 일 실시예에 따른 BGA의 제조공정은 기판의 칩 실장부 위에 반도체 칩을 접착제를 개재하여 실장하는 단계(210), 반도체 칩의 본딩패드와 기판의 금속배선을 금(Au)과 같은 재질의 와이어를 통하여 전기적으로 연결시키는 단계(220), 반도체 칩과 와이어 및 기판의 일부를 에폭시 몰드 컴파운드(EMC ; Epoxy Molding Compound ; 이하 "EMC"라 한다)와 같은 봉지재로 봉지하는 단계(230), 기판의 하면에 솔더 볼들을 금속배선 일단에 형성시키고 칩 실장부 하부 영역에 더미 솔더 볼을 형성시키는 단계(240), 더미 솔더 볼 위로 액상의 절연물질을 도포하는 단계(250) 및 도포된 액상의 절연물질을 경화시키는 단계(260)를 포함한다.In the manufacturing process of the BGA according to an embodiment of the present invention, the step 210 of mounting the semiconductor chip through the adhesive on the chip mounting portion of the substrate, the bonding pad of the semiconductor chip and the metal wiring of the substrate, such as gold (Au) Electrically connecting 220 through a wire of material, encapsulating the semiconductor chip and the wire and a portion of the substrate with an encapsulant such as an epoxy molding compound (EMC) (230) (230) ), Forming solder balls on one end of the metal wiring on the bottom surface of the substrate and forming dummy solder balls in the lower region of the chip mounting unit, applying a liquid insulating material on the dummy solder balls (250) and applying Curing 260 the liquid insulating material.
좀 더 상세히 설명하면, 솔더 볼을 형성하는 공정에서 더미 솔더 볼들을 함께 형성시킨 후에, 더미 솔더 볼 위에만 액상의 절연물질을 도포한 후 도포된 액상의 절연물질을 경화시킴으로써 더미 솔더 볼의 표면에 코팅층을 형성한다.In more detail, after forming dummy solder balls together in a solder ball forming process, a liquid insulating material is applied only to the dummy solder balls, and then the applied liquid insulating material is hardened to the surface of the dummy solder ball. Form a coating layer.
이때 액상의 절연물질은 에폭시(Epoxy), 실리콘(Silicone) 또는 폴리이미드(Polyimide) 등이 사용될 수 있으며, 도포하기 위하여 더미 솔더 볼이 형성된 위치와 대응되도록 형성된 주사기가 사용될 수 있다. 도포되는 액상의 절연물질의 농도와 주사기를 통해 주사되는 시간 등을 조절할 수 있으며, 이를 통하여 더미 솔더 볼 위로 형성되는 코팅층의 두께를 조절하거나 또는 액상의 절연물질이 기판으로 흘러내림을 방지할 수 있다.In this case, the liquid insulating material may be epoxy, silicon, polyimide, or the like, and a syringe formed to correspond to a position where a dummy solder ball is formed may be used for coating. The concentration of the liquid insulating material to be applied and the time to be injected through the syringe can be adjusted, thereby controlling the thickness of the coating layer formed on the dummy solder ball or preventing the liquid insulating material from flowing down to the substrate. .
도 5는 본 발명의 다른 실시예에 따른 BGA(300')를 나타낸 단면도이며, 도 5를 참고로 하여 다른 실시예에 따른 BGA(300')의 구조를 설명하면 다음과 같다.5 is a cross-sectional view illustrating a BGA 300 ′ according to another embodiment of the present invention. Referring to FIG. 5, the structure of the BGA 300 ′ according to another embodiment is as follows.
도 5의 BGA(300')는 도 3a의 BGA(도 3a의 300)와 유사한 구조를 가지며, 단지 솔더 볼들(250)이 형성된 영역인 금속배선 일단을 제외한 기판(220)의 하면(224)의 칩 실장부 하부 영역에 더미 솔더 볼(도 3a의 270) 대신에 절연 테이프(280)가 부착된 것을 특징으로 한다. 좀 더 상세히 설명하면, 더미 솔더 볼을 형성하여 솔더 볼들(250)과 동일한 높이로 기판(220)을 지지함으로써 반도체 칩(210)의 손상을 방지하는 구조와 더불어, 이와는 달리 솔더 볼들(250)의 높이와 동일한 높이로 부착되는 절연 테이프(280)를 이용함으로써 기판(220)을 고르게 지지할 수 있는 BGA(300')의 구조이다.The BGA 300 ′ of FIG. 5 has a structure similar to that of the BGA (300 of FIG. 3A) of FIG. 3A, and has a structure similar to that of the lower surface 224 of the substrate 220 except for one end of the metal wiring, which is an area where solder balls 250 are formed. Insulating tape 280 is attached to the lower region of the chip mount instead of the dummy solder ball (270 of FIG. 3A). In more detail, a dummy solder ball is formed to support the substrate 220 at the same height as the solder balls 250, thereby preventing damage to the semiconductor chip 210. By using the insulating tape 280 attached at the same height as the height of the BGA (300 ') structure that can evenly support the substrate 220.
이 구조에서 사용된 절연 테이프(280)는 폴리이미드(Polyimide)와 같은 절연물질로 형성된 절연층(282)의 양면에 역시 폴리이미드 재질의 접착층들(284)이 형성된 구조를 갖는다. 접착층(284)은 고온에서만 접착력을 갖는 특징이 있으며, 이러한 특징에 따라 제조공정에서 작업이 용이한 특징을 갖는다.The insulating tape 280 used in this structure has a structure in which adhesive layers 284 made of polyimide are also formed on both surfaces of the insulating layer 282 formed of an insulating material such as polyimide. The adhesive layer 284 has a feature of having adhesion only at a high temperature, and according to this feature, the adhesive layer 284 has an easy operation in a manufacturing process.
도 6은 본 발명의 또 다른 실시예에 따른 FBGA(400)를 나타낸 단면도이며, 이를 참고로 하여 더미 솔더 볼들(370)을 갖는 FBGA(400)의 구조를 설명하면 다음과 같다.6 is a cross-sectional view showing an FBGA 400 according to another embodiment of the present invention. Referring to this, the structure of the FBGA 400 having dummy solder balls 370 will be described below.
FBGA(400)는 빔리드들(330)이 형성된 테이프(320)와 반도체 칩(310)이 탄성중합체(360)를 개재하여 서로 접착되어 있으며, 테이프(320)의 개구부(322)를 통해 빔리드들(330)이 반도체 칩(310)의 본딩패드(312) 위로 접착되어 연결되고, 테이프(320)의 사이트들(324)을 통해 솔더 볼들(350)이 형성된다. 또한 빔리드들(330)이 접착된 부분을 따라 봉지재(340)로 봉지된 구조를 갖는다.In the FBGA 400, the tape 320 on which the beam leads 330 are formed and the semiconductor chip 310 are adhered to each other via the elastomer 360, and the beam leads through the opening 322 of the tape 320. The fields 330 are bonded and connected to the bonding pads 312 of the semiconductor chip 310, and solder balls 350 are formed through the sites 324 of the tape 320. In addition, the beam leads 330 may be encapsulated with the encapsulant 340 along the bonded portion.
테이프(320)의 소정의 영역에 사이트들(324)이 형성되어 있으며, 이들 사이트들(324)을 통해 노출된 빔리드들(330) 위로 솔더 볼들(350)이 형성되며, 이에 더하여 솔더 볼들(350)이 형성되지 않은 부분에 더미 사이트들(326)이 형성되어 더미 사이트(326)를 통해 노출된 빔리드들(330) 위로 더미 솔더 볼들(370)이 형성된다. 더미 솔더 볼들(370)은 본 발명의 일 실시예에서 나타난 바(도 3a의 270)와 같이, 절연물질로 형성된 코팅층(372)이 표면에 형성되어 절연성의 특징을 갖는다.Sites 324 are formed in a predetermined area of the tape 320, and solder balls 350 are formed over the beam leads 330 exposed through these sites 324, and solder balls ( Dummy sites 326 are formed in a portion where the 350 is not formed, and the dummy solder balls 370 are formed on the beam leads 330 exposed through the dummy site 326. In the dummy solder balls 370, as shown in one embodiment of the present invention (270 of FIG. 3A), a coating layer 372 formed of an insulating material is formed on the surface to have insulating characteristics.
도 6은 에지패드형(Edgepad type) FBGA의 구조에서 더미 솔더 볼들이 형성된 모습을 나타내고 있으며, 마찬가지로 센터패드형(Centerpad type) FBGA의 구조에서도 더미 솔더 볼들을 형성함으로써 종래의 구조적 결함에서 발생되는 반도체 칩의 손상 등을 방지할 수 있다. 또한 더미 사이트들을 형성하기 어려운 경우라면, 도 5와 같이 절연 테이프를 이용하여 FBGA를 지지할 수 있음은 자명하다.FIG. 6 shows dummy solder balls formed in an edgepad type FBGA structure, and similarly, semiconductors generated from a conventional structural defect by forming dummy solder balls in a centerpad type FBGA structure are illustrated. Damage to the chip can be prevented. In addition, if it is difficult to form the dummy sites, it is obvious that the insulating tape can be used to support the FBGA as shown in FIG. 5.
이상에서 살펴본 바와 같이, 본 발명에 따른 BGA는 솔더 볼들이 형성되는 소정의 영역이 기판의 면적에 비하여 상대적으로 적은 경우 기판이 휘어지거나 또는 그로 인하여 반도체 칩이 손상되는 것을 방지하기 위한 것이며, 이를 위하여 솔더 볼이 형성되지 않은 기판의 하면에 전기적으로 절연되는 더미 솔더 볼을 형성한 것을 특징으로 한다. 본 발명의 실시예들은 BGA와 FBGA를 예로 하여 설명되었으나, 기판 또는 반도체 칩의 넓이에 비하여 상대적으로 적은 영역에 솔더 볼들을 포함하는 구조의 경우 - 예를 들어 플립 칩(Flip chip) 등 - 라면 본 발명의 기술적 사상의 범위 내에서 자유롭게 적용할 수 있음은 자명하다.As described above, the BGA according to the present invention is to prevent the substrate from bending or damage to the semiconductor chip when the predetermined area where the solder balls are formed is relatively smaller than the area of the substrate. It characterized in that the dummy solder ball is electrically insulated on the lower surface of the substrate on which the solder ball is not formed. Embodiments of the present invention have been described using BGA and FBGA as an example, but in the case of a structure including solder balls in a relatively small area relative to the width of a substrate or a semiconductor chip, for example, a flip chip, etc. Applicable freely within the scope of the technical idea of the invention.
본 발명에 따른 BGA는 솔더 볼들이 형성된 기판 하면의 금속 배선 일단을 제외한 칩 실장부 하부 영역에 더미 솔더 볼을 형성함으로써 기판이 휘어지는 등의 결함과 이러한 결함 등으로 인하여 반도체 칩이 손상되는 것을 방지할 수 있으며, 표면에 절연성의 코팅층을 갖는 더미 솔더 볼들을 형성할 수 있고, 이에 더하여 솔더 볼들의 높이와 동일한 높이로 형성되는 절연 테이프들을 부착함으로써 더미 솔더 볼들과 동일한 효과를 갖는다. 결과적으로 더미 솔더 볼을 형성함으로써 기판을 고르게 지지할 수 있으며, 이를 통하여 신뢰성 검사 등에서 결함이 검출되는 경우를 크게 감소시키고 또한 반도체 칩의 손상 등을 방지할 수 있으며, 나아가 최종 사용자의 입장에서 BGA가 실장되는 실장면의 회로에 별도의 설계 변경을 필요로 하지 않는 BGA를 제공할 수 있다.The BGA according to the present invention prevents damage to the semiconductor chip due to defects such as bending of the substrate and formation of dummy solder balls in the lower region of the chip mounting portion except for one end of the metal wiring on the lower surface of the substrate on which the solder balls are formed. It is possible to form dummy solder balls having an insulating coating layer on the surface, and to attach the insulating tapes formed to the same height as the height of the solder balls, thereby having the same effect as the dummy solder balls. As a result, it is possible to evenly support the substrate by forming a dummy solder ball, which can greatly reduce the occurrence of defects in reliability checks and to prevent damage to the semiconductor chip. It is possible to provide a BGA that does not require any design changes to the circuit of the mounting surface.
도 1은 종래의 비지에이 패키지를 나타낸 단면도,1 is a cross-sectional view showing a conventional Vijay package,
도 2는 종래의 에프비지에이 패키지를 나타낸 단면도,Figure 2 is a cross-sectional view showing a conventional FB package,
도 3a는 본 발명의 일 실시예에 따른 비지에이 패키지를 나타낸 단면도,3A is a cross-sectional view showing a BG package according to an embodiment of the present invention;
도 3b는 도 3a의 저면도,3B is a bottom view of FIG. 3A,
도 4는 도 3a의 비지에이 패키지의 제조공정을 순차적으로 나타낸 순서도,FIG. 4 is a flowchart sequentially illustrating a manufacturing process of the BG package of FIG. 3A;
도 5는 본 발명의 다른 실시예에 따른 비지에이 패키지를 나타낸 단면도,5 is a cross-sectional view showing a BG package according to another embodiment of the present invention;
도 6은 본 발명의 또 다른 실시예에 따른 에프비지에이 패키지를 나타낸 단면도이다.FIG. 6 is a cross-sectional view illustrating an FBG package according to another embodiment of the present invention. FIG.
<도면의 주요 부분에 대한 설명>Description of the main parts of the drawing
10, 110, 210, 310 : 반도체 칩 12, 112, 212, 312 : 본딩패드10, 110, 210, 310: semiconductor chip 12, 112, 212, 312: bonding pad
20, 220 : 인쇄회로기판 30, 230 : 와이어20, 220: printed circuit board 30, 230: wire
40, 140, 240, 340 : 봉지재 50, 150, 250, 350 : 솔더 볼40, 140, 240, 340: Encapsulant 50, 150, 250, 350: Solder Ball
100, 300, 300' : 비지에이 패키지 200, 400 : 에프비지에이 패키지100, 300, 300 ': BV package 200, 400: FB package
120, 320 : 테이프 122, 322 : 개구부120, 320: Tape 122, 322: Opening
124, 324 : 사이트 130, 330 : 빔리드124, 324: site 130, 330: beam lead
160, 360 : 탄성중합체 270, 370 : 더미 솔더 볼160, 360: Elastomer 270, 370: Dummy solder ball
272, 372 : 코팅층272, 372: coating layer
Claims (4)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980024058A KR100541397B1 (en) | 1998-06-25 | 1998-06-25 | BGA package with insulated dummy solder ball |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980024058A KR100541397B1 (en) | 1998-06-25 | 1998-06-25 | BGA package with insulated dummy solder ball |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000003000A KR20000003000A (en) | 2000-01-15 |
| KR100541397B1 true KR100541397B1 (en) | 2006-05-09 |
Family
ID=19540728
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980024058A KR100541397B1 (en) | 1998-06-25 | 1998-06-25 | BGA package with insulated dummy solder ball |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100541397B1 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107592733A (en) * | 2017-08-24 | 2018-01-16 | 深圳市华星光电半导体显示技术有限公司 | Printed circuit board (PCB) for mount ball-grid array encapsulation chip and preparation method thereof |
| JP2020144192A (en) * | 2019-03-05 | 2020-09-10 | 富士通オプティカルコンポーネンツ株式会社 | Optical module and manufacturing method for the same |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100691488B1 (en) * | 2004-12-28 | 2007-03-09 | 주식회사 하이닉스반도체 | Semiconductor package |
| KR100691013B1 (en) * | 2005-10-21 | 2007-03-09 | 주식회사 하이닉스반도체 | Semiconductor module and manufacture method thereof |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0646313A (en) * | 1992-07-21 | 1994-02-18 | Fujita Corp | Tv camera system |
| JPH08111471A (en) * | 1994-10-11 | 1996-04-30 | Toshiba Corp | Bga package, mounting board therefor, semiconductor device composed thereof and mounting method for bga package |
| JPH0982834A (en) * | 1995-09-20 | 1997-03-28 | Sony Corp | Manufacture of semiconductor package |
| KR970024035A (en) * | 1995-10-19 | 1997-05-30 | 문정환 | BGA package using dummy ball and its repair method |
| JPH1092965A (en) * | 1996-09-19 | 1998-04-10 | Toshiba Corp | Surface mount semiconductor package |
-
1998
- 1998-06-25 KR KR1019980024058A patent/KR100541397B1/en not_active IP Right Cessation
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0646313A (en) * | 1992-07-21 | 1994-02-18 | Fujita Corp | Tv camera system |
| JPH08111471A (en) * | 1994-10-11 | 1996-04-30 | Toshiba Corp | Bga package, mounting board therefor, semiconductor device composed thereof and mounting method for bga package |
| JPH0982834A (en) * | 1995-09-20 | 1997-03-28 | Sony Corp | Manufacture of semiconductor package |
| KR970024035A (en) * | 1995-10-19 | 1997-05-30 | 문정환 | BGA package using dummy ball and its repair method |
| JPH1092965A (en) * | 1996-09-19 | 1998-04-10 | Toshiba Corp | Surface mount semiconductor package |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107592733A (en) * | 2017-08-24 | 2018-01-16 | 深圳市华星光电半导体显示技术有限公司 | Printed circuit board (PCB) for mount ball-grid array encapsulation chip and preparation method thereof |
| JP2020144192A (en) * | 2019-03-05 | 2020-09-10 | 富士通オプティカルコンポーネンツ株式会社 | Optical module and manufacturing method for the same |
| JP7298195B2 (en) | 2019-03-05 | 2023-06-27 | 富士通オプティカルコンポーネンツ株式会社 | Optical module and its manufacturing method |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000003000A (en) | 2000-01-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6661103B2 (en) | Apparatus for packaging flip chip bare die on printed circuit boards | |
| US6693349B2 (en) | Semiconductor chip package having a leadframe with a footprint of about the same size as the chip | |
| US6521997B1 (en) | Chip carrier for accommodating passive component | |
| KR100472286B1 (en) | Semiconductor chip package that adhesive tape is attached on the bonding wire | |
| US7129572B2 (en) | Submember mounted on a chip of electrical device for electrical connection | |
| US5567656A (en) | Process for packaging semiconductor device | |
| US6291899B1 (en) | Method and apparatus for reducing BGA warpage caused by encapsulation | |
| US7378731B2 (en) | Heat spreader and package structure utilizing the same | |
| KR100825784B1 (en) | Semiconductor package suppressing a warpage and wire open defects and manufacturing method thereof | |
| US20070166882A1 (en) | Methods for fabricating chip-scale packages having carrier bonds | |
| KR100541397B1 (en) | BGA package with insulated dummy solder ball | |
| KR20010070124A (en) | Chip scale package in which layout of wiring lines is improved | |
| US5982026A (en) | Inexpensive resin molded semiconductor device | |
| US20030025190A1 (en) | Tape ball grid array semiconductor chip package having ball land pad isolated from adhesive, a method of manufacturing the same and a multi-chip package | |
| KR100726762B1 (en) | Semiconductor lead frame and semiconductor package applying the same | |
| JPH08148526A (en) | Semiconductor device | |
| JPH02105446A (en) | Hybrid integrated circuit | |
| KR100230921B1 (en) | A structure of csp and manufacturing method thereof | |
| KR100924543B1 (en) | Method of manufactruing semiconductor package | |
| JP2993480B2 (en) | Semiconductor device | |
| KR100195507B1 (en) | Slim type semiconductor chip package device | |
| KR19980044255A (en) | Lead Finger Structure of Flip Chip Substrate | |
| KR19990017845U (en) | Semiconductor package | |
| JP2000133740A (en) | Semiconductor device | |
| KR19980034131A (en) | How to Form Flip Chip Structure |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |