KR100525452B1 - Semiconductor package & PCB mounted with the same - Google Patents
Semiconductor package & PCB mounted with the same Download PDFInfo
- Publication number
- KR100525452B1 KR100525452B1 KR10-2003-0041567A KR20030041567A KR100525452B1 KR 100525452 B1 KR100525452 B1 KR 100525452B1 KR 20030041567 A KR20030041567 A KR 20030041567A KR 100525452 B1 KR100525452 B1 KR 100525452B1
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor package
- package
- circuit board
- printed circuit
- ball
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
- H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
- H01L2924/18165—Exposing the passive side of the semiconductor or solid-state body of a wire bonded chip
Abstract
본 발명은 동일 크기의 반도체 패키지에 보다 많은 수의 솔더볼이 부착되어도 인쇄회로기판에 용이하게 장착시킬 수 있고, 장착시 반도체 패키지의 솔더볼이 서로 접촉되어 제품불량이 발생되지 않도록 하는 반도체 패키지 및 상기 반도체 패키지가 장착되는 인쇄회로기판을 제공한다. The present invention can be easily mounted on a printed circuit board even if a large number of solder balls are attached to a semiconductor package of the same size, the semiconductor package and the semiconductor so that the solder balls of the semiconductor package is in contact with each other when the mounting does not occur Provided is a printed circuit board on which a package is mounted.
이를 위하여 본 발명은, 반도체 칩과 와이어를 봉지하는 봉지재의 높이보다 낮은 높이로 부착된 솔더볼이 형성된 반도체 패키지; 상기 반도체 패키지가 장착되며, 상기 반도체 패키지의 솔더볼과 대응되는 볼패드가 형성된 인쇄회로기판; 상기 볼패드에 부가 형성가능한 접착보조부를 포함하는 것을 특징으로 하는 반도체 패키지, 및 상기 반도체 패키지가 장착되는 인쇄회로기판을 제공한다.To this end, the present invention is a semiconductor package having a solder ball attached to a height lower than the height of the encapsulant for encapsulating the semiconductor chip and the wire; A printed circuit board on which the semiconductor package is mounted and formed with ball pads corresponding to solder balls of the semiconductor package; It provides a semiconductor package, and a printed circuit board on which the semiconductor package is mounted, characterized in that it comprises an adhesive auxiliary portion additionally formed on the ball pad.
또한, 본 발명은 2개 이상의 유닛 패키지가 적층형성된 반도체 패키지와, 상기 반도체 패키지가 장착되는 인쇄회로기판에 있어서, 상기 반도체 패키지의 유닛 패키지의 서브스트레이트에는 볼패드 위에 접착보조부가 형성되고, 상기 반도체 패키지의 유닛 패키지의 솔더볼에 대응되는 볼패드를 구비한 인쇄회로기판을 포함하는 것을 특징으로 하는 반도체 패키지 및 상기 반도체 패키지가 장착되는 인쇄회로기판을 제공한다. The present invention also provides a semiconductor package in which two or more unit packages are stacked, and a printed circuit board on which the semiconductor package is mounted, wherein a substrate having an adhesive assistant is formed on a ball pad on a substrate of the unit package of the semiconductor package. A semiconductor package comprising a printed circuit board having a ball pad corresponding to a solder ball of a unit package of a package, and a printed circuit board on which the semiconductor package is mounted is provided.
Description
본 발명은 반도체 패키지와 상기 반도체 패키지가 장착되는 인쇄회로기판에 관한 것으로써, 보다 상세하게는 솔더볼이 형성된 반도체 패키지와 상기 솔더볼에 의해 반도체 패키지가 장착되는 인쇄회로기판에 관한 것이다. The present invention relates to a semiconductor package and a printed circuit board on which the semiconductor package is mounted, and more particularly, to a semiconductor package on which solder balls are formed and a printed circuit board on which the semiconductor package is mounted by the solder balls.
일반적으로, 반도체패키지는 그 종류에 따라 수지밀봉 패키지, TCP(Tape Carrier Package)패키지, 글래스밀봉 패키지, 금속밀봉 패키지 등이 있다. 이와 같은 반도체 패키지는 실장방법에 따라 삽입형과 표면실장(Surface Mount Technology,SMT)형으로 분류하게 되는데, 삽입형으로서 대표적인 것은 DIP(Dual In-line Package), PGA(Pin Grid Array) 등이 있고, 표면실장형으로서 대표적인 것은 QFP(Quad Flat Package), PLCC(Plastic Leaded Chip Carrier), CLCC(Ceramic LeadedChip Carrier), BGA(Ball Grid Array) 등이 있다.In general, the semiconductor package may be a resin sealing package, a tape carrier package (TCP) package, a glass sealing package, a metal sealing package, or the like according to its type. Such semiconductor packages are classified into insert type and surface mount technology (SMT) type according to the mounting method. Representative types include insert type dual in-line package (DIP) and pin grid array (PGA). Typical examples of the mounting type include QFP (Quad Flat Package), PLCC (Plastic Leaded Chip Carrier), CLCC (Ceramic Leaded Chip Carrier), and BGA (Ball Grid Array).
최근에는 전자제품의 소형화에 따라 인쇄회로기판의 부품 장착도를 높이기 위해서 삽입형 반도체패키지 보다는 표면실장형 반도체패키지가 널리 사용되고 있다.Recently, in order to increase the mounting degree of components of a printed circuit board according to the miniaturization of electronic products, surface mount type semiconductor packages are widely used rather than insert type semiconductor packages.
도 1 은 일반적인 반도체 패키지의 일례를 도시한 단면도이고, 도 2 는 상기 반도체 패키지와 상기 반도체 패키지가 장착되는 인쇄회로기판을 도시한 단면도이다. 1 is a cross-sectional view illustrating an example of a general semiconductor package, and FIG. 2 is a cross-sectional view illustrating the semiconductor package and a printed circuit board on which the semiconductor package is mounted.
도 1과 도 2를 참조하면 반도체 패키지는, 웨이퍼를 컷팅하여 구성된 반도체 칩(12)이 서브스트레이트(11) 중앙에 위치하고, 상기 반도체 칩(12)과 서브스트레이트(11)는 본딩 와이어(13)에 의해 접속,연결되어 있다. 상기 반도체 칩(12)과 와이어(13)를 보호하기 위하여 봉지재(14)가 형성되어 있으며, 상기 봉지재(14)의 주위로 완성된 반도체 패키지(1)를 마더보드 등의 인쇄회로기판(2)에 장착시킴과 동시에 전기신호가 입출력되는 솔더볼(15)들이 부착되어 있다. 1 and 2, in the semiconductor package, a semiconductor chip 12 formed by cutting a wafer is positioned at the center of the substrate 11, and the semiconductor chip 12 and the substrate 11 are bonded wires 13. Connected and connected by An encapsulant 14 is formed to protect the semiconductor chip 12 and the wire 13, and the semiconductor package 1, which is completed around the encapsulant 14, is formed on a printed circuit board (eg, a motherboard). 2) Solder balls 15 are attached to the electric signal input and output at the same time.
상기 솔더볼(15)은 반도체 패키지(1)와 인쇄회로기판(2)간의 전기적 통로 구실을 하는 동시에 반도체 패키지(1)를 인쇄회로기판(2)에 결합시키기 위한 결합수단의 역할을 겸한다. The solder ball 15 serves as an electrical path between the semiconductor package 1 and the printed circuit board 2 and also serves as a coupling means for coupling the semiconductor package 1 to the printed circuit board 2.
도 1에 도시된 일반적인 반도체 패키지(1)는 봉지재(14)의 높이(h1)보다 솔더볼(15)의 높이(h2)가 높게 형성되었다. 이와 같은 이유는 상기 반도체 패키지(1)를 인쇄회로기판(2)에 장착할 때 솔더볼(15)의 끝단이 일부 용융되면서 인쇄회로기판(2)의 볼패드(21)에 융착되도록 하는 방식을 채택하기 때문이다. In the general semiconductor package 1 illustrated in FIG. 1, the height h2 of the solder ball 15 is formed higher than the height h1 of the encapsulant 14. The reason for this is that when the semiconductor package 1 is mounted on the printed circuit board 2, the end of the solder ball 15 is partially melted and fused to the ball pad 21 of the printed circuit board 2. Because.
그러므로, 대부분의 반도체 패키지(1)의 솔더볼(15)은 그 높이가 봉지재(14)의 높이보다 높게 형성되어야 솔더볼(15)이 융착된 후에도 봉지재(14)면이 인쇄회로기판(2)면에 밀착되지 않고 일정간격 이격되도록 조정할 수 있었다. Therefore, the solder ball 15 of most semiconductor packages 1 should be formed higher than the height of the encapsulant 14 so that the surface of the encapsulant 14 may be printed circuit board 2 even after the solder ball 15 is fused. It could be adjusted to be spaced apart without being in close contact with the surface.
이와 같은 구성을 갖는 반도체 패키지(1)를 인쇄회로기판(2)에 장착시에 솔더볼(15)이 융착되는 과정에서 솔더볼(15)과 솔더볼(15)이 서로 접촉되는 경우가 발생한다. 이로인해 제품불량이 발생하는 문제점이 종종 나타난다.The solder ball 15 and the solder ball 15 may come into contact with each other in the process of fusion of the solder ball 15 when the semiconductor package 1 having the above configuration is mounted on the printed circuit board 2. This often leads to product defects.
이를 해결하는 방안으로는 솔더볼(15)의 크기를 줄여 솔더볼간의 피치를 많이 확보하여야 하는데 솔더볼(15)의 크기를 줄이게 되면 솔더볼(15)의 높이가 낮아져 봉지재(14)면보다 높이가 낮아지게 되는 단점이 발생한다. As a solution to this problem, the size of the solder balls 15 should be reduced to secure the pitch between the solder balls. However, if the size of the solder balls 15 is reduced, the height of the solder balls 15 is lowered, so that the height of the solder balls 15 is lower than that of the encapsulant 14 surface. Disadvantages arise.
반도체 패키지(1)는 점차 소형화되어 가는 반면, 반도체 칩(12)의 기술은 발전하여 기존과 같은 사이즈의 칩에서 종전보다 더욱 많은 수의 칩패드(12a), 즉 인출라인이 형성되므로 패키지(1) 내부의 서브스트레이트(11)에서도 더 많은 솔더볼(15)이 부착되도록 요구되고 있다. While the semiconductor package 1 is gradually miniaturized, the technology of the semiconductor chip 12 has been developed so that a larger number of chip pads 12a, that is, drawing lines, are formed in a chip of the same size as before. In the substrate 11 in the inside), more solder balls 15 are required to be attached.
더욱 많은 솔더볼(15)이 봉지재(14)를 제외한 반도체 패키지(1) 공간에 형성되기 위해서는 솔더볼(15)의 크기가 작아져야 한다. 그러나 반도체 칩(12)과 와이어(13)를 보호하는 봉지재(14)는 최소한의 높이를 유지해야 하므로 봉지재(14)의 높이를 낮추는 데는 한계가 있게 된다. In order for more solder balls 15 to be formed in the space of the semiconductor package 1 except for the encapsulant 14, the size of the solder balls 15 must be reduced. However, since the encapsulant 14 protecting the semiconductor chip 12 and the wire 13 must maintain a minimum height, there is a limit in lowering the height of the encapsulant 14.
도 3에 도시된 바와 같이, 봉지재(14)의 높이(h1)는 일정한 반면 솔더볼(15)의 개수가 늘어나도록 하면, 구형을 가지는 솔더볼(15)의 특성상 그 높이(h2)가 봉지재(14)의 높이(h1)보다 낮아지게 되고, 이에 따라 인쇄회로기판(2)에 장착되기 어려운 문제점이 발생하였다. As shown in FIG. 3, when the height h1 of the encapsulant 14 is constant while the number of the solder balls 15 is increased, the height h2 of the spherical solder ball 15 is an encapsulant ( It becomes lower than the height h1 of 14), thereby causing a problem that is difficult to be mounted on the printed circuit board (2).
본 발명의 목적은 상술한 종래기술의 문제점을 해결하기 위하여 안출된 발명으로써, 동일 크기의 반도체 패키지에 보다 많은 수의 솔더볼이 부착되어도 인쇄회로기판에 용이하게 결합시킬 수 있는 반도체 패키지 및 상기 반도체 패키지가 장착되는 인쇄회로기판을 제공한다.Disclosure of Invention The object of the present invention is to solve the above-mentioned problems of the prior art, and a semiconductor package and the semiconductor package which can be easily coupled to a printed circuit board even when a large number of solder balls are attached to the same size semiconductor package. To provide a printed circuit board is mounted.
본 발명의 다른 목적은 반도체 패키지를 인쇄회로기판에 장착시 반도체 패키지의 솔더볼이 서로 접촉되어 제품불량이 발생되지 않도록 하는 반도체 패키지 및 상기 반도체 패키지가 장착되는 인쇄회로기판을 제공한다. Another object of the present invention is to provide a semiconductor package and a printed circuit board on which the semiconductor package is mounted so that solder balls of the semiconductor package are in contact with each other when the semiconductor package is mounted on the printed circuit board.
상기 목적을 달성하기 위하여 본 발명은, 반도체 칩과 와이어를 봉지하는 봉지재의 높이보다 낮은 높이로 부착된 솔더볼이 형성된 반도체 패키지; 상기 반도체 패키지가 장착되며, 상기 반도체 패키지의 솔더볼과 대응되는 볼패드가 형성된 인쇄회로기판; 상기 볼패드에 부가 형성가능한 접착보조부를 포함하는 것을 특징으로 하는 반도체 패키지, 및 상기 반도체 패키지가 장착되는 인쇄회로기판을 제공한다.In order to achieve the above object, the present invention provides a semiconductor package having a solder ball attached to a height lower than the height of an encapsulant for encapsulating a semiconductor chip and a wire; A printed circuit board on which the semiconductor package is mounted and formed with ball pads corresponding to solder balls of the semiconductor package; It provides a semiconductor package, and a printed circuit board on which the semiconductor package is mounted, characterized in that it comprises an adhesive auxiliary portion additionally formed on the ball pad.
또한, 본 발명은 2개 이상의 유닛 패키지가 적층형성된 반도체 패키지와, 상기 반도체 패키지가 장착되는 인쇄회로기판에 있어서, 상기 반도체 패키지의 유닛 패키지의 서브스트레이트에는 볼패드 위에 접착보조부가 형성되고, 상기 반도체 패키지의 유닛 패키지의 솔더볼에 대응되는 볼패드를 구비한 인쇄회로기판을 포함하는 것을 특징으로 하는 반도체 패키지 및 상기 반도체 패키지가 장착되는 인쇄회로기판을 제공한다. The present invention also provides a semiconductor package in which two or more unit packages are stacked, and a printed circuit board on which the semiconductor package is mounted, wherein a substrate having an adhesive assistant is formed on a ball pad on a substrate of the unit package of the semiconductor package. A semiconductor package comprising a printed circuit board having a ball pad corresponding to a solder ball of a unit package of a package, and a printed circuit board on which the semiconductor package is mounted is provided.
이하 첨부된 도면을 참조하여 본 발명의 구성에 대하여 보다 상세하게 설명한다. 참고로 본 발명의 구성을 설명하기에 앞서, 설명의 중복을 피하기 위하여 종래 기술과 일치하는 부분에 대해서는 종래 도면부호를 그대로 인용하기로 한다.Hereinafter, the configuration of the present invention will be described in detail with reference to the accompanying drawings. For reference, prior to describing the configuration of the present invention, in order to avoid duplication of description of the prior art reference to the same reference numerals will be referred to.
도 4 는 본 발명에 의한 반도체 패키지(10) 및 상기 반도체 패키지(10)가 장착되는 인쇄회로기판(2)의 구조에 관한 바람직한 일실시예를 도시한 단면도이다. 4 is a cross-sectional view showing a preferred embodiment of the structure of a semiconductor package 10 and a printed circuit board 2 on which the semiconductor package 10 is mounted.
상기 반도체 패키지(10)의 구성을 개략적으로 살펴보면, 서브스트레이트(11)의 중앙홀에 반도체 칩(12)이 위치하고, 상기 반도체 칩(12)과 서브스트레이트(11)는 도전성 와이어(13)에 의해 서로 접속,연결된다. Referring to the configuration of the semiconductor package 10, the semiconductor chip 12 is positioned in the central hole of the substrate 11, and the semiconductor chip 12 and the substrate 11 are formed by the conductive wire 13. Connected and connected to each other.
상기 도전성 와이어(13)는 대략 Au, Cu, Al 중에서 선택적으로 채용하는바, 도전성 및 내식성이 뛰어난 Au가 널리 사용되고 있다. 상기 와이어(13)는 칩(12)의 일면에 형성된 칩패드(12a)와 서브스트레이트(11)의 일면에 형성된 본드패드(11b)간을 연결하여 반도체 칩(12)의 전기적인 신호가 서브스트레이트(11)로 전달되도록 하고, 반대로 서브스트레이트(11)를 통하는 전기적인 신호가 반도체 칩(12)으로 전달되도록 한다. The conductive wire 13 is selectively adopted among Au, Cu, and Al, and Au, which is excellent in conductivity and corrosion resistance, is widely used. The wire 13 connects the chip pad 12a formed on one surface of the chip 12 and the bond pads 11b formed on one surface of the substrate 11 so that an electrical signal of the semiconductor chip 12 is applied. And an electrical signal through the substrate 11 to the semiconductor chip 12.
상기 반도체 칩(12)의 표면과 와이어(13)는 외부 충격에도 손상될 염려가 크므로 봉지재(14)를 사용하여 칩(12)과 와이어(13)를 매설함으로써 보호한다. 이러한 봉지재(14)로는 에폭시가 널리 채용되고, 그 외 접착성재료를 사용하여도 가능하다. Since the surface of the semiconductor chip 12 and the wire 13 are highly likely to be damaged by an external impact, the encapsulant 14 is used to protect the chip 12 and the wire 13 by embedding the chip 12 and the wire 13. As such a sealing material 14, epoxy is widely adopted, and other adhesive materials can also be used.
상기 봉지재(14)의 주위, 서브스트레이트(11)의 일면에는 다수개의 볼(15)이 융착형성된다. 상기 볼(15)은 통상 솔더와 같이 전도성을 지니면서 고온에서 용융되는 성질을 갖는 금속성 재료로 형성된다.A plurality of balls 15 are fused to one surface of the substrate 11 around the encapsulant 14. The ball 15 is usually formed of a metallic material having conductivity such as solder and melting at high temperature.
상기 솔더볼(15)은 서브스트레이트(11)의 볼패드(11a)마다 각각 융착형성된다. 본 발명의 반도체 패키지(1)는 봉지재(14)의 높이(H1)보다 그 주위에 형성된 솔더볼(15)의 높이(H2)가 낮게 형성됨이 특징이다. 상기 볼패드(11a)는 독립적으로, 개별적인 본드패드(11b)와 연결되어 와이어(13)를 통해 칩패드(12a)-본드패드(11b)로 통하는 전기적인 신호가 입출력되도록 한다. The solder balls 15 are fused to each ball pad 11a of the substrate 11. The semiconductor package 1 of the present invention is characterized in that the height H2 of the solder ball 15 formed around it is lower than the height H1 of the encapsulant 14. The ball pads 11a are independently connected to individual bond pads 11b so that electrical signals through the wires 13 to the chip pads 12a to the bond pads 11b are input and output.
상기와 같은 구성의 반도체 패키지(10)는 인쇄회로기판(20)에 장착된다. 상기 인쇄회로기판(20)은 반도체 패키지(10)가 1개 혹은 다수개 장착되는 회로기판으로써, 메인보드(혹은 마더보드)일 수도 있고 또는 상기 메인보드에 종속되는 카드형의 기판도 가능하다. The semiconductor package 10 having the above configuration is mounted on the printed circuit board 20. The printed circuit board 20 is a circuit board on which one or more semiconductor packages 10 are mounted. The printed circuit board 20 may be a main board (or a motherboard) or a card-type board subordinate to the main board.
이하 상기 반도체 패키지(10)가 장착되는 인쇄회로기판(20)을, 그 일례인 메인보드(20)라 칭하기로 한다. 상기 메인보드(20)에는 반도체 패키지(10)의 솔더볼(15)에 대응되도록 볼패드(21)가 형성되어 있고, 상기 볼패드(21)에는 부가적으로 접착보조부(3)가 형성된다. Hereinafter, the printed circuit board 20 on which the semiconductor package 10 is mounted will be referred to as a main board 20. A ball pad 21 is formed on the main board 20 so as to correspond to the solder balls 15 of the semiconductor package 10, and the adhesive pad 3 is additionally formed on the ball pad 21.
상기 접착보조부(3)는 메인보드(20)의 볼패드(21)에 형성시 그 높이를 조절하여 형성할 수 있으며, 또한 다층으로 계속해서 형성함도 가능하다. The adhesion assistant 3 may be formed by adjusting its height when formed on the ball pad 21 of the main board 20, and may be continuously formed in multiple layers.
본 발명의 실시예에서는 상기 접착보조부(3)를 1층 형성하여 반도체 패키지(10)의 솔더볼(15)과 융착되도록 하고 있다. 만일 반도체 패키지(1)의 솔더볼(15) 크기가 본 실시예보다 작아서 더 높은 높이의 접착보조부(3)가 요구될 때는 상기 접착보조부(3)를 2층으로 형성하여 높이를 조절함도 가능하다.In the embodiment of the present invention, one layer of the adhesion assistant 3 is formed to be fused to the solder ball 15 of the semiconductor package 10. If the size of the solder ball 15 of the semiconductor package 1 is smaller than that of the present embodiment, and a higher height of the bonding auxiliary portion 3 is required, the bonding auxiliary portion 3 may be formed in two layers to adjust the height. .
상기 접착보조부(3)는 솔더볼(15)이 직접 접착되는 도전성 볼패드(31)와, 상기 도전성 볼패드(31) 상측 주위로 도포되어 볼패드(31) 사이를 절연시키는 솔더 레지스트(32)와, 상기 도전성 볼패드(31)의 저면으로 형성되어 메인보드(20)의 볼패드(21)와 직접접속되는 비아홀(33)을 포함하여 구성된다. The adhesive auxiliary part 3 includes a conductive ball pad 31 to which the solder balls 15 are directly bonded, a solder resist 32 applied around the upper side of the conductive ball pad 31, and insulates the ball pads 31 from each other. And a via hole 33 formed on the bottom surface of the conductive ball pad 31 and directly connected to the ball pad 21 of the main board 20.
상기 접착보조부(3)는 메인보드(20)에 형성된 볼패드(21) 위로 별도로 부가 형성되는바, 접착보조부(3)의 볼패드(31) 개수와 메인보드(20)의 볼패드(21)수가 일치하지 않다하더라도 적절히 비아홀(33)을 배치함으로써 접속연결시킴도 가능하다. The adhesive auxiliary part 3 is additionally formed on the ball pad 21 formed on the main board 20, and the number of the ball pads 31 of the adhesive auxiliary part 3 and the ball pad 21 of the main board 20. Even if the numbers do not match, the via holes 33 can be connected properly by arranging them.
상기 본 발명에 의한 반도체 패키지(10)를 메인보드(20)에 장착할 때는, 메인보드(20)면에 근접하는 봉지재(14)는 메인보드(20)면과 다소 떨어지도록 반도체 패키지(10)를 장착함이 바람직하다. 이는 봉지재(14)면이 메인보드(20)면과 밀착시 열발산율이 저하됨을 방지하기 위함이다. When the semiconductor package 10 according to the present invention is mounted on the main board 20, the encapsulant 14 close to the main board 20 surface is slightly separated from the main board 20 surface. ) Is preferable. This is to prevent the heat dissipation rate is lowered when the surface of the encapsulant 14 is in close contact with the main board 20 surface.
도 5 는 본 발명에 의한 반도체 패키지(100)의 제2 실시예를 도시한 단면도이다. 5 is a cross-sectional view showing a second embodiment of the semiconductor package 100 according to the present invention.
도 5 에서 보는 바와 같이, 상기 실시예의 반도체 패키지(100)는 2개 또는 3개의 유닛 패키지(110)(120)가 서로 적층된 형태를 이루는 적층형 반도체 패키지(100)이다. 이와 같은 반도체 패키지(100)는 용량의 증대, 처리속도의 향상 등을 위해 유닛 패키지(110)(120)를 여러개 적층한 것으로써, 메인보드(20)의 면적이 한정되어 있으므로 유닛 패키지(110)(120)를 상측으로 겹겹이 쌓은 것이다. As shown in FIG. 5, the semiconductor package 100 of the embodiment is a stacked semiconductor package 100 in which two or three unit packages 110 and 120 are stacked on each other. The semiconductor package 100 is formed by stacking a plurality of unit packages 110 and 120 in order to increase capacity, improve processing speed, and the like. Since the area of the main board 20 is limited, the unit package 110 may be used. 120 will be stacked on top of each other.
상기 반도체 패키지(100)의 유닛패키지(110)(120)에 형성된 서브스트레이트(111)(121)는 양면에 모두 볼패드(111a)(121a)를 구비한 것을 특징으로 한다. 상기와 같이 유닛패키지들이 여러개 적층된 반도체 패키지는 적어도 가장 상측의 유닛패키지를 제외하고, 그 이하에 형성된 유닛패키지의 서브스트레이트 양면에는 볼패드를 구비한다. 도 5 상에는 메인보드(20)와 직접 접촉하는 유닛패키지(110)의 서브스트레이트(111)에만 양면에 볼패드(111a)가 형성된 예를 도시하였다. The substrates 111 and 121 formed on the unit packages 110 and 120 of the semiconductor package 100 are provided with ball pads 111a and 121a on both surfaces thereof. As described above, a semiconductor package in which several unit packages are stacked includes ball pads on both sides of substrates formed below the unit package except at least the uppermost unit package. 5 illustrates an example in which ball pads 111a are formed on both surfaces of only the substrate 111 of the unit package 110 in direct contact with the main board 20.
이와 같이 서브스트레이트(111)의 양면에 볼패드(111a)를 구비한 이유는 다음과 같다. The reason why the ball pads 111a are provided on both surfaces of the substrate 111 is as follows.
도면과 같이 2개의 유닛 패키지(110)(120)가 적층된 반도체 패키지(100)의 경우 하측의 유닛 패키지(110:이하 제1유닛 패키지)는 상측의 유닛 패키지(120:이하 제2유닛 패키지)와 접착되도록 서브스트레이트(111)의 상측에 볼패드(111a)를 구비한 동시에 하측에도 메인보드(20)에 장착되기 위한 솔더볼(15)이 부착되는 볼패드(111a)를 구비하여야 한다. In the case of the semiconductor package 100 in which the two unit packages 110 and 120 are stacked as shown in the drawing, the lower unit package 110 (hereinafter referred to as a first unit package) is an upper unit package (hereinafter referred to as a second unit package). The ball pad 111a is provided on the upper side of the substrate 111 so as to be bonded to the substrate 111, and at the same time, the ball pad 111a to which the solder ball 15 to be mounted on the main board 20 is attached.
만일 3개의 유닛패키지가 적층된 반도체 패키지의 경우는 적어도 2개의 유닛패키지의 서브스트레이트는 양면에 볼패드를 형성하여 서로 적층되어야 바람직하다. In the case of a semiconductor package in which three unit packages are stacked, the substrates of at least two unit packages should be stacked on each side by forming ball pads on both sides.
상기 제2 실시예의 반도체 패키지(100)에 구성된 유닛 패키지(110)의 서브스트레이트(111)에는 접착보조부(5)가 형성된 것을 특징으로 한다. 상기 접착보조부(5)는 제1 실시예에서와 같이, 반도체 패키지의 솔더볼(15)이 메인보드(2)에 접착되도록 하는 보조수단이 아니라, 상측 유닛패키지(120)의 솔더볼이 하측 유닛패키지(110)의 서브스트레이트(111)에 접착되도록 하는 접착보조수단이다. An adhesive auxiliary part 5 is formed in the substrate 111 of the unit package 110 of the semiconductor package 100 of the second embodiment. The adhesion assistant 5 is not an auxiliary means for bonding the solder balls 15 of the semiconductor package to the main board 2 as in the first embodiment, but the solder balls of the upper unit package 120 are lower unit packages ( Adhesion support means to be bonded to the substrate 111 of the (110).
상기 도 5에 도시된 제2실시예와 같이 유닛패키지(110)(120)가 2개 이상 적층되어 형성된 반도체 패키지(100)의 경우에도 서브스트레이트(111)에 부가적으로 접착보조부(5)를 형성하여 솔더볼(15)간의 여유피치를 충분히 확보한 상태에서 유닛 패키지(110)(120)가 서로 접착되도록 함으로써, 솔더볼(15)간의 접촉을 방지할 수 있게된다. 아울러 솔더볼(15)의 크기를 작게할 수 있으므로 볼패드(111a)의 수를 증대할 수 있어 더 많은 인출라인을 확보함도 가능하다. In the case of the semiconductor package 100 formed by stacking two or more unit packages 110 and 120 as shown in the second embodiment of FIG. 5, the adhesion assistant 5 is additionally attached to the substrate 111. The unit packages 110 and 120 are bonded to each other in a state in which a sufficient pitch between the solder balls 15 is secured, thereby preventing contact between the solder balls 15. In addition, since the size of the solder ball 15 can be reduced, the number of the ball pads 111a can be increased, thereby securing more lead-out lines.
상기 제2실시예의 반도체 패키지(100)에서 상기 접착보조부(5)가 1층으로 도시되어 있으나, 필요에 따라 2층으로 형성가능함은 당연하다. 상기 제2실시예의 접착보조부(5)는 제1실시예의 접착보조부(3)와 같이, 솔더레지스트(52), 볼패드(51) 및 비아홀(53)을 포함하고 있음은 당연하며, 이에 대한 별도의 설명은 생략하기로 한다. In the semiconductor package 100 of the second embodiment, the adhesion assistant 5 is illustrated as one layer, but it is natural that two layers may be formed as necessary. Of course, the adhesive assistant 5 of the second embodiment, like the adhesive assistant 3 of the first embodiment, includes the solder resist 52, the ball pad 51, and the via hole 53. The description of will be omitted.
본 발명에 의한 반도체 패키지 및 상기 반도체 패키지가 장착되는 인쇄회로기판구조는 다음과 같은 효과를 갖는다. The semiconductor package and the printed circuit board structure on which the semiconductor package is mounted according to the present invention have the following effects.
첫째, 솔더볼간의 피치를 여유있게 확보함으로써 반도체 패키지나 상기 반도체 패키지를 인쇄회로기판에 장착시 솔더볼간의 접촉에 의한 제품불량 발생을 방지할 수 있다. First, it is possible to prevent the occurrence of product defects due to contact between the solder ball when the semiconductor package or the semiconductor package is mounted on the printed circuit board by ensuring a sufficient pitch between the solder balls.
둘째, 솔더볼의 크기를 작게 할 수 있으므로 동일한 크기의 반도체 패키지의 서브스트레이트에 보다 많은 수의 솔더볼을 형성할 수 있어 집적효과가 뛰어나게 된다. Second, since the size of the solder balls can be reduced, a larger number of solder balls can be formed on the substrate of the same size semiconductor package, resulting in an excellent integration effect.
셋째, 접착보조부의 높이를 조정가능하므로 반도체 패키지의 봉지재면과 인쇄회로기판 사이의 피치를 원하는 수치로 맞출 수 있어 최적화된 반도체 패키지와 인쇄회로기판의 결합구조를 이룰 수 있다. Third, since the height of the adhesive assistant is adjustable, the pitch between the encapsulating material surface of the semiconductor package and the printed circuit board can be adjusted to a desired value, thereby achieving an optimized structure of the semiconductor package and the printed circuit board.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술 사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다.Those skilled in the art will appreciate that various changes and modifications can be made without departing from the spirit of the present invention.
따라서, 본 발명의 기술적 범위는 실시예에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의하여 정해져야 한다. Therefore, the technical scope of the present invention should not be limited to the contents described in the embodiments, but should be defined by the claims.
도 1 은 일반적인 반도체 패키지의 일례를 도시한 단면도1 is a cross-sectional view showing an example of a general semiconductor package
도 2 는 종래 반도체 패키지와 상기 반도체 패키지가 장착되는 인쇄회로기판을 도시한 단면도2 is a cross-sectional view illustrating a conventional semiconductor package and a printed circuit board on which the semiconductor package is mounted.
도 3 은 반도체 패키지와 인쇄회로기판이 비접착된 상태를 도시한 단면도.3 is a cross-sectional view illustrating a state in which a semiconductor package and a printed circuit board are unbonded.
도 4 는 본 발명에 의한 반도체 패키지 및 상기 반도체 패키지가 장착되는 인쇄회로기판의 구조에 관한 바람직한 제1실시예를 도시한 단면도4 is a cross-sectional view showing a first preferred embodiment of the structure of a semiconductor package and a printed circuit board on which the semiconductor package according to the present invention is mounted.
도 5 는 본 발명에 의한 반도체 패키지의 제2실시예를 도시한 단면도5 is a cross-sectional view showing a second embodiment of a semiconductor package according to the present invention.
** 도면의 주요부분에 대한 부호의 설명 **** Explanation of symbols for main parts of drawings **
10,100: 반도체 패키지 110,120: 유닛패키지10,100: semiconductor package 110,120: unit package
11,111: 서브스트레이트 11a,111a: 볼패드11,111: substrates 11a and 111a: ball pads
11b,111b: 본드패드 12: 반도체 칩11b and 111b: bond pad 12: semiconductor chip
12a: 칩패드 13: 와이어12a: chip pad 13: wire
14: 봉지재 15: 솔더볼14: Encapsulant 15: Solder Ball
2: 메인보드 3,5: 접착보조부 2: main board 3, 5: adhesive aid
Claims (6)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2003-0041567A KR100525452B1 (en) | 2003-06-25 | 2003-06-25 | Semiconductor package & PCB mounted with the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2003-0041567A KR100525452B1 (en) | 2003-06-25 | 2003-06-25 | Semiconductor package & PCB mounted with the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20050000960A KR20050000960A (en) | 2005-01-06 |
| KR100525452B1 true KR100525452B1 (en) | 2005-11-02 |
Family
ID=37216828
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2003-0041567A KR100525452B1 (en) | 2003-06-25 | 2003-06-25 | Semiconductor package & PCB mounted with the same |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100525452B1 (en) |
-
2003
- 2003-06-25 KR KR10-2003-0041567A patent/KR100525452B1/en active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| KR20050000960A (en) | 2005-01-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5986334A (en) | Semiconductor package having light, thin, simple and compact structure | |
| US6563217B2 (en) | Module assembly for stacked BGA packages | |
| US6507107B2 (en) | Semiconductor/printed circuit board assembly | |
| US6396136B2 (en) | Ball grid package with multiple power/ground planes | |
| US6781242B1 (en) | Thin ball grid array package | |
| US6670702B2 (en) | Stackable ball grid array package | |
| US20070020811A1 (en) | Method and apparatus for attaching microelectronic substrates and support members | |
| KR100825784B1 (en) | Semiconductor package suppressing a warpage and wire open defects and manufacturing method thereof | |
| US20090310322A1 (en) | Semiconductor Package | |
| US5808872A (en) | Semiconductor package and method of mounting the same on circuit board | |
| US6261869B1 (en) | Hybrid BGA and QFP chip package assembly and process for same | |
| KR20050021905A (en) | Package for a semiconductor device | |
| US5559305A (en) | Semiconductor package having adjacently arranged semiconductor chips | |
| US20050023659A1 (en) | Semiconductor chip package and stacked module having a functional part and packaging part arranged on a common plane | |
| KR100617071B1 (en) | Stack semiconductor package ? manufacturing technique the same | |
| KR100525452B1 (en) | Semiconductor package & PCB mounted with the same | |
| KR100207902B1 (en) | Multi chip package using lead frame | |
| KR100533761B1 (en) | semi-conduSSor package | |
| US6278183B1 (en) | Semiconductor device and method for manufacturing the same | |
| KR100419950B1 (en) | manufacturing method of ball grid array semiconductor package using a flexible circuit board | |
| KR100195511B1 (en) | Ball grid array package using leadframe | |
| KR20000044989A (en) | Multi chip ball grid array package | |
| KR100369501B1 (en) | Semiconductor Package | |
| KR20030025481A (en) | flip-chip semiconductor package and method of manufacturing thereof | |
| EP1061574A1 (en) | Semiconductor device and method for manufacturing the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20121008 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20131002 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20141002 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20151005 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20161005 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20171012 Year of fee payment: 13 |
|
| FPAY | Annual fee payment |
Payment date: 20181015 Year of fee payment: 14 |
|
| FPAY | Annual fee payment |
Payment date: 20191016 Year of fee payment: 15 |