KR20080030161A - 반도체 집적회로 배선의 형성 방법들 - Google Patents

반도체 집적회로 배선의 형성 방법들 Download PDF

Info

Publication number
KR20080030161A
KR20080030161A KR1020060095887A KR20060095887A KR20080030161A KR 20080030161 A KR20080030161 A KR 20080030161A KR 1020060095887 A KR1020060095887 A KR 1020060095887A KR 20060095887 A KR20060095887 A KR 20060095887A KR 20080030161 A KR20080030161 A KR 20080030161A
Authority
KR
South Korea
Prior art keywords
insulating film
wiring
lower insulating
forming
film
Prior art date
Application number
KR1020060095887A
Other languages
English (en)
Inventor
오준환
정주혁
김일구
김형식
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060095887A priority Critical patent/KR20080030161A/ko
Publication of KR20080030161A publication Critical patent/KR20080030161A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76837—Filling up the space between adjacent conductive structures; Gap-filling properties of dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

반도체 집적회로 배선의 형성 방법들을 제공한다. 이 반도체 집적회로 배선의 형성 방법들은 다층 절연막을 이용하여 배선들의 쓰러짐 현상을 방지시키고 전류 전송능력을 향상시킬 수 있는 방안을 제시한다. 이를 위하여 반도체 기판상에 다층 절연막을 형성한다. 상기 다층 절연막은 그 절연막의 소정 영역들에 배선들을 각각 가지도록 형성된다. 상기 배선들을 노출시키도록 다층 절연막을 부분적으로 식각한다. 상기 배선들을 덮도록 상기 다층 절연막 상에 층간 절연막을 형성한다.
Figure P1020060095887
에어갭, 습식식각, 반도체 장치, 배선

Description

반도체 집적회로 배선의 형성 방법들 {Methods of Forming Semiconductor Integrated Circuit Wires}
도 1 내지 도 5는 반도체 집적회로 배선의 형성 방법을 설명해주는 단면도들이다.
본 발명은 반도체 장치의 형성 방법에 관한 것으로써, 상세하게는, 반도체 집적회로 배선의 형성 방법들에 관한 것이다.
최근에, 반도체 장치는 고집적화와 초미세화 구조에 대응하여 서브 마이크론 이하의 디자인 룰을 가지는 배선들을 가지고 제조되고 있다. 상기 배선들은 서브 마이크론 이하의 디자인 룰에서 서로 매우 인접하도록 반도체 기판 상에 배치된다. 이를 통해서, 상기 배선들은 반도체 장치의 고집적화와 초미세화의 구조를 구현할 수 있다.
그러나, 상기 배선들은 서브 마이크론 이하의 디자인 룰을 가지기 이전 대비 상대적으로 열악한 전류 전송능력을 가질 수 있다. 왜냐하면, 상기 배선들의 디자인 룰이 감소함에 따라 상기 배선들 사이의 기생 커패시턴스 및 상기 배선들의 전 기적인 저항이 증가하기 때문이다. 더불어, 상기 배선들은 그들 사이의 간격이 줄어들어서 반도체 제조공정 동안 서로 접촉할 수 있는 확률을 크게 가질 수 있다.
물론, 상기 배선들은 다층 절연막으로 둘러싸여서 서로 절연하도록 형성된다. 그러나, 상기 배선들은 다층 절연막의 일부를 습식 식각공정을 통해 식각하는 동안 그들 사이에 생기는 모세관 현상으로 서로 휘어지거나 붙을 수 있다. 또한, 상기 습식 식각공정은 배선들의 하부에 어택(attack)을 주어 배선들의 형성을 불량하게 하거나 배선들을 쓰러뜨릴 수 있다.
본 발명이 이루고자 하는 기술적 과제는 다층 절연막을 사용해서 배선들이 휘거나 쓰러지는 것을 방지하고, 전류 전송능력을 향상시킬 수 있는 반도체 집적회로 배선의 형성 방법들을 제공하는데 있다.
상기 기술적 과제를 구현하기 위해서, 본 발명은 반도체 집적회로 배선의 형성 방법들을 제공한다.
이 반도체 집적회로 배선의 형성 방법들은 반도체 기판상에 하부 절연막 및 상부 절연막을 차례로 형성하는 것을 포함한다. 상기 상부 절연막 및 상기 하부 절연막을 차례로 관통하는 배선 구조체들을 형성한다. 상기 배선 구조체들의 각각은 차례로 적층된 금속 확산 방지 패턴 및 배선을 사용해서 형성된다. 상기 배선 구조체들의 각각에 금속 캐핑막들을 형성한다. 상기 배선 구조체들을 노출시키도록 상기 상부 절연막을 제거한다. 상기 하부 절연막 및 배선 구조체들을 덮도록 하부 절 연막 상에 층간 절연막을 형성한다. 상기 층간 절연막은 상기 배선 구조체들 사이에 에어갭(air-gap)을 형성시킨다.
본 발명의 반도체 집적회로 배선의 형성 방법들은 첨부된 도면들을 참조해서 보다 상세하게 설명하기로 한다.
도 1 내지 도 5는 반도체 집적회로 배선의 형성 방법을 설명해주는 단면도들이다.
도 1을 참조하면, 본 발명의 반도체 집적회로 배선의 형성 방법은 반도체 기판(10)상에 절연막(20)을 형성하는 것을 포함한다. 상기 절연막(20)은 실리콘 산화막으로 형성할 수 있다. 상기 절연막(20)의 소정영역 내에 배선층(15)이 형성된다. 상기 배선층(15)은 다마신 공정(Damascene Process)을 사용해서 형성될 수 있다.
또한, 상기 배선층(15)은 금속 막으로 형성할 수 있다. 예를 들면, 상기 배선층(15)은 텅스텐(W) 막으로 형성할 수 있다. 상기 배선층(15)을 덮도록 상기 절연막(20) 상에 식각 저지막(25), 하부 절연막(30) 및 상부 절연막(35)을 차례로 형성한다. 상기 하부 절연막(30)의 유전상수는 상부 절연막(35)의 유전상수보다 낮은 것이 바람직하다. 상기 식각 저지막(25)은 절연막(20)과 다른 식각률을 가지는 절연물질을 포함한다. 상기 하부 절연막(30)은 식각 저지막(25)과 다른 식각률을 가지는 절연물질을 포함한다. 상기 하부 절연막(30)은 실리콘 카바이드(SiC), 실리콘 옥시카바이드(SiOC) 또는 실리콘 카본 옥시 하이드라이드(SiCOH)를 사용해서 형성될 수 있다.
상기 하부 절연막(30)은 상기 상부 절연막(35)과 다른 식각률을 가지는 절연 물질을 포함한다. 상기 하부 절연막(30)은 상부 절연막(35) 보다 낮은 습식 식각률을 갖는 물질들을 포함한다. 또한, 상기 하부 절연막(30)은 다수의 막들로 구성될 수도 있다. 상기 상부 절연막(35)은 실리콘 다이옥사이드(SiO2), 실라놀(silanol; SiOH) , FOx(Flowable Oxide;Dow Corning 사TM), Duo(Organo-siloxane based polymer;Honeywell 사TM), 반사 방지막(Anti Reflective Layer;ARC) 또는 PR(Photo Resist)을 사용해서 형성될 수 있다.
다시 도 1을 참조하면, 상기 상부 절연막(35), 상기 하부 절연막(30) 및 상기 식각 저지막(25)을 차례로 관통하는 트랜치(42)들이 형성된다. 또한, 상기 상부 절연막(35)을 부분적으로 지나는 그루브(groove) 및 상기 상부 절연막(35)의 나머지, 하부 절연막(30) 및 식각 저지막(25)을 지나는 비아홀을 가지는 콘택 구조체(도면에 미도시)를 다수개 형성할 수도 있다. 상기 비아홀의 폭의 크기는 그루브(groove)의 폭의 크기보다 작게 형성되는 것이 바람직하다. 상기 트랜치(42) 들은 고집적 및 초미세 구조의 반도체 집적회로를 구현하기 위해서 매우 조밀하게, 그리고 매우 서로 인접하도록 형성될 수 있다. 상기 트랜치(42) 들은 배선층(15)이 노출되도록 형성될 수 있다.
도 2를 참조하면 상기 트랜치(42) 들이 형성된 후 상기 트랜치(42) 들을 채우도록 배선막 및 금속 확산 방지막(도면에 미도시)을 형성한다. 상기 금속 확산 방지막은 차례로 적층된 탄탈륨(Ta) 및 탄탈륨 나이트라이드(TaN)를 사용해서 형성될 수 있다. 상기 배선막은 금속 물질들을 사용해서 형성되는 것을 포함한다. 상기 배선막은 구리(Cu) 또는 알루미늄(Al)을 사용해서 형성될 수 있다. 상기 배선막은 전기 도금 기술 또는 무전해 도금(Electroless plating) 기술을 사용해서 형성될 수 있다.
계속해서, 상기 상부 절연막(35)이 노출 될 때까지 배선막 및 금속 확산 방지막에 전해 폴리싱 공정(Electro-polishing) 또는 화학적 기계적 폴리싱(Chemical Mechanical Polishing)공정을 수행해서 배선(45)들 및 금속 확산 방지 패턴(도면에 미도시)들을 형성한다. 상기 금속 확산 방지 패턴들은 상부 절연막(35)의 표면, 트랜치(42)들의 측벽 및 배선층(15)의 표면을 따라 형성될 수 있다. 상기 배선(45)들은 금속 확산 방지 패턴들 상에 각각 형성된다. 상기 금속 확산 방지 패턴 및 상기 배선(45)은 하나의 배선 구조체를 구성한다. 이와는 다르게, 상기 배선 구조체들은 듀얼 다마신 공정을 사용해서 콘택 구조체에 채워지도록 형성될 수 있다. 이어서, 상기 배선(45)들의 상면에 금속 캐핑막(40)들이 형성된다. 상기 금속 캐핑막(40)들은 배선(45)들의 상면에 선택적으로 형성되는 것을 포함한다. 상기 금속 캐핑막(40)은 전기 도금 또는 무전해 도금을 사용해서 형성될 수 있다. 상기 금속 캐핑막(40)은 텅스텐(W), 탄탈륨 나이트라이드(TaN), 코발트 인(CoP), 코발트 텅스텐(CoW), 코발트(CO), 니켈(Ni) 및 코발트 텅스텐 인(CoWP)으로 이루어진 그룹으로부터 어느 하나의 물질을 사용해서 형성될 수 있다.
도 3을 참조하면 상기 하부 절연막(30)이 노출될 때까지 상부 절연막(35)에 식각 공정을 수행한다. 그 결과 상기 배선 구조체들은 상대적으로 돌출되고, 측면들이 노출된다. 계속해서, 상기 하부 절연막(30)의 노출은 습식 식각 공정을 수행 해서 형성될 수 있다. 이때에, 상기 습식 식각 공정은 불산(HF), 질산(HNO3), 황산(H2SO4), 염산(HCl), 과산화수소(H2O2), 불화 암모늄(NH4F), 아민계열(Amine) 및 콜린(Choline; C5H15NO2) 중 적어도 하나의 세정액을 사용해서 수행될 수 있다. 상기 세정액은 캐핑막(40) 및 하부 절연막(30) 대비 상부 절연막(35)에 대해서 더 큰 식각률을 갖는다. 상기 식각 공정을 수행하는 동안 배선(45)들 사이에서 액체의 표면장력을 감소시키기 위해서 세정액에 잘 알려진 계면활성제(Surfactant)를 첨가할 수 있다.
도 4를 참조하면 상기 배선(45)들 및 상기 금속 캐핑막(40)들을 덮도록 상기 하부 절연막(30) 상에 층간 절연막(60)이 형성된다. 상기 층간 절연막(60)은 화학 기상 증착(Chemical Vapor Deposition; CVD) 기술을 사용해서 형성될 수 있다.
상기 층간 절연막(60)은 실리콘 옥사이드를 포함한 절연물질을 사용해서 형성될 수 있다. 이를 통해서, 상기 층간 절연막(60)은 하부 절연막과 동일한 유전상수를 가질 수 있다. 이때에, 상기 배선(45)들이 매우 조밀하게 그리고 매우 서로 인접하도록 형성되었기 때문에, 상기 층간 절연막(60)은 배선(45)들 사이의 공간에 에어갭(air-gap)을 형성할 수 있다.
도 5를 참조하면 본 발명의 변형 예로써, 상기 상부 절연막(35)과 상기 식각 저지막(25) 사이에 도 4와 다른 하부 절연막(37)을 형성할 수 있다. 상기 하부 절연막(37)은 식각 저지막(25)으로부터 차례로 적층된 삽입막(27)과 보호막(29)으로 구성될 수 있다. 또한, 상기 삽입막(27)은 상기 상부 절연막(35)과 다른 유전상수 를 가질 수도 있다. 상기 삽입막(27)은 층간 절연막(60)과 동일한 유전상수를 가질 수 있다. 상기 보호막(29)은 도 4의 층간 절연막(60)과 동일한 유전상수를 가질 수 있다.
상술한 바와 같이, 본 발명은 반도체 집적회로 배선의 형성 방법들을 제공한다. 이를 통해서, 본 발명은 배선들 사이의 기생 커패시턴스(parasitic capacitance)를 줄이고 반도체 제조공정 동안 배선들의 쓰러짐 현상을 방지시킬 수 있다.

Claims (7)

  1. 반도체 기판상에 하부 절연막 및 상부 절연막을 차례로 형성하고,
    상기 상부 절연막 및 상기 하부 절연막을 차례로 관통하는 배선 구조체들을 형성하되, 상기 배선 구조체들의 각각은 차례로 적층된 금속 확산방지 패턴 및 배선을 사용해서 형성되고,
    상기 배선 구조체들의 각각에 금속 캐핑막들을 형성하고,
    상기 배선 구조체들을 노출시키도록 상기 상부 절연막을 제거하고, 및
    상기 하부 절연막 및 상기 배선 구조체들을 덮도록 상기 하부 절연막 상에 층간 절연막을 형성하는 것을 포함하되, 상기 층간 절연막은 상기 배선 구조체들 사이에 에어갭(air-gap)을 형성하는 반도체 집적회로 배선의 형성 방법.
  2. 제 1 항에 있어서,
    상기 하부 절연막은 단일 하부 절연막으로 형성하되, 상기 단일 하부 절연막은 상기 상부 절연막 보다 낮은 습식 식각률을 갖는 물질로 형성하는 것을 특징으로 하는 반도체 집적회로 배선의 형성 방법.
  3. 제 1 항에 있어서,
    상기 하부 절연막은 제1 하부 절연막 및 제2 하부 절연막을 차례로 적층시키어 형성되되, 상기 제1 하부 절연막은 상기 제2 하부 절연막 보다 낮은 유전상수를 갖는 물질로 형성되고, 상기 제2 하부 절연막은 상기 상부 절연막 보다 낮은 습식 식각률을 갖는 물질로 형성되는 것을 특징으로 하는 반도체 집적회로 배선의 형성 방법.
  4. 제 1 항에 있어서,
    상기 금속 캐핑막들은 전기 도금 기술 또는 무전해 도금 기술을 사용하여 상기 배선 구조체들 상에 선택적으로 형성되는 것을 특징으로 하는 반도체 집적회로 배선의 형성 방법.
  5. 제 1 항에 있어서,
    상기 금속 캐핑막들은 텅스텐(W), 탄탈륨 나이트라이드(TaN), 코발트 인(CoP), 코발트 텅스텐(CoW), 코발트(Co), 니켈(Ni) 및 코발트 텅스텐 인(CoWP) 중 어느 하나의 물질로 형성되는 것을 특징으로 하는 반도체 집적회로 배선의 형성 방법.
  6. 제 1 항에 있어서, 상기 배선 구조체들을 형성하는 것은,
    상기 상부 절연막 및 상기 하부 절연막을 차례로 관통하는 트랜치들을 형성하되, 상기 트랜치들은 상기 반도체 기판을 노출시키도록 형성되고,
    상기 트랜치들을 채우도록 금속 확산 방지막 및 배선막을 상기 상부 절연막 상에 차례로 형성하고, 및
    상기 배선막 및 상기 금속 확산 방지막을 평탄화시키어 상기 상부 절연막을 노출시키는 것을 포함하는 반도체 집적회로 배선의 형성방법.
  7. 제 1 항에 있어서,
    상기 배선은 구리(Cu) 또는 알루미늄(Al)을 사용해서 형성되고, 및
    상기 금속 확산 방지 패턴은 차례로 적층된 탄탈륨(Ta) 및 탄탈륨 나이트라이드(TaN)를 사용해서 형성되는 것이 특징인 반도체 집적회로 배선의 형성 방법.
KR1020060095887A 2006-09-29 2006-09-29 반도체 집적회로 배선의 형성 방법들 KR20080030161A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060095887A KR20080030161A (ko) 2006-09-29 2006-09-29 반도체 집적회로 배선의 형성 방법들

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060095887A KR20080030161A (ko) 2006-09-29 2006-09-29 반도체 집적회로 배선의 형성 방법들

Publications (1)

Publication Number Publication Date
KR20080030161A true KR20080030161A (ko) 2008-04-04

Family

ID=39532351

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060095887A KR20080030161A (ko) 2006-09-29 2006-09-29 반도체 집적회로 배선의 형성 방법들

Country Status (1)

Country Link
KR (1) KR20080030161A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9520300B2 (en) 2014-05-15 2016-12-13 Samsung Electronics Co., Ltd. Semiconductor devices and methods of fabricating the same
US10008407B2 (en) 2014-12-04 2018-06-26 Samsung Electronics Co., Ltd. Methods of manufacturing semiconductor devices including conductive structures

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9520300B2 (en) 2014-05-15 2016-12-13 Samsung Electronics Co., Ltd. Semiconductor devices and methods of fabricating the same
US9911644B2 (en) 2014-05-15 2018-03-06 Samsung Electronics Co., Ltd. Semiconductor devices and methods of fabricating the same
US10008407B2 (en) 2014-12-04 2018-06-26 Samsung Electronics Co., Ltd. Methods of manufacturing semiconductor devices including conductive structures

Similar Documents

Publication Publication Date Title
US6821879B2 (en) Copper interconnect by immersion/electroless plating in dual damascene process
US7514354B2 (en) Methods for forming damascene wiring structures having line and plug conductors formed from different materials
US7563710B2 (en) Method of fabrication of interconnect structures
US7033882B2 (en) Method of forming on-chip decoupling capacitor by selectively etching grain boundaries in electrode
TWI569313B (zh) 半導體裝置之製造方法
TWI497591B (zh) 製造具有自動對準介電帽之互連結構的結構及方法
US7566656B2 (en) Method and apparatus for providing void structures
US20160358820A1 (en) Via formation using sidewall image tranfer process to define lateral dimension
TWI611545B (zh) 互連線結構與其製造方法
JP2003168738A (ja) 半導体素子及びその製造方法
US9165822B2 (en) Semiconductor devices and methods of forming same
US8980745B1 (en) Interconnect structures and methods of forming same
JP2011003883A (ja) 半導体装置の製造方法
US20120199980A1 (en) Integrated circuits having interconnect structures and methods for fabricating integrated circuits having interconnect structures
US10923423B2 (en) Interconnect structure for semiconductor devices
TWI707401B (zh) 基本原則區域中完全對準介層窗
KR20080030161A (ko) 반도체 집적회로 배선의 형성 방법들
TWI793522B (zh) 半導體裝置及其形成方法
CN115332158A (zh) 内连线结构的形成方法
US20140001633A1 (en) Copper interconnect structure and method for fabricating thereof
US20230386907A1 (en) Dielectric silicon nitride barrier deposition process for improved metal leakage and adhesion
US10692755B2 (en) Selective deposition of dielectrics on ultra-low k dielectrics
KR100702802B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR20070013894A (ko) 반도체 소자의 금속 배선 형성 방법
CN117747590A (zh) 集成电路器件

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination