KR20080028217A - 나노 임프린트 방식을 이용한 다층 패턴 형성 방법 - Google Patents

나노 임프린트 방식을 이용한 다층 패턴 형성 방법 Download PDF

Info

Publication number
KR20080028217A
KR20080028217A KR1020060093744A KR20060093744A KR20080028217A KR 20080028217 A KR20080028217 A KR 20080028217A KR 1020060093744 A KR1020060093744 A KR 1020060093744A KR 20060093744 A KR20060093744 A KR 20060093744A KR 20080028217 A KR20080028217 A KR 20080028217A
Authority
KR
South Korea
Prior art keywords
stamp
pattern
stamps
mask material
mask
Prior art date
Application number
KR1020060093744A
Other languages
English (en)
Other versions
KR100894124B1 (ko
Inventor
김성훈
정영진
이창복
Original Assignee
주식회사 탑 엔지니어링
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 탑 엔지니어링 filed Critical 주식회사 탑 엔지니어링
Priority to KR1020060093744A priority Critical patent/KR100894124B1/ko
Publication of KR20080028217A publication Critical patent/KR20080028217A/ko
Application granted granted Critical
Publication of KR100894124B1 publication Critical patent/KR100894124B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0002Lithographic processes using patterning methods other than those involving the exposure to radiation, e.g. by stamping
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00Manufacture or treatment of nanostructures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Nanotechnology (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 나노 임프린트 방식을 이용한 다층 패턴 형성 방법에 관한 것으로, 본 발명은 형성할 패턴에 대응하는 요철부를 구비한 복수의 스탬프를 준비하는 1 단계와, 기판의 상부에 패턴을 형성할 대상 물질을 성막하는 2 단계와, 상기 대상 물질 상부에 마스크 물질을 성막한 후 그 위에 상기 복수의 스탬프 중 하나를 압착하는 3 단계와, 상기 마스크 물질을 경화시키는 4 단계와, 상기 스탬프를 제거하고 상기 스탬프의 형상에 대응되게 형성된 상기 마스크 물질을 이용하여 상기 대상 물질을 패터닝하는 제 5단계와, 상기 마스크 물질을 제거한 후 선택적으로 그 구조물 상부에 절연막을 형성하는 제 6단계와, 상기 준비한 스탬프들을 순차적으로 적용하면서 상기 제 2단계 내지 제 6단계를 반복하는 제 7단계를 포함하여 진행된다. 이로 인하여, 반도체 소자를 제조하는 제조 공정이 간단하게 하고, 또한 스탬프들을 지속적으로 사용하게 될 뿐만 아니라 정밀한 포토 리소그래피(photo lithography) 장비의 사용을 배제하게 되며 또한, 미세 패터닝이 가능하게 됨으로써 반도체 소자의 크기를 줄일 수 있도록 한 것이다.

Description

나노 임프린트 방식을 이용한 다층 패턴 형성 방법{MULTI-LAYER PATTERN FORMING METHOD USING NANO-IMPRINT PROCESS}
도 1은 일반적인 반도체 구동 소자의 일예를 도시한 단면도,
도 2는 종래 상기 반도체 구동 소자의 제조 공정을 도시한 순서도,
도 3은 본 발명의 나노 임프린트 방식을 이용한 다층 패턴 형성 방법의 일실시예를 도시한 순서도,
도 4는 상기 나노 임프린트 방식을 이용한 다층 패턴 형성 방법에 의해 제조된 반도체 구동 소자를 도시한 정면도,
도 5는 상기 나노 임프린트 방식을 이용한 다층 패턴 형성 방법의 부분 과정에 의해 반도체 구동 소자를 구성하는 각 층의 패턴을 형성하는 과정을 각각 도시한 단면도.
** 도면의 주요 부분에 대한 부호의 설명 **
S1; 스탬프
본 발명은 다층 패턴 형성 방법에 관한 것으로, 특히, 엘시디 구동 소자와 같은 반도체 소자의 제조 공정을 간단하게 할 뿐만 아니라 그 제조 장비들을 간단하게 하고, 또한 미세 패터닝이 가능하게 할 수 있도록 한 나노 임프린트 방식을 이용한 다층 패턴 형성 방법에 관한 것이다.
일반적으로 엘시디는 판형 글라스에 트랜지스터와 같은 구동 소자들 등이 구비된 하부 기판과, 판형 글라스에 컬러 필터층 등이 구비된 상부 기판과, 그 하부 기판과 상부 기판을 접합시키는 실링재와, 그 하부 기판과 상부 기판사이에 충진된 액정층을 포함하여 구성된다.
이와 같은 엘시디는 하부 기판에 형성된 구동 소자들에 의해 액정층의 액정 분자들을 구동시키게 되며 그 액정 분자들의 구동에 의해 그 액정층을 투과하는 광량을 제어함으로써 정보를 표시하게 된다.
상기 하부 기판 및 상부 기판을 제작시 반도체 제조 공정에 의해 기판(글라스)에 구동 소자들 또는 컬러 필터층을 형성하게 된다.
도 1은 기판에 형성된 구동 소자의 일예를 도시한 것으로, 이에 도시한 바와 같이, 글라스(10)에 게이트 전극 막을 성막한 후 패터닝하여 게이트 전극(20)을 형성하고, 그 상부에 실리콘 질화막 등의 절연막(30)을 형성하며, 그 상부에 순차적인 적층과 패터닝 등을 통해 TFT(40)를 형성하고 절연막(50)을 더 형성한다. 그외에 필요한 전극이 상기 TFT(40)의 소스 및 드레인과 연결될 수 있도록 관통홀(51)이나 전극막(60)이 더 형성된다.
한편, 상기 구동 소자를 구성하는 각 층(막)의 패턴 형성은 각각 다음과 같은 일련의 과정을 거쳐 형성된다.
도 2는 상기 구동 소자를 구성하는 각 층의 패터닝 공정을 도시한 순서도이다. 이를 참조하여 설명하면, 먼저, 기판에 패터닝을 원하는 대상층을 형성하고 그 상부에 포토 레지스터를 코팅한 다음 그 포토 레지스터 막(photo register layer) 위에 소정 형상의 패턴이 형성된 마스크를 올려놓고 자외선을 조사하여 노광시키게 된다. 상기 자외선에 의해 노광된 부분을 현상시켜 포토 레지스트 패턴을 형성하고, 이어 상기 포토 레지스트 패턴을 마스크로하여 하부의 상기 대상층을 식각하고 그 잔류물을 세정시키게 된다. 그리고 잔류하는 포토 레지스트 패턴을 제거시키는 박리 공정이 진행된다.
이와 같은 과정을 통해 구동 소자를 구성하는 각 층을 패터닝하게 된다.
그러나 상기한 바와 같이 구동 소자를 형성하는 일련의 제조 공정들은 노광 공정을 진행하기 위하여 고가의 노광 장비가 필요하게 되므로 장비 설치에 많은 비용이 소요되어 결과적으로 구동 소자의 제조 단가를 높이게 되는 문제점이 있다.
또한, 포토 레지스트 막에 마스크를 올려놓고 자외선을 조사하여 노광시키게 되므로 자외선의 간섭으로 인하여 미세 패턴을 형성하는데 한계성이 있고, 상기 포토 레지스트 패턴을 형성하기 위한 복잡한 공정이 패터닝 공정마다 반복되므로 소자 제조를 위한 공정 수가 많아져 수율이 낮아지는 문제점이 있다.
또한, 구동 소자를 형성하기 위한 습식 공정의 수가 많아 관리가 어렵고 공정 재료의 낭비가 심하여 공정 조건을 맞추기 어려운 단점이 있다.
또한, 상기 고가인 마스크가 소모성이므로 정밀을 요하는 마스크의 제작 비용이 많이 소모되는 문제점이 있다.
상기한 바와 같은 문제점을 감안하여 고안한 본 발명의 목적은 엘시디 구동 소자와 같은 반도체 소자의 제조 공정을 간단하게 할 뿐만 아니라 그 제조 장비를 간단하게 하고, 또한 미세 패터닝이 가능하게 할 수 있도록 한 나노 임프린트 방식을 이용한 다층 패턴 형성 방법을 제공함에 있다.
상기한 바와 같은 본 발명의 목적을 달성하기 위하여, 형성할 패턴에 대응하는 요철부를 구비한 복수의 스탬프를 준비하는 1 단계와, 기판의 상부에 패턴을 형성할 대상 물질을 성막하는 2 단계와, 상기 대상 물질 상부에 마스크 물질을 성막한 후 그 위에 상기 복수의 스탬프 중 하나를 압착하는 3 단계와, 상기 마스크 물질을 경화시키는 4 단계와, 상기 스탬프를 제거하고 상기 스탬프의 형상에 대응되게 형성된 상기 마스크 물질을 이용하여 상기 대상 물질을 패터닝하는 제 5단계와, 상기 마스크 물질을 제거한 후 선택적으로 그 구조물 상부에 절연막을 형성하는 제 6단계와, 상기 준비한 스탬프들을 순차적으로 적용하면서 상기 제 2단계 내지 제 6단계를 반복하는 제 7단계를 포함하여 진행되는 것을 특징으로 하는 나노 임프린트 방식을 이용한 다층 패턴 형성 방법이 제공된다.
이하, 본 발명의 나노 임프린트 방식을 이용한 다층 패턴 형성 방법을 첨부도면에 도시한 실시예에 따라 설명하면 다음과 같다.
도 3은 본 발명의 나노 임프린트 방식을 이용한 다층 패턴 형성 방법의 일실시예를 도시한 순서도이다.
이에 도시한 바와 같이, 상기 나노 임프린트 방식을 이용한 다층 패턴 형성 방법은 먼저 내부에 요철부가 구비된 스탬프들을 복수 개 준비하는 1 단계가 진행된다. 상기 각 스탬프들의 재질은 불투명할 수도 있으나, 자외선이 투과될 수 있도록 투명한 재료로 형성됨이 바람직하고, 그 스탬프의 요철부는 그 스탬프가 형성할 패턴과 대응되게 형성되며 그 요철부는 레이저 가공에 의해 형성됨이 바람직하다.
그리고 일정 크기를 갖는 기판 위에 패턴을 형성할 대상 물질을 성막하는 2 단계가 진행된다. 상기 기판은 글라스 등이 될 수 있고, 상기 대상 물질은 금속막 을 포함하는 도체층이 될 수 있다. 상기 대상 물질은 절연막이나 유전막이 될 수도 있다.
2 단계 후 상기 대상 물질 상면에 마스크 물질을 성막하고 그 위에 상기 복수의 스탬프 중 하나를 압착시키는 3 단계가 진행되고 그 스탬프가 적용된 상태에서 마스크 물질을 경화시키는 4 단계가 진행된다. 상기 마스크 물질은 감광성 물질을 포함하는 포토 레지스트인 것이 바람직하다. 상기 스탬프가 투명한 경우, 상기 스탬프가 적용된 상태에서 자외선 노광을 실시하여 마스크 물질 패턴을 경화한 후 스탬프를 제거한다. 한편, 상기 스탬프가 투명하지 않은 경우 열을 가하여 그 마스크 물질 패턴을 경화시킬 수 있다.
상기 대상 물질을 식각을 통해 패터닝하는 제 5단계가 진행된다.
이후, 상기 마스크 물질 패턴을 제거한 후 선택적으로 상기 구조물 상부에 절연층을 형성하는 제 6단계가 진행된다.
상기 준비한 스탬프들을 순차적으로 적용하면서 상기 제 2단계 내지 제 6단 계를 반복하는 제 7단계를 포함하여 진행된다. 물론, 상기 절연층이 관통홀을 형성하는 등의 절연층 패터닝이 필요하다면 2 단계를 생략하고 3 단계 내지 7 단계를 수행할 수도 있다.
도 4는 표시소자 중의 하나인 TFT 구동 소자의 일예를 도시한 것이고, 도 5는 상기 TFT 구동 소자의 각 층에 패턴을 형성하는 과정을 순서적으로 도시한 단면도이다. 이를 참조하여, 상기 TFT 구동 소자를 본 발명의 일실시예를 적용하여 만드는 과정을 설명하면 다음과 같다.
글라스 기판(100) 위에 패턴을 형성할 대상 물질인 금속막(101)을 성막하고 그 금속막(101) 위에 마스크 물질인 포토 레지스트를 도포하여 포토 레지스트 막(102)을 형성한다.
미리 제작된 복수 개의 투명 스탬프들 중 게이트 전극 패턴이 형성된 스탬프(S1)로 상기 포토 레지스트 막(102)을 눌러 압착시키고 그 스탬프(S1)를 통해 자외선을 조사시켜 그 스탬프에 의해 형성된 포토 레지스트 패턴(P1)을 경화시키게 된다. 그리고 식각 공정을 통해 상기 금속막(101)을 게이트 전극의 패턴(110)으로 패터닝하며, 이어 세정 공정과 포토 레지스트 제거 공정하여 후속 공정을 준비한다.
그리고 상기 게이트 전극 패턴(110) 위에 실리콘 질화막 등의 절연층(120)을 형성하게 된다.
이와 같은 일련의 과정을 거쳐 게이트 전극(110)과 절연층(120)이 형성된다.
상기 절연층(120) 위에 형성되는 반도체 패턴(130)도 위의 과정과 같이, 상 기 절연층(120) 위에 패턴을 형성할 대상 물질인 반도체 층을 성막하고 그 반도체 층 위에 마스크 물질인 포토 레지스트를 성막한다.
그리고 미리 제작된 복수 개의 스탬프들 중 반도체 패턴이 형성된 스탬프로 상기 포토 레지스트 막을 눌러 압착시키고 그 스탬프를 통해 자외선을 조사시켜 그 포토 레지스트를 경화시킴으로써 별도의 습식 현상 과정없이 마스크 패턴을 얻는다. 그리고 식각 공정을 통해 상기 반도체 층을 식각하여 반도체 패턴을 얻으며, 이어 세정 공정과 포토 레지스트 제거 공정을 실시한다.
상기 게이트 전극 패턴(110)과 반도체 패턴(120)을 형성하는 과정과 유사한 일련의 과정이 반복되면서 나머지 도핑층 패턴(170)과 전극 패턴(140)과 절연층(150) 그리고 화소 전극 패턴(160) 등을 형성하게 된다.
이하, 본 발명의 나노 임프린트 방식을 이용한 다층 패턴 형성 방법의 작용 효과를 설명하면 다음과 같다.
본 발명은 패턴을 형성할 요철부가 각각 구비된 스탬프들을 이용하여 복수 층의 패턴으로 형성된 표시소자 등 반도체 소자를 제작하게 되므로 종래의 기술에 비교하여 제작 공정이 매우 단순하게 된다. 즉, 종래에는 패턴을 형성할 대상 물질 위에 포토 레지스트 도포 공정, 마스크 세팅 공정, 노광 공정, 현상 공정, 경화 공정, 식각 공정, 세정 공정, 포토 레지스트 제거 공정 등의 과정을 거쳐 하나의 층에 패턴을 형성하고, 이와 같은 과정을 반복적으로 수행하여 복수 층에 패턴을 형성하게 된다. 특히 이중에서 현상, 식각, 세정 공정을 습식 공정으로 재료의 낭비가 많고 건조 시간이 요구도는 등 수율에 악영향을 미치게 된다. 반면, 본 발명은 패턴을 형성할 대상 물질 위에 마스크 물질인 포토 레지스트 도포 공정, 스탬프 압착 공정, 경화 공정, 식각 공정, 세정 공정, 포토 레지스트 제거 공정 등의 과정을 거쳐 하나의 패턴 층을 형성하고, 이와 같은 과정을 반복적으로 수행하여 복수 층에 패턴들을 용이하게 형성하게 된다. 따라서 본 발명은 스탬프로 포토 레지스트를 압착하고 그 포토 레지스트를 경화함으로써 소모품인 마스크의 사용을 배제할 뿐만 아니라 고가인 장비를 사용하는 정밀한 포토리소그래피 공정을 배제하게 되어 제작 공정이 매우 단순하게 된다. 또한, 습식 공정의 수를 크게 줄여 상기 지적한 문제점을 크게 완화시킬 수 있다.
또한, 본 발명은 복수 개의 스탬프들을 제작한 후 그 스탬프들을 반복적으로 사용하게 되므로 초기 스탬프들의 제작 비용이 소요되나 그 스탬프들을 지속적으로 사용할 수 있게 되어 스탬프들의 유지 비용이 적게 되고, 또한 정밀한 노광 장비의 사용이 배제되어 공정 라인의 설치 비용이 감소된다.
또한, 본 발명은 스탬프에 패턴을 형성한 다음 그 패턴이 형성된 스탬프로 포토 레지스트를 압착하게 되므로 그 포토 레지스트 막에 미세 패턴 형성이 가능하게 된다. 한편, 종래에는 포토 레지스트 막 위에 패턴이 형성된 마스크를 올려놓고 자외선을 조사하여 그 포토 레지스트 막에 패터닝하게 되므로 그 자외선의 간섭으로 미세 패턴을 형성하는 데 한계성이 있었다.
이상에서 설명한 바와 같이, 본 발명의 나노 임프린트 방식을 이용한 다층 패턴 형성 방법은 반도체 소자를 제조하는 제조 공정이 간단하게 됨으로써 그 반도 체 소자를 생산하는 생산성을 높일 수 있고, 또한 스탬프들을 지속적으로 사용하게 될 뿐만 아니라 정밀한 포토리소그래피 장비의 사용을 배제하게 됨으로써 공정 라인의 설치 비용이 적게 소요될 뿐만 아니라 생산 비용을 줄일 수 있는 효과가 있다.
또한, 본 발명은 미세 패터닝이 가능하게 됨으로써 반도체 소자의 크기를 줄일 수 있는 효과가 있다.

Claims (8)

  1. 형성할 패턴에 대응하는 요철부를 구비한 복수의 스탬프를 준비하는 1 단계와;
    기판의 상부에 패턴을 형성할 대상 물질을 성막하는 2 단계와;
    상기 대상 물질 상부에 마스크 물질을 성막한 후 그 위에 상기 복수의 스탬프 중 하나를 압착하는 3 단계와;
    상기 마스크 물질을 경화시키는 4 단계와;
    상기 스탬프를 제거하고 상기 스탬프의 형상에 대응되게 형성된 상기 마스크 물질을 이용하여 상기 대상 물질을 패터닝하는 제 5단계와;
    상기 마스크 물질을 제거한 후 선택적으로 그 구조물 상부에 절연막을 형성하는 제 6단계와;
    상기 준비한 스탬프들을 순차적으로 적용하면서 상기 제 2단계 내지 제 6단계를 반복하는 제 7단계를 포함하여 진행되는 것을 특징으로 하는 나노 임프린트 방식을 이용한 다층 패턴 형성 방법.
  2. 제 1 항에 있어서, 상기 스탬프에 형성되는 요철부는 레이저 가공에 의해 형성된 것을 특징으로 하는 나노 임프린트 방식을 이용한 다층 패턴 형성 방법.
  3. 제 1 항에 있어서, 상기 스탬프는 투명 재질인 것을 특징으로 하는 나노 임 프린트 방식을 이용한 다층 패턴 형성 방법.
  4. 제 1 항에 있어서, 상기 대상 물질은 도전층인 것을 특징으로 하는 나노 임프린트 방식을 이용한 다층 패턴 형성 방법.
  5. 제 1 항에 있어서, 상기 마스크 물질은 감광성 물질을 포함하는 포토 레지스트인 것을 특징으로 하는 나노 임프린트 방식을 이용한 다층 패턴 형성 방법.
  6. 제 1 항에 있어서, 상기 제1 단계에서 7단계를 포함하여 진행되어 제작되는 것은 표시소자의 구동부인 것을 특징으로 하는 나노 임프린트 방식을 이용한 다층 패턴 형성 방법.
  7. 제 1 항에 있어서, 상기 4 단계 진행 과정 중 마스크 물질은 스탬프를 압착한 상태에서 자외선을 조사하여 경화시키고, 그 스탬프는 투명 물질로 이루어진 것을 특징으로 하는 나노 임프린트 방식을 이용한 다층 패턴 형성 방법.
  8. 제1 항에 있어서, 상기 4 단계 진행 과정 중 마스크 물질은 스탬프를 압착한 상태에서 열을 가하여 경화시키는 것을 특징으로 하는 나노 임프린트 방식을 이용한 다층 패턴 형성 방법.
KR1020060093744A 2006-09-26 2006-09-26 나노 임프린트 방식을 이용한 다층 패턴 형성 방법 KR100894124B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060093744A KR100894124B1 (ko) 2006-09-26 2006-09-26 나노 임프린트 방식을 이용한 다층 패턴 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060093744A KR100894124B1 (ko) 2006-09-26 2006-09-26 나노 임프린트 방식을 이용한 다층 패턴 형성 방법

Publications (2)

Publication Number Publication Date
KR20080028217A true KR20080028217A (ko) 2008-03-31
KR100894124B1 KR100894124B1 (ko) 2009-04-20

Family

ID=39414805

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060093744A KR100894124B1 (ko) 2006-09-26 2006-09-26 나노 임프린트 방식을 이용한 다층 패턴 형성 방법

Country Status (1)

Country Link
KR (1) KR100894124B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101417797B1 (ko) * 2013-01-07 2014-07-14 주식회사 세코닉스 복합 패턴을 구현하는 방법 및 그 복합 패턴이 구비된 시트

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101001619B1 (ko) 2008-10-07 2010-12-17 한국과학기술원 패턴 전사 방법 및 패턴 전사 시스템
KR100973681B1 (ko) 2008-10-08 2010-08-04 한국과학기술원 패턴 전사 시스템 및 패턴 전사 방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000194142A (ja) 1998-12-25 2000-07-14 Fujitsu Ltd パタ―ン形成方法及び半導体装置の製造方法
KR100532828B1 (ko) 2003-09-05 2005-12-01 이헌 나노 임프린팅 리소그라피에 사용되는 투명 스탬프 제조방법
KR20050090839A (ko) * 2004-03-10 2005-09-14 엘지전자 주식회사 임프린트 장치 및 임프린트 방법
KR101050588B1 (ko) * 2004-11-30 2011-07-19 삼성전자주식회사 유기절연막 패턴형성 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101417797B1 (ko) * 2013-01-07 2014-07-14 주식회사 세코닉스 복합 패턴을 구현하는 방법 및 그 복합 패턴이 구비된 시트

Also Published As

Publication number Publication date
KR100894124B1 (ko) 2009-04-20

Similar Documents

Publication Publication Date Title
CN101063816B (zh) 抗蚀剂成分、形成抗蚀剂图案的方法、基板及其制造方法
KR101457528B1 (ko) 임프린트 기판의 제조방법 및 임프린팅 방법
JP2005338806A (ja) クリシェの製造方法及びパターン形成方法
CN101581884B (zh) 凹版印刷板及其制造方法、电子基板和显示设备制造方法
KR101711646B1 (ko) 임프린트용 몰드의 제조방법 및 임프린트용 몰드를 이용한 패턴 형성방법
KR20070047610A (ko) 표시장치의 제조방법과 이에 사용되는 몰드
TWI436404B (zh) 滾模,製造該滾模的方法及使用該滾模製造薄膜圖案的方法
KR100675632B1 (ko) 패턴형성방법 및 이를 이용한 액정표시장치의 제조방법
CN101089731A (zh) 软模的制造装置以及使用该装置制造软模的方法
KR20080001498A (ko) 패턴 형성용 레지스트와 이를 이용한 소프트몰드 제조방법
KR20080001499A (ko) 소프트몰드 제조방법 및 그것을 이용한 패턴 형성 방법
KR100894124B1 (ko) 나노 임프린트 방식을 이용한 다층 패턴 형성 방법
JP2008015462A (ja) モールドの製造方法。
CN102211441A (zh) 辊模、制造辊模的方法及采用辊模形成薄膜图案的方法
KR20080062426A (ko) 몰드 구조물, 이를 이용한 패턴의 형성 방법과 액정 표시장치의 제조 방법
KR20100009919A (ko) 레지스트 패턴 인쇄장치용 클리체 형성방법
KR20090047146A (ko) 임프린트용 스탬프 및 이의 제조방법
JP4083725B2 (ja) 薄膜トランジスタの製造方法及びその製造装置
KR101250236B1 (ko) 칼라필터기판 및 이를 포함하는 액정표시소자의 제조방법
KR101048712B1 (ko) 소프트 몰드를 이용한 미세패턴 형성방법
KR101201319B1 (ko) 몰드를 이용한 패턴 형성방법
KR100631015B1 (ko) 인쇄롤의 제조방법 및 이를 이용한 패턴 형성방법
KR20170027380A (ko) 배선전극을 가지는 투명전극의 제조방법
KR101201325B1 (ko) 패턴 형성용 몰드 및 이를 이용한 패턴 형성방법
KR100915683B1 (ko) 미세패턴 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130305

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140225

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150225

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20170221

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20180220

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20190218

Year of fee payment: 11