KR20080027234A - 다공질 수지 기재, 그 제조 방법 및 다층 기판 - Google Patents

다공질 수지 기재, 그 제조 방법 및 다층 기판 Download PDF

Info

Publication number
KR20080027234A
KR20080027234A KR1020077027336A KR20077027336A KR20080027234A KR 20080027234 A KR20080027234 A KR 20080027234A KR 1020077027336 A KR1020077027336 A KR 1020077027336A KR 20077027336 A KR20077027336 A KR 20077027336A KR 20080027234 A KR20080027234 A KR 20080027234A
Authority
KR
South Korea
Prior art keywords
porous resin
height
porous
functional
base material
Prior art date
Application number
KR1020077027336A
Other languages
English (en)
Inventor
유이치 이도모토
야스히로 오쿠다
Original Assignee
스미토모덴키고교가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스미토모덴키고교가부시키가이샤 filed Critical 스미토모덴키고교가부시키가이샤
Publication of KR20080027234A publication Critical patent/KR20080027234A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0014Shaping of the substrate, e.g. by moulding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01BCABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B1/00Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors
    • H01B1/02Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors mainly consisting of metals or alloys
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/119Details of rigid insulating substrates therefor, e.g. three-dimensional details
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0284Details of three-dimensional rigid printed circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0104Properties and characteristics in general
    • H05K2201/0116Porous, e.g. foam
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0137Materials
    • H05K2201/015Fluoropolymer, e.g. polytetrafluoroethylene [PTFE]
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09009Substrate related
    • H05K2201/09045Locally raised area or protrusion of insulating substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09845Stepped hole, via, edge, bump or conductor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01Tools for processing; Objects used during processing
    • H05K2203/0104Tools for processing; Objects used during processing for patterning or coating
    • H05K2203/0108Male die used for patterning, punching or transferring
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/24Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24273Structurally defined web or sheet [e.g., overall dimension, etc.] including aperture
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/24Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24273Structurally defined web or sheet [e.g., overall dimension, etc.] including aperture
    • Y10T428/24322Composite web or sheet
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/24Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24479Structurally defined web or sheet [e.g., overall dimension, etc.] including variation in thickness
    • Y10T428/24496Foamed or cellular component
    • Y10T428/24504Component comprises a polymer [e.g., rubber, etc.]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Laminated Bodies (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)
  • Non-Insulated Conductors (AREA)
  • Manufacture Of Porous Articles, And Recovery And Treatment Of Waste Products (AREA)

Abstract

전극 또는 회로, 혹은 이들 양쪽을 포함하는 적어도 1개의 기능부가 마련된 다공질 수지막으로 이루어지는 다공질 수지 기재로서, 상기 다공질 수지막에는, 상기 기능부의 높이와는 다른 높이의 단차부가 형성되어 있는 다공질 수지 기재, 및 그 제조 방법.
다공질 수지막, 이방성 도전막, 커넥터, 인터포저.

Description

다공질 수지 기재, 그 제조 방법 및 다층 기판{POROUS RESIN SUBSTRATE, METHOD FOR MANUFACTURING SAME, AND MULTILAYER SUBSTRATE}
본 발명은, 다공질 수지막에 전극 및/또는 회로가 형성된 기능부가 마련된 다공질 수지 기재로서, 상기 다공질 수지막에, 상기 기능부의 높이와는 다른 높이의 단차부가 형성되어 있는 다공질 수지 기재와 그 제조 방법에 관한 것이다. 본 발명의 다공질 수지 기재는, 예를 들면, 전극 및/또는 회로가 형성된 기능부가 돌출한 구조를 갖고 있다.
본 발명의 다공질 수지 기재는, 예를 들면, 2개의 회로 장치 사이의 전기적 접속을 행하기 위해 이용되는 이방성(異方性) 도전막, 또는 반도체 집적회로 장치(예를 들면, 반도체 칩)나 프린트 회로 기판 등의 회로 장치의 전기적 검사를 행하기 위해 이용되는 이방성 도전막 등, 각종 커넥터 또는 인터포저(interposer)의 용도로 매우 적합하게 이용할 수 있다.
본 발명에 있어서, 「전극 및/또는 회로」란, 전극 또는 회로, 혹은 이들 양쪽을 의미하는 것으로 한다.
일본공개특허공보 2004-265844호(이하, 「문헌 1」이라고 한다)에는, 전기 절연성의 다공질 수지막을 기막(基膜)으로 하고, 상기 기막의 복수 개소에, 제1 표 면으로부터 제2 표면에 걸쳐 두께 방향으로 관통하는 복수의 관통공을 마련하고, 이어서, 각 관통공 내벽면의 수지부에 도전성 금속을 부착시켜 도통부(導通部)를 형성하는 방법이 개시되어 있다.
상기 문헌 1에 기재된 방법에 의하면, 다공질 수지막의 두께 방향으로 복수의 도통부가 형성된 이방성 도전막을 얻을 수 있다. 즉, 각 도통부는, 전기 절연성의 다공질 수지막의 매트릭스 중에 각각 독립하여 마련되어 있어, 막두께 방향으로 도통 가능하지만, 각 도통부 사이는 도통 또는 단락하는 일이 없다.
상기 도통부는, 관통공 내벽면의 다공질 구조를 구성하는 수지부에, 무전해(無電解) 도금 등에 의해 도전성 금속을 부착시킨 것으로, 그 형상으로부터 「통 형상 전극(筒狀電極)」이라고 부를 수 있다. 상기 통 형상 전극은, 관통 전극의 일종이다. 도전성 금속의 부착량을 조절함으로써, 통 형상 전극의 막두께 방향에 있어서의 도전성을 제어할 수 있다. 통상은, 다공질 수지 기재에 막두께 방향의 하중을 가하여, 통 형상 전극을 포함하는 다공질 수지 기재 전체를 압축시킴으로써 도통시키고 있다.
이 이방성 도전막은, 막두께 방향으로 탄력성이 있어, 저압축 하중으로 막두께 방향의 도통이 가능하다. 상기 이방성 도전막은, 각 도통부의 크기나 피치 등을 파인화(fine化) 할 수 있다. 상기 이방성 도전막은, 예를 들면, 반도체 집적회로 장치 등의 검사용 이방성 도전막으로서, 저압축 하중으로 막두께 방향의 전기적 도통을 얻을 수 있고, 게다가 반복하여 하중 부하를 가해도, 탄력성에 의해 막두께가 복귀하여, 검사에 반복하여 사용하는 것이 가능하다.
보다 구체적으로, 반도체 집적회로 장치(예를 들면, 반도체 칩)나 프린트 회로 기판 등의 회로 장치의 전기적 검사를 행하려면, 회로 장치의 각 전극과 전기적 검사 장치의 각 전극을 각각 대응시켜 정확하게 접속할 필요가 있다. 전기적 검사로서는, 회로 장치의 도체 패턴의 접속이 설계 대로인지 아닌지를 검사하는 도통 검사나, 도체의 도통 저항, 도체 사이의 절연 저항 또는 특성 임피던스를 측정하는 전기 검사 등이 있다.
그런데, 전기적 검사 장치의 각 전극이 리지드(rigid)한 기판 상에 배치되어 있기 때문에, 회로 장치의 각 전극과 전기적 검사 장치의 각 전극을 각각 대응시켜 정확하게 접속하는 것이 곤란하거나, 각각의 전극이 전극끼리의 접촉에 의한 손상을 입기 쉬워지거나 하는 문제가 있었다.
그래서, 회로 장치의 전극 영역과 전기적 검사 장치의 전극 영역과의 사이에, 두께 방향으로 탄력성이 있는 이방성 도전막을 개재(介在)시켜, 각 전극 사이를, 상기 이방성 도전막을 통하여 전기적으로 접속시키는 방법이 채용되고 있다. 상기 이방성 도전막은, 두께 방향으로만 도통 가능한 복수의 도통부를 마련한 것이다. 상기 도통부는, 도전부 또는 전극이라고도 불리고 있다.
상기 문헌 1에 개시되어 있는 다공질 수지 기재는, 회로 장치의 전기적 검사를 행하기 위한 이방성 도전막으로서 사용할 수 있다. 이 경우, 상기 다공질 수지 기재의 각 전극(도통부)이, 회로 장치의 각 전극과 전기적 검사 장치의 각 전극에 대하여 정확하게 전기적 접속이 이루어지도록, 상기 다공질 수지 기재의 위치 관계를 설정하여 고정한다.
상기 다공질 수지 기재는, 반도체 집적회로 장치(예를 들면, 반도체 칩)와 프린트 회로 기판 등의 회로 기판과의 사이에 배치하면, 응력 완화 기능과 도통 기능을 갖는 일종의 커넥터 또는 인터포저로서의 역할을 수행할 수 있다.
상기 다공질 수지 기재는, 막두께 방향의 탄력성과 응력 완화 기능을 발휘시키기 위해, 어느 정도의 두께를 갖는 것이 요구된다. 한편, 상기 다공질 수지 기재를, 회로 장치의 전극 영역과 전기적 검사 장치의 전극 영역과의 사이에 개재시키거나, 반도체 집적회로 장치의 전극 영역과 회로 기판의 전극 영역과의 사이에 개재시키거나 하여 사용하는 경우에는, 상기 다공질 수지 기재를 고정할 필요가 있다. 고정을 위해, 상기 다공질 수지 기재에는, 각 장치의 전극 영역의 면적을 초과하여, 어느 정도 넓혀진 형상을 갖는 것이 요구된다.
그런데, 다공질 수지 기재의 면적이 넓어지면, 복수의 전극(도통부)이 형성된 기능부(기능 영역)를 압축하여 도통을 도모하기 위해, 전극이 없는 주변 영역에도 하중을 걸 필요가 생긴다. 따라서, 도통을 가능하게 하기 위해, 상기 다공질 수지 기재에 필요 이상의 하중을 걸 필요가 있기 때문에, 효율이 나빠질 경우가 있었다. 또한, 다공질 수지막의 표면에 회로를 형성한 다공질 수지 기재는, 그 복수매(枚)를 적층하여 다층화 할 경우, 회로끼리가 접촉할 우려가 있었다.
(발명의 개시)
(발명이 해결하고자 하는 과제)
본 발명의 과제는, 다공질 수지막에 전극 및/또는 회로가 형성된 기능부가 마련된 다공질 수지 기재에 있어서, 상기 다공질 수지 기재의 탄력성이나 도통 등의 성능을 손상시킴이 없이, 저하중으로, 또는 상기 기능부가 없는 부분에는 하중을 가함이 없이 도통 가능한 구조의 다공질 수지 기재와 그 제조 방법을 제공하는 것에 있다.
본 발명의 다른 과제는, 다공질 수지막의 표면에 회로를 형성한 다공질 수지 기재로서, 상기 다공질 수지 기재의 복수매를 적층하여 다층 기판을 제조할 경우, 회로끼리의 접촉을 방지할 수 있는 다공질 수지 기재를 제공하는 것에 있다.
본 발명자들은, 상기 과제를 해결하기 위해 예의 연구한 결과, 전극 및/또는 회로가 형성된 기능부를 갖는 다공질 수지 기재에, 상기 기능부의 높이와는 다른 높이의 단차부를 형성하는 방법을 생각하게 되었다. 상기 단차부는, 예를 들면, 전극이 형성된 기능부를 둘러싸는 주변부에, 상기 기능부의 높이보다도 낮은 높이를 갖는 단차부로서 형성할 수 있다. 회로는, 기능부에 마련할 뿐만 아니라, 상기 기능부의 높이보다도 낮은 높이를 갖는 단차부에도 형성할 수 있다. 기능부의 높이를 그 주변부의 높이보다도 낮게 할 수도 있다.
다공질 수지막에 단차부를 형성하려면, 예를 들어, 열 프레스하는 방법을 채용할 수 있다. 다공질 수지막은, 열 프레스함으로써, 용이하게 단차를 형성할 수 있다. 다공질 수지막은, 열 프레스한 개소의 다공질 구조가 조밀하게 되기는 하나, 열 프레스에 의한 단차부의 형성에 의해, 전극 및/또는 회로가 형성된 기능부의 두께를 변화시키거나, 형상을 변형시키거나 하는 일이 없다. 열 프레스용 금형의 형상을 포함하는 열 프레스 조건을 제어함으로써, 소망하는 형상과 단차를 갖는 단차부를 마련할 수 있다. 상기 기능부는, 다공질 수지막에 단차부를 마련하고나서 형성하는 것이 바람직하다.
상기 단차부를 마련한 다공질 수지 기재는, 예를 들면, 전극 및/또는 회로가 형성된 기능부를 돌출한 구조로 할 수 있기 때문에, 상기 기능부를 압축하는 것만으로, 저하중으로 효율적으로 도통을 얻을 수 있다. 돌출한 구조의 기능부로부터 단차부에 연장하는 회로를 형성하면, 연장한 회로는, 다공질 수지 기재의 복수매를 적층하여 다층 기판을 제작하는 경우, 회로끼리의 부주의한 접촉을 방지할 수 있다. 본 발명은, 이러한 인식에 기초하여 완성하기에 이른 것이다.
(과제를 해결하기 위한 수단)
본 발명에 의하면, 전극 또는 회로, 혹은 이들 양쪽을 포함하는 적어도 1개의 기능부가 마련된 다공질 수지막으로 이루어지는 다공질 수지 기재로서, 상기 다공질 수지막에는, 상기 기능부의 높이와는 다른 높이의 단차부가 형성되어 있는 다공질 수지 기재가 제공된다.
또한, 본 발명에 의하면, 상기 다공질 수지 기재의 복수매가 적층되어 있는 다층 기판이 제공된다.
또한, 본 발명에 의하면, 열 프레스법에 의해, 다공질 수지막의 기능부를 형성하는 영역의 주변부에, 상기 기능부를 형성하는 영역의 높이보다도 낮은 높이의 단차부를 형성하거나, 또는 다공질 수지막의 기능부를 형성하는 영역에, 그 주변부의 높이보다도 낮은 높이의 영역을 형성하는 공정 1, 및 상기 기능부를 형성하는 영역에 전극 또는 회로, 혹은 이들 양쪽을 형성하는 공정 2를 포함하는, 기능부의 높이와는 다른 높이의 단차부가 형성되어 있는 다공질 수지 기재의 제조 방법이 제공된다.
그리고 또한, 본 발명에 의하면, 전극 또는 회로, 혹은 이들 양쪽을 포함하는 적어도 1개의 기능부가 마련된 다공질 수지막으로 이루어지는 다공질 수지 기재를 열 프레스법에 의해 가열 압축하여, 상기 기능부의 주변부에 상기 기능부의 높이보다도 낮은 높이의 단차부를 형성하는, 기능부의 높이와는 다른 높이의 단차부가 형성되어 있는 다공질 수지 기재의 제조 방법이 제공된다.
도1 은 본 발명의 다공질 수지 기재의 일 예의 제조 공정을 나타내는 흐름도이다.
도2 는 본 발명의 다공질 수지 기재에 있어서의 기능부의 높이와 단차부의 높이와의 관계의 일 예를 나타내는 설명도이다.
도3 은 본 발명의 다공질 수지 기재로서, 단차부에 회로를 연장시킨 구조의 일 예를 나타낸다.
도4 는 열 프레스에 의한 단차부의 형성법을 나타내는 설명도이다.
(발명을 실시하기 위한 최량의 형태)
1. 다공질 수지막(기막(基膜))
반도체 집적회로 장치 등의 번인(burn-in) 시험용 이방성 도전막은, 기막의 내열성이 우수한 것이 바람직하다. 이방성 도전막은, 횡방향(막두께 방향과는 수 직 방향)으로 전기 절연성일 필요가 있다. 따라서, 다공질 수지 기재의 기막을 형성하는 합성 수지는, 전기 절연성일 필요가 있다.
기막으로서 사용하는 다공질 수지막을 형성하는 합성 수지 재료로서는, 예를 들면, 폴리테트라플루오로에틸렌(PTFE), 테트라플루오로에틸렌/헥사플루오로프로필렌 공중합체(FEP), 테트라플루오로에틸렌/퍼플루오로알킬비닐에테르 공중합체(PFA), 폴리불화비닐리덴(PVDF), 폴리불화비닐리덴 공중합체, 에틸렌/테트라플루오로에틸렌 공중합체(ETFE 수지) 등의 불소 수지 ; 폴리이미드(PI), 폴리아미드이미드(PAI), 폴리아미드(PA), 변성 폴리페닐렌에테르(mPPE), 폴리페닐렌술피드(PPS), 폴리에테르에테르케톤(PEEK), 폴리술폰(PSU), 폴리에테르술폰(PES), 액정 폴리머(LCP) 등의 엔지니어링 플라스틱 ; 등을 들 수 있다.
이들 합성 수지 재료 중에서도, 내열성, 가공성, 기계적 특성, 유전(誘電) 특성 등의 관점에서, 불소 수지가 바람직하며, 폴리테트라플루오로에틸렌(PTFE)이 특히 바람직하다.
합성 수지로 이루어지는 다공질 수지막을 제작하는 방법으로서는, 조공법(造孔法), 상분리법(相分離法), 용매 추출법, 연신법(延伸法), 레이저 조사법 등을 들 수 있다. 이들 중에서도, 평균 공경(孔徑)이나 기공율(氣孔率)의 제어가 용이하다는 점에서, 연신법이 바람직하다. 합성 수지를 이용하여 다공질 수지막을 형성함으로써, 막두께 방향으로 탄력성을 갖게 할 수 있음과 아울러, 유전율을 더욱 낮출 수 있다.
이방성 도전막의 기막으로서 사용하는 다공질 수지막은, 기공율(ASTM D-792) 이 20∼80% 정도인 것이 바람직하다. 다공질 수지막은, 평균 공경이 10㎛ 이하 또는 버블 포인트(bubble point)(이소프로필알코올을 사용하여, ASTM-F-316-76에 따라 측정)가 2kPa 이상인 것이 바람직하고, 도통부의 파인 피치(fine pitch)화의 관점에서는, 평균 공경이 5㎛ 이하, 더 나아가서는 1㎛ 이하인 것이 바람직하다. 평균 공경의 하한치는, 0.05㎛ 정도이다. 다공질 수지막의 버블 포인트는, 바람직하게는 5kPa 이상, 보다 바람직하게는 10kPa 이상이다. 버블 포인트의 상한치는, 300kPa 정도이지만, 이에 한정되지 않는다.
다공질 수지막의 막두께는, 사용 목적이나 사용 개소에 따라 적절히 선택할 수 있지만, 통상, 20∼3000㎛, 바람직하게는 25∼2000㎛, 보다 바람직하게는 30∼1000㎛이다. 따라서, 다공질 수지막의 두께는, 필름(250㎛ 미만) 및 시트(250㎛ 이상)의 양 영역을 포함하고 있다. 다공질 수지막의 막두께가 너무 얇으면, 소망하는 높이의 단차부를 형성하는 것이 곤란해진다.
다공질 수지막 중에서도, 연신법에 의해 얻어진 다공질 폴리테트라플루오로에틸렌 막(이하 「연신 다공질 PTFE 막」으로 약기(略記)한다)은, 내열성, 가공성, 기계적 특성, 유전 특성 등이 우수하고, 게다가 균일한 공경 분포를 갖는 다공질 수지막이 쉽게 얻어지기 때문에, 이방성 도전막의 기막으로서 가장 우수한 재료이다. 상기 연신 다공질 PTFE 막은, 다수의 피브릴(fibril)과, 상기 피브릴에 의해 서로 연결된 다수의 노드(node)로 이루어지는 미세 조직(다공질 구조)을 가지고 있으며, 상기 피브릴에 도금 입자 등의 도전성 금속을 부착시킬 수 있다.
본 발명에서 사용하는 연신 다공질 PTFE 막은, 예를 들면, 일본특허공보 소 42-13560호에 기재된 방법에 의해 제조할 수 있다. 우선, PTFE의 미(未)소결 분말에 액체 윤활제를 혼합하고, 램 압출에 의해, 튜브 형상 또는 판 형상으로 압출한다. 두께가 얇은 시트를 소망하는 경우에는, 압연 롤에 의해 판상체의 압연을 행한다. 압출 압연 공정 후, 필요에 따라, 압출품 또는 압연품으로부터 액체 윤활제를 제거한다. 이렇게 하여 얻어진 압출품 또는 압연품을 적어도 일축 방향으로 연신하면, 미소결의 연신 다공질 PTFE가 막 형상으로 얻어진다. 미소결의 연신 다공질 PTFE 막은, 수축이 일어나지 않도록 고정하면서, PTFE의 융점인 327℃ 이상의 온도로 가열하여, 연신한 구조를 소결·고정하면, 강도가 높은 연신 다공질 PTFE 막이 얻어진다. 연신 다공질 PTFE 막이 튜브 형상인 경우에는, 튜브를 절개함으로써, 평탄한 막으로 할 수 있다.
연신 다공질 PTFE 막은, 각각 PTFE에 의해 형성된 매우 가는 피브릴과, 상기 피브릴에 의해 서로 연결된 노드로 이루어지는 미세 조직을 갖고 있다. 연신 다공질 PTFE 막은, 이 미세 조직이 다공질 구조를 형성하고 있다.
2. 전극 및/또는 회로를 형성한 다공질 수지 기재
전극을 형성한 다공질 수지 기재를 이방성 도전막으로서 사용하는 경우는, 합성 수지로부터 형성된 전기 절연성의 다공질 수지막으로 이루어지는 기막의 복수 개소에, 제1 표면으로부터 제2 표면에 걸쳐 두께 방향으로 관통하는 관통공을 형성하고, 이어서, 각 관통공 내벽면에 있어서의 다공질 구조의 수지부(예를 들면, 연신 다공질 PTFE 막의 피브릴)에 도전성 금속을 부착시켜, 막두께 방향으로 도전성을 부여하는 것이 가능한 복수의 도통부(통 형상 전극)를 각각 독립하여 형성하는 것이 바람직하다. 도전성 금속의 부착은, 일반적으로, 무전해 도금 또는, 무전해 도금과 전기 도금과의 조합에 의해, 각 관통공 내벽면의 다공질 구조의 수지부에 도금 입자를 부착시키는 방법에 의해 행할 수 있다.
다공질 수지막의 두께 방향으로 복수의 관통공을 마련하는 방법 및, 상기 관통공의 내벽면에 도전성 금속의 부착에 의한 도통부(통 형상 전극)의 형성 방법은, 특별히 한정되지 않지만, 예를 들면, 이하에 기술하는 방법을 예시할 수 있다.
예를 들면, 하기의 공정 1 내지 5 :
(a) 다공질 수지막의 양면에, 마스크층으로서 수지층을 적층하여, 3층 구성의 적층체를 형성하는 공정 1 ;
(b) 상기 적층체에, 그 두께 방향으로 관통하는 복수의 관통공을 형성하는 공정 2 ;
(c) 상기 관통공의 내벽면을 포함하는 적층체의 표면에, 금속 이온의 환원 반응을 촉진하는 촉매를 부착시키는 공정 3 ;
(d) 상기 다공질 수지막으로부터 마스크층을 박리하는 공정 4 ; 및
(e) 상기 촉매를 이용하여, 상기 관통공의 내벽면의 수지부에 도전성 금속을 부착시키는 공정 5 ;
를 포함하는 다공질 수지 기재의 제조 방법을 들 수 있다.
마스크층의 재료로서는, 수지 재료가 바람직하게 이용된다. 다공질 수지막으로서 다공질 불소 수지막을 이용하는 경우에는, 마스크층으로서, 동종의 다공질 불소 수지막을 이용하는 것이 바람직하지만, 불소 수지 무공질막(nonporous film) 이나, 불소 수지 이외의 수지 재료로 이루어지는 무공질 수지막 또는 다공질 수지막을 사용할 수도 있다. 마스크층의 재료로서, 점착 테이프 또는 시트를 이용할 수도 있다. 각 층 사이의 융착성과 박리성과의 밸런스의 관점에서, 마스크층의 재료로서는, 다공질 수지막과 동질의 다공질 수지막을 이용하는 것이 바람직하다.
다공질 수지막의 양면에 마스크층을 배치하고, 예를 들면, 융착에 의해 3층을 일체화시킨다. 다공질 수지막으로서 연신 다공질 PTFE 막을 이용하는 경우는, 마스크층으로서도 동질의 연신 다공질 PTFE 막을 이용하는 것이 바람직하다. 이들 3층은, 가열 압착함으로써, 각 층 사이가 융착한 적층체로 할 수가 있다. 이 적층체는, 후공정에서 용이하게 박리할 수 있다.
이 적층체에, 그 두께 방향으로 복수의 관통공을 형성한다. 관통공을 형성하는 방법으로서는, ⅰ) 기계적으로 천공하는 방법, ⅱ) 광 어블레이션(ablation)법에 의해 에칭하는 방법, ⅲ) 선단부에 적어도 1개의 진동자를 구비한 초음파 헤드를 이용하여, 상기 진동자의 선단을 가압해 초음파 에너지를 가하여 천공하는 방법 등을 들 수 있다.
기계적으로 천공하려면, 예를 들면, 프레스 가공, 펀칭법, 드릴법 등의 기계 가공법을 채용할 수 있다. 기계 가공법에 의하면, 예를 들면, 100㎛ 이상, 대부분의 경우 200㎛ 이상, 더 나아가서는 300㎛ 이상의 비교적 큰 직경을 갖는 관통공을 염가로 형성할 수 있다. 기계 가공에 의해, 이것보다 작은 직경의 관통공을 형성할 수도 있다.
광 어블레이션법에 의해 관통공을 형성하는 경우는, 소정의 패턴 형상으로 각각 독립한 복수의 광투과부(개구부)를 갖는 광차폐(光遮蔽) 시트(마스크)를 통하여, 적층체의 표면에 빛을 조사함으로써, 패턴 형상으로 복수의 관통공을 형성하는 방법을 채용하는 것이 바람직하다. 광차폐 시트의 복수의 개구부로부터 빛이 투과하여, 적층체의 조사된 개소는, 에칭되어 관통공이 형성된다. 이 방법에 의하면, 예를 들면, 10∼200㎛, 대부분의 경우 15∼150㎛, 더 나아가서는 20∼100㎛의 비교적 작은 직경을 갖는 관통공을 형성할 수 있다. 광 어블레이션법의 조사광으로서는, 싱크로트론(synchrotron) 방사광, 레이저 광 등을 들 수 있다.
초음파법에서는, 선단부에 적어도 1개의 진동자를 갖는 초음파 헤드를 이용하여, 적층체에 초음파 에너지를 가함으로써, 패턴 형상으로 복수의 관통공을 형성한다. 진동자의 선단이 접촉한 근방에만 초음파 에너지가 가해져, 초음파에 의한 진동 에너지에 의해 국소적으로 온도가 상승하고, 이로 인해 용이하게 수지가 절단되고 제거되어, 관통공이 형성된다.
관통공을 형성할 때에, 다공질 수지막의 다공질 구조 내에, 폴리메틸메타크릴레이트 등의 가용성(soluble) 폴리머 또는 파라핀을 용액 또는 용융 상태로 함침시켜, 고화시키고나서 천공하는 방법을 채용할 수도 있다. 이 방법에 의하면, 관통공 내벽의 다공질 구조를 유지하기 쉽기 때문에 바람직하다. 천공 후, 가용성 폴리머 또는 파라핀은, 용해 또는 용융시켜서 제거할 수 있다. 이 방법은, 연신 다공질 PTFE 막을 이용하는 경우에 특히 유효하다.
관통공의 형상은, 원형, 타원형, 별형, 팔각형, 육각형, 사각형, 삼각형 등 임의적이다. 관통공의 직경은, 소경(小徑)의 관통공이 적합한 용도 분야에서는, 통상 5∼100㎛, 더 나아가서는 5∼30㎛로까지 작게 할 수 있다. 한편, 비교적 대경(大徑)의 관통공이 적합한 분야에서는, 관통공의 직경을 통상 50∼3000㎛, 대부분의 경우 75∼2000㎛, 더 나아가서는 100∼1500㎛로까지 크게 할 수 있다. 관통공은, 예를 들면, 반도체 집적회로 장치나 프린트 회로 기판 등의 회로 장치의 전극의 분포(전극의 수 및 배치 피치)에 맞춰서, 소정의 패턴 형상으로 복수 개 형성하는 것이 바람직하다.
관통공의 내벽면을 포함하는 적층체의 표면에, 금속 이온의 환원 반응을 촉진하는 촉매(이하, 「도금 촉매」라고 할 경우가 있다)를 부착시키려면, 적층체를, 예를 들면 팔라듐-주석 콜로이드 촉매 부여액에 충분히 교반하면서 침지하면 좋다. 관통공의 내벽면에 부착하여 잔류하는 촉매를 이용하여, 상기 내벽면에 선택적으로 도전성 금속을 부착시킨다. 도전성 금속을 부착시키는 방법으로서는, 무전해 도금법, 스퍼터링(sputtering)법, 도전성 금속 페이스트 도포법 등을 들 수 있지만, 이들 중에서도, 무전해 도금법이 매우 적합하다.
무전해 도금을 행하기 전에, 관통공의 내벽면에 잔류한 촉매(예를 들면, 팔라듐-주석)를 활성화한다. 구체적으로는, 도금 촉매 활성화용으로서 시판되고 있는 유기산염 등에 침지함으로써, 주석을 용해하여, 촉매를 활성화한다. 관통공의 내벽면에 촉매를 부여한 다공질 수지막을 무전해 도금액에 침지함으로써, 촉매가 부착한 관통공의 내벽면에만 도전성 금속(도금 입자)을 석출(析出)시킬 수 있다. 이 방법에 의해, 통 형상 전극이 형성된다. 도전성 금속으로서는, 동, 니켈, 은, 금, 니켈 합금 등을 들 수 있지만, 고도전성(高導電性)이 필요한 경우에는, 동을 사용하는 것이 바람직하다.
연신 다공질 PTFE 막을 사용하는 경우, 도금 입자는, 처음에 연신 다공질 PTFE 막의 관통공의 내벽면에 노출한 수지부(주로 피브릴)에 얽히듯이 석출하기 때문에, 도금 시간을 컨트롤함으로써, 도전성 금속의 부착 상태를 컨트롤할 수 있다. 적당한 정도의 도금량으로 함으로써, 다공질 구조를 유지한 상태로 관통공의 내벽면에 도전성 금속층이 형성되어, 막두께 방향의 탄력성을 손상시킴이 없이, 통 형상 전극에 의한 막두께 방향으로의 도전성(이방 도전성)을 부여하는 것이 가능해진다.
미세 다공질 구조의 수지부의 굵기(예를 들면, 연신 다공질 PTFE 막의 피브릴의 굵기)는, 바람직하게는 10㎛ 이하, 보다 바람직하게는 5㎛ 이하, 더욱 바람직하게는 1㎛ 이하이다. 도전성 금속의 입자경은, 0.001∼5㎛ 정도인 것이 바람직하다. 도전성 금속의 부착량은, 다공질 구조와 탄력성을 유지하기 위해, 0.01∼4.0g/ml 정도로 하는 것이 바람직하다.
상기에서 제작된 도통부(통 형상 전극)는, 산화 방지 및 전기적 접촉성을 높이기 위해, 산화 방지제를 사용하거나, 귀금속 또는 귀금속의 합금으로 피복해 두는 것이 바람직하다. 귀금속으로서는, 전기 저항이 작다는 점에서, 팔라듐, 로듐, 금이 바람직하다. 피복층의 두께는, 바람직하게는 0.005∼0.5㎛, 보다 바람직하게는 0.01∼0.1㎛이다. 예를 들면, 도통부를 금으로 피복하는 경우, 8㎚ 정도의 니켈로 도전성 금속층을 피복한 후, 치환 금 도금을 행하는 방법이 효과적이다.
다공질 수지막으로서 연신 다공질 PTFE 막을 사용하면, 관통공의 내벽면에 서, 피브릴에 도전성 금속 입자가 부착한 구조의 통 형상 전극이 형성된다. 이 다공질 불소 수지 기재에 두께 방향의 응력이 가해지면, 피브릴 사이의 거리가 줄어듦으로써, 응력이 완화되어, 통 형상 전극의 구조도 파괴됨이 없이 유지된다. 따라서, 연신 다공질 PTFE 기재에 반복하여 압축력이 가해져도, 통 형상 전극의 열화가 일어나기 어렵다.
통 형상 전극은, 통상, 다공질 불소 수지막의 두께 방향으로 마련된 관통공의 내벽면에만 도전성 금속이 부착한 구조를 갖는 것이지만, 무전해 도금량을 조절하거나, 무전해 도금에 추가하여 전기 도금을 행함으로써, 상기 통 형상 전극의 2개의 개구단부(開口端部)의 한 쪽 또는 양쪽을 폐색시켜, 도전성 금속으로 이루어지는 덮개체를 형성시켜도 좋다. 도금량을 늘리면, 개구단부의 가장자리로부터 도금 입자가 성장하여, 개구단부를 폐색시킨다. 관통공의 내벽면에 부착시키는 도전성 금속의 양을 늘림이 없이, 개구단부를 폐색시키는 다른 방법으로서, 도전성 금속 입자를 함유하는 고점도의 페이스트를 개구단부에 도포하는 방법이 있다. 이와 같은 방법에 의해, 통 형상 전극의 개구단부를 도전성 재료에 의해 폐색하여 덮개체를 형성하면, 다공질 불소 수지 기재의 통 형상 전극과, 회로 전극 및/또는 반도체 칩의 전극과의 접촉 면적을 늘릴 수 있다.
본 발명에서 사용하는 다공질 수지 기재에는, 상기와 같은 통 형상 전극 이외에, 각종 구조의 전극이나 회로를 형성할 수 있다. 예를 들면, 다공질 수지막의 표면에 동박(銅箔)을 붙인 기판을 제작하고, 동박층에, 포토리소그래피 기술을 이용하여, 전극 및/또는 회로를 형성하는 방법을 들 수 있다. 또한, 다공질 수지막 에 전극 또는 회로의 형상과 같은 패턴으로 도금 촉매를 부여하고, 상기 도금 촉매를 이용하여, 무전해 도금 또는, 무전해 도금과 전해 도금과의 조합에 의해 전극 또는 회로를 형성하는 방법이 있다. 또한, 다공질 수지 기재의 편면(片面) 또는 양면에 도전성 금속의 도금층을 형성하고, 포토리소그래피 기술을 이용하여, 전극 및/또는 회로를 형성하는 방법이 있다.
다공질 수지 기재는, 전극 및/또는 회로를 갖는 기능부가 마련된 것이지만, 기능부의 주변부에도 회로가 형성되어 있어도 좋다. 예를 들면, 도3 에 나타내는 바와 같이, 단차부에도 회로를 마련할 수 있다.
3. 다공질 수지 기재 :
본 발명의 다공질 수지 기재의 제조 방법의 일 예에 대하여, 도1 을 참조하여 설명한다. 도1 은, 복수의 전극(통 형상 전극 ; 도통부)을 포함하는 기능부가 마련된 다공질 수지막으로 이루어지는 다공질 수지 기재로서, 상기 다공질 수지막의 상기 기능부를 둘러싸는 주변부에는, 상기 기능부의 높이보다도 낮은 높이의 단차부가 형성되어 있는 다공질 수지 기재의 일 예의 제조 공정을 나타내는 설명도이다.
우선, 상기와 같은 방법에 의해, 다공질 수지막(101)의 소요(所要) 개소에 복수의 관통공을 마련하고, 이어서, 각 관통공 내벽면의 수지부에 도전성 금속을 부착시켜, 도통부(통 형상 전극)(102)를 형성한 다공질 수지 기재(1)를 준비한다. 이 다공질 수지 기재(1)는, 복수의 통 형상 전극(102)이 모여서 기능부를 구성하고 있다. 통 형상 전극의 수 및 배치 피치는, 다공질 수지 기재와 전기적 접속을 행 하는 회로 장치의 전극이나 전기적 검사 장치의 전극의 수와 배치 피치에 대응하여 적절히 설정할 수 있다.
도1 에는, 복수의 통 형상 전극을 포함하는 2개의 기능부가 나타나 있지만, 기능부의 수는 한정되지 않는다. 다수의 기능부를 갖는 다공질 수지 기재를 제작하여, 각각의 기능부를 갖는 개별적인 다공질 수지 기재로 재단하여 사용해도 좋다. 단차부를 형성하고 나서, 각 기능부를 갖는 개개의 다공질 수지 기재로 재단해도 좋다. 기능부의 주변부에는, 도통부(전극)가 존재하지 않는 다공질 수지막만의 부분(103)이 마련되어 있다. 도1 에 나타내는 다공질 수지 기재(1)를 열 프레스하여, 기능부의 주변부에 단차부(105)를 형성한다. 복수의 도통부(102)를 갖는 기능부(104)는, 돌출한 구조를 가지고 있다.
도2 에, 1개의 기능부를 갖는 다공질 수지 기재의 일 예의 단면도를 나타낸다. 다공질 수지막에 마련한 기능부(104)의 높이를 a로 하고, 단차부(105)의 높이를 b로 하면, a > b 이며, 그 차(差) c(a-b=c)는 단차를 나타낸다. 단차부의 높이 b는, 다공질 수지막의 두께 a의 통상 30∼95%, 바람직하게는 40∼90%, 보다 바람직하게는 50∼80%이다. 단차부의 높이 b가 너무 높으면, 단차 c가 너무 짧아지기 때문에, 저하중에 의한 도통이 곤란해진다. 단차부의 높이 b가 너무 낮으면, 다공질 수지 기재 전체의 탄력성이 손상되거나, 열 프레스 시에 변형이 생기거나 할 우려가 있다.
단차부를 형성하는 방법은, 특별히 한정되지 않지만, 열 프레스법이 바람직하다. 열 프레스법은, 예를 들면, 도4 에 나타내는 바와 같이, 2개의 금형(401 및 402)을 사용하고, 하(下)금형(401) 내에 다공질 수지 기재(403)를 올려놓는다. 상(上)금형(402)을 열 프레스하여 하금형(401)에 끼워맞춘다. 상금형(402)의 형상을 조절함으로써, 단차부의 형상과 단차의 높이를 제어할 수 있다. 열 프레스에 의해, 다공질 수지막의 가열 압축된 부분에 단차가 생긴다. 열 프레스 후, 탈형하면, 단차를 갖는 다공질 수지 기재(404)가 얻어진다.
열 프레스 시의 가열 온도는, 다공질 수지 기재를 구성하는 수지 재료의 열분해 온도 미만의 온도이고, 수지 재료의 종류에 따라 적절히 설정할 수 있다. 기막이 연신 다공질 PTFE 막 등의 연신 다공질 불소 수지막인 경우에는, 통상, 200∼320℃, 바람직하게는 250∼310℃이다. 압력은, 상하 금형이 맞물리는 압력으로 한다. 가압 시간은, 단차부의 형상이 고정되는 조건으로, 수지 재료의 종류에 따라 적절히 설정할 수 있다. 기막이 연신 다공질 PTFE 막 등의 연신 다공질 불소 수지막인 경우에는, 통상, 100∼1000초, 바람직하게는 200∼800초로 충분하지만, 이에 한정되지 않는다.
열 프레스 시의 열에 의해 전극(도통부, 통 형상 전극)의 산화 열화가 생길 우려가 있는 경우에는, 다공질 수지막에 단차부를 형성하고 나서, 상기 방법에 의해 도통부를 형성하는 것이 바람직하다. 이 경우, 상기 방법에 의해 다공질 수지 기재를 제조하려면, 다공질 수지막의 양면에, 마스크층으로서 수지층을 적층하여, 3층 구성의 적층체를 형성하는 공정 1의 후에, 상기 적층체를 열 프레스하여, 다공질 수지막에 단차부를 형성하는 공정을 배치하고, 이어서, 상기 공정 2 내지 5를 행한다.
즉, 열 프레스법에 의해, 다공질 수지막의 기능부를 형성하는 영역의 주변부에 상기 기능부를 형성하는 영역의 높이보다도 낮은 높이의 단차부를 형성하거나, 또는 다공질 수지막의 기능부를 형성하는 영역에 그 주변부의 높이보다도 낮은 높이의 영역을 형성하는 공정 1, 및 상기 기능부를 형성하는 영역에 전극 또는 회로, 혹은 이들 양쪽을 형성하는 공정 2를 포함하는 제조 방법에 의해, 기능부의 높이와는 다른 높이의 단차부가 형성되어 있는 다공질 수지 기재를 제조한다.
주변부의 높이보다도 낮은 기능부의 높이는, 다공질 수지막의 두께의 통상 30∼90%, 바람직하게는 40∼90%, 보다 바람직하게는 50∼80%이다. 기능부의 높이가 너무 높으면, 단차가 너무 짧아지기 때문에, 저하중에 의한 도통이 곤란해진다. 기능부의 높이가 너무 낮으면, 다공질 수지 기재 전체의 탄력성이 손상되거나, 열 프레스 시에 변형이 생기거나 할 우려가 있다.
단차부를 형성하려면, 프레스법 이외의 다른 방법을 채용해도 좋다. 다른 방법으로서는, 예를 들면, 절삭 가공 등의 기계 가공을 들 수 있다. 또한, 광 어블레이션법에 의해, 단차부를 형성할 수도 있다.
도3 에 나타내는 바와 같이, 다공질 수지 기재(3)에는, 전극(106)으로부터 단차부로 연장하는 회로(107)를 마련할 수 있다. 이와 같은 회로는, 전술한 방법 등을 채용하여 형성할 수 있다. 도3 에는, 기능부(104)가 2개 있는 경우를 나타내고 있지만, 1개의 기능부를 갖도록 재단할 수 있다. 회로(107)가 단차부에 존재하면, 다공질 수지 기재를 복수매 적층한 경우에, 각 다공질 수지 기재의 전극 및/또는 회로가 불필요하게 접촉하는 것을 억제할 수 있다.
본 발명의 다공질 수지 기재는, 복수매를 적층하여 다층 기판으로 할 수 있다. 각 층 사이는, 열융착시키거나, 접착제를 이용하여 접착시킴으로써, 일체화할 수 있다.
이상, 다공질 수지막의 기능부를 둘러싸는 주변부에, 상기 기능부의 높이보다 낮은 높이의 단차부를 형성한 다공질 수지 기재의 예에 대하여 설명했지만, 단차부는, 반드시 기능부를 둘러쌀 필요는 없고, 기능부의 주변부라면, 임의의 개소에 마련할 수 있다. 기능부의 높이를 단차부의 높이보다도 낮게 하는 것도 가능하다. 단차부를 마련함으로써, 통 형상 전극의 막두께 방향으로의 도통을 위한 하중을 낮게 할 수 있다. 단차부는, 기능부를 둘러싸는 주변부의 전역(全域)에 마련하는 것이 바람직하다. 단차부는, 다공질 수지막의 한쪽 면에만 형성하는 것이 바람직하지만, 소망하는 바에 따라, 다공질 수지막의 양면에 마련할 수도 있다.
(발명의 효과)
본 발명에 의하면, 다공질 수지막에 전극 및/또는 회로가 형성된 기능부가 마련된 다공질 수지 기재에 있어서, 예를 들면, 상기 기능부를 돌출한 구조로 할 수 있기 때문에, 상기 기능부가 없는 부분에 하중을 가할 필요가 없다. 그렇기 때문에, 본 발명의 다공질 수지 기재는, 저압축 하중으로 효율좋게 도통시킬 수 있다. 본 발명의 다공질 수지 기재는, 상기 다공질 수지 기재의 복수매를 적층하여 다층 기판을 제조하는 경우, 회로끼리의 접촉을 억제할 수 있다. 기능부의 높이를 주변부의 높이보다도 낮게 하여, 상기 기능부가 오목한 구조의 다공질 수지 기재로 함으로써, 주로 주변부에 대한 하중만으로, 통 형상 전극을 두께 방향으로 도통시 킬 수 있다.
(실시예)
이하에 실시예를 들어, 본 발명에 대하여 보다 구체적으로 설명하지만, 본 발명은, 이 실시예에만 한정되는 것은 아니다.
(실시예 1)
기공율(ASTM-D-792) 60%, 평균 공경 0.1㎛, 버블 포인트(이소프로필알코올을 사용하여, ASTM-F-316-76에 따라 측정)가 150kPa, 두께 600㎛의 연신 다공질 PTFE 막으로 이루어지는 기막의 양면에, 기공율 60%, 평균 공경 0.1㎛, 두께 30㎛의 연신 다공질 PTFE 시트를 서로 겹쳐서, 두께 3mm의 스테인레스판 2장의 사이에 끼우고, 하중을 부하함과 함께, 350℃에서 30분간 가열 처리했다. 가열 후, 스테인레스판의 위로부터 물로 급냉하여, 3층으로 융착된 연신 다공질 PTFE 막의 적층체를 얻었다.
상기와 같이 하여 얻어진 연신 다공질 PTFE 적층체를 40mm 정사각형 조각으로 절취했다. 이 시료를, 도4 에 나타내는 금형을 이용하여, 열 프레스(가열 온도 300℃, 프레스 시간 600초)함으로써, 두께 600㎛의 기막의 주변부에, 단차의 높이가 300㎛이고, 단차의 폭이 10mm인 단차부를 형성했다(기막 상에 적층되어 있는 연신 다공질 PTFE 시트도, 주변부가 움푹 들어가 있다).
상기 적층체의 열 프레스 되어 있지 않은 영역에, 회전 속도 100,000/분, 이송 속도 0.01mm/rev.의 조건으로 드릴을 작동시켜, 피치 1mm로, 복수 개소에 직경 250㎛ø의 관통공을 천공했다. 관통공을 형성한 적층체를 에탄올에 1분간 침지하 여 친수화 한 후, 100ml/L에 희석한 멜텍스(Meltex)(주) 제조의 멜플레이트(Melplate) PC-321에, 60℃의 온도로 4분간 침지하여 탈지 처리를 행했다. 또한, 적층체를 10% 황산에 1분간 침지한 후, 프리딥(pre-dip)으로서, 0.8% 염산에 멜텍스(주) 제조의 엔플레이트(Enplate) PC-236을 180g/L의 비율로 용해한 액에 2분간 침지했다.
또한, 적층체를, 멜텍스(주) 제조의 엔플레이트 액티베이터(activator) 444를 3%, 엔플레이트 액티베이터 어디티브(additive)를 1%, 염산을 3% 용해한 수용액에 멜텍스(주) 제조의 엔플레이트 PC-236을 150g/L의 비율로 용해한 액에 5분간 침지하여, 촉매 입자를 적층체의 표면 및 관통공의 벽면에 부착시켰다. 다음으로, 적층체를 멜텍스(주) 제조의 엔플레이트 PA-360의 5% 용액에 5분간 침지하여, 팔라듐 촉매핵의 활성화를 행했다. 그 후, 제1층과 제3층의 마스크층을 박리하여, 관통공의 내벽면에만 촉매 팔라듐 입자가 부착한 연신 다공질 PTFE 막을 얻었다.
멜텍스(주) 제조의 멜플레이트 Cu-3000A, 멜플레이트 Cu-3000B, 멜플레이트 Cu-3000C, 멜플레이트 Cu-3000D를 각각 5%, 멜플레이트 Cu-3000 스테빌라이저(stabilizer)를 0.1%로 건욕(建浴)한 무전해 동(銅) 도금액에, 충분히 에어(air) 교반을 행하면서, 상기 연신 다공질 PTFE 막을 20분간 침지하여, 250㎛ø의 관통공의 벽면만을 동(銅) 입자로 도전화했다.
이어서, 방청 및 회로 기판 전극과의 접촉성 향상을 위해, 금 도금을 행했다. 금 도금은, 이하의 방법에 의해, 니켈로부터의 치환 금 도금법을 채용했다. 관통공의 내벽면에 동 입자를 부착시킨 연신 다공질 PTFE 막을, 프리딥으로서 아토 텍(Atotech) 제조의 액티베이터 오로테(Activator Aurotech)크 SIT 어디티브(80ml/L)에 3분간 침지한 후, 촉매 부여로서 아토텍 제조의 오로테크 SIT 액티베이터 콩크(conc.)(125ml/L), 아토텍 제조의 액티베이터 오로테크 SIT 어디티브(80ml/L)의 건욕액에 1분간 침지하고, 추가로 아토텍 제조의 오로테크 SIT 포스트딥(25ml/L)에 1분간 침지하여, 촉매를 동 입자 위로 부착시켰다.
다음으로, 차아인산나트륨(20g/L), 구연산삼나트륨(40g/L), 붕산암모늄(13g/L), 황산니켈(22g/L)로 건욕한 무전해 니켈 도금액에 기막을 5분간 침지하여, 동 입자를 니켈 코팅했다. 그 후, 멜텍스 제조의 치환 금 도금액 [멜플레이트 AU-6630A(200ml/L), 멜플레이트 AU-6630B(100ml/L), 멜플레이트 AU-6630C(20ml/L), 아황산금나트륨 수용액(금으로서 1.0g/L)] 중에 기막을 5분간 침지하고, 도전성 금속 입자의 금 코팅을 행했다.
이와 같이 하여 얻어진 연신 다공질 PTFE 기재는, 기능부가 돌출해 있기 때문에, 기능부에 하중을 가하면 통 형상 전극이 도통하고, 하중을 제거하면 원래의 형상으로 탄성 회복하는 것이 확인됐다. 이 연신 다공질 PTFE 기재를 전기적 검사 장치의 전극 영역에, 상기 전기적 검사 장치의 각 전극과 각 도통부가 접속하도록 위치 관계를 조정하여 고정했다. 반도체 칩의 전기적 검사를 반복했지만, 저하중으로 도통을 얻을 수 있었다.
본 발명의 다공질 수지 기재는, 예를 들면, 2개의 회로 장치 사이의 전기적 접속을 행하기 위해 이용되는 이방성 도전막, 또는 반도체 집적회로 장치나 프린트 회로 기판 등의 회로 장치의 전기적 검사를 행하기 위해 이용되는 이방성 도전막 등, 커넥터나 인터포저의 용도로 매우 적합하게 사용할 수 있다.

Claims (20)

  1. 전극 또는 회로, 혹은 이들 양쪽을 포함하는 1개 이상의 기능부가 마련된 다공질 수지막으로 이루어지는 다공질 수지 기재로서, 상기 다공질 수지막에는, 상기 기능부의 높이와는 다른 높이의 단차부가 형성되어 있는 다공질 수지 기재.
  2. 제1항에 있어서,
    상기 전극이, 상기 다공질 수지막의 제1 표면으로부터 제2 표면에 걸쳐 두께 방향으로 형성되어 관통공의 내벽면에 도전성 금속이 부착한 구조의 통 형상 전극인 다공질 수지 기재.
  3. 제2항에 있어서,
    상기 관통공의 내벽면으로의 도전성 금속의 부착이, 무전해 도금 또는, 무전해 도금과 전기 도금에 의한 도전성 금속의 부착인 다공질 수지 기재.
  4. 제2항에 있어서,
    상기 기능부가, 복수의 상기 통 형상 전극을 포함하는 영역인 다공질 수지 기재.
  5. 제4항에 있어서,
    상기 복수의 통 형상 전극이, 상기 다공질 수지 기재와 전기적 접속을 행하는 회로 장치 또는 전기적 검사 장치의 전극의 수 및 배치 피치에 대응하여, 패턴 형상으로 배열되어 있는 다공질 수지 기재.
  6. 제1항에 있어서,
    상기 단차부가, 상기 기능부의 주변부에 형성되어 있는 다공질 수지 기재.
  7. 제1항에 있어서,
    상기 단차부가, 상기 기능부를 둘러싸는 주변부에 형성되어 있는 다공질 수지 기재.
  8. 제1항에 있어서,
    상기 단차부의 높이가, 상기 기능부의 높이보다도 낮은 다공질 수지 기재.
  9. 제8항에 있어서,
    상기 기능부의 높이가, 상기 다공질 수지막의 두께에 상당하는 높이이고, 또한, 상기 기능부의 높이보다도 낮은 높이의 단차부가, 상기 다공질 수지막의 두께의 30∼95%에 상당하는 높이의 단차부인 다공질 수지 기재.
  10. 제1항에 있어서,
    상기 단차부의 높이가, 상기 기능부의 높이보다도 높은 다공질 수지 기재.
  11. 제10항에 있어서,
    상기 기능부의 높이가, 상기 다공질 수지막의 두께의 30∼95%에 상당하는 높이이고, 또한, 상기 단차부의 높이가, 상기 다공질 수지막의 두께에 상당하는 높이인 다공질 수지 기재.
  12. 제1항에 있어서,
    상기 단차부가, 상기 다공질 수지막의 한쪽 면에 형성되어 있는 다공질 수지 기재.
  13. 제1항에 있어서,
    상기 단차부에, 상기 기능부에 마련된 전극 또는 회로, 혹은 이들 양쪽으로부터 연장하는 회로가 형성되어 있는 다공질 수지 기재.
  14. 제1항에 있어서,
    상기 다공질 수지막이, 다공질 불소 수지막인 다공질 수지 기재.
  15. 제14항에 있어서,
    상기 다공질 불소 수지막이, 연신 다공질 폴리테트라플루오로에틸렌 막인 다 공질 수지 기재.
  16. 제15항에 있어서,
    상기 연신 다공질 폴리테트라플루오로에틸렌 막의 기공율이 20∼80%이고, 평균 공경(孔徑)이 10㎛ 이하인 다공질 수지 기재.
  17. 제1항에 있어서,
    상기 다공질 수지막의 두께가, 20∼3000㎛인 다공질 수지 기재.
  18. 제1항 내지 제17항 중 어느 한 항에 기재된 다공질 수지 기재의 복수매가 적층되어 있는 다층 기판.
  19. 열 프레스법에 의해, 다공질 수지막의 기능부를 형성하는 영역의 주변부에 상기 기능부를 형성하는 영역의 높이보다도 낮은 높이의 단차부를 형성하거나, 또는 다공질 수지막의 기능부를 형성하는 영역에 그 주변부의 높이보다도 낮은 높이의 영역을 형성하는 공정 1 및, 상기 기능부를 형성하는 영역에 전극 또는 회로, 혹은 이들 양쪽을 형성하는 공정 2를 포함하는, 기능부의 높이와는 다른 높이의 단차부가 형성되어 있는 다공질 수지 기재의 제조 방법.
  20. 전극 또는 회로, 혹은 이들 양쪽을 포함하는 1개 이상의 기능부가 마련된 다 공질 수지막으로 이루어지는 다공질 수지 기재를 열 프레스법에 의해 가열 압축하여, 상기 기능부의 주변부에 상기 기능부의 높이보다도 낮은 높이의 단차부를 형성하는, 기능부의 높이와는 다른 높이의 단차부가 형성되어 있는 다공질 수지 기재의 제조 방법.
KR1020077027336A 2005-06-27 2006-05-11 다공질 수지 기재, 그 제조 방법 및 다층 기판 KR20080027234A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2005-00187096 2005-06-27
JP2005187096A JP2007005246A (ja) 2005-06-27 2005-06-27 多孔質樹脂基材及び多層基板

Publications (1)

Publication Number Publication Date
KR20080027234A true KR20080027234A (ko) 2008-03-26

Family

ID=37595111

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020077027336A KR20080027234A (ko) 2005-06-27 2006-05-11 다공질 수지 기재, 그 제조 방법 및 다층 기판

Country Status (7)

Country Link
US (1) US20090223701A1 (ko)
EP (1) EP1898495A4 (ko)
JP (1) JP2007005246A (ko)
KR (1) KR20080027234A (ko)
CN (1) CN101203986B (ko)
TW (1) TWI387158B (ko)
WO (1) WO2007000855A1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010073472A (ja) * 2008-09-18 2010-04-02 Sumitomo Electric Ind Ltd 異方性導電シート、その製造方法、実装モジュール、および電子製品。
US8981205B2 (en) * 2011-01-26 2015-03-17 Spire Corporation Photovoltaic module and method
EP2645373A1 (de) * 2012-03-26 2013-10-02 Siemens Aktiengesellschaft Material für Isolationssystem, Isolationssystem, Außenglimmschutz und eine elektrische Maschine
JP6599142B2 (ja) * 2015-06-30 2019-10-30 日東電工株式会社 異方導電性フィルム
KR102545904B1 (ko) * 2017-05-18 2023-06-20 신에츠 폴리머 가부시키가이샤 전기 커넥터 및 그 제조 방법
WO2020095980A1 (ja) 2018-11-08 2020-05-14 京セラ株式会社 配線基板、複合基板および電気装置
US11684702B2 (en) * 2019-05-24 2023-06-27 Conmed Corporation Gap control in electrosurgical instruments using expanded polytetrafluoroethylene
JP7472770B2 (ja) * 2020-12-15 2024-04-23 トヨタ自動車株式会社 金属めっき皮膜の成膜装置及び成膜方法

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61259466A (ja) * 1985-05-10 1986-11-17 シチズン時計株式会社 コネクタ−
JPS6358708A (ja) * 1986-08-29 1988-03-14 セイコーエプソン株式会社 異方性導電膜
US4927368A (en) * 1986-10-13 1990-05-22 Sharp Kabushiki Kaisha Connector
US4838347A (en) * 1987-07-02 1989-06-13 American Telephone And Telegraph Company At&T Bell Laboratories Thermal conductor assembly
JP3087294B2 (ja) * 1989-09-29 2000-09-11 ジェイエスアール株式会社 異方導電性シートの製造方法
US5071359A (en) * 1990-04-27 1991-12-10 Rogers Corporation Array connector
JP3101883B2 (ja) * 1991-03-09 2000-10-23 キヤノン株式会社 電気的接続部材及びその製造方法
DE69233088T2 (de) * 1991-02-25 2003-12-24 Canon Kk Elektrisches Verbindungsteil und sein Herstellungsverfahren
JP3218542B2 (ja) * 1991-07-02 2001-10-15 ジャパンゴアテックス株式会社 電子回路基板及び半導体チップキャリヤー用シート
EP0645950B1 (en) * 1993-09-21 1998-09-02 Matsushita Electric Industrial Co., Ltd. Connecting member of a circuit substrate and method of manufacturing multilayer circuit substrates by using the same
US5443876A (en) * 1993-12-30 1995-08-22 Minnesota Mining And Manufacturing Company Electrically conductive structured sheets
US5785787A (en) * 1994-05-23 1998-07-28 General Electric Company Processing low dielectric constant materials for high speed electronics
JP3351706B2 (ja) * 1997-05-14 2002-12-03 株式会社東芝 半導体装置およびその製造方法
US6343019B1 (en) * 1997-12-22 2002-01-29 Micron Technology, Inc. Apparatus and method of stacking die on a substrate
JP4240724B2 (ja) * 2000-01-26 2009-03-18 Jsr株式会社 異方導電性シートおよびコネクター
JP4236367B2 (ja) * 2000-06-21 2009-03-11 信越ポリマー株式会社 半導体ソケット及びその製造方法
JP2002141122A (ja) * 2000-10-31 2002-05-17 Ibiden Co Ltd 接続部材及びその製造方法
US6469375B2 (en) * 2001-02-28 2002-10-22 William F. Beausoleil High bandwidth 3D memory packaging technique
JP2002290030A (ja) * 2001-03-23 2002-10-04 Ngk Spark Plug Co Ltd 配線基板
JP3573120B2 (ja) * 2001-08-31 2004-10-06 Jsr株式会社 異方導電性コネクターおよびその製造方法並びにその応用製品
JP2003077559A (ja) * 2001-08-31 2003-03-14 Jsr Corp 異方導電性コネクターおよびその製造方法並びにその応用製品
AU2003211368A1 (en) * 2002-03-07 2003-09-16 Jsr Corporation Anisotropic conductive connector and its production method, and circuit device test instrument
JP4039293B2 (ja) * 2002-12-03 2008-01-30 住友電気工業株式会社 異方性導電膜の製造方法
US7327554B2 (en) * 2003-03-19 2008-02-05 Ngk Spark Plug Co., Ltd. Assembly of semiconductor device, interposer and substrate
TWI337935B (en) * 2003-06-06 2011-03-01 Sumitomo Electric Industries Production method for drilled porous resin substrate, and making the inner-wall of penetrated hole of the porous resin substrate conductive
JP2005142111A (ja) * 2003-11-10 2005-06-02 Sumitomo Electric Ind Ltd 異方性導電シート

Also Published As

Publication number Publication date
TW200703789A (en) 2007-01-16
US20090223701A1 (en) 2009-09-10
EP1898495A4 (en) 2010-12-29
JP2007005246A (ja) 2007-01-11
EP1898495A1 (en) 2008-03-12
TWI387158B (zh) 2013-02-21
CN101203986B (zh) 2011-06-22
WO2007000855A1 (ja) 2007-01-04
CN101203986A (zh) 2008-06-18

Similar Documents

Publication Publication Date Title
JP4604893B2 (ja) 複合多孔質樹脂基材及びその製造方法
KR20080027234A (ko) 다공질 수지 기재, 그 제조 방법 및 다층 기판
KR20080039830A (ko) 이방성 도전시트, 그 제조방법, 접속방법 및 검사방법
KR101129931B1 (ko) 천공된 다공질 수지기재 및 천공의 내부벽면을 도전화한 다공질 수지기재의 제조방법
JP4039293B2 (ja) 異方性導電膜の製造方法
TW200536068A (en) Manufacturing method of pattern machined porosity object or non-weaving cloth and electrical circuit component
US7563487B2 (en) Anisotropic electrically conductive film and method of producing the same
JP2007220512A (ja) コネクタ、導電接続構造体及びプローブ部材
JP4715601B2 (ja) 電気接続部品
JP2008218285A (ja) 異方導電性シートの形成方法
JP2008066076A (ja) 異方導電性シート,その形成方法,積層シート体および検査ユニット
JP2008075103A (ja) 多孔質樹脂材料の形成方法
JP2006344646A (ja) 多層基板及び半導体パッケージ
JP4428431B2 (ja) 異方性導電膜とその製造方法
JP4715600B2 (ja) シート状コネクターとその製造方法
JP2008077873A (ja) 多孔質樹脂材料,その形成方法,積層シート体および検査ユニット
JP2008241641A (ja) インターポーザおよびその製造方法
JP2008063415A (ja) 多孔質樹脂材料,その形成方法,積層シート体および検査ユニット
JP4826905B2 (ja) 異方性導電膜及びその製造方法

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid