JP4826905B2 - 異方性導電膜及びその製造方法 - Google Patents

異方性導電膜及びその製造方法 Download PDF

Info

Publication number
JP4826905B2
JP4826905B2 JP2006217919A JP2006217919A JP4826905B2 JP 4826905 B2 JP4826905 B2 JP 4826905B2 JP 2006217919 A JP2006217919 A JP 2006217919A JP 2006217919 A JP2006217919 A JP 2006217919A JP 4826905 B2 JP4826905 B2 JP 4826905B2
Authority
JP
Japan
Prior art keywords
resin
film
base film
resin layer
anisotropic conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006217919A
Other languages
English (en)
Other versions
JP2008041593A (ja
Inventor
太郎 藤田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2006217919A priority Critical patent/JP4826905B2/ja
Publication of JP2008041593A publication Critical patent/JP2008041593A/ja
Application granted granted Critical
Publication of JP4826905B2 publication Critical patent/JP4826905B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Non-Insulated Conductors (AREA)
  • Manufacturing Of Electrical Connectors (AREA)

Description

本発明は電子部品の電気的検査や、電子部品と配線基板との接続等に用いることができる異方性導電膜及びその製造方法に関するものである。
ICチップ、LSIチップなどの電子部品の不良品を取り除くスクリーニング手法の一つとしてバーンイン試験が行われている。バーンイン試験は電子部品の通常の動作条件よりも高温条件で加速ストレスを印加し、故障発生を加速して短時間で不良品を取り除く試験である。試験対象である電子部品をバーンインボードに配置し、高温漕中で外部から加速ストレスとなる電源電圧及び入力信号を一定時間印加した後、電子部品を外部に取り出して良品と不良品との判定試験を行う。
例えば半導体ウェハのバーンイン試験を行う場合、半導体ウェハの表面の電極パッドと検査装置(バーンインボード)のヘッド電極との間に異方性導電膜を挟んで試験を行う。この異方性導電膜は半導体ウェハ電極の高さばらつきや検査装置のヘッド電極の高さばらつきによる接触不良を解消するために用いられるものである。
特許文献1には、電気絶縁性の多孔質樹脂膜を基膜とし、該基膜の複数箇所に、第一表面から第二表面にかけて厚み方向に貫通する複数の貫通孔を設け、次いで、各貫通孔内壁面の樹脂部に導電性金属を付着させて導通部を形成した異方性導電膜が開示されている。
特許文献1に記載の異方性導電膜は、電気絶縁性の多孔質樹脂膜の厚み方向に複数の導通部がそれぞれ独立して形成されており、膜厚方向に導通可能であるが各導通部間は導通することがない。また該導通部は、貫通孔内壁面の多孔質構造を構成する樹脂部に、無電解めっきなどにより導電性金属を付着させたものである。
この異方性導電膜は膜厚方向に弾力性があり、低圧縮加重で膜厚方向の導通が可能である。また繰り返し荷重負荷を加えても、弾性により膜厚が復帰し、検査に繰り返し使用することが可能である。また微細な貫通孔を開けることで導通部を微細化し、ファインピッチの電子部品検査に対応可能である。
異方性導電膜の基膜としては、多孔質ポリテトラフルオロエチレン膜が多く使用されている。多孔質ポリテトラフルオロエチレン膜はフィブリルと該フィブリルによって互いに連結されたノードとからなる微細繊維状組織による多孔質構造により優れた弾力性を示し、また耐熱性にも優れるからである。
特開2004−265844号公報
半導体ウェハのバーンイン試験においては、検査対象である半導体ウェハの表面の電極パッドと検査装置(バーンインボード)のヘッド電極とを正確に位置合わせして接続した状態で試験を行う必要がある。しかし高温雰囲気下での試験や、高温と低温とを繰り返すヒートサイクル試験を行うと、試験中に異方性導電膜と被検査体、または異方性導電膜と検査装置の電極位置がずれ、被検査体と検査装置との接続が悪くなる場合がある。
この原因として、異方性導電膜の熱膨張係数と被検査体の熱膨張係数との違いが挙げられる。例えば、セラミック基板の半導体ウェハを検査する場合、セラミックの熱膨張係数が3〜6ppm/℃程度であるのに対し、異方性導電膜の基膜として用いられるポリテトラフルオロエチレンの熱膨張率は約100ppm/℃と大きく異なっている。このため、検査時の温度変化によって被検査体と異方性導電膜と間に熱応力が発生し、接続部のずれが生じて試験時の信頼性が低下すると考えられる。
本発明は上記の問題に鑑み、膜厚方向の弾力性によって繰り返し検査が可能であると共に、耐熱性に優れ、さらに高温雰囲気下での検査においても優れた接続信頼性を有する異方性導電膜、およびその製造方法を提供することを目的とする。
本発明は、電気絶縁性の基膜と、前記基膜の第一表面から第二表面に貫通する状態で設けられた導通部を有する異方性導電膜であって、前記基膜は、少なくとも一層の多孔質ポリテトラフルオロエチレン樹脂からなる第一の樹脂層と、少なくとも一層のポリテトラフルオロエチレン樹脂よりも熱膨張の小さい樹脂からなる第二の樹脂層の少なくとも二層を有する多層膜であり、前記導通部は、前記基膜を構成する樹脂に導電性金属が付着したものであることを特徴とする異方性導電膜である(請求項1)。
図1に、本発明の異方性導電膜の一例を示す斜視模式図を、また図1のA−A’断面を図7に模式的に示す。導通部6は基膜5の第一表面から第二表面に貫通する状態で設けられ、前記基膜5は、多孔質ポリテトラフルオロエチレン樹脂(以下、多孔質PTFE樹脂と略記する)からなる第一の樹脂層1と、PTFE樹脂よりも熱膨張係数の小さい樹脂からなる第二の樹脂層2の少なくとも二層を有する多層膜である。
多孔質PTFE樹脂からなる第一の樹脂層と、PTFE樹脂よりも熱膨張係数の小さい樹脂からなる第二の樹脂層の少なくとも二層を組み合わせた基膜を使用することで異方性導電膜全体の熱膨張係数を低くすることができ、高温雰囲気下での試験においても優れた接続信頼性が得られると共に、多孔質PTFE樹脂の優れた弾力性を損なうことがなく、繰り返し検査に耐える異方性導電膜が得られる。
また導通部は前記基膜を構成する樹脂に導電性金属が付着したものである。基膜5は多孔質PTFE樹脂層1を有するため、基膜5の少なくとも一部は多孔質構造を持つ。図8に、多孔質構造を持つ樹脂7の表面に導電性金属8が付着した状態の断面模式図を示す。導通部の一部又は全部がこのような構造を取ることで、導通部は多孔質構造となる。
請求項に記載の発明は、前記導通部が前記基膜の第一表面から第二表面に貫通する貫通孔の壁面に形成されていることを特徴とする、請求項1又は2に記載の異方性導電膜である。前記基膜の第一表面から第二表面に貫通する貫通孔の壁面に導通部を形成することで、導通部を微細化することができ、ファインピッチの電子部品検査に耐光が可能な異方性導電膜が得られる。
請求項に記載の発明は、前記第二の樹脂層が多孔質構造であることを特徴とする請求項1〜3のいずれかに記載の異方性導電膜である。前記第二の樹脂層を多孔質構造とすることで、第二の樹脂層の柔軟性や弾力性が向上し、異方性導電膜全体の厚み方向の柔軟性や弾力性をさらに向上することができる。また導電性金属の付着量が多くなり、導電性が向上する。
請求項に記載の発明は、前記第二の樹脂層がアラミド樹脂からなることを特徴とする、請求項1〜のいずれかに記載の異方性導電膜である。アラミド樹脂は熱膨張係数が小さく、異方性導電膜全体の熱膨張係数を低くすることができる。
請求項に記載の発明は、電気絶縁性の基膜と、前記基膜の第一表面から第二表面に貫通する状態で設けられた導通部を有する異方性導電膜であって、前記基膜は、二層の多孔質PTFE樹脂からなる第一の樹脂層と、前記二層の多孔質PTFE樹脂からなる第一の樹脂層の間に配置された、前記PTFE樹脂よりも熱膨張係数の小さい樹脂からなる第二の樹脂層の三層からなる多層膜であり、前記導通部は、前記基膜を構成する樹脂に導電性金属が付着したものであることを特徴とする異方性導電膜である。基膜をこのような構造とすると、電極と接触する部分は弾力性の高い多孔質PTFE樹脂層となるため、異方性導電膜の両面において電極との接続性が良好となる。また熱膨張係数の小さい樹脂からなる第二の樹脂層が基膜の中心部分にあるため、高温検査時の位置ずれを更に防止することができる。
請求項6に記載の発明は、少なくとも一層の多孔質PTFE樹脂からなる第一の樹脂層と、少なくとも一層の、PTFE樹脂よりも熱膨張係数の小さい樹脂からなる第二の樹脂層の少なくとも二層を熱融着して電気絶縁性の基膜を形成する工程、及び前記基膜の第一表面から第二表面に貫通する状態で前記基膜の樹脂部に導電性金属を付着させて、第一表面から第二表面に貫通する導通部を形成する工程、を有することを特徴とする異方性導電膜の製造方法である。第一の樹脂層と第二の樹脂層を熱融着して接着することで、接着剤が不要となり、接着剤の硬化収縮に起因する基膜の反りが起こらず、反りの少ない異方性導電膜を得ることができる。
請求項7に記載の発明は、前記導通部を形成する工程が、前記基膜の第一表面から第二表面に貫通する貫通孔を形成する工程、及び前記貫通孔の壁面の樹脂に導電性金属を付着させる工程、を有することを特徴とする請求項6に記載の異方性導電膜の製造方法である。基膜に貫通孔を形成し、貫通孔の壁面の樹脂に導電性金属を付着させることで、導通部を微細化することができ、ファインピッチの電子部品検査に対応が可能な異方性導電膜が得られる。
本発明は、膜厚方向の弾力性によって繰り返し検査が可能であると共に、耐熱性に優れ、さらに高温雰囲気下での検査においても優れた接続信頼性を有する異方性導電膜及びその製造方法を提供する。
本発明の基膜を構成する材料として、多孔質PTFE樹脂を使用する。特に延伸法により得られた延伸多孔質PTFE膜は、弾性、耐熱性、加工性、機械的特性、誘電特性、低アウトガス特性などに優れ、しかも均一な孔径分布を持つため、基膜を構成する材料として好ましい。図9は延伸多孔質PTFE膜の内部構造を示す断面写真の一例である。図9に示すように、延伸多孔質PTFE膜は、非常に細かいフィブリル9と、該フィブリルによって互いに連結されたノード10からなる微細組織を有しており、この微細網目状構造が多孔質構造を形成している。
延伸多孔質PTFE膜は例えば特公昭42−13560号公報に記載の方法により製造することができる。まずPTFEの未焼結粉末に液体潤滑剤を混合し、ラム押し出しによってチューブ状または板状に押し出す。厚みの薄いフィルムまたはシートが所望の場合は圧延ロールによって板状体の圧延を行う。押出圧延工程の後、必要に応じて押出品または圧延品から液体潤滑剤を除去する。こうして得られた押出品または圧延品を一軸方向に延伸すると、未焼結の延伸多孔質PTFE膜が膜状で得られる。未焼結の延伸多孔質PTFE膜を、収縮が起こらないように固定しながらPTFEの融点である327℃以上の温度に加熱して、延伸した構造を焼結・固定すると、強度の高い延伸多孔質PTFE膜が得られる。延伸多孔質PTFE膜がチューブ状である場合には、チューブを切り開くことにより平らな膜にすることができる。得られた延伸多孔質PTFE膜をそのまま、又は複数の膜を積層して第一の樹脂層とする。
多孔質PTFE樹脂の気孔率は20〜80%であることが好ましい。また平均孔径は10μm以下であることが好ましく、導通部のファインピッチ化の観点からは、平均孔径が1μm以下であることがより好ましい。なお気孔率とは多孔質体の総体積に対する全ての気孔の体積の割合をいい、ASTM D−792に従って基膜の密度を測定することで求めることができる。
第一の樹脂層の樹脂層の厚みは、使用目的や使用箇所等に応じて適宜選択することができるが、好ましくは5〜500μm、より好ましくは10〜200μm、特に好ましくは15〜100μmである。
本発明の本発明の基膜を構成する第二の樹脂層としては、PTFE樹脂よりも熱膨張係数の小さい樹脂を使用する。PTFE樹脂の熱膨張係数は約100ppm/℃であり、これより熱膨張係数の低い樹脂であれば第二の樹脂層として好適に使用できる。このような樹脂としては、ポリエーテルイミド樹脂(熱膨張係数:約56ppm/℃)、ポリアミドイミド樹脂(熱膨張係数:約43ppm/℃)、アラミド樹脂(熱膨張係数:約36ppm/℃)が挙げられる。この中でも熱膨張係数が小さいアラミド樹脂が特に好ましく使用できる。
第二の樹脂層の厚みは、使用目的や使用箇所等に応じて適宜選択することができるが、好ましくは5〜250μm、より好ましくは5〜50μm、特に好ましくは10〜20μm程度である。
第二の樹脂層は多孔質構造をとる必要はない。第二の樹脂層と多孔質PTFE膜とを組み合わせることで異方性導電膜全体の弾力性が確保できるためである。しかし第二の樹脂層を多孔質構造とすると、第二の樹脂層の柔軟性や弾力性が向上し、異方性導電膜全体の厚み方向の柔軟性や弾力性をさらに向上することができるため好ましい。また導電部を形成する際、導電性粒子は樹脂の表面から付着していくため、第二の樹脂層も多孔質構造であると導電性粒子の付着量が多くなり、異方性導電膜の導電性が向上する。このような多孔質樹脂としては、例えばアラミド不織布等を使用することができる。
本発明の基膜は、上記のPTFE樹脂膜(第一の樹脂層)と第二の樹脂層の少なくとも二層を接着させたものである。第一の樹脂層と第二の樹脂層の接着方法は特に限定されないが、第一の樹脂層と第二の樹脂層を積層し、樹脂の融点以上の温度で加熱、圧着して熱融着することが好ましい。
本発明では、基膜の第一表面から第二表面に貫通する状態で、基膜を構成する樹脂部に導電性金属を付着させて導通部を設ける。導電性金属を付着させる方法としては、スパッタ法、イオンプレーティング法、無電解めっき法などが挙げられるが、多孔質構造の樹脂部に導電性金属を析出させて付着させるには無電解めっき法が好ましい。
導電性金属の付着量を適度に制御することによって、導通部での多孔質構造を保持することができる。本発明の異方性導電膜では、導電性金属が多孔質構造の樹脂部の表面に沿って付着しているため、導電性金属層が多孔質構造と一体となって多孔質構造となっており、その結果導電部は多孔質構造となる。そのため、例えば基膜中に導電性金属の塊を埋め込んだ導電部に比べて弾力性が高く、電極検査において圧縮荷重を繰り返し加えても弾性回復し、繰り返し使用可能となる。導通部は基膜の任意の位置に設けることができ、規則的な配列で設けても良いし、検査対象となる電気部品の電極位置と対応させた部分に設けることもできる。
導通部を形成するには、まず導電性金属を付着する位置を特定する必要がある。導電性金属を付着させる位置を特定する方法としては、たとえば多孔質の基膜に液体レジストを含浸させてパターン状に露光し、現像してレジスト除去部を導電性金属の付着位置とする方法がある。また多孔質の基膜の特定位置の膜厚方向に貫通孔を形成して、該貫通孔の壁面を導電性金属の付着位置とすることもできる。前者の方法では基膜の表面のみから導通部を形成するため、導通部の径が小さいと、例えば無電解めっきのように液相処理を行う場合には、処理液が膜の内部まで浸漬し難い。これに対し後者の方法では貫通孔の壁面から処理液を浸漬させることができるため、導通部の径が小さくなっても効率よく導電部を形成でき、ファインピッチ対応可能な異方性導電膜を作成できる。
基膜の特定位置の膜厚方向に貫通孔を形成する方法としては、機械的に穿孔する方法の他、化学エッチング法、熱分解法、レーザ光や軟X線照射によるアブレーション法(光アブレーション法)、超音波法などが挙げられる。多孔質ポリテトラフルオロエチレン樹脂を含む基膜を使用する場合には、特に光アブレーション法及び超音波法が好ましい。
光アブレーション法により貫通孔を形成する場合は、所定のパターン状にそれぞれの独立した複数の光透過部(開口部)を有する光遮蔽シートを介して基膜の表面に光を照射することにより、パターン状の貫通孔を形成する方法を採用することが好ましい。光遮蔽シートの複数の開口部より光が透過して、積層体の被照射箇所がエッチングされて貫通孔が形成される。この方法によれば比較的小さな直径を有する貫通孔を形成することができる。光アブレーション法の照射光としては、シンクロトロン放射光又は波長250μm以下のレーザ光が好ましい。
超音波法では、先端部に少なくとも1本の振動子を有する超音波ヘッドを用いて、積層体に超音波エネルギーを加えることにより、パターン状の貫通孔を形成する。振動氏の先端が接触した近傍のみに超音波エネルギーが加えられ、超音波による振動エネルギーによって局所的に温度が上昇し、容易に樹脂が切断、除去されて貫通孔が形成される。
貫通孔の形成に際し、多孔質ポリテトラフルオロエチレン樹脂の多孔質構造内にポリメチルメタクリレートなどの可溶性ポリマーまたはパラフィンを溶液または溶融状態で含浸させ、固化させてから穿孔する方法を採用することもできる。この方法によれば、貫通孔の壁面における多孔質構造を保持しやすいので好ましい。穿孔後、可溶性ポリマーまたはバラフィンは、溶解もしくは溶融させて除去することができる。
貫通孔の形状は円形、星形、多角形など任意である。貫通孔の孔径は検査対象となる電極の形状に合わせて任意に選択することができ、小径の貫通孔の場合には通常5〜1000μm、好ましくは5〜30μmとする。また比較的大径の貫通孔の場合には、貫通孔の孔径を50〜3000μm、好ましくは100〜1500μmとする。
貫通孔の壁面の多孔質構造の樹脂部に導電性金属を析出させて付着させるには無電解めっき法が好ましい。無電解めっき法では、通常、めっきを析出させたい箇所に化学還元反応を促進する触媒を付与する必要がある。触媒としては、塩化スズ−塩化パラジウムコロイド溶液等を用いることができる。また触媒を付与する前に、エタノールや界面活性剤等で基膜を前処理しておくことが好ましい。
触媒を付与した後、無電解めっき法により貫通孔の壁面に導電性金属を析出させ、導電部を形成する。無電解めっき時間を制御することにより適度なめっき量とし、多孔質構造の樹脂の弾力性を保持したまま弾力性を与えることができる。導電性金属としては銅、ニッケル、ニッケル合金、金などが挙げられるが、特に高導電性が必要な場合は金又は銅を使用することが好ましい。
また導通部は、酸化防止及び電気的接触性を高めるため、酸化防止剤を使用するか、貴金属または貴金属の合金で被覆しておくことが好ましい。貴金属としては、電気抵抗の小さい点でパラジウム、ロジウム、金が好ましい。貴金属等の被覆層の厚さは0.005〜0.5μmが好ましく、さらに好ましい範囲は0.01〜0.1μmである。
次に図面を参照しながら本発明の異方性導電膜の製造方法を具体的に説明する。
図2は本発明の異方性導電膜の製造工程を示すものであり、延伸多孔質PTFE膜1と第二の樹脂層2を積層した状態の断面模式図である。図1に示すように、2枚の延伸多孔質PTFE膜(孔径0.1μm、気孔率(ASTM D−792)60%、膜厚30μm、10cm×10cm)1と、第二の樹脂層である多孔質アラミド樹脂2(熱膨張係数3.6×10−5/℃、膜厚20μm、10cm×10cm)を重ね合わせ、これを厚さ3mmのステンレス板2枚の間に挟み、ステンレス板の荷重と共に350℃で5時間加熱して3層を熱融着させる。図2は、延伸多孔質PTFE膜と第二の樹脂層を熱融着した基膜5の断面の模式図である。
さらに基膜5の両面に、マスク層として延伸多孔質PTFE膜3(孔径0.1μm、気孔率(ASTM D−792)60%、膜厚30μm、10cm×10cm)を重ね合わせて基膜の作製と同様に350℃で30分加熱して、基膜5とマスク層3との積層体を作製する。図5は基膜5とマスク層3との積層体の断面模式図である。
次いで、開口率9%、開口径15μmφ、ピッチ80μmで均等配列に開口したタングステンシートを積層体の片面に重ねてシンクロトロン放射光を照射して、孔径15μmφ、ピッチ80μmで均等に配列した貫通孔4を形成する。図6は基膜5とマスク層3との積層体に貫通孔4を形成したものの断面模式図である。
貫通孔を形成した積層体をエタノールに1分間浸漬して親水化した後、100ml/Lに希釈したメルテックス(株)製メルプレートPC−321に60℃で4分間浸漬し脱脂処理を行う。さらに積層体を10%硫酸に1分間浸漬した後、プレディップとして0.8%塩酸にメルテックス(株)製エンプレートPC−236を180g/Lの割合で溶解した液に2分間浸漬する。
さらに積層体を触媒付与液(メルテックス(株)製エンプレートアクチベータ444を3%、エンプレートアクチベータアディティブを1%、塩酸を3%溶解した水溶液にメルテックス(株)製エンプレートPC−236を150g/Lの割合で溶解した液)に5分間浸漬し、触媒粒子を貫通孔の壁面に付着させる。
次に積層体をメルテックス(株)製エンプレートPA−360の5%溶液に5分間浸漬し、パラジウム触媒核の活性化を行う。その後マスク層3を剥離して貫通孔の壁面のみに触媒パラジウム粒子が付着した基膜5を得る。
メルテックス(株)製メルプレートCu−3000A、メルプレートCu−3000B、メルプレートCu−3000C、メルプレートCu−3000Dをそれぞれ5%、メルプレート3000−スタビライザーを0.1%で建浴した無電解銅めっき液に、エアー攪拌を行いながら上記基膜を20分間浸漬して、15μmφの貫通孔の壁面のみに銅粒子を析出させる。さらに、5ml/Lで建浴したメルテックス(株)製エンテックCu−56に30秒間浸漬して防錆処理して貫通孔の壁面に導通部6を形成することで、異方性導電膜が得られる。
本発明の異方性導電膜の一例を示す、斜視模式図である。 本発明の異方性導電膜の製造工程を示すものであり、多孔質PTFE膜と第二の樹脂層を積層した状態の断面模式図である。 本発明の異方性導電膜の製造工程を示すものであり、多孔質PTFE膜と第二の樹脂層を熱融着した基膜の断面模式図である。 本発明の異方性導電膜の製造工程を示すものであり、基膜とマスク層の積層体の断面模式図である。 本発明の異方性導電膜の製造工程を示すものであり、基膜とマスク層の積層体に貫通孔を形成したものの断面模式図である。 本発明の異方性導電膜の製造工程を示すものであり、貫通孔を形成した基膜の断面の模式図である。 図1の異方性導電膜のAA’断面の模式図である。 多孔質樹脂表面に導電性金属が付着した状態の断面模式図である。 延伸多孔質PTFE膜の内部構造を示す断面写真である。
符号の説明
1 延伸多孔質PTFE層
2 第二の樹脂層
3 マスク層
4 貫通孔
5 基膜
6 導電部
7 多孔質樹脂
8 導電性金属
9 フィブリル
10 ノード

Claims (7)

  1. 電気絶縁性の基膜と、前記基膜の第一表面から第二表面に貫通する状態で設けられた導通部を有する異方性導電膜であって、
    前記基膜は、少なくとも一層の多孔質ポリテトラフルオロエチレン樹脂からなる第一の樹脂層と、少なくとも一層のポリテトラフルオロエチレン樹脂よりも熱膨張の小さい樹脂からなる第二の樹脂層との少なくとも二層を有する多層膜であり、
    前記導通部は、前記基膜を構成する樹脂に導電性金属が付着したものであることを特徴とする異方性導電膜。
  2. 電気絶縁性の基膜と、前記基膜の第一表面から第二表面に貫通する状態で設けられた導通部を有する異方性導電膜であって、
    前記基膜は、二層の多孔質ポリテトラフルオロエチレン樹脂からなる第一の樹脂層と、前記二層の多孔質ポリテトラフルオロエチレン樹脂からなる第一の樹脂層の間に配置された、前記ポリテトラフルオロエチレン樹脂よりも熱膨張係数の小さい樹脂からなる第二の樹脂層の三層からなる多層膜であり、
    前記導通部は、前記基膜を構成する樹脂に導電性金属が付着したものであることを特徴とする異方性導電膜。
  3. 前記導電部が前記基膜の第一表面から第二表面に貫通する貫通孔の壁面に形成されていることを特徴とする、請求項1又は2に記載の異方性導電膜。
  4. 前記第二の樹脂層が多孔質構造であることを特徴とする、請求項1〜3のいずれかに記載の異方性導電膜。
  5. 前記第二の樹脂層がアラミド樹脂からなることを特徴とする、請求項1〜4のいずれかに記載の異方性導電膜。
  6. 少なくとも一層の多孔質ポリテトラフルオロエチレン樹脂からなる第一の樹脂層と、少なくとも一層の、ポリテトラフルオロエチレン樹脂よりも熱膨張係数の小さい樹脂からなる第二の樹脂層との少なくとも二層を熱融着して電気絶縁性の基膜を形成する工程、及び
    前記基膜の第一表面から第二表面に貫通する状態で前記基膜の樹脂部に導電性金属を付着させて、第一表面から第二表面に貫通する導通部を形成する工程、
    を有することを特徴とする異方性導電膜の製造方法。
  7. 前記導通部を形成する工程は、前記基膜の第一表面から第二表面に貫通する貫通孔を形成する工程、及び前記貫通項の壁面の樹脂に導電性金属を付着させる工程、を有することを特徴とする請求項に記載の異方性導電膜の製造方法。
JP2006217919A 2006-08-10 2006-08-10 異方性導電膜及びその製造方法 Expired - Fee Related JP4826905B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006217919A JP4826905B2 (ja) 2006-08-10 2006-08-10 異方性導電膜及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006217919A JP4826905B2 (ja) 2006-08-10 2006-08-10 異方性導電膜及びその製造方法

Publications (2)

Publication Number Publication Date
JP2008041593A JP2008041593A (ja) 2008-02-21
JP4826905B2 true JP4826905B2 (ja) 2011-11-30

Family

ID=39176358

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006217919A Expired - Fee Related JP4826905B2 (ja) 2006-08-10 2006-08-10 異方性導電膜及びその製造方法

Country Status (1)

Country Link
JP (1) JP4826905B2 (ja)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11345643A (ja) * 1998-06-01 1999-12-14 Jsr Corp 積層型コネクター、アダプターおよび回路装置検査用アダプター装置
JP3978905B2 (ja) * 1998-11-19 2007-09-19 Jsr株式会社 異方導電性積層体およびその製法

Also Published As

Publication number Publication date
JP2008041593A (ja) 2008-02-21

Similar Documents

Publication Publication Date Title
JP4604893B2 (ja) 複合多孔質樹脂基材及びその製造方法
JP4039293B2 (ja) 異方性導電膜の製造方法
WO2007023596A1 (ja) 異方性導電シート、その製造方法、接続方法および検査方法
EP1612891B1 (en) Anisotropic electrically conductive film and method of producing the same
TWI387158B (zh) 多孔質樹脂基材、及製法與多層基板
JP4715464B2 (ja) 異方性導電シート、その製造方法、接続方法および検査方法
JP4075637B2 (ja) 異方性導電シートの製造方法
JP4715601B2 (ja) 電気接続部品
JP4826905B2 (ja) 異方性導電膜及びその製造方法
JP2008218285A (ja) 異方導電性シートの形成方法
JP2007220512A (ja) コネクタ、導電接続構造体及びプローブ部材
JP2008066076A (ja) 異方導電性シート,その形成方法,積層シート体および検査ユニット
JP2006344646A (ja) 多層基板及び半導体パッケージ
JP4428431B2 (ja) 異方性導電膜とその製造方法
JP2008075103A (ja) 多孔質樹脂材料の形成方法
JP2008077873A (ja) 多孔質樹脂材料,その形成方法,積層シート体および検査ユニット
JP2005142111A (ja) 異方性導電シート
JP2008241641A (ja) インターポーザおよびその製造方法
JP4715600B2 (ja) シート状コネクターとその製造方法
JP2008066077A (ja) 異方導電性シート,その形成方法,積層シート体および検査ユニット
JP2008063415A (ja) 多孔質樹脂材料,その形成方法,積層シート体および検査ユニット
JP2008258032A (ja) 異方導電性シートおよびその製造方法
JP2008041592A (ja) 異方性導電膜及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090424

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110311

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110412

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110518

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110628

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110728

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110818

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110831

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140922

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees