KR20080024371A - Method of forming contact plug in a semiconductor device - Google Patents

Method of forming contact plug in a semiconductor device Download PDF

Info

Publication number
KR20080024371A
KR20080024371A KR1020060088650A KR20060088650A KR20080024371A KR 20080024371 A KR20080024371 A KR 20080024371A KR 1020060088650 A KR1020060088650 A KR 1020060088650A KR 20060088650 A KR20060088650 A KR 20060088650A KR 20080024371 A KR20080024371 A KR 20080024371A
Authority
KR
South Korea
Prior art keywords
contact hole
forming
drain contact
passivation layer
layer
Prior art date
Application number
KR1020060088650A
Other languages
Korean (ko)
Inventor
김완수
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020060088650A priority Critical patent/KR20080024371A/en
Publication of KR20080024371A publication Critical patent/KR20080024371A/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32055Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

A method for forming a contact plug in a semiconductor device is provided to prevent overhang occurring on the top of passivation layer, generating seams by forming an enlarged upper width of a drain contact hole during the formation of the drain contact hole. A method for forming a drain contact plug in a semiconductor device comprises the steps of: forming an etching stopper(202), an insulator film(204), and a hard mask on a semiconductor substrate(200); sequentially etching the hard mask, insulator film, and etching stopper to form a drain contact hole(210); forming a passivation layer on a lower side of the drain contact hole; removing a part of the insulator film overhanging the passivation layer, so as to enlarge an upper side of the drain contact hole; removing the passivation layer within the drain contact hole; and forming a contact plug(213) within the drain contact hole.

Description

반도체 소자의 콘택 플러그 형성방법{Method of forming contact plug in a semiconductor device}Method of forming contact plug in a semiconductor device

도 1a 내지 도 1d는 종래 기술에 따른 반도체 소자의 콘택 플러그 형성방법을 설명하기 위해 도시한 단면도이다.1A to 1D are cross-sectional views illustrating a method for forming a contact plug of a semiconductor device according to the prior art.

도 2a 내지 도 2e는 본 발명의 일 실시예에 따른 반도체 소자의 콘택 플러그 형성방법을 설명하기 위해 도시한 단면도이다. 2A to 2E are cross-sectional views illustrating a method for forming a contact plug of a semiconductor device according to an embodiment of the present invention.

<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>

200 : 반도체 기판 202 : 식각 방지막200: semiconductor substrate 202: etching prevention film

204 : 제1 층간 절연막 206 : 제2 층간 절연막204: First interlayer insulating film 206: Second interlayer insulating film

208 : 폴리 하드 마스크 210 : 드레인 콘택홀208: poly hard mask 210: drain contact hole

212 : 반사 방지막 214 : 습식 베리어 질화막212: antireflection film 214: wet barrier nitride film

216 : 드레인 콘택 폴리 플러그216: Drain Contact Poly Plug

본 발명은 반도체 소자의 콘택 플러그 형성방법에 관한 것으로, 특히 드레인 콘택홀 형성공정에서 드레인 콘택홀의 상부폭을 더 넓게 형성함으로써 드레인 콘택 플러그(contact plug) 형성시 심(seam)의 발생을 억제하여, 보다 안정적인 소자를 제조할 수 있는 반도체 소자의 콘택 플러그 형성방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for forming a contact plug of a semiconductor device, and in particular, by forming a wider upper width of a drain contact hole in a drain contact hole forming process, generation of a seam when forming a drain contact plug is suppressed. The present invention relates to a method for forming a contact plug of a semiconductor device capable of manufacturing a more stable device.

도 1a 내지 도 1e는 종래 기술에 따른 반도체 소자의 콘택 플러그 형성방법을 설명하기 위해 도시한 단면도이다. 1A to 1E are cross-sectional views illustrating a method for forming a contact plug of a semiconductor device according to the prior art.

도 1a를 참조하면, 소자 분리막(미도시), 게이트(미도시), 게이트 스페이서(미도시)등 소정의 패턴이 형성된 반도체 기판(100) 상에 식각 방지막(102) 및 제1 층간 절연막(104)을 순차적으로 형성한다. 그리고 제1 층간 절연막(104) 및 식각 방지막(102)을 식각하여 소오스 콘택홀(미도시)을 형성하고, 형성된 소오스 콘택홀(미도시)에 폴리 실리콘을 매립한 후, CMP(Chemical Mechanical Polishing) 공정을 통해 소오스 콘택 플러그(미도시)를 형성한다. 전체 구조상에 제2 층간 절연막(105), 아모퍼스 카본 마스크(amorphous carbon mask; 106), SiON(107) 및 하부 반사 방지막(Bottom Anti Reflective Coating; 108)을 순차적으로 형성한 후, 상부에 포토 레지스트(109)를 형성한다.Referring to FIG. 1A, an etch stop layer 102 and a first interlayer insulating layer 104 are formed on a semiconductor substrate 100 on which a predetermined pattern such as an isolation layer (not shown), a gate (not shown), a gate spacer (not shown) is formed. ) Are formed sequentially. The first interlayer insulating layer 104 and the etch stop layer 102 are etched to form a source contact hole (not shown), and the polysilicon is embedded in the formed source contact hole (not shown), and then CMP (Chemical Mechanical Polishing) The process forms a source contact plug (not shown). A second interlayer insulating film 105, an amorphous carbon mask 106, a SiON 107 and a bottom anti-reflective coating 108 are sequentially formed on the entire structure, and then a photoresist is formed thereon. 109 is formed.

도 1b를 참조하면, 포토 레지스트(109)를 이용하여 하부 반사 방지막(108), SiON(107) 및 아모퍼스 카본 마스크(106)를 패터닝한 후, 포토 레지스트(109), 하부 반사 방지막(108) 및 SiON(107)을 제거한다. 패터닝된 아모퍼스 카본 마스크(106)를 이용하여 제2 층간 절연막(105) 및 제1 층간 절연막(104)을 순차적으로 식각하여 드레인 콘택홀(110)을 형성한다. 드레인 콘택홀(110)을 형성하기 위한 식각 공정은 하부에 형성된 식각 방지막(102)이 노출되면서 종료된다. 이때, 드레인 콘택홀(110)의 중간 부분에 보잉 프로파일(bowing profile)이 형성된다. 즉 상부폭 이 중간 부분의 폭보다 좁게 형성되어 후속하는 콘택홀 매립 공정에서 오버행(over hang)이 발생하여 심이 발생할 수 있다.Referring to FIG. 1B, after the lower antireflection film 108, the SiON 107, and the amorphous carbon mask 106 are patterned using the photoresist 109, the photoresist 109 and the lower antireflection film 108 are patterned. And SiON 107 is removed. The drain contact hole 110 is formed by sequentially etching the second interlayer insulating film 105 and the first interlayer insulating film 104 using the patterned amorphous carbon mask 106. The etching process for forming the drain contact hole 110 is terminated by exposing the etch stop layer 102 formed below. In this case, a bowing profile is formed in the middle portion of the drain contact hole 110. That is, since the upper width is formed to be narrower than the width of the middle portion, an overhang may occur in a subsequent contact hole filling process, thereby causing seam.

도 1c를 참조하면, 아모퍼스 카본 마스크(106)를 제거한 후 드레인 콘택홀(110)을 포함하는 전체구조 상부에 폴리 실리콘층(112)을 형성하여 드레인 콘택홀(110)을 폴리 실리콘으로 완전히 매립한다. 이때 드레인 콘택홀(110)의 보잉 프로파일로 인하여 드레인 콘택홀(110)의 내부에 심(114)이 발생한다. 이후에 화학 기계적 연마(CMP) 공정이나 에치백(etch back) 공정으로 제2 층간 절연막(105)의 상부의 폴리 실리콘층(112)을 제거하여 콘택 플러그를 형성한다. 이때 콘택 플러그 내부에 형성된 심(114)의 일부가 외부로 드러나게 된다. Referring to FIG. 1C, after removing the amorphous carbon mask 106, a polysilicon layer 112 is formed on the entire structure including the drain contact hole 110 to completely fill the drain contact hole 110 with polysilicon. do. At this time, the seam 114 is generated inside the drain contact hole 110 due to the bowing profile of the drain contact hole 110. Thereafter, a contact plug is formed by removing the polysilicon layer 112 on the second interlayer insulating layer 105 by a chemical mechanical polishing (CMP) process or an etch back process. At this time, a part of the shim 114 formed inside the contact plug is exposed to the outside.

도 1d를 참조하면, 전체 구조상에 타이타늄/타이타늄나이트라이드(Ti/TiN) 등을 이용하여 배리어 금속층(130)을 형성한다. 이때 심(114)을 확대한 도면에 나타난 바와 같이, 심(114) 발생 부위에 배리어 금속층(130)의 형성이 불완전하기 때문에, 심(114)의 갚은 곳에는 배리어 금속층(130)이 형성되지 않는 부분이 발생한다. 이로 인하여 플루오르 계열의 반응가스를 이용하여 텅스텐을 형성하여 도전 물질층(미도시)을 형성하는 후속 공정에서, 심(114) 내부로 유입된 상기 반응가스가 콘택 플러그와 반응한다. 따라서 콘택 플러그가 소실되어 소자의 성능에 악영향을 주고 소자의 신뢰성이 저하되는 문제점이 있다.Referring to FIG. 1D, the barrier metal layer 130 is formed on the entire structure by using titanium / titanium nitride (Ti / TiN). At this time, as shown in the enlarged view of the seam 114, since the formation of the barrier metal layer 130 at the seam 114 generation site is incomplete, the barrier metal layer 130 is not formed at the place where the seam 114 is repaid. Part occurs. As a result, in a subsequent process of forming tungsten using a fluorine-based reaction gas to form a conductive material layer (not shown), the reaction gas introduced into the shim 114 reacts with the contact plug. Therefore, there is a problem in that the contact plug is lost, which adversely affects the performance of the device and reduces the reliability of the device.

상술한 문제점을 해결하기 위해 안출된 본 발명의 목적은, 드레인 콘택 플러그 내부에 폴리 실리콘 물질을 매립할 때 심의 발생을 억제하여 보다 안정적인 소 자를 제조할 수 있는 반도체 소자의 콘택 플러그 형성방법을 제공하는 데 있다.Disclosure of Invention An object of the present invention devised to solve the above problems is to provide a method for forming a contact plug of a semiconductor device capable of manufacturing a more stable element by suppressing generation of seams when embedding a polysilicon material in a drain contact plug. There is.

본 발명의 일 실시예에 따른 반도체 소자의 콘택 플러그 형성방법은, 반도체 기판상에 식각 방지막, 절연막, 하드 마스크를 형성하는 단계와, 상기 하드 마스크, 절연막, 식각 방지막을 순차적으로 식각하여 콘택홀을 형성하는 단계와, 상기 콘택홀의 하부에 보호막을 형성하는 단계와, 상기 콘택홀의 상부가 넓어지도록 상기 보호막보다 높게 돌출된 상기 절연막의 일부를 제거하는 단계와, 상기 콘택홀 내부의 상기 보호막을 제거하는 단계 및 상기 콘택홀 내부에 콘택 플러그를 형성하는 단계를 포함한다.In an embodiment, a method of forming a contact plug in a semiconductor device may include forming an etch stop layer, an insulating layer, and a hard mask on a semiconductor substrate, and sequentially etching the hard mask, insulating layer, and an etch stop layer to form a contact hole. Forming a protective film under the contact hole, removing a portion of the insulating film protruding higher than the protective film so that an upper portion of the contact hole is widened, and removing the protective film inside the contact hole. And forming a contact plug inside the contact hole.

상기에서 스퍼터링 공정을 실시하여 상기 절연막의 일부를 제거할 수 있다.A portion of the insulating film may be removed by the sputtering process.

상기 스퍼터링 공정은 아르곤 가스 또는 아르곤과 산소를 혼합한 가스를 사용할 수 있다.The sputtering process may use argon gas or a gas mixed with argon and oxygen.

상기 스퍼터링 공정을 실시하기 전에 습식 식각 공정을 실시할 수 있다.Before performing the sputtering process, a wet etching process may be performed.

상기 보호막은 반사 방지막으로 형성할 수 있다.The protective film may be formed as an antireflection film.

상기 반사 방지막은 컨포멀(conformal) 타입 또는 플래너(planar) 타입일 수 있다.The anti-reflection film may be a conformal type or a planar type.

상기 콘택홀의 하부에 상기 보호막을 형성하는 단계는, 상기 콘택홀을 포함한 전체 구조상에 300Å∼1500Å 두께로 상기 보호막을 형성하는 단계 및 상기 콘택홀 내부의 상기 보호막을 선택적으로 제거하는 단계를 포함할 수 있다.The forming of the passivation layer under the contact hole may include forming the passivation layer with a thickness of 300 mV to 1500 mV over the entire structure including the contact hole and selectively removing the passivation layer inside the contact hole. have.

상기 콘택홀 내부의 상기 보호막을 선택적으로 제거할 때 단일한 산소가스를 사용하거나, 산소와 아르곤 또는 산소와 헬륨 또는 산소와 질소를 혼합한 혼합가스 중 선택하여 사용할 수 있다.When selectively removing the protective layer inside the contact hole, a single oxygen gas may be used, or oxygen and argon or oxygen and helium or a mixed gas of oxygen and nitrogen may be selected and used.

이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명하면 다음과 같다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 2a 내지 2e는 본 발명의 일 실시예에 따른 반도체 소자의 콘택 플러그 형성방법을 설명하기 위해 순차적으로 도시한 소자의 단면도이다.2A through 2E are cross-sectional views of devices sequentially illustrated to explain a method for forming a contact plug of a semiconductor device according to an embodiment of the present invention.

도 2a에 도시된 바와 같이, 소자 분리막(미도시), 게이트(미도시), 게이트 스페이서(미도시)등 소정의 패턴이 형성된 반도체 기판(200) 상에 식각 방지막(202) 및 제1 층간 절연막(204)을 순차적으로 형성한다. 그리고 제1 층간 절연막(204)과 식각 방지막(202)을 식각하여 소오스 콘택홀(미도시)을 형성한다. 형성된 소오스 콘택홀(미도시)에 폴리 실리콘을 매립한 후, CMP 공정을 통해 소오스 콘택 플러그(미도시)를 형성한다. As shown in FIG. 2A, an etch stop layer 202 and a first interlayer insulating layer are formed on a semiconductor substrate 200 on which a predetermined pattern, such as an isolation layer (not shown), a gate (not shown), a gate spacer (not shown), etc., is formed. 204 are formed sequentially. The first interlayer insulating layer 204 and the etch stop layer 202 are etched to form a source contact hole (not shown). After embedding polysilicon into the formed source contact hole (not shown), a source contact plug (not shown) is formed through a CMP process.

이어서, 전체구조상에 제2 층간 절연막(205), 아모퍼스 카본 마스크(미도시), SiON(미도시) 및 하부 반사 방지막(미도시)을 순차적으로 형성한 후, 상부에 포토 레지스트(미도시)를 형성한다. 포토 레지스트(미도시)를 이용하여 하부 반사 방지막(미도시), SiON(미도시) 및 아모퍼스 카본 마스크(미도시)를 패터닝한 후, 포토 레지스트(미도시), 하부 반사 방지막(미도시) 및 SiON(미도시)을 제거한다. 패터닝된 아모퍼스 카본 마스크(미도시)를 이용하여 제2 층간 절연막(205), 제1 층간 절연막(204) 및 식각 방지막(202)을 순차적으로 식각하여 드레인 콘택홀(210)을 형 성한다. 드레인 콘택홀(210)을 형성하기 위한 식각 공정은 하부에 형성된 식각 방지막(202)이 노출되면서 종료된다. 이때, 드레인 콘택홀(210)의 중간 부분에 보잉 프로파일이 형성된다.Subsequently, a second interlayer insulating film 205, an amorphous carbon mask (not shown), a SiON (not shown), and a lower antireflection film (not shown) are sequentially formed on the entire structure, and then a photoresist (not shown) is formed thereon. To form. After patterning the lower anti-reflection film (not shown), SiON (not shown) and amorphous carbon mask (not shown) using a photo resist (not shown), the photo resist (not shown), the lower anti-reflection film (not shown) And SiON (not shown). A drain contact hole 210 is formed by sequentially etching the second interlayer insulating layer 205, the first interlayer insulating layer 204, and the etch stop layer 202 using a patterned amorphous carbon mask (not shown). The etching process for forming the drain contact hole 210 is terminated by exposing the etch stop layer 202 formed at the bottom. At this time, a boeing profile is formed in the middle portion of the drain contact hole 210.

상기에서, 제2 층간 절연막(206)은 HDP 산화막이나 PE-TEOS막으로 형성할 수 있다. 아모퍼스 카본 마스크(미도시)는 1500Å 내지 4000Å 두께로 형성할 수 있다. SiON(미도시)의 두께는 200Å 내지 500Å 두께로 형성할 수 있다.In the above, the second interlayer insulating film 206 may be formed of an HDP oxide film or a PE-TEOS film. An amorphous carbon mask (not shown) may be formed to a thickness of 1500 kPa to 4000 kPa. The thickness of SiON (not shown) may be formed to a thickness of 200 kPa to 500 kPa.

도 2b를 참조하면, 드레인 콘택홀(210) 하부의 식각 방지막(202)을 제거한 뒤 전체구조 상부면에 300Å∼1500Å의 두께로 보호막(211)을 형성한다. 그러면 드레인 콘택홀(210) 내부는 보호막(211)으로 매립된다. 보호막(211)은 통상적인 반사방지막(Anti Reflective Coating: ARC)을 사용하여 형성할 수 있으며, 컨포멀(conformal) 타입 반사방지막 또는 플래너(planar) 타입 반사방지막 중 어느 하나일 수 있다. 보호막(211)은 후속하는 스퍼터링 공정에서 반응가스가 드레인 콘택홀(210) 하부의 반도체 기판(200)과 직접 접촉하는 것을 방지하는 역할을 한다. Referring to FIG. 2B, after removing the etch stop layer 202 under the drain contact hole 210, the passivation layer 211 may be formed on the upper surface of the entire structure to have a thickness of 300 μm to 1500 μm. The drain contact hole 210 is then buried in the protective film 211. The protective film 211 may be formed using a conventional anti reflective coating (ARC), and may be either a conformal type antireflection film or a planar type antireflection film. The passivation layer 211 prevents the reaction gas from directly contacting the semiconductor substrate 200 under the drain contact hole 210 in a subsequent sputtering process.

이후에, 단일한 산소가스 또는 산소와 아르곤, 산소와 헬륨, 산소와 질소 등을 혼합한 혼합가스를 이용하여, 전체구조 상부면에 있는 보호막(211) 및 드레인 콘택홀(210) 내의 보호막(211)의 일부를 제거한다. 이로써 드레인 콘택홀(210)의 상부 및 드레인 콘택홀(210) 사이의 층간 절연막의 상부가 일부 노출된다. Subsequently, the protective film 211 in the protective film 211 and the drain contact hole 210 on the upper surface of the entire structure using a single oxygen gas or a mixed gas in which oxygen and argon, oxygen and helium, oxygen and nitrogen are mixed. Remove part of). As a result, the upper portion of the interlayer insulating layer between the upper portion of the drain contact hole 210 and the drain contact hole 210 is partially exposed.

상기에서, 보호막(211)를 제거함으로써 전술한 드레인 콘택홀(210) 형성 과정시 발생한 상기 보잉 프로파일이 노출되어야 한다. 이때 드레인 콘택홀(210) 내에서 제거되는 보호막(211)의 두께는 상기 보잉 프로파일이 형성되는 높이 등을 고 려하여 적절하게 변화될 수 있다.In the above, the boeing profile generated during the above-described drain contact hole 210 formation process should be exposed by removing the protective film 211. In this case, the thickness of the protective film 211 removed in the drain contact hole 210 may be appropriately changed in consideration of the height of the boeing profile.

도 2c를 참조하면, 아르곤 스퍼터링(Ar sputtering) 공정을 실시하여, 드레인 콘택홀(210) 사이에서 노출된 제2 층간 절연막(205)의 상부가 일부 식각된다. 이에 따라 드레인 콘택홀(210)의 상부 폭이 좀 더 넓어질 수 있고, 동시에 드레인 콘택홀(210)의 상부의 모서리가 둥글게 형성될 수 있다. 이 때 아르곤 스퍼터링 공정은 아르곤 가스 또는 아르곤과 산소를 혼합한 가스를 사용할 수 있다.Referring to FIG. 2C, an upper portion of the second interlayer insulating layer 205 exposed between the drain contact holes 210 is partially etched by performing an argon sputtering process. Accordingly, the upper width of the drain contact hole 210 may be wider, and at the same time, the upper edge of the drain contact hole 210 may be rounded. At this time, the argon sputtering process may use argon gas or a gas mixed with argon and oxygen.

한편, 상기 스퍼터링 공정을 실시하기 전에 습식 식각 공정을 먼저 실시할 수 있다. 상기 습식 식각 공정을 실시하면 드레인 콘택홀(210) 사이의 제2 층간 절연막(205) 상부가 예비로 식각되기 때문에, 후속하는 스퍼터링 공정에서 더욱 용이하게 제2 층간 절연막(205) 상부를 식각할 수 있다. 상기 습식 식각은 100:1 내지 300:1의 BOE 용액을 사용할 수 있다. Meanwhile, the wet etching process may be performed first before the sputtering process. When the wet etching process is performed, the upper portion of the second interlayer insulating layer 205 between the drain contact holes 210 is preliminarily etched, so that the upper portion of the second interlayer insulating layer 205 may be more easily etched in a subsequent sputtering process. have. The wet etching may use a BOE solution of 100: 1 to 300: 1.

도 2d를 참조하면, 드레인 콘택홀(210) 내에 있는 보호막(211)을 모두 제거하고 전체구조 상부에 폴리 실리콘층(212)을 형성한다. 이 때 드레인 콘택홀(210) 사이의 제2 층간 절연막(205)의 상부 폭이 좀 더 넓어지고 동시에 드레인 콘택홀(210)의 상부의 모서리가 둥글기 때문에 폴리 실리콘층(212)으로 드레인 콘택홀(210)을 매립할 때는 심의 발생이 최대한 억제될 수 있다.Referring to FIG. 2D, all of the passivation layer 211 in the drain contact hole 210 are removed and the polysilicon layer 212 is formed on the entire structure. At this time, since the upper width of the second interlayer insulating layer 205 between the drain contact holes 210 is wider and the corners of the upper part of the drain contact hole 210 are rounded, the drain contact hole (the polysilicon layer 212) is formed. When filling 210, the occurrence of shims can be suppressed as much as possible.

도 2e를 참조하면, 화학 기계적 연마(CMP) 공정이나 에치백(etch back) 공정으로 제2 층간 절연막(205) 상부의 폴리 실리콘층을 제거하여 콘택 플러그(213)를 형성한다. Referring to FIG. 2E, the contact plug 213 is formed by removing the polysilicon layer on the second interlayer insulating layer 205 by a chemical mechanical polishing (CMP) process or an etch back process.

이후에 전체 구조 상부에 식각 방지막(230)과 층간 절연막(231)을 형성한 후 패터닝 공정을 실시하여 층간 절연막(231)과 식각 방지막(230)의 소정 영역을 식각하여 배선 영역을 형성한다. 그리고 전체 구조 상부에 배리어 금속층(232)을 형성하고, 텅스텐층 또는 알루미늄층을 형성하여 상기 배선 영역을 매립한 후 CMP공정을 실시하여 콘택 플러그(231) 상단에 배선(233)을 형성한다.Thereafter, an etch stop layer 230 and an interlayer insulating layer 231 are formed on the entire structure, and then a patterning process is performed to etch predetermined regions of the interlayer insulating layer 231 and the etch stop layer 230 to form a wiring region. A barrier metal layer 232 is formed on the entire structure, a tungsten layer or an aluminum layer is formed to fill the wiring region, and then a CMP process is performed to form the wiring 233 on the contact plug 231.

본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주지하여야 한다. 또한, 본 발명의 기술 분야에서 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.Although the technical spirit of the present invention has been described in detail according to the above-described preferred embodiment, it should be noted that the above-described embodiment is for the purpose of description and not of limitation. In addition, those skilled in the art will understand that various embodiments are possible within the scope of the technical idea of the present invention.

상술한 바와 같이 본 발명에 의하면, 드레인 콘택홀을 형성한 후 드레인 콘택홀 간 층간 절연막 상부의 폭을 넓히고 모서리를 둥글게 형성함으로써 후속하는 콘택 플러그 형성 공정에서 콘택 플러그 내에서 보잉 프로파일로 인하여 발생하는 심의 형성을 억제할 수 있다. 이에 따라 보다 안정적인 소자를 제조할 수 있는 효과가 있다.As described above, according to the present invention, after forming the drain contact hole, the width of the upper part of the interlayer insulating film between the drain contact holes and the corners are rounded, thereby deliberation caused by the bowing profile in the contact plug in the subsequent contact plug forming process. Formation can be suppressed. As a result, a more stable device can be manufactured.

Claims (8)

반도체 기판상에 식각 방지막, 절연막, 하드 마스크를 형성하는 단계;Forming an etch stop layer, an insulating layer, and a hard mask on the semiconductor substrate; 상기 하드 마스크, 절연막, 식각 방지막을 순차적으로 식각하여 콘택홀을 형성하는 단계;Forming a contact hole by sequentially etching the hard mask, the insulating film, and the etch stop layer; 상기 콘택홀의 하부에 보호막을 형성하는 단계;Forming a passivation layer under the contact hole; 상기 콘택홀의 상부가 넓어지도록 상기 보호막보다 높게 돌출된 상기 절연막의 일부를 제거하는 단계;Removing a portion of the insulating layer protruding higher than the passivation layer so that an upper portion of the contact hole is widened; 상기 콘택홀 내부의 상기 보호막을 제거하는 단계; 및Removing the protective layer inside the contact hole; And 상기 콘택홀 내부에 콘택 플러그를 형성하는 단계를 포함하는 반도체 소자의 콘택 플러그 형성방법.And forming a contact plug in the contact hole. 제1항에 있어서,The method of claim 1, 스퍼터링 공정을 실시하여 상기 절연막의 일부를 제거하는 반도체 소자의 콘택 플러그 형성방법.A method of forming a contact plug in a semiconductor device by performing a sputtering process to remove a portion of the insulating film. 제2항에 있어서,The method of claim 2, 상기 스퍼터링 공정은 아르곤 가스 또는 아르곤과 산소를 혼합한 가스를 사 용하는 반도체 소자의 콘택 플러그 형성방법.The sputtering process is a contact plug forming method of a semiconductor device using argon gas or a gas mixed with argon and oxygen. 제2항에 있어서,The method of claim 2, 상기 스퍼터링 공정을 실시하기 전에 습식 식각 공정을 실시하는 반도체 소자의 콘택 플러그 형성방법.And a wet etching process prior to the sputtering process. 제1항에 있어서, The method of claim 1, 상기 보호막은 반사 방지막으로 형성하는 반도체 소자의 콘택 플러그 형성방법.And forming the protective film as an anti-reflection film. 제5항에 있어서, The method of claim 5, 상기 반사 방지막은 컨포멀(conformal) 타입 또는 플래너(planar) 타입인 반도체 소자의 콘택 플러그 형성방법.And the anti-reflection film is a conformal type or a planar type. 제1항에 있어서,The method of claim 1, 상기 콘택홀의 하부에 상기 보호막을 형성하는 단계는,Forming the passivation layer below the contact hole, 상기 콘택홀을 포함한 전체 구조상에 300Å∼1500Å 두께로 상기 보호막을 형성하는 단계;Forming the protective film on the entire structure including the contact hole at a thickness of 300 mW to 1500 mW; 상기 콘택홀 내부의 상기 보호막을 선택적으로 제거하는 단계를 포함하는 반도체 소자의 콘택 플러그 형성방법.And selectively removing the passivation layer in the contact hole. 제7항에 있어서,The method of claim 7, wherein 상기 콘택홀 내부의 상기 보호막을 선택적으로 제거할 때 단일한 산소가스를 사용하거나, 산소와 아르곤 또는 산소와 헬륨 또는 산소와 질소를 혼합한 혼합가스 중 선택하여 사용하는 반도체 소자의 콘택 플러그 형성방법.The method of claim 1, wherein a single oxygen gas is used to selectively remove the passivation layer inside the contact hole, or a mixed gas including oxygen and argon or oxygen and helium or oxygen and nitrogen is used.
KR1020060088650A 2006-09-13 2006-09-13 Method of forming contact plug in a semiconductor device KR20080024371A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060088650A KR20080024371A (en) 2006-09-13 2006-09-13 Method of forming contact plug in a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060088650A KR20080024371A (en) 2006-09-13 2006-09-13 Method of forming contact plug in a semiconductor device

Publications (1)

Publication Number Publication Date
KR20080024371A true KR20080024371A (en) 2008-03-18

Family

ID=39412697

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060088650A KR20080024371A (en) 2006-09-13 2006-09-13 Method of forming contact plug in a semiconductor device

Country Status (1)

Country Link
KR (1) KR20080024371A (en)

Similar Documents

Publication Publication Date Title
KR100433091B1 (en) Method for forming metal line using damascene process
US6465346B2 (en) Conducting line of semiconductor device and manufacturing method thereof using aluminum oxide layer as hard mask
US20050136642A1 (en) Method for fabricating semiconductor device
US7994065B2 (en) Method for fabricating semiconductor device
KR20080024371A (en) Method of forming contact plug in a semiconductor device
KR100835506B1 (en) Manufacturing method of semiconductor device
KR100879745B1 (en) Method of forming contact for semiconductor device
KR20080002487A (en) Method for forming landing plug of semiconductor device
KR20080086692A (en) Method for manufacturing semiconductor device
KR20110012458A (en) Method for fabricating semiconductor device
KR100310823B1 (en) Contact hole formation method of semiconductor device
KR100539447B1 (en) Method of forming a metal line in semiconductor device
KR20080030309A (en) Method of forming contact plug in a flash memory device
KR100910868B1 (en) Method for fabrication of semiconductor device
KR100745058B1 (en) Method for forming self align contact hole of semiconductor device
KR100324330B1 (en) Contact forming method of semiconductor device
KR20110075206A (en) Semiconductor device and method for forming using the same
KR20030002623A (en) a method for manufacturing semiconductor device using damascene
KR100923763B1 (en) Method for fabricating contact hole of semiconductor device
KR100792433B1 (en) Method for manufacturing a semiconductor device
KR20120064841A (en) Method for manufcaturing the semiconductor device
KR100702768B1 (en) Method of manufacturing a semiconductor device
KR101035598B1 (en) Method for fabricating semiconductor devices
KR20090116156A (en) Method for forming contact hole of semiconductor device
KR20070036210A (en) Method for forming bitline contact hole in semiconductor device

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination