KR20080020375A - 박형 패키지 및 이를 이용한 멀티 패키지 - Google Patents

박형 패키지 및 이를 이용한 멀티 패키지 Download PDF

Info

Publication number
KR20080020375A
KR20080020375A KR1020060083794A KR20060083794A KR20080020375A KR 20080020375 A KR20080020375 A KR 20080020375A KR 1020060083794 A KR1020060083794 A KR 1020060083794A KR 20060083794 A KR20060083794 A KR 20060083794A KR 20080020375 A KR20080020375 A KR 20080020375A
Authority
KR
South Korea
Prior art keywords
package
thin
lead frame
semiconductor chip
lead
Prior art date
Application number
KR1020060083794A
Other languages
English (en)
Other versions
KR101096441B1 (ko
Inventor
도은혜
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020060083794A priority Critical patent/KR101096441B1/ko
Publication of KR20080020375A publication Critical patent/KR20080020375A/ko
Application granted granted Critical
Publication of KR101096441B1 publication Critical patent/KR101096441B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 발명은 경박단소하고 전기적인 특성이 우수하며 적층 가능한 박형 패키지(Thin Package)를 제조하고 그를 이용한 멀티 패키지를 개시한다. 개시된 본 발명의 박형 패키지는, 인너리드 및 아우터리드를 포함하고 상기 인너리드가 하프 에칭된 리드프레임; 상기 리드프레임의 하프 에칭된 인너리드에 물리적 및 전기적 연결 부재를 매개로 하여 부착된 반도체 칩; 상기 인너리드를 포함한 반도체 칩의 상면을 봉지하는 몰드부; 상기 몰드부의 외부로 노출된 리드프레임의 아우터리드 하면에 부착된 실장 부재를 포함하여 이루어진다.

Description

박형 패키지 및 이를 이용한 멀티 패키지{THIN PACKAGE AND MULTI PACKAGE USING THE SAME}
도 1은 종래 TSOP을 이용한 멀티 패키지를 도시한 단면도.
도 2는 본 발명의 실시예에 따른 박형 패키지를 도시한 단면도.
도 3a내지 도3f는 본 발명의 실시예에 따른 박형 패키지의 제조 과정을 설명하기 위하여 도시한 단면도.
도 4a 내지 도 4b는 본 발명의 다른 실시예에 따른 멀티 패키지를 설명하기 위하여 도시한 단면도.
* 도면의 주요 부분에 대한 부호의 설명 *
110 : 반도체 칩 120 : 본딩 패드
130 : 도전볼 140 : ACF
160 : 리드프레임 180 : 몰딩부
190 : 도금층 210 : 솔더볼
본 발명은 반도체 패키지에 관한 것으로서, 보다 상세하게는, 경박단소하고 전기적인 특성이 우수하며 적층 가능한 박형 패키지(Thin Package)와 그를 이용한 멀티 패키지에 관한 것이다.
전기·전자 제품이 고성능화되고 전자기기들이 경박단소화됨에 따라 핵심 소자인 패키지의 고밀도, 고실장화가 중요한 문제로 대두되고 있으며, 또한 컴퓨터의 경우 기억 용량의 증가에 따라 대용량의 램(Random Access Memory) 및 플래쉬 메모리(Flash Memory)와 같이 칩의 용량은 증대되지만 패키지는 소형화되는 경향으로 연구되고 있고 한정된 크기의 기판에 더 많은 수의 패키지를 실장하기 위한 여러 가지 기술들이 제안·연구되고 있다.
이러한 패키지의 크기를 줄이기 위해 제안된 방법들은 동일한 기억 용량의 복수개의 칩 또는 패키지가 실장된 멀티 칩 패키지(Multi Chip Package) 또는 멀티 패키지(Multi Package)등이 제안되었다.
이러한 상기 패키지들은 하나의 패키지에 두 개 이상의 반도체 칩 또는 패키지들을 적층시키는 방식을 통해 제조되고 있고, 주로 반도체 칩 및 패키지가 기판 상에 평면적인 배열 방법으로 실장되기 때문에 제작에 한계가 있었다.
이러한 한계를 극복하고 패키지의 크기를 줄이기 위하여 그 두께가 얇으며, 소형의 시스템에 널리 사용되고 있는 TSOP(Thin Small Outline Package)을 이용한 멀티 패키지가 제안되었다.
그러나, 상기 TSOP을 이용한 멀티 패키지 및 다른 멀티 패키지에도 많은 문제점이 대두되고 있는바, 패키지 적층 방법에서 가장 문제가 되는 부분은 두 패키지 간의 접합 계면에서의 신뢰성 문제로서, 솔더 조인트(Solder Joint)의 신뢰성이 우수한 형태는 제조 공정이 복잡하고 제조 비용이 비싼 단점이 있으며, 반대로 제조 과정이 단순한 형태의 경우 솔더 조인트의 신뢰성 문제를 가지고 있다.
도 1은 종래 TSOP을 이용한 멀티 패키지를 도시한 단면도이다.
TSOP은 DDP(Dual Die Package) 기술을 사용한 적층형 패키지로, 도 1을 참조하여, 반도체 칩(1)의 실장 밀도를 높이기 위하여 외부와의 전기적 연결을 이루는 리드프레임(2)의 양면에 반도체 칩(1)이 접착수단(5)을 매개로 물리적으로 부착되어 있고, 반도체 칩(1)의 본딩 패드(미도시)와 리드프레임의 접속 패드(미도시)가 금속 본딩 와이어(3)로 전기적으로 연결되어 있으며, 리드프레임(2)의 타단이 외부로 노출되면서 반도체 칩(1) 등을 보호하는 EMC(Epoxy Molding Compound)로 이루어진 몰딩부(4)로 봉지된 구조를 갖는다.
그리고, TSOP을 이용한 멀티 패키지는 상기 TSOP을 적층하고, 적층된 반도체 패키지에서 몰딩부(4)의 외부로 노출되어 있는 리드프레임(2)간을 전기적으로 연결하여 구성되어 있다.
그러나, 종래 TSOP의 두께는 리드프레임의 두께와 칩의 두께 그리고 몰딩부의 두께를 모두 합한것 만큼의 두께를 가지므로 박형(Thin) 패키지를 제작하는데 한계가 있고, 이러한 TSOP을 이용한 멀티 패키지의 경우 적층시 멀티 패키지의 전체 높이가 높은 문제점이 있고, 패키지들간을 연결하는 솔더 조인트의 신뢰성에 문제가 있다.
따라서, 본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로서, 본 발명은 경박단소하고 전기적으로 우수한 박형 패키지를 제조하고, 박형 패키지를 이용하여 솔더 조인트의 신뢰성을 향상시킨 멀티 패키지를 제조하는데 그 목적이 있다.
상기의 목적을 달성하기 위하여, 본 발명은, 인너리드 및 아우터리드를 포함하고 상기 인너리드가 하프 에칭된 리드프레임; 상기 리드프레임의 하프 에칭된 인너리드에 물리적 및 전기적 연결 부재를 매개로 하여 부착된 반도체 칩; 상기 인너리드를 포함한 반도체 칩의 상면을 봉지하는 몰드부; 상기 몰드부의 외부로 노출된 리드프레임의 아우터리드 하면에 부착된 실장 부재를 제공한다.
(실시예)
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명 하도록 한다.
도 2는 본 발명의 실시예에 따른 박형 패키지를 도시한 단면도이다.
도시된 바와 같이, 인너리드(Inner Lead)와 아우터리드(Outer Lead)를 포함하고 인너리드가 하프 에칭(Half Etching)되어 있는 리드프레임(160)에 얇은 두께로 연마되고 다수의 본딩 패드(120)를 가진 반도체 칩(110)이 이방성 도전 필름(Anisotropic Conductive Film : 이하 "ACF" 이라고 함)(140)을 매개로 하여 하프 에칭된 인너리드 부분에 부착되어 있다. 그리고, 리드프레임(160) 부분 중 반도체 칩(110)과 접착되지 않은 반대면을 포함하여 반도체 칩(110)의 상면에는 몰드부(180)로 봉지되어 있다. 또한, 상기 리드프레임(160) 중 인너리드와 아우터리드 의 일부분이 남도록 리드프레임(160)이 절단(Trim)되어, 인너리드와 접착된 반도체 칩(110)의 후면과 아우터리드의 일부분은 외부로 노출되어 있다. 아울러, 노출되어 있는 아우터리드의 아래 부분에 도금층(190)이 형성되어 있으며, 외부와의 연결수단인 솔더볼(210)이 상기 도금층(190)에 부착되어 있다.
여기서, 상기 연마된 반도체 칩(110)의 두께와 ACF(140)의 두께를 합한 두께는 인너리드의 하프 에칭된 두께와 유사하다.
그리고, 상기 ACF(140)는 열에 의해 경화되는 접착제 외에 그 내부에 미세한 도전볼(130)을 혼합시킨 양면 테이프 상태의 재료로 고온의 압력을 가하면 전기적인 연결을 이루어지는 인너리드의 에칭된 부분과 반도체 칩(110)의 본딩 패드(120) 부분에서 도전볼(130)이 전기적 패스를 형성시키고, 나머지 요철면에서는 접착제가 충진 및 경화되어 반도체 칩(110)과 인너리드 사이를 서로 접착시킨다.
또한, 상기 몰드부(180)는 리드프레임(160)의 인너리드만을 포함한 반도체 칩(110)의 상면을 봉지하도록 형성할 수도 있고, 리드프레임(160)의 인너리드를 포함한 반도체 칩(110)의 상면과 리드프레임(160)의 아우터리드 상면 일부분을 봉지하도록 형성할 수도 있다.
아울러, 열방출 효과를 높이기 위하여 상기 반도체 칩(110)의 후면에 히터 스프레더(Heat Spreader)를 추가하여 구성할 수 있고, 상기 도금층(190)에 부착되는 연결 수단으로 솔더 페이스트(Solder Paste)가 사용될 수도 있다.
본 발명에 따르면, 리드프레임의 인너리드를 두께 방향으로 일정 수준 하프 에칭하고, 하프 에칭된 두께와 유사한 두께를 가지는 연마된 반도체 칩과 이에 부 착된 ACF를 에칭된 면에 부착함으로써 종래 방법에 의해 제조된 패키지에 대비하여 박형 패키지를 구현할 수 있고, 반도체 칩의 후면이 노출되어 있어 열방출 효과를 기대할 수 있다.
이하에서는 본 발명의 실시예에 따른 박형 패키지의 제조 과정을 도 3a 내지 도 3f를 참조하여 설명하도록 한다.
먼저, 도 3a를 참조하면, 박형 패키지를 구현하기 위하여 리드프레임(160)의 인너리드에 포토리소그라피 공정과 에칭 공정을 진행하여 리드프레임(160)중 인너리드의 일정 부분(A)을 습식 식각(Wet etch)하여 하프 에칭한다.
그런 다음. 도 3b에 도시된 바와 같이, 다수의 본딩 패드(120)를 가지면서 본딩 패드(120)가 위치하지 않는 면을 연마하여 얇은 두께를 가지는 반도체 칩(110)을 준비하고, 상기 반도체 칩(110)의 본딩 패드(120)가 위치한 면에 ACF(140)를 부착한다. 이때, 연마된 반도체 칩(110)의 두께와 ACF(140)의 두께를 합한 두께가 인너리드의 하프 에칭된 두께와 유사해야 한다.
이어서, 도 3c에 도시된 바와 같이, 상기 반도체 칩(100)과 부착되지 않은 ACF(140) 면이 위를 향하도록 하여 ACF(140)가 부착된 반도체 칩(110)을 진공 스테이지(Vacuum Stage : 150)에 위치시킨다. 이후, 상기 리드프레임(160)의 인너리드 중 에칭된 면과 ACF(140) 면이 일치하도록 리드프레임(160)의 얼라인(Align)을 맞추고 인너리드 중 에칭된 면과 ACF(140)가 부착된 반도체 칩(110)을 서로 부착시킨다.
여기서, 부착 공정은 압력을 가할 수 있는 장치(170)를 사용하여 ACF(140)가 부착된 반도체 칩(110)이 접착되어 있는 하프 에칭된 인너리드 부분에 적정한 힘을 가하는 것으로, 상기 부착 공정으로 ACF(140)를 매개로 리드프레임(160)과 반도체 칩(110)의 본딩 패드(120)가 전기적으로 연결되고 물리적으로 접착된다.
그런 다음, 도 3d에 도시된 바와 같이, 하프 에칭된 인너리드 부분 중 반도체 칩(110)과 접착되지 않은 인너리드의 반대면을 포함한 반도체 칩의 상면을 봉지하여 몰드부(180)를 형성시킨다. 여기서, 상기 리드프레임(160)에 접착된 반도체 칩(110)의 후면과 에칭되지 않은 리드프레임(160) 부분은 외부로 노출되고, 몰드부(180)는 리드프레임(160)의 인너리드만을 포함한 반도체 칩(110)의 상면을 봉지하도록 형성할 수도 있고, 리드프레임(160)의 인너리드를 포함한 반도체 칩(110)의 상면과 리드프레임(160)의 아우터리드 상면 일부분을 봉지하도록 형성할 수도 있다.
이어서, 도 3e에 도시된 바와 같이, 상기 리드프레임(160)의 인너리드와 아우터리드의 일부분을 남기고 리드프레임(160)을 절단한 후, 주석(Sn)과 창연(Bi)으로 이루어진 용액으로 전해 도금(Electro Plating)을 진행하여 아우터리드의 하부면에 도금층(190)을 형성한다.
마지막으로, 도 2f에 도시된 바와 같이, 상기 도금층(190)에 솔더볼(210)을 부착하여 박형 패키지(200)를 완성한다.
본 발명의 박형 패키지는, 종래 TSOP와 비교하여 리드프레임을 사용하는 것은 동일하나, 리드프레임의 인너리드 부분을 에칭하고 전기적인 패스를 형성하는 최소한의 리드프레임만을 남기고 아우터리드 부분을 제거함으로써 패키지가 경박단 소한 것을 특징으로 한다.
또한, 상기 박형 패키지는 적층이 가능한 구조로, 상기 박형 패키지들을 적층하여 멀티 패키지를 구현하는 것이 가능하다.
도 4a 내지 도 4b는 본 발명의 다른 실시예에 따른 멀티 패키지를 설명하기 위하여 도시한 단면도이다.
본 발명의 다른 실시예에 따른 멀티 패키지는 상기 본 발명의 실시예에서 제조된 박형 패키지(200)를 적어도 둘 이상 적층하여 형성시킨 것으로, 박형 패키지의 적층 수는 반도체 칩의 연마 기술과 리드프레임의 제조 기술에 따라 달라질 수 있다.
도 4a에 도시된 바와 같이, 박형 패키지(200)를 이용한 멀티 패키지는 동일한 구조를 가지는 박형 패키지(200)들을 적어도 둘 이상 적층되어 있고, 각 박형 패키지(200)들의 도금층(190)에 부착된 솔더볼(210)을 매개로 상부에 배치되는 박형 패키지의 아우터리드 하면과 하부에 배치되는 박형 패키지의 아우터리드 상면을 상호 전기적 물리적으로 연결시킨 구조이다.
그리고, 도 4b에 도시된 바와 같이, 멀티 패키지는 적어도 둘 이상의 박형 패키지(200)들이 적층되어 있고, 최하부에 위치한 박형 패키지(200)에만 외부와의 전기적인 연결을 위한 솔더볼(210)이 부착되어 있으며, 나머지 각 박형 패키지(200)들의 도금층(190)에 도포된 솔더로 상부에 배치되는 박형 패키지의 아우터리드 하면과 하부에 배치되는 박형 패키지의 아우터리드 상면을 상호 전기적 물리적으로 연결시킨 구조이다.
여기서, 도 4a 내지 도 4b에서와 같이 박형 패키지를 이용한 멀티 패키지에서 최상부에 적층되어 있는 박형 패키지의 몰드부(180)의 수평 크기는 박형 패키지의 전체 수평 크기와 동일하거나 작게 형성되어 있으며, 나머지 박형 패키지들의 몰드부(180)의 수평 크기는 적층을 위하여 박형 패키지의 전체 수평 크기보다 작게 형성된다.
본 발명에 따른 박형 패키지를 이용한 멀티 패키지는, 멀티 패키지의 구현시 리드프레임 중 절단되지 않고 남아 있는 아우터리드의 노출 부위를 이용하여 박형 패키지를 적층함으로써, 전체 멀티 패키지의 높이를 낮출 수 있고 솔더 조인트의 신뢰성을 높일 수 있다.
이상, 여기에서는 본 발명을 특정 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다.
이상에서와 같이, 본 발명은 얇게 연마된 반도체 칩과 리드프레임간을 ACF를 매개로하여 전기적 물리적으로 연결함으로써 경박단소하고 전기적으로 우수하며 적층 가능한 박형 패키지를 제조할 수 있다.
또한, 리드프레임의 절단된 아우터리드의 노출 부위를 이용하여 패키지 적층을 진행할 수 있어 전체 패키지의 높이를 낮출 수 있고 솔더 조인트의 신뢰성을 향상시킨 멀티 패키지를 제조할 수 있다.

Claims (11)

  1. 인너리드 및 아우터리드를 포함하고 상기 인너리드가 하프 에칭된 리드프레임;
    상기 리드프레임의 하프 에칭된 인너리드에 물리적 및 전기적 연결 부재를 매개로 하여 부착된 반도체 칩;
    상기 인너리드를 포함한 반도체 칩의 상면을 봉지하는 몰드부; 및
    상기 몰드부의 외부로 노출된 리드프레임의 아우터리드 하면에 부착된 실장 부재;를
    포함하는 것을 특징으로 하는 박형 패키지.
  2. 제 1 항에 있어서,
    상기 물리적 및 전기적 연결 부재는 ACF(Anisotropic Conductive Film)인 것을 특징으로 하는 박형 패키지.
  3. 제 1 항에 있어서,
    상기 몰드부는 상기 리드프레임의 인너리드만을 포함한 반도체 칩의 상면을 밀봉하도록 형성된 것을 특징으로 하는 박형 패키지.
  4. 제 1 항에 있어서,
    상기 몰드부는 상기 리드프레임의 인너리드를 포함한 반도체 칩의 상면과 상기 리드프레임의 아우터리드 상면을 밀봉하도록 형성된 것을 특징으로 하는 박형 패키지.
  5. 제 1 항에 있어서,
    상기 리드프레임의 아우터리드 하면과 실장 부재 사이에 개재된 도금층을 더 포함하는 것을 특징으로 하는 박형 패키지.
  6. 제 1 항에 있어서,
    상기 실장 부재는 솔더볼 또는 솔더 페이스트인 것을 특징으로 하는 박형 패키지.
  7. 제 1 항에 있어서,
    상기 몰드부의 후면에 히터 스프레더를 더 포함하는 것을 특징으로 하는 박형 패키지.
  8. 청구항 1의 구성을 갖는 적어도 둘 이상의 박형 패키지들을 전기적 연결 부재를 개재시켜 스택하는 것을 특징으로 하는 멀티 패키지.
  9. 제 8 항에 있어서,
    상기 전기적 연결 부재는 상부에 배치되는 박형 패키지의 아우터리드 하면과 하부에 배치되는 박형 패키지의 아우터리드 상면을 상호 연결시킨 것을 특징으로 하는 멀티 패키지.
  10. 제 8 항에 있어서,
    상기 전기적 연결 부재는 솔더볼 또는 솔더 페이스트인 것을 특징으로 하는 멀티 패키지.
  11. 제 8 항에 있어서,
    상기 스택된 박형 패키지들 중 최상부에 배치된 박형 패키지 몰드부는 박형 패키지의 전체 크기와 동일하거나 작고, 상기 최상부에 배치된 박형 패키지를 제외한 나머지 박형 패키지들 몰드부는 박형 패키지의 전체 크기보다 작은 것을 특징으로 하는 멀티 패키지.
KR1020060083794A 2006-08-31 2006-08-31 박형 패키지 및 이를 이용한 멀티 패키지 KR101096441B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060083794A KR101096441B1 (ko) 2006-08-31 2006-08-31 박형 패키지 및 이를 이용한 멀티 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060083794A KR101096441B1 (ko) 2006-08-31 2006-08-31 박형 패키지 및 이를 이용한 멀티 패키지

Publications (2)

Publication Number Publication Date
KR20080020375A true KR20080020375A (ko) 2008-03-05
KR101096441B1 KR101096441B1 (ko) 2011-12-20

Family

ID=39395405

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060083794A KR101096441B1 (ko) 2006-08-31 2006-08-31 박형 패키지 및 이를 이용한 멀티 패키지

Country Status (1)

Country Link
KR (1) KR101096441B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101647592B1 (ko) 2015-04-02 2016-08-10 앰코 테크놀로지 코리아 주식회사 반도체 패키지

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100559664B1 (ko) 2000-03-25 2006-03-10 앰코 테크놀로지 코리아 주식회사 반도체패키지
TW563232B (en) 2002-08-23 2003-11-21 Via Tech Inc Chip scale package and method of fabricating the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101647592B1 (ko) 2015-04-02 2016-08-10 앰코 테크놀로지 코리아 주식회사 반도체 패키지

Also Published As

Publication number Publication date
KR101096441B1 (ko) 2011-12-20

Similar Documents

Publication Publication Date Title
US7358117B2 (en) Stacked die in die BGA package
KR101076537B1 (ko) 다이 위에 적층된 역전된 패키지를 구비한 멀티 칩 패키지모듈
US6818980B1 (en) Stacked semiconductor package and method of manufacturing the same
US7327020B2 (en) Multi-chip package including at least one semiconductor device enclosed therein
JP5227501B2 (ja) スタックダイパッケージ及びそれを製造する方法
KR101190920B1 (ko) 적층 반도체 패키지 및 그 제조 방법
KR20050119414A (ko) 에지 패드형 반도체 칩의 스택 패키지 및 그 제조방법
US7564123B1 (en) Semiconductor package with fastened leads
US20080237833A1 (en) Multi-chip semiconductor package structure
JP2000031309A (ja) チップスタックパッケ―ジ
TW201123402A (en) Chip-stacked package structure and method for manufacturing the same
US7687920B2 (en) Integrated circuit package-on-package system with central bond wires
US20080237831A1 (en) Multi-chip semiconductor package structure
KR101096441B1 (ko) 박형 패키지 및 이를 이용한 멀티 패키지
KR20140115593A (ko) 반도체패키지 및 이의 제조방법
CN112908984A (zh) 一种带有散热片的ssd堆叠封装结构及其制作方法
KR20120033848A (ko) 적층 반도체 패키지
TWI534978B (zh) 晶片封裝結構
KR20080058013A (ko) 멀티칩 패키지 및 그 제조방법
KR20120033843A (ko) 적층 반도체 패키지 및 그 제조 방법
KR20060071937A (ko) 플렉서블 인쇄회로보드를 갖는 칩 적층 패키지 제조 방법
KR20070069753A (ko) 반도체 칩 스택 패키지 및 그것의 패키징 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee