KR20060071937A - 플렉서블 인쇄회로보드를 갖는 칩 적층 패키지 제조 방법 - Google Patents

플렉서블 인쇄회로보드를 갖는 칩 적층 패키지 제조 방법 Download PDF

Info

Publication number
KR20060071937A
KR20060071937A KR1020040110433A KR20040110433A KR20060071937A KR 20060071937 A KR20060071937 A KR 20060071937A KR 1020040110433 A KR1020040110433 A KR 1020040110433A KR 20040110433 A KR20040110433 A KR 20040110433A KR 20060071937 A KR20060071937 A KR 20060071937A
Authority
KR
South Korea
Prior art keywords
printed circuit
circuit board
flexible printed
package
chip
Prior art date
Application number
KR1020040110433A
Other languages
English (en)
Inventor
엄주일
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020040110433A priority Critical patent/KR20060071937A/ko
Publication of KR20060071937A publication Critical patent/KR20060071937A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5387—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/074—Stacked arrangements of non-apertured devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명에 따른 패키지 제조방법은 중앙 패드를 갖는 칩에 플립칩(FlipChip) 공정으로 범프를 형성한 후 플렉서블 인쇄회로보드 위에 상하 대칭이 되도록 칩을 부착하고, 이렇게 적층된 플렉서블 인쇄회로보드를 범프 또는 도전성 테이프로 패키지용 기판위에 본딩하는 과정으로 이루어진다.
본 발명에 따른 실시예인 칩 적층 패키지 제조 방법은 (a)플렉서블 인쇄회로보드의 상부면과 하부면 각각에 칩들을 상호 대향하여 부착하는 단계; (b)패키지용 기판상에 상기 하부면에 부착된 칩들을 부착시키는 단계; (c)상기 플렉서블 인쇄회로보드상의 범프 또는 도전성 테이프를 상기 플렉서블 인쇄회로보드상의 본딩 패드에 본딩시키는 단계; (d)상기 플렉서블 인쇄회로보드중에서 상기 본딩 패드사이에 위치하는 부분을 절단하는 단계; (e)상기 칩들에 대한 언더필 후 몰딩 처리한 다음, 상기 패키지 기판에 볼을 마운팅하는 단계를 구비한다.

Description

플렉서블 인쇄회로보드를 갖는 칩 적층 패키지 제조 방법{Method for fabricating the chip stack package with flexible PCB}
도 1a는 종래의 일반적인 DDP(Dual Die Package) 패키지 구조를 나타내며, 도 1b는 종래의 일반적인 패키지 스택 패키지의 구조를 나타낸다.
도 2는 본 발명에의 패키지 제조를 위하여 사용되는 기판을 도시한다.
도 3a 내지 도 3e는 본 발명에 따른 패키지의 제조 방법을 설명하는 도면이다.
도 4a, 도 4b는 복수개의 칩을 적층한 구조의 패키지를 도시한다.
도 5는 범프 패드의 일실시예이다.
본 발명은 패키지 적층 구조에 관한 것으로, 보다 상세하게는 플렉서블 인쇄회로보드를 갖는 칩 적층 패키지 제조 방법에 관한 것이다.
전자기기들의 경박단소화 추세에 따라 그의 핵심 소자인 패키지의 고밀도, 고실장화가 중요한 요인으로 대두되고 있으며, 또한 컴퓨터의 경우 기억 용량의 증가에 따른 대용량의 램(Random Access Memory ; RAM) 및 프레쉬 메모리(
Flash Memory)와 같이 칩의 크기는 자연적으로 증대되지만 패키지는 상기의 요건에 따라 소형화되는 경향으로 연구되고 있다.
여기서, 패키지의 크기를 줄이기 위해서 제안되어 온 여러 가지 방안 예를 들면, 복수개의 칩 또는 패키지를 실장된 적층 칩 패키지(Multi Chip Package ; MCP), 적층 칩 모듈(Multi Chip Module ; MCM) 등이 있으며, 주로 반도체 칩
및 패키지가 기판 상에 평면적인 배열 방법으로 실장되기 때문에 이러한 구조는 실제 적용에 한계가 있었다.
이러한 한계를 극복하기 위해서 동일한 기억 용량의 칩을 일체적으로 복수개 적층한 패키지 기술이 제안된 바 있으며, 이것을 통상 적층 칩 패키지(stacked chip package) 또는 칩 적층 패키지라고 통칭된다.
이러한 칩 적층 패키지는 소형 경량화, 고속화, 고기능화라는 전자기기의 요구에 대응하기 위해 새로운 형태가 계속해서 개발되어 종류가 다양해 지고 있으며, 근자에 들어 다변화하는 전자 기기의 용도에 대응하여 반도체 패키지의 적절한 사용이 점점 중요해 지고 있다.
도 1a는 종래의 일반적인 DDP(Dual Die Package) 패키지 구조를 나타내며, 도 1b는 종래의 일반적인 패키지 스택 패키지의 구조를 나타낸다.
주지된 바와같이, 도 1a, 1b에서와 같이, 종래의 경우 와이어를 사용하거나 기판을 사용하여 적층하는 구조를 이용하고 있으나, 상부 및 하부 칩간의 트레이스 길이의 차이로 인하여 칩간의 인터커넥션(interconnection) 특성이 달라지고, 이로 인하여 상부 및 하부 칩간의 동작 특성이 차이가 나는 문제점이 있었다. 더욱이 이러한 문제로 인하여, 종래의 경우에는 전체적으로 패키지의 전기적 특성이 저하되는 결과가 초래되고 있다.
본 발명은 전술한 문제점을 해결하기 위하여, 상부 및 하부 칩간의 동작 특성의 차이를 줄이고 트레이스 길이를 동일하게 할 수 있는 패키지와 그 제조방법을 제공한다.
본 발명에 따른 패키지 제조방법은 중앙 패드를 갖는 칩에 플립칩(FlipChip) 공정으로 범프를 형성한 후 플렉서블 인쇄회로보드 위에 상하 대칭이 되도록 칩을 부착하고, 이렇게 적층된 플렉서블 인쇄회로보드를 범프 또는 도전성 테이프로 패키지용 기판위에 본딩하는 과정으로 이루어진다.
본 발명에 따른 실시예인 칩 적층 패키지 제조 방법은 (a)플렉서블 인쇄회로보드의 상부면과 하부면 각각에 칩들을 상호 대향하여 부착하는 단계; (b)패키지용 기판상에 상기 하부면에 부착된 칩들을 부착시키는 단계; (c)상기 플렉서블 인쇄회로보드상의 범프 또는 도전성 테이프를 상기 플렉서블 인쇄회로보드상의 본딩 패드에 본딩시키는 단계; (d)상기 플렉서블 인쇄회로보드중에서 상기 본딩 패드사이에 위치하는 부분을 절단하는 단계; (e)상기 칩들에 대한 언더필 후 몰딩 처리한 다음, 상기 패키지 기판에 볼을 마운팅하는 단계를 구비한다. 본 발명의 경우, 플립칩 공정에 의하여 상기 플렉서블 인쇄회로보드에 상기 칩들을 부착하는 예를 도시한다. 본 발명에서, 칩들은 칩의 중앙에 일렬로 배열된 패드를 구비하며, 따라서 트레이스 길이가 동일하여 전기적 특성이 유사하다.
(실시예)
이하, 도면을 참조하여 본 발명의 실시예를 구체적으로 설명한다.
도 2는 본 발명에의 패키지 제조를 위하여 사용되는 기판을 도시한다.
도 2의 좌측 도면은 중앙 패드를 갖는 칩의 일예를 도시한다. 이렇게 중앙에 패드를 구비하여야만 트레이스 길이를 동일하게 만들 수 있기 때문이다.
도 2의 우측 도면의 점선은 칩이 위치하는 영역을 나타내며, 중앙에 일렬로 배열된 패드는 칩의 중앙 패드를 나타낸다. 도시된 바와같이, 칩의 각 패드로부터 범프 또는 도전성 테이프가 위치한 곳까지의 트레이스 길이가 동일함을 알 수 있다.
도 3a 내지 도 3e는 본 발명에 따른 패키지의 제조 방법을 설명하는 도면이다.
도 3a는 중앙 패드를 갖는 2 개의 칩을 플립칩 고정으로 플렉서블 인쇄회로보드에 부착하는 방법을 설명하는 도면이다.
인쇄회로보드에 2 개의 칩을 부착하기 위하여, 중앙 패드를 갖는 칩 각각에 플립칩(FlipChip) 공정으로 범프를 형성한다.
그 다음, 플렉서블 인쇄회로보드의 위 아래에 상하 대칭이 되도록 칩을 각각 부착한다.
다음, 도 3b에서와 같이, 칩 부착이 끝난 플렉서블 인쇄회로보드를 패키지용 기판에 부착한다.
다음, 도 3c에서와 같이, 플렉서블 인쇄회로보드에 형성하여 놓은 범프(또는 도전성 테이프)에 열과 압력을 가하여 기판 본딩 패드에 부착되도록 한다. 본딩시, 상호 연결되어 있는 플렉서블 인쇄회로보드를 커팅한다.
다음, 도 3d에서와 같이, 칩에 대하여 언더필 처리한 후에 몰딩 컴파운드로 몰딩한 다음, 볼 마운팅을 한다.
마지막으로, 도 3e에서와 같이, 각각의 제품으로 분리하기 위한 싱귤레이션 작업을 하여 패키지를 완성한다.
도 3a 내지 도 3e에서 설명한 패키지의 경우 도 4a, 도 4b와 같이 복수개의 칩을 적층한 구조의 패키지에도 동일하게 구현할 수 있다. 예컨대, 도 4a에서와 같이, 두 번의 본딩 과정을 거쳐 4 스택 패키지를 구현할 수도 있고, 도 4b와 같이 세번의 본딩을 거쳐 6 스택 패키지를 구현할 수 있다. 당업자는 지금까지의 설명망으로도 도 3a 내지 도 3c를 반복하여 4 스택 또는 6 스택, 8 스택 등의 패키지를 용이하게 구현할 수 있음을 알 것이다.
도 5는 도 4에서 설명한 패키지용 기판과 본딩되는 범프(플렉서블 인쇄회로보드에 형성되어있음)의 부착력을 증대시키기 위하여 범프 패드에 미세한 구멍을 뚫은 상태를 도시한다. 이렇게 함으로써, 플레서블 인쇄회로보드의 범프 패드와 인쇄회로보드의 접착력이 증대시킬 수 있다.
본 발명의 패키지를 구현하는 경우, 플레서블 인쇄회로보드의 상하부면에 동일하게 칩을 부착함으로써 트레이스 길이를 동일하게 할 수 있으며, 이로 인하여 부착된 칩들간의 전기적 특성이 균일화될 수 있다.

Claims (3)

  1. 플렉서블 인쇄회로보드를 갖는 칩 적층 패키지 제조 방법에 있어서,
    (a)플렉서블 인쇄회로보드의 상부면과 하부면 각각에 칩들을 상호 대향하여 부착하는 단계;
    (b)패키지용 기판상에 상기 하부면에 부착된 칩들을 부착시키는 단계;
    (c)상기 플렉서블 인쇄회로보드상의 범프 또는 도전성 테이프를 상기 플렉서블 인쇄회로보드상의 본딩 패드에 본딩시키는 단계;
    (d)상기 플렉서블 인쇄회로보드중에서 상기 본딩 패드사이에 위치하는 부분을 절단하는 단계;
    (e)상기 칩들에 대한 언더필 후 몰딩 처리한 다음, 상기 패키지 기판에 볼을 마운팅하는 단계;를 구비하는 플렉서블 인쇄회로보드를 갖는 칩 적층 패키지 제조 방법.
  2. 제 1 항에 있어서,
    상기 (a) 단계에서, 플립칩 공정에 의하여 상기 플렉서블 인쇄회로보드에 상기 칩들을 부착하는 것을 특징으로 하는 플렉서블 인쇄회로보드를 갖는 칩 적층 패키지 제조 방법.
  3. 제 1 항에 있어서,
    상기 칩들은 중앙에 일렬로 배열된 패드를 구비하는 것을 특징으로 하는 플렉서블 인쇄회로보드를 갖는 칩 적층 패키지 제조 방법.
KR1020040110433A 2004-12-22 2004-12-22 플렉서블 인쇄회로보드를 갖는 칩 적층 패키지 제조 방법 KR20060071937A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040110433A KR20060071937A (ko) 2004-12-22 2004-12-22 플렉서블 인쇄회로보드를 갖는 칩 적층 패키지 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040110433A KR20060071937A (ko) 2004-12-22 2004-12-22 플렉서블 인쇄회로보드를 갖는 칩 적층 패키지 제조 방법

Publications (1)

Publication Number Publication Date
KR20060071937A true KR20060071937A (ko) 2006-06-27

Family

ID=37165253

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040110433A KR20060071937A (ko) 2004-12-22 2004-12-22 플렉서블 인쇄회로보드를 갖는 칩 적층 패키지 제조 방법

Country Status (1)

Country Link
KR (1) KR20060071937A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12002786B2 (en) 2021-05-03 2024-06-04 Samsung Electronics Co., Ltd. Semiconductor package and method of fabricating the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12002786B2 (en) 2021-05-03 2024-06-04 Samsung Electronics Co., Ltd. Semiconductor package and method of fabricating the same

Similar Documents

Publication Publication Date Title
US7332820B2 (en) Stacked die in die BGA package
US7321164B2 (en) Stack structure with semiconductor chip embedded in carrier
US7170158B2 (en) Double-sided circuit board and multi-chip package including such a circuit board and method for manufacture
US8258008B2 (en) Package-on-package system with via z-interconnections and method for manufacturing thereof
KR100480909B1 (ko) 적층 칩 패키지의 제조 방법
KR100621991B1 (ko) 칩 스케일 적층 패키지
US8283767B1 (en) Dual laminate package structure with embedded elements
US7115442B2 (en) Ball grid array package with stacked center pad chips and method for manufacturing the same
JP4808408B2 (ja) マルチチップパッケージ、これに使われる半導体装置及びその製造方法
US7656031B2 (en) Stackable semiconductor package having metal pin within through hole of package
US7829990B1 (en) Stackable semiconductor package including laminate interposer
KR101623880B1 (ko) 반도체 패키지
JP2011101044A (ja) スタックパッケージ及びその製造方法
US8933561B2 (en) Semiconductor device for semiconductor package having through silicon vias of different heights
US20060284298A1 (en) Chip stack package having same length bonding leads
US20080258288A1 (en) Semiconductor device stack package, electronic apparatus including the same, and method of manufacturing the same
CN101465341B (zh) 堆叠式芯片封装结构
KR100650728B1 (ko) 스택 패키지 및 그 제조방법
KR20060071937A (ko) 플렉서블 인쇄회로보드를 갖는 칩 적층 패키지 제조 방법
KR100650049B1 (ko) 멀티 칩 패키지를 이용하는 적층 패키지
KR100668848B1 (ko) 칩 스택 패키지
KR100480908B1 (ko) 적층 칩 패키지의 제조 방법
KR20060074091A (ko) 칩 스택 패키지
KR20060136155A (ko) 칩 스택 패키지
KR20060074714A (ko) 칩 스택 패키지

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination