KR20080020017A - 반도체 소자의 제조 방법 - Google Patents

반도체 소자의 제조 방법 Download PDF

Info

Publication number
KR20080020017A
KR20080020017A KR1020060082720A KR20060082720A KR20080020017A KR 20080020017 A KR20080020017 A KR 20080020017A KR 1020060082720 A KR1020060082720 A KR 1020060082720A KR 20060082720 A KR20060082720 A KR 20060082720A KR 20080020017 A KR20080020017 A KR 20080020017A
Authority
KR
South Korea
Prior art keywords
semiconductor device
manufacturing
temperature
heat treatment
annealing
Prior art date
Application number
KR1020060082720A
Other languages
English (en)
Inventor
장덕기
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020060082720A priority Critical patent/KR20080020017A/ko
Publication of KR20080020017A publication Critical patent/KR20080020017A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Element Separation (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

결함 없는 반도체 소자의 제조 방법이 개시된다.
본 발명의 반도체 소자의 제조 방법은, 기판 상에 도펀트를 이온 주입하고, 이온 주입된 도펀트를 열처리 공정에 의해 드라이브인 시킨다. 이러한 경우, 열처리 공정의 조건은, 700℃~1000℃의 범위의 온도와 20분~40분의 범위의 시간을 갖는다.
따라서 본 발명은 위의 열처리 공정의 조건을 이용하여 웰 영역을 형성함으로써, 스트레스에 의한 결함이 발생되지 않게 되어 신뢰성 높은 소자의 제품을 얻을 수 있다.
반도체 소자, 스트레스, 결함, 열처리 공정, 웰 영역

Description

반도체 소자의 제조 방법{Method of manufacturing semiconductor device}
도 1은 공정 조건별 스플릿에 따른 생산량을 도시한 도면.
본 발명은 반도체 소자에 관한 것으로, 특히 결함 없는 반도체 소자의 제조 방법에 관한 것이다.
반도체 소자의 집적도 향상과 그에 따른 설계 기술이 점차로 발달하여 하나의 반도체 칩에 시스템을 구성하려는 시도가 진행되고 있다. 이와 같은 시스템의 원칩(one-chip)화는 주로 시스템의 주요 기능인 제어기, 메모리 및 기타 저전압에서 동작하는 회로를 하나의 칩으로 통합하는 SOC(System On Chip) 기술로 발전되고 있다. 따라서 반도체 소자에는 수십 V로 동작하는 고전압(high voltage) 트랜지스터와 수 V로 동작하는 로직 트랜지스터에 포함된다.
고전압 트랜지스터와 같은 고전압 소자는 고전압에 견디는 내압을 가져야 하므로, 고온에서 장시간 드라이브 인(drive in) 공정에 의해 기판 상에 웰 영역을 형성하여 준다. 웰 영역을 형성하기 위해 소자를 분리하기 위한 소자 분리막이 먼저 형성되게 된다.
이와 같이, 기판이 고온에서 장시간 노출되는 경우, 고온의 열이 기판 표면의 실리콘 결합에 영향을 주게 되어 결함(sub defect)이 발생하는 문제가 있다. 이러한 고온의 열은 상기 기판에 스트레스로 작용하게 되어 결함을 야기한다.
본 발명은 스트레스에 의한 결함을 제거하여 신뢰성이 높은 반도체 소자를 제조하는 방법을 제공함에 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 실시예에 따르면, 반도체 소자의 제조 방법은, 기판 상에 도펀트를 이온 주입하는 단계; 및 상기 이온 주입된 도펀트를 열처리 공정에 의해 드라이브인 시키는 단계를 포함하고, 상기 열처리 공정의 조건은, 700℃~1000℃의 범위의 온도와 20분~40분의 범위의 시간을 갖는다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명한다.
본 발명은 고전압 소자와 같은 반도체 소자에서 소자 분리막 형성 후 웰 영역 형성 공정에 관한 것이다.
웰 영역 형성 공정 이후의 후속 공정, 즉 드리프트 영역 형성 공정, 게이트 형성 공정, LDD 형성 공정, 스페이서 형성 공정, 불순물 공정 형성 영역 등은 통상 의 공정으로서, 널리 공지된바 더 이상의 설명은 생략한다.
웰 영역 형성 공정은 소자 분리막이 형성된 기판에 소정의 도펀트를 이온 주입공정에 의해 주입한 다음, 고온에서 장시간동안 열처리 공정을 수행하여 주입된 도펀트를 드라이브 인 시켜 안정적인 웰 영역을 형성한다. 상기 열처리 공정은 어닐링(annealing) 공정이나 큐어링(curing) 공정할 수 있다.
이와 같이 고온에서 장시간 동안 기판이 노출되는 경우, 스트레스에 의한 결함이 발생한다고 알려져 있다.
하지만, 아직까지 이러한 스트레스에 의한 결함을 해소하기 위한 열처리 조건이 제시되지 않고 있다.
따라서 본 발명은 스트레스에 의한 결함이 발생되지 않도록 하기 위한 열처리 조건을 제시하고자 한다.
이를 위해 본 발명은 1000℃, 30분에서 어닐링 공정이 수행된 제1 스플릿, 900℃, 30분에서 어닐링 공정이 수행된 제2 스플릿, 800℃, 30분에서 어닐링 공정이 수행된 제3 스플릿에 대해 실험이 수행되었다.
도 1에 도시한 바와 같이, 800℃와 900℃에서는 결함(sub defect)이 발생되지 않았지만, 1000℃에서는 결함이 발생되었다. 이로부터 결함이 발생되지 않기 위해서는 어닐링 공정의 어닐링 온도가 1000℃이하이어야 한다는 것을 알 수 있다. 하지만, 어닐링 온도가 무조건 낮아지는 것도 어닐링 시간이 늘어나는 등의 문제가 발생하므로, 대략 어닐링 공정의 어닐링 온도의 하한은 700℃ 정도로 설정될 수 있다. 따라서 어닐링 공정의 어닐링 온도는 700℃~1000℃의 범위를 갖는 것이 바람직 하다.
이때, 어닐링 시간은 실험에서는 30분 정도로 설정할 때 결함이 발생되지 않았으므로, 20분~40분의 범위를 갖는 것이 바람직하다.
아울러, 결함을 제거하기 위해서는 어닐링 온도와 어닐링 시간이 반비례 관계에 있으므로, 어닐링 온도를 낮추게 되면 어닐링 시간이 늘어나게 되고, 어닐링 온도를 높이게 되면 어닐링 시간이 줄어들게 된다. 하지만, 어닐링 온도를 낮더라도 어닐링 시간을 과도하게 늘리게 되는 경우, 스트레스에 의한 결함 제거에 역효과를 발생시킬 수 있다.
도 1에 도시한 바와 같이, 결함이 없는 온도 범위(700℃~1000℃)에서 결함이 없는 소자의 생산성이 80% 이상으로 증가함을 볼 수 있다.
이상에서 살펴본 바와 같이, 본 발명은 최적의 어닐링 조건을 설정하여 스트레스에 의한 결함을 제거하여 제품의 신뢰성을 향상시킬 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

Claims (3)

  1. 기판 상에 도펀트를 이온 주입하는 단계; 및
    상기 이온 주입된 도펀트를 열처리 공정에 의해 드라이브인 시키는 단계를 포함하고,
    상기 열처리 공정의 조건은, 700℃~1000℃의 범위의 온도와 20분~40분의 범위의 시간인 것을 특징으로 하는 반도체 소자의 제조 방법.
  2. 제1항에 있어서, 상기 드라이브인에 의해 웰 영역이 형성되는 것을 특징으로 하는 반도체 소자의 제조 방법.
  3. 제1항에 있어서, 상기 온도와 상기 시간은 반비례로 증감하는 것을 특징으로 하는 반도체 소자의 제조 방법.
KR1020060082720A 2006-08-30 2006-08-30 반도체 소자의 제조 방법 KR20080020017A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060082720A KR20080020017A (ko) 2006-08-30 2006-08-30 반도체 소자의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060082720A KR20080020017A (ko) 2006-08-30 2006-08-30 반도체 소자의 제조 방법

Publications (1)

Publication Number Publication Date
KR20080020017A true KR20080020017A (ko) 2008-03-05

Family

ID=39395111

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060082720A KR20080020017A (ko) 2006-08-30 2006-08-30 반도체 소자의 제조 방법

Country Status (1)

Country Link
KR (1) KR20080020017A (ko)

Similar Documents

Publication Publication Date Title
US8426266B2 (en) Stress memorization with reduced fringing capacitance based on silicon nitride in MOS semiconductor devices
US20100148270A1 (en) Methods of channel stress engineering and structures formed thereby
US7935593B2 (en) Stress optimization in dual embedded epitaxially grown semiconductor processing
EP0495650A2 (en) Method of fabricating field-effect transistor
US9786755B2 (en) Process for producing, from an SOI and in particular an FDSOI type substrate, transistors having gate oxides of different thicknesses, and corresponding integrated circuit
US20110248342A1 (en) Semiconductor integrated circuit device and method of fabricating the same
US20090280579A1 (en) Method of controlling embedded material/gate proximity
US20120235213A1 (en) Semiconductor structure with a stressed layer in the channel and method for forming the same
US20130095627A1 (en) Methods of Forming Source/Drain Regions on Transistor Devices
US10600640B2 (en) Reduction of surface roughness in epitaxially grown germanium by controlled thermal oxidation
US20130187257A1 (en) Semiconductor device and method for manufacturing the same
CN103811328A (zh) 防止多层外延生长时背面形成多晶颗粒的方法及背封结构
TW200610095A (en) Method for forming isolation layer in semiconductor memory device
KR20080020017A (ko) 반도체 소자의 제조 방법
KR101567738B1 (ko) 반도체 장치의 제조 방법
US20130248961A1 (en) Embedded Flash Memory
KR101217193B1 (ko) 실리사이드 공정 전에 스페이서 제거
US20150243548A1 (en) Control of FET Back-Channel Interface Characteristics
US20130109186A1 (en) Method of forming semiconductor devices using smt
US20140353733A1 (en) Protection of the gate stack encapsulation
KR100760917B1 (ko) 고전압 반도체 소자의 제조방법
US6635584B2 (en) Versatile system for forming uniform wafer surfaces
CN102983173A (zh) 具有槽型结构的应变nmosfet及其制作方法
KR100638044B1 (ko) 구동 전류를 향상시킨 모스 트랜지스터 및 그 형성 방법
KR20050118435A (ko) 트랜지스터의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
E902 Notification of reason for refusal
B601 Maintenance of original decision after re-examination before a trial
J801 Dismissal of trial

Free format text: REJECTION OF TRIAL FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20080414

Effective date: 20081002