KR20080018720A - 박막 트랜지스터 표시판 - Google Patents

박막 트랜지스터 표시판 Download PDF

Info

Publication number
KR20080018720A
KR20080018720A KR1020060081296A KR20060081296A KR20080018720A KR 20080018720 A KR20080018720 A KR 20080018720A KR 1020060081296 A KR1020060081296 A KR 1020060081296A KR 20060081296 A KR20060081296 A KR 20060081296A KR 20080018720 A KR20080018720 A KR 20080018720A
Authority
KR
South Korea
Prior art keywords
lines
guard ring
gate
data
static electricity
Prior art date
Application number
KR1020060081296A
Other languages
English (en)
Inventor
권영근
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060081296A priority Critical patent/KR20080018720A/ko
Publication of KR20080018720A publication Critical patent/KR20080018720A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Power Engineering (AREA)

Abstract

제조 공정에서 발생하는 정전기에 의한 불량을 감소시킬 수 있는 박막 트랜지스터 표시판이 제공된다. 박막 트랜지스터 표시판은, 절연 기판 상에 형성되고, 제1 방향으로 뻗은 다수의 게이트 라인 및 다수의 유지 전극 라인과, 상기 절연 기판 상에 다수의 상기 게이트 라인 및 다수의 상기 유지 전극 라인과 절연되어 교차하도록 형성되고, 제2 방향으로 뻗은 다수의 데이터 라인과, 상기 절연 기판의 외곽을 둘러싸며 형성되고, 다수의 상기 유지 전극 라인과 전기적으로 연결되며, 외부로부터 유입되는 정전기를 다수의 상기 유지 전극 라인을 통해 방전시키는 제1 가드 링을 포함한다.
정전기, 박막 트랜지스터 표시판, 가드 링

Description

박막 트랜지스터 표시판{Thin film transistor substrate}
도 1은 본 발명의 일 실시예에 따른 박막 트랜지스터 표시판의 평면도이다.
도 2는 도 1의 박막 트랜지스터 표시판의 한 화소에 대한 등가 회로도이다.
도 3은 도 1의 박막 트랜지스터 표시판의 A부분의 확대도이다.
도 4는 도 3을 Ⅳ~Ⅳ'의 선으로 자른 단면도이다.
도 5는 도 1의 다른 실시예에 따른 박막 트랜지스터 표시판의 평면도이다.
(도면의 주요부분에 대한 부호의 설명)
100, 101: 박막 트랜지스터 표시판 10: 절연 기판
20: 게이트 구동부 30: 데이터 쇼팅바
35: 데이터 접속 패드 40: 유지 전극 테스트 패드
50: 제1 가드링 55: 절연층
60: 제2 가드 링 70: 게이트 쇼팅바
75: 게이트 접속 패드 CL: 절단선
본 발명은 박막 트랜지스터 표시판에 관한 것으로, 보다 상세하게는 정전기 에 의한 불량을 감소시킬 수 있는 박막 트랜지스터 표시판에 관한 것이다.
근래 들어 액정 표시 장치가 디스플레이 수단으로 각광받고 있다.
액정 표시 장치는 두 표시판 사이에 주입되어 있는 이방성 유전율을 가지는 액정 물질에 전계(electric field)를 인가하고, 이 전계의 세기를 조절하여 표시판에 투과되는 빛의 양을 조절함으로써 원하는 화상 신호를 얻는 표시 장치이다.
액정 표시 장치의 박막 트랜지스터 표시판은 다수의 데이터선, 다수의 게이트선과 교차하는 다수의 게이트선 및 다수의 데이터선과 다수의 게이트선이 교차하는 부분에 형성되며, 게이트선 및 데이터선에 의해 구동되는 박막 트랜지스터를 포함한다.
이러한 박막 트랜지스터 표시판은 수많은 제조 공정을 통해 제작된다. 여기서 박막 트랜지스터 표시판의 제조 공정에서 외부로부터 유입되는 정전기에 의해 정전기 방전(Electrostatic discharge; ESD) 현상이 나타나고, 이로 인해 박막 트랜지스터 표시판의 불량이 발생한다.
따라서 박막 트랜지스터 표시판 제조 공정에서 발생되는 정전기에 의한 불량을 감소시켜 액정 표시 장치의 수율을 높일 필요가 있다.
본 발명이 이루고자 하는 기술적 과제는, 제조 공정에서 발생하는 정전기에 의한 불량을 감소시킬 수 있는 박막 트랜지스터 표시판을 제공하고자 하는 것이다.
본 발명의 기술적 과제는 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 박막 트랜지스터 표시판은, 절연 기판 상에 형성되고, 제1 방향으로 뻗은 다수의 게이트 라인 및 다수의 유지 전극 라인과, 절연 기판 상에 다수의 게이트 라인 및 다수의 유지 전극 라인과 절연되어 교차하도록 형성되고, 제2 방향으로 뻗은 다수의 데이터 라인과, 절연 기판의 외곽을 둘러싸며 형성되고, 다수의 유지 전극 라인과 전기적으로 연결되며, 외부로부터 유입되는 정전기를 다수의 유지 전극 라인을 통해 방전시키는 제1 가드 링을 포함한다.
또한, 상기 기술적 과제를 달성하기 위한 본 발명의 다른 실시예에 따른 박막 트랜지스터 표시판은, 절연 기판 상에 형성되고, 제1 방향으로 뻗은 다수의 게이트 라인 및 다수의 유지 전극 라인과, 절연 기판 상에 다수의 게이트 라인 및 다수의 유지 전극 라인과 절연되어 교차하도록 형성되고, 제2 방향으로 뻗은 다수의 데이터 라인과, 다수의 데이터 라인의 끝단과 연결된 데이터 쇼팅바와, 절연 기판의 외곽을 둘러싸며 형성되고, 데이터 쇼팅바와 절연/중첩되어 소정의 커패시턴스를 형성하며, 외부로부터 유입되는 정전기를 다수의 데이터 라인을 통해 방전시키는 제1 가드 링을 포함한다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하고, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
이하 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명한다.
도 1은 본 발명의 일 실시예에 따른 박막 트랜지스터 표시판의 평면도이고, 도 2는 도 1의 박막 트랜지스터 표시판의 한 화소에 대한 등가 회로도이고, 도 3은 도 1의 박막 트랜지스터 표시판의 A부분의 확대도이고, 도 4는 도 3을 Ⅳ~Ⅳ'의 선으로 자른 단면도이다.
우선 도 1을 참조하면, 박막 트랜지스터 표시판(100)은 절연 기판(10) 상에 형성된 다수의 표시 신호선(G1~GN, D1~DM, SL1~SLN), 표시 신호선(G1~GN, D1~DM, SL1~SLN)에 연결되어 있으며, 매트릭스(matrix) 형태로 배열된 다수의 단위 화소(pixel) 및 절연 기판(10)의 외곽을 둘러싸며 형성된 가드 링(guard ring; 50, 60)을 포함한다.
표시 신호선(G1~GN, D1~DM, SL1~SLN)은 다수의 게이트 라인(G1~GN), 유지 전극 라인(SL1~SLN) 및 데이터 라인(D1~DM)을 포함한다.
여기서 게이트 라인(G1~GN)은 절연 기판(10) 상에 제1 방향, 예를 들어 행방향으로 뻗어 있으며 서로가 거의 평행하고, 데이터 라인(D1~DM)은 제2 방향, 예를 들어 열방향으로 뻗어 있으며 서로가 거의 평행하다.
유지 전극 라인(SL1~SLN)은 게이트 라인(G1~GN)과 동일한 방향으로 뻗어 있으며, 게이트 라인(G1~GN)과 교대로 형성된다. 또한 다수의 유지 전극 라인(SL1~SLN) 끝단은 서로 연결되어 있으며, 이러한 유지 전극 라인(SL1~SLN)은 절연 기판(10) 상에 형성된 유지 전극 테스트 패드(40)와 전기적으로 연결될 수 있다. 여기서 유지 전극 테스트 패드(40)는 절연 기판(10) 상에 적어도 하나 형성될 수 있으며, 이러한 유지 전극 테스트 패드(40)를 통해 외부로부터 소정의 전압을 유지 전극 라인(SL1~SLN)으로 제공할 수 있다. 또한 유지 전극 라인(SL1~SLN)은 가드 링(50)과 연결될 수 있다.
각 단위 화소는 표시 신호선(G1~GN, D1~DM, SL1~SLN)에 연결된 스위칭 소자(Q)와, 이에 연결된 액정 커패시터(Clc) 및 유지 커패시터(Cst)를 포함할 수 있다.
도 2를 참조하면, 박막 트랜지스터 표시판(100)을 구성하는 하나의 화소는 앞서 설명한 바와 같이, 다수의 게이트 라인(G1), 게이트 라인(G1)과 동일한 방향으로 뻗어 있는 유지 전극 라인(SL1), 게이트 라인(G1) 및 유지 전극 라인(SL1)과 교차하는 데이터 라인(D1), 스위칭 소자(Q) 및 화소 전극(PX)을 포함한다.
여기서 스위칭 소자(Q)는 예를 들어 박막 트랜지스터로 구현될 수 있으며, 이러한 박막 트랜지스터는 게이트 라인(G1)에 연결된 제어 단자, 데이터 라인(D1)에 연결된 입력 단자 및 액정 커패시터(Clc) 및 유지 커패시터(Cst)에 연결된 출력 단자를 구비하는 삼단자 소자로 구현될 수 있다.
또한 액정 커패시터(Clc)는 박막 트랜지스터 표시판(100)의 화소 전극(PX)과 컬러 필터 표시판(미도시)의 공통 전극을 두 단자로 하며, 두 전극 사이의 액정층(미도시)는 유전체로서 기능한다.
액정 커패시터(Clc)의 보조 역할을 하는 유지 커패시터(Cst)는 유지 전극 라인(SL1)과 화소 전극(PX)이 절연체를 사이에 두고 서로 중첩되어 형성될 수 있다. 여기서 유지 전극 라인(SL1)에는 공통 전압(Vcom) 등의 정해진 전압이 인가될 수 있으며(독립 배선 방식), 또한 유지 전극 라인(SL1)이 생략되고, 화소 전극(PX)과 전단의 게이트 라인이 절연체를 매개로 중첩되어 유지 커패시터(Cst)를 형성할 수도 있다(전단 게이트 방식).
한편, 색 표시를 구현하기 위해서는 각 단위 화소가 색상을 표시할 수 있도록 하여야 하는데, 이는 화소 전극(PX)에 대응하는 컬러 필터 표시판의 소정 영역에 적색, 녹색, 또는 청색의 컬러 필터를 구비함으로써 가능하다. 여기에서, 컬러 필터는 컬러 필터 표시판의 해당 영역에 형성할 수 있으며, 또한, 박막 트랜지스터 표시판(100)의 화소 전극(PX) 위 또는 아래에 형성할 수도 있다.
다시 도 1을 참조하면, 게이트 라인(G1~GN)의 끝단에는 게이트 라인(G1~GN)에 연결된 게이트 구동부(20)가 위치할 수 있다. 여기서 게이트 구동부(20)는 예를 들어 티씨피(Tape Carrier Package; TCP) 형태로 박막 트랜지스터 표시판(100)에 부착되어 게이트 라인(G1~GN)과 연결될 수 있으며, 절연 기판(10) 상에 회로 형태로 집적되어 게이트 라인(G1~GN)과 연결될 수 있다. 본 실시예에서는 게이트 구동부(20)가 절연 기판(10) 상에 회로 형태로 집적되어 게이트 라인(G1~GN)과 연결되는 예를 들어 설명한다. 또한 여기서 게이트 구동부(20)는 다수의 스위칭 소자로 구성될 수 있으며, 게이트 라인(G1~GN)과 동일 물질로 동일층에 형성될 수 있다.
도 1 및 도 3을 참조하면, 데이터 라인(D1~DM)의 끝단에는 데이터 쇼팅바(30)가 위치할 수 있다. 이러한 데이터 쇼팅바(30)는 박막 트랜지스터 표시판(100)의 배선 형성 과정, 예를 들어 절연 기판(10) 상에 데이터 라인(D1~DM)을 형성하는 과정에서 발생하는 정전기를 차단하기 위해 형성한다. 구체적으로 데이터 쇼팅바(30)는 데이터 접속 패드(35), 예를 들어 데이터 구동부가 접속되는 데이터 접속 패드(35)로부터 연장된 데이터 라인(D1~DM)의 연장부와 연결되어 있으며, 절연 기판(10)에 행방향, 예를 들어 게이트 라인(G1~GN)과 실질적으로 나란하도록 형성될 수 있다. 또한 데이터 쇼팅바(30)는 데이터 라인(D1~DM)과 동일 물질로 동일층에 형성될 수 있으며, 이러한 데이터 쇼팅바(30)에 의해 박막 트랜지스터 표시판(100) 내에 발생하는 정전기를 다수의 데이터 라인(D1~DM)을 통해 방전시킬 수 있다. 여기서 데이터 구동부는 티씨피(TCP) 형태로 박막 트랜지스터 표시판(100)에 부착되어 다수의 데이터 라인(D1~DM)과 연결될 수 있다.
가드 링(50, 60)은 절연 기판(10)의 외곽에 형성되어 위치할 수 있다. 이러한 가드 링(50, 60)은 박막 트랜지스터 표시판(100)의 제조 공정에서 발생하는 정전기의 유입을 차단하는 역할을 한다.
또한 가드 링(50, 60)은 이중 구조로 형성될 수 있다. 구체적으로 가드 링(50, 60)은 제1 가드 링(50) 및 제2 가드 링(60)을 포함할 수 있다.
제1 가드 링(50)은 절연 기판(10)의 외곽을 둘러싸며 형성된다. 이러한 제1 가드 링(50)은 유지 전극 라인(SL1~SLN)과 전기적으로 연결될 수 있다. 구체적으로 제1 가드 링(50)은 유지 전극 테스트 패드(40)와 전기적으로 연결되어 박막 트랜지스터 표시판(100)의 제조 공정에서 외부로부터 유입되는 정전기를 절연 기판(10) 상에 형성된 다수의 유지 전극 라인(SL1~SLN)을 통해 방전시킬 수 있다.
또한 제1 가드 링(50)은 데이터 쇼팅바(30)와 중첩되어 형성될 수 있다. 도 3 및 도 4를 참조하면, 데이터 쇼팅바(30)는 앞서 설명한 바와 같이, 데이터 접속 패드(35)로부터 연장된 데이터 라인(D1~DM)과 연결되어 있으며, 제1 가드 링(50)은 이러한 데이터 쇼팅바(30)와 중첩되어 형성된다. 여기서 제1 가드 링(50)과 데이터 쇼팅바(30) 사이에는 절연층(55)이 형성되어 있으며, 이에 따라 제1 가드 링(50)과 데이터 쇼팅바(30)는 소정의 커패시턴스(capacitance)를 형성할 수 있다. 이러한 커패시턴스는 외부로부터 유입된 정전기에 의해 정전 파괴 현상이 발생하여 데이터 쇼팅바(30)와 제1 가드 링(50) 사이의 절연층(55)이 파괴됨으로써 데이터 쇼팅바(30)와 제1 가드 링(50)이 쇼트(short)될 경우, 절연 기판(10) 상에 형성된 다수의 데이터 라인(D1~DM)을 통해 유입된 정전기를 방전시킬 수 있도록 한다. 이러한 제1 가드 링(50)은 대략 100~150㎛의 폭으로 형성될 수 있으며, 게이트 라인(G1~GN)과 동일 물질로 동일층에 형성될 수 있다.
제2 가드 링(60)은 제1 가드 링(50)의 외곽에 형성되며, 절연 기판(10) 상에 폐루프를 형성한다. 도 1 및 도 3을 참조하면, 제2 가드 링(60)은 절연 기판(10) 상에 제1 가드 링(50)보다 외곽에 형성된다. 이러한 제2 가드 링(60)은 제1 가드 링(50)보다 큰 폭으로 형성될 수 있으며, 이때 제2 가드 링(60)은 대략 300~400㎛의 폭으로 형성될 수 있다. 또한 제2 가드 링(60)은 게이트 라인(G1~GN)과 동일 물질로 동일층에 형성될 수 있다.
이상에서 이중 구조의 가드 링을 구비하며, 적어도 하나의 가드 링이 박막 트랜지스터 표시판에 형성된 다수의 배선과 연결된 구조를 가지는 박막 트랜지스터 표시판에 대해 설명하였다. 상술한 박막 트랜지스터 표시판은 제조 공정에서 발생 또는 유입되는 정전기를 박막 트랜지스터 표시판 전체로 방전시켜 정전기에 의한 배선의 오픈/쇼트를 방지할 수 있으며, 정전 파괴 현상에 의한 불량을 감소시킬 수 있다. 또한 상술한 박막 트랜지스터 표시판은 제조 공정 후에 절단선(CL)을 기준으 로 컷팅되어 상기의 데이터 쇼팅바, 제1 및 제2 가드 링 및 유지 전극 테스트 패드 등을 제거하게 된다.
이하 도 5를 참조하여 본 발명의 다른 실시예에 따른 박막 트랜지스터 표시판에 대해 설명한다. 설명의 편의를 위하여 도 1 내지 도 3에 도시된 각 부재와 동일 기능을 갖는 부재는 동일 부호로 나타내고 따라서 그 설명은 생략한다. 도 5는 도 1의 다른 실시예에 따른 박막 트랜지스터 표시판의 평면도이다.
도 5를 참조하면, 박막 트랜지스터 표시판(101)은 앞서 설명한 바와 같이, 절연 기판(10) 상에 형성된 다수의 게이트 라인(G1~GN), 데이터 라인(D1~DM), 유지 전극 라인(SL1~SLN)과, 매트릭스(matrix) 형태로 배열된 다수의 단위 화소(pixel)와, 데이터 라인(D1~DM)의 끝단과 연결된 데이터 쇼팅바(30)와, 절연 기판(10)의 외곽을 둘러싸며 형성된 제1 및 제2 가드 링(60)을 포함하며, 게이트 라인(G1~GN)의 끝단과 연결된 게이트 쇼팅바(70)를 더 포함한다.
여기서 게이트 쇼팅바(70)는 데이터 쇼팅바(30)와 마찬가지로 박막 트랜지스터 표시판(101)의 배선 형성 과정, 예를 들어 절연 기판(10) 상에 게이트 라인(G1~GN)을 형성하는 과정에서 방생하는 정전기를 차단하기 위해 형성된다. 구체적으로 게이트 쇼팅바(70)는 게이트 접속 패드(75), 예를 들어 게이트 구동부가 접속되는 게이트 접속 패드(75)로부터 연장된 게이트 라인(G1~GN)의 연장부와 연결되어 있으며, 절연 기판(10)에 열방향, 예를 들어 데이터 라인(D1~DM)과 실질적으로 나란 하도록 형성될 수 있다. 또한 게이트 쇼팅바(70)는 게이트 라인(G1~GN)과 동일 물질로 동일층에 형성될 수 있으며, 이러한 게이트 쇼팅바(70)에 의해 박막 트랜지스터 표시판(101) 내에 발생하는 정전기를 다수의 게이트 라인(G1~GN)을 통해 방전시킬 수 있다. 여기서 게이트 구동부는 티씨피(TCP) 형태로 박막 트랜지스터 표시판(101)에 부착되어 다수의 게이트 라인(G1~GN)과 연결될 수 있다.
제1 가드 링(50)은 앞서 설명한 바와 같이, 절연 기판(10)의 외곽을 둘러싸며 형성될 수 있다. 이러한 제1 가드 링(50)은 유지 전극 라인(SL1~SLN)과 연결된 유지 전극 테스트 패드(40)와 전기적으로 연결되며, 데이터 쇼팅바(30)와 절연/중첩된다. 또한 제1 가드 링(50)은 게이트 쇼팅바(70)와 전기적으로 연결될 수 있다. 이에 따라 박막 트랜지스터 표시판(101)의 제조 공정에서 외부로부터 유입되는 정전기를 절연 기판(10) 상에 형성된 다수의 게이트 라인(G1~GN)을 통해 방전시킬 수 있다.
이러한 박막 트랜지스터 표시판(101)은 앞서 설명한 바와 같이, 제조 공정 후 절단선(CL)을 기준으로 컷팅되어 상기의 게이트 쇼팅바, 데이터 쇼팅바, 제1 및 제2 가드 링 및 유지 전극 테스트 패드 등을 제거하게 된다.
이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
상술한 바와 같이 본 발명에 따른 박막 트랜지스터 표시판에 의하면, 제조 공정에서 발생하는 정전기의 유입을 방지하기 위해 이중으로 가드 링을 형성하되, 적어도 하나의 가드 링은 정전기를 박막 트랜지스터 표시판 전체로 방전시킬 수 있도록 하여 정전기에 의한 불량을 감소시킬 수 있다.

Claims (11)

  1. 절연 기판 상에 형성되고, 제1 방향으로 뻗은 다수의 게이트 라인 및 다수의 유지 전극 라인;
    상기 절연 기판 상에 다수의 상기 게이트 라인 및 다수의 상기 유지 전극 라인과 절연되어 교차하도록 형성되고, 제2 방향으로 뻗은 다수의 데이터 라인; 및
    상기 절연 기판의 외곽을 둘러싸며 형성되고, 다수의 상기 유지 전극 라인과 전기적으로 연결되며, 외부로부터 유입되는 정전기를 다수의 상기 유지 전극 라인을 통해 방전시키는 제1 가드 링을 포함하는 박막 트랜지스터 표시판.
  2. 제1 항에 있어서,
    상기 절연 기판 상에 형성되며, 다수의 상기 유지 전극 라인과 전기적으로 연결된 적어도 하나의 유지 전극 테스트 패드를 더 포함하며,
    상기 제1 가드 링은 상기 유지 전극 테스트 패드를 통하여 다수의 상기 유지 전극 라인과 전기적으로 연결되는 박막 트랜지스터 표시판.
  3. 제1 항에 있어서,
    다수의 상기 데이터 라인의 끝단과 연결된 데이터 쇼팅바(shorting bar)를 더 포함하며,
    상기 제1 가드 링은 상기 데이터 쇼팅바와 절연/중첩되어 소정의 커패시턴스 를 형성하며, 외부로부터 유입되는 정전기를 다수의 상기 데이터 라인을 통해 방전시키는 박막 트랜지스터 표시판.
  4. 제1 항에 있어서,
    다수의 상기 게이트 라인의 끝단과 연결된 게이트 쇼팅바를 더 포함하며,
    상기 제1 가드 링은 상기 게이트 쇼팅바와 전기적으로 연결되어 외부로부터 유입되는 정전기를 다수의 상기 게이트 라인을 통해 방전시키는 박막 트랜지스터 표시판.
  5. 제1 항에 있어서,
    상기 제1 가드 링의 폭은 대략 100~150㎛인 박막 트랜지스터 표시판.
  6. 제1 항에 있어서,
    상기 제1 가드 링은 상기 게이트 라인과 동일 층에 동일 물질로 형성되는 박막 트랜지스터 표시판.
  7. 제1 항에 있어서,
    상기 절연 기판 상에 상기 제1 가드 링의 외측으로 폐루프를 형성하며, 외부로부터 유입되는 정전기를 차단하는 제2 가드 링을 더 포함하는 박막 트랜지스터 표시판.
  8. 제7 항에 있어서,
    상기 제2 가드 링은 상기 제1 가드 링보다 큰 폭으로 형성되는 박막 트랜지스터 표시판.
  9. 절연 기판 상에 형성되고, 제1 방향으로 뻗은 다수의 게이트 라인 및 다수의 유지 전극 라인;
    상기 절연 기판 상에 다수의 상기 게이트 라인 및 다수의 상기 유지 전극 라인과 절연되어 교차하도록 형성되고, 제2 방향으로 뻗은 다수의 데이터 라인;
    다수의 상기 데이터 라인의 끝단과 연결된 데이터 쇼팅바; 및
    상기 절연 기판의 외곽을 둘러싸며 형성되고, 상기 데이터 쇼팅바와 절연/중첩되어 소정의 커패시턴스를 형성하며, 외부로부터 유입되는 정전기를 다수의 상기 데이터 라인을 통해 방전시키는 제1 가드 링을 포함하는 박막 트랜지스터 표시판.
  10. 제9 항에 있어서,
    다수의 상기 게이트 라인의 끝단과 연결된 게이트 쇼팅바를 더 포함하며,
    상기 제1 가드 링은 상기 게이트 쇼팅바와 전기적으로 연결되어 외부로부터 유입되는 정전기를 다수의 상기 게이트 라인을 통해 방전시키는 박막 트랜지스터 표시판.
  11. 제9 항에 있어서,
    상기 절연 기판 상에 상기 제1 가드 링의 외측으로 폐루프를 형성하며, 상기 제1 가드 링보다 큰 폭으로 형성되는 제2 가드 링을 더 포함하고,
    상기 제2 가드 링은 외부로부터 유입되는 정전기를 차단하는 박막 트랜지스터 표시판.
KR1020060081296A 2006-08-25 2006-08-25 박막 트랜지스터 표시판 KR20080018720A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060081296A KR20080018720A (ko) 2006-08-25 2006-08-25 박막 트랜지스터 표시판

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060081296A KR20080018720A (ko) 2006-08-25 2006-08-25 박막 트랜지스터 표시판

Publications (1)

Publication Number Publication Date
KR20080018720A true KR20080018720A (ko) 2008-02-28

Family

ID=39385702

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060081296A KR20080018720A (ko) 2006-08-25 2006-08-25 박막 트랜지스터 표시판

Country Status (1)

Country Link
KR (1) KR20080018720A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9389452B2 (en) 2013-03-04 2016-07-12 Samsung Display Co., Ltd. Electrostatic member in forming touch display apparatus and method of manufacturing the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9389452B2 (en) 2013-03-04 2016-07-12 Samsung Display Co., Ltd. Electrostatic member in forming touch display apparatus and method of manufacturing the same

Similar Documents

Publication Publication Date Title
US7675600B2 (en) Liquid crystal display panel and liquid crystal display apparatus having the same
KR102381850B1 (ko) 표시장치
US6587160B2 (en) Liquid crystal displays
KR0161050B1 (ko) 박막 트랜지스터 보호 회로와 이것을 이용한 표시 장치
KR100355966B1 (ko) 표시 패널
EP2797069B1 (en) Active matrix substrate, display device, method for inspecting the active matrix substrate, and method for inspecting the display device
US8003988B2 (en) Thin film transistor array panel and method for manufacturing the same
KR20170039001A (ko) 인셀 터치 방식 표시장치
WO2006064789A1 (ja) 液晶表示装置および液晶表示装置の欠陥修正方法
US8730417B2 (en) Liquid crystal display device and method of fabricating the same
JP2006030627A (ja) 表示装置用基板及びそれを用いた液晶表示装置
US8885125B2 (en) LCD including a color filter substrate with first and second electrode lines corresponding to a black matrix
KR20040062161A (ko) 다수의 어레이셀을 포함하는 표시장치용 기판 및 이의제조방법
CN102473368A (zh) 有源矩阵基板和有源矩阵型显示装置
US8164699B2 (en) Display panel and method thereof
CN107577099A (zh) 阵列基板、液晶显示面板及液晶显示装置
JP2016114680A (ja) アレイ基板およびそれを用いた表示装置
CN103293751A (zh) 一种液晶显示器的彩膜基板及其制造方法
JP2012226156A (ja) 液晶表示装置およびマザー基板
KR101784445B1 (ko) 액정표시장치용 어레이 기판
KR20080018720A (ko) 박막 트랜지스터 표시판
CN107300813B (zh) 阵列基板及液晶显示面板
JPH11282386A (ja) アクティブマトリクス基板装置の製造方法及び該アクティブマトリクス基板装置並びにこれを備えた電気光学パネル
CN100498491C (zh) 液晶显示器及其薄膜晶体管阵列基板
US8792063B2 (en) Array substrate, liquid crystal display device and methods for manufacturing and repairing the array substrate

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination