KR20080018272A - 망간 도핑된 바륨 티타네이트 박막 조성물, 커패시터, 및그의 제조 방법 - Google Patents

망간 도핑된 바륨 티타네이트 박막 조성물, 커패시터, 및그의 제조 방법 Download PDF

Info

Publication number
KR20080018272A
KR20080018272A KR1020087001432A KR20087001432A KR20080018272A KR 20080018272 A KR20080018272 A KR 20080018272A KR 1020087001432 A KR1020087001432 A KR 1020087001432A KR 20087001432 A KR20087001432 A KR 20087001432A KR 20080018272 A KR20080018272 A KR 20080018272A
Authority
KR
South Korea
Prior art keywords
dielectric
barium
capacitor
barium titanate
thin film
Prior art date
Application number
KR1020087001432A
Other languages
English (en)
Other versions
KR100949254B1 (ko
Inventor
윌리엄 제이. 볼랜드
이언 버언
존 프레드릭 이레펠드
존-폴 마리아
세기 서
Original Assignee
이 아이 듀폰 디 네모아 앤드 캄파니
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이 아이 듀폰 디 네모아 앤드 캄파니 filed Critical 이 아이 듀폰 디 네모아 앤드 캄파니
Publication of KR20080018272A publication Critical patent/KR20080018272A/ko
Application granted granted Critical
Publication of KR100949254B1 publication Critical patent/KR100949254B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01G—COMPOUNDS CONTAINING METALS NOT COVERED BY SUBCLASSES C01D OR C01F
    • C01G23/00—Compounds of titanium
    • C01G23/003—Titanates
    • C01G23/006—Alkaline earth titanates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/10—Metal-oxide dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/33—Thin- or thick-film capacitors 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02197—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides the material having a perovskite structure, e.g. BaTiO3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31691—Inorganic layers composed of oxides or glassy oxides or oxide based glass with perovskite structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01P—INDEXING SCHEME RELATING TO STRUCTURAL AND PHYSICAL ASPECTS OF SOLID INORGANIC COMPOUNDS
    • C01P2004/00—Particle morphology
    • C01P2004/80—Particles consisting of a mixture of two or more inorganic phases
    • C01P2004/82—Particles consisting of a mixture of two or more inorganic phases two phases having the same anion, e.g. both oxidic phases
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01P—INDEXING SCHEME RELATING TO STRUCTURAL AND PHYSICAL ASPECTS OF SOLID INORGANIC COMPOUNDS
    • C01P2006/00—Physical properties of inorganic compounds
    • C01P2006/40—Electric properties
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0175—Inorganic, non-metallic layer, e.g. resist or dielectric for printed capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0179—Thin film deposited insulating layer, e.g. inorganic layer for printed capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/43—Electric condenser making
    • Y10T29/435—Solid dielectric type
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y10T428/31678—Of metal

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • General Life Sciences & Earth Sciences (AREA)
  • Geology (AREA)
  • Environmental & Geological Engineering (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Compositions Of Oxide Ceramics (AREA)
  • Inorganic Insulating Materials (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

본 발명은 커패시터용 유전체 박막 조성물에 관한 것으로서, 본 조성물은 (2) 유기 매체에 용해된 (1) (a) 바륨 티타네이트, (b) 소성 동안 바륨 티타네이트를 형성할 수 있는 임의의 조성물, 및 (c) 그의 혼합물에서 선택되는 1종 이상의 바륨/티타늄-함유물을 포함하며 0.002 내지 0.05 원자%의 망간-함유 첨가제로 도핑된다.
유전체 박막 조성물, 바륨 티타네이트, 바륨/티타늄-함유물, 망간-함유 첨가제, 커패시터

Description

망간 도핑된 바륨 티타네이트 박막 조성물, 커패시터, 및 그의 제조 방법{MANGANESE DOPED BARIUM TITANATE THIN FILM COMPOSITIONS, CAPACITORS, AND METHODS OF MAKING THEREOF}
본 발명은 박막 커패시터, 보다 구체적으로는 인쇄 회로 기판 (PWB)에 내장되어 인쇄 회로 기판 패키지 상에 실장되는 집적 회로 다이(die)에 대한 디커플링 및 전압 제어를 위한 커패시턴스를 제공할 수 있는, 구리 호일 상에 형성된 박막 커패시터에 관한 것이다.
집적 회로 (IC)를 포함하는 반도체 장치가 더 높은 주파수, 더 빠른 데이터 속도 및 더 낮은 전압에서 작동함에 따라, 전력 및 접지 (귀환) 라인에서의 노이즈, 및 보다 빠른 회로 스위칭을 제공하기에 충분한 전류의 공급은 더욱 중요한 문제가 되고 있으며, 전력 분배 시스템에서의 낮은 임피던스를 요구하고 있다. IC에 저 노이즈의 안정한 전력을 공급하기 위해, 통상적인 회로의 임피던스는 병렬로 상호연결된 추가적 표면 실장 기술 (SMT) 커패시터를 사용함으로써 감소된다. 더 높은 작동 주파수 (더 빠른 IC 스위칭 속도)는 IC에 대한 전압 응답 시간이 더 빨라야 한다는 것을 의미한다. 더 낮은 작동 전압은 허용가능한 전압 변동 (리플) 및 노이즈가 더 적을 것을 요구한다. 예를 들어, 마이크로프로세서 IC가 스위칭되어 작동을 개시할 때, 이는 스위칭 회로를 지원할 전력을 요청한다. 전압 공급에 대한 응답 시간이 지나치게 느린 경우, 마이크로프로세서는 허용가능한 리플 전압 및 노이즈 한계를 넘어서는 전압 강하 또는 전력 저하(power droop)를 받게 될 것이며, IC는 잘못된 게이트를 트리거(trigger)할 것이다. 또한, IC 전력이 상승함에 따라, 느린 응답 시간은 전력 오버슈트(overshoot)를 초래할 것이다. 전력 저하 및 오버슈트는 커패시터가 적절한 응답 시간 안에 전력을 제공하거나 흡수할 수 있도록 IC에 충분히 가까운 커패시터를 사용함으로써, 허용가능한 한도 내로 조절되어야 한다. 이러한 전력 저하 및 오버슈트는 적절한 응답 시간 안에 전력을 제공하거나 흡수하는 커패시터를 사용함으로써 허용가능한 한도 내로 유지된다.
디커플링 및 전력 저하 또는 오버슈트의 완화를 위한 커패시터는 통상적으로 가능한한 IC에 가깝게 위치시켜 그 성능을 향상시킨다. 통상적인 디자인은 커패시터를 IC 둘레에 군집하여 인쇄 회로 기판 (PWB) 상에 표면 실장시킨 것이었다. 이 경우, 다수개의 커패시터는 인덕턴스에 연결되는 복잡한 전기 라우팅(routing)을 필요로 한다. 주파수가 높아지고 작동 전압이 계속 강하하게 되면서, 전력이 증가하고 점점 더 낮은 인덕턴스 수준에서 더 높은 커패시턴스가 공급되어야 한다. 해법은 그 위에 IC가 실장된 PWB 패키지에 고 커패시턴스 밀도의 박막 세라믹 커패시터를 도입하는 것이다. IC 바로 아래에 있는 단일 층 세라믹 커패시터는 인던턱스를 가능한 한 최소한으로 감소시키고, 고 커패시턴스 밀도는 IC 요건을 충족시키는 커패시턴스를 제공한다. 이러한 PWB 내의 커패시터는 현저하게 빠른 응답 시간 및 더 낮은 인덕턴스로 커패시턴스를 제공할 수 있다.
인쇄 회로 기판에 세라믹 커패시터 막을 내장시킨다는 개념은 공지되어 있다. 커패시터는 처음에 금속 호일 상에 커패시터 유전체 물질을 침착시키고, 승온에서 어닐링시켜 호일 상에 형성된다. 상부 전극이 유전체 상에 형성되어 소성된 호일 상 커패시터 구조를 형성한다. 그 후, 호일을 유기 적층 구조체에 결합시켜 커패시터가 패널에 내장되어 있는 내부 층 패널을 생성시킨다. 그 후에 이들 내부 층 패널을 적층하고 상호연결 회로로 연결시키면, 패널 스택(stack)은 다층 인쇄 회로 기판을 형성한다.
고 커패시턴스 밀도의 커패시터는 높은 유전율 또는 유전 상수(K)를 가지는 유전체 및 얇은 유전체를 사용하여 달성될 수 있다. 높은 유전 상수는 강유전성 세라믹에서 널리 알려져 있다. 높은 유전 상수를 가지는 강유전성 유전체 물질에는 일반식 ABO3 (A 자리 및 B 자리는 1종 이상의 상이한 금속이 차지할 수 있음)의 페로브스카이트(perovskite)가 포함된다. 예를 들어, 높은 K는 결정질 바륨 티타네이트 (BT), 납 지르코네이트 티타네이트 (PZT), 납 란탄 지르코네이트 티타네이트 (PLZT), 납 마그네슘 니오베이트 (PMN) 및 바륨 스트론튬 티타네이트 (BST)로 실현되며, 이들 물질은 표면 실장 부품 장치에서 통상 사용된다. 바륨 티타네이트를 기재로 하는 조성물이 높은 유전 상수를 가지며, 납을 함유하지 않으므로 특히 유용하다.
두께가 1 미크론 미만인 박막 커패시터 유전체가 잘 알려져 있다. 박막은 스퍼터링, 레이저 융삭, 화학 증착 및 화학 용액 침착에 의해 기판에 침착될 수 있 다. 초기 침착물은 침착 조건에 따라 비정질 또는 결정질 중 어느 것이다. 비정질 조성물은 낮은 K (대략 20)를 가지며, 결정화를 유도하고 목적하는 높은 K의 상을 생성하기 위해 고온에서 어닐링되어야 한다. 바륨 티타네이트-기재 유전체에서 높은 K의 상은 과립(grain) 크기가 0.1 미크론을 초과하고 이에 따라 900 ℃ 정도로 높은 어닐링 온도가 사용될 수 있는 경우에만 달성될 수 있다.
화학 용액 침착 (CSD) 기술은 금속 호일 상에 박막 커패시터를 형성하는 데 통상적으로 사용된다. CSD 기술은 단순하고 비용이 적게 들기 때문에 바람직하다. 구리 또는 니켈과 같은 기재 금속 호일 상에 형성된 바륨 티타네이트 CSD 박막의 고온 어닐링은 금속의 산화를 방지하기 위하여 낮은 산소 분압을 요구한다. 그러나, 낮은 산소 분압은 종종 유전체 물질의 환원으로 인하여 바륨 티타네이트 기재 조성물에서 인가 바이어스 (전류 밀도) 하의 높은 누전을 초래한다. 가장 열악한 상황의 경우에는, 커패시터가 단락될 수 있으며 유전체 특성이 측정되지 않을 수도 있다. 이것은 낮은 온도에서 수행되며 유전체 및 금속 호일을 높은 산소 분압에 노출시키는 차후의 재산화 공정에 의해 처리될 수 있는데, 그러나 이것은 기재 금속 호일의 산화를 초래한다.
바륨 티타네이트 CSD 조성물이 미국 특허 출원 제10/621,796호 (미국 특허 공개 제2005-001185호)에 개시되어 있다. 이 조성물은 구리 호일 상에 높은 커패시턴스 밀도의 세라믹 막을 형성하는 데에 특히 적합하다. 전구체 조성물은 하기의 화학물질들로 이루어진다:
바륨 아세테이트 2.6 g
티타늄 이소프로폭사이드 2.9 ml
아세틸아세톤 2.0 ml
아세트산 10.0 ml
메탄올 15 ml
그러나, 대략 10-11 기압의 산소 분압에서 900 ℃로 어닐링할 경우, 막은 전도성이었으며 전기적 데이터를 취할 수 있는 부분을 생성시키기 위하여 재산화 공정이 필요하였다. 이 공정은 호일을 산화시키며, 특히 바이어스 하 누전 밀도와 관련하여 항상 최적의 커패시터 성능을 생성시키지는 못하였다. 또한, 별도의 단계로 유전체를 재산화시키는 것은 비용면에서 효과적이지 않다. 따라서, 낮은 산소 분압의 어닐링 과정 직후 바륨 티타네이트 조성물을 도핑하여 우수한 전기적 성능, 특히 낮은 바이어스 하 누전 밀도를 생성시킬 수 있다면 유리할 것이다.
<발명의 개요>
본 발명은 (2) 유기 매체에 용해된 (1) (a) 바륨 티타네이트, (b) 소성 동안 바륨 티타네이트를 형성할 수 있는 임의의 조성물, 및 (c) 그의 혼합물에서 선택되는 1종 이상의 바륨/티타늄-함유물을 포함하며, 0.002 내지 0.05 원자%의 망간-함유 첨가제로 도핑된 유전체 박막 조성물에 관한 것이다
본 발명은 또한, 상술한 박막 조성물을 포함하며, 여기서 상기 박막 조성물은 재산화할 필요 없이 환원 분위기에서 소성된 커패시터에 관한 것이다. 또한, 본 발명은 이와 같은 커패시터를 포함하는 내부층 패널 및 인쇄 회로 기판에 관한 것이다.
추가적인 구현예에서, 본 발명은 금속 호일을 제공하고, 금속 호일 상에 유전체를 형성시키는 것을 포함하는 커패시터의 제조 방법에 관한 것으로서, 상기 유전체 형성은 상기한 조성물로부터 형성되는 유전체 층을 호일 상에 형성시키고, 유전체 층을 어닐링하고, 유전체 상에 전도성 층을 형성시키는 것을 포함하며; 금속 호일, 유전체, 및 전도성 층이 커패시터를 형성한다.
높은 커패시턴스 밀도의 박막 유전체 및 그의 제조 방법이 개시된다.
본 발명에 따른 망간 도핑 바륨 티타네이트 유전체는 재산화 후의 비도핑 바륨 티타네이트와 본질적으로 동일한 커패시턴스 밀도 및 손실 탄젠트(loss tangent)를 가질 수 있다. 하지만, 망간 도핑된 바륨 티타네이트 유전체는 재산화 공정 없이 처리되었을 경우 재산화된 순수 바륨 티타네이트에 비해 훨씬 더 낮은 바이어스 하 누전 밀도를 가진다.
BaTiO3가 본 발명에 따른 고커패시턴스 밀도 유전체의 형성에서 바람직한 핵심 물질이다. 그러나, MO2의 산화물 화학양론을 가지는 금속 양이온 역시 부분적으로 또는 실질적으로 티타늄을 치환하여 사용될 수 있다 (예, Zr, Hf, Sn 및 그의 혼합물). "부분적으로" 및 "실질적으로"라는 용어는 구체적으로 제한하는 의미는 아니며, 다양한 바람직한 구현예들이 존재한다. 일 구현예에서, "부분적으로"는 티타늄의 10 몰% 이하로 규정된다. 일 구현예에서, "실질적으로"는 티타늄의 50 몰% 이하로 규정된다. 이것은 온도 공간에서 서로 근접한 BaTiO3의 3상 전이(three phase transition)를 "핀칭(pinching)" (이동)함으로써 유전체 큐리점(Curie point)에서의 커패시턴스의 온도 의존성을 넓어지게 한다. MO의 산화물 화학양론을 가지는 금속 양이온 역시 부분적으로 또는 실질적으로 바륨을 치환하여 사용될 수 있다 (예, Pb, Ca, Sr 및 그의 혼합물). "부분적으로" 및 "실질적으로"라는 용어는 구체적으로 제한하는 의미는 아니며, 다양한 바람직한 구현예들이 존재한다. 여기의 일 구현예에서, "부분적으로"는 바륨의 10 몰% 이하로 규정된다. 일 구현예에서, "실질적으로"는 바륨의 50 몰% 이하로 규정된다. 이러한 양이온들은 사용된 물질에 따라 유전체 큐리점을 더 높거나 또는 더 낮은 온도로 이동시킨다.
제1 구현예에 따라, 약 10-8 기압 미만의 낮은 산소 분압 하 약 800 내지 1050 ℃ 가량 범위 온도에서의 유전체 층 어닐링 후 재산화 공정의 필요성을 제거한, 고커패시턴스 밀도의 박막 CSD 유전체 조성물이 개시된다. 일 구현예에서는, 대략 10-11 기압 미만의 낮은 산소 분압 하 약 900 ℃ 가량 범위 온도에서의 유전체 층 어닐링 후 재산화 공정의 필요성을 제거한, 고커패시턴스 밀도의 박막 CSD 유전체 조성물이 개시된다.
상기 방법에 따라 구성되는 커패시터는 내부층 패널에 삽입될 수 있으며, 이것은 다시 인쇄 회로 기판에 도입될 수 있다. 본 커패시터는 높은 커패시턴스 밀도, 낮은 손실 탄젠트, 및 낮은 바이어스 하 누전 밀도를 가진다. 또한, 본 발명에 따른 방법은 환경적으로 바람직한 물질을 사용하면서도 재산화 처리의 사용 없이 실현될 수 있다.
업계 숙련자라면 후에 열거된 도면을 참조하여 하기 구현예들의 상세한 설명을 보고 다양한 추가적인 발명 구현예들의 상기 언급된 장점 및 다른 장점들과 잇점들을 알 수 있을 것이다.
관례에 따라, 후술되는 도면의 각종 특징부는 반드시 축척에 맞게 도시된 것은 아니다. 도면 상의 각종 특징부 및 구성요소들의 치수는 본 발명의 실시 구현예들을 더욱 명확히 도시하기 위해 확대 또는 축소될 수 있다.
여기에서 논의되는 커패시터 구현예는 대략 2.5 μF/cm2의 커패시턴스 밀도와 함께 약 0.4 내지 1.0 ㎛ 범위의 유전체 두께를 가진다. 이러한 커패시턴스 밀도 범위의 커패시터는 약 20 볼트를 초과하는 파괴 전압(breakdown voltage)을 가진다.
망간 도핑된 결정질 바륨 티타네이트는 본 명세서에 논의되는 커패시터 구현예에서 고유전율의 유전체 막 또는 층을 형성하는 데에 사용된다. 망간 도핑된 결정질 바륨 티타네이트 막은 고커패시턴스 밀도의 장치가 제조되는 것을 가능케한다. 고커패시턴스 밀도는 바람직하게는 물리적으로 견고한 0.4 내지 1.0 ㎛ 사이의 유전체 두께를 사용하여 달성될 수 있다. 250 ppm의 적은 망간 도핑을 사용하여 재산화 공정 없이 가공하는 것과 비등한 높은 유전 상수의 유전체를 만들어낼 수 있다.
화학 용액 침착 (CSD) 기술이 유전체를 형성하는 데에 사용될 수 있다. CSD 기술은 그 단순성 및 낮은 비용 때문에 바람직하다. 도핑되는 BaTiO3를 제조하기 위한 화학 전구체 용액은 바람직하게는 바륨 아세테이트, 티타늄 이소프로폭사이드, 아세틸아세톤, 아세트산, 메탄올, 디에탄올아민, 및 망간 아세테이트 테트라하이드레이트를 함유한다.
안정한 전구체 용액을 위해서는, 상기 화학물질들에 물이 없어야 한다. 물은 전구체 조성물을 불안정화하여 티타늄 산화물의 침전을 야기한다. 따라서, 상대 습도 약 40 % 미만과 같이 상대적으로 낮은 습도 환경에서 전구체 용액을 제조 및 침착시키는 것이 중요하다. 일단 전구체 용액이 금속 호일 상에 완전히 침착된 후 건조되고 나면, 습도에 덜 민감하게 된다.
도 1은 본 발명에 따른 유전체 형성에 사용될 전구체 용액의 제조 과정을 도시한 블록도이다. 단계 S110에서는, 티타늄 이소프로폭사이드를 아세틸 아세톤과 예비혼합하여 가열한다. 예비혼합은 예컨대 파이렉스(PYREX)® 용기에서 수행될 수 있으며, 가열은 약 90 ℃의 표면 온도로 핫 플레이트 상에서 이루어질 수 있다. 단계 S120에서는, Ti 이소프로폭사이드/아세틸아세톤 혼합물에 아세트산을 첨가한다. 단계 S130에서는 바륨 아세테이트 및 망간 아세테이트 테트라하이드레이트를 용기에 첨가하고, 이들이 용해될 때까지 교반한다. 단계 S140에서는, 용액을 약 1시간의 가열 시간 동안 90 ℃로 가열하면서 교반한다. 단계 S150에서는, 메탄올을 용액에 첨가하여 대략 0.3 몰의 농도로 만든다. 이렇게 하면 전구체 용액이 침착에 적합하게 된다.
도 2는 본 발명에 따른 커패시터의 형성에 적합한 방법의 블록도이다. 최종 커패시터의 유전체는 상기 도 1을 참조하여 논의된 전구체 용액을 사용하여 형성할 수 있다. 상기한 전구체 용액에서 메탄올 및 아세틸아세톤 성분의 대체물이 사용될 수도 있다. 예를 들어, 메탄올은 아세트산으로 대치될 수 있다. 메탄올은 또한, 에탄올, 이소프로판올, 아세톤, 부탄올 및 다른 알콜로 대치될 수도 있다. 아세틸아세톤은 예컨대 3-에탄올아민, 디에탄올아민 또는 모노에탄올아민과 같은 에탄올아민으로 대치될 수 있다. 티타늄 이소프로폭사이드 또한 티타늄 부톡사이드로 대치될 수 있다.
도 2에 도시된 침착 과정은 스핀 코팅이다. 딥 또는 스프레이 코팅과 같은 다른 코팅 방법 역시 가능하다. 단계 S210에서는, 금속 호일을 세척할 수 있다. 세척이 반드시 필요한 것은 아니나, 바람직할 수 있다. 금속 호일은 구리로 제조될 수 있다. 구리 호일이 그 저비용 및 조작 용이성으로 인하여 바람직하다. 구리 호일은 그 위에 커패시터가 구성되는 기판으로서 기능하게 된다. 구리 호일은 또한, 완성된 커패시터에서 커패시터 "바탕(bottom)" 전극으로서 작용한다. 일 구현예에서, 기판은 18 ㎛ 두께의 무전해 그대로의 구리 호일이다. 1 oz 구리 호일과 같은 다른 비처리 호일 역시 적합하다. 적합한 세척 조건에는 염산 내 염화 구리의 희석 용액에서 30초 동안 호일을 에칭하는 것이 포함된다. 에칭 용액은 그의 농축된 형태로부터 대략 10,000배 희석될 수 있다. 세척 과정은 호일로부터 잉여 산화물 층, 지문 및 다른 축적 이물질을 제거한다. 업자 또는 다른 공급자로부터 실질적으로 청결한 조건에서 구리 호일을 입수하고 신중하게 다루며 즉시 사용한다면, 추천한 세척 과정은 필요치 않을 수 있다.
구리 호일은 유기 첨가제로 처리하지 않는 것이 바람직하다. 에폭시 수지에 대한 금속 기판의 접착성을 향상시키기 위하여 종종 유기 첨가제가 적용된다. 그러나, 유기 첨가제는 어닐링시 유전체 막을 열화시킬 수 있다.
단계 S220에서는, 도 1을 참조하여 상기 논의된 전구체 용액을 구리 호일 기판의 드럼 측 (또는 "매끄러운 측") 상에 침착시킨다. 전구체 용액은 예컨대 플라스틱 주사기를 사용하여 적용될 수 있다.
단계 S230에서는, 스핀 코팅을 위하여 기판을 회전시킨다. 적합한 회전 시간 및 속도는 분당 3000회전에서 30초이다. 단계 S240에서는, 기판을 가열처리한다. 가열 처리는 예컨대 250 ℃의 온도에서 5 내지 10분 동안 수행될 수 있다. 가열 처리는 전구체 용액에서 용매를 증발시킴으로써 전구체 용액을 건조하기 위하여 사용된다. 가열 처리 후, 건조된 유전체 전구체 층은 약 150 nm 두께이다. 원하는 두께로 호일 기판을 코팅하기 위하여 연속적인 스핀 단계가 사용될 수도 있다. 예를 들어, 대략 0.5 ㎛의 최종 건조 유전체 전구체 두께를 생성시키기 위하여 3회의 스핀 단계가 사용될 수 있다.
단계 S250에서는, 코팅된 기판을 어닐링한다. 어닐링은 우선 잔류 유기 물질을 제거한 다음 건조된 유전체 전구체를 소결하고(sinter), 치밀화하며(densify) 결정화한다. 어닐링은 고온의 낮은 산소 분압 환경에서 수행될 수 있다. 적합한 총 압력 환경은 약 1 기압이다. 적합한 산소 분압은 약 10-10 내지 10-11 기압이다.
단계 S250에서, 낮은 산소 분압은 온도 제어 워터 배스를 통한 고순도 질소의 폭기에 의해 달성될 수 있다. 다른 기체의 조합 역시 가능하다. 일 구현예에서, 노의 온도는 약 900 ℃ 이상이며, 산소 분압은 대략 10-11 기압이다. 워터 배스는 약 25 ℃의 온도일 수 있다. 어닐링은 코팅된 호일 기판을 250 ℃ 미만의 온도에서 노에 삽입함으로써 수행될 수 있다. 다음에, 노는 약 30 ℃/분의 속도로 900 ℃까지 올려진다. 노는 900 ℃에서 30분 동안 유지된다.
단계 S260에서는, 호일 기판을 냉각시킨다. 냉각은 예컨대 단순히 노의 스위치를 끔으로써 생성되는 뉴턴 추이(Newtonian profile)에 따라 진행될 수 있다. 다르게는, 노의 온도는 특정 속도로 내려질 수 있다. 노의 온도가 약 450 ℃에 달하면, 구리 호일에 대한 바람직하지 않은 산화 효과의 위험 없이 노로부터 안전하게 호일 기판을 꺼낼 수 있다. 다르게는, 노를 실온으로 복귀시킨 다음 노로부터 호일 기판을 꺼낼 수 있다.
낮은 산소 분압의 어닐링 과정에서는, 구리 호일이 Cu2O 또는 CuO로 산화되지 않는다. 이러한 산화 내성은 낮은 산소 압력 및 높은 처리 온도에서 기인한다. 또한, 유전체는 환원되지 않으며 그 우수한 전기적 특성, 특히 낮은 바이어스 하 누전 밀도를 유지한다. 환원에 대한 이러한 내성은 망간 수용체 도핑에서 기인한다. 망간 도핑으로 인하여, 전도 전자가 망간에 의해 포획됨으로써 절연 내성의 감소 및 유전체 손실의 증가가 억제된다.
침착된 유전체의 치밀화 및 결정화를 위한 상기 900 ℃에서의 고온 어닐링은 바람직한 물리적 특성 및 바람직한 전기적 특성을 제공한다. 바람직한 물리적 특성 중 하나는 조밀한 미세구조이다. 다른 바람직한 물리적 특성은 0.1 ㎛ 내지 0.2 ㎛ 사이의 최종 과립 크기이다. 과립 크기로부터 야기되는 바람직한 전기적 특성의 하나는 1 μF/cm2를 초과하는 커패시턴스 밀도이다. 추가적인 바람직한 특성은 2.5 % 미만일 수 있는 낮은 손실 탄젠트이다. 일반적으로, 다결정 BaTiO3 기재 물질의 유전 상수는 평균 과립 크기가 0.1 ㎛ 미만으로 떨어질 때 급격하게 떨어지는데, 이에 따라 적어도 이 수준의 과립 크기가 바람직하다.
단계 S270에서는, 최종 유전체 상에 상부 전극을 형성시킨다. 상부 전극은 예컨대 스퍼터링, 연소 증착, 무전해 도금, 인쇄 또는 다른 적합한 침착 방법에 의해 형성될 수 있다. 일 구현예에서는, 스퍼터링된 백금 전극이 사용된다. 상부 전극을 위한 다른 적합한 물질에는 니켈, 구리, 및 팔라듐이 포함된다. 상부 전극은 필요에 따라 두께를 증가시키기 위하여 구리로 도금될 수 있다.
상세한 설명은 하기의 도면을 참조하며, 여기서 동일한 번호는 동일한 구성요소를 의미하고, 여기서:
도 1은 재산화 과정을 필요로 하지 않는 유전체를 형성하기 위하여 사용되는 전구체 용액의 제조 과정을 도시한 블록도이다.
도 2는 구리 호일 상에 커패시터를 제조하는 과정을 도시한 블록도이다.
도 3은 재산화 후의 순수 바륨 티타네이트에 대한 전압의 함수로써의 커패시 턴스 밀도 및 손실 탄젠트를 나타내는 그래프이다.
도 4는 재산화 후의 비도핑 순수 바륨 티타네이트에 대한 전압의 함수로써의 누전 밀도를 나타내는 그래프이다.
도 5는 재산화 없이 0.01 원자%의 망간이 도핑된 바륨 티타네이트에 대한 전압의 함수로써의 커패시턴스 밀도 및 손실 탄젠트를 나타내는 그래프이다.
도 6은 재산화 없이 0.02 원자%의 망간이 도핑된 바륨 티타네이트에 대한 전압의 함수로써의 누전 밀도를 나타내는 그래프이다.
도 7은 재산화 없이 0.02 원자%의 망간이 도핑된 바륨 티타네이트에 대한 전압의 함수로써의 커패시턴스 밀도 및 손실 탄젠트를 나타내는 그래프이다.
도 8은 재산화 없이 0.02 원자%의 망간이 도핑된 바륨 티타네이트에 대한 전압의 함수로써의 누전 밀도를 나타내는 그래프이다.
도 9는 재산화 없이 0.04 원자%의 망간이 도핑된 바륨 티타네이트에 대한 전압의 함수로써의 커패시턴스 밀도 및 손실 탄젠트를 나타내는 그래프이다.
도 10은 재산화 없이 0.04 원자%의 망간이 도핑된 바륨 티타네이트에 대한 전압의 함수로써의 누전 밀도를 나타내는 그래프이다.
도 11은 재산화 없이 0.01 원자%의 망간이 도핑된 바륨 스트론튬 티타네이트에 대한 전압의 함수로써의 커패시턴스 밀도 및 손실 탄젠트를 나타내는 그래프이다.
도 12는 재산화 없이 0.01 원자%의 망간이 도핑된 바륨 스트론튬 티타네이트에 대한 전압의 함수로써의 누전 밀도를 나타내는 그래프이다.
하기의 실시예는 본 발명에 따라 제조된 유전체, 및 이 유전체를 도입한 커패시터에서의 바람직한 특성들을 설명한다.
실시예 1
미국 특허 출원 제10/621,796호 (미국 특허 공개 제2005-001185호)에 개시된 바와 같은 전구체를 사용하여 구리 호일 상에 박막 비도핑 순수 바륨 티타네이트 막을 제조하였다. 도 2에 개설된 방법을 사용하여 유전체 전구체 조성물로 구리 호일을 코팅하였다. 유전체 전구체의 조성은 하기에 주어진 바와 같다:
바륨 아세테이트 2.6 g
티타늄 이소프로폭사이드 2.9 ml
아세틸아세톤 2.0 ml
아세트산 10.0 ml
메탄올 15 ml
3회의 스핀 코팅이 적용되었다. 코팅된 구리 호일을 대략 10-11 기압의 산소 분압 하에서 30분 동안 900 ℃로 어닐링하였다. 어닐링 후, 대략 10-5 토르의 산소 기압 하의 진공 챔버에 550 ℃로 30분 동안 호일을 위치시킴으로써 순수 바륨 티타네이트를 재산화하였다. 이러한 조건은 여전히 유전체의 재산화를 위한 산소를 제공하면서도 구리 호일의 심각한 산화를 막기 위하여 선택되었다. 재산화 후, 상부 백금 전극을 유전체 상에 스퍼터링하고, 커패시턴스, 소산 인자(dissipation factor) 및 바이어스 하 누전 밀도를 측정할 수 있었다.
도 3에 나타낸 바와 같이, 0의 바이어스에서 커패시턴스 밀도는 대략 2.5 μF/cm2 이었으며 손실 탄젠트는 대략 5 % 이었으나, 도 4에 나타낸 바와 같이, 순수 바륨 티타네이트 층은 10 볼트의 바이어스 하에서 cm2 당 1 amp 수준의 높은 누전 밀도를 나타내었다.
실시예 2
구리 호일 상에 박막 0.01 원자%의 망간이 도핑된 바륨 티타네이트 막을 제조하였다. 도 2에 개설된 방법을 사용하여 유전체 전구체 조성물로 구리 호일을 코팅하였다. 유전체 전구체의 조성은 하기에 주어진 바와 같다:
바륨 아세테이트 5.08 g
티타늄 이소프로폭사이드 5.68 ml
아세틸아세톤 3.86 ml
아세트산 21 ml
메탄올 24.26 ml
망간 아세테이트 0.002 g
디에탄올아민 0.54 g
실시예 1과 실시예 2 사이의 무기 수준에서의 유일한 차이는 망간이다. 디에탄올아민은 응력(stress) 감소 유기 물질로서 최종 무기 조성물에는 아무런 효과도 가지지 않는다. 3회의 스핀 코팅이 적용되었다. 코팅된 구리 호일을 대략 10- 11 기압의 산소 분압에서 30분 동안 900 ℃로 어닐링하였다. 상부 백금 전극을 유전체 상에 스퍼터링하고, 커패시터의 전기적 특성을 측정하였다.
도 5에 나타낸 바와 같이, 재산화 없이 도핑된 바륨 티타네이트 층은 재산화된 순수 바륨 티타네이트의 그것과 유사한 커패시턴스 밀도 및 손실 탄젠트를 나타내었다. 그러나, 도 6에 나타낸 바와 같이, 재산화 없이 망간 도핑된 바륨 티타네이트는 10 볼트의 바이어스에서 cm2 당 대략 10 마이크로-amp의 낮은 누전 밀도 또는 재산화된 비도핑 바륨 티타네이트에 비해 대략 10,000 배 낮은 누전류를 나타내었다.
실시예 3
하기의 전구체 용액을 사용하여, 코팅/예비-소성(pre-baking) 과정이 6회 반복되었다는 것을 제외하고는 실시예 1에 개시된 것과 유사한 방식으로 구리 호일 상에 0.02 원자%의 망간이 도핑된 바륨 티타네이트 박막을 제조하였다. 망간 도핑제 용액은 고온의 아세트산 (29.8 g)에 Mn(OAc)2 (0.2 g)을 용해시킴으로써 제조하였다:
바륨 아세테이트 2.0 g
티타늄 이소프로폭사이드 2.22 g
아세틸아세톤 1.56 g
아세트산 17.0 g
디에탄올아민 0.21 g
망간 도핑제 용액 0.17 g
재산화 없이 망간 도핑된 바륨 티타네이트 층에 대한 커패시턴스 밀도 및 손실 탄젠트를 도 7에 나타내었다. 커패시턴스 밀도는 0 볼트에서 대략 1.4 μF/cm2 이었으며, 손실 탄젠트는 < 5 % 이었고, 소산 인자는 바이어스 하에서 떨어지지 않았다. 실시예 1 및 2에 비해 더 낮은 커패시턴스 밀도는 코팅의 회수를 2배로 함으로써 실질적으로 더 두꺼운 유전체를 생성시킨 결과였다. 도 8에 나타낸 바와 같이, 산화 공정 없이 0.02 원자%의 망간을 도핑한 바륨 티타네이트는 10 볼트의 바이어스에서 대략 10 마이크로-amp/cm2의 낮은 누전 밀도 또는 재산화된 비도핑 바륨 티타네이트에 비해 대략 1,000,000 배 낮은 누전류를 나타내었다.
실시예 4
하기의 전구체 용액을 사용하여, 실시예 3에 개시된 것과 유사한 방식으로 구리 호일 상에 0.04 원자%의 망간이 도핑된 바륨 티타네이트 박막을 제조하였다. 코팅/예비-소성 과정은 6회 반복되었다. 망간 도핑제 용액은 고온의 아세트산 (29.8 g)에 Mn(OAc)2 (0.2 g)를 용해시킴으로써 제조하였다:
바륨 아세테이트 2.0 g
티타늄 이소프로폭사이드 2.22 g
아세틸아세톤 1.56 g
아세트산 17.0 g
디에탄올아민 0.21 g
망간 도핑제 용액 0.42 g
재산화 없이 망간 도핑된 바륨 티타네이트 층에 대한 커패시턴스 밀도 및 손실 탄젠트를 도 9에 나타내었다. 커패시턴스 밀도는 0 볼트에서 대략 1.3 μF/cm2 이었으며, 손실 탄젠트는 ≤ 8 % 이었고, 소산 인자는 바이어스 하에서 떨어지지 않았다. 실시예 3과 마찬가지로, 더 낮은 커패시턴스 밀도는 더 두꺼운 유전체의 결과였다. 도 10에 나타낸 바와 같이, 산화 공정 없이 0.04 원자%의 망간을 도핑한 바륨 티타네이트는 10 볼트의 바이어스에서 대략 10 마이크로-amp/cm2의 낮은 누전 밀도 또는 재산화된 비도핑 바륨 티타네이트에 비해 대략 1,000,000 배 낮은 누전류를 나타내었다.
실시예 5
하기의 전구체 용액을 사용하여, 바륨 아세테이트와 동시에 스트론튬 아세테이트도 첨가하였다는 것 이외에는 실시예 3에 개시된 것과 유사한 방식으로 구리 호일 상에 0.01 원자%의 망간이 도핑된 바륨 스트론튬 티타네이트 (Ba0 .65Sr0 .35TiO3) 박막을 제조하였다. 코팅/예비-소성 과정은 6회 반복되었다. 망간 도핑제 용액은 아세트산 (27.71 g)과 증류수 (2.0 g)의 혼합물에 망간 아세테이트 테트라하이드레이트 (0.29 g)를 용해시킴으로써 제조하였다:
바륨 아세테이트 7.45 g
스트론튬 아세테이트 3.17 g
티타늄 이소프로폭사이드 12.67 g
아세틸아세톤 8.93 g
아세트산 94.3 g
디에탄올아민 1.17 g
망간 도핑제 용액 0.63 g
재산화 없이 망간 도핑된 바륨 스트론튬 티타네이트 층에 대한 커패시턴스 밀도 및 손실 탄젠트를 도 11에 나타내었다. 커패시턴스 밀도는 0 볼트에서 대략 1.2 μF/cm2 이었으며, 손실 탄젠트는 ≤ 3 % 이었고, 소산 인자는 바이어스 하에서 떨어지지 않았다. 실시예 3과 마찬가지로, 더 낮은 커패시턴스 밀도는 더 두꺼운 유전체의 결과였다. 도 12에 나타낸 바와 같이, 산화 공정 없이 0.01 원자%의 망간을 도핑한 바륨 스트론튬 티타네이트는 10 볼트의 바이어스에서 대략 1 밀리-amp/cm2의 낮은 누전 밀도 또는 재산화된 비도핑 바륨 티타네이트에 비해 대략 1,000 배 낮은 누전류를 나타내었다.

Claims (11)

  1. (2) 유기 매체에 용해된 (1) (a) 바륨 티타네이트, (b) 소성 동안 바륨 티타네이트를 형성할 수 있는 임의의 조성물, 및 (c) 그의 혼합물로 구성되는 군에서 선택되는 1종 이상의 바륨/티타늄-함유 첨가제
    를 포함하며, 0.002 내지 0.05 원자%의 망간-함유 첨가제로 도핑된 유전체 박막 조성물.
  2. 제 1항에 있어서, 상기 바륨/티타늄-함유 첨가제의 바륨은 MO의 산화물 화학양론을 가지는 1종 이상의 금속 양이온에 의해 부분적으로 또는 실질적으로 대치되며, 여기서 M은 (a) 스트론튬; (b) 납; (c) 칼슘; 및 (d) 그의 혼합물로 구성되는 군에서 선택되는 조성물.
  3. 제 1항에 있어서, 상기 바륨/티타늄-함유 첨가제의 티타늄은 MO2의 산화물 화학양론을 가지는 1종 이상의 금속 양이온에 의해 부분적으로 또는 실질적으로 대치되며, 여기서 M은 (a) 지르코늄; (b) 하프늄; (c) 주석; 및 (d) 그의 혼합물로 구성되는 군에서 선택되는 조성물.
  4. 제 1항의 박막 조성물을 포함하며, 여기서 상기 박박 조성물은 재산화할 필 요 없이 환원 분위기에서 소성된 커패시터.
  5. 제 4항의 커패시터를 포함하는 내부층 패널.
  6. 제 4항의 커패시터를 포함하는 인쇄 회로 기판.
  7. 금속 호일을 제공하고,
    금속 호일 상에 유전체를 형성하는 것을 포함하는 커패시터의 제조 방법으로서,
    상기 유전체 형성이 제 1항의 조성물로 형성되는 유전체 층을 호일 상에 형성시키고,
    유전체 층을 어닐링하고,
    유전체 상에 전도성 층을 형성하는 것을 포함하며,
    금속 호일, 유전체, 및 전도성 층이 커패시터를 형성하는 방법.
  8. 제 7항에 있어서, 어닐링은 약 800 내지 1050 ℃ 범위의 온도에서 어닐링하는 것을 포함하는 방법.
  9. 제 7항에 있어서, 어닐링은 약 10-8 기압 미만의 산소 분압을 가지는 환경에 서 어닐링하는 것을 포함하는 방법.
  10. 제 7항에 있어서, 어닐링에 의해 결정질 바륨 티타네이트 또는 결정질 바륨 스트론튬 티타네이트를 포함하는 유전체가 생성되는 방법.
  11. 제 7항에 있어서, 커패시터의 커패시턴스 밀도가 0.5 μF/cm2 이상인 방법.
KR1020087001432A 2005-06-21 2006-06-21 망간 도핑된 바륨 티타네이트 박막 조성물, 커패시터, 및그의 제조 방법 KR100949254B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/157,621 2005-06-21
US11/157,621 US20060287188A1 (en) 2005-06-21 2005-06-21 Manganese doped barium titanate thin film compositions, capacitors, and methods of making thereof

Publications (2)

Publication Number Publication Date
KR20080018272A true KR20080018272A (ko) 2008-02-27
KR100949254B1 KR100949254B1 (ko) 2010-03-25

Family

ID=37110237

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087001432A KR100949254B1 (ko) 2005-06-21 2006-06-21 망간 도핑된 바륨 티타네이트 박막 조성물, 커패시터, 및그의 제조 방법

Country Status (7)

Country Link
US (3) US20060287188A1 (ko)
EP (1) EP1897103A1 (ko)
JP (1) JP2008547227A (ko)
KR (1) KR100949254B1 (ko)
CN (1) CN101199033A (ko)
TW (1) TW200715324A (ko)
WO (1) WO2007002107A1 (ko)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7795663B2 (en) * 2005-06-21 2010-09-14 E. I. Du Pont De Nemours And Company Acceptor doped barium titanate based thin film capacitors on metal foils and methods of making thereof
JP4908244B2 (ja) * 2007-01-26 2012-04-04 昭和電工株式会社 複合酸化物膜形成用塗布剤
US7635634B2 (en) * 2007-04-16 2009-12-22 Infineon Technologies Ag Dielectric apparatus and associated methods
US20120196189A1 (en) 2007-06-29 2012-08-02 Johnson Ip Holding, Llc Amorphous ionically conductive metal oxides and sol gel method of preparation
US8211496B2 (en) * 2007-06-29 2012-07-03 Johnson Ip Holding, Llc Amorphous lithium lanthanum titanate thin films manufacturing method
US9034525B2 (en) * 2008-06-27 2015-05-19 Johnson Ip Holding, Llc Ionically-conductive amorphous lithium lanthanum zirconium oxide
US20090092903A1 (en) * 2007-08-29 2009-04-09 Johnson Lonnie G Low Cost Solid State Rechargeable Battery and Method of Manufacturing Same
US8446706B1 (en) * 2007-10-10 2013-05-21 Kovio, Inc. High precision capacitors
US20090238954A1 (en) * 2008-03-20 2009-09-24 Seigi Suh Large area thin film capacitors on metal foils and methods of manufacturing same
US20090238955A1 (en) * 2008-03-20 2009-09-24 E. I. Du Pont De Nemours And Company Processes for the manufacture of barium titanate capacitors on nickel foils
US20100202099A1 (en) * 2009-02-12 2010-08-12 Lite-On Capital Inc. Thin film capacitor
US7987566B2 (en) * 2009-07-15 2011-08-02 Sturzebecher Richard J Capacitor forming method
EP2426684A1 (en) 2010-09-02 2012-03-07 Mitsubishi Materials Corporation Dielectric-thin-film forming composition, method of forming dielectric thin film, and dielectric thin film formed by the method
TWI465485B (zh) 2011-09-13 2014-12-21 Ind Tech Res Inst 含氧化石墨之樹脂配方、組成物及其複合材料與無機粉體的分散方法
EP2608219B1 (en) * 2011-12-20 2015-03-04 Mitsubishi Materials Corporation Dielectric thin film-forming composition, method of forming dielectric thin film and dielectric thin film formed by the method
CN110416478A (zh) 2012-03-01 2019-11-05 约翰逊Ip控股有限责任公司 固态复合隔膜、其制造方法以及固态可充电锂电池
US10084168B2 (en) 2012-10-09 2018-09-25 Johnson Battery Technologies, Inc. Solid-state battery separators and methods of fabrication
JP6547435B2 (ja) * 2014-09-12 2019-07-24 Tdk株式会社 誘電体膜および誘電体素子
WO2017112804A1 (en) 2015-12-21 2017-06-29 Johnson Ip Holding, Llc Solid-state batteries, separators, electrodes, and methods of fabrication
US10218044B2 (en) 2016-01-22 2019-02-26 Johnson Ip Holding, Llc Johnson lithium oxygen electrochemical engine
WO2022177750A1 (en) * 2021-02-17 2022-08-25 Applied Materials, Inc. Capacitor dielectric for shorter capacitor height and quantum memory dram

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3920781A (en) * 1971-04-02 1975-11-18 Sprague Electric Co Method of forming a ceramic dielectric body
DE3260379D1 (en) 1981-01-27 1984-08-23 Marcel Ramond Universal, transformable and adaptable work-bench allowing specific, multiple and functional applications
JPS57187905A (en) 1981-05-13 1982-11-18 Matsushita Electric Ind Co Ltd Method of producing positive temperature coefficient thermistor
US4988468A (en) * 1987-01-08 1991-01-29 Murata Manufacturing Co., Ltd. Method for producing non-reducible dielectric ceramic composition
US4855266A (en) * 1987-01-13 1989-08-08 E. I. Du Pont De Nemours And Company High K dielectric composition for use in multilayer ceramic capacitors having copper internal electrodes
JPS6469514A (en) 1987-09-11 1989-03-15 Ube Industries Preparation of starting powder for condenser material
US5198269A (en) * 1989-04-24 1993-03-30 Battelle Memorial Institute Process for making sol-gel deposited ferroelectric thin films insensitive to their substrates
US5155072A (en) * 1990-06-29 1992-10-13 E. I. Du Pont De Nemours And Company High K dielectric compositions with fine grain size
EP0466122B1 (en) 1990-07-10 1996-01-31 Murata Manufacturing Co., Ltd. Dielectric ceramic compositions and manufacturing method of dielectric ceramics
WO1992019564A1 (en) * 1991-05-01 1992-11-12 The Regents Of The University Of California Amorphous ferroelectric materials
US5296646A (en) * 1992-04-03 1994-03-22 The Whitaker Corporation Protector module for telephone line junction box
US5271955A (en) * 1992-04-06 1993-12-21 Motorola, Inc. Method for making a semiconductor device having an anhydrous ferroelectric thin film
EP0581251A3 (en) * 1992-07-31 1995-02-08 Taiyo Yuden Kk Ceramic materials with a high dielectric constant and capacitors made from them.
US6025619A (en) * 1992-10-23 2000-02-15 Azuma; Masamichi Thin films of ABO3 with excess A-site and B-site modifiers and method of fabricating integrated circuits with same
US5384294A (en) * 1993-11-30 1995-01-24 The United States Of America As Represented By The Secretary Of The Air Force Sol-gel derived lead oxide containing ceramics
US5456908A (en) 1994-03-01 1995-10-10 The University Of Kentucky Research Foundation Polyamine-polyamine and polyamine-protein transport inhibitor conjugates and their use as pharmaceuticals and in research relating to polyamine transport
US5453908A (en) 1994-09-30 1995-09-26 Texas Instruments Incorporated Barium strontium titanate (BST) thin films by holmium donor doping
US5563762A (en) 1994-11-28 1996-10-08 Northern Telecom Limited Capacitor for an integrated circuit and method of formation thereof, and a method of adding on-chip capacitors to an integrated circuit
US6066581A (en) * 1995-07-27 2000-05-23 Nortel Networks Corporation Sol-gel precursor and method for formation of ferroelectric materials for integrated circuits
US5853500A (en) 1997-07-18 1998-12-29 Symetrix Corporation Method for fabricating thin films of barium strontium titanate without exposure to oxygen at high temperatures
WO1999018587A2 (en) * 1997-10-08 1999-04-15 Koninklijke Philips Electronics N.V. Ceramic multilayer capacitor
US5962654A (en) * 1998-01-30 1999-10-05 International Business Machines Operation Alkoxyalkoxides and use to form films
US6631551B1 (en) * 1998-06-26 2003-10-14 Delphi Technologies, Inc. Method of forming integral passive electrical components on organic circuit board substrates
US6207522B1 (en) * 1998-11-23 2001-03-27 Microcoating Technologies Formation of thin film capacitors
US6623865B1 (en) 2000-03-04 2003-09-23 Energenius, Inc. Lead zirconate titanate dielectric thin film composites on metallic foils
US6649930B2 (en) * 2000-06-27 2003-11-18 Energenius, Inc. Thin film composite containing a nickel-coated copper substrate and energy storage device containing the same
US6541137B1 (en) * 2000-07-31 2003-04-01 Motorola, Inc. Multi-layer conductor-dielectric oxide structure
WO2002054420A1 (fr) * 2000-12-28 2002-07-11 Tdk Corporation Carte de circuit imprime laminee, procede de production d'une piece electronique et piece electronique laminee
US6477034B1 (en) * 2001-10-03 2002-11-05 Intel Corporation Interposer substrate with low inductance capacitive paths
US6693793B2 (en) * 2001-10-15 2004-02-17 Mitsui Mining & Smelting Co., Ltd. Double-sided copper clad laminate for capacitor layer formation and its manufacturing method
US6936301B2 (en) * 2002-05-06 2005-08-30 North Carolina State University Methods of controlling oxygen partial pressure during annealing of a perovskite dielectric layer
US7029971B2 (en) * 2003-07-17 2006-04-18 E. I. Du Pont De Nemours And Company Thin film dielectrics for capacitors and methods of making thereof
US7290315B2 (en) * 2004-10-21 2007-11-06 Intel Corporation Method for making a passive device structure
KR100631894B1 (ko) * 2004-12-07 2006-10-09 삼성전기주식회사 유전체 세라믹용 졸 조성물, 이를 이용한 유전체 세라믹과적층세라믹 커패시터
US7795663B2 (en) 2005-06-21 2010-09-14 E. I. Du Pont De Nemours And Company Acceptor doped barium titanate based thin film capacitors on metal foils and methods of making thereof

Also Published As

Publication number Publication date
CN101199033A (zh) 2008-06-11
WO2007002107A1 (en) 2007-01-04
EP1897103A1 (en) 2008-03-12
TW200715324A (en) 2007-04-16
US20060287188A1 (en) 2006-12-21
KR100949254B1 (ko) 2010-03-25
US7572518B2 (en) 2009-08-11
US20080047117A1 (en) 2008-02-28
US7601181B2 (en) 2009-10-13
JP2008547227A (ja) 2008-12-25
US20080044672A1 (en) 2008-02-21

Similar Documents

Publication Publication Date Title
KR100949254B1 (ko) 망간 도핑된 바륨 티타네이트 박막 조성물, 커패시터, 및그의 제조 방법
KR100890144B1 (ko) 금속 호일 상의 억셉터 도핑된 티탄산바륨 기재의 박막축전기 및 그의 제조 방법
US7029971B2 (en) Thin film dielectrics for capacitors and methods of making thereof
US6661642B2 (en) Dielectric structure
KR100798257B1 (ko) 티탄이 지르코늄, 주석 또는 하프늄으로 부분적으로 치환된바륨 티타네이트 박막
US20090238954A1 (en) Large area thin film capacitors on metal foils and methods of manufacturing same
US20080171140A1 (en) Thin Film Ferroelectric Composites and Method of Making and Using the Same
US20110311718A1 (en) Method of manufacturing thin-film dielectrics and capacitors on metal foils
US8875363B2 (en) Thin film capacitors on metal foils and methods of manufacturing same
JP2009540602A (ja) 化学溶液堆積誘電体薄膜のガラスフラックスを補助とした焼結
JP2008153623A (ja) 厚膜上部電極を使用して金属箔上に薄膜コンデンサを作製する方法
KR20090031567A (ko) 화학 용액 증착 박막 유전층을 유리 플럭스 존재하에 소결하는 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130219

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140227

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150227

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20151230

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20161229

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20171228

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20181227

Year of fee payment: 10