KR20080014479A - 공유 블록 및 고유 블록을 갖는 스마트 카드, 검출기 및반도체 집적 회로 - Google Patents

공유 블록 및 고유 블록을 갖는 스마트 카드, 검출기 및반도체 집적 회로 Download PDF

Info

Publication number
KR20080014479A
KR20080014479A KR1020060076263A KR20060076263A KR20080014479A KR 20080014479 A KR20080014479 A KR 20080014479A KR 1020060076263 A KR1020060076263 A KR 1020060076263A KR 20060076263 A KR20060076263 A KR 20060076263A KR 20080014479 A KR20080014479 A KR 20080014479A
Authority
KR
South Korea
Prior art keywords
block
detection
detector
control unit
unique
Prior art date
Application number
KR1020060076263A
Other languages
English (en)
Other versions
KR100816750B1 (ko
Inventor
김의승
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060076263A priority Critical patent/KR100816750B1/ko
Priority to US11/606,600 priority patent/US20080047025A1/en
Priority to CNA2007101403103A priority patent/CN101159033A/zh
Priority to FR0757035A priority patent/FR2939544A1/fr
Publication of KR20080014479A publication Critical patent/KR20080014479A/ko
Application granted granted Critical
Publication of KR100816750B1 publication Critical patent/KR100816750B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/77—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information in smart cards
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/50—Monitoring users, programs or devices to maintain the integrity of platforms, e.g. of processors, firmware or operating systems
    • G06F21/55—Detecting local intrusion or implementing counter-measures
    • G06F21/554—Detecting local intrusion or implementing counter-measures involving event detection and direct action
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Manipulation Of Pulses (AREA)
  • Alarm Systems (AREA)
  • Storage Device Security (AREA)

Abstract

본 발명은 공유 블록 및 고유 블록을 갖는 스마트 카드에 관한 것이다. 본 발명에 따른 스마트 카드는, 복수의 검출기를 포함하는, 각각의 검출기는 공유 블록과 고유 블록을 갖는, 상기 공유 블록은 상기 복수의 검출기에 공통으로 사용되는, 그리고 상기 고유 블록은 상기 각각의 검출기에 고유적으로 사용되는 공통 검출기; 상기 복수의 검출기가 시간을 달리하여 검출 동작을 수행하도록 상기 공통 검출기를 제어하는 검출 제어 유닛; 및 상기 공통 검출기의 검출 신호에 응답하여 상기 스마트 카드의 리셋 동작을 제어하는 리셋 제어 유닛을 포함한다. 본 발명은 복수의 검출기에 중복 사용되는 소자들을 공유함으로써, 검출기의 수가 많아질 때 집적 회로 칩의 면적이 커지는 문제점을 해결할 수 있다.

Description

공유 블록 및 고유 블록을 갖는 스마트 카드, 검출기 및 반도체 집적 회로 {SMART CARD, DETECTOR AND SEMICONDUCTOR INTEGRATED CIRCUIT HAVING SHARE BLOCK AND UNIQUE BLOCK}
도 1은 본 발명의 이해를 쉽게 하기 위한 것으로, 복수의 검출기를 포함한 일반적인 스마트 카드를 보여주는 블록이다.
도 2a 내지 도 2c는 도 1에 도시된 제 1 내지 제 3 검출 블록을 예시적으로 보여주는 블록도이다.
도 3은 본 발명에 따른 스마트 카드를 보여주는 블록도이다.
도 4는 도 3에 도시된 검출 블록 내의 공유 블록을 예시적으로 보여주는 회로도이다.
도 5는 도 3에 도시된 선택기를 예시적으로 보여주는 회로도이다.
도 6은 도 3에 도시된 스마트 카드의 동작을 설명하기 위한 순서도이다.
100, 200; 스마트 카드 110, 120, 130; 검출기
111, 121, 131; 검출 블록 115, 125, 135; 고유 블록
116, 126, 136; 비교기 140; 리셋 제어 유닛
210; 공통 검출기 220; 검출 블록
221, 222, 223; 고유 블록 224; 공유 블록
225; 선택기 226; 비교기
230; 검출 제어 유닛 240; 리셋 제어 유닛
본 발명은 스마트 카드에 관한 것으로, 특히 공유 블록과 고유 블록을 갖는 스마트 카드에 관한 것이다.
스마트 카드(smart card)는 특정 업무를 처리할 수 있도록 집적 회로 칩(IC Chip)을 내장한 플라스틱 카드이다. 스마트 카드는 마이크로 프로세서, 카드 운영 체제, 보안 모듈, 메모리 등을 구비하며, 전자 화폐, 교통 카드, 전자상거래, 출입통제 등 응용 분야에서 다목적으로 활용되고 있다.
스마트 카드에는 중요한 보안 정보가 저장되기 때문에, 외부로부터의 해킹 등에 대비하기 위해 많은 수의 검출기가 포함되어 있다. 검출기의 종류로는 전압 검출기, 온도 검출기, 주파수 검출기, 글리치 검출기 등이 있다.
전압 검출기는 외부에서 인가되는 전압으로부터 해킹 또는 에러 여부를 검출한다. 온도 검출기는 외부 또는 내부의 온도 변화를 감지하고, 이를 통해 에러 여부를 검출한다. 주파수 검출기는 입력 신호의 주파수로부터 해킹 등을 검출한다. 글리치 검출기는 입력 신호의 글리치를 통해 해킹 또는 에러 등을 검출한다. 이와 같이 스마트 카드는 다양한 종류의 검출기를 사용하여 보안 정보를 안전하게 보호한다.
종래의 스마트 카드는 집적 회로 칩 내에 복수의 검출기를 각각 독립적으로 구비하고 있다. 하지만, 스마트 카드가 새로운 외부 공격에 대응하기 위해서는 보다 많은 검출기가 사용되어야 한다. 많은 수의 검출기들은 스마트 카드의 집적 회로 칩의 사이즈에 많은 부담을 주고 있는 것이 현실이다. 이에 각각의 검출기들의 기능을 그대로 유지하면, 이들이 차지하는 면적을 줄일 수 있는 연구가 진행되고 있다.
본 발명은 상술한 기술적 과제를 해결하기 위해 제안된 것으로, 본 발명의 목적은 스마트 카드에 사용되는 검출기의 수가 증가함에 따라 집적 회로 칩의 면적이 커지는 문제를 해결하는 스마트 카드를 제공하는 데 있다.
본 발명의 다른 목적은 스마트 카드에 사용되는 검출기들의 전체 면적을 줄일 수 있는 스마트 카드의 검출기를 제공하는 데 있다.
본 발명의 또 다른 목적은 공유 회로를 사용함으로 반도체 칩의 면적을 줄일 수 있는 반도체 집적 회로를 제공하는 데 있다.
본 발명에 따른 스마트 카드는 복수의 검출기를 포함하는, 각각의 검출기는 공유 블록과 고유 블록을 갖는, 상기 공유 블록은 상기 복수의 검출기에 공통으로 사용되는, 그리고 상기 고유 블록은 상기 각각의 검출기에 고유적으로 사용되는 공통 검출기; 상기 복수의 검출기가 시간을 달리하여 검출 동작을 수행하도록 상기 공통 검출기를 제어하는 검출 제어 유닛; 및 상기 공통 검출기의 검출 신호에 응답 하여 상기 스마트 카드의 리셋 동작을 제어하는 리셋 제어 유닛을 포함한다.
실시예로서, 상기 공통 검출기는 상기 공유 블록 및 상기 각각의 검출기에 고유적으로 사용되는 복수의 고유 블록을 포함하며, 상기 검출 제어 유닛의 제어에 따라 상기 복수의 고유 블록 중에서 어느 하나를 선택하여 사용하는 검출 블록; 상기 검출 제어 유닛의 제어에 따라 상기 검출 블록의 출력 신호 중에서 어느 하나를 선택하는 선택기; 및 상기 선택기의 출력 신호와 기준 신호를 비교하고, 비교 결과로서 상기 검출 신호를 발생하는 비교기를 포함한다.
상기 공유 블록은 복수의 MOS 트랜지스터로 구성되는 MOS 트랜지스터 셋; 복수의 저항으로 구성되는 저항 셋; 및 복수의 커패시터로 구성되는 커패시터 셋을 포함한다. 상기 공유 블록은 각각의 MOS 트랜지스터, 각각의 저항, 각각의 커패시터를 선택하기 위한 스위치를 포함한다. 상기 스위치는 상기 검출 제어 유닛의 제어에 따라 온 또는 오프 된다.
다른 실시예로서, 상기 공유 블록은 상기 복수의 검출기에 공통으로 사용되는 MOS 트랜지스터 또는 저항 또는 커패시터를 공유한다. 상기 복수의 검출기는 비교기를 공유하여 사용한다. 상기 공통 검출기, 상기 검출 제어 유닛, 그리고 상기 리셋 제어 유닛은 하나의 집적 회로 칩에 집적된다.
본 발명에 따른 스마트 카드의 검출기는 복수의 검출 수단을 갖는, 각각의 검출 수단은 공유 블록과 고유 블록을 갖는, 상기 공유 블록은 상기 복수의 검출 수단에 공통으로 사용되는, 그리고 상기 고유 블록은 상기 각각의 검출 수단에 고유적으로 사용되는 검출 블록; 상기 검출 블록의 출력 신호 중에서 어느 하나를 선 택하는 선택기; 및 상기 선택기의 출력 신호와 기준 신호를 비교하고, 비교 결과로서 검출 신호를 발생하는 비교기를 포함한다.
실시예로서, 상기 검출 블록은 상기 복수의 검출 수단을 서로 다른 시간에 사용한다.
다른 실시예로서, 상기 공유 블록은 복수의 MOS 트랜지스터로 구성되는 MOS 트랜지스터 셋; 복수의 저항으로 구성되는 저항 셋; 및 복수의 커패시터로 구성되는 커패시터 셋을 포함한다. 상기 공유 블록은 각각의 MOS 트랜지스터, 각각의 저항, 각각의 커패시터를 선택하기 위한 스위치를 포함한다.
또 다른 실시예로서, 상기 공유 블록은 상기 복수의 검출 수단에 공통으로 사용되는 MOS 트랜지스터 또는 저항 또는 커패시터를 공유한다. 상기 복수의 검출 수단은 비교기를 공유하여 사용한다.
본 발명에 따른 반도체 집적 회로는 복수의 회로를 포함하는, 각각의 회로는 공유 블록과 고유 블록을 갖는, 상기 공유 블록은 상기 복수의 회로에 공통으로 사용되는, 그리고 상기 고유 블록은 상기 각각의 회로에 고유적으로 사용되는 공통 회로; 및 상기 복수의 회로가 시간을 달리하여 동작하도록 상기 공통 회로를 제어하는 제어 유닛을 포함한다.
실시예로서, 상기 공통 회로는 상기 각각의 회로에 고유적으로 사용되는 복수의 고유 블록을 포함하며, 상기 제어 유닛의 제어에 따라 상기 복수의 고유 블록 중에서 어느 하나를 선택하여 사용한다. 상기 공통 회로는 상기 선택된 고유 블록의 출력 신호와 기준 신호를 비교하고, 비교 결과로서 상기 검출 신호를 발생하는 비교기를 포함한다.
다른 실시예로서, 상기 공유 블록은 복수의 MOS 트랜지스터로 구성되는 MOS 트랜지스터 셋; 복수의 저항으로 구성되는 저항 셋; 및 복수의 커패시터로 구성되는 커패시터 셋을 포함한다. 상기 공유 블록은 각각의 MOS 트랜지스터, 각각의 저항, 각각의 커패시터를 선택하기 위한 스위치를 포함한다. 상기 스위치는 상기 제어 유닛의 제어에 따라 온 또는 오프 된다.
또 다른 실시예로서, 상기 공유 블록은 상기 복수의 회로에 공통으로 사용되는 MOS 트랜지스터 또는 저항 또는 커패시터를 공유한다. 상기 반도체 집적 회로는 휴대용 저장 장치에 사용될 수 있다.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이행하기 위해서는 본 발명의 바람직한 실시 예를 예시하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다. 이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예를 설명함으로써, 본 발명을 상세히 설명한다.
도 1은 본 발명의 이해를 쉽게 하기 위한 것으로, 복수의 검출기를 포함한 일반적인 스마트 카드를 보여주는 블록이다. 도 1을 참조하면, 스마트 카드(100)는 복수의 검출기(110, 120, 130) 및 리셋 제어 유닛(140)을 포함한다.
스마트 카드(100)는 외부로부터의 해킹 등에 대비하기 위해 복수의 검출기를 포함한다. 도 1에서는 예로서 3개의 검출기(110, 120, 130)를 보여준다. 각각의 검출기는 전압 검출기, 온도 검출기, 주파수 검출기, 글리치 검출기 등 다양한 검출기 중 어느 하나일 수 있다. 한편, 실제 스마트 카드에는 이보다 더 많은 수의 검 출기가 포함되어 있음은 자명한 사실이다.
도 1을 참조하면, 제 1 검출기(110)는 검출 블록(111) 및 비교기(116)를 포함한다. 검출 블록(111)은 복수의 MOS 트랜지스터(112), 복수의 저항(113), 복수의 커패시터(114), 복수의 논리 게이트(도시되지 않음) 등을 포함한다. 검출 블록(111)은 외부로부터 입력 신호(IN1)를 입력받고, 입력 신호(IN1)로부터 해킹 여부, 에러 여부 등을 검출하고, 검출 결과로서 출력 신호(VI1)를 발생한다.
도 1에서, MOS 트랜지스터 셋(112)은 검출 블록(111) 내의 모든 MOS 트랜지스터 중에서, 다른 검출 블록(121, 131)과 공유할 수 있는 MOS 트랜지스터의 집합이다. 저항 셋(113)은 검출 블록(111) 내의 모든 저항 중에서, 다른 검출 블록(121, 131)과 공유할 수 있는 저항의 집합이다. 커패시터 셋(114)은 검출 블록(111) 내의 모든 커패시터 중에서, 다른 검출 블록(121, 131)과 공유할 수 있는 커패시터의 집합이다. 이하에서는 MOS 트랜지스터 셋(112), 저항 셋(113), 그리고 커패시터 셋(114)과 같이, 다른 검출 블록(121, 131)과 공유할 수 있는 소자들의 집합을 공유 블록(share block)이라 한다.
한편, 고유 블록(115)은 공유 블록과 대응되는 개념으로, 다른 검출 블록(121, 131)과 공유할 수 없는 소자로 구성되는 블록이다. 즉, 제 1 검출기(110)는 공유 블록(share block) 및 고유 블록(unique block)을 포함한다. 고유 블록(115)은 다른 검출 블록(121, 131)과 공유되지 않고, 제 1 검출기(110)에 고유적으로 사용된다. 공유 블록은 다른 검출 블록(121, 131)과 공유할 수 있다. 제 1 검출기(110) 내의 검출 블록(111)의 구성 및 동작은 도 2a를 참조하여 상세히 설명된 다.
비교기(116)는 검출 블록(111)의 출력 전압(VI1)과 기준 전압(Vref)을 비교하고, 비교 결과로서 제 1 검출 신호(DET1)를 발생한다. 제 1 검출 신호(DET1)는 리셋 제어 유닛(140)으로 제공된다. 비교기(116)의 구성 및 동작 원리는 당업자에게 잘 알려져 있기 때문에, 이에 대한 자세한 설명을 생략한다.
제 2 검출기(120)는 검출 블록(121) 및 비교기(126)를 포함한다. 제 2 검출기(120)의 검출 블록(121)은 고유 블록(125) 및 공유 블록(122, 123, 124)을 포함한다. 제 2 검출기(120)는 검출 결과로서 제 2 검출 신호(DET2)를 발생한다. 제 3 검출기(130)는 검출 블록(131) 및 비교기(136)를 포함한다. 제 3 검출기(130)의 검출 블록(131)은 고유 블록(135) 및 공유 블록(132, 133, 134)을 포함한다. 제 3 검출기(130)는 검출 결과로서 제 3 검출 신호(DET3)를 발생한다. 제 2 및 제 3 검출기(120, 130) 내의 검출 블록(121, 131)의 구성 및 동작은 각각 도 2b 및 도 2c를 참조하여 상세히 설명된다.
리셋 제어 유닛(140)은 제 1 내지 제 3 검출 신호(DET1~DET3)를 입력받고, 리셋 신호(RST)를 발생한다. 스마트 카드(100)는 해킹 등 외부 공격이 있는 경우에, 스마트 카드(100)의 동작을 리셋함으로 중요한 정보를 안전하게 보호한다. 리셋 신호(RST)는 스마트 카드(110) 내의 중앙처리장치(CPU)와 같은 마이크로 프로세서(도시되지 않음)로 제공된다. 리셋 제어 유닛(140)은 제 1 내지 제 3 검출기(110, 120, 130) 중 적어도 어느 하나로부터 검출 신호(DET)를 입력받은 경우에, 리셋 신호(RST)를 발생한다.
도 2a 내지 도 2c는 도 1에 도시된 제 1 내지 제 3 검출 블록(111, 121, 131)을 예시적으로 보여주는 블록도이다. 도 2a 내지 도 2c에서는, 본 발명의 설명의 편의를 위해, 가장 간단한 구성을 갖는 공유 블록들을 예시적으로 도시하고 있다.
도 2a를 참조하면, 제 1 검출 블록(111)은 고유 블록(115)과, 이를 제외한 공유 블록(112a, 112b, 113, 114)으로 구성된다. 공유 블록은 PMOS 트랜지스터 셋(112a), NMOS 트랜지스터 셋(112b), 저항 셋(113), 그리고 커패시터 셋(114)을 포함하며, 이들은 각각 하나의 PMOS 트랜지스터(Pa), NMOS 트랜지스터(Na), 저항(Ra), 그리고 커패시터(Ca)로 구성된다. 도 2a에서, PMOS 트랜지스터(Pa) 및 NMOS 트랜지스터(Na)에는 예로서 바이어스 전압(P_bias, N_bias)이 인가된다.
도 2b를 참조하면, 제 2 검출 블록(121)은 고유 블록(125)과, 이를 제외한 공유 블록(122a, 122b, 123, 124)으로 구성된다. 공유 블록은 PMOS 트랜지스터 셋(122a), NMOS 트랜지스터 셋(122b), 저항 셋(123), 그리고 커패시터 셋(124)을 포함하며, 이들은 각각 두 개의 PMOS 트랜지스터(Pa, Pb), NMOS 트랜지스터(Na, Nb), 저항(Ra, Rb), 그리고 커패시터(Ca, Cb)로 구성된다. 여기에서, PMOS 트랜지스터(Pa), NMOS 트랜지스터(Na), 저항(Ra), 그리고 커패시터(Ca)는 도 2a에서 사용한 것들과 동일하다.
도 2b에서, PMOS 트랜지스터(Pa, Pb) 및 NMOS 트랜지스터(Na, Nb)에는 바이어스 전압(P_bias, N_bias)이 인가된다. 두 개의 저항(Ra, Rb)은 직렬 연결되어 있고, 두 개의 커패시터(Ca, Cb)는 병렬로 연결되어 있다.
도 2c를 참조하면, 제 3 검출 블록(131)은 고유 블록(135)과, 이를 제외한 공유 블록(132a, 132b, 133, 134)으로 구성된다. 공유 블록은 PMOS 트랜지스터 셋(132a), NMOS 트랜지스터 셋(132b), 저항 셋(133), 그리고 커패시터 셋(134)을 포함하며, 이들은 각각 세 개의 PMOS 트랜지스터(Pa, Pb, Pc), NMOS 트랜지스터(Na, Nb, Nc), 저항(Ra, Rb, Rc), 그리고 커패시터(Ca, Cb, Cc)로 구성된다.
도 2c에서, PMOS 트랜지스터(Pa, Pb, Pc) 및 NMOS 트랜지스터(Na, Nb, Nc)에는 바이어스 전압(P_bias, N_bias)이 인가된다. 세 개의 저항(Ra, Rb, Rc)은 직렬 연결되어 있고, 세 개의 커패시터(Ca, Cb, Cc)는 병렬로 연결되어 있다.
다시 도 1을 참조하면, 스마트 카드(100)는 제 1 내지지 제 3 검출기(110, 120, 130)를 포함하며, 각각의 검출기는 검출 블록 및 비교기를 포함한다. 도 1의 스마트 카드(100)는 각각의 검출기마다 검출 블록과 비교기를 별도로 구비하고 있다. 따라서 검출기의 수가 많아지면, 집적 회로 칩에서 검출기가 차지하는 면적도 그만큼 증가 된다.
도 3은 본 발명에 따른 스마트 카드를 보여주는 블록도이다. 도 3에 도시된 스마트 카드(200)는 도 1의 스마트 카드(100)에서 각각의 검출기마다 별도로 존재하는 검출 블록(111, 121, 131) 및 비교기(116, 126, 136)를 하나의 검출 블록(200) 및 비교기(226)로 구현한 것이다. 본 발명에 따른 스마트 카드(200)에 의하면, 스마트 카드의 집적 회로 칩에서 검출기가 차지하는 면적이 획기적으로 줄어든다.
도 3을 참조하면, 스마트 카드(200)는 공통 검출기(210), 검출 제어 유 닛(230), 그리고 리셋 제어 유닛(240)을 포함한다. 공통 검출기(210)는 검출 블록(220), 선택기(225), 그리고 비교기(226)를 포함한다.
검출 블록(220)은 제 1 내지 제 3 고유 블록(221~223)과 공유 블록(224)을 포함한다. 여기에서, 제 1 내지 제 3 고유 블록(221~223)은 도 1에 도시된 고유 블록들(115, 125, 135)에 각각 대응된다. 즉, 제 1 고유 블록(221)은 도 1 및 도 2a의 고유 블록(115)과 동일하며, 제 2 고유 블록(222)은 도 1 및 도 2b의 고유 블록(125)과 동일하고, 제 3 고유 블록(223)은 도 1 및 도 2c의 고유 블록(135)과 동일하다.
제 1 내지 제 3 고유 블록(221~223)은 검출 제어 유닛(230)으로부터 제공되는 선택 신호(Si; i=1~3)에 의해 선택된다. 즉, 제 1 고유 블록(221)은 제 1 선택 신호(S1)에 응답하여 선택되고, 제 2 고유 블록(222)은 제 2 선택 신호(S2)에 응답하여 선택되며, 제 3 고유 블록(223)은 제 3 선택 신호(S3)에 응답하여 선택된다.
공유 블록(224)은 선택 신호(Si; i=1~3)에 따라 도 2a 내지 도 2c의 구성 중 어느 하나를 갖는다. 예를 들어, 공유 블록(224)이 제 1 선택 신호(S1)를 입력받으면, 도 2a의 구성을 가지며, 제 1 고유 블록(221)과 연결된다. 이는 공통 검출기(210)가 도 1의 제 1 검출기(110)로 사용됨을 의미한다. 이와 마찬가지로, 공유 블록(224)이 제 2 또는 제 3 선택 신호(S2, S3)를 입력받으면, 도 1의 제 2 또는 제 3 검출기(120, 130)로 사용된다. 공유 블록(224)의 구성 및 동작 원리는 도 4를 참조하여 상세히 설명된다.
선택기(225)는 검출 제어 유닛(230)으로부터 제공되는 선택 신호(Si)에 응답 하여, 검출 블록(220)의 출력 신호(VI1~VI3) 중에서 어느 하나를 선택한다. 선택기(225)는 선택된 출력 신호를 비교기(226)로 제공한다. 선택기(225)의 구성 및 동작 원리는 도 5를 참조하여 설명된다.
비교기(226)는 선택기(225)의 출력 신호(VIi; i=1~3) 및 기준 전압(Vref)을 비교하고, 비교 결과로서 검출 신호(DETi; i=1~3)를 발생한다. 검출 신호(DETi)는 리셋 제어 유닛(240)으로 제공된다. 리셋 제어 유닛(240)의 동작은 도 1에서 설명한 바와 같다.
검출 제어 유닛(230)은 공통 검출기(210)의 전반적인 동작을 제어한다. 예를 들면, 검출 제어 유닛(230)은 공통 검출기(210)가 시분할(time division) 방식으로 동작하도록 제어한다. 여기에서, 시분할 방식이라 함은 하나의 검출기를 사용하여, 마치 여러 개의 검출기가 시간을 달리하여 동작하는 것처럼 구현하는 방법을 말한다. 즉, 시분할 방식에 의하면, 도 3에 도시된 공통 검출기(210)는 시간을 달리하여, 마치 도 1의 제 1 내지 제 3 검출기(110, 120, 130)처럼 동작한다.
검출 제어 유닛(230)은 시분할 방식에 따라, 제 1 내지 제 3 선택 신호(S1~S3)를 순차적으로 발생한다. 선택 신호(Si)는 검출 블록(220)과 선택기(225)로 각각 제공된다. 한편, 검출 제어 유닛(230)은 시분할 방식을 구현하기 위해 내부적으로 상태 머신(state machine)을 구비한다. 시분할 방식을 적용한 검출 제어 유닛(230)의 동작 원리는 도 6을 참조하여 상세히 설명된다.
도 4는 도 3에 도시된 검출 블록 내의 공유 블록을 예시적으로 보여주는 회로도이다. 도 4를 참조하면, 검출 블록(220)은 고유 블록(221~223)과, 이를 제외한 공유 블록(224)으로 구성된다. 고유 블록에는 제 1 내지 제 3 고유 블록(221~223)이 포함되어 있다. 공유 블록(224)은 PMOS 트랜지스터 셋(224a), NMOS 트랜지스터 셋(224b), 저항 셋(224c), 그리고 커패시터 셋(224d)을 포함한다.
이들은 도 4에 도시된 바와 같이 각각 세 개의 PMOS 트랜지스터(Pa, Pb, Pc), NMOS 트랜지스터(Na, Nb, Nc), 저항(Ra, Rb, Rc), 그리고 커패시터(Ca, Cb, Cc)를 포함한다. 또한, 이들 각각은 세 개의 스위치(SW1~SW3)를 포함한다. 스위치(SW1~SW3)는 검출 제어 유닛(도 3 참조, 230)으로부터 제공된 선택 신호(Si; i=1~3)에 따라 온 또는 오프 된다.
만약, 제 1 선택 신호(S1)가 활성화되면 제 1 스위치(SW1)가 턴 온 된다. 단, 저항 셋(224c)의 제 1 스위치(SW1)는 턴 오프 된다. 이때, 검출 블록(220)은 제 1 고유 블록(221), PMOS 트랜지스터(Pa), NMOS 트랜지스터(Na), 저항(Ra), 그리고 커패시터(Ca)로 구성된다. 이는 도 2a의 검출 블록(111)과 동일한 구성을 갖는다.
제 2 선택 신호(S2)가 활성화되면 제 1 및 제 2 스위치(SW1, SW2)가 턴 온 또는 오프 된다. 이때 검출 블록(220)은 제 2 고유 블록(222), PMOS 트랜지스터(Pa, Pb), NMOS 트랜지스터(Na, Nb), 저항(Ra, Rb), 그리고 커패시터(Ca, Cb)로 구성된다. 이는 도 2b의 검출 블록(121)과 동일한 구성을 갖는다.
마찬가지로, 제 3 선택 신호(S3)가 활성화되면 제 1 내지 제 3 스위치(SW1~SW3)가 턴 온 또는 오프 된다. 이때 검출 블록(220)은 제 3 고유 블록(223), PMOS 트랜지스터(Pa, Pb, Pc), NMOS 트랜지스터(Na, Nb, Nc), 저항(Ra, Rb, Rc), 그리고 커패시터(Ca, Cb, Cc)로 구성된다. 이는 도 2c의 검출 블록(131)과 동일한 구성을 갖는다.
즉, 도 4에 도시된 검출 블록(220)은 선택 신호(S1~S3)에 따라 도 2a 내지 도 2c에 도시된 각각의 검출 블록(111, 121, 131)과 동일한 구성을 가지며, 동일한 기능을 수행한다. 이와 같이, 본 발명에 따른 스마트 카드는 검출 블록을 공유 블록과 고유 블록으로 구분하고, 검출기가 공유 블록을 공유하도록 함으로 집적 회로 칩의 면적을 줄일 수 있다.
도 5는 도 3에 도시된 선택기를 예시적으로 보여주는 회로도이다. 도 5를 참조하면, 선택기(225)는 간단하게 3개의 스위치로 구성될 수 있다. 제 1 선택 신호(S1)가 활성화되면, 선택기(225)는 제 1 출력 신호(VI1)를 선택하고, 비교기(226)는 제 1 검출 신호(DET1)를 발생한다. 마찬가지로, 제 2 또는 제 3 선택 신호(S2, S3)가 활성화되면, 선택기(225)는 제 2 또는 제 3 출력 신호(VI2, VI3)를 선택하고, 비교기(226)는 제 2 또는 제 3 검출 신호(DET2, DET3)를 발생한다. 도 5에서는 선택기(225)가 3개의 스위치로 구성되어 있으나, 선택기(225)는 스위치 이외에 멀티플렉서 등을 이용하여 다양한 방법으로 구현될 수 있다.
도 1에 도시된 일반적인 스마트 카드는 각각의 검출기마다 각각 하나의 비교기를 사용한다. 그러나 본 발명에 따른 스마트 카드는 선택기를 구비함으로, 하나의 비교기를 사용한다. 이와 같이 본 발명에 따른 스마트 카드는 공유 블록 및 비교기를 공유함으로 집적 회로 칩의 면적을 크게 줄일 수 있다.
도 6은 도 3에 도시된 스마트 카드의 동작을 설명하기 위한 순서도이다. 도 3 및 도 6을 참조하여, 본 발명에 따른 스마트 카드의 동작 방법이 상세히 설명된다.
먼저, 파워 온 리셋 신호(POR)가 발생하면(S110), 검출 제어 유닛(230)은 선택 변수(i)를 초기화한다(S120). 즉, i=1 이 된다. 이때 검출 제어 유닛(230)은 제 1 선택 신호(S1)를 발생하고, 이를 공통 검출기(210)로 제공한다.
다음으로, 공통 검출기(210)가 제 1 선택 신호(S1)를 입력받으면, 공통 검출기(210)는 도 2a에 도시된 제 1 검출기(111)와 동일한 구성을 갖는다. 즉, 검출 제어 유닛(230)은 제 1 선택 신호(S1)에 의해, 제 1 검출기(도 1, 111)를 선택한다(S130). 초기화 시간을 기다린 다음에(S140), 공통 검출기(210)는 제 1 검출 동작을 수행한다(S150). 이때 공통 검출기(210)는 검출 결과로서, 제 1 검출 신호(DET1)를 발생한다.
다음으로, 리셋 제어 유닛(240)은 제 1 검출 신호(DET1)를 입력받고, 입력 신호의 에러 여부를 판단한다(S160). 즉, 입력 신호에 외부 공격, 해킹 등이 있는지를 판단한다. 만약, 에러가 검출되면(Yes), 리셋 제어 유닛(240)은 리셋 신호(RST)를 발생한다(S165). 만약, 에러가 검출되지 않으면(No), 검출 제어 유닛(230)은 현재 동작하고 있는 검출기가 마지막인지를 판단한다(S170). 마지막 검출기가 아니면(No), 선택 변수(i)를 증가하고, S130 단계 내지 S170 단계를 반복한다.
마지막 검출기이면(Yes), 스마트 카드(200)의 파워 오프 여부를 판단한다(S180). 스마트 카드(200)가 파워 온 상태이면, S120 단계 내지 S180 단계를 반 복한다. 스마트 카드(200)의 에러 검출 동작은 파워 오프 될 때까지 계속된다.
본 발명에 따른 스마트 카드는 각각의 검출기마다 별도로 존재하는 검출 블록 및 비교기를 하나의 검출 블록 및 비교기로 구현한 것이다. 본 발명에 의하면, 스마트 카드의 집적 회로 칩에서 검출기가 차지하는 면적을 획기적으로 줄일 수 있다.
이상에서 스마트 카드를 예로 설명하고 있으나, 본 발명은 스마트 카드 뿐만 아니라, 다른 반도체 집적 회로에도 동일하게 적용될 수 있다. 반도체 집적 회로가 스마트 카드의 검출기와 같은 복수의 회로를 포함한다고 가정하자. 각각의 회로는 공유 블록과 고유 블록으로 구분되며, 공유 블록은 복수의 회로에 공통으로 사용되고, 고유 블록은 각각의 회로에 고유적으로 사용된다. 위의 스마트 카드의 예에서 보는 바와 같은 원리에 의해, 복수의 회로는 시간을 달리하여 동작하도록 제어될 수 있다. 이러한 반도체 집적 회로는 스마트 카드, 플래시 카드 등과 같은 휴대용 저장 장치에 폭 넓게 적용될 수 있다.
본 발명은 도면에 도시된 일 실시 예를 참고로 설명되었으나, 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사항에 의해 정해져야 할 것이다.
본 발명에 따른 스마트 카드는 복수의 검출기를 하나의 공통 검출기로 구현 한다. 즉, 본 발명은 복수의 검출기에 중복 사용되는 소자들을 공유함으로써, 검출기의 수가 많아질 때 집적 회로 칩의 면적이 커지는 문제점을 해결할 수 있다.
이와 마찬가지로, 본 발명에 따른 반도체 집적 회로는 복수의 회로를 하나의 공통 회로로 구현한다. 즉, 본 발명은 복수의 회로에 중복 사용되는 소자들을 공유함으로써, 회로의 수가 많아질 때 집적 회로의 면적이 커지는 문제점을 해결할 수 있다.

Claims (22)

  1. 스마트 카드에 있어서:
    복수의 검출기를 포함하는, 각각의 검출기는 공유 블록과 고유 블록을 갖는, 상기 공유 블록은 상기 복수의 검출기에 공통으로 사용되는, 그리고 상기 고유 블록은 상기 각각의 검출기에 고유적으로 사용되는 공통 검출기;
    상기 복수의 검출기가 시간을 달리하여 검출 동작을 수행하도록 상기 공통 검출기를 제어하는 검출 제어 유닛; 및
    상기 공통 검출기의 검출 신호에 응답하여 상기 스마트 카드의 리셋 동작을 제어하는 리셋 제어 유닛을 포함하는 스마트 카드.
  2. 제 1 항에 있어서,
    상기 공통 검출기는
    상기 공유 블록 및 상기 각각의 검출기에 고유적으로 사용되는 복수의 고유 블록을 포함하며, 상기 검출 제어 유닛의 제어에 따라 상기 복수의 고유 블록 중에서 어느 하나를 선택하여 사용하는 검출 블록;
    상기 검출 제어 유닛의 제어에 따라 상기 검출 블록의 출력 신호 중에서 어느 하나를 선택하는 선택기; 및
    상기 선택기의 출력 신호와 기준 신호를 비교하고, 비교 결과로서 상기 검출 신호를 발생하는 비교기를 포함하는 스마트 카드.
  3. 제 2 항에 있어서,
    상기 공유 블록은
    복수의 MOS 트랜지스터로 구성되는 MOS 트랜지스터 셋;
    복수의 저항으로 구성되는 저항 셋; 및
    복수의 커패시터로 구성되는 커패시터 셋을 포함하는 스마트 카드.
  4. 제 3 항에 있어서,
    상기 공유 블록은 각각의 MOS 트랜지스터, 각각의 저항, 각각의 커패시터를 선택하기 위한 스위치를 포함하는 스마트 카드.
  5. 제 4 항에 있어서,
    상기 스위치는 상기 검출 제어 유닛의 제어에 따라 온 또는 오프 되는 스마트 카드.
  6. 제 1 항에 있어서,
    상기 공유 블록은 상기 복수의 검출기에 공통으로 사용되는 MOS 트랜지스터 또는 저항 또는 커패시터를 공유하는 스마트 카드.
  7. 제 1 항에 있어서,
    상기 복수의 검출기는 비교기를 공유하여 사용하는 스마트 카드.
  8. 제 1 항에 있어서,
    상기 공통 검출기, 상기 검출 제어 유닛, 그리고 상기 리셋 제어 유닛은 하나의 집적 회로 칩에 집적되는 스마트 카드.
  9. 스마트 카드의 검출기에 있어서:
    복수의 검출 수단을 갖는, 각각의 검출 수단은 공유 블록과 고유 블록을 갖는, 상기 공유 블록은 상기 복수의 검출 수단에 공통으로 사용되는, 그리고 상기 고유 블록은 상기 각각의 검출 수단에 고유적으로 사용되는 검출 블록;
    상기 검출 블록의 출력 신호 중에서 어느 하나를 선택하는 선택기; 및
    상기 선택기의 출력 신호와 기준 신호를 비교하고, 비교 결과로서 검출 신호를 발생하는 비교기를 포함하는 검출기.
  10. 제 9 항에 있어서,
    상기 복수의 검출 수단은 서로 다른 시간에 사용하는 검출기.
  11. 제 9 항에 있어서,
    상기 공유 블록은
    복수의 MOS 트랜지스터로 구성되는 MOS 트랜지스터 셋;
    복수의 저항으로 구성되는 저항 셋; 및
    복수의 커패시터로 구성되는 커패시터 셋을 포함하는 검출기.
  12. 제 11 항에 있어서,
    상기 공유 블록은 각각의 MOS 트랜지스터, 각각의 저항, 각각의 커패시터를 선택하기 위한 스위치를 포함하는 검출기.
  13. 제 9 항에 있어서,
    상기 공유 블록은 상기 복수의 검출 수단에 공통으로 사용되는 MOS 트랜지스터 또는 저항 또는 커패시터를 공유하는 검출기.
  14. 제 9 항에 있어서,
    상기 복수의 검출 수단은 비교기를 공유하여 사용하는 검출기.
  15. 반도체 집적 회로에 있어서:
    복수의 회로를 포함하는, 각각의 회로는 공유 블록과 고유 블록을 갖는, 상기 공유 블록은 상기 복수의 회로에 공통으로 사용되는, 그리고 상기 고유 블록은 상기 각각의 회로에 고유적으로 사용되는 공통 회로; 및
    상기 복수의 회로가 시간을 달리하여 동작하도록 상기 공통 회로를 제어하는 제어 유닛을 포함하는 반도체 집적 회로.
  16. 제 15 항에 있어서,
    상기 공통 회로는 상기 각각의 회로에 고유적으로 사용되는 복수의 고유 블록을 포함하며, 상기 제어 유닛의 제어에 따라 상기 복수의 고유 블록 중에서 어느 하나를 선택하여 사용하는 반도체 집적 회로.
  17. 제 16 항에 있어서,
    상기 공통 회로는 상기 선택된 고유 블록의 출력 신호와 기준 신호를 비교하고, 비교 결과로서 상기 검출 신호를 발생하는 비교기를 포함하는 반도체 집적 회로.
  18. 제 15 항에 있어서,
    상기 공유 블록은
    복수의 MOS 트랜지스터로 구성되는 MOS 트랜지스터 셋;
    복수의 저항으로 구성되는 저항 셋; 및
    복수의 커패시터로 구성되는 커패시터 셋을 포함하는 반도체 집적 회로.
  19. 제 18 항에 있어서,
    상기 공유 블록은 각각의 MOS 트랜지스터, 각각의 저항, 각각의 커패시터를 선택하기 위한 스위치를 포함하는 반도체 집적 회로.
  20. 제 19 항에 있어서,
    상기 스위치는 상기 제어 유닛의 제어에 따라 온 또는 오프 되는 반도체 집적 회로.
  21. 제 15 항에 있어서,
    상기 공유 블록은 상기 복수의 회로에 공통으로 사용되는 MOS 트랜지스터 또는 저항 또는 커패시터를 공유하는 반도체 집적 회로.
  22. 제 15 항에 있어서,
    상기 반도체 집적 회로는 휴대용 저장 장치에 사용되는 반도체 집적 회로.
KR1020060076263A 2006-08-11 2006-08-11 공유 블록 및 고유 블록을 갖는 스마트 카드, 검출기 및반도체 집적 회로 KR100816750B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020060076263A KR100816750B1 (ko) 2006-08-11 2006-08-11 공유 블록 및 고유 블록을 갖는 스마트 카드, 검출기 및반도체 집적 회로
US11/606,600 US20080047025A1 (en) 2006-08-11 2006-11-30 Smart card having security apparatus with minimized area
CNA2007101403103A CN101159033A (zh) 2006-08-11 2007-08-09 包括具有最小化的面积的安全装置的智能卡
FR0757035A FR2939544A1 (fr) 2006-08-11 2007-08-10 Carte a puce intelligente et dispositif de securite

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060076263A KR100816750B1 (ko) 2006-08-11 2006-08-11 공유 블록 및 고유 블록을 갖는 스마트 카드, 검출기 및반도체 집적 회로

Publications (2)

Publication Number Publication Date
KR20080014479A true KR20080014479A (ko) 2008-02-14
KR100816750B1 KR100816750B1 (ko) 2008-03-27

Family

ID=39102895

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060076263A KR100816750B1 (ko) 2006-08-11 2006-08-11 공유 블록 및 고유 블록을 갖는 스마트 카드, 검출기 및반도체 집적 회로

Country Status (4)

Country Link
US (1) US20080047025A1 (ko)
KR (1) KR100816750B1 (ko)
CN (1) CN101159033A (ko)
FR (1) FR2939544A1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2985059B1 (fr) * 2011-12-21 2014-01-10 Oberthur Technologies Dispositif de securisation d'un document electronique
ITMI20120253A1 (it) * 2012-02-20 2013-08-21 E T G Elettronica Di G Terlisio Dispositivo portatile di memorizzazione di dati di tipo protetto
US9690344B2 (en) * 2014-10-16 2017-06-27 Stmicroelectronics International N.V. System and method for a power sequencing circuit
US11619661B1 (en) 2022-03-18 2023-04-04 Nvidia Corporation On-die techniques for converting currents to frequencies
US11777483B1 (en) * 2022-03-18 2023-10-03 Nvidia Corporation On-die techniques for asynchnorously comparing voltages

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2649817B1 (fr) * 1989-07-13 1993-12-24 Gemplus Card International Carte a microcircuit protegee contre l'intrusion
JPH05135226A (ja) * 1991-11-12 1993-06-01 Hitachi Maxell Ltd 非接触型情報媒体
US5442704A (en) * 1994-01-14 1995-08-15 Bull Nh Information Systems Inc. Secure memory card with programmed controlled security access control
US5493105A (en) * 1994-04-19 1996-02-20 Desai; Nimesh R. Electronic business card system
US5971282A (en) * 1995-09-26 1999-10-26 Intel Corporation Personal token card with sensor
US6615374B1 (en) * 1999-08-30 2003-09-02 Intel Corporation First and next error identification for integrated circuit devices
EP1081477B1 (en) * 1999-08-31 2006-10-18 STMicroelectronics S.r.l. CMOS Temperature sensor
KR100471147B1 (ko) * 2002-02-05 2005-03-08 삼성전자주식회사 보안 기능을 갖는 반도체 집적 회로
JP4537680B2 (ja) * 2003-08-04 2010-09-01 株式会社東芝 不揮発性半導体記憶装置及びその動作方法、製造方法、半導体集積回路及びシステム
KR100649882B1 (ko) * 2005-07-19 2006-11-27 삼성전자주식회사 비정상 조건 검출회로, 집적회로 카드, 및 ｃｐｕ 작동방법

Also Published As

Publication number Publication date
KR100816750B1 (ko) 2008-03-27
FR2939544A1 (fr) 2010-06-11
US20080047025A1 (en) 2008-02-21
CN101159033A (zh) 2008-04-09

Similar Documents

Publication Publication Date Title
KR100816750B1 (ko) 공유 블록 및 고유 블록을 갖는 스마트 카드, 검출기 및반도체 집적 회로
CN109428724B (zh) 用于及具有物理不可克隆功能的集成电路
US7503501B2 (en) Abnormal condition detection circuit, integrated circuit card having the circuit, and method of operating CPU
US6538468B1 (en) Method and apparatus for multiple boot-up functionalities for a programmable logic device (PLD)
US9129663B2 (en) Semiconductor memory device including plurality of memory chips
US7190190B1 (en) Programmable logic device with on-chip nonvolatile user memory
US6498404B1 (en) Data carrier with obscured power consumption
EP1551031B1 (en) Semiconductor device card
US20090168285A1 (en) Cpu power control circuit
KR100906999B1 (ko) 메모리 모듈 및 메모리 시스템
US9755646B2 (en) Input/output buffer circuit for avoiding malfunctioning in processing signals
US6124747A (en) Output buffer circuit capable of controlling through rate
KR20140014538A (ko) 부정합 부하 저항 소자 기반 물리적 복제 불가 함수 시스템
US8203897B2 (en) Semiconductor device capable of suppressing a coupling effect of a test-disable transmission line
EP3573064A1 (en) Integrated circuit device and operating method of integrated circuit device
US6580370B2 (en) Integrated circuit with protection device
US7589562B2 (en) I/O cell capable of finely controlling drive strength
KR100406557B1 (ko) 주파수 검출 장치
US5537065A (en) Programmable voltage detection system
US6225829B1 (en) device signature generator
US7847586B2 (en) Integrate circuit chip with magnetic devices
JP2010245828A (ja) 半導体装置およびシステム
US7103494B2 (en) Circuit arrangement and data processing method
TWI582966B (zh) 多晶胞晶片
JPH052613A (ja) 広域医療サービスシステム

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120229

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee