KR20080010138A - Nitride based light emitting diode - Google Patents
Nitride based light emitting diode Download PDFInfo
- Publication number
- KR20080010138A KR20080010138A KR20060070216A KR20060070216A KR20080010138A KR 20080010138 A KR20080010138 A KR 20080010138A KR 20060070216 A KR20060070216 A KR 20060070216A KR 20060070216 A KR20060070216 A KR 20060070216A KR 20080010138 A KR20080010138 A KR 20080010138A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- conductive semiconductor
- light emitting
- semiconductor layer
- emitting device
- Prior art date
Links
Images
Landscapes
- Led Devices (AREA)
Abstract
Description
도 1은 종래의 발광 소자의 일례를 나타내는 단면도이다.1 is a cross-sectional view showing an example of a conventional light emitting device.
도 2는 종래의 발광 소자 제조과정 중의 결정 결함을 나타내는 개략도이다.2 is a schematic view showing a crystal defect in a conventional light emitting device manufacturing process.
도 3은 본 발명의 박막 구조를 나타내는 단면도이다.3 is a cross-sectional view showing a thin film structure of the present invention.
도 4는 도 3의 일부 확대도이다.4 is an enlarged view of a portion of FIG. 3.
도 5는 본 발명의 제1실시예를 나타내는 단면도이다.5 is a sectional view showing a first embodiment of the present invention.
도 6은 본 발명의 제2실시예를 나타내는 단면도이다.6 is a cross-sectional view showing a second embodiment of the present invention.
<도면의 주요 부분에 대한 간단한 설명><Brief description of the main parts of the drawing>
10 : 기판 20 : 제1전도성 반도체층10
30 : 초격자층 31 : 제1층30: superlattice layer 31: first layer
32 : 제2층 40 : 버퍼층32: second layer 40: buffer layer
50 : 제2전도성 반도체층 60 : 활성층50: second conductive semiconductor layer 60: active layer
70 : 제3전도성 반도체층 80 : p-형 전극70: third conductive semiconductor layer 80: p-type electrode
90 : n-형 전극90: n-type electrode
본 발명은 질화물계 발광 소자에 관한 것으로 특히, 발광 소자의 발광 효율과 신뢰성을 향상시킬 수 있는 질화물계 발광 소자에 관한 것이다.The present invention relates to a nitride-based light emitting device, and more particularly to a nitride-based light emitting device that can improve the luminous efficiency and reliability of the light emitting device.
발광 다이오드(Light Emitting Diode: LED)는 전류를 빛으로 변환시키는 잘 알려진 반도체 발광 소자로서, 1962년 GaAsP 화합물 반도체를 이용한 적색 LED가 상품화 된 것을 시작으로 GaP:N 계열의 녹색 LED와 함께 정보 통신기기를 비롯한 전자장치의 표시 화상용 광원으로 이용되어 왔다.Light Emitting Diodes (LEDs) are well-known semiconductor light emitting devices that convert current into light.In 1962, red LEDs using GaAsP compound semiconductors were commercialized, along with GaP: N series green LEDs. It has been used as a light source for display images of electronic devices, including.
이러한 LED에 의해 방출되는 광의 파장은 LED를 제조하는데 사용되는 반도체 재료에 따른다. 이는 방출된 광의 파장이 가전자대(valence band) 전자들과 전도대(conduction band) 전자들 사이의 에너지 차를 나타내는 반도체 재료의 밴드갭(band-gap)에 따르기 때문이다. The wavelength of light emitted by such LEDs depends on the semiconductor material used to make the LEDs. This is because the wavelength of the emitted light depends on the band-gap of the semiconductor material, which represents the energy difference between the valence band electrons and the conduction band electrons.
질화 갈륨 화합물 반도체(Gallium Nitride: GaN)는 높은 열적 안정성과 폭넓은 밴드갭(0.8 ~ 6.2eV)을 가지고 있어, LED를 포함한 고출력 전자부품 소자 개발 분야에서 많은 주목을 받아왔다. Gallium nitride compound semiconductors (Gallium Nitride (GaN)) have high thermal stability and wide bandgap (0.8 to 6.2 eV), which has attracted much attention in the development of high-power electronic components including LEDs.
이에 대한 이유 중 하나는 GaN이 타 원소들(인듐(In), 알루미늄(Al) 등)과 조합되어 녹색, 청색 및 백색광을 방출하는 반도체 층들을 제조할 수 있기 때문이다.One reason for this is that GaN can be combined with other elements (indium (In), aluminum (Al), etc.) to produce semiconductor layers that emit green, blue and white light.
이와 같이 방출 파장을 조절할 수 있기 때문에 특정 장치 특성에 맞추어 재료의 특징들에 맞출 수 있다. 예를 들어, GaN를 이용하여 광기록에 유익한 청색 LED와 백열등을 대치할 수 있는 백색 LED를 만들 수 있다. In this way, the emission wavelength can be adjusted to match the material's characteristics to specific device characteristics. For example, GaN can be used to create white LEDs that can replace incandescent and blue LEDs that are beneficial for optical recording.
이러한 GaN 계열 물질의 이점들로 인해, GaN 계열의 LED 시장이 급속히 성장 하고 있다. 따라서, 1994년에 상업적으로 도입한 이래로 GaN 계열의 광전자장치 기술도 급격히 발달하였다. Due to the advantages of these GaN-based materials, the GaN-based LED market is growing rapidly. Therefore, since commercial introduction in 1994, GaN-based optoelectronic device technology has rapidly developed.
상술한 바와 같은 GaN 계열 물질을 이용한 LED의 휘도 또는 출력은 크게, 활성층의 구조, 빛을 외부로 추출할 수 있는 광추출 효율, LED 칩의 크기, 램프 패키지 조립 시 몰드(mold)의 종류 및 각도, 형광물질 등에 의해서 좌우된다.The brightness or output of the LED using the GaN-based material as described above is large, the structure of the active layer, the light extraction efficiency to extract light to the outside, the size of the LED chip, the type and angle of the mold (mold) when assembling the lamp package , Fluorescent material and the like.
한편, 이러한 GaN 계열 반도체 성장이 다른 Ⅲ-Ⅴ족 화합물 반도체보다 어려운 이유 중에 하나는 고품질의 기판, 즉, GaN, InN, AlN 등의 물질의 웨이퍼가 존재하지 않기 때문이다.On the other hand, one of the reasons why the growth of GaN-based semiconductors is more difficult than other III-V compound semiconductors is that there are no high-quality substrates, that is, wafers made of materials such as GaN, InN, and AlN.
따라서 사파이어와 같은 이종 기판 위에 LED 구조를 성장하게 되며, 이때 많은 결함이 발생하게 되고, 이러한 결함들은 LED 성능에 큰 영향을 미치게 된다. Therefore, the LED structure is grown on a heterogeneous substrate such as sapphire, and many defects are generated, and these defects have a great influence on the LED performance.
이러한 GaN 계열 물질의 LED의 기본 구조는 도 1에서 도시하는 바와 같이, n-형 GaN 반도체층(1)이 위치하고, 이러한 n-형 GaN 반도체층(1)과 인접하여 양자우물구조를 가지는 활성층(2)이 위치하며, 이 활성층(2)과 인접하여 p-형 GaN 반도체층(3)이 위치한다.As shown in FIG. 1, the basic structure of the LED of the GaN-based material includes an n-type GaN semiconductor layer 1 and an active layer having a quantum well structure adjacent to the n-type GaN semiconductor layer 1. 2) is located and the p-type
이때, 상기 활성층(2)에서의 전하의 구속이 효율적으로 이루어지도록 하기 위하여 활성층(2)과 p-형 GaN 반도체층(3) 사이에 p-형 AlGaN 층(4)이 위치하기도 한다.In this case, the p-type AlGaN layer 4 may be positioned between the active layer 2 and the p-type
이러한 LED 구조에는 n-형 전극(5)과 p-형 전극(6)이 각각 형성되어, 이러한 전극(5, 6)을 통한 전하의 주입에 의하여 발광이 가능하게 된다.In the LED structure, the n-
상기 양자우물구조를 가지는 활성층(2)은 양자우물층과 양자장벽층이 반복적 으로 적층되어 있어서, 상기 n-형 반도체층(1)과 p-형 반도체층(3)으로부터 각각 주입되는 전자와 정공이 활성층(2)에서 서로 결합하여 빛을 발산하게 된다.In the active layer 2 having the quantum well structure, a quantum well layer and a quantum barrier layer are repeatedly stacked, and electrons and holes injected from the n-type semiconductor layer 1 and the p-
이러한 LED 구조는 상술한 바와 같이, 사파이어와 같은 이종 기판(7) 위에 성장되며, 격자 부정합 및 열팽창 계수의 차이와 같은 문제로 인하여 상기 LED 구조는, 도 2에서와 같이, 700℃ 이하의 저온에서 성장되는 GaN 버퍼층(8) 위에 형성된다.This LED structure is grown on a dissimilar substrate 7 such as sapphire as described above, and due to problems such as lattice mismatch and difference in coefficient of thermal expansion, the LED structure, as shown in FIG. It is formed on the grown GaN
따라서, 도 2에서 도시하는 바와 같이, 관통 전위(threading dislocation: 9)와 같은 결정 결함이 발생하며, 이러한 결정 결함은 상술한 LED 구조에 그대로 전달되게 된다.Thus, as shown in FIG. 2, crystal defects such as
결국, 이러한 결정 결함은 LED의 발광이 이루어지는 활성층에도 영향을 미치게 되어 발광특성을 크게 저하시키고 또한, 활성층의 양자장벽층과 양자우물층 사이의 계면특성을 저하시켜서 발광 소자의 발광효율을 크게 저하시키는 문제점이 있었다.As a result, such crystal defects also affect the active layer in which the LED emits light, which greatly reduces the light emission characteristics, and also degrades the interfacial characteristics between the quantum barrier layer and the quantum well layer of the active layer, thereby greatly reducing the luminous efficiency of the light emitting device. There was a problem.
본 발명이 이루고자 하는 기술적 과제는, 발광 소자의 스트레인 및 결정 결함을 조절 또는 억제함으로써 신뢰성 특성을 향상시킬 수 있는 질화물계 발광 소자를 제공하는 데 있다.An object of the present invention is to provide a nitride-based light emitting device that can improve the reliability characteristics by adjusting or suppressing strain and crystal defects of the light emitting device.
상기 기술적 과제를 이루기 위하여, 본 발명은, 발광 소자에 있어서, 제1전도성 반도체층과; 상기 제1전도성 반도체층 상에 위치하는 초격자층과; 상기 초격 자층 상에 위치하는 제2전도성 반도체층과; 상기 제2전도성 반도체층 상에 위치하는 활성층과; 상기 활성층 상에 위치하는 제3전도성 반도체층을 포함하여 구성되는 것이 바람직하다.In order to achieve the above technical problem, the present invention provides a light emitting device comprising: a first conductive semiconductor layer; A superlattice layer on the first conductive semiconductor layer; A second conductive semiconductor layer on the superlattice layer; An active layer positioned on the second conductive semiconductor layer; It is preferably configured to include a third conductive semiconductor layer located on the active layer.
상기 초격자층은, 고품질 GaN 층과, 저품질 GaN 층이 교대로 적층되어 이루어질 수 있다.The superlattice layer may be formed by alternately stacking a high quality GaN layer and a low quality GaN layer.
이러한 초격자층은, GaN 물질로 이루어지는 고온성장층과 저온성장층으로 구성될 수 있고, 또한, GaN 물질로 이루어지는 고속성장층과 저속성장층으로 구성될 수 있다.The superlattice layer may be composed of a high temperature growth layer and a low temperature growth layer made of a GaN material, and may also be formed of a high speed growth layer and a low speed growth layer made of a GaN material.
상기 고온성장층은 900 내지 1100℃ 사이의 온도에서 성장되고, 상기 저온성장층은 600 내지 800℃ 사이의 온도에서 성장되는 것이 바람직하다.The high temperature growth layer is grown at a temperature between 900 and 1100 ℃, the low temperature growth layer is preferably grown at a temperature between 600 and 800 ℃.
또한, 상기 고속성장층은 초당 0.1nm의 두께로 성장되고, 상기 저속성장층은 시간당 2㎛의 두께로 성장되는 것이 바람직하다.In addition, the fast growth layer is grown to a thickness of 0.1nm per second, the slow growth layer is preferably grown to a thickness of 2㎛ per hour.
상기 초격자층을 이루는 각 층의 두께는 1 내지 2nm인 것이 바람직하다.The thickness of each layer constituting the superlattice layer is preferably 1 to 2nm.
상기 초격자층은 GaN 물질로 이루어지는 제1층과 제2층이 반복하여 적층되어 구성되며, 상기 제1층 및 제2층 중 적어도 하나의 종류의 층은 상기 제1전도성 반도체층과 동일한 온도 및 성장속도 조건으로 성장될 수 있다.The superlattice layer is formed by repeatedly stacking a first layer and a second layer made of a GaN material, and at least one kind of the first layer and the second layer has the same temperature as that of the first conductive semiconductor layer. Can be grown at growth rate conditions.
한편, 상기 제1전도성 반도체층 및 제2전도성 반도체층은, n-형 반도체층이고, 상기 제3전도성 반도체층은, p-형 반도체층일 수 있다.The first conductive semiconductor layer and the second conductive semiconductor layer may be n-type semiconductor layers, and the third conductive semiconductor layer may be p-type semiconductor layers.
상기 활성층은, InGaN 양자우물층과 GaN 양자장벽층을 포함하여 구성될 수 있다.The active layer may include an InGaN quantum well layer and a GaN quantum barrier layer.
또한, 상기 제2전도성 반도체층의 두께는 5 내지 10nm이고, 900 내지 1100℃의 온도에서 성장되는 것이 바람직하다.In addition, the thickness of the second conductive semiconductor layer is 5 to 10nm, preferably grown at a temperature of 900 to 1100 ℃.
이하, 첨부된 도면을 참고하여 본 발명에 의한 실시예를 상세히 설명하면 다음과 같다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 3에서 도시하는 바와 같이, 본 발명의 질화물계 발광 소자의 구조는, 기판(10) 위에 제1전도성 반도체층(20)이 적층되고, 이 제1전도성 반도체층(20) 위에는 GaN 물질의 초격자층(30)이 적층된다.As shown in FIG. 3, in the structure of the nitride-based light emitting device of the present invention, a first
상기 제1전도성 반도체층(20)은 n-형 반도체층일 수 있으며, 경우에 따라서는 p-형 반도체층이 위치할 수도 있다. 이러한 제1전도성 반도체층(20)은 기판(10) 위에 성장되는 GaN 버퍼층(40) 위에 성장될 수도 있다.The first
상기 초격자층(30)은 버퍼층(40)과 제1전도성 반도체층(20)에서 전달되는 결정 결함을 차단하고 스트레인을 완화시키는 역할을 할 수 있다.The
이러한 초격자층(30) 위에는 고품질의 제2전도성 반도체층(50)이 성장된다.The high quality second
상기 제2전도성 반도체층(50) 위에는 활성층(60)이 형성되고, 이러한 활성층(60) 위에는 제3전도성 반도체층(70)이 형성된다.An
상술한 바와 같이, 제1전도성 반도체층(20)으로 n-형 반도체층이 이용되는 경우, 제2전도성 반도체층(50) 또한 n-형 반도체층이 이용되고, 이때, 상기 제3전도성 반도체층(70)은 p-형 반도체층으로 이루어진다.As described above, when the n-type semiconductor layer is used as the first
도 4에서는 제1전도성 반도체층(20)부터 활성층(60)까지의 세부 구조를 도시하고 있다.In FIG. 4, a detailed structure of the first
상기 제1전도성 반도체층(20) 위에 위치하는 초격자층(30)은 고품질의 GaN으로 이루어지는 제1층(31)과, 이러한 제1층(31)보다 저품질의 GaN으로 이루어지는 제2층(32)이 반복되어 적층되어 이루어진다.The
상기 버퍼층(40) 및 제1전도성 반도체층(20)은 900 내지 1100℃의 온도 조건에서 성장될 수 있고, 본 실시예의 경우에는 1050℃에서 성장된다.The
이러한 제1전도성 반도체층(20) 위에 성장되는 초격자층(30)은 성장 속도 및 온도를 변화시켜 결정성이 우수한 제1층(31)과, 결함을 많이 함유한 저품질의 제2층(32)을 교차로 성장하여 초격자 구조를 이루도록 한다.The
이때, 상기 제1층(31)은 고온에서 저속으로 성장되어 고품질의 박막을 형성할 수 있다.In this case, the
즉, 상기 제1층(31)은 제1전도성 반도체층(20) 또는 제2전도성 반도체층(50)과 동일하게 900 내지 1100℃ 사이의 온도에서 성장될 수 있다.That is, the
이때의 성장 속도는 시간당 2㎛의 두께로 고품질을 이루며 저속으로 성장될 수 있다.The growth rate at this time can be grown at a low speed while achieving a high quality with a thickness of 2㎛ per hour.
또한, 상기 제2층(32)은 제1층(31)에 비하여 상대적으로 저온에서 고속으로 성장되어 상대적으로 저품질의 박막을 형성할 수 있다.In addition, the
즉, 상기 제2층(32)은 600 내지 800도 사이의 온도에서 초당 0.1nm의 두께로 성장될 수 있다.That is, the
이러한 초격자층(30)을 이루는 각 층(31, 32)의 두께는 1 내지 2nm인 것이 바람직하다.The thickness of each
이와 같이, 상기 초격자층(30)은 GaN 물질로 이루어지는 제1층(31)과 제2층(32)이 반복하여 적층되어 구성되며, 상기 제1층(31) 및 제2층(32) 중 적어도 하나의 종류의 층은 상기 제1전도성 반도체층과 동일한 온도 및 성장속도 조건으로 성장될 수 있다.As described above, the
이와 같은 초격자층(30) 구조의 성장 과정을 거친 후에는 고온에서 제2전도성 반도체층(50)을 성장시켜 상기 초격자층(30) 구조에 의한 결정성을 향상시킬 수 있다.After the growth process of the
즉, 이러한 초격자층(30) 구조는 기판(10) 상측에서 시작되어 버퍼층(40), 제1전도성 반도체층(20)을 통하여 이어지는 격자결함 및 스트레인을 차단할 수 있다.That is, the structure of the
이러한 초격자층(30) 중 제2층(32)은 상술한 격자결함 및 스트레인을 차단할 수 있고, 이러한 제2층(32) 사이에 위치하는 고품질의 제1층(31)은 제2층(32)에 의하여 저하된 박막의 품질을 회복시킬 수 있다.The
또한 이러한 초격자층(30) 위에 고온으로 성장되는 제2전도성 반도체층(50)은 열처리를 수행하는 효과가 있다.In addition, the second
이러한 고온의 열처리 효과는 특히, 수직형 발광 소자 구조를 형성할 경우에 금속 지지판이 존재하므로 추후 열처리를 할 수 없는 단점을 해결할 수 있다.Such a high temperature heat treatment effect, in particular, when forming a vertical light emitting device structure because there is a metal support plate can solve the disadvantage that later heat treatment is not possible.
이와 같이 초격자층(30) 위에 형성된 제2전도성 반도체층(50) 위에는 InGaN/GaN 구조의 활성층(60)이 형성된다.As such, the
즉, 상기 활성층(60)은 InGaN 층이 양자우물층으로 이용되고 GaN 층이 양자 장벽층으로 이용될 수 있다.That is, in the
그 외에 AlGaN 층 또는 AlInGaN 층도 또한 양자우물층으로 이용될 수 있으며, InGaN 또는 AlInGaN 층이 양자장벽층으로 이용될 수도 있다.In addition, an AlGaN layer or an AlInGaN layer may also be used as a quantum well layer, and an InGaN or AlInGaN layer may be used as a quantum barrier layer.
본 발명의 구체적인 실시예로서 성장방법은 다음과 같다.As a specific embodiment of the present invention, the growth method is as follows.
먼저, 초격자층(30) 구조 성장조건은 1050℃에서 제1전도성 반도체층(20)으로서 n-형 GaN 층을 성장하였다.First, an n-type GaN layer was grown as the first
그 후 650 내지 750℃로 성장 온도를 낮추고, 성장 속도를 빠르게하여 결함을 많이 함유한 제2층(32)을 성장하고, 이후 다시 온도를 1050℃로 상승 후 결정성이 우수한 제1층(31)을 저속 성장을 하였다.Thereafter, the growth temperature is lowered to 650 to 750 ° C., and the growth rate is increased to grow the
이러한 제1층(31)과 제2층(32)을 교차하여 성장하여 활성층(60) 내에 유입될 수 있는 전위(dislocation)를 차단하고 스트레인(strain)을 제어하게 되어 발광 특성을 향상시킬 수 있다.The
상기 초격자층(30) 위에 다시 1050℃에서 제2전도성 반도체층(50)으로서 n-형 GaN 층을 성장하였다.The n-type GaN layer was grown on the
도 5은 상술한 구조를 갖는 수평형 발광 소자의 일례를 나타낸다.5 shows an example of a horizontal light emitting device having the above-described structure.
도시하는 바와 같이, 기판(10) 위에 버퍼층(40), 제1전도성 반도체층(20)으로서의 n-형 반도체층, 초격자층(30), 제2전도성 반도체층(50)으로서의 n-형 반도체층, 활성층(60), 및 제3전도성 반도체층(70)으로서의 p-형 반도체층으로 이루어지는 상술한 발광 소자의 구조를 가진다.As shown, an n-type semiconductor layer as a
이러한 구조에서 제1전도성 반도체층(20)이 드러나도록 식각된 후에 각각 p- 형 전극(80)과 n-형 전극(90)이 구비된 상태를 나타낸다.In this structure, the p-
또한, 도 6에서는 상술한 구조를 가지는 수직형 발광 소자의 일례를 나타낸다.6 shows an example of a vertical light emitting device having the above structure.
상기와 같은 제1전도성 반도체층(20), 초격자층(30), 제2전도성 반도체층(50), 활성층(60), 및 제3전도성 반도체층(70)으로 이루어지는 상술한 발광 소자의 구조가 기판(도시되지 않음)에 형성되고, 이러한 기판은 금속 또는 전도성 반도체층으로 형성되는 지지층(83)이 위치한 상태에서 분리되어 도 6과 같은 상태를 이루게 된다.The structure of the above-described light emitting device comprising the first
상기 제3전도성 반도체층(70)과 지지층(83) 사이에는 p-형 전극(80)이 위치하며, 이러한 p-형 전극(80)은 오믹전극(81)과 반사전극(82)으로 이루어질 수 있다.A p-
이때, 상기 오믹전극(81)은 투명전극일 수 있다.In this case, the ohmic electrode 81 may be a transparent electrode.
이와 같은 형태로 제작되는 발광 소자는 상술한 초격자층(30)의 작용에 의하여 활성층(60)에 전달되는 결정결함 및 스트레인을 완화시킴으로써 발광 효율을 크게 증가시킬 수 있도록 할 수 있는 것이다.The light emitting device manufactured in such a form can greatly increase the luminous efficiency by mitigating crystal defects and strain transmitted to the
상기 실시예는 본 발명의 기술적 사상을 구체적으로 설명하기 위한 일례로서, 본 발명은 상기 실시예에 한정되지 않으며, 다양한 형태의 변형이 가능하고, 이러한 기술적 사상의 여러 실시 형태는 모두 본 발명의 보호범위에 속함은 당연하다.The above embodiment is an example for explaining the technical idea of the present invention in detail, and the present invention is not limited to the above embodiment, various modifications are possible, and various embodiments of the technical idea are all protected by the present invention. It belongs to the scope.
이상과 같은 본 발명은 다음과 같은 효과가 있는 것이다.The present invention as described above has the following effects.
첫째, 본 발명에 따른 발광 소자는 초격자층에 의하여 활성층의 밴드구조가 개선되어 내부양자효율을 크게 향상시킬 수 있다.First, the light emitting device according to the present invention can improve the internal quantum efficiency by improving the band structure of the active layer by the superlattice layer.
둘째, 본 발명의 초격자층은 그 위에 성장되는 활성층에서의 응력 분포와 결정 결함을 제어할 수 있어 광특성을 향상시킬 수 있다.Second, the superlattice layer of the present invention can control the stress distribution and crystal defects in the active layer grown thereon to improve the optical properties.
Claims (12)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR20060070216A KR100857796B1 (en) | 2006-07-26 | 2006-07-26 | Nitride based light emitting diode |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR20060070216A KR100857796B1 (en) | 2006-07-26 | 2006-07-26 | Nitride based light emitting diode |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20080010138A true KR20080010138A (en) | 2008-01-30 |
KR100857796B1 KR100857796B1 (en) | 2008-09-09 |
Family
ID=39222322
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR20060070216A KR100857796B1 (en) | 2006-07-26 | 2006-07-26 | Nitride based light emitting diode |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100857796B1 (en) |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100398516B1 (en) * | 1997-01-09 | 2003-09-19 | 니치아 카가쿠 고교 가부시키가이샤 | Nitride Semiconductor Device |
-
2006
- 2006-07-26 KR KR20060070216A patent/KR100857796B1/en active IP Right Grant
Also Published As
Publication number | Publication date |
---|---|
KR100857796B1 (en) | 2008-09-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100753518B1 (en) | Nitride based light emitting diode | |
KR100850950B1 (en) | Nitride based light emitting diode | |
TWI451591B (en) | Nitride-based light emitting device | |
CN101728472A (en) | Multilayer LED chip structure and preparation method thereof | |
KR101262854B1 (en) | Nitride light emitting device | |
KR20140020028A (en) | Uv light emitting device and light emitting device package | |
KR101644156B1 (en) | Light emitting device having active region of quantum well structure | |
KR20100049451A (en) | Nitride semiconductor device | |
KR101507130B1 (en) | Light emitting diode having superlattice layer | |
KR101252556B1 (en) | Nitride based light emitting diode | |
KR101198759B1 (en) | Nitride light emitting device | |
KR20110117963A (en) | Nitride semiconductor light emitting device and manufacturing method of the same | |
KR20100024154A (en) | Light emitting diode | |
KR101018116B1 (en) | Nitride Semiconductor Device and Manufacturing Method of The Same | |
KR101241331B1 (en) | Nitride based LED and method of manufacturing the same | |
KR101377969B1 (en) | Nitride semiconductor light emitting device emitting UV light | |
KR100857796B1 (en) | Nitride based light emitting diode | |
KR101876576B1 (en) | Nitride semiconductor light emitting device and method for fabricating the same | |
KR102302320B1 (en) | Light emitting device | |
KR101198761B1 (en) | Nitride based light emitting diode | |
KR20110100569A (en) | Nitride semiconductor device | |
KR100906921B1 (en) | Manufacturing method of light emitting diode | |
KR101393356B1 (en) | Light emitting diode | |
KR101252558B1 (en) | Method for making LED having vertical topology | |
KR101349604B1 (en) | Gallium nitride based light emitting diode |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130624 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20140624 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20150624 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20160624 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20170804 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20180809 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20190812 Year of fee payment: 12 |