KR20080002199A

KR20080002199A - 3족 질화물 반도체 발광소자

Info

Publication number: KR20080002199A
Application number: KR20060060869A
Authority: KR
Inventors: 김창태; 정현민; 남기연
Original assignee: 주식회사 에피밸리
Priority date: 2006-06-30
Filing date: 2006-06-30
Publication date: 2008-01-04

Abstract

본 발명은 제1 도전성을 가지는 제1 Ⅲ-질화물 반도체층; 제1 도전성과 다른 제2 도전성을 가지는 제2 Ⅲ-질화물 반도체층; 제1 Ⅲ-질화물 반도체층과 제2 Ⅲ-질화물 반도체층 사이에 개재되며, 전자와 정공의 재결합에 의해 빛을 생성하는 활성층; 활성층을 기준으로 제1 Ⅲ-질화물 반도체층 측에 위치하며, 홈이 형성된 기판; 홈을 통해 제1 Ⅲ-질화물 반도체층과 전기적으로 연결되는 제1 전극; 활성층을 기준으로 제2 Ⅲ-질화물 반도체층 측에 위치하며, 제2 Ⅲ-질화물 반도체층과 전기적으로 연결되어 반사막으로 역할하는 제2 전극; 제2 전극과 결합되는 서브 마운트; 그리고, 제1 전극과 서브 마운트를 전기적으로 연결하는 와이어;를 포함하는 것을 특징으로 하는 3족 질화물 반도체 발광소자에 관한 것이다.

개구부, 플립칩, 수직 구조, GaN, LED

Description

3족 질화물 반도체 발광소자{Ⅲ-NITRIDE SEMICONDUCTOR LIGHT EMITTING DEVICE}

도 1은 종래의 플립칩 구조의 3족 질화물 반도체 발광소자의 단면도,

도 2는 본 발명에 따른 3족 질화물 반도체 발광소자의 실시예를 설명하는 도면,

도 3은 본 발명에 따른 3족 질화물 반도체 발광소자의 질화물 반도체층의 보호를 위해 보호막을 형성한 단면도,

도 4는 본 발명에 따른 3족 질화물 반도체 발광소자를 서브마운트에 실장한 단면도,

도 5는 본 발명에 따른 또 다른 3족 질화물 반도체 발광소자의 단면도.

본 발명은 3족 질화물 반도체 발광소자에 관한 것으로서, 특히 수직의 전극 구조를 구비함으로써 소자 내부에 일정한 전류 밀도를 가지며, 열 방출이 용이한 플립칩 구조의 3족 질화물 반도체 발광소자에 관한 것이다.

도 1은 종래의 플립칩 구조의 3족 질화물 반도체 발광소자의 단면도로서, 발 광소자는 기판(100), 기판(100) 위에 에피성장되는 버퍼층(200), 버퍼층(200) 위에 에피성장되는 n형 질화물 반도체층(300), n형 질화물 반도체층(300) 위에 에피성장되는 활성층(400), 활성층(400) 위에 에피성장되는 p형 질화물 반도체층(500), p형 질화물 반도체층(500) 위에 형성되는 p측 전극(600), p형 질화물 반도체층(500)과 활성층(400)이 메사 식각되어 노출된 n형 질화물 반도체층(301) 위에 형성되는 n측 전극(700)을 포함한다. 상기 플립칩 구조의 3족 질화물 반도체 발광소자는 서브마운트(1000)에 실장되며, 전자와 정공의 재결합을 통해 활성층(400)에서 빛이 생성되고, 생성된 빛이 반도체 발광소자 외부로 빠져나옴으로써 발광소자로 기능하게 된다.

p형 질화물 반도체층(500) 위에 형성되는 p측 전극(600)은 알루미늄, 은과 같은 반사율이 우수한 금속을 이용하여 형성한다. p측 전극(600)을 형성한 후에 n측 전극(700) 및 p측 전극(600)을 범프(800)를 사용하여 서브마운트 위의 도전성 페이스트를 이용하여 실장한다.

종래의 플립칩 구조의 3족 질화물 반도체 발광소자는 상기 p측 전극(600)을 반사율이 우수한 금속층을 채용하여 활성층(400)에서 생성된 빛을 기판 쪽으로 반사시켜 방출되도록 함으로써, 휘도를 기존의 비플립칩형 구조에 비해 향상시킬 수 있으며 p측 전극(600)과 n측 전극(700)을 통해 소자 내에서 발생하는 열을 외부로 쉽게 방출할 수 있다. 그러나 이와 같은 종래의 수평 전극 형태를 가지는 플립칩 구조의 3족 질화물 반도체 발광소자는 범프(800) 형성 공정의 번거로움, 범프(800) 형성 과정에 있어서 소자의 틀어짐 등으로 인한 플립칩 제작의 수율이 떨어질 뿐만 아니라, 수평 전극 구조로 인한 발광 영역의 감소 등이 문제가 된다.

본 발명은 상기 문제를 해결하기 위한 것으로, 홈을 이용한 수직형 발광 소자를 플립칩에 적용하여 범프 형성 공정을 생략할 수 있으며, 이로 인한 플립칩 구조의 소자 수율을 높이는 것을 목적으로 한다.

또한 본 발명은 발광 면적을 높임으로써 휘도를 향상시키는 것을 목적으로 한다.

이를 위해 본 발명은 제1 도전성을 가지는 제1 Ⅲ-질화물 반도체층; 제1 도전성과 다른 제2 도전성을 가지는 제2 Ⅲ-질화물 반도체층; 제1 Ⅲ-질화물 반도체층과 제2 Ⅲ-질화물 반도체층 사이에 개재되며, 전자와 정공의 재결합에 의해 빛을 생성하는 활성층; 활성층을 기준으로 제1 Ⅲ-질화물 반도체층 측에 위치하며, 홈이 형성된 기판; 홈을 통해 제1 Ⅲ-질화물 반도체층과 전기적으로 연결되는 제1 전극;

활성층을 기준으로 제2 Ⅲ-질화물 반도체층 측에 위치하며, 제2 Ⅲ-질화물 반도체층과 전기적으로 연결되어 반사막으로 역할하는 제2 전극; 제2 전극과 결합되는 서브 마운트; 그리고, 제1 전극과 서브 마운트를 전기적으로 연결하는 와이어;를 포함하는 것을 특징으로 하는 3족 질화물 반도체 발광소자를 제공한다.

또한 본 발명은 제2 전극이 알루미늄, 은, 백금 및 팔라듐으로 이루어진 군으로부터 선택되는 하나인 것을 특징으로 하는 3족 질화물 반도체 발광소자를 제공한다. 이는 반사율이 뛰어난 금속층을 이용하여 활성층에서 발생한 빛을 반사시켜 발광소자의 상부로 빛을 외부로 방출하기 위함이다.

또한 본 발명은 제1 전극이 니켈, 금, 은, 크롬, 티타늄, 백금, 팔라듐, 로듐, 이리듐, 알루미늄, 주석, ITO, IZO, ZnO, Ag, Al, CIO(copper Indium Oxide), 인듐, 탄탈륨, 구리, 코발트, 철, 루테늄, 지르코늄, 텅스텐, 및 몰리브덴으로 이루어진 군으로부터 선택되는 하나 또는 이들의 조합으로 형성되는 것을 특징으로 하는 3족 질화물 반도체 발광소자를 제공한다. 이는 투광성을 가지는 전극층을 사용하여 전류 주입은 물론 활성층에서 발생한 빛을 발광소자의 외부로 취출하기 위함이다.

또한 본 발명은 홈이 형성된 기판이 레이저에 의하여 홈이 형성되는 것을 특징으로 하는 3족 질화물 반도체 발광소자를 제공한다.

또한 본 발명은 제1 Ⅲ-질화물 반도체층이 n형 도전성을 가지는 질화물 반도체층인 것을 특징으로 하는 3족 질화물 반도체 발광소자를 제공한다.

이하 도면을 참고하여 본 발명을 더욱 상세히 설명한다.

실시예 1

도 2는 본 발명에 따른 3족 질화물 반도체 발광소자의 실시예를 설명하는 도면으로서, 발광소자는 홈(11)이 형성된 기판(10), 기판(10) 위에 성장되는 버퍼층(20), 버퍼층(20) 위에 성장되는 n형 질화물 반도체층(30), n형 질화물 반도체층(30) 위에 성장되는 활성층(40), 활성층(40) 위에 성장되는 p형 질화물 반도체층(50), p형 질화물 반도체층(50) 위에 형성되는 p측 전극(60), 홈(11)을 통하여 노출된 n형 질화물 반도체층(30)과 기판(10)의 후면에 형성되는 n측 전극(70)을 포 함한다.

홈(11)이 형성된 기판(10)은 일반적으로 사파이어 기판을 사용한다. 기판(10)에 홈(11)을 형성하는 방법은 레이저를 이용하는데 활성 매체가 네오드뮴이 포함된 이트리아계 산화물이며, 파장은 532nm의 DPSS(Diode Pumped Solid State)형으로 사파이어 기판(10)에 원형 홈(11)을 형성하였다. 이때 레이저의 출력은 10W (10~100 KHz)이며, 드릴링 속도는 20~50 holes/sec이다. 이후 기판(10)의 퇴적물을 없애기 위하여 인산 등의 산으로 유기 세척을 한 후 최종적으로 DI 처리하였다.

홈(11)이 형성된 기판(10) 위에 성장되는 버퍼층(20)은 상당히 얇은 층이기 때문에 수평방향 성장이 충분히 이루어지지 않는다. 그래서, 기판(10) 위에만 성장되어 형성된 홈(11)을 덮지 않는 것이다.이후 성장되는 n형 질화물 반도체층(30)은 수평 방향 성장이 일어나는 성장 조건을 이용하여 형성된 홈(11)을 덮으며 성장하게 된다.

n형 질화물 반도체층(30)은 GaN로 형성되었으며 n형 불순물이 도핑되었다. n형 불순물로는 Si를 사용하였으며, 불순물의 도핑 농도는 1x10¹⁷ ~ 1x10²⁰/cm³의 값을 가진다. 도핑 농도가 1x10¹⁷/cm³ 이하이면 반도체층의 저항값이 높아져 오믹 접촉을 기대하기 어려우며 도핑 농도가 1x10²⁰/cm³ 이상이면 반도체층의 결정성이 나빠지는 경향을 나타낼 수 있다.

n형 질화물 반도체층(30)의 두께는 바람직하게 2㎛ ~ 6㎛이며, 반도체층의 두께가 6㎛ 이상이면 반도체층의 결정성이 저하되어 소자에 좋지 않은 영향을 줄 수 있으며 2㎛ 이하이면 전자의 공급이 원할하게 이루어지지 않을 수 있다. 그리고, n형 질화물 반도체층(30)의 성장온도는 바람직하게 600℃ ~ 1100℃이며, 성장온도가 600℃ 이하이면 반도체층의 결정성이 좋지 않게 될 수 있으며, 1100℃ 이상이면 반도체층의 표면이 거칠어져 반도체층의 결정성에 좋지 않은 영향을 줄 수 있다.

n형 질화물 반도체층(30) 위에 성장되며 전자와 정공의 재결합에 의하여 빛을 생성하는 활성층(40)은 단일 또는 다중 양자우물 구조가 사용될 수 있으며, 양자점을 이용한 구조도 사용 가능하다.

활성층(40) 위에 성장되는 p형 질화물 반도체층(50)은 GaN로 형성되었으며 p형 불순물이 도핑되었이다. p형 불순물로는 Mg를 사용하였으며, 불순물의 도핑 농도는 1x10¹⁷ ~ 1x10²⁰/cm³의 값을 가진다. 도핑 농도가 1x10¹⁷/cm³ 이하이면 p형 질화물 반도체층(50)의 역할을 하기 어려우며 도핑 농도가 1x10²⁰/cm³ 이상이면 반도체층(50)의 결정성이 나빠지는 경향을 나타낸다.

p형 질화물 반도체층(50)의 두께는 바람직하게 200Å ~ 3000Å이며, 반도체층(50)의 두께가 3000Å 이상이면 반도체층(50)의 결정성이 저하되어 소자에 좋지 않은 영향을 줄 수 있으며 200Å 이하이면 정공의 공급이 원할하게 이루어지지 않을 수 있다. 그리고, p형 질화물 반도체층(50)의 성장온도는 바람직하게 600℃ ~ 1100℃이며, 성장온도가 600℃ 이하이면 반도체층(50)의 결정성이 좋지 않을 수 있으며, 1100℃ 이상이면 반도체층(50)의 표면이 거칠어져 반도체층(50)의 결정성에 좋지 않은 영향을 줄 수 있다.

p형 질화물 반도체층(50) 위에 형성되는 p측 전극(60)은 우수한 반사율을 가지는 금속층으로 형성한다. p형 질화물 반도체층(50)과 오믹 접촉 특성을 나타내면서 우수한 반사율을 보이는 금속으로 알루미늄, 은, 백금, 팔라듐 등을 이용하여 100Å ~ 1000Å 증착한다.

그리고, 경우에 따라 도 3과 같이 노출된 복수개의 질화물 반도체층을 보호하기 위하여 복수개의 질화물 반도체층 일부에 SiOx, SiNx, SiON, BCB, Polyimide등의 보호막(90)을 형성할 수 있다.

이후 적어도 홈(11)이 형성된 곳까지 사파이어 기판(10)의 아래 면을 연마하는 공정을 수행한다. 적어도 홈(11)이 형성된 곳까지 그라인딩, 랩핑의 방법으로 사파이어 기판(10)을 연마하여 형성된 홈(11)이 노출되도록 한다.

기판(10)의 아래 면을 연마한 후 기판(10)의 최종 두께는 50㎛에서 400㎛ 사이의 값을 가지며 바람직하게는 30㎛ ~ 300㎛의 값을 가진다. 기판(10)의 최종 두께가 30㎛ 이하이면 후속 공정에서 기판(10)이 깨지는 단점을 가지며, 최종 두께가 300㎛ 이상이면 후속 공정인 스크라이빙 방법에 의한 기판(10)의 절단이 어렵고, 수직 구조의 발광소자로서 휘도 및 열적 개선의 폭이 작을 수 있다.

연마된 기판(10)과 형성된 홈(11)을 통하여 n형 질화물 반도체층(30)의 아래 면과 기판(10)에 n측 전극(70)을 형성한다. n측 전극(70)은 활성층(40)에서 생성된 빛의 방출을 위하여 투광성을 가지는 금속 및 금속 산화물로 형성한다. n측 전극(70)은 니켈, 금, 은, 크롬, 티타늄, 백금, 팔라듐, 로듐, 이리듐, 알루미늄, 주 석, ITO, IZO, ZnO, Ag, Al, CIO(copper Indium Oxide), 인듐, 탄탈륨, 구리, 코발트, 철, 루테늄, 지르코늄, 텅스텐, 및 몰리브덴으로 이루어진 군으로부터 선택된 하나를 포함하여 형성한다.

n측 전극(70) 위에 전류의 공급을 위한 n측 본딩 패드(71)를 형성한다. n측 본딩 패드(71)는 니켈, 금, 은, 크롬, 티타늄, 백금, 팔라듐, 로듐, 이리듐, 알루미늄, 주석, 인듐, 탄탈륨, 구리, 코발트, 철, 루테늄, 지르코늄, 텅스텐, 및 몰리브덴으로 이루어진 군으로부터 선택된 하나를 포함하여 형성한다.

상기 공정에 의하여 제작된 칩을 서브마운트(90)에 실장한 모습을 도 4에 나타내었다.

실시예 2

도 5는 본 발명에 따른 또 다른 3족 질화물 반도체 발광소자를 나태내는 단면도로서, 홈이 형성된 기판(10)과 복수개의 질화물 반도체층을 포함한다. 복수개의 질화물 반도체층은 버퍼층(20), n형 질화물 반도체층(30), 활성층(40), p형 질화물 반도체층(50) 및 p형 질화물 반도체층(50) 위에 높은 반사율을 가지는 p측 전극(60)과 투광성을 가지는 n측 전극(70), 그리고, 개구부(12)에 의하여 노출된 복수개의 질화물 반도체층을 보호하기 위한 보호막(80)을 포함한다.

상기 실시예 1과 다른 성장조건 즉, n형 질화물 반도체층(30)의 수평 방향 성장이 일어나지 않게함으로써, n형 질화물 반도체층(30) 위에 성장되는 복수개의 질화물 반도체층을 통하여 개구부(12)가 형성된다.

상기 공정은 본 발명에 따른 실시예이며 에피 구조의 약간 변경이나 부가적 인 에피층의 가감, 기타 부가적인 공정의 첨가 및 삭제 또한 본 발명에 포함됨을 밝혀둔다.

본 발명에 의하면, 기존 범프 공정을 수반하는 수평형 플립칩 구조에 비해 수직형 발광 소자를 적용하므로 상기의 범프 공정을 없애서 원가 개선도 이루어지고 플립칩 수율을 높일 뿐만 아니라, 상기 수평형 플립칩 구조에서 놓치는 발광 영역을 높임으로써 휘도를 향상시킬 수 있다.

Claims

제1 도전성을 가지는 제1 Ⅲ-질화물 반도체층;

제1 도전성과 다른 제2 도전성을 가지는 제2 Ⅲ-질화물 반도체층;

제1 Ⅲ-질화물 반도체층과 제2 Ⅲ-질화물 반도체층 사이에 개재되며, 전자와 정공의 재결합에 의해 빛을 생성하는 활성층;

활성층을 기준으로 제1 Ⅲ-질화물 반도체층 측에 위치하며, 홈이 형성된 기판;

홈을 통해 제1 Ⅲ-질화물 반도체층과 전기적으로 연결되는 제1 전극;

활성층을 기준으로 제2 Ⅲ-질화물 반도체층 측에 위치하며, 제2 Ⅲ-질화물 반도체층과 전기적으로 연결되어 반사막으로 역할하는 제2 전극;

제2 전극과 결합되는 서브 마운트; 그리고,

제1 전극과 서브 마운트를 전기적으로 연결하는 와이어;를 포함하는 것을 특징으로 하는 3족 질화물 반도체 발광소자.
제 1 항에 있어서, 제2 전극은 알루미늄, 은, 백금 및 팔라듐으로 이루어진 군으로부터 선택되는 하나인 것을 특징으로 하는 3족 질화물 반도체 발광소자.
제 1 항에 있어서, 제1 전극은 니켈, 금, 은, 크롬, 티타늄, 백금, 팔라듐, 로듐, 이리듐, 알루미늄, 주석, ITO, IZO, ZnO, Ag, Al, CIO(copper Indium Oxide), 인듐, 탄탈륨, 구리, 코발트, 철, 루테늄, 지르코늄, 텅스텐, 및 몰리브덴으로 이루어진 군으로부터 선택되는 하나 또는 이들의 조합으로 형성되는 것을 특징으로 하는 3족 질화물 반도체 발광소자.
제 1 항에 있어서, 홈이 형성된 기판은 레이저에 의하여 홈이 형성되는 것을 특징으로 하는 3족 질화물 반도체 발광소자.
제 1 항에 있어서, 제1 Ⅲ-질화물 반도체층은 n형 도전성을 가지는 질화물 반도체층인 것을 특징으로 하는 3족 질화물 반도체 발광소자.