KR20080001896A - 횡전계방식 액정표시장치 및 그 제조 방법 - Google Patents

횡전계방식 액정표시장치 및 그 제조 방법 Download PDF

Info

Publication number
KR20080001896A
KR20080001896A KR1020060060347A KR20060060347A KR20080001896A KR 20080001896 A KR20080001896 A KR 20080001896A KR 1020060060347 A KR1020060060347 A KR 1020060060347A KR 20060060347 A KR20060060347 A KR 20060060347A KR 20080001896 A KR20080001896 A KR 20080001896A
Authority
KR
South Korea
Prior art keywords
electrode
substrate
gate
forming
liquid crystal
Prior art date
Application number
KR1020060060347A
Other languages
English (en)
Inventor
이동훈
임병호
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020060060347A priority Critical patent/KR20080001896A/ko
Publication of KR20080001896A publication Critical patent/KR20080001896A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/121—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode common or background

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Power Engineering (AREA)
  • Liquid Crystal (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)

Abstract

본 발명은 횡전계방식 액정표시장치 및 그 제조방법에 관한 것으로, 본 발명의 횡전계방식 액정표시장치는 본 발명에 따른 횡전계방식 액정표시장치는 기판과, 상기 기판 상에 형성된 게이트배선과, 상기 게이트 배선과 교차하는 데이터배선과, 상기 게이트배선과 상기 데이터배선이 교차하여 정의되는 화소영역과, 상기 게이트배선과 데이터배선의 교차지점에 위치한 박막트랜지스터와, 상기 화소영역 내에 위치하고, 상기 데이터배선과 평행하게 형성되는 공통전극과, 상기 공통전극과 근접 위치되되, 전극패턴에 의해 상기 공통전극과 단차를 갖는 화소전극을 포함한다.
공통전극, 화소전극, 구동전압

Description

횡전계방식 액정표시장치 및 그 제조 방법{In-Plane-Switching mode Liquid Crystal Display device and fabrication method thereof}
도 1a 및 도 1b는 종래기술의 횡전계 액정표시장치의 평면도 및 단면도를 도시한 도면
도 2a 및 도 2b는 종래기술의 횡전계 액정표시장치의 평면도 및 단면도를 도시한 도면
도 3은 본 발명에 따른 횡전계 액정표시장치의 평면도를 도시한 도면
도 4a 내지 도 4f는 본 발명의 제1 실시예에 따른 횡전계 액정표시장치용 어레이 기판의 제조방법을 도시하고 공정단면도
도 5a 내지 도 5c는 본 발명의 제2 실시예에 따른 횡전계 액정표시장치용 어레이 기판의 제조방법을 도시하고 공정단면도
<도면의 주요부분에 대한 간단한 설명>
52: 데이터라인 50: 게이트라인
53: 게이트전극 55: 소스전극
57: 드레인전극 58a, 158a: 화소전극
59a, 159a: 공통전극 60, 160: 제1 희생막
61, 161: 제2 희생막
본 발명은 액정표시장치에 관한 것으로, 더욱 상세하게는 횡전계방식 액정표시소자 및 그 제조방법에 관한 것이다.
일반적으로 액정표시장치의 구동원리는 액정의 광학적 이방성과 분극성질을 이용한다. 상기 액정은 구조가 가늘고 길기 때문에 분자의 배열에 방향성을 갖고 있으며, 인위적으로 액정에 전기장을 인가하여 분자배열의 방향을 제어할 수 있다.
따라서, 상기 액정의 분자배열 방향을 임의로 조절하면, 액정의 분자배열이 변하게 되고, 광학적 이방성에 의하여 상기 액정의 분자 배열 방향으로 빛이 굴절하여 화상정보를 표현할 수 있다.
현재에는 박막 트랜지스터와 상기 박막 트랜지스터에 연결된 화소전극이 행렬 방식으로 배열된 능동행렬 액정표시장치(Active Matrix LCD : AM-LCD)가 해상도 및 동영상 구현능력이 우수하여 가장 주목받고 있다.
상기와 같은 액정표시장치들 중에서 상부기판에 형성된 공통전극과 하부기판에 형성된 화소전극이 구비된 횡전계 액정표시장치는 상-하로 걸리는 전기장에 의해 액정을 구동하는 방식으로, 투과율과 개구율 등의 특성이 우수하며, 상판의 공통전극이 접지역할을 하게 되어 정전기로 인한 액정 셀의 파괴를 방지할 수 있다.
그러나, 상-하로 걸리는 전기장에 의한 액정 구동은 시야각 특성이 우수하지 못한 단점을 갖고 있다. 따라서, 상기의 단점을 극복하기 위해 새로운 기술이 제안 되고 있다. 하기 기술될 액정표시장치는 수평장에 의한 액정 구동방법으로 시야각 특성이 우수한 장점을 갖고 있다.
하기 기술될 내용은 상기 횡전계 액정표시장치에 관한 것이다.
도 1a 및 도 1b는 종래기술의 횡전계 액정표시장치의 평면도 및 단면도를 도시한 도면이다.
도 1a에 도시된 바와 같이, 가로방향으로 게이트 배선(10)과 공통배선(18)이 평행을 이루며 형성되어 있고, 세로방향으로 데이터 배선(12)이 상기 게이트 배선(10) 및 공통배선(18)과 수직을 이루며 형성되어 있다.
그리고, 상기 게이트 배선(10)의 일측에는 게이트 전극(13)이 형성되어 있으며, 상기 게이트 전극(13) 부근의 상기 데이터 배선(12)에는 소스 전극(15)이 상기 게이트 전극(13)과 소정면적 오버랩되게 형성되어 있고, 상기 소스 배선(15)과 대응되는 위치에 드레인 전극(17)이 형성되어 있다.
또한, 상기 공통배선(18)은 상기 공통배선(18)에서 분기된 다수개의 공통전극(18a)이 형성되어 있으며, 상기 드레인 전극(17)에는 인출배선(19)이 연결되어 있고, 상기 인출배선(19)은 인출배선(19)에서 분기된 다수개의 화소전극(19a)이 형성되어 있다. 상기 공통전극(18a)과 상기 화소전극(19a)은 서로 엇갈리게 구성되어 있다.
도 1는 도 1a의 A-A'선상의 단면도로써, 이를 참조로 설명하면 다음과 같다.
도 1b에 도시된 바와 같이, 하부 기판(1) 상에 공통전극(18a), 박막 트랜지스터의 게이트 전극(13)이 형성되고, 상기 게이트 전극(13) 및 공통전극(18a)이 형성된 기판 상에 게이트 절연막(11)이 형성된다.
이어, 상기 게이트 절연막(11)이 형성된 기판의 게이트 전극(13)과 오버랩되도록 박막트랜지스터의 채널층인 반도체층(16)이 형성되고, 반도체층(16)이 형성된 기판 상에 소스전극(15) 및 드레인전극(17)이 형성된다. 그리고, 상기 소스전극(15) 및 드레인 전극(17)이 형성된 기판 전면에 보호막(11b)이 형성되고, 상기 드레인전극(17)과 접촉되도록 보호막(11b)에 콘택홀이 형성된다.
이후, 상기 콘택홀을 통해 드레인전극(17)과 접촉하도록 연결된 인출배선(19)과 상기 인출배선과 연결되도록 패터닝된 화소전극(19a)이 형성된다.
이와 같이 도 1a 및 도 1b에 도시된 횡전계 액정표시장치는 공통전극(18a)과 화소전극(19a)에 의해 상기 두 전극 사이에 개재된 상기 게이트 절연층(11)과 보호막(20) 상에 기생용량이 존재한다.
따라서, 횡전계 액정표시장치의 액정분자의 원할한 구동을 위해서는 게이트 절연층(11)과 보호막(11b)에 의한 기생 용량을 줄일 수 있도록 도 2a 및 도 2b에 도시된 바와 같이, 동일층에 공통전극과 화소전극을 형성되도록 하는 횡전계 액정표시장치가 제안되었다.
도 2a 및 도 2b는 종래 기술의 또 다른 횡전계 액정표시장치의 평면도 및 단면도를 도시한 도면이다.
도 2a에 도시된 바와 같이, 가로방향의 게이트 배선(20)이 형성되고, 이 게이트 배선(20)과 이격되어 평행하게 공통배선(29)이 형성되어 있고, 세로방향으로 데이터 배선(22)이 상기 게이트 배선(20) 및 공통배선(29)과 수직을 이루며 형성되 어 있다.
그리고, 상기 게이트 배선(20)의 일측에는 게이트 전극(23)이 형성되어 있으며, 상기 게이트 전극(23) 부근의 상기 데이터 배선(22)에는 소스 전극(25)이 상기 게이트 전극(23)과 소정면적 오버랩되게 형성되어 있고, 상기 소스 배선(25)과 대응되는 위치에 드레인 전극(27)이 형성되어 있다.
또한, 상기 공통배선(29)은 상기 공통배선(29)에서 분기된 다수개의 공통전극(29a)이 형성되어 있으며, 상기 드레인 전극(27)에는 인출배선(28)이 연결되어 있고, 상기 인출배선(28)은 인출배선(28)에서 분기된 다수개의 화소전극(28a)이 형성되어 있다. 상기 공통전극(29a)과 상기 화소전극(28a)은 서로 엇갈리게 구성되어 있다.
도 2b는 도 2a의 B-B'선상의 단면도로써, 이를 참조로 설명하면 다음과 같다.
도 2b에 도시된 바와 같이, 하부 기판(2) 상에 박막 트랜지스터의 게이트 전극(23)이 형성되고, 상기 게이트 전극(23)이 형성된 기판 상에 게이트 절연막(21)이 형성된다.
이어, 상기 게이트 절연막(21)이 형성된 기판의 게이트 전극(23)과 오버랩되도록 박막트랜지스터의 채널층인 반도체층(26)이 형성되고, 반도체층(26)이 형성된 기판 상에 소스전극(25) 및 드레인전극(27)이 형성된다. 그리고, 상기 소스전극(25) 및 드레인 전극(27)이 형성된 기판 전면에 보호막(21b)이 형성되고, 상기 드레인전극(27)과 접촉되도록 보호막(21b)에 콘택홀이 형성된다.
이후, 상기 콘택홀을 통해 드레인전극(27)과 접촉하도록 연결된 인출배선(28)과, 상기 인출배선과 연결되도록 패터닝된 화소전극(28a)과, 상기 화소전극(28a)과 소정 간격을 두고 형성된 공통전극(29a)이 형성된다.
이와 같이 도 2a 및 도 2b에 도시된 횡전계 액정표시장치는 동일층에 화소전극(28a)과 공통전극(29a)이 형성되는 데, 이들간의 간격은 서로 제한된다. 즉, 화소전극과 공통전극간의 간격이 좁아지면, 이들 전극이 형성된 부분에서는 백라이트로부터 발생된 빛이 통과하지 못하게 되므로 상기 전극들이 차지하는 면적만큼이 개구부에서 제외된다. 따라서, 이를 해결하기 위해 화소전극과 공통전극간의 간격을 크게 하면, 액정을 구동하기 위한 문턱전압이 커지는 단점이 있으며, 이는 구동전압의 증가를 불러온다.
상술한 문제점을 해결하기 위한 본 발명의 목적은 구동전압을 감소시킬 수 있도록 하는 횡전계 액정표시장치 및 그 제조방법을 제공함에 있다.
상술한 목적을 달성하기 위한 본 발명에 따른 횡전계방식 액정표시장치는 기판과, 상기 기판 상에 형성된 게이트배선과, 상기 게이트배선과 교차하는 데이터배선과, 상기 게이트배선과 상기 데이터배선이 교차하여 정의되는 화소영역과, 상기 게이트배선과 데이터배선의 교차지점에 위치한 박막트랜지스터와, 상기 화소영역 내에 위치하고, 상기 데이터배선과 평행하게 형성되는 공통전극과, 상기 공통전극과 근접 위치되되, 전극패턴에 의해 상기 공통전극과 단차를 갖는 화소전극을 포함 한다.
상기 전극패턴은 포토레지스트 또는 아크릴계 물질과 같은 1~3인 유전율을 갖는 막질이고, 2~3㎛ 정도의 두께인 것이다. 상기 전극패턴은 70~90° 정도의 음의 경사각을 갖도록 한다.
본 발명에 따른 횡전계방식 액정표시장치의 제조방법은 기판 상에 게이트배선과 게이트전극을 형성하는 단계와, 상기 게이트전극과 게이트배선 상에 게이트절연층을 형성하는 단계와, 상기 게이트전극 상부에 아일랜드 형태의 반도체층을 형성하는 단계와, 상기 반도체층이 형성된 게이트절연층 상에 데이터배선과 소스 및 드레인전극을 형성하는 단계와, 상기 데이터배선과 소스전극 등이 형성된 기판의 전면에 제1 희생막을 형성한 후 패터닝하여, 드레인콘택홀 및 전극패턴을 형성하는 단계와, 상기 드레인콘택홀 및 전극패턴이 형성된 기판의 전면에 금속물질을 형성한 후 패터닝하여, 공통전극 및 화소전극을 형성하는 단계를 포함한다.
상기 공통전극 및 화소전극이 형성된 기판에 제2 희생막을 형성하는 단계를 더 포함하고, 상기 드레인전극이 형성된 기판과 상기 제1 희생막 사이에 보호막을 형성하는 단계를 더 포함한다.
상기 전극패턴은 포토레지스트 또는 아크릴계 물질과 같은 1~3인 유전율을 갖는 막질이고, 2~3㎛ 정도의 두께이다.
상기 전극패턴은 70~90°정도의 음의 경사각을 갖도록 하고, 상기 전극패턴이 상기 70~80°정도의 음의 경사각을 갖도록 형성할 때, 상기 드레인 콘택홀은 양의 경사각을 갖도록 형성한다.
이하 첨부된 도면을 참조하여 본 발명에 대해 상세히 설명한다.
도 3은 본 발명에 따른 횡전계 액정표시장치의 평면도를 도시한 도면이고, 도 4a 내지 도 4e는 도 3의 C-C'선상의 단면도로써, 이를 참조로 설명하면 다음과 같다.
도 3에 도시된 바와 같이, 기판은 게이트배선(52)과 데이터배선(50)이 교차하여 구성되며, 상기 게이트배선(52)과 데이터배선(52)이 교차하는 지점에는 스위칭 소자인 박막트랜지스터(T)가 구성된다.
상기 박막트랜지스터(T)는 전술한 바와 같이, 게이트전극(53)과 소스전극(55)과 드레인전극(57)을 포함한다.
상기 게이트배선(52)과 데이터배선(50)이 교차하여 정의되는 화소영역(P) 상에는 공통전극과 화소전극(58)이 각각 핑거(finger)형태로 맞물려 형성된다.
상기 핑거형태의 공통전극은 상기 다수의 수직패턴인 공통전극(59a)과 상기 다수의 공통전극(59a)을 하나로 일체화하는 수평패턴인 공통배선(59)으로 구성되며, 상기 공통배선(59)는 게이트배선(52)과 소정간격 이격하여 형성한다.
상기 공통전극(59a)과 맞물려 형성되는 화소전극 또한, 상기 다수의 수직패턴인 화소전극(58a)과 상기 다수의 화소전극을 하나로 일체화하는 수평패턴인 인출배선(58)로 구성한다.
상기 공통전극(59a)과 화소전극(58a)의 간격은 종래의 액정표시장치의 단면도인 도 1a 및 도 2a보다 더 가깝게 위치되어 있다. 즉, 공통전극(59a)과 화소전극(58a)은 전극패턴에 의한 단차가 존재할 뿐 도 3과 같은 평면도에서 봤을 때는 근접하여 위치되어 있다.
상기 전극패턴은 포토레지스트 또는 아크릴계 물질과 같은 1~3인 유전율을 갖는 막질이고, 2~3㎛ 정도의 두께로 형성된다. 따라서, 전극패턴의 하부면의 인접한 면과 상기 전극패턴의 상부면에 공통전극(59a)과 화소전극(58a)을 각각 형성함으로써, 상기 공통전극(59a)과 화소전극(58a)간에는 전극 패턴의 두께만큼의 거리를 갖게 되어, 이들 전극들을 구동하기 위한 구동전압이 낮아지게 된다.
이와 같은 구성을 포함하는 횡전계 액정표시장치용 어레이 기판의 공정을 이하 도 4a 내지 도 4f를 참조하여 설명한다.
도 4a 내지 도 4f는 도 3의 C-C'선상의 공정단면도들로써, 본 발명의 제1 실시예에 따른 횡전계 액정표시장치용 어레이 기판의 제조방법을 도시하고 있다.
우선, 도 4a에 도시한 바와 같이, 기판(100)상에 전술한 도전성 금속을 증착하고 패터닝하여, 게이트배선(도 3의 52)과 게이트전극(53)을 형성한다.
다음으로, 상기 게이트전극(53) 등이 형성된 기판(100)의 전면에 무기절연물질 또는 유기절연물질을 증착하여 게이트절연층(51a)을 형성한다.
다음으로, 도 4b에 도시한 바와 같이 상기 게이트절연층(51a)이 형성된 기판 상에 순수 아몰퍼스실리콘(a-Si)과 불순물이 함유된 아몰퍼스실리콘(n+a-Si)을 적층한 후 패터닝하여, 반도체층(56a) 및 오믹콘택층(56b)을 형성한다.
다음으로, 상기 오믹콘택층(56b)이 형성된 기판(109) 상에 전술한 도전성 금속을 증착하고 패터닝하여, 데이터배선(도 3의 50)과 소스전극(55)과, 드레인전극(57)을 형성한다.
다음으로, 도 4c에 도시된 바와 같이, 상기 드레인전극(57) 등이 형성된 기판(100)의 전면에 포토레지스트 또는 아크릴계 물질과 같은 물질인 제1 희생막(60)을 증착한다. 상기 제1 희생막은 포토레지스트 또는 아크릴계 물질과 같은 1~3인 유전율을 갖는 막질이고, 2~3㎛ 정도의 두께로 형성한다.
한편, 상기 드레인전극(57)이 형성된 기판(100)과 제1 희생막(60) 사이에 저유전물질등과 같은 보호막(미도시)이 더 형성될수도 있다.
이어, 도 4d에 도시된 바와 같이, 상기 제1 희생막(60)을 패터닝하여, 상기 드레인 전극(57) 상부에 드레인 콘택홀(161a) 및 박막트랜지스터영역을 제외한 화소영역(P)에 전극 패턴(161b)을 형성한다. 상기 전극패턴(161)은 측면이 수직인 패턴이다.
다음으로, 도 4e에 도시된 바와 같이, 상기 전극 패턴(161b) 및 드레인 콘택홀(161a)이 형성된 기판 상에 인듐-틴-옥사이드, 인듐-징크-옥사이드와 같은 투명도전성 금속물질등을 선택 증착한 후 패터닝하여, 상기 전극 패턴(161b)의 상부 및 드레인 콘택홀(161a)에는 화소전극(158a)을 형성하고, 상기 전극 패턴(161b)들 사이에 형성된 홀(161c)에는 공통전극(159a)을 형성한다.
따라서 상기 투명도전성 금속물질의 증착시 게이트절연막(151a) 상에 형성된 공통전극(159a)과 전극패턴(161b) 상에 형성되는 화소전극(158a)으로 인해, 공통전극(159a)과 화소전극(158a)는 전극패턴(161b)의 두께 만큼 즉, 2~3 ㎛ 만큼의 거리를 갖게 되므로, 이들 전극의 구동전압을 줄일 수 있게 된다.
다시 말해, 서로 다른 층에 존재하거나 동일층에 존재하더라도 서로 간의 간 격차이를 줄이는 데 한계가 있는 종래기술과 같은 화소전극 및 공통전극에는 이들 전극을 구동하기 위한 18V 정도의 구동전압이 요구되지만, 본 발명과 같이, 전극패턴(161b)의 두께 정도 즉, 2~3 ㎛ 정도의 간격차이가 나는 공통전극(159a)과 화소전극(158a)에는 이들 전극을 구동하기 위한 4V정도의 구동전압이 요구되므로, 기존보다 구동전압을 1/4 정도 낮출 수 있게 된다.
이어, 도 4f에 도시된 바와 같이, 상기 화소전극(158a) 및 공통전극(159a)가 형성된 기판 상에 제2 희생막(162)를 형성하여, 상기 전극패턴(161b)들 사이에 형성된 홀(161c)에 제2 희생막(162)가 매립되도록 한다. 제2 희생막(162)은 화소전극(158a)과 공통전극(159a)간의 단차를 제거하기 위해 형성하는 데, 5~7정도의 유전율을 갖는 유전막을 사용한다.
상기와 같이 공통전극 및 화소전극을 형성하기 위해, 음의 경사각을 가진 전극 패턴을 형성할 수도 있다.
도 5a 내지 도 5c는 본 발명의 제2 실시예에 따른 횡전계 액정표시장치용 어레이 기판의 제조방법을 도시하고 있다.
우선, 도 5a는 상기 제1 실시예의 제1 희생막(60)의 형성공정 이전과 동일한 공정이 진행된 기판(200)이 제공된다. 이 기판(200) 상에 형성된 제1 희생막(60) 및 보호막(51b)을 패터닝하여, 상기 드레인 전극(57) 상부에 드레인 콘택홀(61a) 및 박막트랜지스터영역을 제외한 화소영역(P)에 전극 패턴(61b)을 형성한다.
상기 드레인 콘택홀(61a)는 양의 경사각을 갖는 콘택홀 즉, 콘택홀의 아랫면이 콘택홀의 윗면보다 좁아서 양의 경사각을 갖는 콘택홀로 형성되고, 상기 전극 패턴(61b)은 음의 경사각을 갖는 패턴 즉, 패턴의 윗면이 패턴의 아랫면보다 넓어서 음의 경사각을 갖는 패턴으로 형성된다.
이때, 상기 전극 패턴의 경사각(알파)은 70~80°정도의 음의 경사각이 되도록 한다.
다음으로, 도 5b에 도시된 바와 같이, 상기 전극 패턴(61b) 및 드레인 콘택홀(61a)이 형성된 기판 상에 인듐-틴-옥사이드, 인듐-징크-옥사이드와 같은 투명도전성 금속물질등을 선택 증착한 후 패터닝하여, 상기 전극 패턴(61b)의 상부 및 드레인 콘택홀(61a)에는 화소전극(58a)을 형성하고, 상기 전극 패턴(61b)들 사이에 형성된 홀(61c)에는 공통전극(59a)를 형성한다.
이때, 상기 전극 패턴의 경사각으로 인해 상기 투명도전성 금속물질의 증착시 게이트절연막(51a)상에 형성된 공통전극(59a)과 전극패턴(61b) 간에는 소정 간격을 두고 형성된다.
즉, 전극 패턴의 넓은 윗면으로 인해 금속물질 증착시 전극 패턴들 사이에 형성된 홀의 측면부분을 제외한 중심부분에만 금속물질이 증착되고 이는 공통전극(59a)을 형성하므로, 상기 공통전극(59a)과 전극패턴(61b)은 소정 간격을 두고 형성되어 있다. 따라서, 상기와 같은 소정간격으로 인해, 공통전극(59a) 및 전극 패턴 (61b)상에 형성된 화소전극(58a)간의 단락을 방지할 수 있게 된다.
반면, 경사각을 갖지 않는 측면이 수직인 전극패턴을 형성할 경우, 상기 투명도전성 금속물질의 증착시 전극패턴들 사이에 형성된 홀의 측면에 금속물질이 증착되면 전극 패턴 상에 형성된 화소전극과 접촉될 가능성이 증가되어 공통전 극(59a) 및 전극 패턴(61b)상에 형성된 화소전극(58a)간에 단락될 가능성이 높다.
따라서 상기 전극 패턴의 경사각으로 인해 상기 투명도전성 금속물질의 증착시 게이트 절연막(51a) 상에 형성된 공통전극(59a)과 전극패턴(61b)간에는 소정 간격을 두고 형성되고, 공통전극(59a) 및 전극 패턴 (61b)상에 형성된 화소전극(58a)간의 단락을 방지할 수 있게 된다.
따라서, 서로 다른 층에 존재하거나 동일층에 존재하더라도 서로 간의 간격차이를 줄이는 데 한계가 있는 종래기술과 같은 화소전극 및 공통전극에는 이들 전극을 구동하기 위한 18V 정도의 구동전압이 요구되지만, 본 발명과 같이 전극패턴(161b)의 두께 정도 즉, 2~3 ㎛ 정도의 간격차이가 나는 공통전극(59a)과 화소전극(58a)에는 이들 전극을 구동하기 위한 4V정도의 구동전압이 요구되므로, 기존보다 구동전압을 1/4 정도 낮출 수 있게 된다.
이어, 도 5c에 도시된 바와 같이, 상기 화소전극(58a) 및 공통전극(59a)이 형성된 기판 상에 제2 희생막(62)를 형성하여, 상기 전극패턴(61b)들 사이에 형성된 홀(61c)에 제2 희생막(62)가 매립되도록 한다.
제2 희생막(62)은 화소전극(58a)과 공통전극(59a)간의 단차를 제거하기 위해 형성하는 데, 5~7정도의 유전율을 갖는 유전막을 사용한다.
상술한 본 발명의 액정표시장치 및 그 제조방법은 전극패턴의 두께 정도의 간격차이가 나는 공통전극과 화소전극을 구비함으로써, 상기 공통전극과 화소전극을 구동하는 구동전압을 줄일 수 있는 효과가 있다.

Claims (9)

  1. 기판과,
    상기 기판 상에 형성된 게이트배선과,
    상기 게이트배선과 교차하는 데이터배선과,
    상기 게이트배선과 상기 데이터배선이 교차하여 정의되는 화소영역과,
    상기 게이트배선과 데이터배선의 교차지점에 위치한 박막트랜지스터와,
    상기 화소영역 내에 위치하고, 상기 데이터배선과 평행하게 형성되는 공통전극과,
    상기 공통전극과 근접 위치되되, 전극패턴에 의해 상기 공통전극과 단차를 갖는 화소전극을 포함하는 횡전계방식 액정표시장치.
  2. 제1 항에 있어서, 상기 전극패턴은
    포토레지스트 또는 아크릴계 물질과 같은 1~3인 유전율을 갖는 막질이고, 2~3㎛의 두께인 것을 특징으로 하는 횡전계방식 액정표시장치.
  3. 제1 항에 있어서, 상기 전극패턴은
    70~90°의 음의 경사각을 갖도록 하는 것을 특징으로 하는 횡전계방식 액정표시장치.
  4. 기판 상에 게이트배선과 게이트전극을 형성하는 단계와;
    상기 게이트전극과 게이트배선 상에 게이트절연층을 형성하는 단계와;
    상기 게이트전극 상부에 아일랜드 형태의 반도체층을 형성하는 단계와;
    상기 반도체층이 형성된 게이트절연층 상에 데이터배선과 소스 및 드레인전극을 형성하는 단계와;
    상기 데이터배선과 소스전극 등이 형성된 기판의 전면에 제1 희생막을 형성한 후 패터닝하여, 드레인콘택홀 및 전극패턴을 형성하는 단계와;
    상기 드레인콘택홀 및 전극패턴이 형성된 기판의 전면에 금속물질을 형성한 후 패터닝하여, 공통전극 및 화소전극을 형성하는 단계를 포함하는 횡전계방식 액정표시장치의 제조방법.
  5. 제4 항에 있어서, 상기 공통전극 및 화소전극이 형성된 기판에 제2 희생막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 횡전계방식 액정표시장치의 제조방법.
  6. 제4 항에 있어서, 상기 드레인전극이 형성된 기판과 상기 제1 희생막 사이에 보호막을 형성하는 단계를 더 포함하는 횡전계방식 액정표시장치의 제조방법.
  7. 제4 항에 있어서, 상기 전극패턴은
    포토레지스트 또는 아크릴계 물질과 같은 1~3인 유전율을 갖는 막질이고, 2~3㎛ 정도의 두께인 것을 특징으로 하는 횡전계방식 액정표시장치의 제조방법.
  8. 제1 항에 있어서, 상기 전극패턴은
    70~90°의 음의 경사각을 갖도록 하는 것을 특징으로 하는 횡전계방식 액정표시장치의 제조방법.
  9. 제4 항 또는 제8항에 있어서,
    상기 전극패턴이 상기 70~80°의 음의 경사각을 갖도록 형성할 때, 상기 드레인 콘택홀은 양의 경사각을 갖도록 형성하는 것을 특징으로 하는 횡전계방식 액정표시장치의 제조방법.
KR1020060060347A 2006-06-30 2006-06-30 횡전계방식 액정표시장치 및 그 제조 방법 KR20080001896A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060060347A KR20080001896A (ko) 2006-06-30 2006-06-30 횡전계방식 액정표시장치 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060060347A KR20080001896A (ko) 2006-06-30 2006-06-30 횡전계방식 액정표시장치 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20080001896A true KR20080001896A (ko) 2008-01-04

Family

ID=39213777

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060060347A KR20080001896A (ko) 2006-06-30 2006-06-30 횡전계방식 액정표시장치 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR20080001896A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140148306A (ko) * 2013-06-19 2014-12-31 엘지디스플레이 주식회사 액정표시장치와 이의 제조방법
JP2017111438A (ja) * 2015-12-11 2017-06-22 株式会社半導体エネルギー研究所 表示装置及び分離方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140148306A (ko) * 2013-06-19 2014-12-31 엘지디스플레이 주식회사 액정표시장치와 이의 제조방법
JP2017111438A (ja) * 2015-12-11 2017-06-22 株式会社半導体エネルギー研究所 表示装置及び分離方法

Similar Documents

Publication Publication Date Title
KR101250319B1 (ko) 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판과 그 제조방법
US8797486B2 (en) Display panel comprising a pixel electrode including a micro-slit pattern and a control electrode wherein the control electrode overlaps an entire portion of the pixel electrode in a plan view
KR20140066931A (ko) 액정표시장치 어레이 기판 및 그 제조방법
US7884912B2 (en) Liquid crystal display device
KR100801153B1 (ko) 횡전계방식 액정표시장치용 어레이기판과 그 제조방법
KR101217661B1 (ko) 횡전계 방식 액정표시장치용 어레이 기판과 그 제조방법
KR101323477B1 (ko) 액정표시장치 및 그 제조 방법
KR20110045804A (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR20050058058A (ko) 박막트랜지스터 어레이 기판 및 그 제조 방법
KR100760937B1 (ko) 횡전계방식의 액정표시장치 및 그 제조방법
KR20080048721A (ko) 횡전계형 액정표시장치용 어레이 기판
KR20090126764A (ko) 표시기판, 이의 제조방법 및 이를 갖는 표시장치
KR101494205B1 (ko) 표시기판, 이의 제조방법 및 이를 갖는 표시장치
KR20080001896A (ko) 횡전계방식 액정표시장치 및 그 제조 방법
KR101609826B1 (ko) 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판
KR100844003B1 (ko) 횡전계방식 액정표시장치용 어레이기판과 그 제조방법
KR101011150B1 (ko) 횡전계 방식 액정표시장치 및 그 제조방법
KR100672215B1 (ko) 횡전계 방식 액정표시장치 및 그 제조방법
KR20040056667A (ko) 횡전계형 액정표시장치용 어레이 기판 및 그 제조방법
KR101179057B1 (ko) 횡전계 방식 액정표시장치 및 그 제조방법
KR101142886B1 (ko) 횡전계 방식 액정표시장치용 어레이 기판과 그 제조방법
KR20140083414A (ko) 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판
KR20120058231A (ko) 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판
KR101267532B1 (ko) 스토리지 온 커먼 방식의 액정표시장치 및 그 제조방법
KR100773876B1 (ko) 횡전계방식 액정표시장치용 어레이기판과 그 제조방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination