KR20080001323A - Light emitting diode - Google Patents

Light emitting diode Download PDF

Info

Publication number
KR20080001323A
KR20080001323A KR1020060059680A KR20060059680A KR20080001323A KR 20080001323 A KR20080001323 A KR 20080001323A KR 1020060059680 A KR1020060059680 A KR 1020060059680A KR 20060059680 A KR20060059680 A KR 20060059680A KR 20080001323 A KR20080001323 A KR 20080001323A
Authority
KR
South Korea
Prior art keywords
conductive layer
electrode
light emitting
base plate
emitting diode
Prior art date
Application number
KR1020060059680A
Other languages
Korean (ko)
Other versions
KR100797970B1 (en
Inventor
김원일
Original Assignee
서울반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울반도체 주식회사 filed Critical 서울반도체 주식회사
Priority to KR1020060059680A priority Critical patent/KR100797970B1/en
Publication of KR20080001323A publication Critical patent/KR20080001323A/en
Application granted granted Critical
Publication of KR100797970B1 publication Critical patent/KR100797970B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Led Device Packages (AREA)

Abstract

A light emitting diode is provided to improve reflection efficiency of light and soldering characteristics by plating a mounting area of a light emitting chip with a material having high reflection efficiency. A printed circuit board includes a base plate(101), at least one first electrode(110) formed at one end of the base plate, and at least one second electrode(120) formed at the other end of the base plate. Each of the first and second electrodes includes a first surface, a third surface facing the first surface, and a second surface for connecting the first surface with the third surface. One or more light emitting chips(200) are mounted on the printed circuit board. A molding part(400) is formed to seal the light emitting chips. The first surface includes Ag. The second and third surfaces of the first and second electrodes include Au or Sn.

Description

발광 다이오드 {Light emitting diode}Light emitting diodes

도 1a 및 도 1b는 본 발명에 따른 발광 다이오드의 개략 사시도 및 단면도이다.1A and 1B are schematic perspective and cross-sectional views of a light emitting diode according to the present invention.

도 2a 내지 도 2c는 본 발명에 따른 발광 다이오드의 인쇄회로기판의 단면도 및 부분 확대 단면도이다.2A to 2C are cross-sectional views and partially enlarged cross-sectional views of a printed circuit board of a light emitting diode according to the present invention.

도 3a 및 도 3b는 본 발명에 따른 발광 다이오드의 인쇄회로기판을 제조하기 위한 공정도이다.3A and 3B are process diagrams for manufacturing a printed circuit board of a light emitting diode according to the present invention.

도 4a 내지 도 4c는 본 발명의 일 실시예에 따른 발광 다이오드의 인쇄회로기판의 제조 공정 단면도이다.4A to 4C are cross-sectional views illustrating a manufacturing process of a printed circuit board of a light emitting diode according to an exemplary embodiment of the present invention.

도 5a 및 도 5b는 본 발명의 다른 실시예에 따른 발광 다이오드의 인쇄회로기판의 제조 공정 단면도이다.5A and 5B are cross-sectional views illustrating a manufacturing process of a printed circuit board of a light emitting diode according to another exemplary embodiment of the present invention.

도 6a 및 도 6b는 종래 기술 및 본 발명에 따른 발광 다이오드의 납땜성을 도시한 개략 단면도이다.6A and 6B are schematic cross-sectional views showing solderability of light emitting diodes according to the prior art and the present invention.

*도면의 주요 부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings

100; 인쇄회로기판100; Printed circuit board

101; 베이스판101; Base plate

110; 제1 전극110; First electrode

120; 제2 전극120; Second electrode

200; 발광칩200; Light emitting chip

300; 와이어300; wire

400; 몰딩부400; Molding part

본 발명은 발광 다이오드에 관한 것으로, 보다 상세하게는 발광칩으로 출사되는 광의 반사효율을 증가시키고, 납땜성을 개선할 수 있는 구조를 갖는 인쇄회로기판을 구비한 발광 다이오드에 관한 것이다. The present invention relates to a light emitting diode, and more particularly, to a light emitting diode having a printed circuit board having a structure capable of increasing the reflection efficiency of light emitted to the light emitting chip and improving solderability.

발광 다이오드는 기본적으로 반도체 PN 접합 다이오드이며, P, N 반도체를 접합한 뒤, 전압을 가해주면, P형 반도체의 정공은 N형 반도체 쪽으로 가서 가운데층으로 모이며, 이와는 반대로 N형 반도체의 전자는 P형 반도체 쪽으로 가서 전도대(conduction band)의 가장 낮은 곳인 가운데층으로 모인다. 이 전자들은 가전대(valence band)의 정공으로 자연스럽게 떨어지며, 이 때 전도대와 가전대의 높이 차이 즉, 에너지 갭에 해당하는 만큼의 에너지를 발산하는데, 이 에너지가 빛의 형태로 방출된다.The light emitting diode is basically a semiconductor PN junction diode, and after the P and N semiconductors are bonded and voltage is applied, holes in the P-type semiconductor are directed toward the N-type semiconductor and gathered into the middle layer. It goes toward the P-type semiconductor and gathers in the middle layer, the lowest point of the conduction band. These electrons naturally fall into the holes of the valence band, and at this point, they emit as much energy as the difference in height between the conduction band and the appliance band, that is, the energy gap, which is emitted in the form of light.

도 6a를 참조하여, 종래 기술에 따른 발광 다이오드를 살펴보면, 상기 발광 다이오드는 베이스판(1)과, 상기 베이스판 상에 형성된 제1 전극(2) 및 제2 전극(3)으로 구성된 인쇄회로기판(10), 상기 인쇄회로기판(10)의 제1 전극(2) 상에 실장된 발광칩(20), 상기 발광칩(20)과 제2 전극(3)을 연결시키기 위한 와이어(30) 및 상기 발광칩(20)을 봉지하기 위한 몰딩부(40)를 포함한다. 이때, 상기 인쇄회로기판(10)의 베이스판(10)에 형성된 제1 전극 및 제2 전극(2, 3)은 일반적으로 은(Ag) 또는 금(Au)을 이용하여 최종 도금처리된다. Referring to FIG. 6A, a light emitting diode according to the related art is described. The light emitting diode includes a base plate 1, a printed circuit board including a first electrode 2 and a second electrode 3 formed on the base plate. 10, a light emitting chip 20 mounted on the first electrode 2 of the printed circuit board 10, a wire 30 for connecting the light emitting chip 20 to the second electrode 3, and And a molding part 40 for encapsulating the light emitting chip 20. At this time, the first electrode and the second electrode (2, 3) formed on the base plate 10 of the printed circuit board 10 is generally plated using silver (Ag) or gold (Au).

그러나, 상기 제1 전극 및 제2 전극(2, 3)을 은(Ag)으로 최종 도금처리하는 경우에는, 반사효율이 높아 광도가 높은 반면에, 납땜성이 저하되는 문제점이 발생하며, 상기 제1 전극 및 제2 전극(2,3)을 금(Au)으로 최종 도금처리하는 경우에는, 납땜성은 개선되나, 반사효율이 저하되는 문제점이 발생하고, 금 또는 은 이외의 재료를 이용하는 경우에는 와이어 본딩 제대로 이루어지지 않는 문제점이 발생하였다.However, when the first electrode and the second electrode (2, 3) is finally plated with silver (Ag), there is a problem in that the reflectivity is high and the brightness is high while the solderability is lowered. In the case of the final plating treatment of the first electrode and the second electrode 2, 3 with gold (Au), the solderability is improved, but the reflection efficiency is lowered, and when a material other than gold or silver is used, the wire Bonding did not work properly.

본 발명은 상술한 종래의 문제점을 극복하기 위한 것으로서, 본 발명이 이루고자 하는 기술적 과제는 발광칩으로 출사되는 광의 반사효율을 증가시키고, 납땜성을 개선할 수 있는 구조를 갖는 인쇄회로기판을 구비한 발광 다이오드를 제공하기 위한 것이다.The present invention is to overcome the above-mentioned problems, the technical problem to be achieved by the present invention is to provide a printed circuit board having a structure that can increase the reflection efficiency of the light emitted to the light emitting chip, and improve the solderability It is for providing a light emitting diode.

상기 본 발명의 목적을 달성하기 위한 본 발명의 일 측면에 따르면, 베이스판과, 상기 베이스판의 일 단에 형성되는 적어도 하나의 제1 전극 및 상기 베이스판의 타 단에 형성되는 적어도 하나의 제2 전극을 포함하되, 상기 제1 전극 및 제2 전극은 각각 제1면과, 상기 제1면과 대향되는 제3면 및 상기 제1면과 제3면을 연결 하는 제2면을 포함하는 인쇄회로기판; 상기 인쇄회로기판 상에 실장되는 적어도 하나의 발광칩 및 상기 발광칩을 봉지하는 몰딩부를 포함하며, 상기 제1 전극 및 제2 전극의 제1면은 은(Ag)을 포함하고, 상기 제1 전극 및 제2 전극의 제2면 및 제3면은 금(Au) 또는 주석을 포함하는 것을 특징으로 하는 발광 다이오드가 제공된다. According to an aspect of the present invention for achieving the object of the present invention, the base plate, at least one first electrode formed on one end of the base plate and at least one agent formed on the other end of the base plate A second electrode, wherein each of the first electrode and the second electrode includes a first side, a third side facing the first side, and a second side connecting the first side and the third side; Circuit board; At least one light emitting chip mounted on the printed circuit board and a molding part encapsulating the light emitting chip, wherein first surfaces of the first electrode and the second electrode include silver (Ag), and the first electrode And second and third surfaces of the second electrode include gold (Au) or tin.

상기 제1 전극 및 제2 전극은 복수의 도전층으로 이루어지며, 상기 제1 전극 및 제2 전극의 제1면의 최외측 도전층은 은(Ag)을 포함하며, 상기 제1 전극 및 제2 전극의 제2면 및 제3면의 최외측 도전층은 금(Au) 또는 주석을 포함한다. The first electrode and the second electrode are formed of a plurality of conductive layers, and the outermost conductive layers of the first surfaces of the first electrode and the second electrode include silver (Ag), and the first electrode and the second electrode The outermost conductive layers on the second and third surfaces of the electrode comprise gold (Au) or tin.

상기 제1 전극 및 제2 전극 각각은 동박층; 상기 동박층 상에 형성된 제1 도전층; 상기 제1 도전층 상에 형성된 제2 도전층 및 상기 제2 도전층 상에 형성된 제3 도전층을 포함하며, 상기 제1 도전층은 구리(Cu)를 포함하며, 상기 제2 도전층은 니켈(Ni)을 포함하며, 상기 제3 도전층은 최외측 도전층인 것을 특징으로 한다.Each of the first electrode and the second electrode may include a copper foil layer; A first conductive layer formed on the copper foil layer; A second conductive layer formed on the first conductive layer and a third conductive layer formed on the second conductive layer, wherein the first conductive layer includes copper (Cu), and the second conductive layer is nickel (Ni), and the third conductive layer is an outermost conductive layer.

상기 제1 전극 및 제2 전극 각각은 동박층; 상기 동박층 상에 형성된 제1 도전층; 상기 제1 도전층 상에 형성된 제2 도전층; 상기 제2 도전층 상에 형성된 제3 도전층 및 상기 제3 도전층의 제2면 및 제3면 상에 형성된 제4 도전층을 포함하며, 상기 제1 도전층은 구리(Cu)를 포함하며, 상기 제2 도전층은 니켈(Ni)을 포함하며, 상기 제3 도전층은 은(Ag)을 포함하며, 상기 제4 도전층은 금(Au) 또는 주석을 포함한다. 또한, 상기 제4 도전층은 상기 제3 도전층의 제2면 및 제3면 상에 도금 처리되어 형성되거나, 상기 제4 도전층은 상기 제3 도전층의 전면에 형성된 후, 상기 제3 도전층의 제1면이 노출되도록 일부면이 식각을 통하여 제거된다.Each of the first electrode and the second electrode may include a copper foil layer; A first conductive layer formed on the copper foil layer; A second conductive layer formed on the first conductive layer; And a third conductive layer formed on the second conductive layer and a fourth conductive layer formed on the second and third surfaces of the third conductive layer, wherein the first conductive layer includes copper (Cu), The second conductive layer includes nickel (Ni), the third conductive layer includes silver (Ag), and the fourth conductive layer includes gold (Au) or tin. In addition, the fourth conductive layer is formed by plating on the second and third surfaces of the third conductive layer, or the fourth conductive layer is formed on the entire surface of the third conductive layer, and then the third conductive layer. Some surfaces are removed by etching to expose the first surface of the layer.

상기 제1 전극 및 제2 전극 각각은 동박층; 상기 동박층 상에 형성된 제1 도 전층; 상기 제1 도전층 상에 형성된 제2 도전층; 상기 제2 도전층 상에 형성된 제3 도전층 및 상기 제3 도전층의 제1면 상에 형성된 제4 도전층을 포함하며, 상기 제1 도전층은 구리(Cu)를 포함하며, 상기 제2 도전층은 니켈(Ni)을 포함하며, 상기 제3 도전층은 금(Au) 또는 주석을 포함하며, 상기 제4 도전층은 은(Ag)을 포함한다.Each of the first electrode and the second electrode may include a copper foil layer; A first conductive layer formed on the copper foil layer; A second conductive layer formed on the first conductive layer; A third conductive layer formed on the second conductive layer and a fourth conductive layer formed on a first surface of the third conductive layer, wherein the first conductive layer includes copper (Cu), and the second conductive layer The conductive layer includes nickel (Ni), the third conductive layer includes gold (Au) or tin, and the fourth conductive layer includes silver (Ag).

상기 복수의 도전층 각각은 도금 처리를 통하여 형성된다.Each of the plurality of conductive layers is formed through a plating process.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 대해 상세히 설명한다.Hereinafter, with reference to the accompanying drawings will be described in detail a preferred embodiment of the present invention.

도 1a 및 도 1b는 본 발명에 따른 발광 다이오드의 개략 사시도 및 단면도이다.1A and 1B are schematic perspective and cross-sectional views of a light emitting diode according to the present invention.

상기 도 1a 및 도 1b를 참조하면, 상기 발광 다이오드는 인쇄회로기판(100), 발광칩(200), 와이어(300) 및 몰딩부(400)를 포함한다.1A and 1B, the light emitting diode includes a printed circuit board 100, a light emitting chip 200, a wire 300, and a molding part 400.

상기 인쇄회로기판(100)은 베이스판(101), 상기 베이스판(101)의 일 단에 형성된 제1 전극(110) 및 상기 베이스판(101)의 타 단에 상기 제1 전극(110)과 소정 간격 이격되어 형성된 제2 전극(120)을 포함한다.The printed circuit board 100 may include a base plate 101, a first electrode 110 formed at one end of the base plate 101, and the first electrode 110 at the other end of the base plate 101. It includes a second electrode 120 formed spaced apart from a predetermined interval.

상기 제1 전극(110)은 상기 베이스판(101)의 상부 즉, 발광칩이 실장되는 부분에 형성되는 상부면(111)과, 상기 베이스판(101)의 측부에 형성되는 측면(112) 및 상기 베이스판의 하부에 형성되는 하부면(113)으로 구성되어, 전체적으로 ㄷ자 형태로 형성된다. 또한, 상기 제2 전극(120) 역시 상기 베이스판(101)의 상부 즉, 발광칩이 실장되는 부분에 형성되는 상부면(121)과, 상기 베이스판(101)의 측부에 형성되는 측면(122) 및 상기 베이스판의 하부에 형성되는 하부면(123)으로 구성되어, 전체적으로 ㄷ자 형태로 형성된다. The first electrode 110 has an upper surface 111 formed on an upper portion of the base plate 101, that is, a portion on which the light emitting chip is mounted, a side surface 112 formed on the side of the base plate 101, and It is composed of a lower surface 113 formed in the lower portion of the base plate, it is formed in a U-shape as a whole. In addition, the second electrode 120 also has an upper surface 121 formed on an upper portion of the base plate 101, that is, a portion in which the light emitting chip is mounted, and a side surface 122 formed on the side of the base plate 101. ) And a lower surface 123 formed at the lower portion of the base plate, and are formed in a U shape as a whole.

이때, 상기 제1 전극의 상부면(111) 및 제2 전극의 상부면(121)은 상기 발광칩(200)으로부터 조사되는 광의 반사효율을 높이기 위하여, 반사효율이 높은 재료 예를 들면, 은(Ag)을 포함하여 형성된다. 또한, 상기 제1 전극의 측면(112)과 하부면(113) 및 제2 전극의 측면(122)과 하부면(123)은 납땜으로 솔더링되는 부분으로서, 납땜성을 좋게 하기 위하여, 금(Au) 또는 주석(Sn)을 포함하여 형성된다. In this case, the upper surface 111 of the first electrode and the upper surface 121 of the second electrode may be formed of a material having high reflection efficiency, for example, silver (in order to increase the reflection efficiency of the light irradiated from the light emitting chip 200). Ag) is formed. In addition, the side surface 112 and the lower surface 113 of the first electrode and the side surface 122 and the lower surface 123 of the second electrode are soldered by soldering, and in order to improve solderability, gold (Au Or tin (Sn).

상기 발광칩(200)은 상기 제1 전극의 상부면(111) 상에 실장되며, 상기 와이어(300)를 통하여 상기 제2 전극의 상부면(121)에 연결된다. 한편, 상기 발광칩(200)은 상기 제1 전극 상에 실장되지 않고 인쇄회로기판의 베이스판(101) 상에 실장될 수 있으며, 이럴 경우에는 2개의 와이어를 통하여 각각 제 1 전극(110) 및 제2 전극(120)에 연결된다.The light emitting chip 200 is mounted on the upper surface 111 of the first electrode and is connected to the upper surface 121 of the second electrode through the wire 300. Meanwhile, the light emitting chip 200 may be mounted on the base plate 101 of the printed circuit board without being mounted on the first electrode. In this case, the first electrode 110 and the two wires may be mounted. It is connected to the second electrode 120.

본 실시예에서는 하나의 제1 전극과 제2 전극이 형성되는 것을 예로서 설명하고 있으나, 이에 한정되는 것은 복수의 제1 전극 및 제2 전극이 형성될 수도 있으며, 복수의 발광칩이 인쇄회로기판 상에 실장될 수도 있다.In the present exemplary embodiment, one first electrode and a second electrode are formed as an example. However, the first and second electrodes may be formed in a limited number, and the plurality of light emitting chips may include a printed circuit board. It may also be mounted on the top.

상기 몰딩부(400)는 상기 발광칩(200)을 봉지하는 부분으로서, 상기 몰딩부(400)는 소정의 수지를 이용한 사출 공정을 통해 형성할 수도 있으며, 또한 별도의 주형을 이용하여 제작한 다음, 이를 가압 또는 열처리하여 형성할 수도 있다. 이때, 상기 몰딩부(400)는 에폭시 수지 또는 실리콘 수지 등을 이용하여 형성하며, 상기 본 실시예에 도시된 형태 이외의 다른 다양한 형태로 형성할 수 있다.The molding part 400 is a part for encapsulating the light emitting chip 200, and the molding part 400 may be formed through an injection process using a predetermined resin, and also manufactured by using a separate mold. It may be formed by pressing or heat treatment. In this case, the molding part 400 may be formed using an epoxy resin or a silicone resin, and may be formed in various shapes other than those shown in the present embodiment.

도 2a 내지 도 2c는 본 발명에 따른 발광 다이오드의 인쇄회로기판의 단면도 및 부분 확대 단면도이다.2A to 2C are cross-sectional views and partially enlarged cross-sectional views of a printed circuit board of a light emitting diode according to the present invention.

상기 도 2a를 참조하면, 상기 제1 전극(110) 및 제2 전극(120)은 복수의 도전층으로 구성되며, 상기 제1 전극 상부면(111) 및 제2 전극 상부면(121)의 최외측 도전층은 은(Ag)으로 이루어지며, 상기 제1 전극 측면과 하부면(112, 113) 및 제2 전극 측면과 하부면(122, 123)의 최외측 도전층은 금(Au) 또는 주석으로 이루어진다.Referring to FIG. 2A, the first electrode 110 and the second electrode 120 are composed of a plurality of conductive layers, and the uppermost surfaces of the first electrode upper surface 111 and the second electrode upper surface 121 are formed. The outer conductive layer is made of silver (Ag), and the outermost conductive layers of the first electrode side and bottom surfaces 112 and 113 and the second electrode side and bottom surfaces 122 and 123 are gold (Au) or tin. Is done.

상기 도 2b를 참조하면, 상기 제1 전극 상부면(111)은 베이스판(101) 상에 형성된 동박층(copper foil)(111a)과, 상기 동박층(111a) 상에 형성된 제1 도전층(111b)과, 상기 제1 도전층(111b) 상에 형성된 제2 도전층(111c) 및 상기 제2 도전층(111c) 상에 형성된 제3 도전층(111d)으로 구성된다. 이때, 상기 제1 도전층(111b)은 구리(Cu)를 포함하며, 상기 제2 도전층(111c)은 니켈(Ni)을 포함하며, 상기 제3 도전층(111d)은 은(Ag)을 포함한다. 한편, 상기 제2 전극 상부면(111) 역시 상기 제1 전극 상부면과 그 구성이 동일하다.Referring to FIG. 2B, the first electrode upper surface 111 may include a copper foil 111a formed on the base plate 101 and a first conductive layer formed on the copper foil layer 111a. 111b), the 2nd conductive layer 111c formed on the said 1st conductive layer 111b, and the 3rd conductive layer 111d formed on the said 2nd conductive layer 111c. In this case, the first conductive layer 111b includes copper (Cu), the second conductive layer 111c includes nickel (Ni), and the third conductive layer 111d includes silver (Ag). Include. On the other hand, the second electrode upper surface 111 also has the same configuration as the first electrode upper surface.

상기 도 2c를 참조하면, 상기 제1 전극 하부면(113)은 베이스판(101) 상에 형성된 동박층(copper foil)(113a)과, 상기 동박층(113a) 상에 형성된 제1 도전층(113b)과, 상기 제1 도전층(113b) 상에 형성된 제2 도전층(113c) 및 상기 제2 도전층(113c) 상에 형성된 제3 도전층(113d)으로 구성된다. 이때, 상기 제1 도전층(113b)은 구리(Cu)를 포함하며, 상기 제2 도전층(113c)은 니켈(Ni)을 포함하며, 상기 제3 도전층(113d)은 금(Au) 또는 주석을 포함한다. 한편, 제1 전극 측면(112)은 상기 제1 전극 하부면(113)과 그 구성이 동일하며, 상기 제2 전극 측면 및 하부면(122, 123)은 상기에서 살펴본 제1 전극 측면 및 하부면(112, 113)과 그 구성이 동일하다. Referring to FIG. 2C, the first electrode lower surface 113 may include a copper foil 113a formed on the base plate 101 and a first conductive layer formed on the copper foil layer 113a. 113b), the 2nd conductive layer 113c formed on the said 1st conductive layer 113b, and the 3rd conductive layer 113d formed on the said 2nd conductive layer 113c. In this case, the first conductive layer 113b includes copper (Cu), the second conductive layer 113c includes nickel (Ni), and the third conductive layer 113d is formed of gold (Au) or Include comments. Meanwhile, the first electrode side surface 112 has the same configuration as the first electrode lower surface 113, and the second electrode side surface and the lower surface 122 and 123 have the first electrode side surface and the lower surface described above. (112, 113) and the configuration is the same.

도 3a 및 도 3b는 본 발명에 따른 발광 다이오드의 인쇄회로기판을 제조하기 위한 공정도이다.3A and 3B are process diagrams for manufacturing a printed circuit board of a light emitting diode according to the present invention.

상기 도 3a 및 도 3b를 참조하면, 베이스판(101) 상에 소정 간격으로 다수의 슬릿(130)을 형성하며, 상기 슬릿(130) 사이의 공간에 상기에서 살펴본 바와 같은 구조의 제1 전극과 제2 전극을 형성한다. 이때, 상기 제1 전극과 제2 전극의 상부면, 측면 및 하부면은 도금 처리를 통하여 상기 베이스판 상에 형성한다. 3A and 3B, the plurality of slits 130 are formed on the base plate 101 at predetermined intervals, and the first electrode having the structure as described above is formed in the space between the slits 130. A second electrode is formed. In this case, upper surfaces, side surfaces, and lower surfaces of the first electrode and the second electrode are formed on the base plate through plating.

상기 베이스판 상에 다수의 제1 전극 및 제2 전극은 형성한 다음, 절단선(도 3b에 도시된 점선)을 따라 절단하게 되면, 단위 인쇄회로기판이 제조된다. 본 실시예에서는 장방형의 슬릿을 이용하고 있으나, 이에 한정되는 것은 아니며, 슬릿 대신에 다수의 홀이 형성될 수도 있다.When a plurality of first electrodes and second electrodes are formed on the base plate and then cut along a cut line (dashed line shown in FIG. 3B), a unit printed circuit board is manufactured. In the present embodiment, a rectangular slit is used, but is not limited thereto, and a plurality of holes may be formed instead of the slit.

도 4a 내지 도 4c는 본 발명의 일 실시예에 따른 발광 다이오드의 인쇄회로기판의 제조 공정 단면도이다. 상기 도 4a 내지 도 4c에서는 설명의 편의를 위하여, 단위 인쇄회로기판을 예로서 설명한다.4A to 4C are cross-sectional views illustrating a manufacturing process of a printed circuit board of a light emitting diode according to an exemplary embodiment of the present invention. 4A to 4C, a unit printed circuit board will be described as an example for convenience of description.

상기 도 4a를 참조하면, 우선 베이스판(101) 상에 제1 전극의 동박층(110a) 을 형성한다. 그 다음에, 상기 제1 전극의 동박층(110a)의 전면에 구리(Cu)를 도금하여 제1 도전층(110b)을 형성하고, 상기 제1 도전층(110b)의 전면에 니켈(Ni)을 도금하여 제2 도전층(110c)을 순차적으로 형성한다. 그리고, 베이스판(101) 상에 제2 전극의 동박층(120a)을 형성한다. 그 다음에, 상기 제2 전극의 동박층(120a)의 전면에 구리(Cu)를 도금하여 제1 도전층(120b)을 형성하고, 상기 제1 도전층(120b)의 전면에 니켈(Ni)을 도금하여 제2 도전층(120c)을 순차적으로 형성한다. 이때, 상기 제1 전극과 제2 전극은 동시에 형성된다.Referring to FIG. 4A, first, the copper foil layer 110a of the first electrode is formed on the base plate 101. Next, copper (Cu) is plated on the entire surface of the copper foil layer (110a) of the first electrode to form a first conductive layer (110b), and nickel (Ni) on the entire surface of the first conductive layer (110b). Plating to form the second conductive layer 110c sequentially. Then, the copper foil layer 120a of the second electrode is formed on the base plate 101. Next, copper (Cu) is plated on the entire surface of the copper foil layer (120a) of the second electrode to form a first conductive layer (120b), and nickel (Ni) on the entire surface of the first conductive layer (120b). Plating to form the second conductive layer 120c sequentially. In this case, the first electrode and the second electrode are formed at the same time.

상기 도 4b를 참조하면, 상기 제1 전극의 제2 도전층의 상부면(111c) 및 상기 제2 전극의 제2 도전층의 상부면(121c) 상에 각각 은(Ag)을 도금하여 제3 도전층의 상부면(111d, 121d)을 형성한다. Referring to FIG. 4B, silver Ag is plated on the upper surface 111c of the second conductive layer of the first electrode and the upper surface 121c of the second conductive layer of the second electrode. Top surfaces 111d and 121d of the conductive layer are formed.

상기 도 4c를 참조하면, 상기 제1 전극의 제2 도전층의 측면과 하부면(112c, 113c) 및 상기 제2 전극의 제2 도전층의 측면과 하부면(122c, 123c) 상에 각각 금(Au) 또는 주석을 도금하여 제3 도전층의 측면과 하부면(112d, 113d, 122d, 123d)을 형성하게 된다.Referring to FIG. 4C, gold is formed on the side and bottom surfaces 112c and 113c of the second conductive layer of the first electrode and on the side and bottom surfaces 122c and 123c of the second conductive layer of the second electrode, respectively. (Au) or tin is plated to form side surfaces and bottom surfaces 112d, 113d, 122d, and 123d of the third conductive layer.

본 실시예에서 상기 제1 전극 및 제2 전극은 동박층을 포함하여, 총 4개의 도전층으로 구성되는 것을 예로서 설명하고 있으나, 도전층의 개수는 이에 한정되는 것은 아니며, 다양하게 조절될 수 있다.In the present embodiment, the first electrode and the second electrode are described as an example that is composed of a total of four conductive layers, including a copper foil layer, the number of conductive layers is not limited to this, it can be variously adjusted have.

도 5a 및 도 5b는 본 발명의 다른 실시예에 따른 발광 다이오드의 인쇄회로기판의 제조 공정 단면도이다.5A and 5B are cross-sectional views illustrating a manufacturing process of a printed circuit board of a light emitting diode according to another exemplary embodiment of the present invention.

상기 도 5a 및 도 5b를 참조하면, 우선 베이스판(101) 상에 제1 전극의 동박층(110a) 을 형성한다. 그 다음에, 상기 제1 전극의 동박층(110a) 전면에 구리(Cu)를 도금하여 제1 도전층(110b)을 형성하고, 상기 제1 도전층(110b) 전면에 니켈(Ni)을 도금하여 제2 도전층(110c)을 형성하고, 상기 제2 도전층(110c) 전면에 은(Ag)을 도금하여 제3 도전층(110d)을 순차적으로 형성한다. 5A and 5B, first, the copper foil layer 110a of the first electrode is formed on the base plate 101. Next, copper (Cu) is plated on the entire surface of the copper foil layer 110a of the first electrode to form a first conductive layer 110b, and nickel (Ni) is plated on the entire surface of the first conductive layer 110b. The second conductive layer 110c is formed, and silver (Ag) is plated on the entire surface of the second conductive layer 110c to sequentially form the third conductive layer 110d.

그리고 나서, 상기 제3 도전층 측면과 하부면(112d, 113d) 상에 각각 금(Au) 또는 주석을 도금하여 제4 도전층(110e)을 형성하게 된다. 상기 제2 전극은 상기 제1 전극과 동일한 구조로, 동시에 형성된다. Then, gold (Au) or tin is plated on the side surfaces of the third conductive layer and the lower surfaces 112d and 113d, respectively, to form the fourth conductive layer 110e. The second electrode has the same structure as the first electrode and is formed at the same time.

이와는 달리, 제3 도전층(110d, 120d)을 금(Au) 또는 주석을 도금하여 형성할 수도 있으며, 이런 경우에는 제3 도전층 상부면(111d, 121d) 상에 각각 은(Ag)을 도금하여 제4 도전층을 형성할 수도 있다.Alternatively, the third conductive layers 110d and 120d may be formed by plating gold (Au) or tin, and in this case, silver (Ag) may be plated on the top surfaces 111d and 121d of the third conductive layers, respectively. To form a fourth conductive layer.

한편, 베이스판(101) 상에 동박층(110a), 상기 동박층(110a) 전면에 구리(Cu)를 도금하여 제1 도전층(110b)을 형성하고, 상기 제1 도전층(110b) 전면에 니켈(Ni)을 도금하여 제2 도전층(110c)을 형성하고, 상기 제2 도전층(110c) 전면에 은(Ag)을 도금하여 제3 도전층(110d)을 형성하고, 상기 제3 도전층(110d) 전면에 금(Au) 또는 주석을 도금하여 제4 도전층(110e)을 순차적으로 형성한다. 그리고 나서, 상기 제4 도전층(110e) 상부면을 식각에 의해서 제거하여, 제3 도전층 상부면을 노출시킬 수도 있다.Meanwhile, copper (Cu) is plated on the entire surface of the copper foil layer 110a and the copper foil layer 110a on the base plate 101 to form a first conductive layer 110b, and the entire surface of the first conductive layer 110b is formed. Nickel (Ni) is plated on the second conductive layer 110c, and silver (Ag) is plated on the entire surface of the second conductive layer 110c to form a third conductive layer 110d, and the third The fourth conductive layer 110e is sequentially formed by plating gold (Au) or tin on the entire surface of the conductive layer 110d. Then, the upper surface of the fourth conductive layer 110e may be removed by etching to expose the upper surface of the third conductive layer.

도 6a 및 도 6b는 종래 기술 및 본 발명에 따른 발광 다이오드의 납땜성을 도시한 개략 단면도이다.6A and 6B are schematic cross-sectional views showing solderability of light emitting diodes according to the prior art and the present invention.

상기 도 6a에는 종래 기술에 따른 발광 다이오드가 회로 기판 상에 납땜(50)을 이용하여 솔더링된 형태가 도시되며, 도 6b에는 본 발명에 따른 발광 다이오드가 회로 기판 상에 납땜(500)을 이용하여 솔더링된 형태가 도시된다. 양자를 비교해 보면, 본 발명의 발광 다이오드에 솔더링된 납땜(500)이 인쇄회로기판의 제1 전극 및 제2 전극의 측면(112, 122)에 더욱 많이 접착되어 납땜성이 개선되었음을 알 수 있다.6A illustrates a form in which a light emitting diode according to the prior art is soldered using a solder 50 on a circuit board, and FIG. 6B illustrates a light emitting diode according to the present invention using a solder 500 on a circuit board. The soldered form is shown. Comparing both, it can be seen that the solder 500 soldered to the light emitting diode of the present invention is more adhered to the side surfaces 112 and 122 of the first electrode and the second electrode of the printed circuit board, thereby improving solderability.

이상에서 설명한 것은 본 발명에 따른 광 반사효율 증가 및 납땜성을 개선할 수 있는 구조를 갖는 인쇄회로기판을 구비한 발광 다이오드의 예시적인 실시예에 불과한 것으로서, 본 발명은 상기한 실시예에 한정되지 않고, 이하의 특허청구범위에서 청구하는 바와 같이, 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능한 범위까지 본 발명의 기술적 정신이 있다고 할 것이다.What has been described above is only an exemplary embodiment of a light emitting diode having a printed circuit board having a structure capable of improving light reflection efficiency and improving solderability according to the present invention, and the present invention is not limited to the above embodiment. Instead, as claimed in the following claims, any person having ordinary skill in the art without departing from the gist of the present invention has the technical spirit of the present invention to the extent that various changes can be made therein. something to do.

전술한 바와 같이 본 발명에 따르면, 발광칩이 실장되는 영역인 전극의 상부면은 반사 효율이 좋은 재료 예를 들면, 은(Ag)으로 도금처리하며, 회로 기판 상에 납땜을 통하여 솔더링되는 부분인 전극의 측면과 하부면은 납땜성이 우수한 재료 예를 들면, 금(Au) 또는 주석으로 도금 처리한 인쇄회로기판 상에 발광칩을 실장하여 발광 다이오드를 구성함으로써, 전체적으로 광의 반사효율이 증가되는 동시에, 납땜성 역시 개선할 수 있게 된다.As described above, according to the present invention, the upper surface of the electrode, which is a region where the light emitting chip is mounted, is plated with a material having good reflection efficiency, for example, silver (Ag), and is a portion that is soldered through soldering on a circuit board. The side and bottom surfaces of the electrode are formed with a light emitting chip on a printed circuit board plated with gold (Au) or tin with excellent solderability to form a light emitting diode, thereby increasing the reflection efficiency of light as a whole. Solderability can also be improved.

Claims (8)

베이스판과, 상기 베이스판의 일 단에 형성되는 적어도 하나의 제1 전극 및 상기 베이스판의 타 단에 형성되는 적어도 하나의 제2 전극을 포함하되, 상기 제1 전극 및 제2 전극은 각각 제1면과, 상기 제1면과 대향되는 제3면 및 상기 제1면과 제3면을 연결하는 제2면을 포함하는 인쇄회로기판;A base plate, at least one first electrode formed at one end of the base plate, and at least one second electrode formed at the other end of the base plate, wherein the first electrode and the second electrode are each made of A printed circuit board comprising a first surface, a third surface facing the first surface, and a second surface connecting the first and third surfaces; 상기 인쇄회로기판 상에 실장되는 적어도 하나의 발광칩; 및 At least one light emitting chip mounted on the printed circuit board; And 상기 발광칩을 봉지하는 몰딩부를 포함하며,It includes a molding unit encapsulating the light emitting chip, 상기 제1 전극 및 제2 전극의 제1면은 은(Ag)을 포함하고, 상기 제1 전극 및 제2 전극의 제2면 및 제3면은 금(Au) 또는 주석을 포함하는 것을 특징으로 하는 발광 다이오드.First surfaces of the first and second electrodes include silver (Ag), and second and third surfaces of the first and second electrodes include gold (Au) or tin. Light emitting diode. 제1항에 있어서,The method of claim 1, 상기 제1 전극 및 제2 전극은 복수의 도전층으로 이루어지며, 상기 제1 전극 및 제2 전극의 제1면의 최외측 도전층은 은(Ag)을 포함하며, 상기 제1 전극 및 제2 전극의 제2면 및 제3면의 최외측 도전층은 금(Au) 또는 주석을 포함하는 것을 특징으로 하는 발광 다이오드.The first electrode and the second electrode are formed of a plurality of conductive layers, and the outermost conductive layers of the first surfaces of the first electrode and the second electrode include silver (Ag), and the first electrode and the second electrode The outermost conductive layers of the second and third surfaces of the electrode comprise gold (Au) or tin. 제2항에 있어서,The method of claim 2, 상기 제1 전극 및 제2 전극 각각은,Each of the first electrode and the second electrode, 동박층; Copper foil layer; 상기 동박층 상에 형성된 제1 도전층;A first conductive layer formed on the copper foil layer; 상기 제1 도전층 상에 형성된 제2 도전층 및 A second conductive layer formed on the first conductive layer; 상기 제2 도전층 상에 형성된 제3 도전층을 포함하며, 상기 제1 도전층은 구리(Cu)를 포함하며, 상기 제2 도전층은 니켈(Ni)을 포함하며, 상기 제3 도전층은 최외측 도전층인 것을 특징으로 하는 발광 다이오드.And a third conductive layer formed on the second conductive layer, wherein the first conductive layer includes copper (Cu), the second conductive layer includes nickel (Ni), and the third conductive layer is A light emitting diode, which is an outermost conductive layer. 제2항에 있어서,The method of claim 2, 상기 제1 전극 및 제2 전극 각각은,Each of the first electrode and the second electrode, 동박층; Copper foil layer; 상기 동박층 상에 형성된 제1 도전층;A first conductive layer formed on the copper foil layer; 상기 제1 도전층 상에 형성된 제2 도전층;A second conductive layer formed on the first conductive layer; 상기 제2 도전층 상에 형성된 제3 도전층 및A third conductive layer formed on the second conductive layer and 상기 제3 도전층의 제2면 및 제3면 상에 형성된 제4 도전층을 포함하며, 상기 제1 도전층은 구리(Cu)를 포함하며, 상기 제2 도전층은 니켈(Ni)을 포함하며, 상기 제3 도전층은 은(Ag)을 포함하며, 상기 제4 도전층은 금(Au) 또는 주석을 포함하는 것을 특징으로 하는 발광 다이오드.And a fourth conductive layer formed on the second and third surfaces of the third conductive layer, wherein the first conductive layer includes copper (Cu), and the second conductive layer includes nickel (Ni). The third conductive layer includes silver (Ag), and the fourth conductive layer includes gold (Au) or tin. 제2항에 있어서,The method of claim 2, 상기 제1 전극 및 제2 전극 각각은,Each of the first electrode and the second electrode, 동박층; Copper foil layer; 상기 동박층 상에 형성된 제1 도전층;A first conductive layer formed on the copper foil layer; 상기 제1 도전층 상에 형성된 제2 도전층;A second conductive layer formed on the first conductive layer; 상기 제2 도전층 상에 형성된 제3 도전층 및A third conductive layer formed on the second conductive layer and 상기 제3 도전층의 제1면 상에 형성된 제4 도전층을 포함하며, 상기 제1 도전층은 구리(Cu)를 포함하며, 상기 제2 도전층은 니켈(Ni)을 포함하며, 상기 제3 도전층은 금(Au) 또는 주석을 포함하며, 상기 제4 도전층은 은(Ag)을 포함하는 것을 특징으로 하는 발광 다이오드.A fourth conductive layer formed on a first surface of the third conductive layer, wherein the first conductive layer includes copper (Cu), the second conductive layer comprises nickel (Ni), and The third conductive layer includes gold (Au) or tin, and the fourth conductive layer includes silver (Ag). 제2항에 있어서,The method of claim 2, 상기 복수의 도전층 각각은 도금 처리를 통하여 형성되는 것을 특징으로 하는 발광 다이오드.Each of the plurality of conductive layers is formed by a plating process. 제4항에 있어서, The method of claim 4, wherein 상기 제4 도전층은 상기 제3 도전층의 제2면 및 제3면 상에 도금 처리되어 형성되는 것을 특징으로 하는 발광 다이오드.The fourth conductive layer is a light emitting diode, characterized in that the plating is formed on the second surface and the third surface of the third conductive layer. 제4항에 있어서,The method of claim 4, wherein 상기 제4 도전층은 상기 제3 도전층의 전면에 형성된 후, 상기 제3 도전층의 제1면이 노출되도록 일부면이 식각을 통하여 제거되는 것을 특징으로 하는 발광 다 이오드.The fourth conductive layer is formed on the entire surface of the third conductive layer, the light emitting diode, characterized in that a portion is removed by etching so that the first surface of the third conductive layer is exposed.
KR1020060059680A 2006-06-29 2006-06-29 Light emitting diode KR100797970B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060059680A KR100797970B1 (en) 2006-06-29 2006-06-29 Light emitting diode

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060059680A KR100797970B1 (en) 2006-06-29 2006-06-29 Light emitting diode

Publications (2)

Publication Number Publication Date
KR20080001323A true KR20080001323A (en) 2008-01-03
KR100797970B1 KR100797970B1 (en) 2008-01-24

Family

ID=39213359

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060059680A KR100797970B1 (en) 2006-06-29 2006-06-29 Light emitting diode

Country Status (1)

Country Link
KR (1) KR100797970B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101380389B1 (en) * 2012-12-21 2014-04-02 서울반도체 주식회사 Light emitting device

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000039475A (en) * 1998-12-14 2000-07-05 윤종용 Semiconductor package
KR100613066B1 (en) * 2004-07-09 2006-08-16 서울반도체 주식회사 Light emitting diode package having a monolithic heat sinking slug and method of fabricating the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101380389B1 (en) * 2012-12-21 2014-04-02 서울반도체 주식회사 Light emitting device

Also Published As

Publication number Publication date
KR100797970B1 (en) 2008-01-24

Similar Documents

Publication Publication Date Title
TWI692122B (en) Light emitting diode package structure and manufacturing method thereof
JP5432234B2 (en) Mounting for semiconductor light emitting devices
US20100059783A1 (en) Light Emitting Chip Package With Metal Leads For Enhanced Heat Dissipation
KR102120268B1 (en) Light­emitting device
US8148745B2 (en) Semiconductor light emitting module and method for manufacturing the same
KR100999699B1 (en) Light emitting device package
JPWO2012050110A1 (en) LED module
JP2008244165A (en) Lighting system
JP2005531152A (en) Surface mountable small light emitting diode and / or photodiode and method for manufacturing the diode
KR100562488B1 (en) Semiconductor light emitting device
KR20200112369A (en) Light emitting device package
JP2007049045A (en) Semiconductor light emitting device and semiconductor device using the same
JP2015115432A (en) Semiconductor device
JP2008053290A (en) Optical semiconductor device and its manufacturing method
KR20120011174A (en) Light emitting module and package comprising the same
US10699991B2 (en) Packaged light emitting devices including electrode isolation structures and methods of forming packaged light emitting devices including the same
KR100797970B1 (en) Light emitting diode
JP7283938B2 (en) semiconductor light emitting device
US20080185598A1 (en) Light emitting device
JP4908669B2 (en) Chip light emitting device
KR20110119496A (en) Light emitting devices
JP6899226B2 (en) Semiconductor device
TW201340420A (en) Light emitting diode package and method for fabricating the same
KR100571355B1 (en) Leadframes for Light Emitting Diodes
JP6543391B2 (en) Semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121217

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20131211

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20141211

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20151201

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20161212

Year of fee payment: 10