KR20080000844A - Liquid crystal display and driving method thereof - Google Patents

Liquid crystal display and driving method thereof Download PDF

Info

Publication number
KR20080000844A
KR20080000844A KR1020060058669A KR20060058669A KR20080000844A KR 20080000844 A KR20080000844 A KR 20080000844A KR 1020060058669 A KR1020060058669 A KR 1020060058669A KR 20060058669 A KR20060058669 A KR 20060058669A KR 20080000844 A KR20080000844 A KR 20080000844A
Authority
KR
South Korea
Prior art keywords
video data
liquid crystal
thin film
supplied
lines
Prior art date
Application number
KR1020060058669A
Other languages
Korean (ko)
Other versions
KR101197770B1 (en
Inventor
이주영
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020060058669A priority Critical patent/KR101197770B1/en
Publication of KR20080000844A publication Critical patent/KR20080000844A/en
Application granted granted Critical
Publication of KR101197770B1 publication Critical patent/KR101197770B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3659—Control of matrices with row and column drivers using an active matrix the addressing of the pixel involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependant on signal of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0252—Improving the response speed
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0257—Reduction of after-image effects

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)

Abstract

An LCD device and a driving method thereof are provided to improve the response speed of the LCD device by driving the LCD device using a high voltage for high speed response. An LCD(Liquid Crystal Display) device includes data lines(D1-Dm), odd and even gate lines(G1_Odd-Gn_Odd,G1_Even-Gn_Even), first and second thin film transistors(T1,T2), a first liquid crystal capacitor(C1), third and fourth thin film transistors(T3,T4), and a second liquid crystal capacitor(C2). The odd and even gate lines are crossed with the data lines. The first and second thin film transistors are connected to cross sections between the data lines and odd gate lines, and installed between the data lines. The first liquid crystal capacitor is connected between the first and second thin film transistors. The third and fourth thin film transistors are connected to cross sections between the data lines and even gate lines. The second liquid crystal capacitor is connected between the third and fourth thin film transistors.

Description

액정표시장치 및 그 구동 방법{LIQUID CRYSTAL DISPLAY AND DRIVING METHOD THEREOF}Liquid crystal display and its driving method {LIQUID CRYSTAL DISPLAY AND DRIVING METHOD THEREOF}

도 1은 종래의 액정표시장치를 개략적으로 나타내는 블럭도.1 is a block diagram schematically showing a conventional liquid crystal display device.

도 2는 종래의 액정표시장치의 구동 파형도.2 is a driving waveform diagram of a conventional liquid crystal display device.

도 3은 종래의 액정표시장치에 공급되는 비디오 데이터 전압의 크기를 설명하기 위한 도면.3 is a view for explaining the magnitude of a video data voltage supplied to a conventional liquid crystal display.

도 4는 본 발명의 실시 예에 따른 액정표시장치를 개략적으로 나타내는 블럭도.4 is a block diagram schematically illustrating a liquid crystal display according to an exemplary embodiment of the present invention.

도 5는 본 발명의 실시 예에 따른 액정표시장치의 구동 파형도.5 is a driving waveform diagram of a liquid crystal display according to an exemplary embodiment of the present invention.

도 6a는 기수 게이트 라인에 스캔 펄스가 입력되고 기수 비디오 데이터 전압이 데이터 라인에 입력될 때의 액정표시장치에 공급되는 비디오 데이터 전압의 크기를 설명하기 위한 도면.FIG. 6A is a diagram for explaining the magnitude of a video data voltage supplied to a liquid crystal display when a scan pulse is input to an odd gate line and an odd video data voltage is input to a data line. FIG.

도 6b는 우수 게이트 라인에 스캔 펄스가 입력되고 우수 비디오 데이터 전압이 데이터 라인에 입력될 때의 액정표시장치에 공급되는 비디오 데이터 전압의 크기를 설명하기 위한 도면.6B is a diagram for explaining the magnitude of the video data voltage supplied to the liquid crystal display when a scan pulse is input to the even gate line and the even video data voltage is input to the data line.

도 7은 본 발명의 기수 비디오 데이터 및 우수 비디오 데이터의 공급을 위한 타이밍 콘트롤러를 나타내는 도면.7 shows a timing controller for supplying odd video data and even video data of the present invention;

도 8a 및 도 8b는 본 발명의 액정표시장치의 한 라인을 화상이 구현되는 원리를 설명하기 위한 도면들.8A and 8B are diagrams for explaining the principle that an image is implemented on one line of the liquid crystal display of the present invention.

< 도면의 주요 부분에 대한 부호의 간단한 설명 ><Brief description of symbols for the main parts of the drawings>

10 : 타이밍 콘트롤러 20 : 라인 데이터 메모리10: timing controller 20: line data memory

본 발명은 액정표시장치 및 그 구동 방법에 관한 것으로 특히, 응답 속도를 향상시킬 수 있는 액정표시장치 및 그 구동 방법에 관한 것이다.The present invention relates to a liquid crystal display device and a driving method thereof, and more particularly, to a liquid crystal display device and a driving method thereof capable of improving a response speed.

일반적인 액정표시장치는 도 1에 도시된 바와 같이 서로 교차하는 게이트 라인(G1 내지 Gn) 및 데이터 라인(D1 내지 Dm)과, 액정 구동을 위한 기준 전압이 공급되는 공통 라인(Vcom)과, 게이트 라인(G1 내지 Gn)과 데이터 라인(D1 내지 Dm)의 교차부에 형성된 박막 트랜지스터(T)와, 박막 트랜지스터(T)에 접속된 액정 커패시터(C)를 구비한다.As shown in FIG. 1, a typical liquid crystal display includes gate lines G1 to Gn and data lines D1 to Dm that cross each other, a common line Vcom to which a reference voltage for driving liquid crystals is supplied, and a gate line. A thin film transistor T formed at the intersection of G1 to Gn and the data lines D1 to Dm, and a liquid crystal capacitor C connected to the thin film transistor T are provided.

게이트 라인(G1 내지 Gn)에는 도 2와 같이 스캔 펄스가 순차로 공급되며, 데이터 라인(D1 내지 Dm)에는 게이트 라인(G1 내지 Gn)에 공급되는 스캔 펄스와 동기하여 비디오 데이터 전압(RGB)이 공급된다.Scan pulses are sequentially supplied to the gate lines G1 to Gn as shown in FIG. 2, and the video data voltage RGB is synchronized with the scan pulses supplied to the gate lines G1 to Gn to the data lines D1 to Dm. Supplied.

박막 트랜지스터(T)는 게이트 라인(G1 내지 Gn)에 공급된 스캔 펄스에 의해 턴-온(Turn-On)되어 데이터 라인(D1 내지 Dm)에 공급된 비디오 데이터 전압(RGB)을 액정 커패시터(C)에 충전한다. The thin film transistor T is turned on by scan pulses supplied to the gate lines G1 to Gn, thereby converting the video data voltage RGB supplied to the data lines D1 to Dm to the liquid crystal capacitor C. )

액정표시장치는 액정 커패시터(C)에 충전된 비디오 데이터 전압(RGB)과 공통 라인(Vcom)으로 공급된 기준 전압과의 차 전압에 의해 액정의 광투과율을 조절함으로써 화상을 표시한다.The liquid crystal display displays an image by adjusting the light transmittance of the liquid crystal by the difference voltage between the video data voltage RGB charged in the liquid crystal capacitor C and the reference voltage supplied to the common line Vcom.

비디오 데이터 전압(RGB)은 액정의 열화 방지 및 액정표시장치의 표시 품질 향상을 위하여 극성이 일정 단위로 인버전(Inversion)되어 데이터 라인(D1 내지 Dm)에 공급된다. 예를 들어, 도트(Dot) 인버전 방식의 액정표시장치는 도 3과 같이 비디오 데이터 전압(RGB)이 기준 전압(Vc)을 중심으로 액정 셀 단위로 인버전되어 데이터 라인(D1 내지 Dm)에 공급된다. 즉, 비디오 데이터 전압(RGB)은 각 게이트 라인(G1 내지 Gn)에 스캔 펄스가 인가될 때마다 데이터 라인(D1 내지 Dm) 단위로 인버전되어 데이터 라인(D1 내지 Dm)에 공급되며, 프레임(Frame) 단위로 재 인버전되어 데이터 라인(D1 내지 Dm)에 공급된다.The video data voltage RGB is inverted in a predetermined unit to prevent degradation of the liquid crystal and to improve display quality of the liquid crystal display, and is supplied to the data lines D1 to Dm. For example, in the dot inversion type liquid crystal display device, as shown in FIG. 3, the video data voltage RGB is inverted in the unit of the liquid crystal cell with respect to the reference voltage Vc to the data lines D1 to Dm. Supplied. That is, the video data voltage RGB is inverted in units of the data lines D1 to Dm whenever the scan pulse is applied to each gate line G1 to Gn, and is supplied to the data lines D1 to Dm, and the frame ( It is re-inverted in units of frames and supplied to the data lines D1 to Dm.

따라서, 종래의 액정표시장치의 데이터 라인(D1 내지 Dm)에 공급되는 최대 전압(Vp)은 기준 전압(Vcom)을 중심으로 인버전되는 비디오 데이터 전압(RGB)에 의하여 데이터 구동 회로로부터 공급되는 최대 전압의 1/2 크기의 전압으로 한정된다. 상세히 하면, 도 3에 도시된 바와 같이 첫 번째 데이터 라인(D1)에 하이 레벨(high level)의 비디오 데이터 전압(R)이 공급되면, 도트 인버전에 의하여 두 번째 데이터 라인(D2)에는 첫 번째 데이터 라인(D1)에 공급된 하이 레벨의 비디오 데 이터 전압(R)에 대하여 기준 전압(Vc)을 중심으로 인버전된 로우 레벨(low level)의 비디오 데이터 전압(G)이 공급된다. 좀 더 상세히 설명하면, 종래 데이터 구동 회로로부터 액정표시장치의 데이터 라인(D1 내지 Dm)에 공급되는 최대 전압이 15V라 하고, 기준 전압(Vc)가 8V라고 하면, 하이 레벨의 비디오 데이터 전압(R)으로 공급될 수 있는 전압의 범위는 8 ~ 15V이며, 로우 레벨의 비디오 데이터 전압(R)으로 공급될 수 있는 전압의 범위는 1 ~ 8V이다. Therefore, the maximum voltage Vp supplied to the data lines D1 to Dm of the conventional liquid crystal display device is supplied from the data driving circuit by the video data voltage RGB inverted around the reference voltage Vcom. The voltage is limited to half the voltage. In detail, as shown in FIG. 3, when the high level video data voltage R is supplied to the first data line D1, the first data line D2 is first connected to the second data line D2 by dot inversion. The low level video data voltage G inverted around the reference voltage Vc is supplied to the high level video data voltage R supplied to the data line D1. In more detail, when the maximum voltage supplied from the conventional data driving circuit to the data lines D1 to Dm of the liquid crystal display device is 15V and the reference voltage Vc is 8V, the high level video data voltage R ) Can be supplied in a range of 8 to 15 volts, and a range of voltages to a low level video data voltage (R) is 1 to 8 volts.

따라서, 종래의 액정표시장치의 데이터 라인(D1 내지 Dm)에 공급되는 최대 비디오 데이터 전압(Vp)은 데이터 구동 회로로부터 공급되는 최대 전압의 1/2 크기의 전압으로 한정된다. 현재 상용되고 있는 데이터 구동 회로는 18V 이상의 전압을 공급하지 못한다. 이에 따라, 액정 구동을 위한 비디오 데이터 전압(RGB)은 9V 이상을 넘지 못한다.Therefore, the maximum video data voltage Vp supplied to the data lines D1 to Dm of the conventional liquid crystal display device is limited to a voltage of 1/2 the maximum voltage supplied from the data driving circuit. Current data driver circuits cannot supply voltages above 18V. Accordingly, the video data voltage RGB for driving the liquid crystal does not exceed 9V.

이와 같이, 종래의 액정표시장치는 현재의 데이터 구동 회로로는 고속 응답이 가능한 고전압으로 액정표시장치를 구현하는데 한계가 있다.As described above, the conventional liquid crystal display device has a limitation in implementing the liquid crystal display device with a high voltage capable of high-speed response with the current data driving circuit.

따라서, 본 발명의 목적은 응답 속도를 향상시킬 수 있는 액정표시장치 및 그 구동 방법을 제공하는 것이다.Accordingly, an object of the present invention is to provide a liquid crystal display device and a driving method thereof capable of improving the response speed.

상기의 목적을 달성하기 위하여, 본 발명의 실시 예에 따른 액정표시장치는 데이터 라인들과; 상기 데이터 라인들과 교차하는 기수 및 우수 게이트 라인들과; 상기 데이터 라인들과 상기 기수 게이트 라인들의 교차부 접속되며, 상기 데이터 라인들 사이에 위치하는 제1 및 제2 박막 트랜지스터와; 상기 제1 및 제2 박막 트랜지스터 사이에 접속된 제1 액정 커패시터와; 상기 데이터 라인들과 상기 우수 게이트 라인들의 교차부에 제3 및 제4 박막 트랜지스터와; 상기 제3 및 제4 박막 트랜지스터 사이에 접속된 제2 액정 커패시터를 구비한다.In order to achieve the above object, the liquid crystal display device according to an embodiment of the present invention and the data line; Odd and even gate lines intersecting the data lines; First and second thin film transistors connected to the intersections of the data lines and the odd gate lines and positioned between the data lines; A first liquid crystal capacitor connected between the first and second thin film transistors; Third and fourth thin film transistors at the intersections of the data lines and the even gate lines; And a second liquid crystal capacitor connected between the third and fourth thin film transistors.

상기 액정표시장치는 상기 데이터 라인들에 독립적으로 비디오 데이터 전압을 공급하는 데이터 구동 회로를 더 포함한다.The liquid crystal display further includes a data driving circuit for supplying a video data voltage independently to the data lines.

상기 비디오 데이터 전압은 상기 데이터 구동 회로로부터 공급되는 비디오 데이터 전압의 최대 전압과 최소 전압의 중앙값에 대하여 서로 대칭되는 제1 비디오 데이터 전압과 제2 비디오 데이터 전압을 포함한다.The video data voltage includes a first video data voltage and a second video data voltage that are symmetrical with respect to the median of the maximum voltage and the minimum voltage of the video data voltage supplied from the data driving circuit.

상기 제1 박막 트랜지스터는 상기 데이터 라인들 중 기수 데이터 라인들과 상기 기수 게이트 라인들의 교차부에 형성되며, 상기 제2 박막 트랜지스터는 상기 데이터 라인들 중 우수 데이터 라인들과 상기 기수 게이트 라인들의 교차부에 형성된다.The first thin film transistor is formed at an intersection of odd data lines and the odd gate lines among the data lines, and the second thin film transistor is an intersection of even data lines and odd gate lines among the data lines. Is formed.

상기 제1 박막 트랜지스터는 상기 데이터 라인들 중 마지막 기수 데이터 라인을 제외한 기수 데이터 라인들과 상기 기수 게이트 라인들의 교차부에 형성된다.The first thin film transistor is formed at an intersection of odd data lines except the last odd data line among the data lines and the odd gate lines.

상기 제3 박막 트랜지스터는 상기 데이터 라인들 중 우수 데이터 라인들과 상기 우수 게이트 라인들의 교차부에 형성되며, 상기 제4 박막 트랜지스터는 상기 데이터 라인들 중 기수 데이터 라인들과 상기 우수 게이트 라인들의 교차부에 형성 된다.The third thin film transistor is formed at an intersection of even data lines and the even gate lines of the data lines, and the fourth thin film transistor is an intersection of odd data lines and the even gate lines among the data lines. Is formed.

상기 제4 박막 트랜지스터는 상기 데이터 라인들 중 첫 번째 기수 데이터 라인을 제외한 기수 데이터 라인들과 상기 우수 게이트 라인들의 교차부에 형성된다.The fourth thin film transistor is formed at an intersection of odd data lines except the first odd data line among the data lines and the even gate lines.

상기 제1 박막 트랜지스터의 턴-온에 의하여 상기 제1 액정 커패시터에는 제1 비디오 데이터 전압이 공급되며, 상기 제2 박막 트랜지스터의 턴-온에 의하여 상기 제1 액정 커패시터에는 제2 비디오 데이터 전압이 공급된다.The first video data voltage is supplied to the first liquid crystal capacitor by the turn-on of the first thin film transistor, and the second video data voltage is supplied to the first liquid crystal capacitor by the turn-on of the second thin film transistor. do.

상기 제3 박막 트랜지스터의 턴-온에 의하여 상기 제2 액정 커패시터에는 제2 비디오 데이터 전압이 공급되며, 상기 제4 박막 트랜지스터의 턴-온에 의하여 상기 제2 액정 커패시터에는 제1 비디오 데이터 전압이 공급된다.A second video data voltage is supplied to the second liquid crystal capacitor by the turn-on of the third thin film transistor, and a first video data voltage is supplied to the second liquid crystal capacitor by the turn-on of the fourth thin film transistor. do.

상기 제1 비디오 데이터 전압과 상기 제2 비디오 데이터 전압은 상기 기수 게이트 라인들에 스캔 펄스가 인가될 때 동시에 공급된다.The first video data voltage and the second video data voltage are simultaneously supplied when a scan pulse is applied to the odd gate lines.

상기 제1 비디오 데이터 전압과 상기 제2 비디오 데이터 전압은 상기 우수 게이트 라인들에 스캔 펄스가 인가될 때 동시에 공급된다.The first video data voltage and the second video data voltage are simultaneously supplied when a scan pulse is applied to the even gate lines.

상기 액정표시장치는 상기 비디오 데이터 전압을 생성하기 위한 데이터를 상기 데이터 구동 회로로 공급하는 타이밍 콘트롤러를 더 구비하며, 상기 타이밍 콘트롤러는 상기 기수 게이트 라인들에 스캔 펄스가 인가될 때 상기 데이터 라인들에 공급될 비디오 데이터와 상기 우수 게이트 라인들에 스캔 펄스가 인가될 때 상기 데이터 라인들에 공급될 비디오 데이터를 정렬하는 라인 데이터 메모리를 포함한다.The liquid crystal display further includes a timing controller for supplying data for generating the video data voltage to the data driving circuit, wherein the timing controller is provided to the data lines when a scan pulse is applied to the odd gate lines. And a line data memory for aligning the video data to be supplied and the video data to be supplied to the data lines when a scan pulse is applied to the even gate lines.

본 발명의 실시 예에 따른 액정표시장치의 구동 방법은 기수 게이트 라인에 스캔 펄스를 공급하는 단계와; 데이터 라인들에 비디오 데이터 전압을 공급하는 단계와; 상기 스캔 펄스에 의하여 제1 및 제2 박막 트랜지스터를 턴-온시키는 단계와; 제1 및 제2 박막 트랜지스터의 턴-온에 의하여 상기 비디오 데이터 전압을 상기 제1 및 제2 박막 트랜지스터 사이에 접속된 제1 액정 커패시터에 공급하는 단계와; 우수 게이트 라인에 스캔 펄스를 공급하는 단계와; 데이터 라인들에 비디오 데이터 전압을 공급하는 단계와; 상기 스캔 펄스에 의하여 제3 및 제4 박막 트랜지스터를 턴-온시키는 단계와; 제3 및 제4 박막 트랜지스터의 턴-온에 의하여 상기 비디오 데이터 전압을 상기 제3 및 제4 박막 트랜지스터 사이에 접속된 제2 액정 커패시터에 공급하는 단계를 포함한다.A driving method of a liquid crystal display according to an exemplary embodiment of the present invention includes supplying a scan pulse to an odd gate line; Supplying a video data voltage to the data lines; Turning on first and second thin film transistors by the scan pulse; Supplying the video data voltage to a first liquid crystal capacitor connected between the first and second thin film transistors by turning on first and second thin film transistors; Supplying a scan pulse to the even gate line; Supplying a video data voltage to the data lines; Turning on third and fourth thin film transistors by the scan pulse; Supplying the video data voltage to a second liquid crystal capacitor connected between the third and fourth thin film transistors by turning on third and fourth thin film transistors.

상기의 목적 외에 본 발명의 다른 목적 및 이점들은 첨부한 도면들을 참조한 본 발명의 바람직한 실시 예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.Other objects and advantages of the present invention in addition to the above object will be apparent from the description of the preferred embodiment of the present invention with reference to the accompanying drawings.

이하, 본 발명의 바람직한 실시 예를 도 4 내지 도 8b를 참조하여 상세하게 설명하기로 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to FIGS. 4 to 8B.

도 4는 본 발명의 실시 예에 따른 액정표시장치를 개략적으로 나타내는 블럭도이다.4 is a block diagram schematically illustrating a liquid crystal display according to an exemplary embodiment of the present invention.

도 4를 참조하면, 본 발명의 실시 예에 따른 액정표시장치는 데이터 라인(D1 내지 Dm)과, 데이터 라인(D1 내지 Dm)과 교차하는 기수 게이트 라인(G1_Odd 내지 Gn_Odd) 및 우수 게이트 라인(G1_Even 내지 Gn_Even)을 구비한다. 그리고, 본 발명의 액정표시장치는 기수 데이터 라인(D1, D3, ... D2k+1 : 이하, k는 1 이상의 정수 & 2k+1=m)들 중 마지막 기수 데이터 라인(D2k+1)을 제외한 기수 데이터 라 인(D1, D3, ... D2k-1)과 기수 게이트 라인(G1_Odd 내지 Gn_Odd)의 교차부에 형성된 제1 박막 트랜지스터(T1)와, 우수 데이터 라인(D2, D4, ... D2k)과 기수 게이트 라인(G1_Odd 내지 Gn_Odd)의 교차부에 형성된 제2 박막 트랜지스터(T2)와, 제1 및 제2 박막 트랜지스터(T1, T2) 사이에 접속된 제1 액정 커패시터(C1)를 구비한다. 또한, 본 발명의 액정표시장치는 우수 데이터 라인(D2, D4, ... D2k)들과 우수 게이트 라인(G1_Even 내지 Gn_Even)의 교차부에 형성된 제3 박막 트랜지스터(T3)와, 기수 데이터 라인(D1, D3, ... D2k+1)들 중 첫 번째 기수 데이터 라인(D1)을 제외한 기수 데이터 라인(D3, D5, ... D2k+1)과 우수 게이트 라인(G1_Even 내지 Gn_Even)의 교차부에 형성된 제4 박막 트랜지스터(T4)와, 제3 및 제4 박막 트랜지스터(T3, T4) 사이에 접속된 제2 액정 커패시터(C2)를 구비한다.Referring to FIG. 4, the liquid crystal display according to the exemplary embodiment of the present invention has an odd gate line G1_Odd to Gn_Odd and an even gate line G1_Even that intersect the data lines D1 to Dm, the data lines D1 to Dm. To Gn_Even). In addition, the liquid crystal display of the present invention uses the radix data lines D1, D3, ... D2k + 1, hereinafter, k denotes the last radix data line D2k + 1 among integers of 1 or more & 2k + 1 = m. The first thin film transistor T1 formed at the intersection of the excluded odd data lines D1, D3, ... D2k-1 and the odd gate lines G1_Odd to Gn_Odd, and the even data lines D2, D4, .. The second thin film transistor T2 formed at the intersection of D2k) and the odd gate lines G1_Odd to Gn_Odd, and the first liquid crystal capacitor C1 connected between the first and second thin film transistors T1 and T2. Equipped. In addition, the liquid crystal display of the present invention includes a third thin film transistor T3 and an odd data line formed at the intersection of the even data lines D2, D4, ... D2k and the even gate lines G1_Even to Gn_Even. Intersection of radix data lines D3, D5, ... D2k + 1 and even gate lines G1_Even to Gn_Even except for the first radix data line D1 among D1, D3, ... D2k + 1 And a fourth liquid crystal capacitor C2 connected between the fourth thin film transistor T4 and the third and fourth thin film transistors T3 and T4.

기수 게이트 라인(G1_Odd 내지 Gn_Odd) 및 우수 게이트 라인(G_Even 내지 Gn_Even)에는 도 5와 같이 스캔 펄스가 순차로 공급되며, 데이터 라인(D1 내지 Dm)에는 기수 게이트 라인(G1_Odd 내지 Gn_Odd) 및 우수 게이트 라인(G1_Even 내지 Gn_Even)에 공급되는 스캔 펄스와 동기하여 비디오 데이터 전압(RGB)이 공급된다. 비디오 데이터 전압(RGB)은 하이 레벨(high level)로 데이터 라인(D1 내지 Dm) 에 공급되는 하이 레벨 비디오 데이터 전압(R+G+B+)과, 로우 레벨(low level)로 데이터 라인(D1 내지 Dm)에 공급되는 로우 레벨 비디오 데이터 전압(R-G-B-)으로 구성된다. 하이 레벨 비디오 데이터 전압(R+G+B+)은 데이터 구동 회로로부터 공급되는 최대 전압과 최소 전압의 중앙값을 기준 전압이라 할 때 그 기준 전압에 대한 하이 레벨 전압이며, 로우 레벨 비디오 데이터 전압(R-G-B-)은 그 기준 전압에 대한 로 우 레벨 전압이다.Scan pulses are sequentially supplied to the odd gate lines G1_Odd to Gn_Odd and the even gate lines G_Even to Gn_Even, and the odd gate lines G1_Odd to Gn_Odd and even gate lines are sequentially supplied to the data lines D1 to Dm. The video data voltage RGB is supplied in synchronization with the scan pulse supplied to the G1_Even to Gn_Even. The video data voltage RGB is a high level video data voltage R + G + B + supplied to the data lines D1 to Dm at a high level, and the data lines D1 to a low level. It consists of a low level video data voltage RGB- supplied to Dm). The high level video data voltage R + G + B + is a high level voltage with respect to the reference voltage when the median of the maximum voltage and the minimum voltage supplied from the data driving circuit is a reference voltage. ) Is the low level voltage with respect to the reference voltage.

제1 박막 트랜지스터(T1)는 기수 게이트 라인(G1_Odd 내지 Gn_Odd)에 공급된 스캔 펄스에 의해 턴-온(Turn-On)되어 하이 레벨 비디오 데이터 전압(R+G+B+)을 제1 액정 커패시터(C1)에 충전한다. The first thin film transistor T1 is turned on by the scan pulses supplied to the odd gate lines G1_Odd to Gn_Odd to convert the high level video data voltage R + G + B + into the first liquid crystal capacitor. To C1).

제2 박막 트랜지스터(T2)는 기수 게이트 라인(G1_Odd 내지 Gn_Odd)에 공급된 스캔 펄스에 의해 턴-온(Turn-On)되어 로우 레벨 비디오 데이터 전압(R-G-B-)을 제1 액정 커패시터(C1)에 충전한다. The second thin film transistor T2 is turned on by the scan pulses supplied to the odd gate lines G1_Odd to Gn_Odd to transfer the low level video data voltage RGB- to the first liquid crystal capacitor C1. To charge.

제1 박막 트랜지스터(T1)의 턴-온에 의하여 제1 액정 커패시터(C1)에 충전되는 하이 레벨 비디오 데이터 전압(R+G+B+)과 제2 박막 트랜지스터(T2)의 턴-온에 의하여 제1 액정 커패시터(C1)에 충전되는 로우 레벨 비디오 데이터 전압(R-G-B-)은 도 6a에 도시된 바와 같이 서로 대칭되는 전압으로 공급된다. 그리고, 제1 박막 트랜지스터(T1)의 턴-온에 의하여 제1 액정 커패시터(C1)에 충전되는 하이 레벨 비디오 데이터 전압(R+G+B+)과 제2 박막 트랜지스터(T2)의 턴-온에 의하여 제1 액정 커패시터(C1)에 충전되는 로우 레벨 비디오 데이터 전압(R-G-B-)은 데이터 구동 회로로부터 서로 독립적으로 공급된다.The high level video data voltage R + G + B + charged in the first liquid crystal capacitor C1 by the turn-on of the first thin film transistor T1 and the turn-on of the second thin film transistor T2 The low level video data voltage RGB- charged in the first liquid crystal capacitor C1 is supplied at voltages symmetrical with each other, as shown in FIG. 6A. The high level video data voltage R + G + B + charged in the first liquid crystal capacitor C1 by the turn-on of the first thin film transistor T1 and the turn-on of the second thin film transistor T2 are turned on. The low level video data voltage RGB- charged by the first liquid crystal capacitor C1 is independently supplied from each other from the data driving circuit.

상세히 하면, 데이터 구동 회로로부터 제1 박막 트랜지스터(T1)의 턴-온에 의하여 제1 액정 커패시터(C1)에 충전되는 하이 레벨 비디오 데이터 전압(R+G+B+)의 범위가 1 ~ 15V라 하면, 데이터 구동 회로로부터 제2 박막 트랜지스터(T2)의 턴-온에 의하여 제1 액정 커패시터(C1)에 충전되는 로우 레벨 비디오 데이터 전압(R-G-B-)의 범위 또한 1 ~ 15V가 된다. 따라서, 데이터 구동 회로는 제1 박막 트랜지 스터(T1)가 턴-온되었을 때, R 화상의 구현을 위한 최대 R 하이 레벨 비디오 데이터 전압(R+)인 15V를 공급하고, 제2 박막 트랜지스터(T2)가 턴-온되었을 때, R 화상의 구현을 위한 최소 R 로우 레벨 비디오 데이터 전압(R-)인 1V를 공급할 수 있다. 그러면, 제1 액정 커패시터(C1)에는 제1 박막 트랜지스터(T1)의 턴-온을 통하여 공급된 하이 레벨 비디오 데이터 전압(R+)과 제2 박막 트랜지스터(T2)의 턴-온을 통하여 공급된 로우 레벨 비디오 데이터 전압(R-)의 차 전압인 14V가 충전된다. In detail, when the range of the high level video data voltage R + G + B + charged to the first liquid crystal capacitor C1 by the turn-on of the first thin film transistor T1 from the data driving circuit is 1 to 15V. In addition, the range of the low level video data voltage RGB- charged in the first liquid crystal capacitor C1 by the turn-on of the second thin film transistor T2 from the data driving circuit is also 1 to 15V. Therefore, when the first thin film transistor T1 is turned on, the data driving circuit supplies 15 V, which is the maximum R high level video data voltage R + for realizing the R picture, and the second thin film transistor T2. Is turned on, it may supply 1V, which is the minimum R low level video data voltage R- for the implementation of the R picture. Then, the first liquid crystal capacitor C1 is supplied with the high level video data voltage R + supplied through the turn-on of the first thin film transistor T1 and the low voltage supplied through the turn-on of the second thin film transistor T2. 14V, which is the difference voltage of the level video data voltage R-, is charged.

그리고, 제3 박막 트랜지스터(T3)는 우수 게이트 라인(G1_Even 내지 Gn_Even)에 공급된 스캔 펄스에 의해 턴-온(Turn-On)되어 로우 레벨 비디오 데이터 전압(R-G-B-)을 제2 액정 커패시터(C2)에 충전한다. The third thin film transistor T3 is turned on by the scan pulses supplied to the even-numbered gate lines G1_Even to Gn_Even to convert the low-level video data voltage RGB- to the second liquid crystal capacitor C2. )

제4 박막 트랜지스터(T4)는 기수 게이트 라인(G1_Even 내지 Gn_Even)에 공급된 스캔 펄스에 의해 턴-온(Turn-On)되어 하이 레벨 비디오 데이터 전압(R+G+B+)을 제2 액정 커패시터(C2)에 충전한다. The fourth thin film transistor T4 is turned on by the scan pulses supplied to the odd gate lines G1_Even to Gn_Even to convert the high level video data voltage R + G + B + into the second liquid crystal capacitor ( To C2).

제3 박막 트랜지스터(T3)의 턴-온에 의하여 제2 액정 커패시터(C2)에 충전되는 로우 레벨 비디오 데이터 전압(R-G-B-)과 제4 박막 트랜지스터(T4)의 턴-온에 의하여 제2 액정 커패시터(C2)에 충전되는 하이 레벨 비디오 데이터 전압(R+G+B+)은 도 6b에 도시된 바와 같이 서로 대칭되는 전압으로 공급된다. 그리고, 제3 박막 트랜지스터(T3)의 턴-온에 의하여 제2 액정 커패시터(C2)에 충전되는 로우 레벨 비디오 데이터 전압(R-G-B-)과 제4 박막 트랜지스터(T4)의 턴-온에 의하여 제2 액정 커패시터(C2)에 충전되는 하이 레벨 비디오 데이터 전압(R+G+B+)은 데이터 구동 회로로부터 서로 독립적으로 공급된다.The low level video data voltage RGB- charged in the second liquid crystal capacitor C2 by the turn-on of the third thin film transistor T3 and the second liquid crystal capacitor by the turn-on of the fourth thin film transistor T4. The high level video data voltage R + G + B + charged in C2 is supplied at voltages symmetrical with each other as shown in FIG. 6B. The low level video data voltage RGB- charged in the second liquid crystal capacitor C2 by the turn-on of the third thin film transistor T3 and the second by the turn-on of the fourth thin film transistor T4. The high level video data voltage R + G + B + charged in the liquid crystal capacitor C2 is supplied independently from each other from the data driving circuit.

상세히 하면, 데이터 구동 회로로부터 제3 박막 트랜지스터(T3)의 턴-온에 의하여 제2 액정 커패시터(C2)에 충전되는 로우 레벨 비디오 데이터 전압(R-G-B-)의 범위가 1 ~ 15V라 하면, 데이터 구동 회로로부터 제4 박막 트랜지스터(T4)의 턴-온에 의하여 제2 액정 커패시터(C2)에 충전되는 하이 레벨 비디오 데이터 전압(R+G+B+)의 범위 또한 1 ~ 15V가 된다. 따라서, 데이터 구동 회로는 제3 박막 트랜지스터(T3)가 턴-온되었을 때, G 화상의 구현을 위한 최소 G 로우 레벨 비디오 데이터 전압(G-)인 1V를 공급하고, 제4 박막 트랜지스터(T4)가 턴-온되었을 때, G 화상의 구현을 위한 최대 G 하이 레벨 비디오 데이터 전압(G+)인 15V를 공급할 수 있다. 그러면, 제2 액정 커패시터(C2)에는 제3 박막 트랜지스터(T3)의 턴-온을 통하여 공급된 로우 레벨 비디오 데이터 전압(G-)과 제4 박막 트랜지스터(T4)의 턴-온을 통하여 공급된 하이 레벨 비디오 데이터 전압(G+)의 차 전압인 14V가 충전된다. Specifically, when the range of the low level video data voltage RGB- charged to the second liquid crystal capacitor C2 by the turn-on of the third thin film transistor T3 from the data driving circuit is 1 to 15V, the data driving is performed. The high level video data voltage R + G + B + charged to the second liquid crystal capacitor C2 by the turn-on of the fourth thin film transistor T4 from the circuit also becomes 1 to 15V. Therefore, when the third thin film transistor T3 is turned on, the data driving circuit supplies 1 V, which is the minimum G low level video data voltage G- for implementing a G image, and the fourth thin film transistor T4. When is turned on, it can supply 15V, which is the maximum G high level video data voltage (G +) for the implementation of a G picture. Then, the second liquid crystal capacitor C2 is supplied with the low level video data voltage G- supplied through the turn-on of the third thin film transistor T3 and the turn-on of the fourth thin film transistor T4. 14V, the difference voltage of the high level video data voltage G +, is charged.

이와 같이, 본 발명의 실시 예에 따른 액정표시장치 및 그 구동 방법은 기수 게이트 라인(G1_Odd 내지 Gn_Odd)에 스캔 펄스가 공급되었을 때, 제1 액정 커패시터(C1)에는 제1 및 제2 박막 트랜지스터(T1, T2)의 턴-온에 의하여 데이터 구동 회로로부터 독립적으로 공급되는 하이 레벨 비디오 데이터 전압(R+G+B+)과 로우 레벨 비디오 데이터 전압(R-G-B-)이 충전된다. 그리고, 우수 게이트 라인(G1_Even 내지 Gn_Even)에 스캔 펄스가 공급되었을 때, 제2 액정 커패시터(C2)에는 제3 및 제4 박막 트랜지스터(T3, T4)의 턴-온에 의하여 데이터 구동 회로로부터 독립적으로 공급되는 하이 레벨 비디오 데이터 전압(R+G+B+)과 로우 레벨 비디오 데이터 전압(R-G- B-)이 충전된다. 따라서, 제1 및 제2 액정 커패시터(C1, C2)에는 데이터 구동 회로로부터 공급될 수 있는 최대 전압과 최소 전압의 차 전압을 충전할 수 있으며 이에 따라, 본 발명의 액정표시장치는 그 구동 전압을 증가시킬 수 있다. 이 결과, 본 발명의 액정표시장치 및 그 구동 방법은 고속 응답이 가능한 고전압으로 액정표시장치를 구동함으로써 액정표시장치의 응답 속도를 향상시킬 수 있다.As described above, in the liquid crystal display and the driving method thereof according to the embodiment of the present invention, when scan pulses are supplied to the odd gate lines G1_Odd to Gn_Odd, the first and second thin film transistors may be provided to the first liquid crystal capacitor C1. The high level video data voltage R + G + B + and the low level video data voltage RGB- supplied independently from the data driving circuit are charged by the turn-on of T1 and T2. When scan pulses are supplied to the even gate lines G1_Even to Gn_Even, the second liquid crystal capacitor C2 is independently turned on from the data driving circuit by turning on the third and fourth thin film transistors T3 and T4. The supplied high level video data voltage R + G + B + and low level video data voltage RG-B- are charged. Accordingly, the first and second liquid crystal capacitors C1 and C2 can be charged with a difference voltage between a maximum voltage and a minimum voltage that can be supplied from the data driving circuit, and accordingly, the liquid crystal display of the present invention supplies the driving voltage. Can be increased. As a result, the liquid crystal display device and the driving method thereof of the present invention can improve the response speed of the liquid crystal display device by driving the liquid crystal display device at a high voltage capable of high speed response.

또한, 본 발명의 액정표시장치 및 그 구동 방법은 고전압 구동이 가능함에 따라 액정 구동을 위한 전극 간의 간격을 넓게 형성할 수 있다. 따라서, 본 발명의 액정표시장치 및 그 구동 방법은 액정표시장치의 개구율을 향상시킬 수 있다.In addition, the liquid crystal display and the driving method thereof according to the present invention can form a wide interval between electrodes for driving the liquid crystal as high voltage driving is possible. Therefore, the liquid crystal display device and the driving method thereof of the present invention can improve the aperture ratio of the liquid crystal display device.

뿐만 아니라, 본 발명의 액정표시장치 및 그 구동 방법은 기준 전압이 없이 서로 독립적으로 데이터 구동 회로로부터 하이 레벨의 비디오 데이터 전압(R+G+B+)과 로우 레벨의 비디오 데이터 전압(R-G-B-)이 공급되어 그 차 전압이 액정 커패시터(C)에 충전됨에 따라 피드 쓰로우 전압(Feed Through Voltage)에 의한 플리커(Flicker) 및 잔상을 제거할 수 있다. In addition, the liquid crystal display and the driving method thereof according to an embodiment of the present invention provide a high level video data voltage R + G + B + and a low level video data voltage RGB- from a data driving circuit independently of each other without a reference voltage. As the difference voltage is supplied to the liquid crystal capacitor C, flicker and residual images due to a feed through voltage may be removed.

본 발명의 실시 예에 따른 액정표시장치 및 그 구동 방법은 기수 게이트 라인(G1_Odd 내지 Gn_Odd)에 스캔 펄스가 공급되었을 때 마지막 데이터 라인(Dm)을 제외한 데이터 라인(D1 내지 Dm-1)에 공급되는 비디오 데이터 전압(RGB)과, 우수 게이트 라인(G1_Even 내지 Gn_Even)에 스캔 펄스가 공급되었을 때 첫 번째 데이터 라인(D1)을 제외한 데이터 라인(D2 내지 Dm)에 서로 다른 비디오 데이터 전압(RGB)이 공급된다. 상세히 하면, 기수 게이트 라인(G1_Odd 내지 Gn_Odd)에 스캔 펄스가 공급되었을 때는 제1 액정 커패시터(C1)에 충전되는 비디오 데이터 전압(RGB)이 마 지막 데이터 라인(Dm)을 제외한 데이터 라인(D1 내지 Dm-1)에 공급되며, 우수 게이트 라인(G1_Even 내지 Gn_Even)에 스캔 펄스가 공급되었을 때는 제2 액정 커패시터(C2)에 충전되는 비디오 데이터 전압(RGB)이 첫 번째 데이터 라인(D1)을 제외한 데이터 라인(D2 내지 Dm)에 공급된다. 따라서, 본 발명의 액정표시장치는 도 7과 같이 데이터 구동 회로에 비디오 데이터를 공급하는 타이밍 콘트롤러(10)의 내부에 라인 데이터 메모리(20)를 구비한다. 라인 데이터 메모리(20)는 기수 게이트 라인(G1_Odd 내지 Gn_Odd)에 스캔 펄스가 공급되었을 때 제1 액정 커패시터(C1)에 충전될 기수 비디오 데이터(Odd Data)를 공급하며, 우수 게이트 라인(G1_Even 내지 Gn_Even)에 스캔 펄스가 공급되었을 때 제2 액정 커패시터(C2)에 충전될 우수 비디오 데이터(Even Data)를 정렬하여 데이터 구동 회로에 공급한다.According to an exemplary embodiment of the present invention, a liquid crystal display and a driving method thereof are supplied to data lines D1 to Dm-1 except for the last data line Dm when scan pulses are supplied to the odd gate lines G1_Odd to Gn_Odd. When the scan pulse is supplied to the video data voltage RGB and the even gate lines G1_Even to Gn_Even, different video data voltages RGB are supplied to the data lines D2 to Dm except the first data line D1. do. In detail, when scan pulses are supplied to the odd gate lines G1_Odd to Gn_Odd, the video data voltage RGB charged in the first liquid crystal capacitor C1 is the data line D1 to Dm except the last data line Dm. When the scan pulse is supplied to the even-numbered gate lines G1_Even to Gn_Even, the video data voltage RGB charged to the second liquid crystal capacitor C2 is a data line excluding the first data line D1. It is supplied to (D2-Dm). Accordingly, the liquid crystal display of the present invention includes a line data memory 20 inside the timing controller 10 for supplying video data to the data driving circuit as shown in FIG. 7. The line data memory 20 supplies odd video data Odd Data to be charged to the first liquid crystal capacitor C1 when a scan pulse is supplied to the odd gate lines G1_Odd to Gn_Odd, and the even gate lines G1_Even to Gn_Even ), When the scan pulse is supplied to the second pulse line, the even video data to be charged in the second liquid crystal capacitor C2 is aligned and supplied to the data driving circuit.

그리고, 본 발명의 실시 예에 따른 액정표시장치 및 그 구동 방법은 첫 번째 기수 게이트 라인(G1_Odd)에 스캔 펄스가 공급되었을 때, 제1 액정 커패시터(C1)에 비디오 데이터 전압(RGB)이 공급되어 도 8a와 같이 화상이 표시되고, 첫 번째 우수 게이트 라인(G1_Even)에 스캔 펄스가 공급되었을 때, 제2 액정 커패시터(C2)에 비디오 데이터 전압(RGB)이 공급되어 도 8b와 같이 화상이 표시됨으로써 한 라인의 화상을 구현한다. In the liquid crystal display according to the exemplary embodiment and a driving method thereof, when the scan pulse is supplied to the first odd gate line G1_Odd, the video data voltage RGB is supplied to the first liquid crystal capacitor C1. When the image is displayed as shown in FIG. 8A and the scan pulse is supplied to the first even gate line G1_Even, the video data voltage RGB is supplied to the second liquid crystal capacitor C2 to display the image as shown in FIG. 8B. Implement a line of images.

본 발명의 비디오 데이터 전압(RGB)은 액정표시장치를 도트 인버전 방식으로 구동하기 위하여 액정 셀 단위로 인버전되어 데이터 라인(D1 내지 Dm-1)에 공급된다. 즉, 비디오 데이터 전압(RGB)은 각 게이트 라인(G1 내지 Gn)에 스캔 펄스가 인가될 때마다 데이터 라인(D1 내지 Dm-1) 단위로 인버전되어 데이터 라인(D1 내지 Dm)에 공급되며, 프레임(Frame) 단위로 재 인버전되어 데이터 라인(D1 내지 Dm)에 공급된다.The video data voltage RGB of the present invention is inverted in units of liquid crystal cells and supplied to the data lines D1 to Dm-1 to drive the liquid crystal display in a dot inversion manner. That is, the video data voltage RGB is inverted in units of the data lines D1 to Dm-1 and supplied to the data lines D1 to Dm each time a scan pulse is applied to each of the gate lines G1 to Gn. The data is re-inverted in units of frames and supplied to the data lines D1 to Dm.

상술한 본 발명의 실시 예에 따른 액정표시장치의 구동 방법은 액정표시장치를 도트 인버전 방식뿐만 아니라, 게이트 라인(G1 내지 Gn) 단위로 비디오 데이터 전압(RGB)을 인버전시키는 라인(line) 인버전 방식, 데이터 라인(D1 내지 Dm) 단위로 비디오 데이터 전압(RGB)을 인버전시키는 컬럼(column) 인버전 방식, 및 프레임(frame) 단위로 비디오 데이터 전압(RGB)을 인버전시키는 프레임 인버전 방식 등을 포함하는 모든 액정표시장치에 적용될 수 있다.The driving method of the liquid crystal display according to the exemplary embodiment of the present invention described above includes a line for inverting the video data voltage RGB in units of gate lines G1 to Gn as well as a dot inversion method. An inversion scheme, a column inversion scheme for inverting the video data voltage RGB in units of data lines D1 to Dm, and a frame in inversion of the video data voltage RGB in units of frames. The present invention can be applied to all liquid crystal display devices including the version method.

그리고, 본 발명의 실시 예에 따른 액정표시장치는 도 4를 참조하면, 기수 게이트 라인(G1_Odd 내지 Gn_Odd) 및 우수 게이트 라인(G1_Even 내지 Gn_Even)과 교차하는 홀수 개의 데이터 라인(D1 내지 Dm)을 구비한다. 이는, 액정표시장치의 하나의 화소가 R, G, B의 3개의 서브 화소들로 이루어지며, R, G, B의 서브 화소들을 포함하는 두 개의 화소가 7개의 데이터 라인(D1 내지 D7, 도 4 참조)으로 이루어지기 때문이다. 일반적으로 액정표시장치는 짝수 개의 화소를 가진다. 따라서, 본 발명의 액정표시장치는 짝수 개의 화소를 가지기 위하여 홀수 개의 데이터 라인(D1 내지 Dm)을 구비한다. 홀수 개의 화소를 구비하는 액정표시장치는 짝수 개의 데이터 라인을 구비한다. In addition, referring to FIG. 4, an LCD according to an exemplary embodiment of the present invention includes odd-numbered data lines D1 to Dm that intersect odd gate lines G1_Odd to Gn_Odd and even gate lines G1_Even to Gn_Even. do. That is, one pixel of the liquid crystal display is composed of three subpixels of R, G, and B, and two pixels including the subpixels of R, G, and B have seven data lines D1 to D7. 4). In general, a liquid crystal display has an even number of pixels. Therefore, the liquid crystal display of the present invention includes odd data lines D1 to Dm to have even pixels. A liquid crystal display having an odd number of pixels has an even number of data lines.

상술한 바와 같이, 본 발명의 실시 예에 따른 액정표시장치 및 그 구동 방법 은 기수 게이트 라인과 우수 게이트 라인과, 기수 게이트 라인에 인가되는 스캔 펄스에 의하여 턴-온되어 제1 액정 커패시터에 비디오 데이터 전압을 충전하는 제1 및 제2 박막 트랜지스터와, 우수 게이트 라인에 인가되는 스캔 펄스에 의하여 턴-온되어 제2 액정 커패시터에 비디오 데이터 전압을 충전하는 제3 및 제4 박막 트랜지스터를 구비한다. 제1 내지 제4 박막 트랜지스터를 통해 액정 커패시터에 공급되는 비디오 데이터 전압은 데이터 구동 회로로부터 서로 독립적으로 공급되며, 데이터 구동 회로로부터 공급되는 비디오 데이터 전압의 최대 전압과 최소 전압의 중앙값에 대하여 서로 대칭되는 전압으로 제1 및 제2 액정 커패시터에 공급된다. As described above, the liquid crystal display and the driving method thereof according to the exemplary embodiment of the present invention are turned on by a scan pulse applied to the odd gate line, the even gate line, and the odd gate line, and the video data is transferred to the first liquid crystal capacitor. First and second thin film transistors for charging a voltage, and third and fourth thin film transistors for turning on by a scan pulse applied to the even gate line to charge a video data voltage to a second liquid crystal capacitor. The video data voltages supplied to the liquid crystal capacitor through the first to fourth thin film transistors are independently supplied from the data driving circuit, and are symmetrical with respect to the median of the maximum voltage and the minimum voltage of the video data voltage supplied from the data driving circuit. The voltage is supplied to the first and second liquid crystal capacitors.

따라서, 본 발명의 실시 예에 따른 액정표시장치 및 그 구동 방법은 제1 및 제2 액정 커패시터에 데이터 구동 회로로부터 공급될 수 있는 최대 전압과 최소 전압의 차 전압을 충전할 수 있으며 이에 따라, 액정표시장치는 그 구동 전압을 증가시킬 수 있다. 이 결과, 본 발명의 액정표시장치 및 그 구동 방법은 고속 응답이 가능한 고전압으로 액정표시장치를 구동함으로써 액정표시장치의 응답 속도를 향상시킬 수 있다.Accordingly, the liquid crystal display device and the driving method thereof according to the embodiment of the present invention can charge the first and second liquid crystal capacitors with the difference voltage between the maximum voltage and the minimum voltage that can be supplied from the data driving circuit. The display device can increase its driving voltage. As a result, the liquid crystal display device and the driving method thereof of the present invention can improve the response speed of the liquid crystal display device by driving the liquid crystal display device at a high voltage capable of high speed response.

Claims (19)

데이터 라인들과;Data lines; 상기 데이터 라인들과 교차하는 기수 및 우수 게이트 라인들과;Odd and even gate lines intersecting the data lines; 상기 데이터 라인들과 상기 기수 게이트 라인들의 교차부에 접속되고, 상기 데이터 라인들 사이에 위치하는 제1 및 제2 박막 트랜지스터와;First and second thin film transistors connected to the intersections of the data lines and the odd gate lines and positioned between the data lines; 상기 제1 및 제2 박막 트랜지스터 사이에 접속된 제1 액정 커패시터와;A first liquid crystal capacitor connected between the first and second thin film transistors; 상기 데이터 라인들과 상기 우수 게이트 라인들의 교차부에 접속된 제3 및 제4 박막 트랜지스터와;Third and fourth thin film transistors connected to the intersections of the data lines and the even gate lines; 상기 제3 및 제4 박막 트랜지스터 사이에 접속된 제2 액정 커패시터를 구비하는 것을 특징으로 하는 액정표시장치.And a second liquid crystal capacitor connected between the third and fourth thin film transistors. 제 1 항에 있어서,The method of claim 1, 상기 데이터 라인들에 독립적으로 비디오 데이터 전압을 공급하는 데이터 구동 회로를 더 포함하는 것을 특징으로 하는 액정표시장치.And a data driving circuit for supplying a video data voltage independently to the data lines. 제 2 항에 있어서,The method of claim 2, 상기 비디오 데이터 전압은 상기 데이터 구동 회로로부터 공급되는 비디오 데이터 전압의 최대 전압과 최소 전압의 중앙값에 대하여 서로 대칭되는 제1 비디오 데이터 전압과 제2 비디오 데이터 전압을 포함하는 것을 특징으로 하는 액정표 시장치.The video data voltage may include a first video data voltage and a second video data voltage that are symmetrical with respect to a median of a maximum voltage and a minimum voltage of the video data voltage supplied from the data driving circuit. . 제 3 항에 있어서,The method of claim 3, wherein 상기 제1 박막 트랜지스터는 상기 데이터 라인들 중 기수 데이터 라인들과 상기 기수 게이트 라인들의 교차부에 형성되며,The first thin film transistor is formed at an intersection of odd data lines and odd gate lines among the data lines. 상기 제2 박막 트랜지스터는 상기 데이터 라인들 중 우수 데이터 라인들과 상기 기수 게이트 라인들의 교차부에 형성되는 것을 특징으로 하는 액정표시장치.And the second thin film transistor is formed at an intersection of even data lines of the data lines and the odd gate lines. 제 4 항에 있어서,The method of claim 4, wherein 상기 제1 박막 트랜지스터는 상기 데이터 라인들 중 마지막 기수 데이터 라인을 제외한 기수 데이터 라인들과 상기 기수 게이트 라인들의 교차부에 형성되는 것을 특징으로 하는 액정표시장치.And the first thin film transistor is formed at an intersection of odd data lines except the last odd data line among the data lines and the odd gate lines. 제 3 항에 있어서,The method of claim 3, wherein 상기 제3 박막 트랜지스터는 상기 데이터 라인들 중 우수 데이터 라인들과 상기 우수 게이트 라인들의 교차부에 형성되며,The third thin film transistor is formed at an intersection of even data lines and the even gate lines among the data lines. 상기 제4 박막 트랜지스터는 상기 데이터 라인들 중 기수 데이터 라인들과 상기 우수 게이트 라인들의 교차부에 형성되는 것을 특징으로 하는 액정표시장치.And the fourth thin film transistor is formed at an intersection of odd data lines and the even gate lines among the data lines. 제 6 항에 있어서,The method of claim 6, 상기 제4 박막 트랜지스터는 상기 데이터 라인들 중 첫 번째 기수 데이터 라인을 제외한 기수 데이터 라인들과 상기 우수 게이트 라인들의 교차부에 형성되는 것을 특징으로 하는 액정표시장치.And the fourth thin film transistor is formed at an intersection of odd data lines and the even gate lines except for the first odd data line among the data lines. 제 3 항에 있어서,The method of claim 3, wherein 상기 제1 박막 트랜지스터의 턴-온에 의하여 상기 제1 액정 커패시터에는 제1 비디오 데이터 전압이 공급되며, 상기 제2 박막 트랜지스터의 턴-온에 의하여 상기 제1 액정 커패시터에는 제2 비디오 데이터 전압이 공급되는 것을 특징으로 하는 액정표시장치.The first video data voltage is supplied to the first liquid crystal capacitor by the turn-on of the first thin film transistor, and the second video data voltage is supplied to the first liquid crystal capacitor by the turn-on of the second thin film transistor. Liquid crystal display device characterized in that. 제 3 항에 있어서,The method of claim 3, wherein 상기 제3 박막 트랜지스터의 턴-온에 의하여 상기 제2 액정 커패시터에는 제2 비디오 데이터 전압이 공급되며, 상기 제4 박막 트랜지스터의 턴-온에 의하여 상기 제2 액정 커패시터에는 제1 비디오 데이터 전압이 공급되는 것을 특징으로 하는 액정표시장치.A second video data voltage is supplied to the second liquid crystal capacitor by the turn-on of the third thin film transistor, and a first video data voltage is supplied to the second liquid crystal capacitor by the turn-on of the fourth thin film transistor. Liquid crystal display device characterized in that. 제 8 항에 있어서,The method of claim 8, 상기 제1 비디오 데이터 전압과 상기 제2 비디오 데이터 전압은 상기 기수 게이트 라인들에 스캔 펄스가 인가될 때 동시에 공급되는 것을 특징으로 하는 액정표시장치.And the first video data voltage and the second video data voltage are simultaneously supplied when a scan pulse is applied to the odd gate lines. 제 9 항에 있어서,The method of claim 9, 상기 제1 비디오 데이터 전압과 상기 제2 비디오 데이터 전압은 상기 우수 게이트 라인들에 스캔 펄스가 인가될 때 동시에 공급되는 것을 특징으로 하는 액정표시장치.And the first video data voltage and the second video data voltage are simultaneously supplied when a scan pulse is applied to the even gate lines. 제 2 항에 있어서,The method of claim 2, 상기 비디오 데이터 전압을 생성하기 위한 데이터를 상기 데이터 구동 회로로 공급하는 타이밍 콘트롤러를 더 구비하며,A timing controller for supplying data for generating the video data voltage to the data driving circuit, 상기 타이밍 콘트롤러는 상기 기수 게이트 라인들에 스캔 펄스가 인가될 때 상기 데이터 라인들에 공급될 비디오 데이터와 상기 우수 게이트 라인들에 스캔 펄스가 인가될 때 상기 데이터 라인들에 공급될 비디오 데이터를 정렬하는 라인 데이터 메모리를 포함하는 것을 특징으로 하는 액정표시장치.The timing controller aligns the video data to be supplied to the data lines when a scan pulse is applied to the odd gate lines and the video data to be supplied to the data lines when a scan pulse is applied to the even gate lines. And a line data memory. 기수 게이트 라인에 스캔 펄스를 공급하는 단계와;Supplying a scan pulse to the odd gate line; 데이터 라인들에 비디오 데이터 전압을 공급하는 단계와;Supplying a video data voltage to the data lines; 상기 스캔 펄스에 의하여 제1 및 제2 박막 트랜지스터를 턴-온시키는 단계와;Turning on first and second thin film transistors by the scan pulse; 제1 및 제2 박막 트랜지스터의 턴-온에 의하여 상기 비디오 데이터 전압을 상기 제1 및 제2 박막 트랜지스터 사이에 접속된 제1 액정 커패시터에 공급하는 단 계와;Supplying the video data voltage to a first liquid crystal capacitor connected between the first and second thin film transistors by turning on first and second thin film transistors; 우수 게이트 라인에 스캔 펄스를 공급하는 단계와;Supplying a scan pulse to the even gate line; 데이터 라인들에 비디오 데이터 전압을 공급하는 단계와;Supplying a video data voltage to the data lines; 상기 스캔 펄스에 의하여 제3 및 제4 박막 트랜지스터를 턴-온시키는 단계와;Turning on third and fourth thin film transistors by the scan pulse; 제3 및 제4 박막 트랜지스터의 턴-온에 의하여 상기 비디오 데이터 전압을 상기 제3 및 제4 박막 트랜지스터 사이에 접속된 제2 액정 커패시터에 공급하는 단계를 포함하는 것을 특징으로 하는 액정표시장치의 구동 방법.Supplying the video data voltage to a second liquid crystal capacitor connected between the third and fourth thin film transistors by turning on third and fourth thin film transistors. Way. 제 13 항에 있어서,The method of claim 13, 상기 비디오 데이터 전압은 상기 데이터 라인들에 공급되는 비디오 데이터 전압의 최대 전압과 최소 전압의 중앙값에 대하여 서로 대칭되는 제1 비디오 데이터 전압과 제2 비디오 데이터 전압을 포함하는 것을 특징으로 하는 액정표시장치의 구동 방법.The video data voltage may include a first video data voltage and a second video data voltage that are symmetrical with respect to a median of a maximum voltage and a minimum voltage of the video data voltages supplied to the data lines. Driving method. 제 14 항에 있어서,The method of claim 14, 상기 제1 박막 트랜지스터의 턴-온에 의하여 상기 제1 액정 커패시터에는 제1 비디오 데이터 전압이 공급되며, 상기 제2 박막 트랜지스터의 턴-온에 의하여 상기 제1 액정 커패시터에는 제2 비디오 데이터 전압이 공급되는 것을 특징으로 하는 액정표시장치의 구동 방법.The first video data voltage is supplied to the first liquid crystal capacitor by the turn-on of the first thin film transistor, and the second video data voltage is supplied to the first liquid crystal capacitor by the turn-on of the second thin film transistor. Method of driving a liquid crystal display device, characterized in that. 제 13 항에 있어서,The method of claim 13, 상기 제3 박막 트랜지스터의 턴-온에 의하여 상기 제2 액정 커패시터에는 제2 비디오 데이터 전압이 공급되며, 상기 제4 박막 트랜지스터의 턴-온에 의하여 상기 제2 액정 커패시터에는 제1 비디오 데이터 전압이 공급되는 것을 특징으로 하는 액정표시장치의 구동 방법.A second video data voltage is supplied to the second liquid crystal capacitor by the turn-on of the third thin film transistor, and a first video data voltage is supplied to the second liquid crystal capacitor by the turn-on of the fourth thin film transistor. Method of driving a liquid crystal display device, characterized in that. 제 14 항에 있어서,The method of claim 14, 상기 제1 비디오 데이터 전압과 상기 제2 비디오 데이터 전압은 상기 기수 게이트 라인들에 스캔 펄스가 인가될 때 동시에 공급하는 것을 특징으로 하는 액정표시장치의 구동 방법.And the first video data voltage and the second video data voltage are simultaneously supplied when a scan pulse is applied to the odd gate lines. 제 14 항에 있어서,The method of claim 14, 상기 제1 비디오 데이터 전압과 상기 제2 비디오 데이터 전압은 상기 우수 게이트 라인들에 스캔 펄스가 인가될 때 동시에 공급되는 것을 특징으로 하는 액정표시장치의 구동 방법.And the first video data voltage and the second video data voltage are simultaneously supplied when a scan pulse is applied to the even gate lines. 제 13 항에 있어서,The method of claim 13, 상기 기수 게이트 라인에 스캔 펄스가 공급될 때 상기 데이터 라인들에 공급되는 비디오 데이터 전압과 상기 우수 게이트 라인에 스캔 펄스가 공급될 때 상기 데이터 라인들에 공급되는 비디오 데이터 전압을 정렬하는 단계를 더 포함하는 것을 특징으로 하는 액정표시장치의 구동 방법.Aligning the video data voltage supplied to the data lines when a scan pulse is supplied to the odd gate line and the video data voltage supplied to the data lines when a scan pulse is supplied to the even gate line. A driving method of a liquid crystal display device, characterized in that.
KR1020060058669A 2006-06-28 2006-06-28 Liquid crystal display and driving method thereof KR101197770B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060058669A KR101197770B1 (en) 2006-06-28 2006-06-28 Liquid crystal display and driving method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060058669A KR101197770B1 (en) 2006-06-28 2006-06-28 Liquid crystal display and driving method thereof

Publications (2)

Publication Number Publication Date
KR20080000844A true KR20080000844A (en) 2008-01-03
KR101197770B1 KR101197770B1 (en) 2012-11-06

Family

ID=39212956

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060058669A KR101197770B1 (en) 2006-06-28 2006-06-28 Liquid crystal display and driving method thereof

Country Status (1)

Country Link
KR (1) KR101197770B1 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110039633A (en) * 2009-10-12 2011-04-20 삼성전자주식회사 Display substrate, method for manufacturing the display substrate and display device having the display substrate
KR101493526B1 (en) * 2008-09-09 2015-02-16 엘지디스플레이 주식회사 Liquid crystal display
KR101507162B1 (en) * 2008-10-28 2015-03-31 엘지디스플레이 주식회사 Liquid crystal display of horizontal electronic fieldapplying type
WO2019095764A1 (en) * 2017-11-17 2019-05-23 京东方科技集团股份有限公司 Array substrate, display panel and display device

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101493526B1 (en) * 2008-09-09 2015-02-16 엘지디스플레이 주식회사 Liquid crystal display
KR101507162B1 (en) * 2008-10-28 2015-03-31 엘지디스플레이 주식회사 Liquid crystal display of horizontal electronic fieldapplying type
KR20110039633A (en) * 2009-10-12 2011-04-20 삼성전자주식회사 Display substrate, method for manufacturing the display substrate and display device having the display substrate
WO2019095764A1 (en) * 2017-11-17 2019-05-23 京东方科技集团股份有限公司 Array substrate, display panel and display device
US11327378B2 (en) 2017-11-17 2022-05-10 Boe Technology Group Co., Ltd. Array substrate, display panel and display device

Also Published As

Publication number Publication date
KR101197770B1 (en) 2012-11-06

Similar Documents

Publication Publication Date Title
KR101245944B1 (en) Liquid crystal display device and driving method thereof
KR100361465B1 (en) Method of Driving Liquid Crystal Panel and Apparatus thereof
US8581823B2 (en) Liquid crystal display device and driving method thereof
US20070069214A1 (en) Liquid crystal display and method of driving the same
KR101222988B1 (en) Liquid Crystal Display and Driving Method thereof
KR101274054B1 (en) Liquid crystal display device and driving method thereof
KR100389027B1 (en) Liquid Crystal Display and Driving Method Thereof
US8654054B2 (en) Liquid crystal display device and driving method thereof
KR101589752B1 (en) Liquid crystal display
KR101197770B1 (en) Liquid crystal display and driving method thereof
KR101174783B1 (en) Apparatus and method for driving of liquid crystal display device
KR20040016029A (en) Method and apparatus for driving liquid crystal display
KR20080026278A (en) Data driver device and driving mhthod therof
JP2009086170A (en) Electro-optical device, method of driving electro-optical device, and electronic apparatus
JP2005250034A (en) Electrooptical device, driving method of electrooptical device and electronic appliance
KR101117991B1 (en) Apparatus for driving liquid crystal display device
KR20130028595A (en) Liquid crystal display device and method of driving dot inversion for the same
KR100477598B1 (en) Apparatus and Method for Driving Liquid Crystal Display of 2 Dot Inversion Type
KR100914778B1 (en) Apparatus and Method for Driving Liquid Crystal Display of 2 Dot Inversion Type
KR101258262B1 (en) Liquid crystal display and driving method thereof
KR101097643B1 (en) Liquid crystal display device and method for driving the same
JP2007178952A (en) Active matrix type liquid crystal display device and method for controlling same
KR100389023B1 (en) Apparatus and Method for Correcting Gamma Voltage of Liquid Crystal Display
CN115188341B (en) Array substrate, control method thereof and display panel
KR100831284B1 (en) Method for driving liquid crystal display

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180917

Year of fee payment: 7