KR101507162B1 - Liquid crystal display of horizontal electronic fieldapplying type - Google Patents

Liquid crystal display of horizontal electronic fieldapplying type Download PDF

Info

Publication number
KR101507162B1
KR101507162B1 KR1020080106152A KR20080106152A KR101507162B1 KR 101507162 B1 KR101507162 B1 KR 101507162B1 KR 1020080106152 A KR1020080106152 A KR 1020080106152A KR 20080106152 A KR20080106152 A KR 20080106152A KR 101507162 B1 KR101507162 B1 KR 101507162B1
Authority
KR
South Korea
Prior art keywords
liquid crystal
data
pixel electrode
voltage
data line
Prior art date
Application number
KR1020080106152A
Other languages
Korean (ko)
Other versions
KR20100047061A (en
Inventor
정영민
이수웅
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020080106152A priority Critical patent/KR101507162B1/en
Publication of KR20100047061A publication Critical patent/KR20100047061A/en
Application granted granted Critical
Publication of KR101507162B1 publication Critical patent/KR101507162B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0465—Improved aperture ratio, e.g. by size reduction of the pixel circuit, e.g. for improving the pixel density or the maximum displayable luminance or brightness
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0823—Several active elements per pixel in active matrix panels used to establish symmetry in driving, e.g. with polarity inversion
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0219—Reducing feedthrough effects in active matrix panels, i.e. voltage changes on the scan electrode influencing the pixel voltage due to capacitive coupling

Abstract

본 발명은 인버젼 구동으로 인한 화질 불량을 개선하도록 한 수평 전계형 액정표시장치에 관한 것이다.The present invention relates to a horizontal electric field type liquid crystal display device capable of improving image quality defects due to inversion driving.

이 수평 전계형 액정표시장치는 제1 데이터라인과 제2 데이터라인 사이에서 서로 대향하는 제1 및 제2 화소전극들의 전압차로 구동되는 제1 액정셀; 상기 제2 데이터라인과 제3 데이터라인 사이에서 서로 대향하는 제3 및 제4 화소전극들의 전압차로 구동되는 제2 액정셀; 상기 제3 데이터라인과 제4 데이터라인 사이에서 서로 대향하는 제5 및 제6 화소전극들의 전압차로 구동되는 제3 액정셀; 및 상기 제1 내지 제4 데이터라인들과 교차되며, 상기 액정셀들을 선택하기 위한 스캔펄스가 공급되는 게이트라인을 구비하고; 동일한 픽셀 내에서 이웃하는 액정셀들에 공급되는 데이터전압은 하나의 데이터라인을 통해 공급되고, 서로 다른 픽셀들 사이에서 제1 픽셀의 상기 제4 데이터라인은 제2 픽셀의 상기 제1 데이터라인과 전기적으로 분리된다.The horizontal electric field type liquid crystal display device includes a first liquid crystal cell driven by a voltage difference between first and second pixel electrodes facing each other between a first data line and a second data line; A second liquid crystal cell driven by a voltage difference between third and fourth pixel electrodes facing each other between the second data line and the third data line; A third liquid crystal cell driven by a voltage difference between fifth and sixth pixel electrodes facing each other between the third data line and the fourth data line; And a gate line crossing the first to fourth data lines and supplied with a scan pulse for selecting the liquid crystal cells; The data voltages supplied to the neighboring liquid crystal cells in the same pixel are supplied through one data line and the fourth data line of the first pixel among the different pixels is supplied to the first data line of the second pixel Electrically disconnected.

피드 쓰로우 전압, 불균일, 충전량, 화질, 불량 Feedthrough voltage, unevenness, charge amount, image quality, poor

Description

수평 전계형 액정표시장치{LIQUID CRYSTAL DISPLAY OF HORIZONTAL ELECTRONIC FIELDAPPLYING TYPE}TECHNICAL FIELD [0001] The present invention relates to a horizontal electric field type liquid crystal display (LCD)

본 발명은 액정표시장치에 관한 것으로, 특히 인버젼 구동으로 인한 화질 불량을 개선하도록 한 수평 전계형 액정표시장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device, and more particularly to a horizontal electric field type liquid crystal display device capable of improving image quality deficiency due to inversion driving.

통상의 액정표시장치는 전계를 이용하여 액정의 광투과율을 조절함으로써 화상을 표시하며, 액정을 구동시키는 전계의 방향에 따라 수직 전계형과 수평 전계형으로 대별된다. 수직 전계형 액정표시장치는 상부기판 상에 형성된 공통전극과 하부기판 상에 형성된 화소전극이 서로 대향되게 배치되어 이들 사이에 형성되는 수직 전계에 의해 TN(Twisted Nemastic) 모드의 액정을 구동하게 된다. 이러한 수직 전계형 액정표시장치는 개구율이 큰 장점을 가지는 반면 시야각이 좁은 단점을 가진다. 수평 전계형 액정표시장치는 하부 기판에 나란하게 배치된 화소전극과 공통전극 간의 수평 전계에 의해 인 플레인 스위치(In Plane Switch; IPS) 모드의 액정을 구동하게 된다. 이러한 수평 전계형 액정표시장치는 시야각이 넓은 장점을 가 진다.A typical liquid crystal display device displays an image by adjusting the light transmittance of liquid crystal using an electric field, and is divided into a vertical electric field type and a horizontal electric field type depending on the direction of the electric field driving the liquid crystal. In a vertical electric field type liquid crystal display device, a common electrode formed on an upper substrate and a pixel electrode formed on a lower substrate are disposed opposite to each other, and a liquid crystal of a TN (Twisted Nematic) mode is driven by a vertical electric field formed therebetween. Such a vertical electric field type liquid crystal display device has a disadvantage that the aperture ratio is large, but the viewing angle is narrow. In a horizontal electric field type liquid crystal display device, an in plane switch (IPS) mode liquid crystal is driven by a horizontal electric field between a pixel electrode and a common electrode arranged in parallel with a lower substrate. Such a horizontal electric field type liquid crystal display device has a wide viewing angle advantage.

수평 전계형 액정표시장치는 액정셀들이 매트릭스 형태로 배열된 액정표시패널과 이 액정표시패널을 구동하기 위한 구동회로를 구비한다. 구동회로에는 데이터전압을 발생하는 데이터 구동회로와 스캔펄스를 발생하는 게이트 구동회로가 포함된다.The horizontal electric field type liquid crystal display includes a liquid crystal display panel in which liquid crystal cells are arranged in a matrix form and a driving circuit for driving the liquid crystal display panel. The driving circuit includes a data driving circuit for generating a data voltage and a gate driving circuit for generating a scanning pulse.

액정표시패널에는 도 1에서 보는 바와 같이 게이트라인(GL)과 데이터라인(DL)이 교차되고 그 게이트라인(GL)과 데이터라인(GL)의 교차부에 액정셀(Clc)을 구동하기 위한 박막트랜지스터(Thin Film Transistor, 이하 "TFT")가 형성된다. TFT는 게이트라인(GL)을 통해 공급되는 스캔펄스에 응답하여 데이터라인을 통해 공급되는 데이터전압(Vdata)을 액정셀(Clc)의 화소전극(Ep)에 공급한다. 이를 위하여 TFT의 게이트전극은 게이트라인(GL)에 접속되고, 소스전극은 데이터라인(DL)에 접속되며, 드레인전극은 액정셀(Clc)의 화소전극에 접속된다. 액정셀(Clc)은 화소전극(Ep)에 공급되는 데이터전압(Vd)과 공통전극(Ec)에 공급되는 공통전압(Vcom)의 전위차로 충전되며, 이 전위차로 형성되는 전계에 의해 액정분자들의 배열이 바뀌면서 투과되는 빛의 광량을 조절하거나 빛을 차단하게 된다. 공통전극(Ec)은 화소전극(Ep)과 함께 하부기판에 형성되며, 공통전극(Ec)과 화소전극(Ep) 사이에는 액정셀(Clc)의 충전 전압을 유지시키기 위한 스토리지 커패시터(Storage Capacitor, Cst)가 형성된다. 한편, 액정셀(Clc)을 서브 픽셀(Sub-Pixel)이라고도 하며, 하나의 단위 픽셀(Pixel)은 서로 다른 색을 표현하는 다수의 액정셀(Clc)들을 포함한다. 1, the liquid crystal display panel includes a thin film transistor for driving the liquid crystal cell Clc at the intersection of the gate line GL and the data line DL and the intersection of the gate line GL and the data line GL, (TFT) < / RTI > is formed. The TFT supplies the data voltage Vdata supplied through the data line to the pixel electrode Ep of the liquid crystal cell Clc in response to the scan pulse supplied through the gate line GL. To this end, the gate electrode of the TFT is connected to the gate line GL, the source electrode thereof is connected to the data line DL, and the drain electrode thereof is connected to the pixel electrode of the liquid crystal cell Clc. The liquid crystal cell Clc is charged with the potential difference between the data voltage Vd supplied to the pixel electrode Ep and the common voltage Vcom supplied to the common electrode Ec, As the array changes, the amount of light transmitted is controlled or the light is blocked. The common electrode Ec is formed on the lower substrate together with the pixel electrode Ep and a storage capacitor for maintaining the charging voltage of the liquid crystal cell Clc is provided between the common electrode Ec and the pixel electrode Ep. Cst) are formed. On the other hand, the liquid crystal cell Clc is also referred to as a sub-pixel, and one unit pixel includes a plurality of liquid crystal cells Clc representing different colors.

수평 전계형 액정표시장치는 액정셀(Clc)의 열화와 잔상을 방지하기 위하여 도 2와 같이 공통전압(Vcom)을 기준으로 데이터전압(Vd)의 극성을 일정주기마다 반전시키는 인버젼 방식으로 구동된다. n 번째 프레임기간(Fn) 동안, 액정셀(Clc)은 데이터 구동회로로부터 출력되는 정극성 데이터전압(Vdata(+))만큼 충전된 후, TFT의 기생 커패시터(도 1의 Cgs) 등의 영향으로 충전전압보다 피드 쓰로우 전압(Feed Through Voltage, ΔVp)만큼 절대치 전압이 낮은 정극성 화소전압(Vp(+))을 유지한다. 반면에, n+1 번째 프레임기간(Fn+1) 동안, 액정셀(Clc)은 데이터 구동회로로부터 출력되는 부극성 데이터전압(Vdata(-))만큼 충전된 후, TFT의 기생 커패시터(Cgs) 등의 영향으로 충전전압보다 피드 쓰로우 전압(ΔVp) 만큼 절대치 전압이 높은 부극성 화소전압(Vp(-))을 유지한다. The horizontal electric field type liquid crystal display device is driven in an inversion mode in which the polarity of the data voltage Vd is inverted at regular intervals on the basis of the common voltage Vcom as shown in Figure 2 in order to prevent the deterioration and afterimage of the liquid crystal cell Clc . the liquid crystal cell Clc is charged by the positive polarity data voltage Vdata (+) output from the data driving circuit during the n-th frame period Fn and then is supplied to the liquid crystal cell Clc by the influence of the parasitic capacitor (Cgs in FIG. 1) Maintains the positive pixel voltage Vp (+) with an absolute value lower than the charge voltage by the feedthrough voltage (DELTA Vp). On the other hand, during the (n + 1) -th frame period Fn + 1, the liquid crystal cell Clc is charged by the negative data voltage Vdata (-) output from the data driving circuit, (Vp (-)) higher in absolute value than the charge voltage by the feed-through voltage (? Vp) due to the influence of the negative voltage

그런데, 이러한 종래 수평 전계형 액정표시장치에서는 상술한 인버젼 구동으로 인해 동일한 계조의 데이터전압이 액정셀(Clc)에 공급된다 하더라도, 액정셀(Clc)에서의 충전량은 정극성일때에 비하여 부극성일때 더 커진다. 액정셀(Clc)의 충전량이 프레임마다 달라지게 되면 데이터의 비대칭성으로 인하여 플리커 및 잔상 등의 화질 불량이 발생한다. 이에, 종래 수평 전계형 액정표시장치에서 피드 쓰로우 전압으로 인한 전압 옵셋만큼 공통전압을 조정함으로써 액정셀에서의 충전량 불균일 문제를 해결하려는 방식이 제안된 바 있으나, 액정표시패널에서 피드 쓰로우 전압으로 인한 전압 옵셋의 크기가 위치별로 다르기 때문에 정전압인 공통전압의 레벨을 변경시키는 것만으로는 위치별 최적 공통전압을 조정하기가 불가능하여 프레임 간 충전량 불균일로 인한 화질 불량을 개선하는데 한계가 있다.However, in such a conventional horizontal electric field type liquid crystal display device, even if a data voltage of the same gradation level is supplied to the liquid crystal cell Clc due to the above-described inversion driving, the charged amount in the liquid crystal cell Clc is negative It gets bigger. If the charged amount of the liquid crystal cell Clc changes from frame to frame, image quality defects such as flicker and afterimage may occur due to data asymmetry. Accordingly, in the conventional horizontal electric field type liquid crystal display device, a method of solving the problem of unevenness of the charged amount in the liquid crystal cell by adjusting the common voltage by the voltage offset due to the feed-through voltage has been proposed. However, Since the magnitude of the voltage offset differs depending on the position, it is impossible to adjust the optimum common voltage for each position only by changing the level of the common voltage, which is the constant voltage, so that there is a limitation in improving the image quality deficiency due to non-uniformity of the inter-

또한, 도 3과 같이 종래 수평 전계형 액정표시장치에서는 인버젼 구동을 위한 (+)액정구동전압 및 (-)액정구동전압을 생성하기 위해, 데이터전압의 레벨을 일정주기마다 공통전압(Vcom)을 기준으로 스윙시킨다. 이때문에, 데이터 구동회로에 입력되는 고전위 전원전압(Vdd)의 레벨은 항상 액정구동전압보다 2배 이상 높아야 한다. 이는, 액정구동전압의 크기가 고전위 전원전압(Vdd)값의 1/2 범위 내에서 결정됨을 의미한다. 액정구동전압을 크게 하기 위해 고전위 전원전압(Vdd)의 레벨을 높이면, 데이터 구동회로내에서 소비되는 전력이 그 만큼 증가하게 된다. 따라서, 종래 수평 전계형 액정표시장치에서는 액정구동전압을 높이는 데 한계가 있다. 3, in the conventional horizontal electric field type liquid crystal display device, in order to generate the (+) liquid crystal driving voltage and the (-) liquid crystal driving voltage for driving inversion, the level of the data voltage is set to a common voltage Vcom Swing by reference. Therefore, the level of the high potential power supply voltage (Vdd) input to the data driving circuit should always be two times higher than the liquid crystal driving voltage. This means that the magnitude of the liquid crystal driving voltage is determined within a half of the value of the high potential power supply voltage (Vdd). If the level of the high potential power supply voltage (Vdd) is increased to increase the liquid crystal driving voltage, the power consumed in the data driving circuit increases accordingly. Therefore, in the conventional horizontal electric field type liquid crystal display device, there is a limit to increase the liquid crystal driving voltage.

따라서, 본 발명의 목적은 인버젼 구동시 프레임 간 액정셀에서의 충전량 불균일을 해소하여 화질불량을 개선함과 아울러, 데이터 구동회로에서의 소비전력을 증가시키지 않으면서 액정구동전압을 높일 수 있도록 한 수평 전계형 액정표시장치를 제공하는 데 있다.SUMMARY OF THE INVENTION Accordingly, it is an object of the present invention to provide a liquid crystal display device capable of improving image quality deficiency by eliminating unevenness of the charged amount in an interframe liquid crystal cell during inversion driving and improving the liquid crystal driving voltage without increasing power consumption in the data driving circuit And a horizontal electric field type liquid crystal display device.

상기 목적을 달성하기 위하여, 본 발명에 따라 각각 TFT들에 의해 스위칭되어 서로 다른 색을 표현하는 액정셀들을 포함하는 다수의 픽셀들이 매트릭스 형태로 배치되는 수평 전계형 액정표시장치는, 제1 데이터라인과 제2 데이터라인 사이에서 서로 대향하는 제1 및 제2 화소전극들의 전압차로 구동되는 제1 액정셀; 상기 제2 데이터라인과 제3 데이터라인 사이에서 서로 대향하는 제3 및 제4 화소전극들의 전압차로 구동되는 제2 액정셀; 상기 제3 데이터라인과 제4 데이터라인 사이에서 서로 대향하는 제5 및 제6 화소전극들의 전압차로 구동되는 제3 액정셀; 및 상기 제1 내지 제4 데이터라인들과 교차되며, 상기 액정셀들을 선택하기 위한 스캔펄스가 공급되는 게이트라인을 구비하고; 동일한 픽셀 내에서 이웃하는 액정셀들에 공급되는 데이터전압은 하나의 데이터라인을 통해 공급되고, 서로 다른 픽셀들 사이에서 제1 픽셀의 상기 제4 데이터라인은 제2 픽셀의 상기 제1 데이터라인과 전기적으로 분리된다.According to an aspect of the present invention, there is provided a horizontal electric field type liquid crystal display device including a plurality of pixels arranged in a matrix form including liquid crystal cells that are switched by TFTs and display different colors, A first liquid crystal cell driven by a voltage difference between first and second pixel electrodes facing each other between second data lines; A second liquid crystal cell driven by a voltage difference between third and fourth pixel electrodes facing each other between the second data line and the third data line; A third liquid crystal cell driven by a voltage difference between fifth and sixth pixel electrodes facing each other between the third data line and the fourth data line; And a gate line crossing the first to fourth data lines and supplied with a scan pulse for selecting the liquid crystal cells; The data voltages supplied to the neighboring liquid crystal cells in the same pixel are supplied through one data line and the fourth data line of the first pixel among the different pixels is supplied to the first data line of the second pixel Electrically disconnected.

상기 제1 데이터라인에는 제1 데이터전압이 공급되고, 상기 제2 데이터라인에는 제2 데이터전압이 공급되며, 상기 제3 데이터라인에는 제3 데이터전압이 공급되고, 상기 제4 데이터라인에는 제4 데이터전압이 공급된다.Wherein a first data voltage is supplied to the first data line, a second data voltage is supplied to the second data line, a third data voltage is supplied to the third data line, and a fourth data voltage is supplied to the fourth data line, A data voltage is supplied.

상기 TFT들은, 상기 스캔펄스에 응답하여 상기 제1 데이터전압을 상기 제1 화소전극에 공급하는 제1 TFT; 상기 스캔펄스에 응답하여 상기 제2 데이터전압을 상기 제2 화소전극에 공급하는 제2 TFT; 상기 스캔펄스에 응답하여 상기 제2 데이터전압을 상기 제3 화소전극에 공급하는 제3 TFT; 상기 스캔펄스에 응답하여 상기 제3 데이터전압을 상기 제4 화소전극에 공급하는 제4 TFT; 상기 스캔펄스에 응답하여 상기 제3 데이터전압을 상기 제5 화소전극에 공급하는 제5 TFT; 및 상기 스캔펄스에 응답하여 상기 제4 데이터전압을 상기 제6 화소전극에 공급하는 제6 TFT를 포함한다.The TFTs include a first TFT for supplying the first data voltage to the first pixel electrode in response to the scan pulse; A second TFT for supplying the second data voltage to the second pixel electrode in response to the scan pulse; A third TFT for supplying the second data voltage to the third pixel electrode in response to the scan pulse; A fourth TFT for supplying the third data voltage to the fourth pixel electrode in response to the scan pulse; A fifth TFT for supplying the third data voltage to the fifth pixel electrode in response to the scan pulse; And a sixth TFT for supplying the fourth data voltage to the sixth pixel electrode in response to the scan pulse.

제1 화소전극, 제2 화소전극 및 제3 화소전극은 각각 상기 데이터라인들과 나란하게 형성되는 다수의 제1 핑거부들과, 상기 제1 핑커부들을 공통으로 연결하기 위해 상기 게이트라인들에 나란하게 형성되는 제1 접속부를 가지고; 제2 화소전극, 제4 화소전극 및 제6 화소전극은 각각 상기 데이터라인들과 나란하게 형성되어 상기 제1 핑커부들과 일대일로 대향 구조를 이루는 다수의 제2 핑거부들과, 상기 제2 핑거부들을 공통으로 연결하기 위해 상기 게이트라인들과 나란하게 형성되는 제2 접속부를 가진다.The first pixel electrode, the second pixel electrode, and the third pixel electrode may include a plurality of first finger portions formed in parallel with the data lines, and a plurality of second finger portions formed in parallel with the gate lines to commonly connect the first pixel portions. A first connection portion formed to be connected to the first connection portion; The second pixel electrode, the fourth pixel electrode, and the sixth pixel electrode are formed in parallel with the data lines and have a one-to-one opposing structure with the first fingerers, And a second connection portion formed in parallel with the gate lines to commonly connect the gate lines.

이 수평 전계형 액정표시장치는 제1 콘택홀을 통해 상기 제1 접속부에 전기적으로 접속됨과 아울러 절연막을 사이에 두고 상기 제2 접속부와 중첩되는 제1 데 이터 금속패턴과; 제2 콘택홀을 통해 상기 제2 접속부에 전기적으로 접속됨과 아울러 절연막을 사이에 두고 상기 제1 접속부와 중첩되는 제2 데이터 금속패턴을 더 구비한다.The horizontal electric field type liquid crystal display device includes a first data metal pattern electrically connected to the first connection portion through a first contact hole and overlapping the second connection portion with an insulating film interposed therebetween; And a second data metal pattern electrically connected to the second connection portion through the second contact hole and overlapping the first connection portion with an insulating film interposed therebetween.

이 수평 전계형 액정표시장치는 제1 콘택홀을 통해 상기 제2 접속부에 전기적으로 접속됨과 아울러 절연막을 사이에 두고 상기 제1 접속부와 중첩되는 데이터 금속패턴을 더 구비한다.The horizontal electric field type liquid crystal display further comprises a data metal pattern electrically connected to the second connection part through the first contact hole and overlapping the first connection part with the insulating film interposed therebetween.

이 수평 전계형 액정표시장치는 제1 콘택홀을 통해 상기 제1 접속부에 전기적으로 접속됨과 아울러 절연막을 사이에 두고 상기 제2 접속부와 중첩되는 제1 데이터 금속패턴과; 제2 콘택홀을 통해 상기 제2 접속부에 전기적으로 접속되는 제2 데이터 금속패턴을 더 구비한다.The horizontal electric field type liquid crystal display device includes: a first data metal pattern electrically connected to the first connection portion through a first contact hole and overlapping the second connection portion with an insulating film interposed therebetween; And a second data metal pattern electrically connected to the second connection via the second contact hole.

이 수평 전계형 액정표시장치는 상기 게이트라인에 앞서 상기 스캔펄스가 공급되는 전단 게이트라인으로부터 돌출되어 절연막을 사이에 두고 상기 제2 핑거부들의 최외곽 양측 부분과 중첩되도록 연장되는 게이트 쉴드 패턴들을 더 구비한다.The horizontal electric field type liquid crystal display device further includes gate shield patterns protruding from a front gate line supplied with the scan pulse before the gate line and extending to overlap with both outermost portions of the second fingers through an insulating film do.

이 수평 전계형 액정표시장치는 상기 게이트라인에 앞서 상기 스캔펄스가 공급되는 전단 게이트라인으로부터 돌출되어 절연막을 사이에 두고 상기 제1 핑거부들의 최외곽 일측 부분과 중첩되도록 연장되는 제1 게이트 쉴드 패턴과; 상기 전단 게이트라인으로부터 돌출되어 절연막을 사이에 두고 상기 제2 핑거부들의 최외곽 일측 부분과 중첩되도록 연장되는 제2 게이트 쉴드 패턴들을 더 구비한다.The horizontal electric field type liquid crystal display device includes a first gate shield pattern protruding from a front gate line supplied with the scan pulse before the gate line and extending to overlap one side of the outermost one of the first finger portions with an insulating film therebetween ; And second gate shield patterns protruding from the front gate line and extending to overlap one side of the outermost one of the second finger portions with an insulating film interposed therebetween.

본 발명에 따른 수평 전계형 액정표시장치는 두 개의 TFT를 이용하여 단위 액정셀을 구동시킴으로써, 인버젼 구동시 정/부극성의 피드 쓰로우 전압(ΔVp)이 서로 보상되도록 한다. 이를 통해, 프레임 간 동일 액정셀에서의 충전량 불균일이 해소되어 화질불량은 크게 개선된다. The horizontal electric field type liquid crystal display device according to the present invention drives the unit liquid crystal cells using two TFTs so that the positive and negative polarity of the feed-through voltage (? Vp) are compensated for each other during inversion driving. As a result, unevenness of the charged amount in the same liquid crystal cell between frames is eliminated, and image quality defects are greatly improved.

나아가, 본 발명에 따른 수평 전계형 액정표시장치는 한 픽셀당 네개의 데이터라인들을 할당함으로써, 데이터 구동회로에 인가되는 고전위 전원전압의 레벨을 상승시키지 않으면서도 즉, 데이터 구동회로에서의 소비전력을 증가시키지 않으면서도 액정구동전압을 높일 수 있다. Further, the horizontal electric field type liquid crystal display device according to the present invention allocates four data lines per one pixel so that the power consumption in the data driving circuit can be increased without increasing the level of the high-potential power supply voltage applied to the data driving circuit The liquid crystal driving voltage can be increased without increasing the driving voltage.

더 나아가, 본 발명에 따른 수평 전계형 액정표시장치는 액정구동전압을 높이고, 높아진 액정구동전압만큼 액정셀에서 대향 화소전극들 사이의 간격을 넓힘으로써, 개구율 및 콘트라스트비(Contrast Ratio)를 향상시킬 수 있다.Further, in the horizontal electric field type liquid crystal display device according to the present invention, the aperture ratio and the contrast ratio can be improved by increasing the liquid crystal driving voltage and widening the interval between the opposing pixel electrodes in the liquid crystal cell by the higher liquid crystal driving voltage have.

이하, 도 4 내지 도 10b를 참조하여 본 발명의 바람직한 실시예에 대하여 설명하기로 한다.Hereinafter, preferred embodiments of the present invention will be described with reference to FIGS. 4 to 10B.

도 4는 본 발명의 실시예에 따른 수평 전계형 액정표시장치를 보여준다.FIG. 4 shows a horizontal electric field type liquid crystal display device according to an embodiment of the present invention.

도 4를 참조하면, 본 발명의 실시예에 따른 수평 전계형 액정표시장치는 액정표시패널(11), 데이터 구동회로(12), 게이트 구동회로(13) 및 타이밍 콘트롤러(14)를 구비한다.Referring to FIG. 4, a horizontal electric field type liquid crystal display device according to an embodiment of the present invention includes a liquid crystal display panel 11, a data driving circuit 12, a gate driving circuit 13, and a timing controller 14.

액정표시패널(11)은 두 장의 유리기판 사이에 액정층이 형성된다. 이 액정 표시패널(11)은 4m/3 개의 데이터라인들(D1 내지 D4m/3)과 n 개의 게이트라인들(G1 내지 Gn)의 교차 영역마다 매트릭스 형태로 배치된 m×n 개의 액정셀들(Clc)을 포함한다. 액정셀(Clc)을 서브 픽셀(Sub-Pixel)이라고도 하며, 하나의 픽셀(Pixel)은 서로 다른 색을 표현하는 다수의 액정셀(Clc)들 즉, R 액정셀(Clc_R), G 액정셀(Clc_G) 및 B 액정셀(Clc_B)을 포함한다. 하나의 픽셀(Pixel)에는 한 개의 게이트라인(G)과 네 개의 데이터라인들(Da,Db,Dc,Dd)이 할당된다. 이를 통해, 동일한 픽셀(Pixel) 내에서 이웃하는 액정셀(Clc)들에 공급되는 데이터전압은 하나의 데이터라인(Db/Dc)을 통해 공급된다. 반면, 서로 다른 픽셀(Pixel)들 사이에 형성되는 두개의 데이터라인들(Dx와Da / Dd와Dy)은 서로 전기적으로 분리된다.In the liquid crystal display panel 11, a liquid crystal layer is formed between two glass substrates. The liquid crystal display panel 11 includes m × n liquid crystal cells (hereinafter referred to as "liquid crystal cells") arranged in matrix form at intersections of 4m / 3 data lines D1 to D4m / 3 and n gate lines G1 to Gn Clc). The liquid crystal cell Clc is also referred to as a sub-pixel, and one pixel includes a plurality of liquid crystal cells Clc that represent different colors, that is, R liquid crystal cells Clc_R, Clc_G) and a B liquid crystal cell (Clc_B). One pixel Pixel is assigned one gate line G and four data lines Da, Db, Dc and Dd. Accordingly, the data voltages supplied to neighboring liquid crystal cells Clc in the same pixel are supplied through one data line Db / Dc. On the other hand, two data lines (Dx and Da / Dd and Dy) formed between different pixels are electrically separated from each other.

액정표시패널(11)의 상부 유리기판 상에는 블랙매트릭스, 컬러필터가 형성된다. 액정표시패널(11)의 하부 유리기판에는 데이터라인들(D1 내지 D4m/3), 게이트라인들(G1 내지 Gn), TFT들, 및 스토리지 커패시터가 형성된다. 액정표시패널(11)의 상부 유리기판과 하부 유리기판 각각에는 편광판이 부착되고 액정의 프리틸트각(pre-tilt angle)을 설정하기 위한 배향막이 형성된다. On the upper glass substrate of the liquid crystal display panel 11, a black matrix and a color filter are formed. Data lines D1 to D4m / 3, gate lines G1 to Gn, TFTs, and a storage capacitor are formed on the lower glass substrate of the liquid crystal display panel 11. [ On the upper glass substrate and the lower glass substrate of the liquid crystal display panel 11, an alignment film for attaching a polarizing plate and setting a pre-tilt angle of liquid crystal is formed.

데이터 구동회로(12)는 타이밍 콘트롤러(14)로부터의 데이터 제어신호(DDC)에 응답하여 디지털 비디오 데이터(RGB)를 감마기준전압 발생부(미도시)로부터의 감마기준전압들(GMA)을 참조하여 아날로그 데이터전압으로 변환하고, 그 아날로그 데이터전압을 스캔펄스에 동기시켜 액정표시패널(11)의 데이터라인들(D1 내지 D4m/3)에 공급한다.The data driving circuit 12 outputs the digital video data RGB in response to the data control signal DDC from the timing controller 14 by referring to the gamma reference voltages GMA from the gamma reference voltage generator And supplies the analog data voltage to the data lines D1 to D4m / 3 of the liquid crystal display panel 11 in synchronization with the scan pulse.

게이트 구동회로(13)는 타이밍 콘트롤러(14)로부터의 게이트 제어신호(GDC) 에 응답하여 아날로그 데이터전압이 공급될 액정표시패널(11)의 수평라인을 선택하는 스캔펄스를 발생하여 게이트라인들(G1 내지 Gn)에 순차적으로 공급한다. The gate drive circuit 13 generates a scan pulse for selecting a horizontal line of the liquid crystal display panel 11 to which the analog data voltage is to be supplied in response to the gate control signal GDC from the timing controller 14, G1 to Gn).

타이밍 콘트롤러(14)는 시스템보드(미도시)로부터 수평 및 수직 동기신호(Hsync,Vsync), 데이터 인에이블 신호(Data Enable, DE), 도트 클럭(DCLK) 등의 타이밍신호를 입력받아 데이터 구동회로(12)와 게이트 구동회로(13)의 동작 타이밍을 제어하기 위한 제어신호들(GDC,DDC)을 발생한다. 데이터 구동회로(12)의 동작 타이밍을 제어하기 위한 데이터 제어신호(DDC)는 라이징(Rising) 또는 폴링(Falling) 에지에 기준하여 데이터 구동회로(12) 내에서 디지털 데이터의 래치동작을 지시하는 소스 샘플링 클럭(SSC), 데이터 구동회로(12)의 출력을 지시하는 소스 출력 인에이블신호(SOE), 및 액정표시패널(11)의 액정셀들(Clc)에 공급될 데이터전압의 극성을 지시하는 극성제어신호(POL) 등을 포함한다. 게이트 구동회로(13)의 동작 타이밍을 제어하기 위한 게이트 제어신호(GDC)는 한 화면이 표시되는 1 수직기간 중에서 스캔이 시작되는 시작 수평라인을 지시하는 게이트 스타트 펄스(GSP), 게이트 구동회로(13) 내의 쉬프트 레지스터에 입력되어 게이트 스타트 펄스(GSP)를 순차적으로 쉬프트시키기 위한 타이밍 제어신호로써 TFT의 온(ON) 기간에 대응하는 펄스폭으로 발생되는 게이트 쉬프트 클럭신호(GSC), 및 게이트 구동회로(13)의 출력을 지시하는 게이트 출력 인에이블신호(GOE) 등을 포함한다. 또한, 타이밍 콘트롤러(14)는 시스템보드로부터 입력되는 디지털 비디오 데이터(RGB)를 액정표시패널(11)의 해상도에 맞게 재정렬하여 데이터 구동회로(12)에 공급한다. 또한, 타이밍 콘트롤러(14)는 입력되는 디지털 비디오 데이터(RGB)의 데이터 패킷 중 데이터 구동회로(12)의 출력 범위를 벗어나 표시가 불가능한 부분을 표시 가능한 동일 계조값의 데이터로 보정할 수 있다. 이를 위해, 타이밍 콘트롤러(14)는 보정용 데이터들이 미리 룩업 테이블 형식으로 저장된 메모리를 더 구비할 수 있다.The timing controller 14 receives timing signals such as horizontal and vertical synchronization signals Hsync and Vsync, a data enable signal DE and a dot clock DCLK from a system board (not shown) (GDC, DDC) for controlling the operation timings of the gate driver circuit 12 and the gate drive circuit 13. The data control signal DDC for controlling the operation timing of the data driving circuit 12 is supplied to a data driving circuit 12 based on a rising or falling edge, A sampling clock SSC which indicates the polarity of the data voltage to be supplied to the liquid crystal cells Clc of the liquid crystal display panel 11 and a source output enable signal SOE indicating the output of the data driving circuit 12 A polarity control signal POL, and the like. The gate control signal GDC for controlling the operation timing of the gate drive circuit 13 includes a gate start pulse GSP indicating a start horizontal line from which a scan starts in one vertical period in which one screen is displayed, 13, a gate shift clock signal GSC generated with a pulse width corresponding to the ON period of the TFT as a timing control signal for successively shifting the gate start pulse GSP, A gate output enable signal GOE for indicating the output of the inverter 13, and the like. The timing controller 14 rearranges the digital video data (RGB) input from the system board according to the resolution of the liquid crystal display panel 11 and supplies the data to the data driving circuit 12. In addition, the timing controller 14 can correct the portion of the data packets of the inputted digital video data (RGB) out of the output range of the data driving circuit 12 and can not display with the data of the same gradation value that can be displayed. To this end, the timing controller 14 may further include a memory in which correction data is stored in advance in a look-up table format.

도 5는 도 4에 도시된 액정표시패널(11)의 일 예를 보여준다.Fig. 5 shows an example of the liquid crystal display panel 11 shown in Fig.

도 5를 참조하면, R 액정셀(Clc_R), G 액정셀(Clc_G) 및 B 액정셀(Clc_B)을 포함하는 하나의 픽셀(Pixel)에는 한 개의 게이트라인(Gk)과 네 개의 데이터라인들(Da,Db,Dc,Dd)이 할당된다. Referring to FIG. 5, one pixel including a R liquid crystal cell Clc_R, a G liquid crystal cell Clc_G and a B liquid crystal cell Clc_B includes one gate line Gk and four data lines Da, Db, Dc, Dd).

특정 픽셀(Pixel A)내의 R 액정셀(Clc_R)은 동일 평면상에서 서로 대향되게 형성된 제1 화소전극(EP1_R)과 제2 화소전극(EP2_R) 사이의 전위차에 의해 구동된다. 이를 위해, R 액정셀(Clc_R)의 제1 화소전극(EP1_R)은 데이터라인들과 나란하게 형성된 다수의 제1 핑거부들(FR1)과, 이 제1 핑거부들(FR1)을 연결하기 위해 게이트라인들과 나란하게 형성되는 제1 접속부(CR1)를 포함한다. R 액정셀(Clc_R)의 제1 화소전극(EP1_R)은 제1 콘택홀(CT1_R)을 통해 제1 TFT(TFT1_R)에 접속된다. 제1 TFT(TFT1_R)는 게이트라인(Gk)으로부터의 스캔펄스에 응답하여 제1 데이터라인(Da)으로부터의 제1 아날로그 데이터전압을 제1 화소전극(EP1_R)에 공급한다. 한편, R 액정셀(Clc_R)의 제2 화소전극(EP2_R)은 데이터라인들과 나란하게 형성되어 제1 핑거부들(FR1)과 각각 대향 구조를 이루는 다수의 제2 핑거부들(FR2)과, 이 제2 핑거부들(FR2)을 연결하기 위해 게이트라인들과 나란하게 형성되는 제2 접속부(CR2)를 포함한다. R 액정셀(Clc_R)의 제2 화소전극(EP2_R)은 제2 콘택 홀(CT2_R)을 통해 제2 TFT(TFT2_R)에 접속된다. 제2 TFT(TFT2_R)는 게이트라인(Gk)으로부터의 스캔펄스에 응답하여 제2 데이터라인(Db)으로부터의 제2 아날로그 데이터전압을 제2 화소전극(EP2_R)에 공급한다.The R liquid crystal cells Clc_R in the specific pixel Pixel A are driven by a potential difference between the first pixel electrode EP1_R and the second pixel electrode EP2_R formed so as to face each other on the same plane. To this end, the first pixel electrode EP1_R of the R liquid crystal cell Clc_R includes a plurality of first finger portions FR1 formed in parallel with the data lines, And a first connection part CR1 formed in parallel with the first connection part CR1. The first pixel electrode EP1_R of the R liquid crystal cell Clc_R is connected to the first TFT (TFT1_R) through the first contact hole CT1_R. The first TFT (TFT1_R) supplies a first analog data voltage from the first data line (Da) to the first pixel electrode (EP1_R) in response to a scan pulse from the gate line (Gk). On the other hand, the second pixel electrode EP2_R of the R liquid crystal cell Clc_R includes a plurality of second finger portions FR2 formed in parallel with the data lines and having an opposing structure with the first finger portions FR1, And a second connection CR2 formed parallel to the gate lines for connecting the second finger portions FR2. And the second pixel electrode EP2_R of the R liquid crystal cell Clc_R is connected to the second TFT (TFT2_R) through the second contact hole CT2_R. The second TFT (TFT2_R) supplies a second analog data voltage from the second data line Db to the second pixel electrode EP2_R in response to a scan pulse from the gate line Gk.

또한, R 액정셀(Clc_R)은 제1 콘택홀(CT1_R)을 통해 제1 화소전극(EP1_R)에 전기적으로 접속됨과 아울러 절연막(미도시)을 사이에 두고 제2 화소전극(EP2_R)의 제2 접속부(CR2)와 중첩되는 제1 데이터 금속패턴(DP1_R)과, 제2 콘택홀(CT2_R)을 통해 제2 화소전극(EP2_R)에 전기적으로 접속됨과 아울러 절연막(미도시)을 사이에 두고 제1 화소전극(EP1_R)의 제1 접속부(CR1)와 중첩되는 제2 데이터 금속패턴(DP2_R)을 더 포함한다. 제1 데이터 금속패턴(DP1_R)과 제2 화소전극(EP2_R)의 중첩 영역 및 제2 데이터 금속패턴(DP2_R)과 제1 화소전극(EP1_R)의 중첩 영역에는 스토리지 커패시터(Cst_R)가 형성된다.The R liquid crystal cell Clc_R is electrically connected to the first pixel electrode EP1_R through the first contact hole CT1_R and is electrically connected to the second pixel electrode EP2_R through an insulating film A first data metal pattern DP1_R overlapped with the connection portion CR2 and a second data electrode DP2_R electrically connected to the second pixel electrode EP2_R through a second contact hole CT2_R, And a second data metal pattern DP2_R overlapping the first connection part CR1 of the pixel electrode EP1_R. A storage capacitor Cst_R is formed in the overlapping region of the first data metal pattern DP1_R and the second pixel electrode EP2_R and in the overlapping region of the second data metal pattern DP2_R and the first pixel electrode EP1_R.

특정 픽셀(Pixel A)내의 G 액정셀(Clc_G)은 동일 평면상에서 서로 대향되게 형성된 제1 화소전극(EP1_G)과 제2 화소전극(EP2_G) 사이의 전위차에 의해 구동된다. 이를 위해, G 액정셀(Clc_G)의 제1 화소전극(EP1_G)은 데이터라인들과 나란하게 형성된 다수의 제1 핑거부들(FG1)과, 이 제1 핑거부들(FG1)을 연결하기 위해 게이트라인들과 나란하게 형성되는 제1 접속부(CG1)를 포함한다. G 액정셀(Clc_G)의 제1 화소전극(EP1_G)은 제1 콘택홀(CT1_G)을 통해 제1 TFT(TFT1_G)에 접속된다. 제1 TFT(TFT1_G)는 게이트라인(Gk)으로부터의 스캔펄스에 응답하여 제2 데이터라인(Db)으로부터의 제2 아날로그 데이터전압을 제1 화소전극(EP1_G)에 공급한다. 한편, G 액정셀(Clc_G)의 제2 화소전극(EP2_G)은 데이터라인들과 나란하게 형성되 어 제1 핑거부들(FG1)과 각각 대향 구조를 이루는 다수의 제2 핑거부들(FG2)과, 이 제2 핑거부들(FG2)을 연결하기 위해 게이트라인들과 나란하게 형성되는 제2 접속부(CG2)를 포함한다. G 액정셀(Clc_G)의 제2 화소전극(EP2_G)은 제2 콘택홀(CT2_G)을 통해 제2 TFT(TFT2_G)에 접속된다. 제2 TFT(TFT2_G)는 게이트라인(Gk)으로부터의 스캔펄스에 응답하여 제3 데이터라인(Dc)으로부터의 제3 아날로그 데이터전압을 제2 화소전극(EP2_G)에 공급한다.The G liquid crystal cells Clc_G in the specific pixel Pixel A are driven by the potential difference between the first pixel electrode EP1_G and the second pixel electrode EP2_G formed so as to face each other on the same plane. The first pixel electrode EP1_G of the G liquid crystal cell Clc_G includes a plurality of first finger portions FG1 formed in parallel with the data lines, And a first connection part CG1 formed in parallel with the first connection part CG1. The first pixel electrode EP1_G of the G liquid crystal cell Clc_G is connected to the first TFT (TFT1_G) through the first contact hole CT1_G. The first TFT (TFT1_G) supplies a second analog data voltage from the second data line Db to the first pixel electrode EP1_G in response to a scan pulse from the gate line Gk. On the other hand, the second pixel electrode EP2_G of the G liquid crystal cell Clc_G includes a plurality of second finger portions FG2 formed in parallel with the data lines and structured opposite to the first finger portions FG1, And a second connection portion CG2 formed in parallel with the gate lines for connecting the second finger portions FG2. The second pixel electrode EP2_G of the G liquid crystal cell Clc_G is connected to the second TFT (TFT2_G) through the second contact hole CT2_G. The second TFT (TFT2_G) supplies a third analog data voltage from the third data line Dc to the second pixel electrode EP2_G in response to a scan pulse from the gate line Gk.

또한, G 액정셀(Clc_G)은 제1 콘택홀(CT1_G)을 통해 제1 화소전극(EP1_G)에 전기적으로 접속됨과 아울러 절연막(미도시)을 사이에 두고 제2 화소전극(EP2_G)의 제2 접속부(CG2)와 중첩되는 제1 데이터 금속패턴(DP1_G)과, 제2 콘택홀(CT2_G)을 통해 제2 화소전극(EP2_G)에 전기적으로 접속됨과 아울러 절연막(미도시)을 사이에 두고 제1 화소전극(EP1_G)의 제1 접속부(CG1)와 중첩되는 제2 데이터 금속패턴(DP2_G)을 더 포함한다. 제1 데이터 금속패턴(DP1_G)과 제2 화소전극(EP2_G)의 중첩 영역 및 제2 데이터 금속패턴(DP2_G)과 제1 화소전극(EP1_G)의 중첩 영역에는 스토리지 커패시터(Cst_G)가 형성된다.The G liquid crystal cell Clc_G is electrically connected to the first pixel electrode EP1_G through the first contact hole CT1_G and is electrically connected to the second pixel electrode EP2_G through the insulating film A first data metal pattern DP1_G overlapped with the connection CG2 and a second data electrode DP2_G electrically connected to the second pixel electrode EP2_G through a second contact hole CT2_G, And a second data metal pattern DP2_G overlapping the first connection CG1 of the pixel electrode EP1_G. A storage capacitor Cst_G is formed in the overlapping region of the first data metal pattern DP1_G and the second pixel electrode EP2_G and in the overlapping region of the second data metal pattern DP2_G and the first pixel electrode EP1_G.

특정 픽셀(Pixel A)내의 B 액정셀(Clc_B)은 동일 평면상에서 서로 대향되게 형성된 제1 화소전극(EP1_B)과 제2 화소전극(EP2_B) 사이의 전위차에 의해 구동된다. 이를 위해, B 액정셀(Clc_B)의 제1 화소전극(EP1_B)은 데이터라인들과 나란하게 형성된 다수의 제1 핑거부들(FB1)과, 이 제1 핑거부들(FB1)을 연결하기 위해 게이트라인들과 나란하게 형성되는 제1 접속부(CB1)를 포함한다. B 액정셀(Clc_B)의 제1 화소전극(EP1_B)은 제1 콘택홀(CT1_B)을 통해 제1 TFT(TFT1_B)에 접속된다. 제1 TFT(TFT1_B)는 게이트라인(Gk)으로부터의 스캔펄스에 응답하여 제3 데이터라인(Dc)으로부터의 제3 아날로그 데이터전압을 제1 화소전극(EP1_B)에 공급한다. 한편, B 액정셀(Clc_B)의 제2 화소전극(EP2_B)은 데이터라인들과 나란하게 형성되어 제1 핑거부들(FB1)과 각각 대향 구조를 이루는 다수의 제2 핑거부들(FB2)과, 이 제2 핑거부들(FB2)을 연결하기 위해 게이트라인들과 나란하게 형성되는 제2 접속부(CB2)를 포함한다. B 액정셀(Clc_B)의 제2 화소전극(EP2_B)은 제2 콘택홀(CT2_B)을 통해 제2 TFT(TFT2_B)에 접속된다. 제2 TFT(TFT2_B)는 게이트라인(Gk)으로부터의 스캔펄스에 응답하여 제4 데이터라인(Dd)으로부터의 제4 아날로그 데이터전압을 제2 화소전극(EP2_B)에 공급한다.The B liquid crystal cells Clc_B in the specific pixel Pixel A are driven by the potential difference between the first pixel electrode EP1_B and the second pixel electrode EP2_B formed so as to face each other on the same plane. The first pixel electrode EP1_B of the B liquid crystal cell Clc_B includes a plurality of first finger portions FB1 formed in parallel with the data lines, And a first connecting portion CB1 formed in parallel with the first connecting portion CB1. The first pixel electrode EP1_B of the B liquid crystal cell Clc_B is connected to the first TFT (TFT1_B) through the first contact hole CT1_B. The first TFT (TFT1_B) supplies a third analog data voltage from the third data line Dc to the first pixel electrode EP1_B in response to a scan pulse from the gate line Gk. On the other hand, the second pixel electrode EP2_B of the B liquid crystal cell Clc_B includes a plurality of second finger portions FB2 formed in parallel with the data lines to form an opposing structure with the first finger portions FB1, And a second connection CB2 formed in parallel with the gate lines for connecting the second finger portions FB2. And the second pixel electrode EP2_B of the B liquid crystal cell Clc_B is connected to the second TFT (TFT2_B) through the second contact hole CT2_B. The second TFT (TFT2_B) supplies a fourth analog data voltage from the fourth data line Dd to the second pixel electrode EP2_B in response to a scan pulse from the gate line Gk.

또한, B 액정셀(Clc_B)은 제1 콘택홀(CT1_B)을 통해 제1 화소전극(EP1_B)에 전기적으로 접속됨과 아울러 절연막(미도시)을 사이에 두고 제2 화소전극(EP2_B)의 제2 접속부(CB2)와 중첩되는 제1 데이터 금속패턴(DP1_B)과, 제2 콘택홀(CT2_B)을 통해 제2 화소전극(EP2_B)에 전기적으로 접속됨과 아울러 절연막(미도시)을 사이에 두고 제1 화소전극(EP1_B)의 제1 접속부(CB1)와 중첩되는 제2 데이터 금속패턴(DP2_B)을 더 포함한다. 제1 데이터 금속패턴(DP1_B)과 제2 화소전극(EP2_B)의 중첩 영역 및 제2 데이터 금속패턴(DP2_B)과 제1 화소전극(EP1_B)의 중첩 영역에는 스토리지 커패시터(Cst_B)가 형성된다.The B liquid crystal cell Clc_B is electrically connected to the first pixel electrode EP1_B through the first contact hole CT1_B and is electrically connected to the second pixel electrode EP2_B through the insulating film The first data metal pattern DP1_B overlapping the connection portion CB2 and the second pixel electrode EP2_B through the second contact hole CT2_B and electrically connected to the first pixel electrode EP2_B through the insulating film (not shown) And a second data metal pattern DP2_B which overlaps the first connecting portion CB1 of the pixel electrode EP1_B. A storage capacitor Cst_B is formed in the overlapping region of the first data metal pattern DP1_B and the second pixel electrode EP2_B and in the overlapping region of the second data metal pattern DP2_B and the first pixel electrode EP1_B.

도 6a 및 도 6b는 인버젼 구동시 프레임 간 액정셀에서의 충전량 불균일이 해소되는 원리를 보여준다. 도 6a 및 도 6b에서, 'Cgs1'은 제1 TFT(TFT1_R)의 게이트전극과 소스전극 간 기생 커패시터를, 'Cgs2'는 제2 TFT(TFT2_R)의 게이트전극 과 소스전극 간 기생 커패시터를, 'Cgs'는 액정셀이 느끼는 전체 기생 커패시터를 각각 나타낸다. 또한, R 액정셀(Clc_R)에 대한 이하의 설명은 G 액정셀(Clc_G) 및 B 액정셀(Clc_B)에도 그대로 적용될 수 있다.6A and 6B show the principle of eliminating unevenness of the charged amount in the inter-frame liquid crystal cell during inversion driving. 6A and 6B, 'Cgs1' denotes the parasitic capacitor between the gate electrode and the source electrode of the first TFT (TFT1_R), 'Cgs2' denotes the parasitic capacitor between the gate electrode and the source electrode of the second TFT (TFT2_R) Cgs' represent the total parasitic capacitances of the liquid crystal cell. The following description of the R liquid crystal cell Clc_R can be applied to the G liquid crystal cell Clc_G and the B liquid crystal cell Clc_B as they are.

도 6a 및 도 6b를 참조하면, R 액정셀(Clc_R)이 n 프레임 동안에는 (+)12V의 계조전압을 표시하고 n+1 프레임 동안에는 (-)12V의 계조전압을 표시한다고 가정하면, 일 예로 제1 데이터라인(Da)에는 n 프레임동안 15V의 데이터전압이 공급된 후 n+1 프레임동안 3V의 데이터전압이 공급되며, 제2 데이터라인(Db)에는 n 프레임동안 3V의 데이터전압이 공급된 후 n+1 프레임동안 15V의 데이터전압이 공급된다. 이에 따라, Cgs1은 n 프레임에서 게이트 하이전압인 25V와 데이터전압인 15V의 차전압인 10V 값을 갖는데 반해, n+1 프레임에서 Cgs1은 게이트 하이전압인 25V와 데이터전압인 3V의 차전압인 22V 값을 갖는다. 또한, Cgs2는 n 프레임에서 게이트 하이전압인 25V와 데이터전압인 3V의 차전압인 22V 값을 갖는데 반해, n+1 프레임에서 Cgs2는 게이트 하이전압인 25V와 데이터전압인 15V의 차전압인 10V 값을 갖는다. 따라서, 프레임 간 Cgs1의 차이값(-12V)과 프레임 간 Cgs2의 차이값(+12V)은 서로 상쇄되므로, R 액정셀(Clc_R)에서 느끼는 프레임 간 전체 Cgs의 차이값은 없어지게 된다. R 액정셀(Clc_R)이 느끼는 프레임 간 전체 Cgs 차이값이 없어지므로, 프레임 간 피드 쓰로우 전압(ΔVp)차가 그만큼 줄어들게 되고, 이로 인해 액정셀에서의 프레임 간 충전량 불균일은 크게 해소된다. 6A and 6B, assuming that the R liquid crystal cell Clc_R displays a (+) 12V gradation voltage for n frames and a (-) 12V gradation voltage for n + 1 frames, A data voltage of 15 V is supplied to one data line Da and a data voltage of 3 V is supplied to the second data line Db for a period of n + 1 frames after the data voltage of 3 V is supplied to the second data line Db and a data voltage of 15 V is supplied for n + 1 frames. Thus, in the n + 1 frame, Cgs1 has a gate high voltage of 25V and a data voltage of 3V, which is a difference voltage of 22V, which is the difference voltage between the gate high voltage of 25V and the data voltage of 15V, Lt; / RTI > In the n + 1 frame, Cgs2 has a 10V value which is a difference voltage between 25V, which is a gate high voltage and 15V, which is a data voltage, while Cgs2 has a value of 22V which is a difference voltage between 25V, Respectively. Therefore, since the difference value (-12V) of the inter-frame Cgs1 and the difference value (+ 12V) of the inter-frame Cgs2 are canceled each other, the difference value of the entire inter-frame Cgs sensed by the R liquid crystal cell Clc_R disappears. The difference in the inter-frame feed-through voltage (DELTA Vp) is reduced as much as the difference in the entire Cgs between frames sensed by the R liquid-crystal cell Clc_R is eliminated, thereby largely eliminating non-uniformity of inter-frame charge amount in the liquid crystal cell.

도 7 및 도 8은 액정구동전압이 높아지는 원리를 보여준다. 도 7 및 도 8에서 액정구동전압의 극성은 제2 화소전극의 전위가 제1 화소전극의 전위보다 높으면 (+)극성, 제2 화소전극의 전위가 제1 화소전극의 전위보다 낮으면 (-)극성을 띤다고 가정한다. 그리고, 특정 프레임에서 R 액정셀(Clc_R)은 (+) 액정구동전압으로 구동되어 (+) 극성의 화이트 계조를 표시하고, G 액정셀(Clc_G)은 (-) 액정구동전압으로 구동되어 (-) 극성의 중간 계조를 표시하며, B 액정셀(Clc_B)은 (-) 액정구동전압으로 구동되어 (+) 극성의 화이트 계조를 표시한다고 가정한다. 그리고, 데이터 구동회로에서 필요로 하는 고전위 전원전압(Vdd)의 전압 범위를 1V ~ 16V라고 가정한다. 7 and 8 show the principle that the liquid crystal driving voltage is increased. 7 and 8, the polarity of the liquid crystal driving voltage is positive when the potential of the second pixel electrode is higher than the potential of the first pixel electrode and when the potential of the second pixel electrode is lower than the potential of the first pixel electrode, ) Polarity. In the specific frame, the R liquid crystal cell Clc_R is driven by the (+) liquid crystal driving voltage to display the (+) polarity white gradation, the G liquid crystal cell Clc_G is driven by the (- ) Polarity and the B liquid crystal cell Clc_B is driven with the (-) liquid crystal driving voltage to display the (+) polarity white gradation. It is assumed that the voltage range of the high-potential power supply voltage Vdd required by the data driving circuit is 1V to 16V.

도 7 및 도 8을 참조하면, 화상 1을 구현하기 위해, R 액정셀(Clc_R)은 제1 데이터라인(Da)으로부터 공급되는 6V의 데이터전압과 제2 데이터라인(Db)으로부터 공급되는 16V의 데이터전압의 차로 (+) 극성의 화이트 계조를 표시한다. G 액정셀(Clc_G)은 제2 데이터라인(Db)으로부터 공급되는 16V의 데이터전압과 제3 데이터라인(Dc)으로부터 공급되는 14V의 데이터전압의 차로 (-) 극성의 중간 계조를 표시한다. 그리고, B 액정셀(Clc_B)은 제3 데이터라인(Dc)으로부터 공급되는 14V의 데이터전압과 제4 데이터라인(Dd)으로부터 공급되는 4V의 데이터전압의 차로 (-) 극성의 화이트 계조를 표시한다. 제1 내지 제4 데이터라인들(Da,Db,Dc,Dd)을 통해 공급되는 데이터전압들은 고전위 전원전압(Vdd)의 전압 범위내에 속하므로, 화상 1은 정상적으로 표시될 수 있다. 7 and 8, in order to implement the image 1, the R liquid crystal cell Clc_R has a data voltage of 6V supplied from the first data line Da and a voltage of 16V supplied from the second data line Db (+) Polarity white gradation of the data voltage. The G liquid crystal cell Clc_G displays the intermediate gradation of the (-) polarity of the difference between the data voltage of 16V supplied from the second data line Db and the data voltage of 14V supplied from the third data line Dc. The B liquid crystal cell Clc_B displays a (-) polarity white gradation difference between the data voltage of 14V supplied from the third data line Dc and the data voltage of 4V supplied from the fourth data line Dd . Since the data voltages supplied through the first to fourth data lines Da, Db, Dc and Dd fall within the voltage range of the high potential power supply voltage Vdd, the image 1 can be normally displayed.

화상 2를 구현하기 위해, R 액정셀(Clc_R)은 제1 데이터라인(Da)으로부터 공급되는 6V의 데이터전압과 제2 데이터라인(Db)으로부터 공급되는 16V의 데이터전압의 차로 (+) 극성의 화이트 계조를 표시한다. G 액정셀(Clc_G)은 제2 데이터라 인(Db)으로부터 공급되는 16V의 데이터전압과 제3 데이터라인(Dc)으로부터 공급되는 10V의 데이터전압의 차로 (-) 극성의 중간 계조를 표시한다. 이 경우, B 액정셀(Clc_B)은 제3 데이터라인(Dc)으로부터 공급되는 10V의 데이터전압과 제4 데이터라인(Dd)으로부터 공급되는 0V의 데이터전압의 차로 (-) 극성의 화이트 계조를 표시하여야 한다. 그러나, 0V의 데이터전압이 고전위 전원전압(Vdd)의 전압 범위를 벗어나므로, 화상 2는 정상적으로 표시될 수 없다. 화상 2를 정상적으로 표시하기 위해서는, 화상 2와 동일한 계조값을 가지면서도 각 셀들로 인가되는 데이터전압들이 고전위 전원전압(Vdd)의 전압 범위내에 존재하도록 하는 데이터패킷의 조정이 필요하다. 화상 2-1은 데이터패킷의 조정 결과에 따른 데이터전압들의 일 예이다. 이러한 데이터패킷의 조정 과정은 타이밍 콘트롤러에서 이뤄지며, 타이밍 콘트롤러는 입력되는 디지털 데이터들의 데이터패킷 중 표시가 불가능한 부분을 표시 가능한 동일 계조값의 데이터로 보정한다. 보정용 데이터들은 미리 룩업 테이블 형식으로 메모리에 저장될 수 있다. 다만, 이러한 보정을 통하면, B 액정셀(Clc_B)의 극성이 보정전의 (-) 극성에서 보정후에 (+) 극성으로 바뀌어지는 것처럼 인버젼 상태가 깨지는 경우가 발생한다. 그러나, 인버젼 상태가 깨지는 것이 픽셀 단위로 반복되기 때문에 이로 인한 화이트의 색감차 또는 휘도차는 거의 시인되지 않는다.In order to implement the image 2, the R liquid crystal cell Clc_R has a (+) polarity difference between the data voltage of 6V supplied from the first data line Da and the data voltage of 16V supplied from the second data line Db Displays white gradation. The G liquid crystal cell Clc_G displays the intermediate gradation of the negative polarity between the data voltage of 16V supplied from the second data line Db and the data voltage of 10V supplied from the third data line Dc. In this case, the B liquid crystal cell Clc_B displays a (-) polarity white gradation as a difference between a 10V data voltage supplied from the third data line Dc and a 0V data voltage supplied from the fourth data line Dd shall. However, since the data voltage of 0V deviates from the voltage range of the high-potential power supply voltage (Vdd), the image 2 can not be normally displayed. In order to normally display the image 2, it is necessary to adjust the data packets so that the data voltages applied to the respective cells are within the voltage range of the high-potential power supply voltage (Vdd) while having the same tone value as the image 2. Image 2-1 is an example of data voltages according to the adjustment result of the data packet. The adjustment process of the data packet is performed in the timing controller, and the timing controller corrects a portion of the data packet of the input digital data, which can not be displayed, with data of the same gray scale value that can be displayed. The correction data may be stored in the memory in advance in the form of a look-up table. However, in such a correction, the inversion state may be broken as the polarity of the liquid crystal cell Clc_B of B is changed from (-) polarity before correction to (+) polarity after correction. However, since the inversion state is repeated in units of pixels, the resulting difference in color difference or luminance of white is hardly recognized.

화상 3도 위와 유사한 과정을 거쳐 화상 3-1로 보정된 후 표시될 수 있다.The image 3 may be displayed after being corrected to the image 3-1 through a process similar to the above.

이와 같은 본 발명은 화이트 계조를 표시하기 위한 액정구동전압을 16V의 고전위 전원전압(Vdd) 범위 중 최대 10V까지 사용할 수 있어, 7V ~ 8V 밖에 사용할 수 없던 종래에 비해 액정구동전압을 2V ~ 3V 높일 수 있다. 액정구동전압을 높일 수 있는 이유는 한 픽셀당 네개의 데이터라인들을 할당하기 때문이다. 동일한 픽셀 내에서 이웃하는 액정셀들 간에는 공유 데이터라인을 통해 동일한 데이터전압을 공급받지만, 서로 다른 픽셀들 간에는 데이터라인을 공유하지 않으므로, 제1 픽셀의 데이터전압이 제2 픽셀의 기준전압 역할을 하는 경우는 발생되지 않는다. 따라서, 도 7에서 제1 픽셀의 제4 데이터라인(Dd)은 제1 픽셀과 수평으로 인접한 제2 픽셀의 제1 데이터라인(Dy)과 서로 전기적으로 분리되므로, 액정구동전압을 종래보다 높일 수 있다. 또한, 이렇게 한 픽셀당 네개의 데이터라인들을 할당하면, 픽셀마다 독립적인 데이터패킷에 대응되므로 데이터패킷 및 보정 데이터패킷을 작성하기가 한결 수월해진다.The present invention can use the liquid crystal driving voltage for displaying white gradation up to 10V in the range of the high potential power supply voltage (Vdd) of 16V, so that the liquid crystal driving voltage can be changed from 2V to 3V . The reason why the liquid crystal driving voltage can be increased is that it allocates four data lines per pixel. Since the same data voltage is supplied to the neighboring liquid crystal cells in the same pixel through the shared data line but the data line is not shared between the different pixels, the data voltage of the first pixel serves as the reference voltage of the second pixel The case does not occur. Accordingly, in FIG. 7, the fourth data line Dd of the first pixel is electrically isolated from the first data line Dy of the second pixel horizontally adjacent to the first pixel, so that the liquid crystal driving voltage can be increased have. In addition, if four data lines per one pixel are allocated, since it corresponds to an independent data packet for each pixel, it is easier to create the data packet and the correction data packet.

도 9a 및 도 9b는 도 4에 도시된 액정표시패널(11)의 다른 예를 보여준다. R 액정셀(Clc_R)에 대한 이하의 설명은 G 액정셀(Clc_G) 및 B 액정셀(Clc_B)에도 동일하게 적용된다.Figs. 9A and 9B show another example of the liquid crystal display panel 11 shown in Fig. The following description of the R liquid crystal cell Clc_R applies equally to the G liquid crystal cell Clc_G and the B liquid crystal cell Clc_B.

도 9a를 참조하면, 스토리지 커패시터(Cst_R)는 데이터 금속패턴(DP_R)과 제1 화소전극(EP1_R)의 중첩 영역에서 한 개 형성된다. 그리고, 도 9b를 참조하면, 스토리지 커패시터(Cst_R)는 제1 데이터 금속패턴(DP1_R)과 제2 화소전극(EP2_R)의 중첩 영역에서 한 개 형성된다.Referring to FIG. 9A, one storage capacitor Cst_R is formed in the overlapping region of the data metal pattern DP_R and the first pixel electrode EP1_R. Referring to FIG. 9B, one storage capacitor Cst_R is formed in the overlapping region of the first data metal pattern DP1_R and the second pixel electrode EP2_R.

도 10a 및 도 10b는 도 4에 도시된 액정표시패널(11)의 또 다른 예를 보여준다. R 액정셀(Clc_R)에 대한 이하의 설명은 G 액정셀(Clc_G) 및 B 액정셀(Clc_B)에도 동일하게 적용된다.10A and 10B show another example of the liquid crystal display panel 11 shown in Fig. The following description of the R liquid crystal cell Clc_R applies equally to the G liquid crystal cell Clc_G and the B liquid crystal cell Clc_B.

도 10a를 참조하면, R 액정셀(Clc_R)의 제1 화소전극(EP1_R)은 데이터라인들 과 나란하게 형성된 다수의 제1 핑거부들(FR1)과, 이 제1 핑거부들(FR1)을 연결하기 위해 게이트라인들과 나란하게 형성되는 제1 접속부(CR1)를 포함한다. R 액정셀(Clc_R)의 제1 화소전극(EP1_R)은 제1 콘택홀(CT1_R)을 통해 제1 TFT(TFT1_R)에 접속된다. 제1 TFT(TFT1_R)는 현재단 게이트라인(Gk)으로부터의 스캔펄스에 응답하여 제1 데이터라인(Da)으로부터의 제1 아날로그 데이터전압을 제1 화소전극(EP1_R)에 공급한다. 한편, R 액정셀(Clc_R)의 제2 화소전극(EP2_R)은 데이터라인들과 나란하게 형성되어 제1 핑거부들(FR1)과 각각 대향 구조를 이루는 다수의 제2 핑거부들(FR2)과, 이 제2 핑거부들(FR2)을 연결하기 위해 게이트라인들과 나란하게 형성되는 제2 접속부(CR2)를 포함한다. R 액정셀(Clc_R)의 제2 화소전극(EP2_R)은 제2 콘택홀(CT2_R)을 통해 제2 TFT(TFT2_R)에 접속된다. 제2 TFT(TFT2_R)는 현재단 게이트라인(Gk)으로부터의 스캔펄스에 응답하여 제2 데이터라인(Db)으로부터의 제2 아날로그 데이터전압을 제2 화소전극(EP2_R)에 공급한다. Referring to FIG. 10A, the first pixel electrode EP1_R of the R liquid crystal cell Clc_R includes a plurality of first finger portions FR1 formed in parallel with the data lines, and a plurality of second finger portions FR1 connecting the first finger portions FR1. And a first connection CR1 formed in parallel with the gate lines. The first pixel electrode EP1_R of the R liquid crystal cell Clc_R is connected to the first TFT (TFT1_R) through the first contact hole CT1_R. The first TFT (TFT1_R) supplies the first analog data voltage from the first data line Da to the first pixel electrode EP1_R in response to the scan pulse from the current gate line Gk. On the other hand, the second pixel electrode EP2_R of the R liquid crystal cell Clc_R includes a plurality of second finger portions FR2 formed in parallel with the data lines and having an opposing structure with the first finger portions FR1, And a second connection CR2 formed parallel to the gate lines for connecting the second finger portions FR2. And the second pixel electrode EP2_R of the R liquid crystal cell Clc_R is connected to the second TFT (TFT2_R) through the second contact hole CT2_R. The second TFT (TFT2_R) supplies the second analog data voltage from the second data line Db to the second pixel electrode EP2_R in response to the scan pulse from the current gate line Gk.

또한, R 액정셀(Clc_R)에는 전단 게이트라인(Gk-1)으로부터 돌출되어 제2 화소전극(EP2_O)의 일부와 중첩되는 두 개의 게이트 쉴드 패턴들(GS1_R,GS2_R)이 추가로 형성된다. 이 게이트 쉴드 패턴들(GS1_R,GS2_R)은 데이터라인들(Da,Db)과 제2 화소전극(EP2_R) 사이에 형성되는 기생 용량(Cdp)을 차폐하여 데이터라인들(Da,Db)의 전압 변동으로 인한 제2 화소전극(EP2_R)의 전위 변동을 방지한다. 제2 핑거부들(FR2)의 갯수는 제1 핑거부들(FR1)보다 한 개 더 많기 때문에 최외곽양측에 형성된 제2 핑거부들(FR2)만이 게이트 쉴드 패턴들(GS1_R,GS2_R)과 중첩된다. 따라서, 스토리지 커패시터(Cst_R)는 절연막을 사이에 두고, 이 게이트 쉴드 패턴들(GS1_R,GS2_R)과 제2 핑거부들(FR2)이 중첩되는 영역, 및/또는 전단 게이트라인(Gk-1)과 제2 화소전극(EP2_R)이 중첩되는 영역에 형성된다. In addition, two gate shield patterns GS1_R and GS2_R are formed in the R liquid crystal cell Clc_R so as to overlap with a part of the second pixel electrode EP2_O protruding from the front gate line Gk-1. The gate shield patterns GS1_R and GS2_R shield the parasitic capacitance Cdp formed between the data lines Da and Db and the second pixel electrode EP2_R to prevent voltage fluctuations of the data lines Da and Db The potential of the second pixel electrode EP2_R is prevented from fluctuating. Since the number of the second finger portions FR2 is one more than the number of the first finger portions FR1, only the second finger portions FR2 formed on both outermost sides overlap with the gate shield patterns GS1_R and GS2_R. Therefore, the storage capacitor Cst_R has a region where the gate shield patterns GS1_R, GS2_R and the second finger portions FR2 are overlapped with each other with an insulating film therebetween, and / or a region where the front gate lines Gk- And the two pixel electrodes EP2_R are overlapped.

도 10b를 참조하면, R 액정셀(Clc_R)의 제1 화소전극(EP1_R)은 데이터라인들과 나란하게 형성된 다수의 제1 핑거부들(FR1)과, 이 제1 핑거부들(FR1)을 연결하기 위해 게이트라인들과 나란하게 형성되는 제1 접속부(CR1)를 포함한다. R 액정셀(Clc_R)의 제1 화소전극(EP1_R)은 제1 콘택홀(CT1_R)을 통해 제1 TFT(TFT1_R)에 접속된다. 제1 TFT(TFT1_R)는 현재단 게이트라인(Gk)으로부터의 스캔펄스에 응답하여 제1 데이터라인(Da)으로부터의 제1 아날로그 데이터전압을 제1 화소전극(EP1_R)에 공급한다. 한편, R 액정셀(Clc_R)의 제2 화소전극(EP2_R)은 데이터라인들과 나란하게 형성되어 제1 핑거부들(FR1)과 각각 대향 구조를 이루는 다수의 제2 핑거부들(FR2)과, 이 제2 핑거부들(FR2)을 연결하기 위해 게이트라인들과 나란하게 형성되는 제2 접속부(CR2)를 포함한다. R 액정셀(Clc_R)의 제2 화소전극(EP2_R)은 제2 콘택홀(CT2_R)을 통해 제2 TFT(TFT2_R)에 접속된다. 제2 TFT(TFT2_R)는 현재단 게이트라인(Gk)으로부터의 스캔펄스에 응답하여 제2 데이터라인(Db)으로부터의 제2 아날로그 데이터전압을 제2 화소전극(EP2_R)에 공급한다.Referring to FIG. 10B, the first pixel electrode EP1_R of the R liquid crystal cell Clc_R includes a plurality of first finger portions FR1 formed in parallel with the data lines, and a plurality of second finger portions FR1 connecting the first finger portions FR1, And a first connection CR1 formed in parallel with the gate lines. The first pixel electrode EP1_R of the R liquid crystal cell Clc_R is connected to the first TFT (TFT1_R) through the first contact hole CT1_R. The first TFT (TFT1_R) supplies the first analog data voltage from the first data line Da to the first pixel electrode EP1_R in response to the scan pulse from the current gate line Gk. On the other hand, the second pixel electrode EP2_R of the R liquid crystal cell Clc_R includes a plurality of second finger portions FR2 formed in parallel with the data lines and having an opposing structure with the first finger portions FR1, And a second connection CR2 formed parallel to the gate lines for connecting the second finger portions FR2. And the second pixel electrode EP2_R of the R liquid crystal cell Clc_R is connected to the second TFT (TFT2_R) through the second contact hole CT2_R. The second TFT (TFT2_R) supplies the second analog data voltage from the second data line Db to the second pixel electrode EP2_R in response to the scan pulse from the current gate line Gk.

또한, R 액정셀(Clc_R)에는 전단 게이트라인(Gk-1)으로부터 돌출되어 제2 화소전극(EP2_O)의 일부와 중첩되는 두 개의 게이트 쉴드 패턴들(GS1_R,GS2_R)이 추가로 형성된다. 이 게이트 쉴드 패턴들(GS1_R,GS2_R)은 데이터라인들(Da,Db)과 제2 화소전극(EP2_R) 사이에 형성되는 기생 용량(Cdp)을 차폐하여 데이터라인들(Da,Db)의 전압 변동으로 인한 제2 화소전극(EP2_R)의 전위 변동을 방지한다. 제2 핑거부들(FR2)의 갯수는 제1 핑거부들(FR1)의 갯수와 동일하고, 최외곽 일측의 제1 핑거부(FR1)는 제1 게이트 쉴드 패턴들(GS1_R)과 중첩되며, 최외곽 일측의 제2 핑거부(FR2)는 제2 게이트 쉴드 패턴들(GS2_R)과 중첩된다. 따라서, 스토리지 커패시터(Cst_R)는 절연막을 사이에 두고, 제1 게이트 쉴드 패턴들(GS1_R)과 제1 핑거부(FR1)가 중첩되는 영역, 제2 게이트 쉴드 패턴들(GS2_R)과 제2 핑거부(FR2)가 중첩되는 영역, 및/또는 전단 게이트라인(Gk-1)과 제2 화소전극(EP2_R)이 중첩되는 영역에 형성된다. In addition, two gate shield patterns GS1_R and GS2_R are formed in the R liquid crystal cell Clc_R so as to overlap with a part of the second pixel electrode EP2_O protruding from the front gate line Gk-1. The gate shield patterns GS1_R and GS2_R shield the parasitic capacitance Cdp formed between the data lines Da and Db and the second pixel electrode EP2_R to prevent voltage fluctuations of the data lines Da and Db The potential of the second pixel electrode EP2_R is prevented from fluctuating. The number of the second finger portions FR2 is equal to the number of the first finger portions FR1 and the first finger FR1 on the outermost one side overlaps with the first gate shield patterns GS1_R, The second fingertip FR2 on one side overlaps with the second gate shield patterns GS2_R. Therefore, the storage capacitor Cst_R has a region where the first gate shield patterns GS1_R and the first fingers FR1 are overlapped with each other with the insulating film therebetween, the second gate shield patterns GS2_R, And / or a region where the front-end gate line Gk-1 and the second pixel electrode EP2_R are overlapped with each other.

상술한 바와 같이 본 발명의 실시예에 따른 수평 전계형 액정표시장치는 두 개의 TFT를 이용하여 단위 액정셀을 구동시킴으로써, 인버젼 구동시 정/부극성의 피드 쓰로우 전압(ΔVp)이 서로 보상되도록 한다. 이를 통해, 프레임 간 동일 액정셀에서의 충전량 불균일이 해소되어 화질불량은 크게 개선된다. As described above, in the horizontal electric field type liquid crystal display device according to the embodiment of the present invention, the unit liquid crystal cells are driven by using two TFTs so that the positive / negative polarity of the feed-through voltage (Vp) do. As a result, unevenness of the charged amount in the same liquid crystal cell between frames is eliminated, and image quality defects are greatly improved.

나아가, 본 발명의 실시예에 따른 수평 전계형 액정표시장치는 한 픽셀당 네개의 데이터라인들을 할당함으로써, 데이터 구동회로에 인가되는 고전위 전원전압의 레벨을 상승시키기 않으면서도 즉, 데이터 구동회로에서의 소비전력을 증가시키지 않으면서도 액정구동전압을 높일 수 있다. Further, the horizontal electric field type liquid crystal display according to the embodiment of the present invention may be arranged such that four data lines per one pixel are allocated, thereby increasing the level of the high-level power supply voltage applied to the data driving circuit, The liquid crystal driving voltage can be increased without increasing the power consumption.

더 나아가, 본 발명의 실시예에 따른 수평 전계형 액정표시장치는 액정구동전압을 높이고, 높아진 액정구동전압만큼 액정셀에서 대향 화소전극들 사이의 간격을 넓힘으로써, 개구율 및 콘트라스트비(Contrast Ratio)를 향상시킬 수 있다.Further, in the horizontal electric field type liquid crystal display device according to the embodiment of the present invention, by increasing the liquid crystal driving voltage and widening the interval between the opposing pixel electrodes in the liquid crystal cell by the increased liquid crystal driving voltage, the aperture ratio and the contrast ratio Can be improved.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아 니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.It will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the spirit or scope of the invention. Therefore, the technical scope of the present invention should not be limited to the contents described in the detailed description of the specification, but should be defined by the claims.

도 1은 액정표시장치의 화소의 등가회로도.1 is an equivalent circuit diagram of a pixel of a liquid crystal display device.

도 2는 플리커 및 잔상이 나타나는 원인을 설명하기 위한 파형도.Fig. 2 is a waveform diagram for explaining the cause of flicker and afterimage. Fig.

도 3은 종래 액정구동전압의 범위가 고전위 전원전압의 절반이하에서 결정되는 것을 설명하기 위한 도면.3 is a diagram for explaining that the range of the conventional liquid crystal driving voltage is determined to be less than half of the high-potential power supply voltage.

도 4는 본 발명의 실시예에 따른 수평 전계형 액정표시장치를 나타내는 블럭도.4 is a block diagram showing a horizontal electric field type liquid crystal display device according to an embodiment of the present invention.

도 5는 도 4에 도시된 액정표시패널의 일 예를 보여주는 도면.5 is a view showing an example of a liquid crystal display panel shown in FIG.

도 6a 및 도 6b는 인버젼 구동시 프레임 간 액정셀에서의 충전량 불균일이 해소되는 원리를 설명하기 위한 도면.FIGS. 6A and 6B are diagrams for explaining the principle of eliminating unevenness of charged amount in an inter-frame liquid crystal cell during inversion driving. FIG.

도 7 및 도 8은 액정구동전압이 높아지는 원리를 설명하기 위한 도면.FIGS. 7 and 8 are diagrams for explaining the principle that the liquid crystal driving voltage is increased. FIG.

도 9a 및 도 9b는 도 4에 도시된 액정표시패널의 다른 예를 보여주는 도면.9A and 9B are views showing another example of the liquid crystal display panel shown in Fig.

도 10a 및 도 10b는 도 4에 도시된 액정표시패널의 또 다른 예를 보여주는 도면.10A and 10B are views showing another example of the liquid crystal display panel shown in Fig.

〈도면의 주요 부분에 대한 부호의 설명〉Description of the Related Art

11 : 액정표시패널 12 : 데이터 구동회로11: liquid crystal display panel 12: data driving circuit

13 : 게이트 구동회로 14 : 타이밍 콘트롤러13: Gate driving circuit 14: Timing controller

Claims (9)

각각 TFT들에 의해 스위칭되어 서로 다른 색을 표현하는 액정셀들을 포함하는 다수의 픽셀들이 매트릭스 형태로 배치되는 수평 전계형 액정표시장치에 있어서, In a horizontal electric field type liquid crystal display device in which a plurality of pixels including liquid crystal cells that are switched by TFTs and display different colors are arranged in a matrix form, 제1 데이터라인과 제2 데이터라인 사이에서 서로 대향하는 제1 및 제2 화소전극들의 전압차로 구동되는 제1 액정셀; A first liquid crystal cell driven by a voltage difference between first and second pixel electrodes facing each other between a first data line and a second data line; 상기 제2 데이터라인과 제3 데이터라인 사이에서 서로 대향하는 제3 및 제4 화소전극들의 전압차로 구동되는 제2 액정셀; A second liquid crystal cell driven by a voltage difference between third and fourth pixel electrodes facing each other between the second data line and the third data line; 상기 제3 데이터라인과 제4 데이터라인 사이에서 서로 대향하는 제5 및 제6 화소전극들의 전압차로 구동되는 제3 액정셀; 및A third liquid crystal cell driven by a voltage difference between fifth and sixth pixel electrodes facing each other between the third data line and the fourth data line; And 상기 제1 내지 제4 데이터라인들과 교차되며, 상기 액정셀들을 선택하기 위한 스캔펄스가 공급되는 게이트라인을 구비하고;A gate line crossing the first to fourth data lines and supplied with a scan pulse for selecting the liquid crystal cells; 상기 제1 내지 제3 액정셀을 각각 포함한 제1 픽셀과 제2 픽셀이 서로 이웃할 때, 상기 제1 픽셀의 상기 제4 데이터라인은 상기 제2 픽셀의 상기 제1 데이터라인과 전기적으로 분리되는 것을 특징으로 하는 수평 전계형 액정표시장치.The fourth data line of the first pixel is electrically separated from the first data line of the second pixel when the first pixel and the second pixel each including the first to third liquid crystal cells are adjacent to each other And the horizontal electric field type liquid crystal display device. 제 1 항에 있어서,The method according to claim 1, 상기 제1 데이터라인에는 제1 데이터전압이 공급되고, 상기 제2 데이터라인 에는 제2 데이터전압이 공급되며, 상기 제3 데이터라인에는 제3 데이터전압이 공급되고, 상기 제4 데이터라인에는 제4 데이터전압이 공급되는 것을 특징으로 하는 수평 전계형 액정표시장치.Wherein a first data voltage is supplied to the first data line, a second data voltage is supplied to the second data line, a third data voltage is supplied to the third data line, and a fourth data voltage is supplied to the fourth data line, And a data voltage is supplied to the horizontal electric field type liquid crystal display device. 제 2 항에 있어서,3. The method of claim 2, 상기 TFT들은,The TFTs, 상기 스캔펄스에 응답하여 상기 제1 데이터전압을 상기 제1 화소전극에 공급하는 제1 TFT; A first TFT for supplying the first data voltage to the first pixel electrode in response to the scan pulse; 상기 스캔펄스에 응답하여 상기 제2 데이터전압을 상기 제2 화소전극에 공급하는 제2 TFT;A second TFT for supplying the second data voltage to the second pixel electrode in response to the scan pulse; 상기 스캔펄스에 응답하여 상기 제2 데이터전압을 상기 제3 화소전극에 공급하는 제3 TFT; A third TFT for supplying the second data voltage to the third pixel electrode in response to the scan pulse; 상기 스캔펄스에 응답하여 상기 제3 데이터전압을 상기 제4 화소전극에 공급하는 제4 TFT;A fourth TFT for supplying the third data voltage to the fourth pixel electrode in response to the scan pulse; 상기 스캔펄스에 응답하여 상기 제3 데이터전압을 상기 제5 화소전극에 공급하는 제5 TFT; 및A fifth TFT for supplying the third data voltage to the fifth pixel electrode in response to the scan pulse; And 상기 스캔펄스에 응답하여 상기 제4 데이터전압을 상기 제6 화소전극에 공급하는 제6 TFT를 포함하는 것을 특징으로 하는 수평 전계형 액정표시장치.And a sixth TFT for supplying the fourth data voltage to the sixth pixel electrode in response to the scan pulse. 제 1 항에 있어서,The method according to claim 1, 제1 화소전극, 제3 화소전극 및 제5 화소전극은 각각 상기 데이터라인들과 나란하게 형성되는 다수의 제1 핑거부들과, 상기 제1 핑커부들을 공통으로 연결하기 위해 상기 게이트라인들에 나란하게 형성되는 제1 접속부를 가지고;The first pixel electrode, the third pixel electrode, and the fifth pixel electrode may include a plurality of first finger portions formed in parallel with the data lines, and a plurality of second finger portions formed on the gate lines to commonly connect the first pixel portions. A first connection portion formed to be connected to the first connection portion; 제2 화소전극, 제4 화소전극 및 제6 화소전극은 각각 상기 데이터라인들과 나란하게 형성되어 상기 제1 핑커부들과 일대일로 대향 구조를 이루는 다수의 제2 핑거부들과, 상기 제2 핑거부들을 공통으로 연결하기 위해 상기 게이트라인들과 나란하게 형성되는 제2 접속부를 가지는 것을 특징으로 하는 수평 전계형 액정표시장치.The second pixel electrode, the fourth pixel electrode, and the sixth pixel electrode are formed in parallel with the data lines and have a one-to-one opposing structure with the first fingerers, And a second connection portion formed in parallel with the gate lines to commonly connect the plurality of gate lines. 제 4 항에 있어서,5. The method of claim 4, 제1 콘택홀을 통해 상기 제1 접속부에 전기적으로 접속됨과 아울러 절연막을 사이에 두고 상기 제2 접속부와 중첩되는 제1 데이터 금속패턴과;A first data metal pattern electrically connected to the first connection portion through a first contact hole and overlapping the second connection portion with an insulating film interposed therebetween; 제2 콘택홀을 통해 상기 제2 접속부에 전기적으로 접속됨과 아울러 절연막을 사이에 두고 상기 제1 접속부와 중첩되는 제2 데이터 금속패턴을 더 구비하는 것을 특징으로 하는 수평 전계형 액정표시장치.And a second data metal pattern electrically connected to the second connection portion through the second contact hole and overlapping the first connection portion with an insulating film interposed therebetween. 제 4 항에 있어서,5. The method of claim 4, 제1 콘택홀을 통해 상기 제2 접속부에 전기적으로 접속됨과 아울러 절연막을 사이에 두고 상기 제1 접속부와 중첩되는 데이터 금속패턴을 더 구비하는 것을 특징으로 하는 수평 전계형 액정표시장치.And a data metal pattern electrically connected to the second connection portion through the first contact hole and overlapping the first connection portion with an insulating film interposed therebetween. 제 4 항에 있어서,5. The method of claim 4, 제1 콘택홀을 통해 상기 제1 접속부에 전기적으로 접속됨과 아울러 절연막을 사이에 두고 상기 제2 접속부와 중첩되는 제1 데이터 금속패턴과;A first data metal pattern electrically connected to the first connection portion through a first contact hole and overlapping the second connection portion with an insulating film interposed therebetween; 제2 콘택홀을 통해 상기 제2 접속부에 전기적으로 접속되는 제2 데이터 금속패턴을 더 구비하는 것을 특징으로 하는 수평 전계형 액정표시장치.And a second data metal pattern electrically connected to the second connection portion through the second contact hole. 제 4 항에 있어서,5. The method of claim 4, 상기 게이트라인에 앞서 상기 스캔펄스가 공급되는 전단 게이트라인으로부터 돌출되어 절연막을 사이에 두고 상기 제2 핑거부들의 최외곽 양측 부분과 중첩되도록 연장되는 게이트 쉴드 패턴들을 더 구비하는 것을 특징으로 하는 수평 전계형 액정표시장치.Further comprising gate shield patterns protruding from a front gate line supplied with the scan pulse prior to the gate line and extending to overlap with both outermost portions of the second fingers with an insulating film interposed therebetween. Liquid crystal display device. 제 4 항에 있어서,5. The method of claim 4, 상기 게이트라인에 앞서 상기 스캔펄스가 공급되는 전단 게이트라인으로부터 돌출되어 절연막을 사이에 두고 상기 제1 핑거부들의 최외곽 일측 부분과 중첩되도록 연장되는 제1 게이트 쉴드 패턴과;A first gate shield pattern protruding from a front gate line supplied with the scan pulse in advance of the gate line and extending to overlap a first outermost portion of the first finger portions with an insulating film interposed therebetween; 상기 전단 게이트라인으로부터 돌출되어 절연막을 사이에 두고 상기 제2 핑거부들의 최외곽 일측 부분과 중첩되도록 연장되는 제2 게이트 쉴드 패턴들을 더 구비하는 것을 특징으로 하는 수평 전계형 액정표시장치.And second gate shield patterns protruding from the front gate line and extending to overlap with one side of the outermost one of the second finger portions with an insulating film interposed therebetween.
KR1020080106152A 2008-10-28 2008-10-28 Liquid crystal display of horizontal electronic fieldapplying type KR101507162B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080106152A KR101507162B1 (en) 2008-10-28 2008-10-28 Liquid crystal display of horizontal electronic fieldapplying type

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080106152A KR101507162B1 (en) 2008-10-28 2008-10-28 Liquid crystal display of horizontal electronic fieldapplying type

Publications (2)

Publication Number Publication Date
KR20100047061A KR20100047061A (en) 2010-05-07
KR101507162B1 true KR101507162B1 (en) 2015-03-31

Family

ID=42274237

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080106152A KR101507162B1 (en) 2008-10-28 2008-10-28 Liquid crystal display of horizontal electronic fieldapplying type

Country Status (1)

Country Link
KR (1) KR101507162B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101991371B1 (en) 2012-06-22 2019-06-21 삼성디스플레이 주식회사 Liquid crystal display

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070068037A (en) * 2005-12-26 2007-06-29 엘지.필립스 엘시디 주식회사 Thin film transistor substrate of horizontal electronic fileld and method of fabricating the same
KR20080001097A (en) * 2006-06-29 2008-01-03 엘지.필립스 엘시디 주식회사 Liquid crystal panel, data driver, liquid crystal display device having the same and driving method thereof
KR20080000844A (en) * 2006-06-28 2008-01-03 엘지.필립스 엘시디 주식회사 Liquid crystal display and driving method thereof
KR20080000783A (en) * 2006-06-28 2008-01-03 엘지.필립스 엘시디 주식회사 Liquid crystal display

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070068037A (en) * 2005-12-26 2007-06-29 엘지.필립스 엘시디 주식회사 Thin film transistor substrate of horizontal electronic fileld and method of fabricating the same
KR20080000844A (en) * 2006-06-28 2008-01-03 엘지.필립스 엘시디 주식회사 Liquid crystal display and driving method thereof
KR20080000783A (en) * 2006-06-28 2008-01-03 엘지.필립스 엘시디 주식회사 Liquid crystal display
KR20080001097A (en) * 2006-06-29 2008-01-03 엘지.필립스 엘시디 주식회사 Liquid crystal panel, data driver, liquid crystal display device having the same and driving method thereof

Also Published As

Publication number Publication date
KR20100047061A (en) 2010-05-07

Similar Documents

Publication Publication Date Title
KR101252091B1 (en) Liquid crystal display of horizontal electronic fieldapplying type
US8416231B2 (en) Liquid crystal display
JP4778473B2 (en) Liquid crystal display device and driving method thereof
US7808472B2 (en) Liquid crystal display and driving method thereof
US9035937B2 (en) Liquid crystal display and method of operating the same
US9218791B2 (en) Liquid crystal display device and method for driving a liquid crystal display device
KR101281979B1 (en) Liquid crystal display
JP4330059B2 (en) Liquid crystal display device and drive control method thereof
US8217929B2 (en) Electro-optical device, driving method, and electronic apparatus with user adjustable ratio between positive and negative field
WO2007135803A1 (en) Active matrix type liquid crystal display device and its drive method
KR20140126150A (en) Liquid crystal display and driving method thereof
KR20080054658A (en) Driving circuit of liquid crystal display device and method for driving the same
KR100389027B1 (en) Liquid Crystal Display and Driving Method Thereof
KR20130057704A (en) Display device and driving method thereof
KR101493526B1 (en) Liquid crystal display
KR100481217B1 (en) Method and apparatus for driving liquid crystal display device
KR101615765B1 (en) Liquid crystal display and driving method thereof
KR20010036308A (en) Liquid Crystal Display apparatus having a hetro inversion method and driving method for performing thereof
KR20120133881A (en) Liquid crystal display device and driving method thereof
KR20040049558A (en) Liquid crystal display and method of driving the same
KR101507162B1 (en) Liquid crystal display of horizontal electronic fieldapplying type
KR20140093474A (en) Liquid crystal display
KR20180014337A (en) Liquid crystal display device
KR20160094513A (en) Display Panel for Display Device
KR20080073421A (en) Liquid crystal display and driving method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
FPAY Annual fee payment

Payment date: 20180213

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20200219

Year of fee payment: 6