KR20070120388A - 액정표시장치 - Google Patents

액정표시장치 Download PDF

Info

Publication number
KR20070120388A
KR20070120388A KR1020060055093A KR20060055093A KR20070120388A KR 20070120388 A KR20070120388 A KR 20070120388A KR 1020060055093 A KR1020060055093 A KR 1020060055093A KR 20060055093 A KR20060055093 A KR 20060055093A KR 20070120388 A KR20070120388 A KR 20070120388A
Authority
KR
South Korea
Prior art keywords
line
ground voltage
display area
voltage line
liquid crystal
Prior art date
Application number
KR1020060055093A
Other languages
English (en)
Other versions
KR101233145B1 (ko
Inventor
김현진
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020060055093A priority Critical patent/KR101233145B1/ko
Publication of KR20070120388A publication Critical patent/KR20070120388A/ko
Application granted granted Critical
Publication of KR101233145B1 publication Critical patent/KR101233145B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134372—Electrodes characterised by their geometrical arrangement for fringe field switching [FFS] where the common electrode is not patterned
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/22—Antistatic materials or arrangements

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Engineering & Computer Science (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Liquid Crystal (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 액정표시장치에 관한 것으로서, 특히 공통전극과 화소전극이 동일기판상에 형성되는 액정표시장치에서, 정전기방지회로가 구비한 게이트라인의 끝단이 접지전압라인과 전기적으로 연결되는 액정표시장치에 관한 것이다.
이를 위해, 데이터라인과 동일층 및 동일재질인 보조접지전압라인을 형성하고, 게이트라인의 끝단 및 보조접지전압라인을 컨택홀을 통해 전기적으로 연결한다.
따라서, 고온 동작시에 발생하는 증가되는 게이트라인의 전압이 접지전압라인으로 방전되어, 흑 얼룩현상(MURA)을 방지 할 수 있다.

Description

액정표시장치 {Liquid crystal display device}
도 1은 일반적인 액정표시장치의 기본 구성을 도시한 블록도이다.
도 2는 횡전계형 액정표시장치를 도시한 블록도이다.
도 3는 본 발명의 실시예에 의한 액정표시장치를 도시한 블록도이다.
도 4는 도 3에 도시한 액정표시장치에서 A 부분을 개략적으로 확대도이다.
<도면의 주요부분에 대한 간단한 설명>
100 : 액정패널 111 : 표시영역
112 : 비표시영역 120 : 게이트드라이버
122 : 게이트TCP 124 : 게이트라인
125, 145, 165 : 정전기방지회로 140 : 데이터드라이버
142 : 데이터TCP 144 : 데이터라인
150,152 : 제1 및 제 LOG신호라인군
166a, 166b, 167a ,167b : 제1a , 제1b, 제2a 제2b 공통전압라인
176,177 : 제1 및 제2 접지전압라인
178 : 접지전압연장라인 179 : 보조접지전압라인
본 발명은 액정표시장치에 관한 것으로서, 보다 상세하게는 수평방향으로 배치되는 다수개의 게이트라인의 끝단을 접지시킴으로서, 영상에 발생하는 흑 얼룩현상의 발생을 방지하는 액정표시장치에 관한 것이다.
디스플레이 장치 중 특히 액정표시장치는 소형 및 박형화와 저전력 소모의 장점을 가지며, 노트북 컴퓨터, 사무자동화 기기, 오디오/비디오 기기 등으로 이용되고 있다. 특히, 스위칭 소자로서 박막 트랜지스터(Thin Film Transistor, TFT)가 이용되는 액티브 매트릭스 타입의 액정표시장치는 동적인 이미지를 표시하기에 적합하다.
도 1은 일반적인 액정표시장치의 기본 구성을 도시한 블록도로서, 크게 영상을 표시하는 액정패널(1)과, 이를 제어하는 구동회로로 구성되며, 상기 구동회로는 게이트드라이버(2) 및 데이터드라이버(4)로 구성된다.
액정패널(1)은 글라스를 이용한 제1 기판 제2 기판이 소정거리 이격되어 합착되고, 이 사이에 액정(Clc)이 주입된다. 또한, 도 1에 도시한 바와 같이, 다수의 게이트라인(GL)과 다수의 데이터라인(DL)이 교차되어 다수의 화소영역을 형성하며, 각각의 화소영역에는 박막트랜지스터(TFT)와 액정(LC)이 구성되어 화소전극과 공통전극간 전계에 의한 액정분자의 회전 각도에 따라 제어되는 광 투과율에 의해 화상을 표시한다.
게이트드라이버(2)는 외부로부터 입력되는 제어신호들에 응답하여 액정패널(1)상에 배열된 박막트랜지스터(T)들의 온/오프 제어를 수행하는데, 액정패널(1)상의 게이트라인(GL)을 1수평기간(1H)씩 순차적으로 인에이블 시킴으로써 액정패널(1)상의 박막 트랜지스터들(T)을 1수평라인 분씩 순차적으로 구동시켜 데이터드라이버(4)로부터 공급되는 아날로그 영상신호들이 각 박막트랜지스터(T)들에 접속된 픽셀들로 인가되도록 한다.
데이터드라이버(4)는 외부로부터 입력되는 제어신호 및 데이터신호에 응답하여 아날로그 영상신호들을 발생하고, 상기 영상신호들을 액정패널(1)에 공급하여 액정분자의 회전각도를 제어한다.
여기서 상기 게이트드라이버(2) 및 데이터드라이버(4)는 얇은 가용성(Flexible) 필름상에 구동드라이버를 실장하는 TCP(Tape Carrier Package)방식으로 구성되고, 이 게이트드라이버(2) 및 데이터드라이버(4)가 실장된 TCP는 상기 액정패널(1)의 가장자리영역과 탭(Tape Automated Bonding)방식으로 연결된다.
또한, 공급되는 상기 신호들을 게이트드라이버에 공급하기 위한 신호라인들은, LOG(Line-On-Grass)방식으로 액정패널의 가장자리부분에 형성된다.
이러한, 액정표시장치는 일반적으로 제2 기판인 컬러필터 기판에 공통전극이 형성된 구조가 주류를 이룬다. 즉, 상기 공통전극이 상기 화소전극과 수직으로 형성된 구조의 액정표시장치는 상-하로 걸리는 전계에 의해 액정을 구동하는 방식으로, 투과율과 개구율 등의 특성이 우수하며, 제2 기판의 공통전극이 접지역할을 하게 되어 정전기로 인한 액정 셀의 파괴를 방지할 수 있다. 그러나, 상-하로 걸리는 전기장에 의한 액정 구동은 시야각 특성이 우수하지 못한 단점을 갖고 있다. 따라서, 상기의 단점을 극복하기 위해 횡전계형(In-Plane Switching) 액정표시장치가 제안되었다.
이하, 도 2를 참조하여 횡전계형 액정표시장치에 관해 상세히 설명하면 하기와 같다.
도 2는 횡전계형 액정표시장치를 도시한 블록도로써, 액정패널(10)의 표시영역(11)상에 교차하여 형성되는 게이트라인(24) 및 데이터라인(44)과, 상기 액정패널(10)의 비표시영역(12)의 외측단에 본딩되는 게이트드라이버(20)가 실장된 게이트TCP(22)와, 데이터드라이버(40)가 실장된 데이터TCP(42)로 구성된다.
액정패널(10)은 각종 신호라인들과 박막트랜지스터(T)가 형성되는 제1 기판과, 칼라필터가 형성된 제2 기판과, 상기 제1 기판 및 제2 기판에 주입된 액정을 포함한다. 이러한 액정패널(10)은 게이트라인(24) 및 데이터라인(44)의 교차영역마다 형성된 박막트랜지스터(T)들에 의해 표시영역(11)상에 영상을 표시한다. 이 표시영역(11)의 외곽으로 위치하는 제1기판의 비표시영역(12)의 가장자리 영역에는 게이트드라이버(20)에 공급되는 제어신호 및 전원전압을 공급하기 위한 제1 LOG 신호라인군(50)과 제2 LOG 신호라인군(52)이 배치된다.
제1 및 제2 LOG 신호라인군(50,52)에는 공통전압(Vcom), 접지전압(GND), 전원전압(VDD), 게이트출력인에이블신호(GOE), 게이트쉬프트클럭(GSC), 게이트시작펄스(GSP)등을 공급하는 신호라인이 포함되며, 도 2에서는 상기의 신호라인 중 제1 및 제2 LOG 신호라인군(50,52)의 공통전압라인(66a,66b,67a,67b) 및 접지전압라 인(76,77)만을 도시하였다.
제1 신호라인군(50)의 제1a 공통전압라인(66a)은 게이트TCP(22)의 내부로 형성되고, 비표시영역(12)에 형성되는 제1b 공통전압라인(66b)과 전기적으로 연결되며, 제2 신호라인군(52)의 제2a 공통전압라인(67a)은 비표시영역(12)에 형성되는 제2b 공통전압라인(67b)과 전기적으로 연결된다.
또한, 상기 제1b 및 상기 제2a 공통전압라인(66b, 67a)은, 표시영역(11)에 구비되어 화소와 연결되는 메인공통전압라인(64)과 전기적으로 연결된다.
제1 신호라인군(50)의 제1 접지전압라인(76)과, 표시영역(11)을 사이에 두고, 평행하게 형성되는 제2 신호라인군(52)의 제2 접지전압라인(77)은, 비표시영역(12)의 하측단에 형성되는 접지전압연장라인(78)을 통해 전기적으로 연결된다.
또한, 상기 제1a 및 제1b 공통전압라인(66a, 66b)과, 제2a 및 제2b 공통전압라인(67a, 67b)은, 각각 화소에 공통전압을 공급하고, 또한 공급된 공통전압을 피드백 받은 후 비교하여 전압 강하분에 대한 보상을 수행하는 구조이다. 이는 비표시영역(12)상의 공통전압라인으로 공급된 공통전압은 액정패널(100) 내에서 전송되는 전송로가 길어질수록 전압 강하가 심하게 나타나기 때문에, 결국 액정패널(100) 하단부에서 액정의 불완전 응답에 의해 녹색 빛을 띄는 그리니쉬(Greenish) 현상과 셧-다운 크로스 토크 등이 발생하게 되는데 이를 개선하기 위해 제안된 구조이다. 다시 말하면, 이는 상기 액정패널(10)로 공통전압을 공급하는 제1b 공통전압라인(66b) 및 제2a 공통전압라인(67a)이, 액정패널(10)의 하측단에 구성되는 메인공통전압라인(64)으로 전달되는 과정에서 공통전극 소재 자체에 기생하는 저항 또는, 커패시턴스 성분 및 형성된 화소 내부에서의 기생 커패시턴스에 의한 전압강하가 나타나기 때문에 제1a 공통전압라인(66a) 및 제2b 공통전압라인(67b)을 통하여 피드백하여 공통전압을 보상하는 형태이다.
액정패널(10)의 표시영역(11)상에 구성되는 메인공통전압라인(64)은 횡전계형 액정표시장치의 경우 또는, 상기 메인공통전압라인(64)이 SOC(Storage-On- Common)방식으로 형성되는 액정표시장치인 경우에 통상 각각의 수평화소열 단위로 각 화소에 공통전압을 공급하기 위해 다수개의 수평라인 형상으로 구성된다.
또한, 상기 제1 LOG 신호라인군(50)의 제1 접지전압라인(76)은 게이트TCP(22)를 거쳐, 나란히 형성되는 제2 LOG 신호라인군(52)의 제2 접지전압라인(77)과 표시영역(11)의 하측단 비표시영역(12)에서 연장되는 접지전압연장라인(78)을 통해 전기적으로 연결된다.
게이트라인(24)은 게이트TCP(22)에 실장된 게이트드라이버(20)와 전기적으로 연결되며, 표시영역(11)을 수평방향으로 가로질러 상기 제2a 공통전압라인(67a)과 정전기방지회로(25)를 사이에 두고 전기적으로 연결된다.
데이터라인(44)은 데이터TCP(42)에 실장된 데이터드라이버(40) 전기적으로 연결되며, 표시영역(11)을 수직방향으로 가로질러 상기 접지전압연장라인(78)과 정전기방지회로(45)를 사이에 두고 전기적으로 연결된다.
이러한 구조의 액정표시장치는 고온 구동시에는 영상에 흑 얼룩(MURA)현상이 발생하였다. 이러한 현상은, 고온 구동시에는 상기 게이트라인(24) 및 데이터라인(44)의 내부저항이 증가되고, 이에 따라 상기 게이트라인(24) 및 데이터라인(44) 의 전압이 증가되며, 여기서 상기 데이터라인(44)의 증가된 전압은 정전기방지회로(45)를 거쳐 접지전압연장라인(78)을 통해 방전되지만, 상기 게이트라인(24)의 증가된 전압은 증가된 전압을 방전시키지 못하는 제2a 공통전압라인과 정전기방지회로(25)를 사이에 두고, 연결되어 있기 때문이다.
이에 따라, 전압이 증가된 게이트라인(24)과 연결된 화소의 박막트랜지스터(T)가 턴-온 되어, 흑 얼룩현상이 발생하였다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로서, 액정표시장치의 고온동작시에 발생하는 흑 얼룩현상을 방지하는 액정표시장치를 제공하는 데 그 목적이 있다.
상기한 목적을 달성하기 위해 본 발명의 실시예에 의한 액정표시장치는 표시영역과, 상기 표시영역 주변부에 비표시영역을 갖는 기판과; 상기 기판에 수평방향으로 형성되는 게이트라인과; 상기 기판에 수직방향으로 형성되는 데이터라인과; 상기 게이트라인과 및 데이터라인과 전기적으로 연결되고, 상기 표시영역상에 구비되는 박막트랜지스터와; 상기 게이트라인 끝단에 구비되는 정전기 방지회로와; 상기 정전기 방지회로와 전기적으로 연결되는 접지전압라인을 포함하는 것을 특징으로 한다.
상기 접지전압라인은, 상기 기판의 좌측단에 형성되는 제1 접지전압라인과;
상기 표시영역을 사이에 두고 상기 제1 접지전압라인과 평행하게 형성되는 제2 접지전압라인과; 상기 기판의 하측단에 형성되고, 양 끝단이 상기 제1 접지전압라인 및 상기 제2 접지전압라인과 전기적으로 연결되는 접지전압연장라인과; 상기 기판의 우측단에 상기 제2 접지전압라인과 평행하게 형성되며, 상기 접지전압연장라인과 전기적으로 연결되는 보조접지전압라인을 포함하는 것을 특징으로 한다.
상기 접지전압연장라인은, 상기 데이터라인과 컨택홀을 통해 전기적으로 연결되는 것을 특징으로 한다.
상기 접지전압연장라인은, 상기 데이터라인과 동일한 재질 및 동일한 층에 형성되는 것을 특징으로 한다.
상기 기판의 좌측단 및 상측단에 본딩되고, 내부에 게이트구동회로 및 데이터구동회로가 실장되는 게이트TCP 및 데이터TCP를 포함하는 것을 특징으로 한다.
상기 기판은, 상기 비표시영역의 좌측단에 수직방향으로 형성되는 제1 공통전압라인과; 상기 비표시영역의 좌측단에 상기 제1 공통전압라인과 상기 표시영역을 사이에 두고, 수직방향으로 형성되는 제2 공통전압라인과; 상기 표시영역상에 수평방향으로 형성되고, 상기 제1 공통전압라인 및 상기 제2 공통전압라인을 전기적으로 연결하는 다수개의 메인공통전압이 형성되는 것을 특징으로 한다.
상기 제1 및 제2 공통전압라인은, 각각 공급되는 신호를 피드백 받아 보상하는 복선 구조로 형성되는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명한다.
도 3은 본 발명의 실시예에 의한 액정표시장치를 도시한 블록도로써, 액정패널(100)의 표시영역(111)상에 교차하여 형성되는 게이트라인(124) 및 데이터라인(144)과, 상기 액정패널(100)의 비표시영역(112)의 외측단에 본딩되는 게이트드라이버(120)가 실장된 게이트TCP(122)와, 데이터드라이버(140)가 실장된 데이터TCP(142)로 구성된다.
액정패널(100)은 각종 신호라인들과 박막트랜지스터(T)가 형성되는 제1 기판과, 칼라필터가 형성된 제2 기판과, 상기 제1 기판 및 제2 기판에 주입된 액정을 포함한다. 이러한 액정패널(100)은 게이트라인(122) 및 데이터라인(142)의 교차영역마다 형성된 박막트랜지스터(T)들에 의해 표시영역(111)상에 영상을 표시한다.
이 표시영역(111)의 외곽으로 위치하는 제1 기판의 비표시영역(112)의 가장자리 영역에는 게이트드라이버(120)에 공급되는 제어신호 및 전원전압을 공급하기 위한 제1 LOG 신호라인군(150)과 제2 LOG 신호라인군(152)이 배치된다.
제1 및 제2 LOG 신호라인군(150,152)에는 공통전압(Vcom), 접지전압(GND), 전원전압(VDD), 게이트출력인에이블신호(GOE), 게이트쉬프트클럭(GSC), 게이트시작펄스(GSP)등을 공급하는 신호라인이 포함되며, 도 3에서는 상기의 신호라인 중 제1 및 제2 LOG 신호라인군(150,152)의 공통전압라인(166a,166b,167a,167b) 및 접지전압라인(176,177)과, 보조접지전압라인(179)만을 도시하였다.
제1 신호라인군(150)의 제1a 공통전압라인(166a)은 게이트TCP(122)의 내부로 형성되고, 비표시영역(112)에 형성되는 제1b 공통전압라인(166b)과 전기적으로 연결되며, 제2 신호라인군(152)의 제2a 공통전압라인(167a)은 비표시영역(112)에 형 성되는 제2b 공통전압라인(167b)과 전기적으로 연결된다.
또한, 상기 제1a 및 상기 제2a 공통전압라인(166a, 167a)은, 표시영역(111)에 구비되어 화소와 연결되는 메인공통전압라인(164)과 전기적으로 연결된다.
제1 신호라인군(150)의 제1 접지전압라인(176)과, 표시영역(111)을 사이에 두고, 평행하게 형성되는 제2 신호라인군(152)의 제2 접지전압라인(177)은, 비표시영역(112)의 하측단에 형성되는 접지전압연장라인(178)을 통해 전기적으로 연결된다.
또한, 제2 신호라인군(152)의 제2 접지전압라인(177)과 평행하게 형성되며, 제2a 및 제2b 공통전압라인(167a ,167b)을 사이에 두고, 비표시영역상(112)에 상기 접지전압연장라인(178)과 P1노드(P1)에서 전기적으로 연결되는 보조접지전압라인(179)이 형성된다.
또한, 상기 제1a 및 제1b 공통전압라인(166a, 166b)과, 제2a 및 제2b 공통전압라인(167a, 167b)은, 각각 화소에 공통전압을 공급하고, 또한 공급된 공통전압을 피드백 받은 후 비교하여 전압 강하분에 대한 보상을 수행하는 구조이다. 즉, 상기 액정패널(100)로 공통전압을 공급하는 제1b 공통전압라인(166b) 및 제2a 공통전압라인(167a)이, 액정패널(100)의 하단부에 구성된 메인공통전압라인(164)으로 인한 전압강하분을 제1a 공통전압라인(166a) 및 제2b 공통전압라인(167b)을 통하여 피드백하여 공통전압을 보상하는 형태이다.
액정패널(100)의 표시영역(111)상에 구성되는 메인공통전압라인(164)은 횡전계형 액정표시장치의 경우에 통상 각각의 수평화소열 단위로 각 화소에 공통전압을 공급하기 위해 다수개의 수평라인 형상으로 구성된다.
또한, 상기 제1 LOG 신호라인군(150)의 제1 접지전압라인(176)은 게이트TCP(122)를 거쳐, 나란히 형성되는 제2 LOG 신호라인군(152)의 제2 접지전압라인(177)과 표시영역(111)의 하측단 비표시영역(112)에서 연장되는 접지전압연장라인(178)을 통해 전기적으로 연결된다.
게이트라인(124)은 게이트TCP(122)에 실장된 게이트드라이버(120)와 전기적으로 연결되며, 표시영역(111)을 수평방향으로 가로질러 상기 보조접지전압라인(179)과 정전기방지회로(125)를 사이에 두고 P2노드(P2)에서 전기적으로 연결된다.
데이터라인(144)은 데이터TCP(142)에 실장된 데이터드라이버(140) 전기적으로 연결되며, 표시영역(111)을 수직방향으로 가로질러 상기 접지전압연장라인(178)과 정전기방지회로(145)를 사이에 두고 전기적으로 연결된다.
상술한 본 발명의 실시예에 의한 액정표시장치는 고온 구동시에 상기 게이트라인(124) 및 데이터라인(144)의 내부저항이 증가되고, 이에 따라 상기 게이트라인(124) 및 데이터라인(144)의 전압이 증가되면, 데이터라인(144)의 증가된 전압은 정전기방지회로(145)를 거쳐 접지전압연장라인(178)을 통해 방전되고, 또한 상기 게이트라인(124)의 증가된 전압은 정전기방지회로(125)를 거쳐 보조접지전압라인(179)을 통해 방전된다.
도 4는 도 3에 도시한 액정표시장치에서 A 부분을 개략적으로 확대도로서, 도 4를 참조하면, 보조접지전압라인(179)은, 액정패널(100) 비표시영역상(112)의 메인공통전압라인(164)과 전기적으로 연결되는 제2a 및 제2b 공통전압라인(167a, 167b)과, 평행하게 형성되고, 게이트라인(125)과 P2노드(P2)에서 전기적으로 연결되며, 액정패널(100) 비표시영역(112)의 하단부에 형성되는 접지전압연장라인(178)과 P1노드(P1)에서 전기적으로 연결된다.
여기서, 상기 보조접지전압라인(179)은 데이터라인(미도시)과 동일한 재질에 동일한 층에 형성되며, 이에 따라, 다른층에 형성되는 상기 게이트라인(125) 및 접지전압연장라인(178)과 연결되기 위해, P1노드(P1) 및 P2노드(P2)에서 컨택홀을 통해 전기적으로 연결되게 된다.
여기서, 상기 접지전압연장라인(178)이 데이터라인(DL)과 동일한 층에 형성되는 경우에는, 상기 보조접지전압라인(179)과의 전기적 연결을 위한 P1노드(P1)의 컨택홀은 생략될 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자는 하기의 특허청구범위에 기재된 본 발명의 기술적 사상 및 영역으로부터 벗어나지 않는 범위내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
상기와 같이 설명한 본 발명에 따른 횡전계형 액정표시장치는, 고온 구동시에 증가하는 게이트라인의 저항성분에 따른 전압이 보조접지전압라인을 통해 방전됨으로서, 박막트랜지스터의 오작동이 방지 되어, 안정적으로 구동하게 된다.
따라서, 액정표시장치의 고온동작시 발생하는 흑 얼룩현상이 방지되어, 고품질 영상의 구현을 실현할 수 있다.

Claims (7)

  1. 표시영역과, 상기 표시영역 주변부에 비표시영역을 갖는 기판과;
    상기 기판에 수평방향으로 형성되는 게이트라인과;
    상기 기판에 수직방향으로 형성되는 데이터라인과;
    상기 게이트라인과 및 데이터라인과 전기적으로 연결되고, 상기 표시영역상에 구비되는 박막트랜지스터와;
    상기 게이트라인 끝단에 구비되는 정전기 방지회로와;
    상기 정전기 방지회로와 전기적으로 연결되는 접지전압라인을 포함하는 것을 특징으로 하는 액정표시장치.
  2. 제1 항에 있어서,
    상기 접지전압라인은, 상기 기판의 좌측단에 형성되는 제1 접지전압라인과;
    상기 표시영역을 사이에 두고 상기 제1 접지전압라인과 평행하게 형성되는 제2 접지전압라인과;
    상기 기판의 하측단에 형성되고, 양 끝단이 상기 제1 접지전압라인 및 상기 제2 접지전압라인과 전기적으로 연결되는 접지전압연장라인과;
    상기 기판의 우측단에 상기 제2 접지전압라인과 평행하게 형성되며, 상기 접지전압연장라인과 전기적으로 연결되는 보조접지전압라인;
    을 포함하는 것을 특징으로 하는 액정표시장치.
  3. 제2 항에 있어서,
    상기 접지전압연장라인은, 상기 데이터라인과 컨택홀을 통해 전기적으로 연결되는 것을 특징으로 하는 액정표시장치.
  4. 제2 항에 있어서,
    상기 접지전압연장라인은, 상기 데이터라인과 동일한 재질 및 동일한 층에 형성되는 것을 특징으로 하는 액정표시장치.
  5. 제1 항에 있어서,
    상기 기판의 좌측단 및 상측단에 본딩되고, 내부에 게이트구동회로 및 데이터구동회로가 실장되는 게이트TCP 및 데이터TCP를 포함하는 것을 특징으로 하는 액정표시장치.
  6. 제1 항에 있어서,
    상기 기판은,
    상기 비표시영역의 좌측단에 수직방향으로 형성되는 제1 공통전압라인과;
    상기 비표시영역의 좌측단에 상기 제1 공통전압라인과 상기 표시영역을 사이에 두고, 수직방향으로 형성되는 제2 공통전압라인과;
    상기 표시영역상에 수평방향으로 형성되고, 상기 제1 공통전압라인 및 상기 제2 공통전압라인을 전기적으로 연결하는 다수개의 메인공통전압;
    이 형성되는 것을 특징으로 하는 액정표시장치.
  7. 제6 항에 있어서,
    상기 제1 및 제2 공통전압라인은, 각각 공급되는 신호를 피드백 받아 보상하는 복선 구조로 형성되는 것을 특징으로 하는 액정표시장치.
KR1020060055093A 2006-06-19 2006-06-19 액정표시장치 KR101233145B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060055093A KR101233145B1 (ko) 2006-06-19 2006-06-19 액정표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060055093A KR101233145B1 (ko) 2006-06-19 2006-06-19 액정표시장치

Publications (2)

Publication Number Publication Date
KR20070120388A true KR20070120388A (ko) 2007-12-24
KR101233145B1 KR101233145B1 (ko) 2013-02-14

Family

ID=39138229

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060055093A KR101233145B1 (ko) 2006-06-19 2006-06-19 액정표시장치

Country Status (1)

Country Link
KR (1) KR101233145B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160074141A (ko) * 2014-12-18 2016-06-28 엘지디스플레이 주식회사 액정 표시 장치
KR20170118509A (ko) * 2016-04-15 2017-10-25 엘지디스플레이 주식회사 표시장치
KR20180037501A (ko) * 2016-10-04 2018-04-12 엘지디스플레이 주식회사 표시장치
KR20200061841A (ko) * 2018-11-26 2020-06-03 엘지디스플레이 주식회사 정전기 방지회로를 포함한 유기발광 다이오드 표시장치용 어레이 기판

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102211065B1 (ko) * 2013-12-18 2021-02-02 엘지디스플레이 주식회사 표시장치
KR102122535B1 (ko) * 2013-12-27 2020-06-12 엘지디스플레이 주식회사 공통전압 보상부를 포함하는 액정표시장치

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100576629B1 (ko) 1999-04-08 2006-05-04 엘지.필립스 엘시디 주식회사 액정표시장치의 ｔｆｔ어레이 기판 및 그 검사방법
KR100983753B1 (ko) * 2004-05-18 2010-09-24 엘지디스플레이 주식회사 액정표시장치

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160074141A (ko) * 2014-12-18 2016-06-28 엘지디스플레이 주식회사 액정 표시 장치
KR20170118509A (ko) * 2016-04-15 2017-10-25 엘지디스플레이 주식회사 표시장치
KR20180037501A (ko) * 2016-10-04 2018-04-12 엘지디스플레이 주식회사 표시장치
KR20200061841A (ko) * 2018-11-26 2020-06-03 엘지디스플레이 주식회사 정전기 방지회로를 포함한 유기발광 다이오드 표시장치용 어레이 기판

Also Published As

Publication number Publication date
KR101233145B1 (ko) 2013-02-14

Similar Documents

Publication Publication Date Title
US10185195B2 (en) Horizontal stripe liquid crystal display device
KR102034112B1 (ko) 액정 디스플레이 장치와 이의 구동방법
KR102009388B1 (ko) 액정 디스플레이 장치
CN109387986B (zh) 显示装置
US8836675B2 (en) Display device to reduce the number of defective connections
KR20080062668A (ko) 액정표시장치
KR101233145B1 (ko) 액정표시장치
KR101340670B1 (ko) 액정표시장치
KR101931248B1 (ko) 표시장치 및 그 제조방법
KR101100883B1 (ko) 박막 트랜지스터 표시판
US20190171075A1 (en) Display device
KR100950228B1 (ko) 다중 실 라인 및 블랙매트릭스를 갖는 액정표시장치
US7023517B2 (en) In-plane switching mode liquid crystal display panel
WO2015064252A1 (ja) 透明液晶表示装置
KR101562266B1 (ko) 액정표시장치
KR20060118335A (ko) 액정 디스플레이 디바이스
US11347122B2 (en) Display apparatus
KR102181298B1 (ko) 표시장치
KR102651764B1 (ko) 표시 장치
KR20120075092A (ko) 액정표시장치
KR20060072940A (ko) 액정 패널 및 이를 구비한 액정표시장치
KR20070065044A (ko) 액정표시장치
KR20040002127A (ko) 액정표시장치
KR20060079698A (ko) 액정 표시 장치
KR20080049934A (ko) 액정 표시 장치 및 그 구동 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160128

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170116

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190114

Year of fee payment: 7