KR20070119314A - Method for forming bulb type recess gate - Google Patents

Method for forming bulb type recess gate Download PDF

Info

Publication number
KR20070119314A
KR20070119314A KR1020060053794A KR20060053794A KR20070119314A KR 20070119314 A KR20070119314 A KR 20070119314A KR 1020060053794 A KR1020060053794 A KR 1020060053794A KR 20060053794 A KR20060053794 A KR 20060053794A KR 20070119314 A KR20070119314 A KR 20070119314A
Authority
KR
South Korea
Prior art keywords
groove
forming
bulb
gate
mask pattern
Prior art date
Application number
KR1020060053794A
Other languages
Korean (ko)
Inventor
김보연
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020060053794A priority Critical patent/KR20070119314A/en
Publication of KR20070119314A publication Critical patent/KR20070119314A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1037—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure and non-planar channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
    • H01L29/66621—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation using etching to form a recess at the gate location

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

A method for forming a bulb-type recess gate is provided to prevent an isolation layer from being excessively lost in an etch process for forming a bulb-type groove by forming a mask pattern covering the isolation layer before a groove for a bulb-type recess gate is formed. An isolation layer(32) for confining an active region is formed in a semiconductor substrate(31). A first groove is formed in a gate formation region of the active region of the substrate. A spacer insulation layer is formed on the substrate including the first groove. The spacer insulation layer is blanket-etched to expose the bottom surface of the first groove. A mask pattern is formed on the semiconductor substrate and selectively exposes the first groove with covering the isolation layer. The bottom surface of the first groove exposed by the mask pattern is etched to form a bulb-type second groove(H2) including the first groove. After the mask pattern is removed, a gate insulation layer(38) and a gate conductive layer(39) are sequentially formed on the substrate including the bulb-type second groove. The gate conductive layer and the gate insulation layer are etched.

Description

벌브형 리세스 게이트의 형성방법{METHOD FOR FORMING BULB TYPE RECESS GATE}Formation method of bulb type recess gate {METHOD FOR FORMING BULB TYPE RECESS GATE}

도 1a 내지 도 1b는 종래기술에 따른 벌브형 리세스 게이트의 형성방법을 설명하기 위한 공정별 단면도.1A to 1B are cross-sectional views illustrating processes for forming a bulb type recess gate according to the related art.

도 2는 종래기술의 문제점을 보여주는 단면도.Figure 2 is a cross-sectional view showing the problem of the prior art.

도 3a 내지 도 3d는 본발명의 실시예에 따른 벌브형 리세스 게이트의 형성방법을 설명하기 위한 공정별 단면도.3A to 3D are cross-sectional views illustrating processes for forming a bulb type recess gate according to an exemplary embodiment of the present invention.

*도면의 주요 부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings *

31 : 반도체 기판 32 : 소자분리막31 semiconductor substrate 32 device isolation film

33 : 패드산화막 34 : 폴리실리콘막33: pad oxide film 34: polysilicon film

35 : 리세스 마스크 H1 : 제1홈35: recess mask H1: first groove

36 : 스페이서용 절연막 37 : 마스크패턴36 insulating film for spacer 37 mask pattern

H2 : 벌브형 제2홈 38 : 게이트절연막H2: Bulb type 2nd groove 38: Gate insulating film

39 : 게이트도전막 40 : 하드마스크막39: gate conductive film 40: hard mask film

41 : 리세스 게이트41: recess gate

본 발명은 벌브형(Bulb Type) 리세스 게이트의 형성방법에 관한 것으로, 특히, 벌브형 홈을 형성하기 위한 식각 공정시 소자분리막의 과다 손실 및 소자분리막과 인접한 기판 부분의 손실을 방지할 수 있는 벌브형 리세스 게이트의 형성방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of forming a bulb type recess gate, and more particularly, to prevent excessive loss of a device isolation layer and loss of a portion of a substrate adjacent to the device isolation layer during an etching process for forming a bulb type groove. A method of forming a bulb type recess gate is disclosed.

반도체 소자의 고집적화가 진행됨에 따라 트랜지스터의 채널 길이(Channel Length)가 감소하게 되면서 문턱 전압(Threshold Voltage : Vt)이 급격히 낮아지는, 이른바 단채널효과(Short Channel Effect)가 발생하게 되었다.As the integration of semiconductor devices proceeds, so-called short channel effects, such as the threshold voltage (Vt), are rapidly reduced as the channel length of the transistor decreases.

이에, 유효 채널 길이(Effective Channel Length)를 확보할 수 있는 다양한 형태의 리세스 채널(Recess Channel)을 갖는 반도체 소자의 구현방법이 제안된 바 있다. 또한, 70nm급 이하 소자의 제조시 유효 채널 길이(Effective Channel Length)를 더욱 증가시키기 위해 리세스 게이트 형성영역에 벌브형(Bulb Type)의 홈을 형성하는 방법에 대한 연구가 진행되고 있다. 상기 벌브형 리세스 게이트의 경우, 채널 길이가 증가함에 따라 기판의 도핑 농도를 줄일 수 있으며, DIBL(Drain-Induced Barrier Lowering)이 개선된다는 장점이 있다.Accordingly, a method of implementing a semiconductor device having various types of recess channels capable of securing an effective channel length has been proposed. Further, in order to further increase the effective channel length in manufacturing a device of 70 nm or less, researches have been made on a method of forming a bulb type groove in a recess gate formation region. In the case of the bulb type recess gate, the doping concentration of the substrate may be reduced as the channel length increases, and the drain-induced barrier lowering (DIBL) may be improved.

이하에서는 도 1a 내지 도 1b를 참조해서 종래기술에 따른 벌브형 리세스 게이트의 형성방법을 설명하도록 한다.Hereinafter, a method of forming a bulb type recess gate according to the related art will be described with reference to FIGS. 1A to 1B.

도 1a를 참조하면, 반도체 기판(31)에 활성 영역을 정의하는 소자분리막(32)을 형성한다. 다음으로, 상기 기판(31) 활성 영역의 리세스 게이트 형성 영역을 식각하여 제1홈(H1)을 형성한다.Referring to FIG. 1A, an isolation layer 32 defining an active region is formed on a semiconductor substrate 31. Next, the recess gate forming region of the active region of the substrate 31 is etched to form the first groove H1.

도 1b를 참조하면, 상기 제1홈(H1)의 저면을 좀더 식각하여 벌브 형상을 갖는 리세스 게이트용 제2홈(H2)을 형성한다.Referring to FIG. 1B, the bottom surface of the first groove H1 is more etched to form a second groove H2 for the recess gate having a bulb shape.

이후, 도시하지는 않았으나, 공지된 일련의 후속 공정을 차례로 진행하여 리세스 게이트를 갖는 반도체 소자를 제조한다.Subsequently, although not shown, a series of subsequent known processes are sequentially performed to manufacture a semiconductor device having a recess gate.

그러나, 종래기술의 경우에는 도 1a에 도시된 바와 같이, 상기 제1홈(H1)을 형성하기 위한 식각 공정시 소자분리막(32)의 표면에 손실이 발생하게 되며, 상기 손실은, 도 1b에 도시된 바와 같이, 제2홈(H2)을 형성하기 위한 식각 공정시 더욱 확대되어 소자분리막(32) 내에 더 많은 손실이 발생하게 된다. 그 결과, 도 2에 도시된 바와 같이, 상기 소자분리막(32)과 인접한 부분에서 기판(31)의 손실(A)이 발생하게 되며, 이러한 손실(A)로 인해 반도체 소자의 리프레쉬 특성 및 동작 특성이 열화된다는 문제점이 있다.However, in the prior art, as shown in FIG. 1A, a loss occurs on the surface of the device isolation layer 32 during an etching process for forming the first groove H1, and the loss is shown in FIG. 1B. As shown in the drawing, the etching process for forming the second grooves H2 is further enlarged to cause more loss in the device isolation layer 32. As a result, as shown in FIG. 2, a loss A of the substrate 31 occurs at a portion adjacent to the device isolation layer 32, and the loss A causes refresh characteristics and operating characteristics of the semiconductor device. There is a problem that this deteriorates.

따라서, 본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 안출된 것으로서, 벌브형 홈을 형성하기 위한 식각 공정시 소자분리막의 과다 손실을 방지할 수 있는 벌브형 리세스 게이트의 형성방법을 제공함에 그 목적이 있다.Accordingly, the present invention has been made to solve the above-mentioned conventional problems, to provide a method of forming a bulb-type recess gate that can prevent excessive loss of the device isolation film during the etching process for forming a bulb-type groove. The purpose is.

또한, 본 발명은 상기 소자분리막의 과다손실을 방지함으로써 소자분리막과 인접한 기판 부분의 손실을 방지할 수 있는 벌브형 리세스 게이트의 형성방법을 제공함에 다른 목적이 있다.In addition, another object of the present invention is to provide a method of forming a bulb type recess gate which can prevent a loss of a portion of the substrate adjacent to the device isolation layer by preventing excessive loss of the device isolation layer.

게다가, 본 발명은 상기 소자분리막의 과다 손실 및 소자분리막에 인접한 기판 부분의 손실을 방지함으로써 반도체 소자의 리프레쉬 특성 및 동작 특성을 개선 할 수 있는 벌브형 리세스 게이트의 형성방법을 제공함에 또 다른 목적이 있다.Furthermore, another object of the present invention is to provide a method of forming a bulb type recess gate which can improve refresh characteristics and operating characteristics of a semiconductor device by preventing excessive loss of the device isolation layer and loss of a portion of the substrate adjacent to the device isolation layer. There is this.

상기와 같은 목적을 달성하기 위한 본 발명의 벌브형(Bulb Type) 리세스 게이트 형성방법은, 벌브형(Bulb Type) 리세스 게이트의 형성방법을 개시한다. 개시된 본 발명의 벌브형 리세스 게이트의 형성방법은, 활성 영역을 한정하는 소자분리막이 구비되고, 상기 기판 활성 영역의 게이트 형성 영역에 제1홈이 형성된 반도체 기판 상에 상기 소자분리막을 가리면서 제1홈을 선택적으로 노출시키는 마스크패턴을 형성하는 단계; 상기 마스크패턴에 의해 노출된 제1홈의 저면을 식각해서 상기 제1홈을 포함하여 벌브형 제2홈을 형성하는 단계; 상기 마스크패턴을 제거한 후, 상기 벌브형 제2홈을 포함한 기판 전면 상에 게이트절연막과 게이트도전막을 차례로 형성하는 단계; 및 상기 게이트도전막과 게이트절연막을 식각하는 단계;를 포함한다.A bulb type recess gate forming method of the present invention for achieving the above object discloses a method of forming a bulb type recess gate. A method of forming a bulb type recess gate according to the present invention includes a device isolation film defining an active region, and covering the device isolation layer on a semiconductor substrate having a first groove formed in a gate formation region of the substrate active region. Forming a mask pattern for selectively exposing one groove; Etching a bottom surface of the first groove exposed by the mask pattern to form a bulb-shaped second groove including the first groove; Removing the mask pattern and sequentially forming a gate insulating film and a gate conductive film on the entire surface of the substrate including the bulb-type second grooves; And etching the gate conductive layer and the gate insulating layer.

여기서, 상기 마스크 패턴을 형성하는 단계 전, 상기 제1홈을 포함한 기판 표면 상에 스페이서용 절연막을 형성하는 단계; 및 상기 제1홈의 저면이 노출되도록 스페이서용 절연막을 전면 식각하는 단계;를 더 포함한다.Here, before the forming of the mask pattern, forming an insulating film for a spacer on the surface of the substrate including the first groove; And etching the entire surface of the insulating film for spacers to expose the bottom surface of the first groove.

(실시예)(Example)

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

먼저, 본 발명의 기술적 원리를 간략하게 설명하면, 본 발명은 벌브형 홈을 형성하기 위한 식각 공정을 수행하기 전에 소자분리막을 가림과 아울러 상기 리세 스 게이트 형성 영역만을 선택적으로 노출시키는 마스크패턴을 형성한다.First, the technical principle of the present invention will be briefly described. According to the present invention, a mask pattern for covering the device isolation layer and selectively exposing only the recess gate formation region is formed before performing an etching process for forming a bulb-shaped groove. do.

이렇게 하면, 상기 마스크패턴에 의해 소자분리막 및 그에 인접한 기판 부분이 가려지므로, 상기 벌브형 홈을 형성하기 위한 식각 공정시 소자분리막 및 그에 인접한 기판 부분의 손실을 방지할 수 있다.In this case, since the device isolation layer and the substrate portion adjacent thereto are covered by the mask pattern, loss of the device isolation layer and the substrate portion adjacent thereto may be prevented during the etching process for forming the bulb-shaped groove.

자세하게, 도 3a 내지 도 3d는 본발명의 실시예에 따른 벌브형 리세스 게이트의 형성방법을 설명하기 위한 공정별 단면도로서, 이를 설명하면 다음과 같다.In detail, FIGS. 3A to 3D are cross-sectional views illustrating processes for forming a bulb type recess gate according to an exemplary embodiment of the present invention.

도 3a를 참조하면, 활성 영역을 정의하는 소자분리막(32)이 구비된 반도체 기판(31) 상에 산화 공정을 통해 패드산화막(33)과 폴리실리콘막(34)을 차례로 형성한 다음, 상기 폴리실리콘막(34)과 패드산화막(33)을 식각하여 기판(31) 활성 영역의 리세스 게이트 형성 영역을 노출시키는 리세스 마스크(35)를 형성한다.Referring to FIG. 3A, a pad oxide layer 33 and a polysilicon layer 34 are sequentially formed through an oxidation process on a semiconductor substrate 31 having an isolation layer 32 defining an active region, and then the poly The silicon layer 34 and the pad oxide layer 33 are etched to form a recess mask 35 exposing the recess gate forming region of the active region of the substrate 31.

도 3b를 참조하면, 상기 리세스 마스크에 의해 노출된 기판(31) 활성 영역의 리세스 게이트 형성 영역을 식각하여 제1홈(H1)을 형성한다. 이때, 상기 제1홈(H1)을 형성하기 위한 식각 공정시 소자분리막(32)의 표면에 손실이 발생한다. 다음으로, 제1홈(H1)을 포함한 기판(31) 표면 상에 스페이서용 절연막(36)을 형성한다. 여기서, 상기 스페이서용 절연막(36)은 산화막으로 형성한다.Referring to FIG. 3B, the recess gate forming region of the active region of the substrate 31 exposed by the recess mask is etched to form a first groove H1. At this time, a loss occurs in the surface of the device isolation layer 32 during the etching process for forming the first groove (H1). Next, an insulating film 36 for spacers is formed on the surface of the substrate 31 including the first groove H1. The spacer insulating film 36 is formed of an oxide film.

도 3c를 참조하면, 상기 스페이서용 절연막(36)이 제1홈(H1)의 양측벽에만 잔류하도록 상기 스페이서용 절연막(36)을 전면 식각한 다음, 스페이서용 절연막(36)이 전면 식각된 기판(31) 결과물 상에 상기 소자분리막(32)을 가림과 아울러 제1홈(H1)을 선택적으로 노출시키는 마스크패턴(37)을 형성한다. 이어서, 상기 마스크패턴(37)에 의해 노출된 제1홈(H1)의 저면을 좀더 식각하여 상기 제1홈(H1)을 포함하는 벌브형 제2홈(H2)을 형성한다.Referring to FIG. 3C, the spacer insulation layer 36 is etched to the entire surface such that the spacer insulation layer 36 remains only on both side walls of the first groove H1, and then the substrate on which the spacer insulation layer 36 is entirely etched. (31) A mask pattern 37 for covering the device isolation layer 32 and selectively exposing the first groove H1 is formed on the resultant. Subsequently, the bottom surface of the first groove H1 exposed by the mask pattern 37 is further etched to form a bulb-shaped second groove H2 including the first groove H1.

여기서, 상기 마스크패턴(37)은 상기 소자분리막(32)을 가리도록 형성되므로 상기 제2홈(H2)을 형성하기 위한 식각 공정시 소자분리막(32) 표면의 손실 부분이 더 이상 확대되지 않으며, 이를 통해, 소자분리막(32)의 과다 손실 및 상기 소자분리막(32)과 인접한 기판(31) 부분의 손실을 방지할 수 있다.Here, since the mask pattern 37 is formed to cover the device isolation layer 32, the loss portion of the surface of the device isolation layer 32 is no longer enlarged during an etching process for forming the second groove H2. As a result, excessive loss of the device isolation layer 32 and loss of a portion of the substrate 31 adjacent to the device isolation layer 32 may be prevented.

도 3d를 참조하면, 상기 마스크패턴과 스페이서용 절연막 및 패드산화막을 제거한 다음, 상기 벌브형 제2홈(H2)을 포함한 기판(31) 결과물 상에 게이트절연막(38)을 형성한다. 이어서, 상기 게이트절연막(38) 상에 벌브형 제2홈(H2)을 매립하도록 게이트도전막(39)과 하드마스크막(40)을 차례로 형성한다.Referring to FIG. 3D, the mask pattern, the insulating film for the spacer, and the pad oxide film are removed, and then a gate insulating film 38 is formed on the resultant of the substrate 31 including the bulb-type second grooves H2. Subsequently, the gate conductive layer 39 and the hard mask layer 40 are sequentially formed on the gate insulating layer 38 to fill the bulb-shaped second groove H2.

상기 게이트절연막(38)은 통상 산화막으로 형성하고, 상기 게이트도전막(39)은 통상 폴리실리콘막과 금속계막의 적층막으로 형성하며, 상기 하드마스크막(40)은 통상 질화막으로 형성한다. 계속해서, 상기 하드마스크막(40)과 게이트도전막(39) 및 게이트절연막(38)을 식각하여 상기 벌브형 제2홈(H2) 상에 리세스 게이트(41)를 형성한다.The gate insulating film 38 is usually formed of an oxide film, the gate conductive film 39 is usually formed of a laminated film of a polysilicon film and a metal-based film, and the hard mask film 40 is usually formed of a nitride film. Subsequently, the hard mask film 40, the gate conductive film 39, and the gate insulating film 38 are etched to form a recess gate 41 on the bulb-type second groove H2.

이후, 도시하지는 않았으나, 공지된 일련의 후속 공정을 차례로 진행하여 리세스 게이트를 갖는 반도체 소자를 제조한다.Subsequently, although not shown, a series of subsequent known processes are sequentially performed to manufacture a semiconductor device having a recess gate.

여기서, 본 발명은 소자분리막을 가림과 아울러 리세스 게이트 형성 영역만을 선택적으로 노출시키는 마스크패턴을 형성한 후, 벌브형 홈을 형성하기 위한 식각 공정을 수행함으로써, 상기 벌브형 홈의 형성하기 위한 식각 공정으로 인한 소자분리막의 과다 손실 및 소자분리막과 인접한 기판 부분의 손실을 방지할 수 있으 며, 이를 통해, 반도체 소자의 리프레쉬 특성 및 동작 특성을 개선할 수 있다.Here, the present invention forms a mask pattern that covers the device isolation layer and selectively exposes only the recess gate formation region, and then performs an etching process for forming a bulb-type groove, thereby forming the bulb-type groove. Excessive loss of the device isolation film and loss of the substrate portion adjacent to the device isolation film due to the process can be prevented, thereby improving the refresh characteristics and the operating characteristics of the semiconductor device.

이상, 여기에서는 본 발명을 특정 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다.As mentioned above, although the present invention has been illustrated and described with reference to specific embodiments, the present invention is not limited thereto, and the scope of the following claims is not limited to the scope of the present invention. It can be easily understood by those skilled in the art that can be modified and modified.

이상에서와 같이, 본 발명은 벌브형 리세스 게이트용 홈을 형성하기 전에 상기 소자분리막을 가리는 마스크패턴을 형성함으로써 상기 벌브형 홈을 형성하기 위한 식각 공정시 소자분리막의 과다 손실을 방지할 수 있다.As described above, the present invention can prevent excessive loss of the device isolation film during the etching process for forming the bulb-shaped groove by forming a mask pattern covering the device isolation film before forming the groove for the bulb-type recess gate. .

또한, 본 발명은 상기 소자분리막의 과다 손실을 방지함으로써 소자분리막에 인접한 기판 부분의 손실을 방지할 수 있다.In addition, the present invention can prevent the loss of the portion of the substrate adjacent to the device isolation film by preventing excessive loss of the device isolation film.

게다가, 본 발명은 상기 소자분리막의 과다 손실 및 소자분리막에 인접한 기판 부분의 손실을 방지함으로써 반도체 소자의 리프레쉬 특성 및 동작 특성을 효과적으로 개선할 수 있다.In addition, the present invention can effectively improve the refresh characteristics and the operating characteristics of the semiconductor device by preventing excessive loss of the device isolation film and loss of the portion of the substrate adjacent to the device isolation film.

Claims (2)

활성 영역을 한정하는 소자분리막이 구비되고, 상기 기판 활성 영역의 게이트 형성 영역에 제1홈이 형성된 반도체 기판 상에 상기 소자분리막을 가리면서 제1홈을 선택적으로 노출시키는 마스크패턴을 형성하는 단계;Forming a mask pattern on the semiconductor substrate having a device isolation film defining an active region, and selectively exposing the first groove on the semiconductor substrate having the first groove formed in the gate formation region of the substrate active region; 상기 마스크패턴에 의해 노출된 제1홈의 저면을 식각해서 상기 제1홈을 포함하여 벌브형 제2홈을 형성하는 단계;Etching a bottom surface of the first groove exposed by the mask pattern to form a bulb-shaped second groove including the first groove; 상기 마스크패턴을 제거한 후, 상기 벌브형 제2홈을 포함한 기판 전면 상에 게이트절연막과 게이트도전막을 차례로 형성하는 단계; 및 Removing the mask pattern and sequentially forming a gate insulating film and a gate conductive film on the entire surface of the substrate including the bulb-type second grooves; And 상기 게이트도전막과 게이트절연막을 식각하는 단계; Etching the gate conductive layer and the gate insulating layer; 를 포함하는 것을 특징으로 하는 벌브형 리세스 게이트의 형성방법.Forming a bulb-type recess gate comprising a. 제 1 항에 있어서, The method of claim 1, 상기 마스크 패턴을 형성하는 단계 전, Before forming the mask pattern, 상기 제1홈을 포함한 기판 표면 상에 스페이서용 절연막을 형성하는 단계; 및Forming an insulating film for a spacer on a surface of the substrate including the first groove; And 상기 제1홈의 저면이 노출되도록 스페이서용 절연막을 전면 식각하는 단계;를 더 포함하는 것을 특징으로 하는 벌브형 리세스 게이트의 형성방법. And etching the entire surface of the insulating film for spacers so that the bottom surface of the first groove is exposed.
KR1020060053794A 2006-06-15 2006-06-15 Method for forming bulb type recess gate KR20070119314A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060053794A KR20070119314A (en) 2006-06-15 2006-06-15 Method for forming bulb type recess gate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060053794A KR20070119314A (en) 2006-06-15 2006-06-15 Method for forming bulb type recess gate

Publications (1)

Publication Number Publication Date
KR20070119314A true KR20070119314A (en) 2007-12-20

Family

ID=39137665

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060053794A KR20070119314A (en) 2006-06-15 2006-06-15 Method for forming bulb type recess gate

Country Status (1)

Country Link
KR (1) KR20070119314A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101116728B1 (en) * 2009-12-30 2012-02-22 주식회사 하이닉스반도체 Method of fabricating a semiconductor device having recess gate structure

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101116728B1 (en) * 2009-12-30 2012-02-22 주식회사 하이닉스반도체 Method of fabricating a semiconductor device having recess gate structure

Similar Documents

Publication Publication Date Title
KR20080099485A (en) Transistor in semiconductor device and method for manufacturing the same
KR101078726B1 (en) Semiconductor device and method of manufacturing the same
US20080290404A1 (en) Semiconductor device and a method for manufacturing the same
KR101006530B1 (en) Semiconductor device and method for manufacturing the same
KR100780618B1 (en) Method for fabricating semiconductor device
KR20070119314A (en) Method for forming bulb type recess gate
KR100691020B1 (en) Method for forming isolation layer of semiconductor device
KR100900237B1 (en) Semiconductor device and method of manufacturing the same
KR20080002445A (en) Method for forming bulb type recess gate
KR100951568B1 (en) Transistor in semiconductor device and method for forming the same
KR20130127206A (en) Semiconductor device having buried multi-channel structure and method of the same
KR100800162B1 (en) Manufacturing method of semiconductor device
KR20070003068A (en) Method of fabricating the semiconductor device having recessed channel
KR20070038621A (en) Fin transistor and method for forming thereof
KR100713941B1 (en) Semiconductor device and method of manufacturing the same
KR100598174B1 (en) Method for forming the semiconductor device
KR101161663B1 (en) Method for forming bulb type recess gate
KR100876887B1 (en) Semiconductor device and method of the same
KR100713937B1 (en) Method of manufacturing semiconductor device with recess gate
KR20100115890A (en) Method of manufacturing semiconductor device
KR101078725B1 (en) Semiconductor device and method of manufacturing the same
KR101169684B1 (en) Transister of semiconductor device and method of manufacturing the same
KR100728994B1 (en) Semiconductor device and method of manufacturing the same
KR100680411B1 (en) Method for forming semiconductor device
KR100929629B1 (en) Manufacturing Method of Semiconductor Device

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination